JPH0630080A - 故障検出回路 - Google Patents
故障検出回路Info
- Publication number
- JPH0630080A JPH0630080A JP4180184A JP18018492A JPH0630080A JP H0630080 A JPH0630080 A JP H0630080A JP 4180184 A JP4180184 A JP 4180184A JP 18018492 A JP18018492 A JP 18018492A JP H0630080 A JPH0630080 A JP H0630080A
- Authority
- JP
- Japan
- Prior art keywords
- path pattern
- selector
- buffer
- pattern
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】パスパターンエラーを検出した場合、パスパタ
ーンの送信側故障であるか、受信側故障であるかの判別
がつけられるようにする。 【構成】送信側にセレクタ３（１３）の出力信号をバッ
ファ出力するイネーブル端子付きスリーステートバッフ
ァ５（１５）を有し、受信側にセレクタ３（１３）の出
力信号を入力端子側に接続し出力端子を入力受信データ
側に接続したイネーブル端子付きスリーステートバッフ
ァ６（１６）を有する。
ーンの送信側故障であるか、受信側故障であるかの判別
がつけられるようにする。 【構成】送信側にセレクタ３（１３）の出力信号をバッ
ファ出力するイネーブル端子付きスリーステートバッフ
ァ５（１５）を有し、受信側にセレクタ３（１３）の出
力信号を入力端子側に接続し出力端子を入力受信データ
側に接続したイネーブル端子付きスリーステートバッフ
ァ６（１６）を有する。
Description
【０００１】
【産業上の利用分野】本発明は故障検出回路に関し、特
に位相同期して通信し合う２台の装置間におけるデータ
送受信回路用の故障検出回路に関する。
に位相同期して通信し合う２台の装置間におけるデータ
送受信回路用の故障検出回路に関する。
【０００２】
【従来の技術】従来のこの種の故障検出回路は、図３に
示すごとく、例えば送信側の装置２０から、データ中の
空きビットにパスパターン発生器（ＰＧ）２で発生させ
たパスパターンを挿入して、セレクタ３から出力バッフ
ァ２５を経由して送出する。受信側の装置２１では、受
信データ中のパスパターン挿入位置のビットをパスパタ
ーン検出器（ＤＥＴ）１４で検出し、送信側で挿入した
パスパターンと一致するか否か判定する。一致している
場合には正常とみなし、一致していない場合には異常と
みなし故障検出のアラーム等を発する。
示すごとく、例えば送信側の装置２０から、データ中の
空きビットにパスパターン発生器（ＰＧ）２で発生させ
たパスパターンを挿入して、セレクタ３から出力バッフ
ァ２５を経由して送出する。受信側の装置２１では、受
信データ中のパスパターン挿入位置のビットをパスパタ
ーン検出器（ＤＥＴ）１４で検出し、送信側で挿入した
パスパターンと一致するか否か判定する。一致している
場合には正常とみなし、一致していない場合には異常と
みなし故障検出のアラーム等を発する。
【０００３】
【発明が解決しようとする課題】上述した従来の故障検
出回路では、パスパターンとの不一致を検出した場合、
送信側の装置２０の故障なのか、受信側の装置２１の故
障なのかの判別はつかないという欠点がある。
出回路では、パスパターンとの不一致を検出した場合、
送信側の装置２０の故障なのか、受信側の装置２１の故
障なのかの判別はつかないという欠点がある。
【０００４】
【課題を解決するための手段】本発明の故障検出回路
は、エラー検出用のパスパターンを発するパスパターン
発生器と、送信データの空きビットに前記パスパターン
を挿入するセレクタと、そのセレクタの出力信号をバッ
ファ出力するイネーブル端子付きの第１のスリーステー
トバッファとを送信側に有し、前記セレクタの出力信号
を入力端子に接続しまた出力端子を入力受信データ側に
接続したイネーブル端子付きの第２のスリーステートバ
ッファと、受信データ中の前記パスパターンのエラー有
無を検出するパスパターン検出器とを受信側に有し、前
記受信データの前記空きビットに対向装置からの前記パ
スパターンと自装置の前記パスパターンとを挿入して前
記パスパターン検出検出器に入力させていることを特徴
とする。
は、エラー検出用のパスパターンを発するパスパターン
発生器と、送信データの空きビットに前記パスパターン
を挿入するセレクタと、そのセレクタの出力信号をバッ
ファ出力するイネーブル端子付きの第１のスリーステー
トバッファとを送信側に有し、前記セレクタの出力信号
を入力端子に接続しまた出力端子を入力受信データ側に
接続したイネーブル端子付きの第２のスリーステートバ
ッファと、受信データ中の前記パスパターンのエラー有
無を検出するパスパターン検出器とを受信側に有し、前
記受信データの前記空きビットに対向装置からの前記パ
スパターンと自装置の前記パスパターンとを挿入して前
記パスパターン検出検出器に入力させていることを特徴
とする。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例の回路図、図２は
図１の回路動作を説明するためのタイムチャートであ
る。図１において、装置１と装置１１とが１対１でデー
タの送受信を行なう。
図１の回路動作を説明するためのタイムチャートであ
る。図１において、装置１と装置１１とが１対１でデー
タの送受信を行なう。
【０００７】装置１の送信側では、送信データ８とパス
パターン発生器（ＰＧ）２の出力パターンとのうちの一
方をセレクタ３で選択する。ＳＥＬ（セレクト）信号Ａ
がハイレベルの時には送信データ８が選択され、ローレ
ベルの時にパスパターン（図２中のＡ）が選択される。
ＳＥＬ信号Ａは、送信データ８の空きビットにパスパタ
ーンが挿入されるよう、空きビットの前半分にてハイレ
ベルとなるパルスである。セレクタ３の出力信号は、ス
リーステートバッファ５に入力される。ＳＥＬ信号Ｂ
は、送信データ８の空きビットの後半分でハイレベルと
なるパルスである。従って、スリーステートバッファ５
の出力信号は、送信データ８の空きビットの前半でパス
パターン（Ａ）、後半でハイインピーダンス状態（Ｚ）
になる。
パターン発生器（ＰＧ）２の出力パターンとのうちの一
方をセレクタ３で選択する。ＳＥＬ（セレクト）信号Ａ
がハイレベルの時には送信データ８が選択され、ローレ
ベルの時にパスパターン（図２中のＡ）が選択される。
ＳＥＬ信号Ａは、送信データ８の空きビットにパスパタ
ーンが挿入されるよう、空きビットの前半分にてハイレ
ベルとなるパルスである。セレクタ３の出力信号は、ス
リーステートバッファ５に入力される。ＳＥＬ信号Ｂ
は、送信データ８の空きビットの後半分でハイレベルと
なるパルスである。従って、スリーステートバッファ５
の出力信号は、送信データ８の空きビットの前半でパス
パターン（Ａ）、後半でハイインピーダンス状態（Ｚ）
になる。
【０００８】装置１１の受信側では、装置１のスリース
テートバッファ５から送信されてくる信号は、バッファ
１７に入力される。またバッファ１７の入力にはスリー
ステートバッファ１６の出力端も接続されている。スリ
ーステートバッファ１６の出力状態は、セレクタ１３の
出力信号（送信データ１８の空きビットの後半がパスパ
ターン、すなわち図２中のＢ）のうち、ＳＥＬ信号Ｂが
ハイレベルの間にはパスパターン（Ｂ）を送出し、ＳＥ
Ｌ信号Ｂがローレベルの間にハイインピーダンス状態
（Ｚ）になる。従って、バッファ１７の出力は、図２の
ようになる。パスパターン検出器（ＤＥＴ）１４では、
このバッファ１７の出力中のパスパターンＡ及びＢを検
出して、それぞれのパターンについてパターン照合を行
う。
テートバッファ５から送信されてくる信号は、バッファ
１７に入力される。またバッファ１７の入力にはスリー
ステートバッファ１６の出力端も接続されている。スリ
ーステートバッファ１６の出力状態は、セレクタ１３の
出力信号（送信データ１８の空きビットの後半がパスパ
ターン、すなわち図２中のＢ）のうち、ＳＥＬ信号Ｂが
ハイレベルの間にはパスパターン（Ｂ）を送出し、ＳＥ
Ｌ信号Ｂがローレベルの間にハイインピーダンス状態
（Ｚ）になる。従って、バッファ１７の出力は、図２の
ようになる。パスパターン検出器（ＤＥＴ）１４では、
このバッファ１７の出力中のパスパターンＡ及びＢを検
出して、それぞれのパターンについてパターン照合を行
う。
【０００９】装置１１から装置１へ送られる信号につい
ても同様にパターン照合を行う装置１の送信側が故障の
場合には、装置１と装置１１とでパスパターンＡのエラ
ーが検出され、受信側が故障の場合には、装置１でパス
パターンＡ及びＢのエラーが検出される。逆に、装置１
１の送信側が故障の場合には、装置１と装置１１とでパ
スパターンＢのエラーが検出され、受信側が故障の場合
には、装置１１でパスパターンＡ及びＢのエラーが検出
される。
ても同様にパターン照合を行う装置１の送信側が故障の
場合には、装置１と装置１１とでパスパターンＡのエラ
ーが検出され、受信側が故障の場合には、装置１でパス
パターンＡ及びＢのエラーが検出される。逆に、装置１
１の送信側が故障の場合には、装置１と装置１１とでパ
スパターンＢのエラーが検出され、受信側が故障の場合
には、装置１１でパスパターンＡ及びＢのエラーが検出
される。
【００１０】
【発明の効果】以上説明したように本発明によれば、送
信側にセレクタの出力信号をバッファ出力するイネーブ
ル端子付きスリーステートバッファを設け、受信側に送
信用セレクタの出力信号を入力端子側に接続し、出力端
子を入力受信データ側に接続したイネーブル端子付きス
リーステートバッファを設けることにより、パスパター
ンエラーの検出内容の組合せから２つの装置のどちらの
送信側故障か、受信側故障かを判別できる。
信側にセレクタの出力信号をバッファ出力するイネーブ
ル端子付きスリーステートバッファを設け、受信側に送
信用セレクタの出力信号を入力端子側に接続し、出力端
子を入力受信データ側に接続したイネーブル端子付きス
リーステートバッファを設けることにより、パスパター
ンエラーの検出内容の組合せから２つの装置のどちらの
送信側故障か、受信側故障かを判別できる。
【図１】本発明の実施例の回路図。
【図２】図１の回路動作を説明するためのタイムチャー
ト。
ト。
【図３】従来回路の回路図である。
１，１１，２０，２１ 装置 ２，１２ パスパターン発生器（ＰＧ） ３，１３ セレクタ ４，１４ パスパターン検出器（ＤＴ） ５，６，１５，１６ スリーステートバッファ ７，１７，２５，２６ バッファ
Claims (1)
- 【請求項１】 エラー検出用のパスパターンを発するパ
スパターン発生器と、送信データの空きビットに前記パ
スパターンを挿入するセレクタと、そのセレクタの出力
信号をバッファ出力するイネーブル端子付きの第１のス
リーステートバッファとを送信側に有し、前記セレクタ
の出力信号を入力端子に接続しまた出力端子を入力受信
データ側に接続したイネーブル端子付きの第２のスリー
ステートバッファと、受信データ中の前記パスパターン
のエラー有無を検出するパスパターン検出器とを受信側
に有し、前記受信データの前記空きビットに対向装置か
らの前記パスパターンと自装置の前記パスパターンとを
挿入して前記パスパターン検出検出器に入力させている
ことを特徴とする故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180184A JPH0630080A (ja) | 1992-07-08 | 1992-07-08 | 故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180184A JPH0630080A (ja) | 1992-07-08 | 1992-07-08 | 故障検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0630080A true JPH0630080A (ja) | 1994-02-04 |
Family
ID=16078859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4180184A Withdrawn JPH0630080A (ja) | 1992-07-08 | 1992-07-08 | 故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630080A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8132393B2 (en) | 2008-03-04 | 2012-03-13 | Sealed Air Corporation | Radial compression system for rolls of material and associated method |
-
1992
- 1992-07-08 JP JP4180184A patent/JPH0630080A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8132393B2 (en) | 2008-03-04 | 2012-03-13 | Sealed Air Corporation | Radial compression system for rolls of material and associated method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036156A (ja) | データ伝送路障害検知回路 | |
| JPH0630080A (ja) | 故障検出回路 | |
| KR19980028827A (ko) | 직렬 인터페이스장치 및 인터페이스 방법 | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| JP2570994B2 (ja) | アラーム信号通信装置 | |
| SU1603390A1 (ru) | Устройство дл контрол цифровых узлов | |
| KR100260300B1 (ko) | 디지탈데이터전송확인장치 | |
| JPH0683984A (ja) | 入出力回路 | |
| JP2735760B2 (ja) | パターン検出回路 | |
| JP2859086B2 (ja) | パス監視装置 | |
| KR970009673B1 (ko) | 데이타 재생중계기 | |
| JPH0595387A (ja) | 回線監視回路 | |
| JPS5945304B2 (ja) | 二線式通信装置における回線障害検出方式 | |
| JPH11205396A (ja) | シリアル通信装置 | |
| JPH05300199A (ja) | シリアルデータ転送装置 | |
| JPH05292077A (ja) | 遅延時間差吸収装置 | |
| JPH08163153A (ja) | バス型二重化伝送装置 | |
| JPH0583212A (ja) | 回線監視システム | |
| JPS6276835A (ja) | 伝送制御方式 | |
| JPH04278745A (ja) | 装置内監視方式 | |
| JPH05160811A (ja) | データ転送方式 | |
| JPH0242838A (ja) | 二重化回線切替方式 | |
| JPH01268325A (ja) | 信号伝送方式 | |
| KR20000021658A (ko) | 클록 생성기 장치 | |
| JPH08125627A (ja) | 選択系監視システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |