JPH04199998A - データ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、プレス、工作機械、建設機械、船舶、航空
機、無人搬送装置、無人倉庫なとを集中管理するシステ
ムに適用されるローカルエリアネットワークやフィール
ドネットワークなどのデータ伝送装置に関し、特に複数
のノードとこれらノードを統括制御するメインコントロ
ーラとを共通線を介してハス状に接続しこれらノードお
よびメインコントローラ間でデータ伝送を行うデータ伝
送装置に関し、さらにいかなるノード抜けにも自動的に
対処して所定のデータ伝送をなし得るデータ伝送装置に
関するものである。

［従来の技術］ この種のシステムにおいて、メインコントローラと複数
のノードとかバス接続されるタイプの従来のデータ伝送
方式のひとつに、ポーリンク／セレクション方式がある
。

このポーリング／セレクション方式は、メインコントロ
ーラがデータの流れを統制するもので、ノードからのデ
ータ出力はメインコントローラから出力されるデータ要
求に応えて実行される。すなわち、メインコントローラ
がノードのアドレスを含むポーリング信号を所定の形式
にしたかってバスに出力すると、これを受けたノードが
データを自局のアドレスと共にバスに送出する。このよ
うな信号のやりとりが各ノード毎に行われることで、各
ノードのデータかメインコントローラに出力される。メ
インコントローラか各ノードにデータを送出するときは
、ノードのアドレスを含むセレクション信号を各ノード
毎に形成し、これらセレクション信号を順次送出する。

［発明が解決しようとする課題］ しかしながら、このポーリング／セレクション方式では
、メインコントローラからのデータ要求、すなわちポー
リンク信号とセレクション信号とは各ノード毎に出力さ
れるために、信号伝送のオーバーヘッドが大きく、その
伝送効率は一般的には３０％以下と非常に低く、リアル
タイム制御には使用しにくいという問題かある。

また、従来この種のシステムにおいて、複数のノードを
設置の後に一部のノードが不要になったりあるいは故障
した場合には、これらのノードを取り除く必要か出てく
る。このような場合従来技術においては、残ったノード
のアドレスを人手で変更し直すようにしていたので、手
間および時間がかかり、効率が悪いという問題があった
。

この発明はこのような事情に鑑みてなされたもので、メ
インコントローラと複数のノードとがハス接続されたシ
ステムにおいて、伝送効率を向上させリアルタイム制御
を可能とするとともに、ノード抜けが発生しても全く手
間をかけることなく全自動で通常のデータ伝送をなし得
るデータ伝送装置を提供することを目的とする。

［課題を解決するための手段］ この発明では、メインコントローラと各別のノードアド
レスが割り付けられた複数のノードとが信号線を介して
共通接続され、これらノードおよびメインコントローラ
間でデータ伝送を行うデータ伝送装置において、 前記メインコントローラは、 各ノードに対するデータを所定の順番で並べたデータフ
レーム信号を生成しこれを前記信号線にシリアルに送出
するデータ送出手段を具え、前記各ノードに前記メイン
コントローラに対スるデータフレーム信号を送出する順
番を前記ノードアドレスに対応して予め設定するととも
に、これら複数のノードに、前記メインコントローラか
らのデータフレーム信号を受信し、その終了を検出する
第１の受信終了検出手段と、他ノードのデータフレーム
信号の終了を検出する第２の受信終了検出手段と、現在
どのノードがデータフレーム信号を送出しているかを検
出する第１の他ノードデータ検出手段と、前記他ノード
データ検出手段の出力に基ずき前段ノードかデータフレ
ーム信号の送出を終了した時点を検出する前段ノード送
信終了検出手段と、（（自ノード番号）−（前記第１の
他ノードデータ検出手段の検出信号）−１）　×（所定
の遅延時間）に対応するタイマ値を前記第２の受信終了
検出手段の検出出力か出力される度に設定し、タイムア
ツプするとタイムアツプ信号を出力する第１のタイマ手
段と、前記第１の受信終了検出手段による検出出力また
は前記前段ノード送信終了検出手段の検出信号または前
記第１のタイマ手段のタイムアツプ信号によって前記メ
インコントローラに対するデータフレーム信号を前記信
号線にシリアルに送出するデータ送出手段とをそれぞれ
具え、 さらに前記メインコントローラに、各ノードがらのデー
タフレーム信号の受信が一通り終了したことを検出する
第３の受信終了検出手段と、各ノードのデータフレーム
信号の終了時点をそれぞれ検出する第４の受信終了検出
手段と、現在どのノードがデータフレーム信号を送出し
ているかを検出する第２の他ノードデータ検出手段と、
（（メインコントローラ番号）−（前記第２の他ノード
データ検出手段の検出信号）　−１）×　（所定の遅延
時間）に対応するタイマ値を前記第４の受信終了検出手
段の検出出力が出力される度に設定し、タイムアツプす
るとタイムアツプ信号を出力する第２のタイマ手段と、
前記第３の受信終了検出手段の検出または前記第２のタ
イマ手段のタイムアツプ信号に応答して前記データ送出
手段を再起動する再起動手段とを具えるようにする。

［作用］ かかる本発明の構成では、以下のような手順でデータ伝
送が行われる。

メインコントローラから各ノードに送るデータを一括し
たフレーム信号として送出する。

各ノードは前記フレーム信号中の自局のデータ位置を検
出しており、これを検出すると、そのデータを取り込む
。

データ送出順位に関して優先順位１番のノードはメイン
コントローラの信号送出の終了を検出しており、この検
出によりこのノードが自局のデータを送出する。

残りのノードは前段ノード（自局より１つ前にデータを
送出するノード）の信号送出の終了を検出しており、こ
の検出によりこれらノードが自局のデータを順次送出す
る。

メインコントローラは各ノードからのデータフレーム信
号を受信後、データ送出順位に関して優先順位か最下位
のノードがらのデータ受信終了を検出し、この検出によ
りデータ送出動作を再開する。以下同様に上記手順を繰
り返す。

また、ノード抜けが発生している場合は、次のように動
作する。

自ノード番号をｎ（固定値）とし、現在データフレーム
信号を送出しているノードのノード番号をＮＤｎとし、
フレーム抜け１個についての待ち時間をＴ１とすると、
各ノードの前記第１のタイマ手段は、他ノードのデータ
送出が終了する毎に、（ｎ−ＮＤｎ−１）ＸＴＩにタイ
マセントされ、かつ始動される。このタイマ始動後、他
のノードからデータが送出されるとタイマ動作は中止さ
れ、タイムアツプすることはない。しがし、自ノードの
直前にノード抜けか発生しているノードでは、上記タイ
マセット時間以内にタイマ動作が中止されないので、前
段に存在するノードがデータを送出した後、ノード抜は
個数に応した時間たけ計時動作を行った後タイムアツプ
する。そして、このノードはこのタイムアツプによって
送信動作を開始する。

メインコントローラの動作も基本的には上記各ノードと
同様であるか、メインコントローラ番号ＮＯｍとしては
Ｃ＋１（Ｃ；抜けたノードを含めた全ノード個数）が設
定されており、前記第２のタイマ手段は他ノードのデー
タ送出が終了する毎に、（Ｃ＋１−ＮＤｎ−１）ＸＴＩ
にタイマセットされ、かつ始動される。この第２のタイ
マ手段も前記同様他のノードからデータか送出されると
タイマ動作は中止され、タイムアツプによって送信動作
を開始する。

［実施例］ 以下この発明を添付図面に示す実施例にしたがって説明
する。

第１図にこの発明にかかるデータ伝送装置の全体構成例
を示す。

この第１図において、メインコントローラ１０と複数の
ノード１．２、〜、Ｎ−１、Ｎとは］ビットの信号線Ｌ
Ｎによってハス状に共通接続されている。ノード１．２
、〜Ｎは、センサ群Ｓｌ〜ＳＮまたはアクチュエータ群
Ａ１〜ＡＮに接続され、これらとデータの人出力を行う
。たたし二の場合は、各ノードにセンサおよびアクチュ
エータの双方か接続されているとする。各ノードのアド
レス（ノード番号）は各ノードの回路に予めハード的に
設定されている。センサ群８１〜ＳＮはリミットスイッ
チ、操作ボタン、状態検出センサ、エンコーダ等のセン
サに対応し、アクチュエータｎＡｌ〜ＡＮはバルブ、リ
レー、ランプ等のアクチュエータに対応する。

メインコントローラ１０は、各ノードを介してセンサ群
８１〜ＳＮのデータを収集するとともにアクチュエータ
群Ａ１〜ＡＮへデータを送出する働きをする。ノード１
〜Ｎは、メインコントローラ１０とセンサ群、アクチュ
エータ群どのデータ中継の働きを実行する。

このシステムでは、メインコントローラ１０がデータ送
受信の主導権を持ち、ノード抜けかない場合は、第２図
に示すようなデータ送受信を定期的に繰り返し行なうこ
とで、センサ群ＳＬ　−３Ｎのデータを収集するととも
にアクチュエータ群Ａ１〜ＡＮヘデータを送出する。

第３図はメインコントローラ１０か出力するデータフレ
ーム信号の一例を示すもので、第４図は各ノードか出力
するデータフレーム信号の一例を示すものであり、その
信号内容を以下に示す。

ＳＴＯ：メインコントローラ１０か出力するデータフレ
ーム信号の先頭位置 を示すだめのスタートコード ＤＴｑ　：第９番目のノードへのデータ（固定データ長
） ＳＰ　・メインコントローラ１０または各ノード１〜Ｎ
か出力するデータフ レーム信号のデータ列の終端位置 を示すストップコード ＣＲＣ：　ＣＲＣチエツク用のＣＲＣコードＳＴＩ　　
各ノードか出力するデータフレーム信号の先頭位置を示
すためのス タートコート ノードＮＯ：予め設定されたノードアドレスＤＮ　：各
ノードから出力されるデータ（固定データ長） なお、ノード番号（ノードＮｏ）は、ノード１か１番に
、ノード２か２番に、・、ノードＮかＮ番に対応させて
いる。

メインコントローラ１０から出力されるデータフレーム
信号中の各データＤＴｑの優先順番は第３図に示すよう
に予め設定されており、この場合はノード〕、２、〜、
Ｎの順になっている。また、ノード１〜Ｎからメインコ
ントローラ１０ヘデータを送出する優先順番も予め設定
されており、前記同様ノード１．２、〜、Ｎの順になっ
ている。

メインコントローラ１０およびノード１〜Ｎの詳細構成
を説明する前に、このシステムのノード抜けがない場合
のデータ伝送手順を簡単に説明すると、以下のようにな
る。

■メインコントローラ１０から各ノード１〜Ｎに送るデ
ータを一括したフレーム信号として送出する。

■各ノードは前記フレーム信号中の自局のデータ位置を
検出しており、これを検出すると、そのデータを取り込
む。

■ノード１はメインコントローラ１０の信号送出の終了
を検出しており、この検出によりノード１が自局のデー
タを送出する。

■ノード２〜Ｎは前段ノード（自局より１つ前にデータ
を送出するノード）の信号送出の終了を検出しており、
この検出によりノード２〜Ｎか自局のデータを順次送出
する。

■メインコントローラ１０は各ノード１〜Ｎからのデー
タフレーム信号を受信後、ノードＮからのデータの受信
終了を検出し、これにより再び前記■の処理を実行する
。

■以下同様に上記手順を繰り返す。

第５図はメインコントローラ］０の送信側の内部構成を
示すものである。

第５図において、送信データメモリ］１は、各ノード１
〜Ｎへ送るデータＤＴＩ　、ＤＴ２、〜ＤＴＮを記憶し
ておくもので、その出力はパラレル／シリアル変換回路
１２に入力される。パラレル／シリアル変換回路］２は
シフトレジスタなどて構成され、送信データをパラレル
／シリアル変換してスイッチ回路ＳＷＩの接点Ｃに入力
する。ＳＴｏ出力回路１３はスタートコードＳＴＯを出
力するもので、その出力をスイッチ回路ＳＷＩの接点り
に入力する。ＳＰ出力回路１３はストップコードＳＰを
出力するもので、その出力をスイッチ回路ＳＷＩの接点
Ｅに入力する。ＣＲＣ発生回路１５は、送出するデータ
に基ずきＣＲＣコートを生成し、これをスイッチ回路Ｓ
ＷＩの接点Ｂに人力する。

スイッチ回路ＳＷＩはこれらＰ／Ｓ変換回路１２、ＳＴ
Ｏ出力回路１３、ｓｐ出力回路１４、ＣＲＣ発生回路１
５の出力を制御回路１６の切替信号に従って選択切替し
て送信回路１７に人力する。

送信回路１７は入力された信号に所定の変調処理を加え
、該変調出力を１ビツトの信号線ＬＮ上にシリアルに送
出する。

電源オン検出回路］８はメインコントローラ１０の電源
かオンされたことを検出し、検出信号をオア回路１９に
人力する。

受信フレーム数カラント回路２０は各ノードから送出さ
れたデータフレーム信号（第４図参照）のメインコント
ローラ１０ての受信フレーム数を順次計数するもので、
第７図の受信回路３０の出力ＺＤ、比較回路３２．３３
の出力ＣＰ３、ｃｐ４か入力されている。その詳細は後
述する。この受信フレーム数カラント回路２０のカウン
ト値は比較回路２２に入力される。

インノード数設定回路２１はセンサ群が接続されている
ノード数を設定するもので、この設定値は比較回路２２
に入力される。この場合、インノード数設定回路２１の
設定値はＮであるが、この設定値Ｎはノード抜けが発生
しても設定変更されない。

比較回路２２はこれらの入力値を比較し、両者が一致す
ると、その出力ＣＰ２を１にする。これら構成要素２０
．２１．２２は後の説明で明確になるが、ノード抜けか
発生していないときの各ノード１〜Ｎから順次出力され
るデータフレーム信号の終端、すなわちノードＮから出
力されるデータフレーム信号の終端を検出するものであ
る。

ノード送信フレーム検知回路］００およびタイマ回路１
０１は、ノード抜けか発生したときにも適正な動作をす
るように設けられたものであり、ノード送信フレーム検
知回路］００は、現在どのノードがデータを送信してい
るかを判定し、この判定に応してタイマ回路１０２のタ
イマ値のセット動作およびタイマ停止１−動作なとを行
うものである。　タイマ回路１０１には、 （ＮＯｍ−ＮＤｎ−１）ｘＴｌ ・　（１） ＮＯｍ　；メインコントローラ１０のアドレス（ノード
番号に対応するメインコント ローラ番号）、ノードの個数がＮ個の 場合はＮＯｍ−Ｎ＋１、Ｎ＋１はノー ド抜けによってその値か左右されない 固定値である。

ＮＤｎ；現在データフレーム信号を送出しているノード
のノード番号 Ｔ１．１つのノード抜けに対応して設定されたデータフ
レーム信号間の待ち時間、 ２個の連続したノード抜けが発生して いる場合は、待ち時間は２Ｔｌになる。

に対応するタイマ値Ｔｍがノード送信フレーム検知回路
１００によって随時設定され、タイマ回路１０１はこの
タイマ値Ｔｍがタイムアツプしたときにタイムアツプ信
号ＴＵをオア回路１９に出力する。これら、ノード送信
フレーム検知回路１００およびタイマ回路１０１の詳細
については後述する。

このタイマ回路１０１から出力されるタイムアツプ信号
ＴＵは、後の説明で明らかになるか、ノード抜けか発生
しているとき、各ノードによるデータ送信が終了してメ
インコントローラ１０が各ノードに対してデータを送信
するべきときにオンになる。

オア回路１つは電源オン検出回路１８の出力と比較回路
２２の出力とタイマ回路１０２の出力の論理和をとって
、その出力ＯＲをクロック発生回路２３、制御回路１６
および受信フレーム数カウント回路２０に人力する。

クロック発生回路２３は所定のクロ・ツク信号ＣＬＫを
発生するもので、オア回路１９の出力ＯＲによって起動
され、デイレイ回路２４の出力ＣＲＣＥによって停止さ
れる。すなわち、クロック発生回路２３は電源オン時と
、ノードＮから出力されるデータフレーム信号の終端か
検出された時点と（ノード抜けがない場合）、ノード抜
けの際に各ノードによるデータ送出後メインコントロー
ラ１０かデータを送信するべきときに起動される。

送信データ数カウント回路２５はＳＴＯコートの出力か
終了した時点（信号５ＴＯＥの入力による）からスイッ
チ回路ＳＷＩの出力のビット数を計数することてメイン
コントローラ１０が送出するデータフレーム信号中のデ
ータＤＴＩ　−ＤＴＮの個数を順次計数するものであり
、そのカウント値を比較回路２７に入力する。アウトノ
ード数設定回路２１はアクチュエータ群が接続されたノ
ード数を設定するもので、この設定値は比較回路２７に
入力される。この場合、アウトノード数設定回路２６の
設定値はＮであるか、この設定値Ｎはノード抜けか発生
しても設定変更されない。

比較回路２７はこれらの入力値を比較し、両者が一致す
ると、その出力ＣＰＩを１にする。これら構成要素２５
．２６．２７はメインコントローラ１０の出力データフ
レーム信号中の最終データＤＴＮの終端を検出するもの
で、最終データＤＴＮの終端出力時に比較回路２７の出
力ＣＰＩが１になる。比較回路２７の出力ＣＰＩは制御
回路１６およびデイレイ回路２４に入力される。

デイレイ回路２４は、比較回路２７の出力ＣＰ１を（Ｓ
Ｐコード＋ＣＲＣコード）分遅延し、該遅延出力をクロ
ック発生回路２３に人力する。

クロック発生回路２３は前述したようにデイレイ回路２
４の出力によって停止するため、クロック発生回路２３
はメインコントローラ１０の出力データフレーム信号の
ＣＲＣコードの送出か終了した時点て停止される。

制御回路１６は各種人力信号に基ずきスイッチ回路ＳＷ
Ｉ、ＳＷ２の切り替え制御などを行う。

以下、第６図のタイムチャートにしたかってノード抜け
が発生していないときのメインコントローラ１０のデー
タ送出時の動作を説明する。

まず、電源が投入されると、電源オン検出回路１８はこ
れを検出し、検出信号を制御回路１６およびクロック発
生回路２３に入力する（第６図（ａ）（ｂ）、時刻ｔｌ
）。

これにより、クロック発生回路２３は起動され、クロッ
ク信号ＣＬＫを発生すると共に、制御回路１６はスイッ
チ回路ＳＷ１をＡ−Ｄ接続状態にする（第６図（ｈ））
。さらに、ＳＴＯ出力回路１３はクロック信号の入力に
より起動され、スタートコードＳＴＯを出力する。二の
スタートコードＳＴＯはスイッチ回路ＳＷ１、送信回路
１７を介して信号線ＬＮ上にシリアルに送出される。

制御回路１６は電源オンによりオア回路１９からＯＲ信
号が入力された時点からスタートコード５ＴＯの送出か
終了するまでの所定時間を計時しており、この計時が終
了すると、スイッチ回路ＳＷ１をＡ−Ｃ接続状態にする
とともに（第６図（ｈ））　、信号５ＴＯＥを送信デー
タ数カウント回路２５に出力する（時刻ｔ２）。さらに
、制御回路１６はこの時刻ｔ２でスイッチ回路ＳＷ２を
オンにする（第６図（Ｌ））。

したがって、時刻ｔ２からはＰ／Ｓ変換回路１２内の送
信データＤＴ１〜ＤＴＮがスイッチ回路ＳＷ１、送信回
路１７を介して信号線ＬＮ上にシリアルに送出される。

また、送信データ数カウント回路２５は動作を開始する
。さらに、ＣＲＣ発生回路１５にデータＤＴＩ〜ＤＴＮ
およびスト・ツブコードＳＰＩが順次人力されるように
なり、ＣＲＣ発生回路１５はこれらデータに基ずきＣＲ
Ｃコードを生成する。

この後、最終送信データＤＴＮの終端ビットの送出が終
了した時点で（時刻ｔ３）、比較回路２７の出力ｃｒｔ
が１となり（第６図（ｄ））　、この信号の入力により
制御回路１６はスイッチ回路ＳＷ１をＡ−Ｅ接続状態に
切り替える（第６図（ｈ））。

この結果、時刻ｔ３からはＳＰ出力回路１４のストップ
コードＳＰがスイッチ回路ＳＷ１、送信回路１７を介し
て信号線ＬＮ上にシリアルに送出される。また、制御回
路１６は比較回路２７の出力ＣＰ１が１となった時点か
らストップコートＳＰ１の送出が終了するまでの所定時
間を計時しており、この計時が終了すると（信号ＳＰＥ
、第６図（ｅ））　、スイッチ回路ＳＷ］をＡ−Ｂ接続
状態に切り替えるとともに（第６図（ｈ）、時刻ｔ４）
、この時刻ｔ４てスイッチ回路ＳＷ２をオフにする（第
６図（ｉ））。

この結果、時刻ｔ４からはＣＲＣ発生回路１５のＣＲＣ
コードがスイッチ回路ＳＷ１、送信回路１７を介して信
号線ＬＮ上にシリアルに送出される。

この後、デイレイ回路２４からＣＲＣコートの送出が終
了した時点に信号ＣＲＣＥがクロック発生回路２３に入
力され、これによりクロック発生回路２３は動作を停止
する（第６図（ｆ）、時刻ｔ５）。

なお、メインコントローラ１０においては最初のデータ
送出時だけは前述のように、電源オンによりデータフレ
ーム信号の送出が開始されるか、これ以降はノードＮの
データ終了時を検出する比較回路２２の出力ＣＰ２によ
ってメインコントローラ１０てのデータフレーム信号の
送出が開始される（第６図（ｇ）、時刻ｔ８）。

第７図はメインコントローラ１０の受信側の構成を示す
ものであり、受信回路３０は信号線ＬＮを介してノード
１〜Ｎからのデータフレーム信号（第２図、第３図参照
）を順次受信し、受信した信号に復調処理を加え、シリ
アル／パラレル変換回路３１、スイッチ回路ＳＷ３、先
の第５図のノード送信フレーム検知回路１００および受
信フレーム数カウント回路２０に入力する。Ｓ／Ｐ変換
回路３１は例えばシフトレジスタであり、そのパラレル
出力はラッチ回路３２、比較回路３２、および比較回路
３３に入力される。

比較回路３２はＳＴＩ設定回路３４に設定されたスター
トコードＳＴＩとＳ／Ｐ変換回路３１内の受信データを
比較することて受信データフレーム信号の先頭にあるス
タートコートＳＴＩを検出し、検出信号ＣＰ３を出力す
る。

比較回路３３はＳＰ設定回路３５に設定されたストップ
コードＳＰとＳ／Ｐ変換回路３］内の受信データを比較
することで受信データフレーム信号中にあるストップコ
ードＳＰを検出し、検出信号ＣＰ４を出力する。

ラッチタイミング発生回路３６は比較回路３２の出力Ｃ
Ｐ３を受信データフレーム信号中の（ノードＮＯ＋ＤＮ
ｑ）に対応するビット分遅延し、遅延信号ＬＨＤをラッ
チ回路３７に入力する。ラッチ回路３７はデータフレー
ム信号中の（ノードＮＯ＋　Ｄ　Ｎ　ｑ＞部分を遅延信
号ＬＨＤのタイミングでラッチするもので、その出力を
受信データメモリ３８のデータ端子に入力する。

ノード送信フレーム検知回路１００は先の第５図に示し
たものと同しもので、その入力には信号ＣＦ２、ＣＦ２
、第５図のデイレイ回路２４の出力ＣＲＣＥ、および受
信回路３０の出力ＺＤが人力されている。すなわち、ノ
ード送信フレーム検知回路１００には、受信されたデー
タフレーム信号のノードＮｏの部分を調べることて現在
受信されているデータフレーム信号はどのノードからの
ものかを判定する機能を有する回路が内蔵されており、
判定されたノードに対応するアドレスを受信データメモ
リ３８にメモリアドレス信号ＡＤとして入力する。

ＣＲＣ終端検出回路３９は、スタートコートＳＴＩが検
出されたとき、比較回路３３の出力ＣＰ４、すなわちス
トップコードＳＰの終端検出時刻をＣＲＣコート分遅延
し、その遅延出力ＣＲＤをＣＲＣチエツク回路４０に入
力する。

ＣＲＣチエツク回路４０は、ＣＲＣチエツクによって受
信データフレーム信号のエラー発生の有無を検査し、エ
ラーがない場合のみライトイネーブル信号ＷＲを受信デ
ータメモリ３８に入力する。

受信データメモリ３８はラッチ回路３７にランチ１、た
各ノードから送られてきたデータフレーム信号の（ノー
ドＮＯ＋ＤＮＱ）部分をライトイネーブル信号ＷＲおよ
びメモリアドレス信号ＡＤに従って記憶するものである
。スイッチ切替回路４１は信号ＣＰ３が入力された時点
から信号ＣＰ４が入力されるまでの間スイッチ回路ＳＷ
３をオンにするようスイッチ回路ＳＷ３のオンオフ制御
を行う。

なお、第５図の受信フレームカウント回路２０には、受
信回路３０の出力ＺＤ、比較回路３２．３３の出力ＣＰ
３、ＣＦ２が人力されており、受信フレームカウント回
路２０はスタートコードＳＴｌとストップコードＳＰの
ペアを検出し、これらのペアをカウントすることでメイ
ンコントローラ１０から送出したデータフレーム数を計
数する。

この受信フレームカウント回路２０の計数値はオア回路
１９の出力ＯＲによってリセットされる。

以下、ノード抜けか発生していないときのメインコント
ローラ１０のデータ受信時の動作を第８図のタイムチャ
ートにしたがって説明する。

システムか起動されると、比較回路３２は常時比較動作
を行っており、比較回路３２はスタートコードＳＴＩを
検出すると検出信号ＣＰ３をスイッチ切替回路４１、ラ
ッチタイミンク発生回路３６、ＣＲＣ終端検出回路３９
、受信フレーム数カウント回路２０およびノード送信フ
レーム検知回路１００に人力する（第８図（ａ）、時刻
ｔｌ）。

これにより、スイッチ切替回路４１はスイッチ回路ＳＷ
３をオンにするとともに、ラッチタイミング発生回路３
６は検出信号ＣＰ３の（ノードＮｏ＋ＤＮｑ）分の遅延
動作を開始する。したがって、ＣＲＣチエツク回路４０
は、時刻１１からＣＲＣチエツクによる受信データフレ
ーム信号のエラーチエツクを開始する。また、ラッチタ
イミング発生回路３６からは時刻ｔｌから（ノードＮＯ
＋ＤＮｑ）分に対応する時間遅延された時刻ｔ２に遅延
信号ＬＨＤか出力される（第８図（Ｃ）、時刻ｔ２）。

よって、ラッチ回路３７は時刻ｔ２にＳ／Ｐ変換回路３
５のデータ、すなわちデータフレーム信号中の（ノード
ＮＯ＋ＤＮｑ）部分をラッチする。

この後、比較回路３３かＳＰ設定回路３５の出力および
Ｓ／Ｐ変換回路３５の出力の比較によりストップコード
ＳＰを検出すると、検出信号ＣＰ４をスイッチ切替回路
４１、受信フレーム数カウント回路２０、ＣＲＣ終端検
出回路３９およびノード送信フレーム検知回路１００に
人力する（第８図（ｂ）、時刻ｔ３）。

スイッチ切替回路４１はこの信号ＣＰ４の入力によりス
イッチ回路ＳＷ３をオフとする。したかって、ＣＲＣチ
エツク回路４０への信号人力はストップコードＳＰまで
で中断され、結果的にＣＲＣチエツク回路４０は（ノー
ドＮＯ＋ＤＮｑ　＋５Ｐ２）部分のＣＲＣチエツクを行
うことになる。

一方、受信フレーム数カウント回路２０は信号ＣＰ４が
入力されると、先の信号ＣＰ３どのペア確認（所定の時
間間隔を隔てて両信号か存在する）をし、ペア確認され
ると計数値を＋１カウントアツプする。この＋１力ウン
トアツプ動作はこの後信号ＯＲによってリセットされる
まで続行される。

また、ＣＲＣ終端検出回路３９は前記同様のペア確認後
比較回路３３の出力ＣＰ４をＣＲＣコート分遅延し、そ
の遅延出力ＣＲＤをＣＲＣチエツク回路４０に人力する
（時刻ｔ４）。

この遅延出力ＣＲＤの人力により、ＣＲＣチエツク回路
４０てはＣＲＣチエツク結果に対応するライトイネーブ
ル信号ＷＲを時刻ｔ４に受信データメモリ３８に入力す
る。すなわち、ＣＲＣチエツク回路４０はＣＲＣチエツ
ク結果か正常であれば、「１」のライトイネーブル信号
ＷＲを受信データメモリ３８に入力し、ＣＲＣチエツク
結果が異常であれば、「０」のライトイネーブル信号Ｗ
Ｒを受信データメモリ３８に入力する（第８図（ｆ）、
（ｇ））。

このような処理により、ノード１からのデータフレーム
信号の受信を終了するとすると、メインコントローラ１
０ては以下前記と同様の処理を繰り返すことにより、ノ
ード２．３、〜Ｎからのデータフレーム信号を順次受信
していく。これらデータフレーム信号の順次の受信に伴
い受信フレーム数カウント回路２０においては、その計
数値か順次＋１カウントアツプされていき、ノードＮの
データフレーム信号の受信か終了した時点て、その計数
値がＮとなる。したがって、この時点て第５図の比較回
路２２の出力ＣＰ２が１となり（第８図（ｅ）、時刻ｔ
５）、この結果受信フレーム数カウント回路２０かリセ
ットされると共に、第５図のクロック発生回路２３が起
動され、メインコントローラ１０の送信動作が再開され
る。

第９図は各ノード１〜Ｎの受信側の構成を示すもので、
受信回路５０ては信号線ＬＮを介して受信した信号を復
調し、その復調出力５ＰＤＴをシリアル／パラレル変換
回路５１およびスイッチ回路ＳＷ４なとに入力する。

シリアル／パラレル変換回路５１は入力信号のシリアル
／パラレル変換出力をラッチ回路５２、比較回路５３．
５４．５５に人力し、シリアル出力を受信データ数カウ
ント回路６２に入力する。

比較回路５３は、シリアル／パラレル変換回路５１のパ
ラレル変換出力をＳＴＩ設定回路５７に設定されたスタ
ートコードＳＴＩと比較し、両者が一致すると、一致信
号ＣＰ５を出力する。すなわち比較回路５３は各ノード
から送出されたデータフレーム信号中の先頭に位置する
スタートコードＳＴＩを検出する。

比較回路５４は、シリアル／パラレル変換回路５］のパ
ラレル変換出力をＳＴＯ設定回路５７に設定されたスタ
ートコードＳＴＯと比較し、両者か一致すると、一致信
号ＣＰ６を出力する。すなわち比較回路５４はメインコ
ントローラ］０がら送出されたデータフレーム信号中の
先頭に位置するスタートコードＳＴＯを検出する。

比較回路５５は、シリアル／パラレル変換回路５１のパ
ラレル変換出力をＳＰ設定回路５７に設定されたストッ
プコードＳＰと比較し、両者が一致すると、一致信号Ｃ
Ｐ７を出力する。

自ノード番号（アドレス）設定回路６ｏには、各ノード
のアドレスＮＤＮＯが予め設定されおり、その設定アド
レスＮＤＮＯを比較回路６１などに入力する。この場合
、ノード１には１番に対応するアドレスか、ノード２に
は２番に対応するアドレスか、・・・・・・、ノードＮ
にはＮ番に対応するアドレスか予め設定されている。

受信データ数カウント回路６２は、先の第５図に示した
メインコントローラ１ｏの送信データ数カウント回路２
５とほぼ同様の動作を行うもので、比較回路５４の出力
ＣＰ６およびＳ／Ｐ変換回路５１の出力に基ずきメイン
コントローラ１ｏがらのＳＴＯコートの受信が終了した
時点（信号ｃＰ６の人力による）からＳ／Ｐ変換回路５
１の出力Ｓ　ＰＤＴのビット数を計数することてメイン
コントローラ１０か送出するデータフレーム信号中のデ
ータＤＴＬ〜ＤＴＮの個数を順次計数するものであり、
そのカウント値を比較回路６１に人力する。比較回路２
７はこれらの入力値を比較し、両者が一致すると、その
出力ＣＰ８を１にする。すなわち、比較回路２７ての比
較によりメインコントローラ１０が送出するデータフレ
ーム信号中の自ノードのデータＤＴｑの位置を検出する
。この出力ＣＰ８はラッチ回路５２に人力される。ラッ
チ回路５２はＳ／Ｐ変換回路５１のパラレル出力を信号
ＣＰ８のタイミングでラッチすることで、メインコント
ローラ１０から送出されるデータフレーム信号中の自ノ
ードのデータＤＴｑ部分をラッチするもので、その出力
をラッチ回路６３に入力する。

ＣＲＣ終端検出回路６４は先の第７図に示したメインコ
ントローラ１０のＣＲＣ終端検出回路３９とほぼ同様の
動作を行うもので、信号ＣＰ６、ＣＦ２のペアが存在す
ることを条件に、信号ＣＰ７、すなわちストップコード
ＳＰの終端検出時刻をＣＲＣコード分遅延し、その遅延
出力ＣＲＤＮをＣＲＣチエツク回路６５に入力する。す
なわちこのＣＲＣ終端検出回路６４ては、メインコント
ローラ１０から送出されたデータフレーム信号の終端と
検出する。ＣＲＣ終端検出回路６４の出力ＣＲＤＮはＣ
ＲＣチエツク回路６５、スイッチ回路ＳＷ４なとに入力
されている。

ＣＲＣチエツク回路６５は、ＣＲＣチエツクによって受
信データフレーム信号のエラー発生の有無を検査し、エ
ラーかない場合のみラッチ信号ＷＲを信号ＣＲＤＮのタ
イミングでラッチ回路６３に入力する。スイッチ回路Ｓ
Ｗ４は信号ＣＰ６によってオンとなり信号ＣＲＤＮによ
ってオフとなる。

ラッチ回路６３はラッチ回路５２にラッチされたメイン
コントローラ１０から送られてきたデータフレーム信号
の自ノードデータＤＴｑ部分をラッチ信号ＷＲのタイミ
ングで記憶するものであり、そのラッチデータを出力回
路６６に入力する。出力回路６６を介してデータが当該
ノードに接続されたアクチュエータに加えられる。

以下、ノード抜けが発生していないときの各ノード１〜
Ｎにおけるデータ受信時の動作を第１０図のタイムチャ
ートにしたがって説明する。

システムの起動後、比較回路５４はメインコントローラ
１０から送られてきたデータフレーム信号中のスタート
コードＳＴＯを検出すると検出信号ＣＰ６をスイッチ回
路ＳＷ４、受信データ数カウント回路６２、ＣＲＣ終端
検出回路６４に入力する（第１０図（ａ）、時刻ｔｌ）
。これにより、スイッチ回路ＳＷ４かオンとなり（第１
０図（ｇ））、ＣＲＣチエツク回路６５は時刻ｔｌから
ＣＲＣチエツクによる受信データフレーム信号のエラー
チエツクを開始する。また、受信データ数カウント回路
６２はこの時刻ｔ１からメインコントローラ１０か送出
するデータフレーム信号中のデータＤＴＩ〜ＤＴＮの個
数を順次計数する動作を開始する。その後、比較回路６
１ては受信データ数カウント回路６２のカウント出力と
自ノード番号設定回路６０の設定値どの比較を行ってお
り、両者が一致すると比較回路６］から一致信号ＣＰ８
が出力される（第１０図（ｂ）、時刻ｔ２）。よって、
ラッチ回路５２は時刻ｔ２にＳ／Ｐ変換回路５］内のデ
ータ、すなわちデータフレーム信号中の自ノードデータ
に対応する部分ＤＴｑをラッチする。

この後、比較回路５５がＳＰ設定回路５９の出力および
Ｓ／Ｐ変換回路３５の出力の比較によりストップコード
ＳＰを検出すると、検出信号ＣＰ７をＣＲＣ終端検出回
路６４に人力する（第１０図（Ｃ）、時刻ｔ３）。

ＣＲＣ終端検出回路６４は前記同様信号ＣＰ７とＣＦ２
どのペア確認後比較回路５５の出力ＣＰ７をＣＲＣコー
ド分遅延し、その遅延出力ＣＲＤＮをＣＲＣチエツク回
路４０およびスイッチ回路ＳＷ４に入力する（時刻ｔ４
）。

この信号ＣＲＤＮの人力によりスイッチ回路ＳＷ４はオ
フとなる。したかって、ＣＲＣチエツク回路６５への信
号入力はＣＲＣコードまでで中断され、結果的にＣＲＣ
チエツク回路４０は（ＤＴ１〜ＤＴＮ　＋ＳＰ＋ＣＲＣ
）部分のＣＲＣチエツクを行うことになる。

そして、ＣＲＣチエツク回路６５てはＣＲＣチエツク結
果に対応するラッチ信号ＷＲを時刻ｔ４にラッチ回路６
３に入力する。すなわち、ＣＲＣチエツク回路６５はＣ
ＲＣチエツク結果が正常であれば、「１」のラッチ信号
ＷＲをラッチ回路６３に人力し、ＣＲＣチエツク結果が
異常であれば、「０」のラッチ信号ＷＲをラッチ回路６
３に人力する（第１０図（ｅ）、（ｆ））。

このような処理により、各ノード１〜Ｎではメインコン
トローラ１０からのデータフレーム信号の受信動作をそ
れぞれ実行する。

第１１図は各ノード１〜Ｎの送信側の構成を示すもので
、ノードの送信側構成はノード起動制御回路７０とデー
タ送出部８０に大別される。

ノード起動制御回路７０は、ノード抜けが発生したとき
にも適正な動作をするように構成されたものであり、−
１減算回路７１には第９図に示した自ノード番号設定回
路６０の設定値ＮＤＮＯが入力されており、−１減算回
路７１はこの設定値ＮＤＮＯを一１減算する。したがっ
て、−１減算回路７１からは当該ノードの前段ノードの
ノード番号（ＮＤＮＯ−１）か出力される。

他ノード送信フレーム検知回路７２は、受信回路５０の
出力５ＰＤＴおよび比較回路５３の出力ＣＰ５によって
現在どのノードかデータを送信しているかを判定機能を
有している。すなわち、比較回路５３の出力ＣＰ５が出
力される度に（ＳＴＩ信号が検出される度に）、このＳ
ＴＩコートの後の（ノードＮｏ）部分の照合、検索を行
うことて現在どのノードかデータを送信しているかを判
定する。そして、他ノード送信フレーム検知回路７２は
、該判定されたノード番号ＮＤｎを比較回路５５の出力
ＣＰ７が出力された後ＣＲＣコード分の時間か遅延され
た時に、すなわちストップコードＳＰが検出されてから
ＣＲＣコード分の時間が遅延された時に比較回路７３に
出力する。なお、他ノード送信フレーム検知回路７２は
、ＣＲＤＮ信号が人力されたとき、すなわちメインコン
トローラ］０のフレーム信号の終端が検出されたときに
は、ノード番号ＮＤｎをゼロにし、このゼロのノード番
号ＮＤｎを比較回路７３に出力する。

比較回路７３は一１減算回路７１の出力と他ノード送信
フレーム検知回路７２から出力されるノード番号ＮＤｎ
とを比較し、両者が一致すると、一致信号ＣＰ９を出力
する。

前述したように、ノード１．２、・・・、Ｎの一１減算
回路７１からはそれぞれ各ノードのノード番号から１を
引いた前段ノードのノード番号、すなわち０．１、・・
、Ｎ−１か出力されており、また他ノード送信フレーム
検知回路７２からは現在データフレーム信号を送出して
いるノードに対応するノード番号ＮＤｎが出力されてい
るため、比較回路７３からは当該ノードの前段のノード
からデータフレーム信号か送出されたときに、一致信号
ＣＰ９が出力される。そして、この一致信号ＣＰ９が出
力されるタイミングは前段ノードのデータフレーム信号
の終端時となっている。

他方、他ノード送信フレーム検知回路７２は、ノード抜
けが発生している場合にも備えて、次のようなタイマ回
路１０２のタイマ設定およびタイマ停止動作を行なう機
能も有している。

すなわち、他ノード送信フレーム検知回路７２は前記第
５図に示したメインコントローラ１０のノード送信フレ
ーム検知回路１００同様の、下式（２）に示すようなタ
イマ値Ｔｘを随時設定する機能を有している。

ＴＸ　−（ＮＤＮＯ−ＮＤｎ−１）ＸＴＩ・・・（２） ＮＤＮＯ、自ノードのノード番号（固定値）ＮＤｎ　；
現在データフレーム信号を送出しているノードのノード
番号、たたし、 メインコントローラ１０のデータフ レーム信号の終端を検出したときは この番号を０にする。

Ｔ１　；１つのノード抜けに対応して設定されたデータ
フレーム信号間の待ち時 間、 具体的には、他ノード送信フレーム検知回路７２は、前
述したように、ＳＴＩ信号が検出される度にこのＳＴＩ
コードの後の（ノードＮｏ）部分の照合、検索を行うこ
とて現在どのノードがデータを送信しているかを判定し
、この判定したノード番号ＮＤｎを上記タイマ値Ｔｘの
設定式に代入し、求まったタイマ値ＴＸをストップコー
ドｓＰか検出されてからＣＲＣコード分の時間が遅延さ
れた時にタイマ回路１０２に設定し、タイマ回路１０２
を始動する。また、他ノード送信フレーム検知回路７２
てはタイマ回路１０２を始動した後、他のノードが送出
したデータフレーム信号のスタ−トコードＳＴＩが検出
されると、すなわち、信号ＣＰ５か入力されると、タイ
マ回路］０２のタイムカウント動作を停止させる。

タイマ回路１０２は、随時設定されたタイマ値（ＮＤＮ
Ｏ−ＮＤｎ−１−）ＸＴＩかタイムアツプしたときにタ
イムアツプ信号ＴＵをオア回路１０３に出力する。

オア回路１０３は比較回路７３の出力ＣＰ９とタイマ回
路１０２の出力ＴＵの論理和をとって、その出力ＯＲを
当該ノードの送信動作を起動する送信起動信号５ＹＳＴ
として下述するデータ送出部８０の各構成要素に入力し
、これらの構成要素を起動する。

データ送出部８０内の入力回路８２は当該ノードのセン
サ群と接続されており、これらセンサ群の検出データが
人力される。Ｐ／Ｓ変換回路８２は入力回路を介して受
入したセンサ群の検出データをパラレル／シリアル変換
し、その変換出力をスイッチ回路ＳＷ５の接点Ｆに人力
する。

スイッチ回路ＳＷ５の他の接点ＢにはＣＲＣ発生回路８
３の出力か接続され、さらに他の接点Ｃ１Ｄ、Ｈには第
９図に示したノードの受信側の構成におけるＳＴＩ設定
回路５７の出力ＳＴ　Ｉ、自ノード番号設定回路６０の
設定値ＮＤＮＯ；　ＳＰ設定回路５９の出力ＳＰかそれ
ぞれ接続されている。

スイッチ回路ＳＷ５はこれらの人力をスイッチ切替回路
８４の出力によって選択切替えし、その選択出力を送信
回路８５に人力する。送信回路８５は人力された信号に
所定の変調処理を加え、該変調出力を信号線ＬＮ上にシ
リアルに送出する。

スイッチ切替回路８４は各種入力信号に基ずきスイッチ
回路ＳＷ５、ＳＷ６の切り替え制御を行う。

以下、ノード抜けか発生していないときの各ノード１〜
Ｎにおけるデータ送出時の動作を第１２図および第１３
図のタイムチャートにしたかって説明する。第１２図は
ノード１の動作を示すもので、第１３図はノード２〜Ｎ
の動作を示すものであり、まず第１２図にしたがってノ
ード１の動作を説明する。

メインコントローラ］０からのデータフレーム信号の送
出か終了すると、第９図のＣＲＣ終端検出回路６４から
信号ＣＲＤＮが出力され（第１２図（ａ）、時刻ｔｌ）
、この信号ＣＲＤＮか他ノード送信フレーム検知回路７
２に人力される。これにより、他ノード送信フレーム検
知回路７２は、ノード番号ＮＤｎ−０にし、このＮＤｎ
＝０を比較回路７３に出力する。ノード１の一１減算回
路７］からは自ノード番号１から１を引いた０が出力さ
れているために比較回路７３は一致を検出し、一致信号
ＣＰ９を出力する。この結果、送信起動信号５ＹＳＴか
出力され、データ送出部８ｏの各構成要素が起動される
（第１２図（ｂ）、時刻ｔ２）。なお、このとき、ノー
ド番号Ｎ　Ｄ　ｎ　＝　０に設定されるため、タイマ回
路のタイマ値は、（１−［１−１）−０となり、タイマ
回路１０２は動作されない。

これにより、スイッチ切替回路８４はスイッチ回路ＳＷ
５をまずＡ−Ｃ接続状態にする（第１２図（ｄ））。こ
の結果、まずスタートコートｓＴＩかスイッチ回路ＳＷ
５、送信回路８５を介して信号線ＬＮ上にシリアルに送
出される。

スイッチ切替回路８４てはスイッチ回路ＳＷ５をＡ−Ｃ
接続状態に切替えた時点、すなわちスタートコートＳ　
Ｔ　Ｉの送出を開始した時点からスタートコートＳＴＩ
、ノード番号Ｎｏ、データＤＮ、ストップコートＳＰ、
ＣＲＣコードの送出か終了するまでの各所定時間を旧時
しており、この計時結果に基ずきその後のスイッチ回路
ＳＷ５の切り替え制御を行う。

すなわち、スタートコードＳＴＩのビット数に対応する
ま１時が終了すると、スイッチ切替回路８４てはスイッ
チ回路ＳＷ５をＡ−Ｄ接続状態に切替え（時刻ｔ３）、
ノード番号ＮＤＮＯ（この場合はノード番号１）をスイ
ッチ回路ＳＷ５、送信回路８５を介して信号線ＬＮ上に
シリアルに送出する。

さらに、スイッチ切替回路８４は（ＳＴＩ＋’ＮＤＮＯ
）の計時か終了するとスイッチ回路ＳＷ５をＡ−Ｆ接続
状態に切替え（時刻ｔ４）、（ＳＴＩ　＋ＮＤＮＯ＋Ｄ
Ｎ）の計時が終了するとスイン子回路ＳＷ５をＡ−Ｈ接
続状態に切替え（時刻ｔ５）、（ＳＴＩ　＋ＮＤＮＯ＋
ＤＮ＋５Ｐ）ｃｒＧ−ｆ時が終了するとスイッチ回路Ｓ
Ｗ５をＡ−Ｂ接続状態に切替える（時刻ｔ６）。これに
よりノード番号ＮＤＮＯに続いてデータＤＮ、ストップ
コートＳＰ、ＣＲＣコードが順次スイッチ回路ＳＷ５、
送信回路８５を介して信号線ＬＮ上にシリアルに送出さ
れることになる。なお、スイッチ回路ｓＷ６はスタート
コートＳＴＩの送出が終了した時刻ｔ３にオンとなり、
ストップコードＳＰの送出か終了した時刻ｔ６にオフと
なる。

次に、第１３図にしたかってノード１以外のノード２〜
Ｎ、例えばノードＮの動作を説明する。

ノードＮの他ノード送信フレーム検知回路７２では、メ
インコントローラ１０の終端か検出されたときには（Ｃ
ＲＤＮ信号）、前記同様ノード番号Ｎ　Ｄ　ｎ　−０に
し、その後他ノードからデータフレーム信号が送出され
る度にこのノード番号ＮＤｎをその時のデータフレーム
信号のノード番号に随時改定する。この結果、このノー
ド番号ＮＤｎは、他ノードからデータフレーム信号が送
出される度に、１．２、・、Ｎ−１と順次改定されてい
く　。

具体的には、他ノード送信フレーム検知回路７２はＳＴ
Ｉ信号が検出される度に（ＣＰ５信号）、このＳＴＩコ
ートの後の（ノードＮｏ）部分の照合、検索を行う二と
て現在どのノードかデータを送信しているかを判定し、
この判定されたノード番号ＮＤｎをストップコードＳＰ
が検出されてからＣＲＣコード分の時間が遅延された時
に比較回路７３に出力する（第１３図（ａ）、（ｂ））
。

したかって、ノードＮ−１のデータフレーム信号の送出
が終了したときには、他ノード送信フレーム検知回路７
２からはノード番号ＮＤｒ＋−Ｎ−１か出力され、ノー
ドＮにおける一］減算回路７１の出力と一致する。この
結果、この時点て比較回路７３から一致信号ＣＰ９か出
力され（第１３図（ｃ））　、これによりオア回路１０
３から送信起動信号５ＹＳＴか出力され、データ送出部
８０の各構成要素か起動される。なお、タイマ回路１０
３には、他ノードからデータフレーム信号か送出される
度に、先のタイマ設定式で示すタイマ値が随時設定され
るが、この場合にはノード抜けか発生していないのてこ
のタイマ回路１０３は他ノードからデータフレーム信号
か送出される度に随時タイマ停止され、このタイマ回路
１０３かタイムアツプすることはない。

この後の動作は第１２図と同様であり、スイッチ切替回
路８４の切替え制御によってスタートコードＳＴ　Ｉ、
ノード番号ＮＯ１データＤＮ、ストップコードＳＰ、Ｃ
ＲＣコートか順次送出される。

以上がノード抜けが発生していないときのメインコント
ローラ１０および各ノード１〜Ｎでの送受信動作である
。

次に、本発明の要部である、ノード抜けが発生したとき
の作用について詳述する。

メインコントローラ１０は、ノード抜けか発生したとき
にも、該ノード抜けか発生した部分のデータを詰めるこ
と無く、第３図に示したのと同様のデータフレーム信号
を送出する。たたし、ノード抜は部分のデータＤＴｑは
全てのビットをゼロにしている。

次に、第１４図に示すように、ノード３．５．６か抜け
た場合のノード］、２．４．７の作用について第１５図
のタイムチャートに従って説明する。

各ノード１．２．４．７の他ノード送信フレーム検知回
路７２ては、メインコントローラ１０のデータフレーム
信号の送出か終了した時点ｔ１をＣＲＤＮ信号の入力に
よって検出し、これによりノード番号ＮＤｎをゼロにす
る。したかって、このｔ１時刻においては、ノード］の
比較回路７３のみか一致を検出し、一致信号ＣＰ９を出
力する。

この結果、ノード１のみか送信起動信号ＳＹＳＴによっ
て送信起動され、ノード１のデータ送出か開始される。

なお、このときにはノード］のタイマ回路１０２のタイ
マ値はＯになり、タイマ回路１０２は始動しない。

一方、この時刻ｔ１において、ノード２．４．７におい
てもノード番号ＮＤｎはＯに設定されているため、ノー
ド２のタイマ＃ＭＴＸは（２−０−１）Ｔｌ　−ＩＴＪ
　に、ノード４のタイマ値Ｔｘは（４−０−１）Ｔｌ　
−３ＴＩ　に、ノード７のタイマ値Ｔｘは（７−０−１
）ＴＩ−６Ｔｌに設定され、各ノード２．４．７におい
てはこれらのタイマ値から計時動作を開始する。この後
、ノード２．４．７の他ノード送信フレーム検知回路７
２には時刻ｔ２において、ノード１が送出したフレーム
信号中のＳＴＩフードの検出を示すＣＰ５信号か入力さ
れるので、これらノード２．４．７の他ノード送信フレ
ーム検知回路７２はこの時点ｔ２て当該ノードのタイマ
回路１０２の計時動作を中止させる。したかって、ノー
ド２．４．７ではタイマ回路１０２はタイムアツプしな
い。

さらに、ノード２．４．７の他ノード送信フレーム検知
回路７２はノード１が送出したフレーム信号中の（ノー
ドＮｏ）部分を判別してＮＤｎ−１を求め、ノード１の
データ送出が終了した時刻ｔ３て、ＮＤｎ−１を比較回
路７３に出力する。

二の結果、このｔ３時刻においては、ノード２の比較回
路７３のみか一致を検出し、一致信号ＣＰ９を出力する
。この結果、ノード２のみが送信起動信号５ＹＳＴによ
って起動され、ノード２のデータ送出が開始される。

他方、ノード４．７においては、この時刻ｔ３において
、ＮＤｎ−１を前記タイマ値の設定式に代入したタイマ
値ＴＩをそれぞれのタイマ回路１０２にセットしタイマ
を再始動する。なお、このときノード４のタイマ値ＴＸ
は（４−１−１）Ｔ１−２ＴＩに、ノード７のタイマ値
Ｔｘは（７−１−１）Ｔｌ−５Ｔｌに設定される。

この後、ノード４．７の他ノード送信フレーム検知回路
７２には時刻ｔ４において、ノード２が送出したフレー
ム信号中のＳＴＩコードの検出を示すＣＰ５信号か人力
されるので、これらノードの他ノード送信フレーム検知
回路７２はこの時点ｔ４て当該ノードのタイマ回路１０
２の計時動作を中止させる。

さらにこの後、ノード４．７の他ノード送信フレーム検
知回路７２はノード２か送出したフレーム信号中の（ノ
ードＮＯ）部分を判別してＮＤｎ−２を求め、ノード２
のデータ送出か終了した時刻ｔ５で、ＮＤｎ−２を比較
回路７３に出力するが、この時刻ｔ５においてはノード
４．７の比較回路７３では一致が検出されず、一致信号
ＣＰ９を出力されない。また、この時刻ｔ５に、ノード
４．７の他ノード送信フレーム検知回路７２はＮＤｎ−
２を前記タイマ値の設定式に代入したタイマ値ＴＸをそ
れぞれのタイマ回路１０２にセットしタイマを再始動す
る。この結果、この時刻ｔ５においては、ノード４のタ
イマ値Ｔｘは（４−２−１）ＴＩ−ＩＴＩに、ノード７
のタイマ値Ｔｘは（７−２−１）Ｔｌ−４Ｔｌに設定さ
れる。

ここにおいて、ノード３は削除されているので、ノード
３からはデータは出力されず、また当然他のノードから
もデータは出力されない。したがって、ノード４のタイ
マ回路１０２は上記時刻ｔ５からタイマ設定時間ＩＴＩ
が経過した時点ｔ６てタイムアンプし、時刻ｔ６にタイ
ムアツプ信号ＴＵを出力する。この結果、ノード４は時
刻ｔ６にこのタイムアツプ信号ＴＵによってデータ送出
動作を開始する。すなわち、ノード３が抜けているのて
、ノード４はノード２のデータ送出が終了した時刻から
時間Ｔ１　（１個のノード抜けに対応する待ち時間）か
経過した後データ送出を開始する。

なお、データか既に送出されたノード１やノード２にお
いても設定タイマ値の演算が行われているか、これらの
タイマ値は負の値になるので、これらのノードにおいて
はタイマ回路１０２は動作されない。

ノード４のデータか送出された後、ノード７の他ノード
送信フレーム検知回路７２には時刻ｔ７において、ノー
ド４か送出したフレーム信号中のＳＴＩコードの検出を
示すＣＰ５信号が人力されるのて、ノード７の他ノード
送信フレーム検知回路７２はこの時点ｔ７てタイマ回路
１０２の計時動作を中止させる。

この後、ノード７においては、前記同様にして時刻ｔ８
にタイマ値が（７−４−１）　ＴＩ　＝２ＴＩに再設定
されかつ始動されるが、この始動後ノード５．６の抜け
によって他のノードからデータか送出されることはない
ので、ノード７のタイマ回路１０２は上記時刻ｔ８から
タイマ設定時間２Ｔ１が経過した時点ｔ９てタイムアツ
プし、時刻ｔ９にタイムアツプ信号ＴＵを出力する。こ
の結果、ノード７は時刻ｔ９にこのタイムアツプ信号Ｔ
Ｕによってデータ送出動作を開始する。すなわち、ノー
ド５．６か抜けているので、ノード７はノード４のデー
タ送出が終了した時刻から時間２Ｔｌ　　（２個のノー
ド抜けに対応する待ち時間）が経過した後データ送出を
開始する。

次に、第１６図に示すように、ノード１．２．３．４が
抜けた場合のノード５．６、の作用について第１７図の
タイムチャートに従って説明する。

ノード５．６、の他ノード送信フレーム検知回路７２て
は、メインコントローラ１０のデータフレーム信号の送
出か終了した時点ｔ１をＣＲＤＮ信号の人力によって検
出し、これによりノード番号ＮＤｎをゼロにする。

したがって、この時刻ｔ１において、ノード５のタイマ
値Ｔｘは（５−０−１）Ｔｌ−４ＴＩに、ノード６のタ
イマ値Ｔｘは（６−０−１，）ＴＩ−５Ｔｌに設定され
、これらのタイマ値からの計時動作を開始する。

これらタイマの始動後、ノード１〜４の抜けによって他
のノードからデータか送出されることはないので、ノー
ド５のタイマ回路１０２は上記時刻ｔ１からタイマ設定
時間４ＴＩが経過した時点ｔ２てタイムアツプし、この
時刻ｔ２にタイムアツプ信号ＴＵが出力される。この結
果、ノード５は時刻ｔ２にこのタイムアツプ信号ＴＵに
よってデータ送出動作を開始する。すなわち、ノード１
〜４か抜けているので、ノード５はメインコントローラ
１０のデータ送出が終了した時刻から時間４Ｔｌ　　（
４個のノード抜けに対応する待ち時間）か経過した後デ
ータ送出を開始する。

このノード５のデータ送出後、ノード６の他ノード送信
フレーム検知回路７２には時刻ｔ３において、ノード５
が送出したフレーム信号中のＳＴＩコードの検出を示す
ＣＰ５信号か人力されるので、ノード６の他ノード送信
フレーム検知回路７２はこの時点ｔ３てタイマ回路１０
２の計時動作を中止させる。

この後、ノード６の他ノード送信フレーム検知回路７２
はノード５が送出したフレーム信号中の（ノードＮｏ）
部分を判別してＮ　Ｄ　ｎ、＝　５を求め、ノード５の
データ送出か終了した時刻ｔ４て、ＮＤｎ−５を比較回
路７３に出力する。この結果、このｔ４時刻においては
、ノード６の比較回路７３のみが一致を検出し、一致信
号ＣＰ９を出力する。この結果、ノード６は時刻ｔ４か
らデータ送出を開始する。

次に、第１８図に示すように、ノード９７．９８．９９
が抜けた場合のメインコントローラ１０の作用について
第１９図のタイムチャートに従って説明する。すなわち
、この場合には抜けたノード９７〜９９を含めた全ノー
ド個数はノード１〜９９の９９個である。

したかって、先の第（１）式に示したタイマ回路１０１
の設定式のメインコントローラ番号ＮＯｍ　＝　９９　
＋　１−１．００となり、設定式はＴｍ−（１００−Ｎ
Ｄｎ−１）ＸＴＩとなる。

メインコントローラ］０のノード送信フレーム検知回路
１００は、メインコントローラ１０によるデータフレー
ム信号の送出終了を検出すると（時刻ｔ１　；デイレイ
回路２４の出力ＣＲＣＥ）、ＮＤｎ＝０とし、このＮＤ
ｎ−０を前記タイマ設定式に代入したタイマ値Ｔｍ−９
９Ｔｌをタイマ回路１０１に設定し、タイマ回路１０１
を始動する。

その後、ノード１からデータが送出されるが、メインコ
ントローラ１０のノード送信フレーム検知回路１００に
は、時刻ｔ２において、ノード１が送出したフレーム信
号中のＳＴＩコードの検出を示すＣＰ　３信号か入力さ
れるので、ノード送信フレーム検知回路］００はこの時
点ｔ２てタイマ回路１０１の計時動作を中止させる。さ
らにこの後、ノード送信フレーム、検知回路１００はノ
ード１が送出したフレーム信号中の（ノードＮｏ）部分
を判別してＮＤｎ−１を求め、ノード１のデータ送出が
終了した時刻ｔ３てＮＤｎ＝２を前記タイマ値の設定式
に代入したタイマ値Ｔｍ−９８Ｔｌをタイマ回路１０１
にセ・ソトしタイマを再始動する。

以下同様にして１．ノード２〜９６の順次のデータ送出
に伴い、タイマ値Ｔ　ｍの再設定動作および計時中止動
作が交互に行われ、ノード９６のデータ送出が終了した
時刻ｔ４においてタイマ値Ｔｍは３Ｔ１となりかつタイ
マ回路１０１は始動される。しかし、このタイマ始動後
、ノード９７．９８．９９の抜けによってノードからデ
ータか送出されることはないので、メインコントローラ
］０のタイマ回路１０］は上記時刻ｔ４からタイマ設定
時間３Ｔｌが経過した時点ｔ５てタイムアツプし、この
時刻【５にタイｌ、アップ（ａ号ＴＵか出力される。こ
の結果、クロック発生回路２３が再始動し、メインコン
トローラ１０は時刻ｔ５にデータ送出動作を開始する。

すなわち、ノー　ト９７．９８．９９か抜けているので
、メインコントローラ］Ｏはノード９６のデータ送出か
終了した時刻から時間３Ｔｌ　　（３個のノード抜けに
対応する待ち時間）か経過した後データ送出を開始する
。

以上が、ノード抜けか発生したときの各ノードおよびメ
インコントローラの動作である。

なお、本発明は上記実施例に適宜の変更を加え得るもの
である。例えば、上記実施例ではストップコートＳＰを
ノード用とメインコントローラ用とて共用するようにし
たか、これらを別コートにしてもよい。また、エラーチ
エツクとしては、ＣＲＣチエツクに限らすパリティ方式
、ザムチェック方式など、他のエラーチエツク方式を採
用するようにしてもよい。

その他、各図に示した各構成要素はその一例を示したた
けて、同等の機能を達成できるものに適宜変更するよう
にしてもよい。

ところで、上記実施例では、各ノードにセンサ群および
アクチュエータ群の双方か出力された場合と示したか、
本発明は、センサ群か接続されたノードとアクチュエー
タ群か接続されたノードを完全に分割したシステム、ま
たはセンサ群が接続されたノードとアクチュエータ群が
接続された。ノードとセンサ群およびアクチュエータ群
の双方か接続されたノードとか混在するシステムにも勿
論適用可能である。

［発明の効果］ 以上説明したようにこの発明によれば、メインコントロ
ーラから各ノードへのデータは１つのフレーム信号に集
約して送出するようにしたので、従来方式に比べて信号
伝送手順のオーバーヘットを少なくなり、伝送効率か向
上し、応答の早い通信システムを提供することかできる
。さらに、この発明では、システム設置後いかなるノー
ドか削除された場合においても、何の処置を講すること
無くデータ伝送を継続することができ、これにより謂ゆ
る活線着脱のようなメリットを充分に生かすことかでき
る。

【図面の簡単な説明】

第１図はこの発明の一実施例についてシステムの全体構
成を示すブロック図、第２図はデータフレーム信号の伝
播順序を示す図、第３図はメインコントローラ用データ
フレーム信号の一例を示す図、第４図はノード用データ
フレーム信号の一例を示す図、第５図はメインコントロ
ーラの送信側の構成を示すブロック図、第６図は第５図
の作用を示すタイムチャート、第７図はメインコントロ
ーラの受信側の構成を示すブロック図、第８図は第７図
の作用を示すタイムチャート、第９図は各ノードの受信
側の構成を示すブロック図、第１０図は第９図の作用を
示すタイムチャート、第１１図は各ノードの送信側の構
成を示すブロック図、第１２図および第１３図はそれぞ
れ第１１図の作用を示すタイムチャート、第１４図はノ
ード抜けの一例を示す図、第１５図は第１４図のノード
抜けの場合のノードの動作例を示すタイムチャート、第
１６図はノード抜けの他の一例を示す図、第１７図は第
１６図のノード抜けの場合のノードの動作例を示すタイ
ムチャート、第１８図はノード抜けの他の一例を示す図
、第１９図は第１８図のノード抜けの場合のメインコン
トローラの動作例を示すタイムチャートである。 １〜Ｎ・・・ノード、　　］０・メインコントローラ５
１〜ＳＮ・・センザ群、 Ａｔ−ＡＮ・・・アクチュエータ群、 ７２・・・他ノード送信フレーム検知回路１００　ノー
ド送信フレーム検知回路 １０１．１０２・タイマ回路 塾丑ゲ 第４区 巨】百■Ｆ「「匡戸コ」二１回コ５］二二丁回■互ｐ丁
Ｅ］（ｏ）ＣＦ２　　　　　Ｊｌ （ｂ）ＣＦ２　　　　；　　　　　　　　　　　　」七
（。）。Ｐ７　　　　　：　　　　　　　　　　　　　
　　　　　　　　　　」し１　　　　　　　　： □ ｃｄ）ＣＲＤＮ　　　　Ｉ　　　　　　　　　　　　　
　　　　　　　　　　　　　Ｊ′Ｌ（ｅ）ＷＲ１１□　
　ゴＬ ■ （ｆ）ＷＲ’　　　　　　　　　　　：　　　　　　　
　’　　−ｔｌｔ２ｔ３　　　ｔ４ｔ５　　　ｔ６第１
２図

Claims (1)

1. 【特許請求の範囲】 メインコントローラと各別のノードアドレスが割り付け
   られた複数のノードとが信号線を介して共通接続され、
   これらノードおよびメインコントローラ間でデータ伝送
   を行うデータ伝送装置において、 前記メインコントローラは、 各ノードに対するデータを所定の順番で並べたデータフ
   レーム信号を生成しこれを前記信号線にシリアルに送出
   するデータ送出手段を具え、前記各ノードに前記メイン
   コントローラに対するデータフレーム信号を送出する順
   番を前記ノードアドレスに対応して予め設定し、 これら複数のノードに 前記メインコントローラからのデータフレーム信号を受
   信し、その終了を検出する第１の受信終了検出手段と、 他ノードのデータフレーム信号の終了を検出する第２の
   受信終了検出手段と、 現在どのノードがデータフレーム信号を送出しているか
   を検出する第１の他ノードデータ検出手段と、 前記他ノードデータ検出手段の出力に基ずき前段ノード
   がデータフレーム信号の送出を終了した時点を検出する
   前段ノード送信終了検出手段と、（（自ノード番号）−
   （前記第１の他ノードデータ検出手段の検出信号）−１
   ）×（所定の遅延時間）に対応するタイマ値を前記第２
   の受信終了検出手段の検出出力が出力される度に設定し
   、タイムアップするとタイムアップ信号を出力する第１
   のタイマ手段と、 前記第１の受信終了検出手段による検出出力または前記
   前段ノード送信終了検出手段の検出信号または前記第１
   のタイマ手段のタイムアップ信号によって前記メインコ
   ントローラに対するデータフレーム信号を前記信号線に
   シリアルに送出するデータ送出手段と、 をそれぞれ具え、 さらに前記メインコントローラに、 各ノードからのデータフレーム信号の受信が一通り終了
   したことを検出する第３の受信終了検出手段と、 各ノードのデータフレーム信号の終了時点をそれぞれ検
   出する第４の受信終了検出手段と、現在どのノードがデ
   ータフレーム信号を送出しているかを検出する第２の他
   ノードデータ検出手段と、 （（メインコントローラ番号）−（前記第２の他ノード
   データ検出手段の検出信号）−１）×（所定の遅延時間
   ）に対応するタイマ値を前記第４の受信終了検出手段の
   検出出力が出力される度に設定し、タイムアップすると
   タイムアップ信号を出力する第２のタイマ手段と、 前記第３の受信終了検出手段の検出または前記第２のタ
   イマ手段のタイムアップ信号に応答して前記データ送出
   手段を再起動する再起動手段と、を具えるようにしたデ
   ータ伝送装置。