JP4531884B2 - アドレス、インストラクション及び/又はデータ電信装置並びにアドレス、インストラクション及び/又はデータ電信方法 - Google Patents

アドレス、インストラクション及び/又はデータ電信装置並びにアドレス、インストラクション及び/又はデータ電信方法 Download PDF

Info

Publication number
JP4531884B2
JP4531884B2 JP16619999A JP16619999A JP4531884B2 JP 4531884 B2 JP4531884 B2 JP 4531884B2 JP 16619999 A JP16619999 A JP 16619999A JP 16619999 A JP16619999 A JP 16619999A JP 4531884 B2 JP4531884 B2 JP 4531884B2
Authority
JP
Japan
Prior art keywords
address
unit
instruction
data
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16619999A
Other languages
English (en)
Other versions
JP2000035946A (ja
Inventor
ハーン フリードリッヒ
シップマン ゲルド
メイヤー フォルカー
オール キルステン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2000035946A publication Critical patent/JP2000035946A/ja
Application granted granted Critical
Publication of JP4531884B2 publication Critical patent/JP4531884B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Selective Calling Equipment (AREA)
  • Information Transfer Systems (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、制御ユニット(マスタ)及び少なくとも1個の被制御ユニット(スレーブ)を有し、前記制御ユニットから前記被制御ユニットにアドレス、インストラクション及び/又はデータ電信を行うとともに、前記アドレス、インストラクション及び/又はデータ電信の各々に応答して前記被制御ユニットから制御ユニットへの各受信確認信号を戻し、前記受信確認信号が、関連のアドレス、インストラクション及び/又はデータ電信の正確な伝送を信号送信するアドレス、インストラクション及び/又はデータ電信装置に関するものである。
【0002】
また、本発明は、制御ユニットから少なくとも1個の被制御ユニットにアドレス、インストラクション及び/又はデータを伝送するとともに、前記アドレス、インストラクション及び/又はデータ電信に応答して前記被制御ユニットから制御ユニットに各受信確認信号を戻し、前記受信確認信号が、関連のアドレス、インストラクション及び/又はデータ電信の正確な伝送を前記制御ユニットに信号送信する、アドレス、インストラクション及び/又はデータ電信方法に関するものである。
【0003】
【従来の技術】
この種の装置及び方法は、いわゆるI2 Cバスシステム、したがって、複雑な電子通信装置、好適にはエンターテイメント電子技術のデータの制御及び交換に用いられる制御及びデータバスシステムで用いられている。このようなI2 Cバスシステムは、特に、相違する半導体集積回路に適合した回路部を相互接続する。したがって、制御ユニット(マスタ)は、データ又はインストラクションをバスを通じて1個以上の被制御ユニットに伝送する。被制御ユニットは、このためにバス受信段を必要とする。
【0004】
【発明が解決しようとする課題】
しかしながら、データが被制御ユニット(スレーブ)から制御ユニット(マスタ)にも送信されているので、被制御ユニットにもバス送信段を設ける必要がある。組み合わされたバス受信段及びバス送信段は、バス受信段のみを有する場合に比べて約30〜40%多くの素子を必要とする。被制御ユニットがデータを限定された程度のみ送信すべき場合、このために関連の半導体集積回路にバス送信段を設けることは、半導体本体の関連の表面を大きくする必要があるので非常に不経済である。
【0005】
本発明の目的は、被制御ユニットにバス送信段を設けることなくデータを限定された程度のみ制御ユニットに送信することができる上記装置及び方法を提供することである。
【0006】
【課題を解決するための手段】
本発明によるこの目的を、前記アドレス、インストラクション及び/又はデータ電信の少なくとも1個に応答して受信確認信号が前記被制御ユニットの動作状態の選択可能なパラメータに専ら依存して抑制されるように、前記被制御ユニットのうちの少なくとも1個を構成し、前記アドレス、インストラクション及び/又はデータ電信の正確な伝送の場合にも、前記制御ユニットが常に不正確な伝送を信号送信し、前記制御ユニットが評価部を有し、前記アドレス、インストラクション及び/又はデータ電信に応答した受信確認信号の不到着を、前記被制御ユニットの作動状態の選択可能なパラメータに関する情報信号として受信し及び処理するようにした上記装置で達成する。
【0007】
さらに、本発明によれば、上記方法は、前記アドレス、インストラクション及び/又はデータ電信の少なくとも1個に応答して受信確認信号が前記被制御ユニットの動作状態の選択可能なパラメータに専ら依存して抑制されるように、前記被制御ユニットのうちの少なくとも1個を構成し、前記アドレス、インストラクション及び/又はデータ電信の正確な伝送の場合にも、前記制御ユニットが常に不正確な伝送を信号送信し、前記制御ユニットが評価部を有し、前記アドレス、インストラクション及び/又はデータ電信に応答した受信確認信号の不到着を、前記被制御ユニットの作動状態の選択可能なパラメータに関する情報信号として受信し及び処理することを特徴とするものである。
【0008】
したがって、本発明によれば、制御ユニットによってアドレス指定された関連の被制御ユニットからの受信確認信号は、追加の回路手段を用いることなく、アドレス、インストラクション及び/又はデータ電信の正確な伝送を確認するだけでなく、制御ユニットに情報を戻すために用いられる。このために要求される機能を、制御ユニットと被制御ユニットとの間のインストラクション及び/又はデータ伝送のシーケンスに対して任意の方法で要求されるこれらユニットの素子に組み込まれる。特定のアドレス、インストラクション及び/又はデータ電信を、動作状態のいずれの所定のパラメータが関連のアドレス指定された被制御ユニット又は複数の被制御ユニットで同時にテストされたかに応じて行い、関連の受信確認信号をそのテストの結果に応じて戻す。被制御ユニット内の一定のプリセットを用いて、動作状態の所定のパラメータが、原理的には例えば電源電圧が所定のしきい値に到達したか否かを問い合わせることができる。しかしながら、送信されたアドレス、インストラクション及び/又はデータ電信のタイプに基づいて、被制御ユニットの動作状態に関してテストすべき複数のパラメータ間の選択を、被制御ユニットで行うことができる。例えば、状態レジスタを問い合わせることができる。この問合わせを、アドレス、インストラクション及び/又はデータ電信内の暗号化によって選択することができ、又は予め設定されたインストラクションシーケンスに従って関心のあるパラメータに対して選択的に実行することができる。このために要求されるインストラクションシーケンスを実行するために、制御ユニットは評価部を有し、それは、個別の論理回路として構成されることができ、好適には、アドレス、インストラクション及び/又はデータ電信の伝送に対して任意の方法で設けられるシーケンサに含まれる。受信確認信号の不到着は、アドレス指定された被制御ユニットの動作状態の選択したパラメータに関する情報として評価部内で検出される。このために、評価部は、好適には制御インストラクションを有するインストラクションシーケンサを具え、これによって、検出された動作状態を、所望に応じて故意に変更することができる。
【0009】
本発明によって、アドレス、インストラクション及び/又はデータを制御ユニットに伝送するための追加の送信段を被制御ユニットに設ける必要なく制御ユニットと被制御ユニットとの間の情報交換の拡張を行うことができる。したがって、多数の回路素子が省略される。本発明は、少数のデータのみの伝送を戻す際に特に好適であり、被制御ユニットの個別の送信段は、全容量に対して用いられない。本発明を、yes−no情報の形態の応答を有する予め設定されたパラメータの問合わせに対して特に好適に用いることができる。本発明による装置の一例において、前記被制御ユニットの各々が、前記動作状態のパラメータをモニタするとともにモニタされた前記作動状態のパラメータに依存するように選択可能なアドレス、インストラクション及び/又はデータ電信に応答して前記受信確認信号を抑制するモニタリング装置を具える。
【0010】
この種のモニタリング装置は、好適には、モニタすべき動作状態のパラメータに関連するとともに関連のパラメータの瞬時の値に関する情報を記憶する1個以上の状態レジスタを有する。特に、符号化されたアドレス、インストラクション及び/又はデータ電信を用いると、パラメータの各々を、許容し得る値であるか否かについて特別にテストすることができる。許容できない場合、好適には、関連のアドレス、インストラクション及び/又はデータ電信の受信確認信号が抑制され、その結果、制御ユニットは、動作状態のアドレス指定されたパラメータを許容されるように変更する特定の情報を受信する。所望の場合には、制御ユニットの評価部は、アドレス、インストラクション及び/又はデータ電信を開始することができ、これによって、動作状態の明確な訂正が行われる。
【0011】
既に説明したように、簡単な場合には、被制御ユニットの動作状態のパラメータの許容できない値は、原理的には全ての入力されるアドレス、インストラクション及び/又はデータ電信に応答して受信確信信号を抑制することもできる。制御ユニットによる個別の問合わせが省略される。通常のインストラクション及び/又はデータ伝送中の受信確信信号の不到着に基づいて、制御ユニットは、所望の状態から動作状態の制御偏差を検出する。制御ユニットの評価部は、アドレス指定された被制御ユニットの動作状態の訂正のために適切なステップを開始する。
【0012】
制御ユニット及び被制御ユニット間のアドレス、インストラクション及び/又はデータ伝送と被制御ユニットの許容できない動作状態の信号送信との間の区別を行うために、本発明の他の例によれば、アドレス、インストラクション及び/又はデータ電信に応答した受信確認信号が到着しない場合、それを、予め設定されたシーケンスで前記制御ユニットから再び伝送し、前記被制御ユニットの動作状態の選択可能なパラメータの発生に関する情報を、前記受信確信信号の対応する繰り返しの不到着から取り出す。
【0013】
アドレス、インストラクション及び/又はデータの繰り返しの伝送及び受信確認信号の関連の繰り返しの抑制によって、動作状態に関連するリターンメッセージに関連することを実際に確認できる程度まで複数の伝送エラーを減少させることができる。この決定を行うことができる所望の可能性を、選択したシーケンスから、特に、同一アドレス、インストラクション及び/又はデータ電信に対する複数の繰り返しから選択することができる。選択可能なシーケンスは、所定の周期性で所定の動作状態をテストすることもできる。
【0014】
本発明による装置の他の例において、アドレス、インストラクション及び/又はデータ電信が、アドレス部と、インストラクション又はデータ部とを具え、個別の受信確認信号をこれら部の各々に設けた請求項1記載のアドレス、インストラクション及び/又はデータ電信装置において、前記インストラクション又はデータ部に対する受信確認信号のみを考慮する。したがって、所望のリターン伝送を、インストラクション又はデータ部に対する受信確認信号に影響を及ぼすことによってのみ行うことができ、アドレス部は常に正確な伝送に対するテストのみが課される。これによって、個別の被制御ユニットに対する特定の問合わせを行うことができる。アドレス部が、アドレス指定すべき特定のレジスタすなわちこのレジスタを通じて特別にアドレス指定すべき被制御ユニットの構成部に関するアドレス情報も有する場合、非常に特別な問合わせを行うことができる。
【0015】
本発明による装置及び方法の好適なアプリケーションは、前記被制御ユニットの選択可能な動作状態を、前記被制御ユニットに供給される電源電圧の消失後に生じる状態にある。
【0016】
一方では、被制御ユニットに対する電源電圧の消失を簡単に検出し及び信号送信することができ、他方では、それは、動作状態、すなわち関連の被制御ユニットの動作状態に大きな影響を及ぼすおそれがある。被制御ユニットが、例えば、電源電圧が消失する場合に少なくとも部分的に消失されるメモリを具える場合、制御される不所望な動作状態が電源電圧の回復後に生じるおそれがある。このような状態を、被制御ユニットの再開された初期化によって除去することができるように制御ユニットによって部分的にすぐに認識される。本発明によって、この動作を追加の回路手段を必要とすることなく簡単に実行することができる。
【0017】
本発明による回路及び方法は、好適には電子通信装置で用いられる。アプリケーションの好適な分野は、電子エンターテイメント装置、例えばテレビジョン受像機に関する。例えば、モニタにおいて、変更制御をモニタすることができる。本発明によって達成されるような回路素子の省略は、前記アプリケーションの分野における連続的な大量生産の場合に特に関心がある。
【0018】
【発明の実施の形態】
2 Cバスと共同して用いられる本発明の第1の実施の形態に対して、図1は、概略的なブロック図の形態のI2 Cバスシステムの構成原理を示す。この場合、参照番号1を、2個の被制御ユニット2,3(それ以上の個数の被制御ユニットも可能である。)に接続した制御ユニットに付す。制御ユニット1を被制御ユニット2,3に接続するためにクロックリード4を設け、それを通じてシステムクロックを制御ユニット1から被制御ユニット2,3に供給して、全体に亘るI2 Cバスシステムの同期をとる。好適にはマイクロプロセッサを有する制御ユニット1を、「マスタ」とも称する。被制御ユニット2,3は、I2 Cバスシステムにおいていわゆる「スレーブ」を形成する。
【0019】
2 Cバスシステム内のアドレス、インストラクション及び/又はデータ電信の情報は、クロックリード4と逆方向のデータリード5を通じて伝送され、信号を、双方向に、すなわち、制御ユニット1から被制御ユニット2,3に及びそれとは逆方向に送信することができる。この伝送は、クロックリード4上のシステムクロックによってクロックされる。
【0020】
クロックリード4及びデータリード5を、各抵抗6,7を通じて、制御ユニット1及び被制御ユニット2,3にも給電する電源の正極VCCに接続する。その結果、クロックリード4及びデータリード5は、原理的には正(ハイ)電位を保持し、システムクロックの個々のパルスすなわちそれに対応するアドレス、インストラクション及び/又はデータのビットのセットをロー電位にすることができる。被制御ユニット2,3の各々は、関連の被制御ユニット(素子)2,3をクロックリード4及びデータリード5に接続するバス受信段8,9を有し、制御ユニット1からのアドレス、インストラクション及び/又はデータの対応するデータ又はインストラクションへの変換及び処理を、被制御ユニット2,3の一部の動作に対して行い、これによって、I2 Cバスを利用する装置の(サブ)ファンクションが実行される。被制御ユニット2,3のこれらパーツを、参照番号10及び11を付した機能ブロックとして示す。このような機能ブロックを、例えば、モニタの受像管に対する偏向制御とする。
【0021】
被制御ユニット2,3から制御ユニット1へのアドレス、インストラクション及び/又はデータを伝送するに当たり、バス受信段及びバス送信段の組合せを具えるいわゆるトランシーバをバス受信段8,9の代わりに用いることができる。しかしながら、このような装置は、純粋なバス受信段よりも著しく複雑である。I2 Cバスの場合、簡単なバス受信段に比べて約30〜40%の追加の回路が必要となる。このような回路素子の個数の増大を、本発明を実施することによって回避することができる。
【0022】
図2は、アドレス、インストラクション及び/又はデータ電信の時間的な形態の一例を示し、種々のセグメントを、右方向に延在する時間軸に沿ったブロックとして示す。さらに、本例では、個々のセグメントの関連の長さをデータビット数として図2に示す。
【0023】
図2に示した種類のアドレス、インストラクション及び/又はデータ電信は、開始ビットSで開始し、その開始ビットに、アドレス指定すべき被制御ユニットを識別する8ビットアドレスADRが続く。アドレスADRは、受信確認信号Aに対してリザーブされる時間間隔で終了する。一般的に既知のI2 Cバスプロトコルに従って、制御ユニット1を、受信確認信号Aに関連した時間間隔中に伝送モードから受信モードに切り替え、その結果、データリード5の電位は、電源の正極VCCの電位まで増大する。被制御ユニットがデータリード5に受信確認信号を供給すると、被制御ユニットは、関連の時間間隔中にデータリード5をロー電位に切り替える。このような電位の変化は、制御ユニットによって受信確認信号として識別される。しかしながら、受信確認信号Aに対する時間間隔中にデータリード5の電位がハイのままである場合、制御ユニットは、それに応じて評価される到着しない受信確認信号としてこのことを分析する。
【0024】
アドレスADRに対する受信確認信号の時間間隔に、所定のインストラクションすなわちアドレス指定された被制御ユニット内のデータレジスタをアドレス指定するサブアドレスSUBADRを有する電信部が続く。電信によって伝送された命令を、サブアドレスSUBADRによって明確に入力することができる。サブアドレスSUBADRも、受信確認信号Aを戻すことができる時間間隔によって終了させる。
【0025】
図2の電信の第3セグメントはデータワードDATを有する。明らかに、インストラクションレジスタがサブアドレスSUBADRによってアドレス指定されたときにインストラクションワードをこのロケーションに伝送することができる。データワード(又はインストラクションワード)DATにも、受信確認信号Aの時間間隔が続き、これによって、この場合もデータワードの正確な受信を信号送信することができる。図2の電信は停止ビットPによって修了される。
【0026】
一方、開始ビットS、受信確認信号A及び停止ビットPはそれぞれシステムクロックの1周期の持続時間を有し、アドレスADR、サブアドレスSUBADR及びデータワードDATはそれぞれ8ビットを具え、その結果、その各々はシステムクロックの8周期の持続時間を有する。本発明によれば、テストすべきアドレス指定された被制御ユニットの動作状態のパラメータに依存するようにデータワードDATの処理が行われ、受信確認信号が、前記パラメータの値に専ら依存して、すなわち、電信が正確に送信されたか否かに全く依存することなくデータワードDATに応答して付与される。しかしながら、アドレスADR及びサブアドレスSUBADRに対する受信確認信号は、好適には、送信が正確に行われたか否かに専ら依存して付与される。したがって、本発明によれば、所定の被制御ユニット内の所定のサブアドレスからの情報の特定の問合わせ及びテストが可能になる。受信確認信号を受信する制御ユニットの評価部はシーケンサを有し、それは、受信確認信号からの情報が存在するか否かを評価して作動状態の関連のパラメータをテストし、それに応答して予め決定された機能シーケンスを抑制する。
【0027】
図3は、図1に示した装置の他の形態を表すブロック図を示す。この場合、上記素子に同一符号を付す。簡単のために、本実施の形態を、1個の被制御ユニット2のみを有するように示す。本実施の形態において、本発明を、被制御ユニット2に供給される電源電圧の消失後被制御ユニット2に生じる作動状態をモニタするのに用いられる。
【0028】
一例によれば、被制御ユニット2を、テレビジョン受像機、モニタ等の画像表示装置(好適には受像管)を制御するのに用いられる集積回路の形態で示す。この回路を、以後偏向制御回路と称する。図3の偏向回路2は、バス受信段8と、好適には垂直及び水平発振器、いわゆるジオメトリー部等を具える機能部10との他に、これらバス受信段と機能部との間の接続部を構成する変換部12を有し、その変換部は、インストラクション及び/又はデータレジスタと、バス受信段8から機能部10に流れるインストラクション及び/又はデータに対するデジタル−アナログコンバータと、可能な場合には逆方向に流れる情報に対するアナログ−デジタルコンバータとを具える。変換部12は、全体に亘る偏向制御回路2に対する保護機能を実行する保護装置13も有する。
【0029】
正確な動作のために、全体に亘る偏向制御回路2は、最小値より下に降下するおそれのない電源電圧を必要とする。そうでない場合、不正確な信号処理が機能部10内で行われるために、例えば変換部12内のレジスタが消去される。さらに、機能部10に供給される電源電圧が非常に低い場合、レジスタ成分が正確である間このような不正確な信号処理が行われるおそれもある。電源電圧の消失後も偏向制御回路2の動作を正確に行うために、制御ユニット1は、電源のスイッチオンの際すなわち動作に入る際と同様に偏向制御回路2を始動させる必要がある。電源電圧の消失後、偏向制御回路2を、特定のステップを更に行うことなく作動させないようにする必要がある。
【0030】
動作に入る際に又は電源電圧の消失及びその回復後に正確な動作を行うために、偏向制御回路2の各部に対して、個別の電源しきい値を設ける。これら電源電圧しきい値のうちの最低のものを受信段8で用い、その結果、この段は、他の部分が動作しているときに確実に動作する。電源電圧が増大し又は減少すると、バス受信段8は、偏向制御回路2の第1部分が最後の部分としてスイッチオフされる際に作動する。
【0031】
中間の電源しきい値は変換部12に対して用いられ、その結果、例えば、偏向制御回路が動作に入ると、機能部10が動作に入る前でも変換部12にあるレジスタを受信段8によってロードすることができる。それに対して、電源電圧が減少する場合、機能部10がスイッチオフされると、変換部12の素子が動作状態にある。機能部10のこのようなスイッチオフは、電源電圧が3個の電源電圧しきい値のうちの最も高いものより下に降下する際に行われる。
【0032】
変換部12の中央の電源電圧しきい値に対してヒステリシスが顕著に生じるおそれがある。しかしながら、そのコーナー部を、最低及び最高電源しきい値によって課される制限内に配置する必要がある。この場合、電源電圧の僅かな変動によって、変換部12が連続的にスイッチオン及びオフする。
【0033】
図3の偏向制御回路2のバス受信段8は制御レジスタ14を有し、この場合は特に、バス受信段8の動作の重要性の全てのインストラクション及び/又はデータは、クロックリード4及びデータリード5によって形成されたバスを通じて書き込まれる。
【0034】
偏向制御回路2の変換部12の保護装置13に、モニタリング入力部X及びモニタリング出力部Hを設ける。モニタリング入力部Xを高電圧発生段15に接続する。それは、高電圧発生段15で発生した、変更制御回路2が用いられるテレビジョン装置又はモニタの画像表示装置に対する加速電圧の値から得られる測定値を受信する。加速電圧が予め設定された制限値を超えてX線を放出するリスクが増大すると、モニタリング入力部に供給される測定値を通じて適切な信号が付与される。保護装置13を通じて、変更制御回路2、特に機能部10は、画像表示装置がブランクにされるように制御される。このようにして、有害なX線の発生を回避する。
【0035】
保護装置13のモニタリング出力部Hを、バス4,5が含まれない接続部16を通じて制御ユニット1に接続する。制御ユニットは評価部17を有し、制御ユニット1によって伝送されるアドレス、インストラクション及び/又はデータ電信に応答した受信確信信号の不到着は、モニタすべき動作状態(すなわちそのパラメータ)に関する情報信号として評価される。本例では、制御ユニット1のモニタリング出力部Hの信号は、変更制御回路2の機能部10が要求通りに動作するか又は制御偏差が生じるかを表す。図3の例において、相違する外部影響を有する3ケースが、発生する電源電圧の値及びモニタリング入力部Xを通じて供給される測定値に依存して、モニタすべき動作状態に対して生じる。第1ケースでは、変更制御回路2がスイッチオフされ、画像表示素子値は画像を表示しない。第2ケースにおいて、変更制御回路2は動作中であるが、画像表示素子値は画像を表示しない。第3ケースにおいて、変更制御回路2は要求通りに動作し、画像表示装置は通常の画像を表示する。認識されにくい中間フェーズも可能であり、例えば、バス受信段8は、変更制御回路2の唯一の部として動作し、又は、バス受信段8及び変換部12は正確に動作するが、機能部10は動作しない。モニタすべき動作状態のパラメータは、電源電圧しきい値と比較して実際に存在する電源電圧の値として測定される。このようにして、本発明による装置(及び本発明による方法)は、動作状態の更に正確な分析を行い、必要な場合には制御ユニット1がその状態を回復するように命令する。特に、本発明によって、画像表示装置が画像を表示しないか否かを簡単に識別することができる。その理由は、高電圧発生段15の加速電圧が非常に高くなるからであり、又は、変更制御回路2に供給される電源電圧が非常に低くなるからである。
【0036】
図3の装置の機能シーケンスの簡単な例として、電源電圧の消失後、変換部12のレジスタが消去され、したがって、機能部10がステップを外れると仮定する。この場合、所定のインストラクション及び/又はデータが制御レジスタ14にセットされ、次のアドレス、インストラクション及び/又はデータ電信において、データワードDATに対する受信確認信号は原理的に抑制される。前記電信の繰り返される伝送及びそれに対応する受信確認信号の繰り返しの抑制によって、関連の動作状態の発生を表すように、情報信号を評価部17に発生させる。実際の動作状態に関連する情報を、モニタリング出力部Hからの接続部16の信号の問合わせによって確認することができる。バス4,5を通じて、制御ユニット1は、変更制御回路2の通常の動作状態を回復するアドレス、インストラクション及び/又はデータを伝送することができる。
【0037】
図4は、好適には図3に示した装置によって実行される本発明の実施の形態の動作シーケンスのフローチャートを示す。例示して示した動作シーケンスは、被制御ユニット2の指定された動作状態に基づくものであり、すなわち、機能部10の全ての機能が被制御ユニット2で正確に実行されると仮定される。これを、図4のフローチャートの「通常動作」ブロック20によって表す。制御ユニット1は、接続部16を通じて、モニタリング出力部Hからの信号を連続的にモニタする。信号の論理レベルがローである間、通常の動作を継続する。したがって、参照番号21を付したモニタリング出力部Hの問合わせと「通常動作」ブロック20との間に、問合わせブロック21の“yes”出力yを通じたループが存在する。このループは、モニタリング出力部Hがハイ論理レベルを仮定した場合のみ放棄される。問合わせブロック21の“no”出力nを通じて、信号処理ステップ22が開始される。このステップ中、第1電信が行われ、この形態は図2に対応する。被制御ユニット2、特にバス受信段8において、電信のデータワードDATに応答して、受信確認信号が、被制御ユニット2の動作状態に依存して戻され又は戻されない。この受信確認信号の到着は、フローチャートの問合わせブロック23によって制御ユニット1でテストされる。データワードDATに応答した受信確認信号の不到着の場合、次の処理ステップが“no”出力nを通じて開始され、このステップを機能ブロック24によって表す。このブロックの実行は、ブロック22の実行に相当し、すなわち、前記第1電信も、変形のない形態で行われる。このブロックに問合わせブロック25が続き、この場合、問合わせブロック23のように、電信のデータワードDATに応答した受信確認信号がテストされる。受信確認信号が再びリターンされない場合、被制御ユニット2に、例えば電源電圧の消失が原因の相当の動作妨害が課される。問合わせブロック25の“no”出力nを通じて、機能ブロック26が開始される。このブロックは、全く新たな再開すなわち被制御ユニット2の初期化を実行する。このために、電源電圧の消失が生じると、被制御ユニット2は、電源電圧が中間の電源電圧しきい値より下に降下すると常に生じるいわゆる待機モードに入り、この場合、バス受信段8のみが動作状態となる。
【0038】
データワードDATに応答した受信確認信号後、第1問合わせ23及び第2問合わせ25が、データワードDATが存在することを認識すると、問合わせブロック23又は25の“yes”出力yを通じて、参照番号27を付した別の機能ブロックに到達する。被制御ユニット2、特にその変換部12を、許容しがたい程度まで電源電圧を減少させた場合のみデータワードDATに応答する受信確認信号が抑制されるように構成し、それに対して、モニタリング出力部Hからの信号は、その発生に関係なく機能部10の不調を表す。受信確認信号が第1電信を行う際の問合わせ25中に発生しない場合、十分高い電源電圧が連続的に存在し(そうでない場合、データワードDATに応答する受信確認信号が原理的に抑制される。)、その結果、変換部12は正確に動作し、すなわち、エラーのないレジスタ成分が変換部12に存在する。この場合、要求される変換部12によって完全に再初期化することなく、機能部10の動作シーケンスを訂正する、例えば、水平又は垂直発振器の同期をとるだけで十分である。この信号処理ステップは、「ソフトスタート」(soft start)とも称される。
【0039】
図5のフローチャートは、図4に示した形態の拡張であり、既に説明した機能ブロックには同一符号を付す。図4の形態の「ソフトスタート」機能ブロック27の後、モニタリング出力部Hへの信号による問合わせブロック21へのリターン、したがって、被制御ユニット2の通常動作(機能ブロック20)後に連続的に実行される問合わせループにリターンされ、図5の機能ブロック27の実行後、モニタリング出力部Hからの信号が当合わせブロック21に従ってテストされる別の問合わせブロック28が実行される。問合わせブロック28の“yes”出力yから通常動作20へのリターンが行われても、制御ユニット1の動作シーケンスが、問合わせブロック28の“no”出力nを通じて機能ブロック29に到達する。(機能ブロック29で開始する)制御ユニット1と被制御ユニット2との間の次の動作シーケンスは、好適には被制御ユニット2の動作の不調の原因の分析する役割を果たす。このために、機能ブロック29において、上記第1電信を、制御ユニット1から被制御ユニット2までで行う。次の問合わせブロック30の間、受信確認信号Aは、第1電信のデータワードDATに応答して再びテストされる。この受信確認信号Aが到着しない場合、機能ブロック24が、問合わせブロック30の“no”出力nを通じて開始される。しかしながら、応答確認信号Aが到達した場合、シーケンスは、問合わせブロック30の“yes”出力yを通じて機能ブロック31に進行する。
【0040】
ブロック27のソフトスタート後にモニタリング出力部Hからの信号がハイ論理レベルである場合でも受信確認信号Aが第1電信のデータワードDATに応答して到達することを問合わせ30が示すと、被制御ユニット2の電源電圧が正確に利用できたと仮定され、その結果、ソフトスタートは、相違する理由に対して不成功のままである。このような理由を見つけるために、問合わせブロック30の“yes”出力yに続く機能ブロック31において、被制御ユニット2に対する電源電圧は故意にスイッチオフされる。予め設定された期間が経過すると、被制御ユニット2の電源電圧は、次の機能ブロック32の間、すなわち、最大電源電圧しきい値より高い値で再びスイッチオンされる。被制御ユニット2のこのようなスイッチオフ及びオンによって、モニタリング出力Hがハイ論理レベルを保持するとともに前記第1電信のデータワードDATに応答した受信確認信号Aが電源電圧の正確な存在を信号送信する動作状態にすることができる。
【0041】
機能ブロック32の電源電圧のスイッチオンに、被制御ユニット2の変換部12を再び動作準備状態にする機能ブロック33のインストラクション及び/又はデータ伝送が続く。変換部12のこのような初期化に、機能ブロック34の機能部10のソフトスタートが続く。このようにして被制御ユニット2が完全に動作に入った後、モニタリング出力部Hからの信号レベルは、問合わせブロック35で再びテストされる。この信号の論理レベルがローである場合、制御ユニット1は図5のフローチャートの機能ブロック36に入る。モニタリング出力部Hからの信号の論理レベルがハイのままである場合、テストブロック35の“no”出力nを通じてフローチャートの第2分岐に到達する。この分岐は、動作の内容及び組合せに関して機能ブロック22,23,24,25及び26にそれぞれ対応する機能及び問合わせブロック220,230,240,250及び260を有する。フロック220〜260を具える分岐は、電源電圧の存在に関するテストも実行する。このテストの結果が是である場合、機能ブロック27を飛び越して別のソフトスタートが実行される。しかしながら、テストが成功しない場合、電源電圧の消失があり、又はこのような消失が存在すると仮定される。機能ブロック26と同様に機能ブロック260において、このことは、新たな初期化を意味する情報として評価され、すなわち、被制御ユニット2の完全な再開が要求され、それは、被制御ユニット2が「待機」モードであることを意味する。
【0042】
しかしながら、問合わせブロック35に次いで機能ブロック36に到達する場合、制御ユニット1は、評価部17を通じて、過電圧の検出がモニタリング入力部Xを通じて行われることを意味するこの情報を評価し、したがって、モニタリング出力部Hに信号が出現し、その結果、高電圧発生段15からの加速電圧に対して入力される測定値は、加速電圧の過度の値を信号送信する。被制御ユニットにおいて、この信号送信の結果、機能部10がスイッチオフし、モニタリング出力部Hを通じた信号の出力は、ハイ論理レベルを有する。
【0043】
電源電圧の消失の上記検出に加えて、本発明を、被制御ユニット2から制御ユニット1への他の情報の伝送に対しても用いることができる。このために、特に、図2の電信のデータワードDATを、相違する情報を特定の方法で問い合わせるように付与する。データワードDATに応答する繰り返し抑制された受信確認信号Aは、特定の応答として評価されるが、もはや伝送エラーに関するメッセージとして評価されない。このタイプの情報伝送を、他の目安、例えば、図3のモニタリング出力部Hからの信号のモニタリングに関連させることができる。同様に、予め設定されたサブアドレスSUBADRに応答する受信確信信号の抑制を、アドレス指定された被制御ユニットの作動状態に関する情報の伝送に用いることができる。この情報の取り出しを、それに伴う手段によって行うこともできる。
【0044】
本発明は、特に、データ伝送成功後にも受信確認信号の特定の抑制によってバスシステムを通じた状態情報のリターンのためにI2 Cバス受信段を利用する。予め設定されたロケーションで抑制された受信確認信号は、動作状態の分析及び/又は訂正のために特定の機能シーケンスを開始するように制御ユニットによって評価される。この機能シーケンスは、別の特別に形成されたアドレス、インストラクション及び/又はデータの伝送を具えるが、それに依存しない付随する手段を具えることもできる。その結果、動作状態に関する情報を、I2 Cバスシステムの被制御ユニットに個別のバス送信段を設けることなく取り出すことができる。
【0045】
本発明を、I2 Cバスシステムの上記特性を有する全てのバスシステム及びこのようなバスシステムが用いられる全ての装置に用いることができる。
【図面の簡単な説明】
【図1】 本発明を実施するバスシステムのブロック図である。
【図2】 図1に示す装置の動作中に用いられるアドレス、命令及び絵馬データの形態を線図的に示す図である。
【図3】 制御ユニット及び被制御ユニットからなる本発明による装置の実施の形態のブロック図である。
【図4】 本発明による装置及び方法の動作の一例に関するフローチャートである。
【図5】 本発明による装置及び方法の動作の他の例に関するフローチャートである。
【符号の説明】
1 制御ユニット
2,3 被制御ユニット
4 クロックリード
5 データリード
6,7 抵抗
8,9 バス受信段
10,11 機能部
12 変換部
13 保護装置
14 制御レジスタ
15 高電圧発生段
16 接続部
17 評価部
A 受信確認信号
ADR アドレス
DAT データワード
P 停止ビット
S 開始ビット
SUBADR サブアドレス
VCC 正極

Claims (7)

  1. 制御ユニット及び少なくとも1個の被制御ユニットを有し、前記制御ユニットから前記被制御ユニットに1つ以上のアドレス、インストラクション、及び、データ電信の伝送を行うとともに、前記各アドレス、インストラクション及び/又はデータ電信に応答して前記被制御ユニットから前記制御ユニットへの各受信確認信号を戻し、前記受信確認信号を受信することで、関連のアドレス、インストラクション及び/又はデータ電信の正確な伝送を前記制御ユニットが確認する、アドレス、インストラクション及び/又はデータ電信を伝送する装置において、
    前記アドレス、インストラクション及び/又はデータ電信が正確に伝送された場合でも、前記アドレス、インストラクション及び/又はデータ電信の少なくとも1個に応答する受信確認信号が、前記被制御ユニットにおいて実際に存在する電源電圧の値である、前記被制御ユニットの動作状態のパラメータに専ら依存して抑制されるように、前記被制御ユニットのうちの少なくとも1個を構成し、
    前記制御ユニットが評価部を有し、該評価部は、前記制御ユニットから前記被制御ユニットに伝送された前記アドレス、インストラクション及び/又はデータ電信に応答した、前記被制御ユニットからの受信確認信号の不到着を、前記被制御ユニットの動作状態のパラメータに関する情報として処理するようにしたことを特徴とする、アドレス、インストラクション及び/又はデータ電信を伝送する装置。
  2. 前記被制御ユニットの各々が、前記動作状態のパラメータをモニタするとともにモニタされた前記動作状態のパラメータに依存するようにアドレス、インストラクション及び/又はデータ電信に応答して前記受信確認信号を抑制するモニタリング装置を具えることを特徴とする請求項1記載の装置。
  3. アドレス、インストラクション及び/又はデータ電信に応答した受信確認信号が到着しない場合、それを、予め設定されたシーケンスで前記制御ユニットから再び伝送し、前記被制御ユニットの動作状態のパラメータの発生に関する情報を、前記受信確信信号の対応する繰り返しの不到着から取り出すようにしたことを特徴とする請求項1記載の装置。
  4. アドレス、インストラクション及び/又はデータ電信が、アドレス部と、インストラクション又はデータ部とを具え、かつ、各部について個別の受信確認信号が提供される請求項1記載の装置において、前記インストラクション又はデータ部に対する受信確認信号だけが抑制されることを特徴とする請求項1記載の装置。
  5. 前記被制御ユニットの動作状態を、前記被制御ユニットに供給される電源電圧の消失後に生じる状態としたことを特徴とする請求項1に記載の装置。
  6. 制御ユニットから少なくとも1個の被制御ユニットにアドレス、インストラクション及び/又はデータ電信を伝送するとともに、前記アドレス、インストラクション及び/又はデータ電信に応答して前記被制御ユニットから前記制御ユニットに各受信確認信号を戻し、前記受信確認信号の受信することで、関連のアドレス、インストラクション及び/又はデータ電信の正確な伝送を前記制御ユニットが確認し、前記制御ユニットが評価部を有する、アドレス、インストラクション及び/又はデータ電信の伝送方法において、
    -少なくとも1つの前記被制御ユニットにおいて、前記アドレス、インストラクション及び/又はデータ電信が正確に伝送された場合でも、前記アドレス、インストラクション及び/又はデータ電信の少なくとも1個に応答する受信確認信号が、前記被制御ユニットにおいて実際に存在する電源電圧の値である、前記被制御ユニットの動作状態のパラメータに専ら依存して抑制され、
    前記評価部が、前記制御ユニットから前記被制御ユニットに伝送された前記アドレス、インストラクション及び/又はデータ電信に応答した、前記被制御ユニットからの受信確認信号の不到着を、前記被制御ユニットの動作状態のパラメータに関する情報として評価することを特徴とする、アドレス、インストラクション及び/又はデータ電信の伝送方法。
  7. 請求項1から5のうちのいずれか1項に記載された装置又は請求項6に記載された方法を実施する装置を有することを特徴とする電子通信装置。
JP16619999A 1998-06-19 1999-06-14 アドレス、インストラクション及び/又はデータ電信装置並びにアドレス、インストラクション及び/又はデータ電信方法 Expired - Fee Related JP4531884B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19827337A DE19827337A1 (de) 1998-06-19 1998-06-19 Anordnung und Verfahren zum Übertragen von Adreß-, Befehls- und/oder Datentelegrammen
DE19827337:1 1998-06-19

Publications (2)

Publication Number Publication Date
JP2000035946A JP2000035946A (ja) 2000-02-02
JP4531884B2 true JP4531884B2 (ja) 2010-08-25

Family

ID=7871389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16619999A Expired - Fee Related JP4531884B2 (ja) 1998-06-19 1999-06-14 アドレス、インストラクション及び/又はデータ電信装置並びにアドレス、インストラクション及び/又はデータ電信方法

Country Status (7)

Country Link
US (1) US6418349B1 (ja)
EP (1) EP0965924B1 (ja)
JP (1) JP4531884B2 (ja)
KR (1) KR100581986B1 (ja)
CN (1) CN1179520C (ja)
DE (2) DE19827337A1 (ja)
TW (1) TW514794B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2362482A (en) * 2000-05-15 2001-11-21 Ridgeway Systems & Software Lt Direct slave addressing to indirect slave addressing
DE10029645B4 (de) 2000-06-15 2005-02-24 Daimlerchrysler Ag Verfahren zur Adressierung von Netzwerkkomponenten
US7073104B1 (en) 2003-03-10 2006-07-04 Advanced Micro Devices, Inc. Method and system for applying testing voltage signal
DE502004006409D1 (de) * 2004-05-10 2008-04-17 Siemens Ag Verfahren zur einkanaligen Übertragung von redundant vorliegenden Daten
EP1748338B1 (de) * 2005-07-28 2011-03-02 Siemens Aktiengesellschaft Verfahren zur Optimierung der Bandbreitenausnutzung bei Bussystemen
US8889779B2 (en) 2010-05-25 2014-11-18 E I Du Pont De Nemours And Company Fluoropolymer non-stick coatings
PL3997580T3 (pl) * 2019-07-11 2023-09-04 Inventio Ag Sposób i sieć danych do przesyłania treści danych, w szczególności w instalacji dźwigowej
WO2023236051A1 (zh) * 2022-06-07 2023-12-14 广东逸动科技有限公司 抢占总线的方法、装置、电子设备、控制系统及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02187776A (ja) * 1989-01-14 1990-07-23 Mita Ind Co Ltd 画像形成装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8329510D0 (en) * 1983-11-04 1983-12-07 Inmos Ltd Computer apparatus
FR2565752B1 (fr) * 1984-06-08 1986-09-05 Radiotechnique Compelec Circuit d'interface du type esclave fonctionnant avec un bus serie
DE4230913C2 (de) * 1992-09-16 1994-09-15 Itt Ind Gmbh Deutsche Verfahren und Schaltungsanordnung für ein serielles Bus-System mit einer Eindrahtverbindung
US5495481A (en) * 1994-09-30 1996-02-27 Apple Computer, Inc. Method and apparatus for accelerating arbitration in a serial bus by detection of acknowledge packets
JP3617105B2 (ja) * 1995-02-16 2005-02-02 ソニー株式会社 電子機器及びその動作モード制御方法
US5745685A (en) * 1995-12-29 1998-04-28 Mci Communications Corporation Protocol extension in NSPP using an acknowledgment bit
KR970076257A (ko) * 1996-05-10 1997-12-12 김광호 시리얼 버스 테이터 모니터링 장치 및 그 방법
US5925118A (en) * 1996-10-11 1999-07-20 International Business Machines Corporation Methods and architectures for overlapped read and write operations
US5940851A (en) * 1996-11-27 1999-08-17 Monolithic Systems, Inc. Method and apparatus for DRAM refresh using master, slave and self-refresh modes
US6256693B1 (en) * 1999-07-15 2001-07-03 3Com Corporation Master/slave data bus employing undirectional address and data lines and request/acknowledge signaling

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02187776A (ja) * 1989-01-14 1990-07-23 Mita Ind Co Ltd 画像形成装置

Also Published As

Publication number Publication date
KR100581986B1 (ko) 2006-05-23
DE19827337A1 (de) 1999-12-23
CN1179520C (zh) 2004-12-08
EP0965924B1 (de) 2004-03-03
KR20000006283A (ko) 2000-01-25
JP2000035946A (ja) 2000-02-02
DE59908688D1 (de) 2004-04-08
EP0965924A2 (de) 1999-12-22
US6418349B1 (en) 2002-07-09
CN1249592A (zh) 2000-04-05
EP0965924A3 (de) 2002-06-26
TW514794B (en) 2002-12-21

Similar Documents

Publication Publication Date Title
KR101924769B1 (ko) 자동 어드레싱을 위한 회로 및 전자 모듈
CN101483544B (zh) 故障定位装置、通信装置及故障定位方法
JP2008197752A (ja) データ通信誤動作防止装置、電子機器、データ通信誤動作防止装置の制御方法、データ通信誤動作防止装置の制御プログラム、及び当該プログラムを記録した記録媒体
JP4531884B2 (ja) アドレス、インストラクション及び/又はデータ電信装置並びにアドレス、インストラクション及び/又はデータ電信方法
KR100341706B1 (ko) 단일채널통신버스시스템
EP0739112A2 (en) Electronic devices and operating mode control thereof
JP3303469B2 (ja) 多重伝送システム
JP2020142646A (ja) 通信故障検出装置
US11498497B2 (en) Communication device and control method
JP2001282569A (ja) インタフェース装置及びその自己診断方法
CN114049859B (zh) 一种显示装置、显示方法及车辆
US11140002B2 (en) Method for switching off a communication and corresponding communication system
JPH04306029A (ja) 単方向通信における障害装置の特定方法
JP2886674B2 (ja) 回線監視装置及びこれを用いた回線監視方式
JP3088200B2 (ja) 多重通信装置
JPH06103177A (ja) 受信処理方法および装置ならびにバス監視方法
JPS59224938A (ja) ネツトワ−クシステム
JP2021064855A (ja) 電子制御装置
CN117909183A (zh) 一种i2c设备监控方法、装置、设备及存储介质
JP2580393B2 (ja) デ―タ伝送方法
JP2020115245A (ja) 送信部状態診断装置および方法ならびにフィールド機器
JPH08116579A (ja) データ通信装置
JP2002073430A (ja) エラー・メッセージを送信するための装置および方法
JP2001036264A (ja) 機能ブロック接続装置および機能ブロック接続方法
JPH03208429A (ja) 時分割多重通信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060612

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees