WO1989006834A1

WO1989006834A1 - Electronic wrist watch with power generator

Info

Publication number: WO1989006834A1
Application number: PCT/JP1988/000053
Authority: WO
Inventors: Motomu Hayakawa
Original assignee: Seiko Epson Corporation
Priority date: 1988-01-25
Filing date: 1988-01-25
Publication date: 1989-07-27
Also published as: EP0326313B2; DE68905833T2; DE68905833D1; KR940006915B1; KR900700934A; HK107897A; CN1026920C; US5001685A; EP0326313A3; EP0326313B1; JP2652057B2; EP0326313A2; DE68905833T3; CN1035009A

Description

明細書発電装置付電子腕時計技術分野

この発明は、電磁誘導によりコィルに交流起電力を発生させうる交流発電装置を有し、発電電力を 2次電源に充電して、 2次電源の出力により時計面路を作動する腕時計の具体的回路構成に藺する。技術背景

従来から電池を用いた腕時計にあっては、電池寿命を县くすることが大きな課題であった。しかし小型な腕時計に用いられる電池の大きさには自ずと限界があった。これらを解決するための 1つの手段として実現されているのが、米国特許 4 6 5 3 9 3 1号に示されるように太陽電池を文字板上等表示面に設け、太陽電池によって二次電池あるは充電用コンデンサを充電し、該二次電池あるいはコンデンサの出力によって時計面路を駆動する電子腕時計である。しかしこの構成では黒色もしくは青色の太腸電池が文字板上に配置されるためデザィン的な限定を与えることになり、デザインを壳りものとする電子時計として好ましいものではなかった。

更に他の手段として時計内に交流発電機を設け、その発電電力によって時計面路を駆動する方式もあった。しかし交流起電力の場合、整流面路が必要となる。その整流面路は 4ケのダイォードを用いたダイォードブリッジによる全波整流が一番効率が良いとされていたが、小さな腕時計内スペースにダィオード 4ケを入れるのは困難であった。また、発電機が稼動していない時にも時刻を狂わせないで、時計面路を動かし続けるためには、発電電力を 2 次電池、もしくはキャパシターに充電して、その &カによって常時、時計面路を粱動している必要がある。しかし時計面路の動作電圧範囲には限界があり、 2次電源（以後、 2次電池、もしくはキャパシターの総称として使用する。）の電圧が、面路の勖作電圧範囲下限以上に充電されないと、時計は動かなかった。また、 2次電源の充電時藺を早めるために、 2次電源容量を小さくすると、上記問題はある程度鞣決されるのだが、そうした場合、逆に、発電機の稼動していない時の、電圧降下時藺が早まるという問題も生じてしまつ。

そこで本癸明は、デザィン的に美観を損なわれることのない交流発電機を使用した充電式腕時計の、上記面路的問題点を解決するもので、整流面路は最低限の構或として、 2次電源の全電圧範囲において、動作する発電装置付電子腕時計を提供する。発明の開示

即ち本癸明はロータ、ステータ、コイル、及び前記ロータを面転せしめる機構より構成された機械エネルギーを電気エネルギーに変換する発電装置、前記発電装置のコィルに誘起した交流起電力を整流する整流面路、前記整流面路により整流された電力を蓄える充電可能な 2次電源、前記 2次電籙の過充電を防止する過充電防止面路からなる発電装置付電子腕時計において、前記過充電防止面路はスィッチング素子と整流素子とが直列接続された構成より成り、かつ前記過充電防止面路は前記発電装置を構成しているコイルに並列接続され: rいる発電装置付電子臃時計。

又、本発明は前記整流面路が前記コィルと前記 2次電源の簡に直列に接続されたダイォード Aより構成され、前記過充電防止面路が前記コィルに並列に接続されスィツチング素子と第 2のダイォード Bより構成され、前記ダイォード Aと前記ダイォード Bの力ソ一ド側はそれぞれ前記発電装置を構成しているコィルの一方の端末 Aに接続され、前記ダイォード Bのアノード側に接続される前記スイツチング素子の他端側と前記ダイォード Aのアノード側に接続される前記 2次電源の他端側はそれぞれ前記コィルの他方の端末 Bに 5 接続されたことを特徵とする発電装置付電子腕.時計になる。

更に本発明は少なくとも前記 2次電源の電圧を昇圧する昇圧面路、昇圧された電圧が充電される補助コンデンサ一、前記ダイォード Aのアノード側に接続される'前記 2次電源の他端側と前記コィルの他方の端末 B 'との間に直列挿入された負荷抵抗とを有し、前記 2次電源の電圧が低レベルであり、前記 _{1 0} 昇圧面路の動作が停止しているとき、かつ前記 2次電源に前記発電装置の充電電流が流れたときに、前記負荷抵抗に発生した電圧と前記 2次電源の電圧の和を前記補助コンデンサ一に充電する充電制御面路を設けた発電装置付電子腕時計になる。

更に本発明は、前記 2次電源の電圧と所定の電圧 V _{0 N}とを比較検出する第 i s 1電圧検出面路を有し、前記第 1電圧検出 11路 3の検出結果により前記負荷抵抗の抵抗値を可変することのできる抵抗値可変回路を設けた発電装置付電子腕時計になる。

更に本発明は前記抵抗値可変面路は前記食荷抵抗に並列接続されたショート用スィツチング素子で、前記第 1電圧検出面路により前記 2次電源の電圧 2 0 が V _{0 N}より低いことが検出され.たときは、前記ショート用スィツチング素子をオフ状態にし、かつ前記昇圧面路の動作を停止させ、前記 2次電源の電圧が V _{0 N}より高いときは、前記スィッチング素子をォン状態にし、かつ前記昇圧面路の動作をさせる制御を行う囬路手段をもつ、発電装置付電子腕時計になる。

5 更に本発明は前記昇圧面路は昇圧倍率を切換えることの可能な多段昇圧面路で、前記補助コンデンサ一の電圧と所定の電圧とを比較検 aする第 2電圧検出面路を有し、前記第 2電圧検出回路の検出結果によって昇圧倍率の切換制御を行う囬路手段をもつ、発電装 g付電子腕時計になる。

更に本発明は前記第 1電圧検出面路及び第 2電圧検出面路 2の作動は所定の周期をもって藺欠的に行われ、かつそれぞれの作動は同時に行われることがなく、常に第 2電圧検出面路の作動直後に第 1電圧検岀面路 3の作動が行われる様な頓番にしてある発電装置付電子腕時計になる。

更に本癸明は前記第 1電圧検出面路及び第 2電圧検出面路の作動は所定の周期を.もつて間欠的に行われ、かつそれぞれの作動は同時に行われること'がなく、第 1電圧検出面路の作動と次の第 2電圧検出面路の作動との時間差を- ある所定の時藺以上に設定した発電装置付電子腕時計になる。図面の簡単な説— 明

第 1図は本癸明の発電電子腕時計の全体面路図。 - 第 2図は交流発電機の原理図。

第 3図（A) は半波整流回路図。

第 3図（B) は全波整流回路図。 ·

第 4図は発電電流を示す図。

第 5図（A) は本発明のひミッター面路と整流面路を示す面路図。

第 5図（B) は従来のリミッター回路と整流回路を示す面路図。

第 6図（A) は PNP型 T_r を用いた従来のリミッタ一面路。

第 6図（B) は N P N型 T_r を用いた従来のリミッタ一面路。

第 7図（A) は PNP型 T_r を用いた本発明のリミッター面路。

第 7図（B) は NPN型 T_r を用いた本発明の " ミッター面路。

第 8図は全波整流面路においての本発明のリッミッター面路。第 9図は昇圧動作概念図。

第 1 0図は多段昇圧回路の詳細回路図。

第 1 1図は昇圧倍率の面路記憶方法を表す図。

第 1 2図は多段昇圧面路のタイムチヤ一ト図。

5 第 1 3図は多段昇圧面路のコンデンサ接続等価囬路図。

第 1 4図は補助コンデンサー電圧検出面路の詳細回路図。 - 第 1 5図は第 1 4図における面路図のタィムチヤ一ト図。

第 1 6図は即スタート回路の詳細回路図。，

第 1 7図は電圧検出用のサンプリング信号生成面路図。

1₀ 第 1 8図はサンプリング信号生成回路のタイムチャート図。

第 1 9図は即スタート解除時の補助コンデンサー電圧の推移を示した概念

発明を実施するための最良の形態

I B 本発明をより詳細に記述するために、以下図面に従ってこれを説明する。

第 1図は本発明の発電電子腕時計の全体面路図である。 1 は発電コィルで発電機による交流誘起電圧がコィル両端に発生することになる。 2は整流ダィォードで交流誘起電圧を半波整流していて、整流した電力を髙容量キャパシター 3に充電している。 4はキャパシター 3 の過充電防止用のリミッター z o T _r で、キャパシター 3 の電圧 V _{s c} (以後、キャパシター 3 の電圧値を V _{s c} と定義する。）が所定の電圧 V _{L i m} に達した時にオン状態となり発電コイル 1に発生する電力をバイパスさせるためにある。リミッタ一設定電圧 V _{L i m} は、面路系で必要とする電圧の最大値以上であり、キャパシター 3の定格電圧以内の範囲に入るように設定されている。 5は逆流防止ダイオードで、後

2 5 述するが、逆電流による電磁ブレーキ増大のための発電効率の減少を防止している。 7は多段昇圧回路で、昇圧コンデンサー 8 , 9、キャパシター 3、裙助コンデンサー 1 0の接続状態を切り換えることにより、キャパシター 3 の電荷を補助コンデンサー 1 0に転送することにより昇圧を現している。また、多段昇圧面路 7は 3倍、 2倍、 1.5倍、 1倍の 4種類の昇圧倍率を切換可能で、昇圧された電圧は補助コンデンサー 1 0に充電される。この補助コンデンサ一 1 0の電圧 V_ss (以後、裙助コンデンサー 1 0の電圧値を v_ss と定義する。）により面路は動作する。この様な多段昇圧面路 7を採用することにより、面路系の動作電圧値を最適化している。 1 1は補助コンデンサ一 1 0の電圧を検出する v_ss検 a回路で、リアァレンス電圧には、

V up、 V down

なる関係を持つ、 V_UPと V_downの 2値があり、 V_ssが V_d。_wnを越えたなら、. 昇圧倍率を下げ、 v_ssが V_ttPを下まわったなら、昇圧倍率を上げる様に、多段昇圧面路 7に検出結果を出力している。 1 2は時計面路であり、 3 2 7 6 8 H zの原振を持つ水晶振動子 1 3を駆動する発振面路、分周面路、モータ一用コイル 1 4を驅動するモーター駆動面路を含んでいて、電圧 V_ssで動作している。モーター用コイル 1 4は指針回転用のステツビングモーターを駆動するためのものである。 1 5のショート用 T_r と、 1 6の直列抵抗とで即スタート面路を構成しており、 V_scが所定の電圧 V_0Nより低い時は、即スタート動作となる様になっているが、詳細は後述'する。 V_scが前述の V_Lim , V_0Nになったことを検出するのは、 V_sc検出面路 6である。前述の V_ttP, V do nとの上下関係は、

V_0N< V_Up< v_down< V_Lim

の様になつている。 ¾上、回路の概略説明を行ってきたが、以後は、各部の詳細な動作説明とその効果を記述する。

まず、本実施例にて使用する交流発電機の原理を第 2図を用いて説明する < .

1 5は面転トルクを生じせしめる手段であり面転中心と重心とが偏心した回転錘より成る。この面転手段 1 5の回転運動を增速輪列 1 6により增速し、 - 発電機構としてのローター 1 7を面転せしめる。ローター 1 7は永久磁石 1 7 aを含み、ローター 1 7をこむ様にステーター 1 8が配置されている。

5 コイル 1 は磁心 1 9 aに卷かれており磁心 1 9 a とステーター 1 8 とはネジ 2 0により画着されている。このローター 1 7が面転する事によりコイル 1 には d φ

e = N—— と表わされる起電力が生じ

d t l 0 と表わされる電流が生じる

R ² + (W L ) ² N ：コィルの卷数 ø ：磁心 2 2 aを通る磁束数 t ：時間：

1 5 R ：コィルの抵抗 W ：ローター 1 Ί の回転速度 L : コイルのインダクタンス

この起電力はほぼ s i nカーブを持つ交流である。又ローター 1 7とそれをかこむステーター 1 8の穴とが同心 P3でありほぼ全周にわたりローター磁 Z 0 石をかこんでいる。これによりローターのある場所に止まっていようとする力（引力トルク）を最小にする事ができる。

この様な交流発電機によつて得られた交流電圧を整流して、キャパシター 3に充電する訳だが、本発明では、よりダイォード構成の簡単な半波整流方式を用いている。第 2図の発電機と半波整流方式を組み合わせたことによつ Z S て、全波整流方式と同等の発電効率を得ている。以下にその理由を記す。第 3図 Aは半波整流面路であり、第 3図 Bは従来の全波整流面路である。 1が発電コイル、 3がキャパシター、 2、 2 a〜dが、整流ダイオードである。第 3図 Aの半波整流面路は充電ループ内において、ダイオードが 1個しか介在しないのに対して、第 3図 Bの全波整流面路は充電ループ内において、 5 ダイオードが 2個介在する。したがって、ダイオードによる電圧ド αッブ分は全波整流方式の方が 2倍となる。また、それぞれの方式の電流波形を比較すると、第 4図の様になる。 2 4が基準線であり、 2 5が従来の整流面路での癸生電流、 2 6は本発明での発生電流、 2 7は従来の整流面路での電圧ド口ップによるロス分であり、 I 8は本発明による整流面路での電圧ドロップ t o によるロス分である。蓄電手段に蓄えられる電荷量は従来は 2 5 と 2 7 とに包まれた面積分であり本発明によるものは 2 6と 2 8 とに包まれた面積分である。この面積比較ではほとんど差はなく蓄電性能は同等である。従来の全波整流に比べ半波整流にしても蓄電性能に差のない理由を次に述べる。半波整流でカットされている期間（第 4図では 2 9に示す）はコイル 1に電流が

1 5 流れず、したがってローター 1 7に加わるブレーキトルクが小さい為面転錘の動きが速くなる。すなわち 2 9の期間のエネルギーは面転錘の運動エネルギ一として蓄えられ発電時に開放される。したがって 2 5に比べ 2 6のピーク値も大になっているのである。又整流ロスもダイオード 2コが 1 コになり半分となる事も有利に働いている。この結果半波整流にしたにもかかわらずこの発電及び蓄電性能は全波整流に比べ悪くならないのである。

以上述べたごとく、本発明によると、半波整流でも十分な発電性能が得られ、イォードの数をダイォ一ドブリッジ式の 4コから 1 コと大巾な削減ができ、スペース効率、コスト面できわめて有利な方法となった。

次にリミッタ一面路の構成を第 5図に示す。第 5図 Aが本発明によるリミ

25 ッター面路であり、第 5図 Bは従来より用いられている一般的なリミッタ一面路である。 4はリミッタ一作動時に電流をバィパスさせるためのリミッタ一 T_r で、 P_chM0 S F ETより成る。これは、時計用 I Cは低消突電力を必要条件としており、そのため、 C—MO Sプロセスを用いていることによる。すなわち、リミッター Τ _Γ は I C内に構成されていて、 MO S F ETとなる訳だが、 I C外に外付の素子を設けるより、スペース効率、コスト面で有利となる。従来のリミッター T_r4をキャパシター 3と並列に接続する方式では、リミッタ一 Τ_Γ4がォンした時に点線 3 0の経路でキャパシター 3の電荷が放電してしまう。リミッターの目的はキャパシター 3の過充電を防止するためのものであり、従来例においては、キャパシター 3の余分な電荷を放出するのだから、これで良いように思われるが、リミッター T_r4がオンになりつ放しだと、必要以上に電荷を放電してしまう。それを、避けるには常時キャパシター 3の電圧値をモニターして、 v _{L i m} 以下に V_scがなつたら、ただちにリミッタ一 T_r4をオフにする必要がある。しかし、常時電圧検出回路を作動させると、基準電圧作成面路、コンパレーター回路により、大きく消費電流が増大してしまう。また、従来例の欠点として更に、リミッター T_r4 がオンした時は、直接キャパシター 3の高電圧がかかり、リミッター T_r4には大電流が流れることになる。の破壊を防ぐには、極めて大きな T_r サィズとしなければならず、 I Cサイズの増大につながり、コスト面で不利となる。以上の問題を解決するために、本発明によるリミッター面路は、逆流防止ダイォード 5を付加して、第 5図 Aの構成とした。これによるとリミツタ.一 Τ_Γ4がオンしても、整流ダイオード 2のため、キャパシター 3の電荷が放電することが無い。そのため、 V_scが V_Lim になった後も、 V_scの変動は、時計体の電荷消費分だけとなるため、ゆるやかな減少カーブとなり、常時、 V_sc検出面路 6を作動させる必要が無い。すなわち V_sc検出面路 6はサンプリング的に間欠駆動するのみで良く、消！？電流の增大分を最小限に押えることができる。また、 T ₄に大電流が流れることがなく、必要以上に T_r サイズを大きくする必要もない。ここで、点線 3 1は、リミッタ一によるパイパス電流の向きであり、 V_scが V_Lim に達したなら、以後、発電による供給電流をカツトしてやれば良いのである。 5 2は、リミッター Τ_Γ4のサブストレート、ドレイン間にできる寄生ダイオードであり、仮に逆流防止ダイォー.ド

5が無いとすると、リミフタ一 T_r4がォブの時でも、発電時には点線 3 1と逆向きの電流が流れてしまう。そうすると、整流面路の項でも述べたが発電機のブレーキトルクが增大して、発電'効率が落ちてしまう。それを防止するためのダイオードであり、この逆流防止ダイオード 5を付加して、リミッタ —T_r4の結線位置を変えただけで、電圧検出面路の間欠作動による低消突電力化、リミッター T_r4の小サイズ化、発電性能の確保等の効果を達成している。

また、本発明によるミッタ一面路の構成はスィッチング素子にバイポーラ1 を用いた場合も有効となる。第 6図にスイッチング素子にバイボーラ T_r を用い、逆流防止面路が無いときのリミッター面路を示す。第 6図 Aはバイボーラ Τ_Γ に ΡΝΡ型、第 6図 Βはパイポーラ T に ΝΡΝ型を用いたものである。まず第 6図 Αにおいては、 PNP型 T_r 44がオフの時でも、そのコレクタ · ベース間に形成されるダイオード 44 bとスイッチング制御面路 45を通して、逆方向電流 46 (点線）が流れてしまう。ここでスイツチング制御面路 4 5は P N P型 Τ_Γ 44をオフに制御するために、 ΡΝΡ型 Tr 4 4のベースを高電位側のレベル（P N P型 T_r 44のエミッタと同電位）にしている。したがって、スイッチング制御面路 45に点線 46の電流を流すことを可能とする何らかの電流痊路が存在していることになる。この様にして第 6図 Aには逆方向電流 46が流れてしまい、また第 6図 Bも同様にして、 N P N型 T_r 47のベース ' コレクタ間に形成されるダイオード 4 7 a とスィツチング制御面路 4 8とを電流径路として逆方向電流 4 9 (点線）が流れてしまう。そこで、本発明の別の実施例である第 7図によれば、バイポーラ T_r 4 4もしくは 4 7と直列に逆流防止ダイォード 5を構成することにより、逆流電流を力ットして発電性能を低下させることなくリミッタ一面路を構成することが可能となる。

また、本発明のリミッタ一面路構成は、ダイオードブリッジを用いた全波整流面路にも有効であり、その実施例は第 8図に示している。発電コイル 1 に発生した誘起電圧が、第 8図のごとくコイル 1の下側の電位が髙ぃ時は、正常時は点線 5 0の電流経路をとる。ここで仮に逆流防止ダイォード 5が無かったとすると、リミッター T_r 4がオフでも寄生ダイオード 5 2を通って、点線 5 1の電流経路をとつてしまい、全波整流の片側しかキャパシター 3には充電されず、充電性能は半减してしまう。従って本発明の逆流防止ダイォ一ド 5を付加することは、全波整流面路にも有効と.なる訳である。

次に第 9図を用いて、多段昇圧の具体例を示す。横軸は時間をとつてあり、縦軸はキャパシター 3の電圧 V_sc (点線）と、補助コンデンサー 1 0の電圧

V_SS (実線）とをそれぞれ示している。また、前述の V。_N, V_UP, V_down,

V _{L L M} はそれぞれ、以下の様に設定してある。

V_d。_wn= 2. 0 V

V_lim = 2。 3 V

ここで t。〜t ₆ までの区間は主に発電機が稼動している状態で充電期間となり、 t ₆ 以後は発電されていない状態を想定しており放電期間となる。なお、第 9図においては充電期間も放電期間も同様な時間スケールで害いているが、実際は充電期間は数分のオーダーであり、放電期間は数日のオーダーとなる。 t。〜 1^ 及び t ₁₀以降は即スタート伏態であり後述する。 Vscが増加していき V_scが 0. 4 Vを越えたから 3倍昇圧伏態となり、 Vssには V_scx 3の電圧が充電される。さらに充電されると t ₂ において V_ssは 2. 0 Vに達する。そこで、昇圧倍率は 1段落ちて 2倍昇圧となる。以後、さらに充電が進むと、 t ₃ , t ₄ においてそれぞれ V_ssが 2. 0 Vに達し、 V_ss が 2. 0 Vになったことにより昇圧倍率を 1段下げていくことになる。すなわち、〜 t ₂ は 3倍昇圧、 t ₂ 〜 t ₃ は 2倍昇圧、 t ₃ 〜 t ₄ は 1. 5 倍昇圧、 t ₄ 〜 t ₇ は 1倍昇圧となる。なお、 1倍昇圧時は、 V_sc- V_ssとなって電圧上昇していくことになるが、この時は V_ssが 2. 0 Vに達しても、昇圧倍率は変化させない。さらに電圧が上昇して V_sc= V_ss= 2. 3 Vとなる t ₅ 〜 t ₆ においては、リミッター Τ_Γ4をォンとして、 2. 3 V以上に電圧上昇しない様にしている。次に t ₆ 以降の放電期藺においては、 1. 2 V が昇圧倍率の切換点となる。すなわち、電圧が下降.していき、 Vss= l. 2 - Vになると昇圧倍率を 1段上げて 1„ 5倍昇圧とする。以後、 V_ssが 1. 2 Vを割るごとに昇圧倍率は 1段上がっていくことになる。よって、 t ₇ 〜 t ₈ は 1. 5倍昇圧、 t _B 〜 t ₉ は 2倍昇圧、 t ₉ 〜 t ₁₀は 3倍昇圧となる。この様な昇圧システムを採用することにより、時計の駆動電源である V_ssは、 V_sc≥ 0. 4 Vの条件においては、常に 1. 2 V以上を確保でき、時計の勤作時藺を县くすることに成功した。なお、 V_UP ( 1. 2 V) は面路、指針用ステツビングモーターの動作最低電圧に設定してあり、仮に昇圧が無く V_sc を駆動電圧とするシステムであったなら、 V_sc= l. 2 V以上、すなわち〜 t ₇ までの期間しか時計は動かず、充電期間においては、時計の動き出すまでの時藺が县く、放電期間においては、時計の止まるまでの時間が短くなつてしまい、使用者にとって好ましくない時計となってしまう。なお、 V_0N ( 0. 4 V) は 3倍昇圧に起動がかかる電圧であるため、 V_0NX 3≥V_UPなる条件に設定するのは、明白である。また、 V_Lim (2. 3 V) は、本実施例に使用したキャパシター 3の耐圧が 2. 4 Vであったことより、余裕をとり、 2. 3 Vに設定してある。

ここで、昇圧倍率の切換は V_ssと V_UP, V_downの比較によって行っている

5 が、これには以下の効果がある。本発明において昇圧倍率の切換に寄与する検出電圧は 3コあり、即スタート^ ~ ^3倍昇圧の V_0N、それと上述の V_UP, V_downであるが、昇圧倍率の切換を V_scの電圧検出により行うシステムとすると、 4コの検出電圧が必要となる。すなわち即スタート^ ~~ ^3倍昇圧、 3 倍昇圧 ~ ^倍昇圧、 2倍昇圧^ ~ -1. 5倍昇圧、 1. 5倍昇圧 ~ ^1倍昇 0 圧の 4ケ所の切換点に検出電圧を設定しなければなならない。常に V_scを昇圧した V_ssが V_UP ( 1 , 2 V) 以上を確保するためには、以下の様に検出電圧を設ける必要がある。

即スタート ^~→3倍昇圧 "· 0.' 4 ν

3倍昇圧 ^ ^2倍昇圧 ···（） . 6 V

2倍昇圧 ^ ~ 1. 5倍昇圧… 0. 8 V

1. 5倍昇圧^ ^1倍昇圧 … 2 V

この様に、本発明においては、検出電圧を 1コ減らすことができ、 1 Cのチップ面積を減らすことができる。さらに、時計体の動作最低電圧が設計上もしくは工程上の理由によって変更があった時も、本発明では、 V_0N (0. 4 V) , V_Up ( 1. 2 V) の 2コの検出電圧値の変更で済むが、 V_sc検出によ 0 り昇圧切換を行うシステムでは 4コの検出電圧を変更する必要がある。すなわち、 I Cより検出電圧の調整端子を出して検出電圧の調整を行おうとすると、たくさんの調整端子を必要とするが、本発明によると調整端子の数を少なくすることができ、 I Cのチップ面積の增大を防ぐことができる。更に本S 発明は 4値の多段昇圧面路であるが、昇圧コンデンサー 8. 9を 2コに対して 3コに增やすと 8値の昇圧倍率を設定できる。すなわち、 1倍、 1 倍、 1. 5倍、 1 ¾倍、 2倍、 2. 5倍、 3倍、 4倍の 8値であり、 V_sc検出による昇圧倍率切換システムは、上記の全てに検出電圧を設ける必要があるが、本発明においては、検 ffi電圧はそのままで良い。この様本発明によると簡単に昇圧面路のシステム U pができることになる。

次に多段昇圧面路 7の具体的構成を第 1 0図に示す。 T_rl〜T_r7はコンデンサ一つなぎかえ用の F ETであり、この F ETのオンノオフを 1 KH 2の昇圧ク Gックで制御している。 3 2の破線ブロックは公知のアップダウン力ゥンタ一であり、その 2 b i t出力である S _A , S_B の組合わせにより、 4 値の昇圧倍率を保持している。第 1 1図に S_A , S B と昇圧倍率の藺係を示してある。アップダウンカウンター 3 2に入力される M_UPは、 V_ss系岀面路 1 1より出力される信号で、 V_ssが V_UP ( 1. 2 V) を下った時に岀力されるクロッパルスとなり「 0」がァクティブである。同様に、 Mdownは V_ss が V_down (2, 0 V) を越えた時に出力されるクロックパルスである。この様に、 V_ss¾^出面路 1 1の ffi力によって、昇圧倍率の切換を行っている。 B 後、ロジック信号の説明には「 0」，「 1」の表現を使用し、「 0」とは補助コンデンサー 1 0の一側（V_ss側）であり、「 1」とは褚助コンデンサー 1 0の +側（V_DD側）のことを示す。 3 3は昇圧基準信号作成回路で、分周期より出力される標準信号 1 Κ, Φ 2 KMより、昇圧基準信号となる C L 1, C L 2を出力している。 3 4はスイッチング制御'面路で、上記 C L 1 , C L 2 と S_A , S_B よりデコードされた信号を出力し、 T_rl 〜T_rマのスィッチングを制御している。以上の面路動作を各昇圧倍率ごとにタイミングチャートで示したのが、第 1 2図であり、各昇圧倍率ごとにコンデンサー接続等価図で示したの第 1 3図である。第 1 2図においては、 T_rnが 1になつた時に T_rnがオンすることを意味している。第 1 2図（A) は 1倍昇圧時のスイッチング制御信号であり、 T_rl, ₃， ₄， _s， ₇が常時オンしている。この時コンデンサ一等価面路は第 1 3図（A) のごとくなり、 3, 8, 9, 1 0の全てのコンデンサ一が並列に接続され、キャパシター 3の電圧 V_scと補助コンデンサ一 1 0の電圧 V_ssが等しくなる。第 1 2図（B) には、 1 , 5倍昇圧時のスイッチング制御信号を示し、（ィ）の区間では T_rl, ₃、 ₆がオンし、

(口）の区間では Τ_Γ2, 4, ₅, 7 がオンする。第 1 3図（Β) が 1. 5倍昇圧時のコンデンサー等価回路で（ィ）の区間では、昇圧コンデンサー 8， 9にそれぞれ 5 x V_scが充電され、（口）の区間では V_scと 0. 5 x V_scの和である 1. 5 X V_scが補助コンデンサ一 1 0に充電される。同様に、第 1 2図及び第 1 3図の（C) は、 2倍昇圧時で、（ィ〉の区間では T_rl, ₃， ₅， ₇ がオンし、（口）の区間では T_r2, ₄, ₅， ₇がオンし、その結果補助コンデンサ - 1 0には 2 X V_scが充電される。また（D) は、 3倍昇圧時で、（ィ）の区間は T_rl, ₃, ₅, ₇がオンし、（口）の区藺は Τ_Γ2, ₄， ₆がオンし、その結果補助コンデンサー 1 0には 3 X V_scが充電される。

第 1 0図における信号 " 0 F F " は、 V_sc≤ V_0N (0. 4 V) なる条件、すなわち即スタート状態の時は 1 となり、その時は昇圧基準信号作成信号 3 3の出力を止めて、 Τ_Γ1~₇の全てがオフになる様にして、昇圧を行わない。また、アップダウンカウンター 3 2の出力 S_{A >} S_B を共に 1に初期設定しておき、即スタート解餘時は 3倍昇圧からスタートする様にしている。

第 1 4図は V_ss検出面路の具体例である。 S Pし ₂ , S P ₂.0 はサンプリング信号であり「 1」のとき回路が作動し、「0」のとき電流を消费しないように面路状態を固定する。破線内 3 5は公知の定電圧面路であり、その出力電圧を V_REG と表わしている。 3 6は V_ss検出用の抵抗であり、' 3 7は基準電圧作成用の抵抗である。それぞれ中間タップは、 V_ss= 1. 2 Vの時は、 VV= V_REG

+

Γ l + Γ 2

V_ss= 2. 0 Vのとき、 V_H - V_REG となる様に設定さ

Γ 1 + Γ 2 + Γ 3 れている。 3 8はトランスミツションゲートであり、 V_ssの 1. 2 Vを検岀す δときと、 2. 0 Vを検出するときとで検出電圧を切り換えている。 3 9 はコンバレータでこれによつて、 V_ssと検出電圧の上下闋係を比較している _β 40はマスターラッチで R ₂ の立ち上がりによりコンパレータ 3 9出力をラッチしている。同様に 4 1 もマスタ一ラッチで R₂.。によって、コンバレータ 3 9出力をラッチしている。 4 2は公知の微分面路であり、マスターラツチ 4 0 , 4 1の内容が変化した時に、 M_UPもしくは <i_0wnのクロックパルスを出力し、第 1 0図におけるァッブダウンカウンター 3 2の内容を変えている。 0 8,- 0 6 4, 0 1 2 8は分周器り出力される基準信号であり、 Φ 8は次のサンプリング時のために、マスターラッチ 4 0, 1及び微分面路 42を初期化するためにある。第 1 5図に、タイミングチャートを示し、以上の動作を説明する。前半は V_ss > 2. 0 Vのときのチャートで、後半は V ss< 1. 2 Vのときのチャートである。 ₂.。， S P₂.。， R i._2> S P !.2 は後述のサンプング信号生成面路より 2移に 1面出力される。 V_ss> 2. 0 Vのときは M_downを出力して昇圧倍率を 1段下げ、 V_SS< 1. 2 Vのときは M_UPを出力して昇圧倍率を 1段上げる様に出力する。次に即スタート回路の説明をする。その目的は V_scが 0. 4 V以下から 0. V以上になる遷移点において、スムーズかつ確実に昇圧動作に移行できるためにある。上記遷移点において昇圧はスタートする必要があるが、昇圧がスタートするためには、発振面路が発振していて、回路が動作している必要がある。しかし、遷移点での電圧は 0. 4 Vと低く、遷移点にいたるまでは当然昇圧もされてないことから、面路は動作しょうがない。また、遷移点を面路動作可能電圧に設定したのであれば、昇圧システムを導入した意味が無くなる。以上の問題点を解決するために、即スタート面路は、遷移点において、昇圧回路とは別の方式で V_ss電圧を高電圧にすることを可能とした。その真体的面路構成は第 1 6図に示す。 V_sc検出面路 6によって、 V_SC< V_0N (0. 4 V) であることが検出されたなら、 " o f f "信号は 1 となりショート用 T_ri5 はオフとなる。また 0 f f 信号により第 1 0図における昇圧面路の初期設定を行うとともに、 T_rl〜T_r7を全てオフにする。この状態で発電機が稼動すると、充電電流 iがキャパシター 3に流れることになるが、その時、直列抵抗 1 6にはその抵抗値 X i = Vの電圧降下分が生ずる。すなわち iが流れている時に限って、 V + V_scの電圧が補助コンデンサー 1 0の両端にかかる。また即スタート時に T_r3, T_r4はオフであるが、その寄生ダイオード 43により、 .先の V + V_scの電 Eを補助コンデンサー 1 0に充電することが可能となる。また補助コンデンサ一 1 0は平滑コンデンサ一の役割もはたし、以後、補助コンデンサー 1 0に V + V_scが充電されたなら、面路動作は可能となる。直列抵抗 1 6の抵抗値は、その抵抗値 X i = Vが V_0N (1. 2 V) 以上になるように設定すれば良い。また ^κ' 0 ί ί "信号は発振が停止していて、回路が作動していない時も「 1」になる様に面路上設定されており、即スタート面路の起動に藺しては問題が無い。さらに V_scが V_0}fを越えて昇圧動作に入った場合は、ショート用 T_rl5 をオンにして、発電コィル 1、整流ダイォード 2、キャパシター 3より構成される充電経路内に余分なィンピーダンス分がつかないようにして、充電効率を髙めている。また V_scが上昇していき遷移点を越えるということは、当然発電機も稼動して充電電流が流れていることになるので、即スタートの動作すなわち遷移点において V_ss を髙電圧化することが可能となる。したがって、本癸明により遷移点においては面路系が動作しており、スムーズかつ確実に昇圧動作に移行することが可能となった。また、本発明の即スタート面路は発電機が稼動している時は、確実に時計が動作するため、キャパシター電圧が 0. 4 V以下でも、簡単に時計動作をモニターできる。'すなわち、工場出荷時の動作チヱック、店頭での壳 P Rに大いに効果を発攆する。

第 1 7図は、本癸明において 4種類の電圧検出を行うための、サンプリング信号生成面路である。 4種類の電圧検出とは、 V_ss検出面路 1 1における VUP, V_D。_Wtt検出と V_SC検 ffi面路 6における V_0N, V_LI„ 検出のことを言う。

«5 2 5 6 M, Φ ½, ?5 6 4, ø 1 2 8 M, ^ 1 6 , ø 3 2はそれぞれ分周器より &力される基準信号で、これらをデコードすることにより、各サンプリングバルスを生成している。 - R₂.0, R 1. z, RLIM , Ro.4 は各コンパレータのラッチ取り込み信号で、 S P₂.。， S P !.2 , S PLIM , S Po.4 は各検出面路を動作させる.ための信号である。 1 8図に、その生成過程を示すタィムチヤートを示す。ここで、サンプリングパルスの頫番、特に V_ssが V down (2. 0 V) に達したときに、昇圧倍率を 1段下げるたの検岀サンプリング信号 S P ₂.。と、 V_SCが V_0N ( 0. 4 V) に達したときに、昇圧動作に入るための検出サンプリング信号 S P 0.4 を本実施例の様な頓番に設定したことにより、大きな効果が得られる。第 1 9図（A) には本癸明のサンプリングパルス頗番の動作を示し、第 1 9図（B) はサンプリングパルス頫番を逆にした場合の動作を示す。まず、第 1 9図（B) において、 S P₀._4aが出力されるまでは、 V_scは V_0N (0. 4 V) より低く即スタート状態であつたことと想定する。そして、 S Po._4aの出力時には、 V_SC≥V_0Nになっていて、即スタートが解除されて 3倍昇圧状態に移行したとする。この時 V_ssは即スタート伏態の電圧から 1. 2 V (0. 4 V 3 ) に降下する訳だが、瞬藺的に降下することなしに、ある時定数をもって降下する。この時、即スタ — ト時には十分 V_ss電圧が高レベル（V_ss> 2. 0 V) にあった時は、以下の問題が発生する。すなわち P 1において V_ssは 1. 2 Vに降下開始し、 P 2においてたて続けに S P₂._0aが出力された時に、まだ V_ss> 2. 0 Vの状態にあつたなら、本来即スタート解除時は 3倍昇圧状態であつたにもかかわらず、 2倍昇圧状態になってしまう。すると、 V_ssは、 0. 4 V X 2 = 0. 8 Vまで低下し、面路動作電圧下限を下まわり、面路は停止してしまう。したがって、 V_scが 0. 6 Vに充電されるまでは、正常な昇圧動作に移行できず、時計充電時の止まっている状態から動き始めまでの時間が县びいてしまい、使い勝手の悪い物となってしまう。前述にて V_sc== 0. 6 Vとしたのは、仮に即スタート解除時に 2倍昇圧になってしまっても、 V_ss= 2 X 0. 6 V =1, 2 Vとなり、面路動作は確保できるからである。そこで、第.1 9図（A) における本実施例においては、以下の様にして上記問題点を解決している。それによると、 S P₂.。と S P₀.₄ の頫番を第 1 9図（B) とは逆にして、 S P 0. 4 が出力されているから、次の S P₂.。出力時までの期間を县くとつている。本発明によれば、その期間は 2— 0. 0 4 7 = 1. 9 5 3 _sec であり、第 1 9図（B) においては、 0. 0 4 7 _sec となる。まず、 S P₂. _oaが出力された時はまだ即スタート状態であり昇圧倍率切換とは闋係なく、次に、 S Po._4aが出力されると、即スタート解除し 3倍昇圧状態に移行して、 P 1 における V_ssは 1. 2 Vに向かって^下し始める。ここで S P 0. _4aから S P ₂, _0bまでの期間が 1. 9 5 3 _sec と十分に县 "ため、 S P₂._0bが出力される P 2点においての V_ssは、 2. 0 Vより下まわっていることになる。すなわち、 S Pz. obfii力時は、検出が行われず、昇圧倍率は 3倍の状態を保持できることになる。具体的には S P₀.₄ から次の S P₂.。までの期間は以下の様に設定すれば良い。すなわち、 T

{ ( i X r + VOK) - VONX N} e X P ( ) + V OH N < V _doWn

C R より求まる T (s e c) より县ぃ期藺を設定すれば良い。ここでそれぞれの記号には以下の意味がある。 i ：交流発電機より得られる最大電流値 r ：直列抵抗 1 6とキャパシター 3の内部抵抗の和 V_0N： 0。 4 V

N ：昇圧倍率（本実施例では N- 3) C ：裙助コンデンサ一 1 0の容量値 R ：多段昇圧面路 7內のスイッチング Τ_Γ の等価抵抗値一

Vdown : 2. 0 V 上式は、即スタート解除時には V_ssが i X r +V _0Hまで充電されており、その電圧より時定数 CRをもって V_0NxN (1. 2 V) まで降下するこ'とを意味しており、即スタート鞣除時から T (s e c) 後の V_ss電圧が V_d0„_n (2. 0 V) より低いことを条件とした式である。このように、本発明によると、サンプリングパルス S P ₂.0 と S P 0.₄ の出カタィミングを調整しただけで、確実に即スタート状態から昇圧動作に移行できるようになった。ロジック的には、 1 4図のサンプリング信号生成面路のデコード条件を調整するだけであり、何ら追加はない。このことにより, 昇圧面路を導入した目的であるところの、キャパシタ電圧 V_scが 0. 4 V以上あれば、発電機が稼動していなくても、時計動作が可能となる点を保証できることになつた。

Claims

請求の範囲

1 . 少なくともロータ、ステータ、コイル、及び前記口一タを面転せしめる機構より構成された機械エネルギーを電気エネルギーに変換する発電装置- 前記発電装置のコイルに誘起した交流起電力を整流する整流面路、前記整 5 流面路により整流された電力を蓄える充電可能な 2次電源、前記 2次電源の過充電を防止する過充電防止面路からなる発電装置付電子腕時計において、前記過充電防止面路はスィツチング素子と整流素子とが直列接続された構成より成り、かつ前記過充電防止面路は前記発電装置を構成しているコィルに並列接続されていることを特徵とする発電装置付電子腕時計。 t o 2 . 前記整流面路は前記コイルと前記 2次電源の間に直列に接続された第 1 のダイォ—ド Aより構成され、前記過充電防止面路は前記コィルに並列に接続されたスィツチング素子と第 2のダイォード Bより構成され、前記ダィォード Aと前記ダイォ一ド Bのカソード側はそれぞれ前記発電装置を構成しているコィルの一方の端末 Aに接続され、前記ダイオード Bのァノー

! 5 ド側に接続される前記スィッチング素子の他端側と前記ダイオード Aのァノ一ド側に接続される前記 2次電源の他端側はそれぞれ前記コィルの他方の端末 Bに接続されたことを特徵とする特許請求の範囲第 1項の発電装置付電子腕時計。

3 . 少なくとも前記 2次電源の電圧を昇圧する昇圧面路、昇圧された電圧が 2 0 充電される補助コンデンサー、前記ダイオード Aのアノード側に接続される前記 2次電源の他端側と前記コィルの他方の端末 Bとの藺に直列挿入さ . れた負荷抵抗とを有し、前記 2次電源の電圧が低レベルであり、前記昇圧面路の動作が停止しているとき、かつ前記次電濂に前記発電装置の充電電流が流れたときに、前記負荷抵抗に発生した電圧と前記 2次電源の電圧 Z S の和を前記補助コンデンサ一に充電する充電制御面路を設けたことを特徵とする特許請求の範面第 1項の発電装置付電子腕時計。

. 前記 2次電源の電圧と所定の電圧 V _{0 N}とを比較検出する第 1電圧検出面路を有し、前記第 1電圧検出面路の検 ffi結果により前記負荷抵抗の抵抗値を可変することのできる抵抗値可変面路を設けたことを特徵とする特許請求の範囲第 3項の発電装置付電子腕時計。

. 前記抵抗値可変囬路は前記負荷抵抗に並列接続されたショート用スイツチング素子で、前記第 1電圧検出面路により前記 2次電源の電圧が V _{0 N}より低いことが検出されたときは、前記ショート用スィツチング素子をオフ状態に-し、かつ前記昇圧面路の動作を停止させ、前記 2次電源の電圧が V _{0 N}より高いときは、前記スイッチング素子をオン状態にし、かつ前記昇圧面路の動作をさせる制御を行う面路手段をもつ、特許請求の範囲第 3項の発電装置付電子腕時計。

. 前記昇圧面路は昇圧倍率を切換えることの可能な多段昇圧回路で、前記補助コンデンサ一の電圧と所定の電圧とを比較検 ¾する第 2電圧検出回路を有し、前記第 2電圧検出面路の検&結果によって昇圧倍率の切換制御を行う面路手段をもつ、特許請求の範面第 3項の発電装置付電子腕時計。. 前記第 1電圧検 &面路及び第 2電圧検出面路の作動は所定の周期をもつて藺欠的に行われ、かつそれぞれの作動は同時に行われることがなく、常に第 2電圧検岀面路の作動直後に第 1電圧検出面路の作動が行われる様な頫番にしてあることを特徴とする特許請求の範囲第 6項の究電装置付電子腌時計。

. 前記第 1電圧検 &面路及び第 2電圧検出'面路の作動は所定の周期をもつて間欠的に行われ、かつそれぞれの作動は同時に行われることがなく、第 1電圧検出面路の作勤と次の第 2電圧検出回路の作動との時藺差を、ある所定の時間以上に設定したことを特徴とする特許請求の範囲第 6項の発電装置付電子腕時計 <

X 0

1 5

20

Z5