TWI835631B - 積體電路板失效檢測 - Google Patents

積體電路板失效檢測 Download PDF

Info

Publication number
TWI835631B
TWI835631B TW112114375A TW112114375A TWI835631B TW I835631 B TWI835631 B TW I835631B TW 112114375 A TW112114375 A TW 112114375A TW 112114375 A TW112114375 A TW 112114375A TW I835631 B TWI835631 B TW I835631B
Authority
TW
Taiwan
Prior art keywords
input
circuit
pad
critical value
tdc
Prior art date
Application number
TW112114375A
Other languages
English (en)
Other versions
TW202334661A (zh
Inventor
艾林 藍曼
夏 柯恩
亞爾 戴維
愛亞 法內
英霸 溫特羅
Original Assignee
以色列商普騰泰克斯有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 以色列商普騰泰克斯有限公司 filed Critical 以色列商普騰泰克斯有限公司
Publication of TW202334661A publication Critical patent/TW202334661A/zh
Application granted granted Critical
Publication of TWI835631B publication Critical patent/TWI835631B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54—Testing for continuity
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • G01R31/71—Testing of solder joints
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Noodles (AREA)

Abstract

一種半導體積體電路（IC），包括時間-數位轉換器電路（TDC），其中，TDC的時間輸入是（i）IC的焊盤的輸入/輸出（I/O）緩衝器的一個或更多個輸入，以及（ii）來自I/O緩衝器的一個或更多個輸出。IC包括數位比較器電路，其被電氣地配置為：從TDC接收數位輸出值的串流，將該串流的每個值與該串流中的一個或更多個先前值進行比較，並且當該比較反映出差值大於臨界值時，向IC的使用者發出通知。

Description

積體電路板失效檢測
本發明涉及到積體電路領域。 交叉引用相關申請
本申請要求於2017年11月23日提交的第62/590,308號美國臨時專利申請的優先權權益，該臨時專利申請的內容以其整體藉由引用全部併入本文。
積體電路（IC）可以包括在平坦半導體基底（諸如，矽晶片）上的類比和數位電子電路。使用光刻技術將微型電晶體印刷到基底上，以在非常小的區域中生產出具有數十億個電晶體的複雜電路，使得使用積體電路的現代電子電路設計既低成本又高性能。IC是在工廠的裝配線上生產的，這些工廠被稱為代工廠，它們已將IC（諸如，互補金屬氧化物半導體（CMOS）IC）的生產商品化。數位IC包含經佈置在晶片上的功能和/或邏輯單元中的數十億個電晶體，封裝在金屬、塑膠、玻璃或陶瓷外殼中。外殼或封裝諸如藉由使用焊料連接到電路板。封裝類型可包括引線框架（通孔、表面貼裝、晶片載體等）、引腳柵格陣列、晶片級封裝、球柵格陣列等，以連接在IC焊盤和電路板之間。在本文中使用的術語IC意為包括封裝的積體電路。
相關技術的前述示例和與之相關的限制旨在說明性的而非排他性的。藉由閱讀說明書和研究附圖，相關技術的其它限制對於本領域技術人員來說將變得明顯。
結合系統、工具和方法對以下實施例及其各方面進行描述和說明，這些實施例及其各方面旨在是示例性和說明性的，而不是限制範圍。
根據實施例，提供了半導體積體電路（IC），包括時間-數位轉換器電路（TDC，任意類型），其中，TDC的時間輸入是（i）IC的焊盤的輸入/輸出（I/O）緩衝器的一個或更多個輸入訊號，以及（ii）來自I/O緩衝器的一個或更多個輸出。IC包括數位比較器電路，其被電氣地配置為：從TDC接收數位輸出值的串流，將該串流的每個值與該串流中的一個或更多個先前值進行比較，並且當該比較反映出差值大於臨界值時，發出通知。臨界值由以下各項組成的組中的一項或更多項來確定：（i）預定臨界值，（ii）在IC的初始運行期間從外部測試電路接收的臨界值，（iii）在IC的初始運行期間在一段時間內計算和儲存的臨界值，（iv）隨時間推移而變化的臨界值，以及（v）相對於至少一種環境條件而變化的臨界值。
在一些實施例中，使用一個或更多個類比比較器電路根據I/O緩衝器電壓擺幅的下半部分來確定TDC的時間輸入。
在一些實施例中，當差值大於臨界值持續特定數量的實例時，該發出得到執行。
在一些實施例中，當在時間窗內差值大於臨界值持續特定數量的實例時，該發出得到執行。
在實施例中，IC還可以包括阻抗學習器，該阻抗學習器被配置為接收來自TDC（具體來說，在IC的初始運行期間）的數位輸出值的串流，並基於（在初始運行期間）接收到的串流來確定臨界值。當臨界值是由（iii）在一段時間內IC初始運行期間計算和儲存的臨界值確定的時，這尤其適用。在這種實施例中，阻抗學習器被任選地配置為藉由使用在由以下各項組成的組中的至少一項來分析所接收的串流來確定臨界值：（a）統計估計器（諸如，最大似然估計器）；（b）機器學習演算法；以及（c）信賴區間計算。
在一些實施例中，至少一種環境條件包括在由以下各項組成的組中的至少一項：電壓；以及溫度。
在一些實施例中，數位比較器電路是在電腦化伺服器上實現的（藉由韌體/硬體/軟體），其中，電腦化伺服器在IC外部。
通知可以發送給由以下各項組成的組中的一項或更多項：（i）IC的使用者；（ii）回應於通知（例如，使用被配置用於該目的的警報產生電路，警報是藉由以一些方式與IC配合（諸如，經由通訊介面）而聽得見的、可視的或可檢測到的）而產生可由IC的使用者檢測到的通知或警報；（iii）回應於通知（例如，藉由被配置用於該目的的IC禁用電路）而禁用IC的一部分或全部；以及（iv）回應於通知（例如，藉由通道重新映射電路和/或電腦程式（即，針對該目的進行配置的軟體））而導致對IC的至少一部分進行通道重新映射。
根據一個實施例，提供了用於檢測IC焊盤斷開的方法，包括使用一個或更多個硬體處理器接收來自TDC的數位輸出值的串流。硬體處理器（多個硬體處理器）用於將串流的每個值與串流中的一個或更多個先前值進行比較。該方法還可以包括，當該比較反映出差值大於臨界值時，發出通知。TDC的輸入是（i）IC的焊盤的輸入/輸出（I/O）緩衝器的一個或更多個數位訊號訊號，以及（ii）來自I/O緩衝器的一個或更多個數位輸出。臨界值由以下各項組成的組中的一項或更多項來確定：（i）預定臨界值，（ii）在IC的初始運行期間從外部測試電路接收的臨界值，（iii）在IC的初始運行期間在一段時間內計算和儲存的臨界值，（iv）隨時間推移而變化的臨界值，以及（v）相對於至少一種環境條件而變化的臨界值。在這種方法實施例中，可以任選地提供方法步驟，以包括參考IC實施例討論的特徵中的任意特徵。在一些實施例中，可以考慮電腦可讀媒體，其上儲存有指令，當該指令由處理器執行時，用於執行本文揭露的任何方法實施例。
除了上述示例性方面和實施例之外，藉由參考附圖和藉由研究以下詳細描述，進一步的方面和實施例將變得明顯。本領域技術人員應理解的是，即使沒有明確描述，也可以提供本文揭露的特定特徵的組合和子組合。
在本文中揭露了用於檢測IC焊盤的間歇/暫時斷開的設備、系統和方法。藉由測量IC焊盤的每個I/O緩衝器的輸入到輸出（I/O）延遲，可以將時序延遲轉換為反映I/O焊盤連接阻抗的數位值。當I/O焊盤焊料間歇地、暫時地或部分地斷開時，I/O焊盤連接阻抗會改變，並且I/O緩衝器延遲會改變。藉由監測該延遲，IC上的電路或外部處理系統可以確定I/O焊盤焊料已經被破壞。延遲由時間-數位轉換器（TDC，任意類型）電路測量，該電路得到兩個輸入：（i）I/O緩衝器輸入訊號，和（ii）I/O緩衝器輸出訊號，可選地，每個訊號在類比比較器電路之後。
TDC由此產生輸出串流，其中的每個指示在某個測量時間的延遲。將輸出串流中的一個值與至少一個先前的值（例如，輸出串流中的緊接的前值、多個緊接的前值、或者輸出串流的多個前值或緊接的前值的平均值）進行比較，以提供差值。將差值與臨界值進行比較，以確定差值是否大於臨界值。臨界值可以是：（i）預定義的臨界值（即，在IC中預設的臨界值）；（ii）從外部測試電路（特別是在IC的初始操作期間）接收的臨界值；（iii）在IC在一段時間內的初始操作期間計算和儲存的臨界值；（iv）隨時間變化的臨界值（其可以是預先設置的或經動態調整的，例如，計算和/或儲存在IC上）；以及（v）相對於至少一種環境條件（諸如，溫度和/或電壓）變化的臨界值，該環境條件可以使用提供指示相應環境條件的訊號的相應感測器或其它設備進行測量。由此，臨界值允許識別出IC內的潛在的或實際的故障。
可選地，類比比較器電路將原始I/O緩衝器輸出訊號與某個臨界值（諸如，在I/O緩衝器電壓擺幅的下半部分處的臨界值）進行比較。這可以用來濾波來自緩衝器阻抗負載的、可能影響測量出的延遲的反射。類比比較器輸出端的經濾波的訊號可以沒有反射，並且電壓擺幅可以等於緩衝器輸入訊號的電壓擺幅。TDC可以將暫時的緩衝器延遲轉換成數位讀數。緩衝器延遲的任何變化將由TDC基於作為逆變器延遲的階躍解析度來測量。如在本文中所使用的，電壓擺幅意為最大輸出電壓和最小輸出電壓之差。
可選地，針對阻抗變化，可以藉由檢測訊號緩衝器延遲的變化來監測其他資料路徑。
現在參考第1圖和第2圖，第1圖和第2圖示意性地顯示了（i）電腦化系統100和（ii）用於檢測IC焊盤完整性的方法200的流程圖的流程。電腦化系統100包括具有TDC（諸如，131、132、133等）的IC 150，每個TDC分別電連接（141、142、143等），測量連接到IC焊盤的I/O緩衝器焊盤1至3（151、152、153等）的輸入和輸出之間的延遲。數位時間測量值可以藉由在IC 150的資料介面111和電腦101A的資料介面110之間的資料網路140進行傳送。電腦101A包括一個或更多個硬體處理器101B、使用者介面120和非暫時電腦可讀儲存媒體102。儲存媒體102上編碼有程式碼模組（102A、102B、102C等），當其在硬體處理器（多個硬體處理器）101B上得到執行時，執行方法200的動作，諸如201、202、203、204、205等。任選地，TDC值由IC上的、執行方法200的動作的處理元件（未示出）接收。例如，TDC資料接收器102A接收（201）TDC值。例如，阻抗學習器（Impedance Learner）102B分析（202）在初始時段期間的TDC值，以確定在運行過程中IC的基線行為。例如，TDC資料接收器102A和/或焊盤斷開檢測器102C監測（203）TDC值，並且當檢測到（204）異常時，通知（205）焊盤故障、顯著的故障、未來的故障等。
任選地，在發出通知之前，對異常進行計數。
任選地，在發出通知之前，在一個時間視窗內對異常進行計數。
現在參考第3A圖，其示意性地顯示了IC焊盤的焊料凸塊。I/O緩衝器可以驅動倒裝晶片焊盤的I/O，諸如連接到焊盤的受控塌陷晶片連接（C4）凸塊。C4凸塊是常見封裝技術的示例，並且在一般情況下，本發明適用於任何封裝技術或者任何晶片對晶片封裝技術（諸如，2.5D和/或3D封裝技術）。
任選地，藉由電子封裝和/或電路的一個或更多個焊料連接（諸如，微凸塊、矽通孔凸塊、C4凸塊、封裝凸塊（諸如，BGA球）等）來檢測電連接完整性。
現在參考第3B圖，其顯示了2.5D IC封裝的焊料凸塊。顯示出了IC封裝內的、以及在IC封裝和電路板之間的一些不同級別的焊點。
現在參考第4圖，其顯示了IC焊盤的焊料凸塊的電氣示意圖（等效電路）。電氣圖顯示了I/O緩衝器，該緩衝器驅動具有靜電放電（ESD）保護電路（諸如，其包括電容器Cpad）、封裝跡線（其由傳輸線元件表示）和接收器負載（其由電容器Cload表示）的焊盤。I/O緩衝器的延遲可以取決於總緩衝器輸出阻抗，諸如，連接到I/O緩衝器的所有電氣元件的電阻-電感-電容（RLC）負載。焊盤的焊料的機械變化（諸如斷開）可能會改變緩衝器輸出RLC阻抗負載。
現在參考第5A圖，其顯示出了用於檢測完整性的、IC焊盤的焊料凸塊的電氣示意圖。I/O緩衝器可以使用TDC產生反映I/O緩衝器的輸入到輸出延遲的時序值，這進而可以作為RLC阻抗負載的函數。可以針對到達I/O焊盤的訊號的每個上升沿和下降沿測量I/O緩衝器延遲。 TDC和處理電路/電腦可以基於以下步驟來檢測輸出負載變化：
a.將測量出的I/O緩衝器延遲或每個受監測的焊盤轉換成數位值讀數。
i.可以為每個上升轉變和/或下降轉變產生讀數。
ii.轉換精度可以是1反轉延遲解析度，諸如，其藉由串聯的延遲元件（二極體）來確定。例如，以1皮秒（ps）的精度來確定從延遲到數位的轉換。延遲精度和/或解析度可以在1飛秒和1毫秒之間。
b.諸如使用機器學習演算法、本地IC後處理邏輯等來學習延遲跡線隨時間變化的行為。
c.藉由將隨著時間推移的緩衝器延遲與其自身的歷史以及該IC或其他可比較的IC上其他緩衝器延遲的進行中的行為進行比較，檢測緩衝器延遲變化。
現在參考第5B圖，其顯示出TDC的電氣示意圖。在每個串列延遲元件之後，存放裝置（諸如，觸發器）記錄了訊號達到該時間延遲的時間（即，何時），並且隨後解碼器將該延遲轉換成數位值。
檢測電路可以確定延遲值已經超過臨界值。例如，訊號和雜訊模型可以是： , 其中， 表示穩態確定性訊號（可以是單音）， 表示事件（壞）訊號，並且 表示隨機雜訊。事件可以是 。（對於給定的 ），目標可以是找到一種方法 ，使得： （假陽性）（ 代表 的互補）和 （假陰性）。
現在參考第6A圖，其顯示出了用於具有電連接完整性退化的焊料凸塊的檢測電路的電氣示意圖。
I/O焊盤斷開導致的問題在許多電子系統和/或電路中可能非常關鍵。斷開可能由許多類型的焊點故障（諸如，機械應力、腐蝕、熱應力、振動、疲勞等）引起。斷開可能是永久性的，也可能是間歇性的。在運行過程中，當焊盤短時間斷開時，可能會出現間歇性的斷開。
諸如當設備/系統完全運行時，可以非侵入性地執行檢測（不需要為了執行任何類型的特殊測試而停止設備/系統的運行工作）。機械焊盤斷開問題被轉換成電訊號，該電訊號可以由電路和後處理方法檢測到。該技術對IC封裝或電路上的焊盤位置不敏感，並且可以用於一個或更多個焊盤（直到IC上的焊盤的最大數量）。
這些問題在許多應用中變得至關重要，諸如故障成本高的應用（諸如，自動交通工具）、更換成本高的應用（諸如，衛星IC故障）、因故障對產品形象而導致成本高的應用（諸如，由故障造成的負面使用者體驗）等。使用在本文中揭露的技術的積體電路（IC）實施例包括一個或更多個I/O緩衝器延遲測量電路，以及這樣的系統（和/或在IC電路上的系統）：該系統可以對指示故障即將發生或已經發生的延遲發出警報。
IC上的間歇性故障可能是致命的，尤其是在現場發生的情況下。在這種情況下，可能由於訊號完整性的損失（中斷）而使系統出故障。例如，資料或控制可能受到損失，這將導致IC的至少一部分完全故障。結果，一旦在現場檢測到間歇性故障，立即或迅速地（在預定時間視窗內）報警和/或通知可以是非常有益的，因為這種間歇性故障的後果不一定是已知的。間歇性故障可能難以重現，因為根據定義，間歇性故障是不連續的，並且間歇性故障可能是由機械故障導致的。可以在IC停止運行（離線）後進行修復，例如藉由識別和更換壞晶片。一旦在以這種方式檢測到間歇性故障時，禁用IC代表了另一個可能選項，以避免IC完全故障。
除了提供通知或警報以外，或作為這些選項的替代品，還有可能採取一個或更多個線上緩解動作，以降低導致IC持續或完全故障的間歇性故障的可能性，或修復導致IC持續或完全故障的間歇性故障。例如，這可以包括在現場啟動基於軟體的“通道修復”或“通道重新映射”機制。該機制可以用備用通道替換有故障的通道（諸如，資料路徑）。
參考第6B圖，顯示出了用於一位元組資料的示例性寫入資料路徑，其中發生了一個故障。接收d5訊號的電路已出現故障（其由叉號指示）。d5訊號隨後被重新映射到在下面的下一個電路（代替d6訊號），d6訊號隨後被重新映射到其他電路。在重新映射過程中，一些訊號可能會丟失。在這個示例中，丟失了p1訊號。這是一個不太重要的訊號，但是這種過程允許藉由插入一個或更多個重要訊號來替換至少一個不太重要的訊號以保持系統的功能。重新映射過程可以擴展到多個位元組。例如，有可能的是將出故障的重要訊號從位元組0重新映射到位元組1中的不太重要的訊號。
可以藉由寫入暫存器（軟）或切斷電熔絲（硬）來實現通道重新映射。雖然已經針對資料寫入電路說明了這一點，但是這也適用於其包括了沿著路徑的訊號的其他類型的電路，諸如，讀取電路、記憶體電路和資料處理電路。如這種示例所示，不僅可以藉由本揭露的方法來指示問題以及對問題糾錯，而且有可能可以解決該問題。 實驗結果
以下是檢測電路和I/O焊盤故障的類比結果。
現在參考第7圖，其顯示出了用於類比電連接完整性的、IC焊盤的焊料凸塊的電氣示意圖。第7圖類似於第5A圖，其中增加了開關（sw）來類比焊料焊盤的電氣斷開。
現在參考第8A圖和第8B圖，其顯示出了用於檢測IC焊盤完整性的第一和第二（分別地）電氣時序延遲模擬的第一和第二示波器螢幕。輸入訊號801包括在等於2納秒（ns）的時間處從0轉到0.8，並在5 ns處回到零的矩形波串形狀。閉合開關訊號802顯示出了採用I/O緩衝器電路的阻抗進行卷積的延遲的矩形波串形狀。斷開開關訊號803顯示了作為焊盤斷開結果的變化，包括稍微增加的延遲。第8B圖顯示出了在輸入訊號811、閉合開關訊號812和斷開開關訊號813之間的延遲的特寫時間標度，其顯示出了延遲時間增加了187 ps。
現在參考第9圖，其顯示出了用於檢測IC焊盤完整性的電氣時序延遲模擬的曲線圖。第9圖的曲線圖表示針對某個延遲訊號的TDC輸出的導數（x[n] – x[n-1]）。這些值以零為中心（帶有一定量的雜訊），並且當間歇性故障發生時，延遲增加，並且隨後急劇減少。在n=9時模擬了焊盤斷開，結果是TDC讀數和導數的顯著跳躍。在此示例中，模擬緩衝器延遲變化約為200皮秒（ps），並且TDC步長為20 ps。應用臨界值檢測電路/模組可以檢測到這種異常，並警告/通知適當的實體採取必要的行動。
使用已獲悉緩衝器延遲及其隨時間推移的導數的最大似然（ML）演算法來後處理TDC的數位輸出。來自於ML分析的臨界值可以代表基於特定IC歷史的良好行為以及該IC和可比較的IC的其他緩衝器的行為。也可以由IC上的本地邏輯電路執行後處理。後處理的一部分可以是雜訊消除，以增加TDC數位值訊號（即，向量）的信噪比。
現在參考第10A圖和第10B圖，其顯示出了電連接完整性檢測電路性能的第一類比和第二模擬的曲線圖。這兩個類比顯示了對於訊號的間歇性斷開的檢測以及如在異常周圍的虛線圓所示的檢測電路訊號。
在本申請中，本發明的各種實施例可以以範圍格式陳述。應理解，範圍格式的描述僅僅是為了方便和簡潔，並且不應解釋為對本發明的範圍的僵化限制。因此，對範圍的描述應被考慮為具有該範圍內的具體揭露的所有可能的子範圍以及各個數值。例如，從1到6的範圍的描述應被認為具有具體揭露的諸如從1至3、從1至4、從1至5、從2至4、從2至6、從3至6等的子範圍，以及在該範圍內的單個數位，例如1、2、3、4、5和6。無論範圍的廣度如何，都適用。
無論何時在本文中指出數值範圍，都意味著包括在指定範圍內的任何引用的數位（分數或整數）。短語在第一指示數和第二指示數“之間的範圍”以及“從”第一指示數“到”第二指示數的範圍在本文中可互換使用，並且意在包括第一和第二指示數以及它們之間的所有分數和整數。
在本申請的描述和申請專利範圍中，在“包括（comprise）”、“包括（include）”和“具有”的詞語中的每一個及其形式不一定侷限於與該詞可以關聯的列表中的成員。此外，在本申請和藉由引用併入的任何檔之間存在不一致的情況下，特此旨在以本申請為準。
為了使本揭露中的引用清楚，應當注意的是，將名詞用作公共名詞、專有名詞、命名名詞等並不意味著本發明的實施例限於單個實施例，並且所揭露的元件的許多配置可以用於描述本發明的一些實施例，同時可以從這些實施例以不同的配置推導出其他配置。
為了清楚起見，並未示出和描述本文描述的實施方式的所有常規特徵。當然，應認識到的是，在任何這樣的實際實施方式的開發中，必須做出許多專用於實施方式的決定，以便實現開發者的特定目標，諸如遵守應用相關和業務相關的約束，並且這些特定目標將因實施方式而異，並且因開發者而異。此外，應認識到的是，這種開發努力可能是複雜和耗時的，但是對於受益於本揭露的本領域的具有通常知識者來說，這仍然是工程的例行任務。
基於本揭露的教導，預期本領域具有通常知識者應當能夠容易地實踐本發明。在本文中提供的各種實施例的描述被認為提供了本發明的充分見解和細節，以使具有通常知識者能夠實踐本發明。此外，上面描述的本發明的各種特徵和實施例是為了單獨使用以及以各種組合使用而特別考慮的。
傳統的和/或當代的電路設計和佈局工具可用於實現本發明。在本文中描述的特定實施例（具體來說是各層的各種厚度和成分）是對示例性實施例的說明，並且不應被視為將本發明限制於這種特定的實施方式選擇。因此，可以為在本文中作為單個實例進行描述的元件提供多個實例。
雖然電路和物理結構通常是假定的，但是眾所周知，在現代半導體設計和製造中，物理結構和電路可以以適用於隨後的設計、測試或製造階段以及最終製造的半導體積體電路的電腦可讀的描述形式來實現。因此，針對傳統電路或結構的申請專利範圍可以（與其特定語言一致地）基於電腦可讀編碼（其可以被稱為程式）及對相同事物的表示來進行讀取（無論是在媒體中實現還是與合適的讀取器設施相結合來實現），以允許製造、測試或設計改進對應的電路和/或結構。在示例配置中作為分開的元件而呈現的結構和功能可以被實現為組合的結構或元件。預期到本發明包括電路、具有該電路的系統、相關方法以及具有這種電路、系統和方法的電腦可讀（媒體）編碼，所有這些都如本文所述，並如所附申請專利範圍中所定義。如在本文中所使用的，電腦可讀媒體至少包括磁片、磁帶或其他磁、光、半導體（例如，快閃記憶體卡、ROM）或電子媒體以及網路、有線、無線或其他通訊媒體。
前面的詳細描述僅描述了本發明的許多可能的實施方式中的幾個。出於這個原因，該詳細描述旨在作為說明，而非限制。在不脫離本發明的範圍和精神的情況下，可以基於在本文中闡述的描述，對在本文中揭露的實施例進行變化和修改。僅以下申請專利範圍（包括所有等同物）旨在定義本發明的範圍。具體地，即使在以示例性頻率運行的PLL的環境中描述了優選實施例，但是本發明的教導被認為對於其他類型的電路是有益的，其中的電路元件（諸如，電感器）可以受益於電磁遮罩。此外，在本文中描述的技術也可應用於其它類型的電路應用。對應地，其它變化、修改、添加和改進可落入如隨後申請專利範圍所定義的本發明的範圍內。
本發明的實施例可用於製造、生產和/或組裝積體電路和/或基於積體電路的產品。
在本文中參考根據本發明的實施例的方法、裝置（系統）和電腦程式產品的流程圖說明和/或方塊圖來描述本發明的各個方面。應理解的是，流程圖圖式和/或方塊圖中的每個方塊和流程圖圖式和/或方塊圖中的方塊的組合可以由電腦可讀程式指令來實現。
圖中的流程圖和方塊圖圖示了根據本發明的各種實施例的系統、方法和電腦程式產品的可能的實施方式的架構、功能和操作。在這一點上，在流程圖或方塊圖中的每個方塊可以代表模組、段落或指令的一部分，其可以包括用於實現指定邏輯功能（多個指定邏輯功能）的一個或更多個可執行指令。在一些可選的實施方式中，在方塊中標注的功能可能並非以附圖中標注的順序來出現。例如，連續地顯示的兩個方塊事實上可以基本上同時執行，或者方塊有時可以以相反的循序執行，這取決於所涉及的功能。還應注意到，方塊圖和/或流程圖圖式中的每個方塊以及方塊圖和/或流程圖圖式中的方塊的組合可以藉由執行指定功能或動作或者執行專用硬體和電腦指令的組合的基於專用硬體的系統來實現。
所呈現的對本發明的各種實施例的描述其目的在於說明，並非旨在詳盡，也並非是要將本發明限於所揭露的實施例。在不脫離所描述的實施例的範圍和精神的情況下，許多修改和變化對於本領域具有通常知識者來說是明顯的。在本文中使用的術語得到選擇，是為了最好地解釋實施例的原理、實際應用或對市場上發現的技術的技術改進，或者使本領域具有通常知識者能夠理解在本文中揭露的實施例。
100:電腦化系統 101A:電腦 101B:硬體處理器 102:儲存媒體 102A:TDC資料接收器 102B:阻抗學習器 102C:焊盤斷開檢測器 110、111:資料介面 120:使用者介面 131、132、133:TDC (時間-數位轉換器電路) 140:資料網路 141、142、143:電連接 150:IC (積體電路) 151:I/O緩衝器焊盤1 152:I/O緩衝器焊盤2 153:I/O緩衝器焊盤3 200:執行方法 201:接收動作 202:分析動作 203:監測動作 204:檢測動作 205:通知動作 801、811:輸入訊號 802、812:閉合開關訊號 803、813:斷開開關訊號 ESD:靜電放電 Cpad、Cload:電容器 I/O:輸入/輸出 Sw:開關
在附圖中示出了示例性實施例。附圖中顯示出的部件和特徵的尺寸通常是為了呈現的方便和清楚而選擇的，並且不一定按比例示出。以下列出了這些附圖。 [第1圖]示意性地顯示了用於檢測IC焊盤完整性的電腦化系統； [第2圖]顯示了用於檢測IC焊盤完整性的方法的流程圖； [第3A圖]示意性地顯示了IC焊盤的焊料凸塊； [第3B圖]示意性地顯示了2.5D IC封裝的焊料凸塊； [第4圖]顯示了IC焊盤的焊料凸塊的電氣示意圖； [第5A圖]顯示出了用於檢測電連接完整性的、IC焊盤的焊料凸塊的電氣示意圖； [第5B圖]顯示了TDC的電氣示意圖； [第6A圖]顯示了用於具有電連接完整性退化的焊料凸塊的檢測電路的電氣示意圖； [第6B圖]顯示出了用於一位元組資料的示例性寫入資料路徑，其中發生了故障； [第7圖]顯示出了用於類比電連接完整性的、IC焊盤的焊料凸塊的電氣示意圖； [第8A圖]顯示了用於檢測IC焊盤電連接完整性的第一電氣時序延遲類比的第一示波器螢幕； [第8B圖]顯示了用於檢測IC焊盤電連接完整性的第二電氣時序延遲類比的第二示波器螢幕； [第9圖]顯示了用於檢測IC焊盤電連接完整性的電氣時序延遲模擬的曲線圖； [第10A圖]顯示了電連接完整性檢測電路性能的第一類比的曲線圖；和 [第10B圖]顯示了電連接完整性檢測電路性能的第二類比的曲線圖。
100:電腦化系統
101A:電腦
101B:硬體處理器
102:儲存媒體
102A:TDC資料接收器
102B:阻抗學習器
102C:焊盤斷開檢測器
110、111:資料介面
120:使用者介面
131、132、133:TDC(時間-數位轉換器電路)
140:資料網路
141、142、143:電連接
150:IC(積體電路)
151:I/O緩衝器焊盤1
152:I/O緩衝器焊盤2
153:I/O緩衝器焊盤3
I/O:輸入/輸出

Claims (20)

  1. 一種積體電路(IC)，包括：一時間-數位轉換器(TDC)，其被配置以測量該IC的焊盤的輸入/輸出(I/O)緩衝器之輸入到輸出延遲，所測量的該輸入到輸出延遲反映該焊盤的連接阻抗。
  2. 如請求項1所述的IC，其進一步包括：一被配置以根據該TDC的測量結果來確定該焊盤的電連接完整性的電路。
  3. 如請求項2所述的IC，其中，該電路被配置以根據與所測量的該輸入到輸出延遲相關的臨界值來確定該電連接完整性。
  4. 如請求項3所述的IC，其進一步包括：一處理元件，其被配置以藉由分析在該IC的初始運行期間所測量的該輸入到輸出延遲的值來確定該臨界值。
  5. 如請求項3或4所述的IC，其中，該臨界值係從一外部測試電路接收。
  6. 如請求項3所述的IC，其進一步包括一環境條件感測器，其中，該臨界值相對於由該環境條件感測器所測量的環境條件而變化。
  7. 如請求項6所述的IC，其中，該環境條件感測器包括下列至少一者：溫度感測器、或電壓感測器。
  8. 如請求項3所述的IC，其中，該電路被配置以根據將(a)介於所測量的該輸入到輸出延遲的兩個值之間的差值、以及(b)該臨界值進行比較來確定該電連接完整性。
  9. 如請求項8所述的IC，其進一步包括：一處理元件，其被配置以藉由分析在該IC的初始運行期間所測量的該輸入到輸出延遲的值來確定該臨界值。
  10. 如請求項8所述的IC，其中，該臨界值係從一外部測試電路接 收。
  11. 如請求項8所述的IC，其進一步包括一環境條件感測器，其中，該臨界值相對於由該環境條件感測器所測量的環境條件而變化。
  12. 如請求項11所述的IC，其中，該環境條件感測器包括下列至少一者：溫度感測器、或電壓感測器。
  13. 如請求項2至4和6至12中任一項所述的IC，其進一步包括一通道重新映射機制，其被配置以在一受到低電連接完整性所影響的資料通道中進行以下操作：將訊號從一故障電路重新映射到一未故障電路；以及隨後重新映射與其他電路相關的訊號。
  14. 如請求項13所述的IC，其中，藉由寫入暫存器或切斷電熔絲來配置該通道重新映射機制。
  15. 一種用於檢測積體電路焊盤完整性的方法，包括：操作包含在一積體電路(IC)中的一時間-數位轉換器(TDC)，以測量該IC的焊盤的輸入/輸出(I/O)緩衝器之輸入到輸出延遲，所測量的該輸入到輸出延遲反映該焊盤的連接阻抗。
  16. 如請求項15所述的方法，其進一步包括：根據該TDC的測量結果來確定該焊盤的電連接完整性。
  17. 如請求項16所述的方法，其進一步包括：根據將與所測量的該輸入到輸出延遲相關的臨界值和下列各項至少其中一項的臨界值進行比較來確定該電連接完整性：基於在該IC的初始運行期間所測量的該輸入到輸出延遲的值之分析而確定的臨界值；從一外部測試電路接收的臨界值； 相對於該IC的環境條件而變化的臨界值，該環境條件選自下列各項組成的群組：電壓以及溫度。
  18. 如請求項17所述的方法，其中：根據將(a)介於所測量的該輸入到輸出延遲的兩個值之間的差值、以及(b)該臨界值進行比較來確定該電連接完整性。
  19. 如請求項16至18中任一項所述的方法，其進一步包括在該IC的一受到低電連接完整性所影響的資料通道中進行以下操作：將訊號從一故障電路重新映射到一未故障電路；以及隨後重新映射與其他電路相關的訊號。
  20. 如請求項19所述的方法，其中，利用寫入暫存器或切斷電熔絲來實施所述的兩個重新映射之步驟。
TW112114375A 2017-11-23 2018-11-22 積體電路板失效檢測 TWI835631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762590308P 2017-11-23 2017-11-23
US62/590,308 2017-11-23

Publications (2)

Publication Number Publication Date
TW202334661A TW202334661A (zh) 2023-09-01
TWI835631B true TWI835631B (zh) 2024-03-11

Family

ID=66631436

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112114375A TWI835631B (zh) 2017-11-23 2018-11-22 積體電路板失效檢測
TW107141727A TWI802615B (zh) 2017-11-23 2018-11-22 積體電路板失效檢測

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW107141727A TWI802615B (zh) 2017-11-23 2018-11-22 積體電路板失效檢測

Country Status (5)

Country Link
US (1) US11391771B2 (zh)
EP (1) EP3714280B1 (zh)
CN (2) CN116736185A (zh)
TW (2) TWI835631B (zh)
WO (1) WO2019102467A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116256624A (zh) 2017-11-15 2023-06-13 普罗泰克斯公司 集成电路裕度测量和故障预测设备
WO2019102467A1 (en) 2017-11-23 2019-05-31 Proteantecs Ltd. Integrated circuit pad failure detection
US11740281B2 (en) 2018-01-08 2023-08-29 Proteantecs Ltd. Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
WO2019135247A1 (en) 2018-01-08 2019-07-11 Proteantecs Ltd. Integrated circuit workload, temperature and/or sub-threshold leakage sensor
TWI828676B (zh) 2018-04-16 2024-01-11 以色列商普騰泰克斯有限公司 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
US11132485B2 (en) 2018-06-19 2021-09-28 Proteantecs Ltd. Efficient integrated circuit simulation and testing
EP3903113A4 (en) * 2018-12-30 2022-06-08 Proteantecs Ltd. IC I/O IC INTEGRITY AND DEGRADATION MONITORING
TW202127252A (zh) 2019-12-04 2021-07-16 以色列商普騰泰克斯有限公司 記憶體裝置退化偵測
EP4139697A4 (en) 2020-04-20 2024-05-22 Proteantecs Ltd. CHIP-TO-CHIP CONNECTIVITY MONITORING
CN113158441A (zh) * 2021-03-31 2021-07-23 胜达克半导体科技(上海)有限公司 一种芯片测试机内提高抓取信号精度的方法
US11815551B1 (en) 2022-06-07 2023-11-14 Proteantecs Ltd. Die-to-die connectivity monitoring using a clocked receiver
US12013800B1 (en) 2023-02-08 2024-06-18 Proteantecs Ltd. Die-to-die and chip-to-chip connectivity monitoring

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586921B1 (en) * 2000-05-12 2003-07-01 Logicvision, Inc. Method and circuit for testing DC parameters of circuit input and output nodes
US20060224374A1 (en) * 2005-03-31 2006-10-05 Won Ok Kwon Method for converting IBIS model to spice behavioral model by extracting resistor and capacitor
US20110187433A1 (en) * 2010-01-29 2011-08-04 Infineon Technologies Ag On-Chip Self Calibrating Delay Monitoring Circuitry
EP2413150A1 (en) * 2010-07-30 2012-02-01 Imec On-chip testing using time-to-digital conversion
TW201514506A (zh) * 2013-09-16 2015-04-16 Taiwan Semiconductor Mfg 延遲差量測電路及方法

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU685950B2 (en) 1994-06-25 1998-01-29 Panalytical B.V. Analysing a material sample
US5818251A (en) * 1996-06-11 1998-10-06 National Semiconductor Corporation Apparatus and method for testing the connections between an integrated circuit and a printed circuit board
US5966527A (en) 1996-10-28 1999-10-12 Advanced Micro Devices, Inc. Apparatus, article of manufacture, method and system for simulating a mass-produced semiconductor device behavior
US5956497A (en) 1997-02-26 1999-09-21 Advanced Micro Devices, Inc. Methodology for designing an integrated circuit using a reduced cell library for preliminary synthesis
US5774403A (en) 1997-06-12 1998-06-30 Hewlett-Packard PVT self aligning internal delay line and method of operation
US6182253B1 (en) 1997-07-16 2001-01-30 Tanisys Technology, Inc. Method and system for automatic synchronous memory identification
US5895629A (en) 1997-11-25 1999-04-20 Science & Technology Corp Ring oscillator based chemical sensor
JP4204685B2 (ja) 1999-01-19 2009-01-07 株式会社ルネサステクノロジ 同期型半導体記憶装置
JP2001075671A (ja) 1999-09-08 2001-03-23 Nec Corp 位相補償回路
US7067335B2 (en) 2000-08-25 2006-06-27 Kla-Tencor Technologies Corporation Apparatus and methods for semiconductor IC failure detection
JP3597786B2 (ja) 2001-02-16 2004-12-08 Ｎｅｃマイクロシステム株式会社 半導体集積回路の異常検出回路および異常検出装置
US6873926B1 (en) 2001-02-27 2005-03-29 Cisco Technology, Inc. Methods and apparatus for testing a clock signal
US8417477B2 (en) 2001-05-24 2013-04-09 Test Acuity Solutions, Inc. Methods and apparatus for local outlier detection
US7076678B2 (en) 2002-02-11 2006-07-11 Micron Technology, Inc. Method and apparatus for data transfer
US6882172B1 (en) 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator
US6880136B2 (en) 2002-07-09 2005-04-12 International Business Machines Corporation Method to detect systematic defects in VLSI manufacturing
US6807503B2 (en) 2002-11-04 2004-10-19 Brion Technologies, Inc. Method and apparatus for monitoring integrated circuit fabrication
US6683484B1 (en) 2002-12-19 2004-01-27 Lsi Logic Corporation Combined differential and single-ended input buffer
US7369893B2 (en) 2004-12-01 2008-05-06 Medtronic, Inc. Method and apparatus for identifying lead-related conditions using prediction and detection criteria
US7512503B2 (en) 2003-05-12 2009-03-31 Simmonds Precision Products, Inc. Wire fault detection
US7254507B2 (en) 2003-08-27 2007-08-07 Matsushita Electric Industrial Co., Ltd. Analog circuit automatic calibration system
US7742887B2 (en) 2003-11-24 2010-06-22 Qualcomm Incorporated Identifying process and temperature of silicon chips
US6948388B1 (en) 2003-12-18 2005-09-27 The United States Of America As Represented By The Secretary Of The Navy Wireless remote sensor
US20050134350A1 (en) 2003-12-19 2005-06-23 Huang Lawrence L. Analog delay circuit
US20060049886A1 (en) 2004-09-08 2006-03-09 Agostinelli Victor M Jr On-die record-of-age circuit
US7443189B2 (en) 2005-02-02 2008-10-28 Texas Instruments Incorporated Method to detect and predict metal silicide defects in a microelectronic device during the manufacture of an integrated circuit
US7501832B2 (en) 2005-02-28 2009-03-10 Ridgetop Group, Inc. Method and circuit for the detection of solder-joint failures in a digital electronic package
KR100703976B1 (ko) 2005-08-29 2007-04-06 삼성전자주식회사 동기식 메모리 장치
CN101253686B (zh) 2005-09-02 2010-12-29 松下电器产业株式会社 半导体集成电路
US20070182456A1 (en) 2005-11-21 2007-08-09 Texas Instruments Incorporated Reducing Pin Count When the Digital Output is to be Provided in Differential or Single-ended Form
JP4843034B2 (ja) 2006-06-09 2011-12-21 富士通株式会社 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
DE07792273T1 (de) 2006-08-24 2010-01-07 Nec Corp. Ausfallvorhersageschaltung und verfahren und integrierte halbleiterschaltung
US7649559B2 (en) 2006-08-30 2010-01-19 Aptina Imaging Corporation Amplifier offset cancellation devices, systems, and methods
JP2008072045A (ja) 2006-09-15 2008-03-27 Oki Electric Ind Co Ltd 半導体集積回路
US20080231310A1 (en) 2006-10-20 2008-09-25 Stmicroelectronics Pvt. Ltd. Flexible on chip testing circuit for i/o's characterization
JP2008147245A (ja) 2006-12-06 2008-06-26 Toshiba Corp 劣化診断回路及び半導体集積回路
US7415387B2 (en) 2006-12-19 2008-08-19 Qimonda North America Corp. Die and wafer failure classification system and method
US20080144243A1 (en) 2006-12-19 2008-06-19 Ridgetop Group, Inc. Method and circuit for low-power detection of solder-joint network failures in digital electronic packages
US7474974B2 (en) 2007-01-31 2009-01-06 Mcgill University Embedded time domain analyzer for high speed circuits
US7936153B2 (en) 2007-02-06 2011-05-03 International Business Machines Corporation On-chip adaptive voltage compensation
US7560945B2 (en) 2007-02-06 2009-07-14 International Business Machines Corporation Integrated circuit failure prediction
US7877657B1 (en) 2007-03-29 2011-01-25 Integrated Device Technology, Inc. Look-ahead built-in self tests
US20080262769A1 (en) 2007-04-23 2008-10-23 Daniel Kadosh Using multivariate health metrics to determine market segment and testing requirements
US8310265B2 (en) 2007-05-02 2012-11-13 Nxp B.V. IC testing methods and apparatus
EP2006784A1 (en) 2007-06-22 2008-12-24 Interuniversitair Microelektronica Centrum vzw Methods for characterization of electronic circuits under process variability effects
US8001512B1 (en) 2007-06-26 2011-08-16 Cadence Design Systems, Inc. Method and system for implementing context simulation
US8010310B2 (en) 2007-07-27 2011-08-30 Advanced Micro Devices, Inc. Method and apparatus for identifying outliers following burn-in testing
JP2009065533A (ja) 2007-09-07 2009-03-26 Renesas Technology Corp ジッタ検出回路及び半導体装置
US8279976B2 (en) 2007-10-30 2012-10-02 Rambus Inc. Signaling with superimposed differential-mode and common-mode signals
JP4977045B2 (ja) * 2008-01-16 2012-07-18 株式会社東芝 半導体集積回路及び半導体装置
US8912990B2 (en) 2008-04-21 2014-12-16 Apple Inc. Display having a transistor-degradation circuit
US8499230B2 (en) 2008-05-07 2013-07-30 Lsi Corporation Critical path monitor for an integrated circuit and method of operation thereof
US8204730B2 (en) 2008-06-06 2012-06-19 Synopsys, Inc. Generating variation-aware library data with efficient device mismatch characterization
KR101226404B1 (ko) * 2008-06-09 2013-01-24 가부시키가이샤 어드밴티스트 반도체 집적 회로 및 시험 장치
US8086978B2 (en) 2008-06-20 2011-12-27 Cadence Design Systems, Inc. Method and system for performing statistical leakage characterization, analysis, and modeling
US20100153896A1 (en) 2008-12-12 2010-06-17 Lsi Corporation Real-time critical path margin violation detector, a method of monitoring a path and an ic incorporating the detector or method
US8138840B2 (en) 2009-01-23 2012-03-20 International Business Machines Corporation Optimal dithering of a digitally controlled oscillator with clock dithering for gain and bandwidth control
EP2382711A4 (en) 2009-01-27 2013-10-09 Agere Systems Inc CRITICAL PATH CIRCUIT FOR PERFORMANCE MONITORING
US8365115B2 (en) 2009-03-06 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for performance modeling of integrated circuits
US8547131B2 (en) 2009-04-03 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for observing threshold voltage variations
US8825158B2 (en) 2009-08-25 2014-09-02 Lamda Nu, Llc Method and apparatus for detection of lead conductor anomalies using dynamic electrical parameters
US8271931B2 (en) 2009-10-20 2012-09-18 Synopsys, Inc. Integrated circuit optimization modeling technology
US8154353B2 (en) 2009-11-03 2012-04-10 Arm Limited Operating parameter monitor for an integrated circuit
JP5418408B2 (ja) 2010-05-31 2014-02-19 富士通株式会社 シミュレーションパラメータ校正方法、装置及びプログラム
JP2012007978A (ja) 2010-06-24 2012-01-12 On Semiconductor Trading Ltd 半導体集積回路
US8384430B2 (en) 2010-08-16 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. RC delay detectors with high sensitivity for through substrate vias
US8418103B2 (en) 2010-09-23 2013-04-09 Synopsys, Inc. Nonlinear approach to scaling circuit behaviors for electronic design automation
US8664968B2 (en) 2010-09-24 2014-03-04 Texas Instruments Incorporated On-die parametric test modules for in-line monitoring of context dependent effects
US8422303B2 (en) 2010-12-22 2013-04-16 HGST Netherlands B.V. Early degradation detection in flash memory using test cells
US8471567B2 (en) * 2011-02-25 2013-06-25 Raytheon Company Circuit for detection of failed solder-joints on array packages
WO2013027739A1 (ja) 2011-08-24 2013-02-28 日本電気株式会社 劣化診断回路および劣化診断方法
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
KR101996292B1 (ko) 2012-03-30 2019-07-05 에스케이하이닉스 주식회사 클럭 생성 회로
KR102048398B1 (ko) 2012-05-04 2019-11-26 온세미컨덕터코리아 주식회사 스위치 제어기, 스위치 제어 방법 및 스위치 제어기를 포함하는 전력 공급 장치
US8896978B2 (en) 2012-06-15 2014-11-25 Texas Instruments Incorporated Integrated circuit with automatic deactivation upon exceeding a specific ion linear energy transfer (LET) value
US9714966B2 (en) 2012-10-05 2017-07-25 Texas Instruments Incorporated Circuit aging sensor
US9329229B2 (en) 2012-11-15 2016-05-03 Freescale Semiconductors, Inc. Integrated circuit with degradation monitoring
US9494649B2 (en) 2012-12-31 2016-11-15 Advanced Micro Devices, Inc. Adaptive digital delay line for characterization of clock uncertainties
US9267988B2 (en) 2013-03-14 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip eye diagram capture
US9702769B2 (en) 2013-06-11 2017-07-11 Intel Corporation Self-calibrated thermal sensors of an integrated circuit die
US9500705B2 (en) 2013-08-28 2016-11-22 Wisconsin Alumni Research Foundation Integrated circuit providing fault prediction
US9411668B2 (en) 2014-01-14 2016-08-09 Nvidia Corporation Approach to predictive verification of write integrity in a memory driver
KR20150096197A (ko) 2014-02-14 2015-08-24 삼성전자주식회사 반도체 집적회로의 누설전류 측정 회로
JP2016005085A (ja) * 2014-06-16 2016-01-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびそれを用いる電子装置の製造方法
KR102232922B1 (ko) 2014-08-11 2021-03-29 삼성전자주식회사 쓰기 보조 회로를 포함하는 스태틱 랜덤 액세스 메모리 장치
JP2016057820A (ja) 2014-09-09 2016-04-21 株式会社東芝 半導体装置及び半導体装置のテスト方法
TWI565211B (zh) * 2014-09-12 2017-01-01 Alpha And Omega Semiconductor (Cayman) Ltd Constant on-time switching converter means
JP6481307B2 (ja) * 2014-09-24 2019-03-13 株式会社ソシオネクスト アナログデジタル変換器、半導体集積回路、及びアナログデジタル変換方法
US10067000B2 (en) 2014-12-01 2018-09-04 Mediatek Inc. Inverter and ring oscillator with high temperature sensitivity
US10026712B2 (en) 2014-12-02 2018-07-17 Texas Instruments Incorporated ESD protection circuit with stacked ESD cells having parallel active shunt
KR102280526B1 (ko) 2014-12-08 2021-07-21 삼성전자주식회사 저전력 작은-면적 고속 마스터-슬레이브 플립-플롭 회로와, 이를 포함하는 장치들
US9760672B1 (en) 2014-12-22 2017-09-12 Qualcomm Incorporated Circuitry and method for critical path timing speculation to enable process variation compensation via voltage scaling
US20160203036A1 (en) 2015-01-09 2016-07-14 Ecorithm, Inc. Machine learning-based fault detection system
US9424952B1 (en) 2015-02-07 2016-08-23 The Trustees Of Columbia University In The City Of New York Circuits, methods, and media for detecting and countering aging degradation in memory cells
US9564884B1 (en) 2015-04-13 2017-02-07 Qualcomm Incorporated Circuitry and method for measuring negative bias temperature instability (NBTI) and hot carrier injection (HCI) aging effects using edge sensitive sampling
US9564883B1 (en) 2015-04-13 2017-02-07 Qualcomm Incorporated Circuitry and method for timing speculation via toggling functional critical paths
US9536038B1 (en) 2015-04-13 2017-01-03 Qualcomm Incorporated Method and algorithm for functional critical paths selection and critical path sensors and controller insertion
US9997551B2 (en) * 2015-12-20 2018-06-12 Apple Inc. Spad array with pixel-level bias control
US10527503B2 (en) 2016-01-08 2020-01-07 Apple Inc. Reference circuit for metrology system
US10161967B2 (en) 2016-01-09 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip oscilloscope
US9843439B2 (en) 2016-01-27 2017-12-12 Ciena Corporation System and method for managing holdover
US20170364818A1 (en) 2016-06-17 2017-12-21 Business Objects Software Ltd. Automatic condition monitoring and anomaly detection for predictive maintenance
JP6738682B2 (ja) * 2016-08-01 2020-08-12 日本ルメンタム株式会社 光送受信器、光送信集積回路及び光受信集積回路
EP3575892B1 (en) 2017-01-27 2022-05-11 Mitsubishi Power, Ltd. Model parameter value estimation device and estimation method, program, recording medium with program recorded thereto, and model parameter value estimation system
US10380879B2 (en) 2017-06-14 2019-08-13 Allegro Microsystems, Llc Sensor integrated circuits and methods for safety critical applications
JP6916441B2 (ja) * 2017-10-19 2021-08-11 株式会社ソシオネクスト 半導体集積回路及び呼吸運動検査装置
CN116256624A (zh) 2017-11-15 2023-06-13 普罗泰克斯公司 集成电路裕度测量和故障预测设备
WO2019102467A1 (en) 2017-11-23 2019-05-31 Proteantecs Ltd. Integrated circuit pad failure detection
WO2019135247A1 (en) 2018-01-08 2019-07-11 Proteantecs Ltd. Integrated circuit workload, temperature and/or sub-threshold leakage sensor
US10530347B2 (en) 2018-03-23 2020-01-07 Sandisk Technologies Llc Receiver-side setup and hold time calibration for source synchronous systems
TWI828676B (zh) 2018-04-16 2024-01-11 以色列商普騰泰克斯有限公司 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
CN108534866A (zh) 2018-06-06 2018-09-14 珠海市洁源电器有限公司 一种可隔空监测液位的高灵敏度高精度电子液位感应器
US11132485B2 (en) 2018-06-19 2021-09-28 Proteantecs Ltd. Efficient integrated circuit simulation and testing
US10509104B1 (en) * 2018-08-13 2019-12-17 Analog Devices Global Unlimited Company Apparatus and methods for synchronization of radar chips
EP3903113A4 (en) 2018-12-30 2022-06-08 Proteantecs Ltd. IC I/O IC INTEGRITY AND DEGRADATION MONITORING
WO2020230130A1 (en) 2019-05-13 2020-11-19 Proteantecs Ltd. Determination of unknown bias and device parameters of integrated circuits by measurement and simulation
WO2021019539A1 (en) 2019-07-29 2021-02-04 Proteantecs Ltd. On-die thermal sensing network for integrated circuits
WO2021214562A1 (en) 2020-04-20 2021-10-28 Proteantecs Ltd. Die-to-die connectivity monitoring
US11081193B1 (en) 2020-06-16 2021-08-03 Sandisk Technologies Llc Inverter based delay chain for calibrating data signal to a clock
JP2023532942A (ja) 2020-07-06 2023-08-01 プロティーンテックス リミテッド 構造試験のための集積回路マージン測定

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586921B1 (en) * 2000-05-12 2003-07-01 Logicvision, Inc. Method and circuit for testing DC parameters of circuit input and output nodes
US20060224374A1 (en) * 2005-03-31 2006-10-05 Won Ok Kwon Method for converting IBIS model to spice behavioral model by extracting resistor and capacitor
US20110187433A1 (en) * 2010-01-29 2011-08-04 Infineon Technologies Ag On-Chip Self Calibrating Delay Monitoring Circuitry
EP2413150A1 (en) * 2010-07-30 2012-02-01 Imec On-chip testing using time-to-digital conversion
TW201514506A (zh) * 2013-09-16 2015-04-16 Taiwan Semiconductor Mfg 延遲差量測電路及方法

Also Published As

Publication number Publication date
US20200363468A1 (en) 2020-11-19
CN111684292B (zh) 2023-06-20
US11391771B2 (en) 2022-07-19
EP3714280A1 (en) 2020-09-30
WO2019102467A1 (en) 2019-05-31
CN111684292A (zh) 2020-09-18
TW202334661A (zh) 2023-09-01
EP3714280B1 (en) 2024-04-17
EP3714280A4 (en) 2021-08-18
CN116736185A (zh) 2023-09-12
TWI802615B (zh) 2023-05-21
TW201925812A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
TWI835631B (zh) 積體電路板失效檢測
US20220349935A1 (en) Integrated circuit pad failure detection
CN113474668A (zh) 集成电路i/o完整性和退化监测
US20100153896A1 (en) Real-time critical path margin violation detector, a method of monitoring a path and an ic incorporating the detector or method
JP5472470B2 (ja) 半導体装置
EP2580864B1 (en) Integrated circuit device, electronic device and method for detecting timing violations within a clock
Lin et al. A unified method for parametric fault characterization of post-bond TSVs
TWI494573B (zh) 用於判斷第一接腳與第二接腳之連接狀態的檢測電路與檢測方法
JPWO2008152695A1 (ja) 電子装置、電子装置の試験方法
US7650550B2 (en) Over temperature detection apparatus and method thereof
US20180277234A1 (en) Failure prevention of bus monitor
US9171645B2 (en) Address windowing for at-speed bitmapping with memory built-in self-test
US8793545B2 (en) Apparatus and method for clock glitch detection during at-speed testing
CN108700625B (zh) 抗短路输出引脚电路系统
US11099600B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
US8307249B2 (en) At-speed bitmapping in a memory built-in self-test by locking an N-TH failure
JP5210226B2 (ja) 信号状態報知装置、変化回路機能判定装置、信号状態報知方法、及び変化回路機能判定方法
TWI710770B (zh) 突波偵測裝置與突波偵測方法
CN111859843B (zh) 检测电路故障的方法及其装置
JP2003256403A (ja) マイコンの誤動作検出回路
JP2007309733A (ja) 半導体集積回路および半導体集積回路の検査方法
JP2001221834A (ja) 半導体集積回路
KR20160071160A (ko) 반도체 장치
KR20070049791A (ko) 반도체 집적 회로의 테스트 신호 검출 장치