TWI710770B - 突波偵測裝置與突波偵測方法 - Google Patents

突波偵測裝置與突波偵測方法 Download PDF

Info

Publication number
TWI710770B
TWI710770B TW107126227A TW107126227A TWI710770B TW I710770 B TWI710770 B TW I710770B TW 107126227 A TW107126227 A TW 107126227A TW 107126227 A TW107126227 A TW 107126227A TW I710770 B TWI710770 B TW I710770B
Authority
TW
Taiwan
Prior art keywords
counting
signal
circuit
generate
data value
Prior art date
Application number
TW107126227A
Other languages
English (en)
Other versions
TW202007984A (zh
Inventor
汪鼎豪
李柏辰
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Priority to TW107126227A priority Critical patent/TWI710770B/zh
Priority to US16/215,596 priority patent/US10746791B2/en
Publication of TW202007984A publication Critical patent/TW202007984A/zh
Application granted granted Critical
Publication of TWI710770B publication Critical patent/TWI710770B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

突波偵測裝置包含計數電路系統與偵測電路系統。計數電路系統耦接至待測電路。計數電路系統用以根據送入待測電路之一輸入訊號執行一第一計數操作以產生一第一計數訊號，並根據待測電路送出的一輸出訊號執行一第二計數操作以產生一第二計數訊號。偵測電路系統耦接至待測電路與計數電路系統。偵測電路系統用以根據該輸入訊號接收第一計數訊號與第二計數訊號，並根據第一計數訊號與第二計數訊號產生一突波指示訊號。

Description

突波偵測裝置與突波偵測方法
本案是有關於一種突波偵測裝置，且特別是有關於可利用計數電路之突波偵測裝置與突波偵測方法。
在實際應用中，電子電路常受到雜訊干擾。這些雜訊通常來自多個不同來源。例如，當延遲線電路所欲調整的延遲時間過大時，可能對其輸出訊號上造成不必要的突波(glitch)，而讓電子電路的操作發生故障或讓電子電路的效能降低。
為了解決上述問題，本案的一些態樣係於提供一種突波偵測裝置，其耦接至一待測電路。突波偵測裝置包含計數電路系統與偵測電路系統。計數電路系統耦接至該待測電路。計數電路系統用以根據送入該待測電路之一輸入訊號執行一第一計數操作以產生一第一計數訊號，並根據該待測電路送出的一輸出訊號執行一第二計數操作以產生一第二計數訊號。偵測電路系統耦接至該待測電路與該計數電路系統。該偵 測電路系統用以根據該輸入訊號接收該第一計數訊號與該第二計數訊號，並根據該第一計數訊號與該第二計數訊號產生一突波指示訊號。
於一些實施例中，其中在執行該第一計數操作與該第二計數操作前，該計數電路系統用以被該輸出訊號重置。
於一些實施例中，其中該計數電路系統包含一正反器。該正反器用以被該輸出訊號觸發以輸出一電壓以重置該計數電路系統。
於一些實施例中，其中該計數電路系統包含第一計數電路與第二計數電路。第一計數電路用以被關聯於該輸出訊號的一電壓重置，以根據該輸入訊號執行該第一計數操作以產生該第一計數訊號。第二計數電路用以被該電壓重置，以根據該輸出訊號執行該第二計數操作以產生該第二計數訊號。
於一些實施例中，其中該偵測電路系統包含第一正反器、第二正反器與比較電路。第一正反器用以被該輸入訊號觸發以根據該第一計數訊號產生一第一資料值。第二正反器用以被該輸入訊號觸發以根據該第二計數訊號產生一第二資料值。比較電路用以比較該第一資料值與該第二資料值，並在該第一資料值與該第二資料值不同時產生具有一對應邏輯值的該突波指示訊號。
於一些實施例中，其中該比較電路為一互斥或閘電路。
於一些實施例中，其中該待測電路為一延遲線電路，該延遲線電路用以根據一延遲控制訊號延遲該輸入訊號以 產生該輸出訊號。
本案的一些實施態樣用於提供一種突波偵測方法，其包含下列操作：分別根據關聯於一待測電路的一輸入訊號以及一輸出訊號執行一第一計數操作與一第二計數操作，以產生一第一計數訊號與一第二計數訊號，其中該待測電路根據該輸入訊號產生該輸出訊號；以及根據該輸入訊號接收該第一計數訊號與該第二計數訊號，並根據該第一計數訊號與該第二計數訊號產生一突波指示訊號。
於一些實施例中，其中產生該第一計數訊號與該第二計數訊號包含：根據該輸出訊號觸發一正反器以產生一第一電壓；根據該第一電壓重置一第一計數電路，以根據該輸入訊號執行該第一計數操作以產生該第一計數訊號；以及根據該第一電壓重置一第二計數電路，以根據該輸出訊號執行該第二計數操作以產生該第二計數訊號。
於一些實施例中，其中產生該突波指示訊號包含：根據該輸入訊號觸發一第一正反器，以根據該第一計數訊號產生一第一資料值；根據該輸入訊號觸發一第二正反器，以根據該第二計數訊號產生一第二資料值；以及在該第一資料值與該第二資料值不同時產生具有一對應邏輯值的該突波指示訊號。
綜上所述，本案所提供的突波偵測裝置與突波偵測方法可用於可藉由偵測待測電路(如延遲線電路)的輸入訊號與輸出訊號，以判斷待測電路之操作是否會誤產生突波。
為讓本案之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下：
100:突波偵測裝置
100A:待測電路
SI:輸入訊號
SO:輸出訊號
110:計數電路系統
120:偵測電路系統
SC1、SC2:計數訊號
SD:突波指示訊號
200A:延遲線電路
CN:延遲控制訊號
211、212:計數電路
213:正反器
V1:電壓
221、222:正反器
223:比較電路
D1、D2:資料值
G1:互斥或閘電路
1~6:上升邊緣
T1:時間
SG:突波
"101"、"100":訊號值
"011"、"010":訊號值
"001"、"000":訊號值
"111":訊號值
400:突波偵測方法
S410、S420:操作
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本案一些實施例所繪示的一種突波偵測裝置的示意圖；第2圖為根據本案之一些實施例所繪示如第1圖中突波偵測裝置的電路示意圖；第3圖為根據本案之一些實施例所繪示如第2圖中突波偵測裝置的相關波形示意圖；以及第4圖為根據本案之一些實施例所繪示的一種突波偵測方法的流程圖。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本說明書的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本揭示內容之範圍與意涵。同樣地，本揭示內容亦不僅以於此說明書所示出的各種實施例為限。
在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本案的本意。本文中所使用之『與/或』包含 一或多個相關聯的項目中的任一者以及所有組合。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
於本文中，用語『電路系統(circuitry)』泛指包含一或多個電路(circuit)所形成的單一系統。用語『電路』泛指由一或多個電晶體與/或一或多個主被動元件按一定方式連接以處理訊號的物件。
參照第1圖，第1圖為根據本案一些實施例所繪示的一種突波(glitch)偵測裝置100的示意圖。於一些實施例中，突波偵測裝置100耦接至待測電路100A，以量測待測電路100A基於輸入訊號SI所產生之輸出訊號SO上是否出現突波。於不同實施例中，待測電路100A可為各種電路，例如可為後述第2圖的延遲線電路200A，但本案並不以此為限。
於一些實施例中，突波偵測裝置100包含計數電路系統110以及偵測電路系統120。計數電路系統110耦接至待測電路100A，以接收輸出訊號SO以及輸入訊號SI。計數電路系統110用以根據輸入訊號SI執行計數操作，以產生計數訊號SC1。計數電路系統110用以根據輸出訊號SO執行另一計數操作，以產生計數訊號SC2。
偵測電路系統120耦接至待測電路100A與計數電路系統110，以接收多個計數訊號SC1~SC2以及輸入訊號SI。偵測電路系統120用以根據輸入訊號SI接收多個計數訊號SC1~SC2，並根據此些計數訊號SC1~SC2產生突波指示訊 號SD，其中突波指示訊號SD用以指示輸出訊號SO上出現突波。
舉例而言，當輸出訊號SO上出現突波時，計數訊號SC1將不同於計數訊號SC2。於此條件下，偵測電路系統120可產生具有對應邏輯值(例如為邏輯1)的突波指示訊號SD，以指示輸出訊號SO上出現突波。此處之詳細操作將於後述段落參照第2~3圖說明。
以下段落將以說明上述多個電路系統之實施方式，但本案並不以後述實施例為限。
參照第2圖，第2圖為根據本案之一些實施例所繪示如第1圖中突波偵測裝置100的電路示意圖。為易於理解，第1圖與第2圖中的類似元件將被指定為相同標號。
於此例中，前述的待測電路100A可為延遲線電路200A，其中延遲線電路200A根據延遲控制訊號CN延遲輸入訊號SI以產生輸出訊號SO。於一些實施例中，延遲線電路200A可由多級數位電路實施，但本案並不以此為限。
於一些實施例中，計數電路系統110包含計數電路211~212以及正反器213。正反器213耦接至延遲線電路200A之輸出以接收輸出訊號SO。正反器213被輸出訊號SO觸發以輸出電壓V1至計數電路211~212，以重置計數電路211~212。換言之，在執行相關的計數操作前，計數電路系統110(即計數電路211~212)可先被關聯於輸出訊號SO的電壓V1重置。如此，可確保計數電路211~212不會因為輸入訊號SI與輸出訊號SO之間的延遲誤動作，進而避免偵測電路系統 120產生錯誤的突波指示訊號SD。
計數電路211耦接至正反器213以及延遲線電路200A以接收電壓V1以及輸入訊號SI。於一些實施例中，計數電路211被電壓V1重置，並在重置後根據輸入訊號SI執行計數操作以產生計數訊號SC1。計數電路212耦接至正反器213以及延遲線電路200A，以接收電壓V1以及輸出訊號SO。於一些實施例中，計數電路212被電壓V1重置，並在重置後根據輸出訊號SO執行計數操作以產生計數訊號SC2。
於一些實施例中，計數電路211與計數電路212可由正/負緣觸發的上數計數器實施。於一些實施例中，計數電路211與計數電路212可由正/負緣觸發的下數計數器實施。於一些實施例中，計數訊號SC1~SC2可為多位元的訊號。上述關於計數電路211與計數電路212的設置方式僅為示例，關於計數電路211與計數電路212的各種設置方式皆為本案所涵蓋之內容。
於一些實施例中，偵測電路系統120包含正反器221、正反器222以及比較電路223。正反器221耦接至延遲線電路200A以及計數電路211，以接收輸入訊號SI以及計數訊號SC1。於一些實施例中，正反器221用以被輸入訊號SI觸發以根據計數訊號SC1產生資料值D1。正反器222耦接至延遲線電路200A以及計數電路212，以接收輸入訊號SI以及計數訊號SC2。於一些實施例中，正反器222用以被輸入訊號SI觸發以根據計數訊號SC2產生資料值D2。換言之，於一些實施例中，正反器221與222設置以在被輸入訊號SI觸發時分別接收計數 訊號SC1與計數訊號SC2，以產生資料值D1~D2。
比較電路223耦接至正反器221以及正反器222，以接收資料值D1與資料值D2。於一些實施例中，比較電路223用以比較資料值D1與資料值D2。在資料值D1與資料值D2不同時，比較電路223產生具有一對應邏輯值(例如為邏輯1)的突波指示訊號SD。
於一些實施例中，比較電路223可由互斥或閘電路G1實施，但本案並不以此為限。各種可執行比較電路223之相同操作的電路設置方式皆為本案所涵蓋之範圍。
上述正反器213、221與222僅以D型正反器為例，但本案並不以此為限。各種型式的正反器皆為本案所涵蓋之範圍。
參照第3圖，第3圖為根據本案之一些實施例所繪示如第2圖中突波偵測裝置100的相關波形示意圖。為易於理解，第1圖與第2圖中的類似元件將被指定為相同標號，且第3圖僅以3位元的下數計數器之操作為例說明，但本案並不以此為限。
如第3圖所示，於正常操作下，計數電路211與212先根據電壓V1重置而產生具有相同訊號值"111"的資料值D1與D2。接著，計數電路211根據輸入訊號SI的上升邊緣1~3依序執行下數操作，故正反器221經輸入訊號SI觸發後依序產生訊號值為"110"、"101"、"100"的資料值D1。同理，計數電路212根據輸出訊號SO的上升邊緣依序執行下數操作，其中輸出訊號SO相當於經延遲後的輸入訊號SI，故正反器222經輸入 訊號SI觸發後依序產生訊號值為"110"、"101"、"100"的資料值D2。於此條件下，比較電路223判定資料值D1相同於資料值D2而輸出具有邏輯0的突波指示訊號SD。
於時間T1，延遲控制訊號CN之訊號值被切換以改變延遲線電路200A的延遲時間。於某些情況下，將造成輸出訊號SO上誤產生突波SG。因此，在輸入訊號SI的上升邊緣4之前，輸出訊號SO上誤產生了兩次上升邊緣5~6。於此條件下，計數電路212根據此兩次上升邊緣5~6執行兩次下數操作(即由"100"下數兩次至"010")。據此，正反器222經輸入訊號SI觸發後產生訊號值為"010"的資料值D2。相對的，計數電路211根據輸入訊號SI的上升邊緣4執行一次下數操作(即由"100"下數一次至"011")。據此，正反器221經輸入訊號SI觸發後產生訊號值為"011"的資料值D1。因此，於此條件下，比較電路223判定資料值D1(即訊號值"011")不同於資料值D2(即訊號值"010")而輸出具有邏輯1的突波指示訊號SD。
藉由上述設置方式，可藉由判別突波指示訊號SD的邏輯值有效地確認待測電路100A(於本例中為延遲線電路200A)之操作是否會引起突波。如此，可有效地對待測電路100A進行檢查與後續修改。
參照第4圖，第4圖為根據本案之一些實施例所繪示的一種突波偵測方法400的流程圖。為易於理解，突波偵測方法400將參照前述各圖式進行描述。
於操作S410，分別根據關聯於待測電路100A的輸入訊號SI以及輸出訊號SO執行複數計數操作，以產生計數 訊號SC1以及SC2。
例如，如先前第1~2圖所示，計數電路211可根據送入延遲線電路200A的輸入訊號SI執行計數操作，以產生計數訊號SC1。計數電路212可根據延遲線電路200A所送出的輸出訊號SO執行另一計數操作，以產生計數訊號SC2。
於操作S420，根據輸入訊號SI接收計數訊號SC1與計數訊號SC2，並根據計數訊號SC1與計數訊號SC2產生突波指示訊號SD，其中突波指示訊號SD指示輸出訊號SO上出現一突波。
例如，如先前第1~2圖所示，偵測電路系統120可被輸入訊號SI觸發以根據計數訊號SC1與計數訊號SC2產生資料值D1與資料值D2。如第3圖所示，當資料值D1與資料值D2不同時，偵測電路系統120輸出具有對應邏輯值(如為邏輯1)之突波指示訊號SD，以指示輸出訊號SO上具有突波。
上述突波偵測方法400的多個步驟僅為示例，並非限定需依照此示例中的順序執行。在不違背本揭示內容的各實施例的操作方式與範圍下，在突波偵測方法400下的各種操作當可適當地增加、替換、省略或以不同順序執行。
綜上所述，本案所提供的突波偵測裝置與突波偵測方法可用於可藉由偵測待測電路(如延遲線電路)的輸入訊號與輸出訊號，以判斷待測電路之操作是否會誤產生突波。
雖然本案已以實施方式揭露如上，然其並非限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請 專利範圍所界定者為準。
100:突波偵測裝置
100A:待測電路
SI:輸入訊號
SO:輸出訊號
110:計數電路系統
120:偵測電路系統
SC1、SC2:計數訊號
SD:突波指示訊號

Claims (6)

  1. 一種突波偵測裝置，耦接至一待測電路，該突波偵測裝置包含：一計數電路系統，耦接至該待測電路，且包含：一第一計數電路，用以被關聯於該待測電路送出的一輸出訊號的一電壓重置，以根據送入該待測電路的一輸入訊號執行一第一計數操作以產生一第一計數訊號；以及一第二計數電路，用以被該電壓重置，以根據該輸出訊號執行一第二計數操作以產生一第二計數訊號；以及一偵測電路系統，耦接至該待測電路與該計數電路系統，且包含：一第一正反器，用以被該輸入訊號觸發以根據該第一計數訊號產生一第一資料值；一第二正反器，用以被該輸入訊號觸發以根據該第二計數訊號產生一第二資料值；以及一比較電路，用以比較該第一資料值與該第二資料值，並在該第一資料值與該第二資料值不同時產生具有一對應邏輯值的一突波指示訊號。
  2. 如請求項1所述的突波偵測裝置，其中在執行該第一計數操作與該第二計數操作前，該計數電路系統用以被該電壓重置。
  3. 如請求項2所述的突波偵測裝置，其中該計數電路系統包含：一正反器，用以被該輸出訊號觸發以輸出該電壓以重置該計數電路系統。
  4. 如請求項1所述的突波偵測裝置，其中該比較電路為一互斥或閘電路。
  5. 如請求項1所述的突波偵測裝置，其中該待測電路為一延遲線電路，該延遲線電路用以根據一延遲控制訊號延遲該輸入訊號以產生該輸出訊號。
  6. 一種突波偵測方法，包含：根據關聯於一待測電路的一輸出訊號觸發一正反器，以產生一第一電壓；根據該第一電壓重置一第一計數電路，以根據關聯於該待測電路的一輸入訊號執行一第一計數操作以產生一第一計數訊號，其中該待測電路根據該輸入訊號產生該輸出訊號；根據該第一電壓重置一第二計數電路，以根據該輸出訊號執行一第二計數操作以產生一第二計數訊號；根據該輸入訊號觸發一第一正反器，以根據該第一計數訊號產生一第一資料值；根據該輸入訊號觸發一第二正反器，以根據該第二計數訊號產生一第二資料值；以及 在該第一資料值與該第二資料值不同時產生具有一對應邏輯值的一突波指示訊號。
TW107126227A 2018-07-27 2018-07-27 突波偵測裝置與突波偵測方法 TWI710770B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107126227A TWI710770B (zh) 2018-07-27 2018-07-27 突波偵測裝置與突波偵測方法
US16/215,596 US10746791B2 (en) 2018-07-27 2018-12-10 Glitch measurement device and glitch measurement method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107126227A TWI710770B (zh) 2018-07-27 2018-07-27 突波偵測裝置與突波偵測方法

Publications (2)

Publication Number Publication Date
TW202007984A TW202007984A (zh) 2020-02-16
TWI710770B true TWI710770B (zh) 2020-11-21

Family

ID=69177958

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107126227A TWI710770B (zh) 2018-07-27 2018-07-27 突波偵測裝置與突波偵測方法

Country Status (2)

Country Link
US (1) US10746791B2 (zh)
TW (1) TWI710770B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200412721A (en) * 2003-01-10 2004-07-16 Mediatek Inc PDF device for reducing glitch affection and the method of manufacturing the same
TW201035566A (en) * 2009-03-31 2010-10-01 Freescale Semiconductor Inc Clock glitch detection
US20150214933A1 (en) * 2014-01-30 2015-07-30 Mentor Graphics Corporation Metastability glitch detection

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04248481A (ja) * 1991-02-01 1992-09-03 Advantest Corp Ｉｃ試験装置の論理比較回路
EP1995875B1 (en) * 2007-05-17 2010-07-28 Denso Corporation A/D converter circuit and A/D conversion method
US7532040B1 (en) * 2007-10-30 2009-05-12 International Business Machines Corporation Programmable sensitivity frequency coincidence detection circuit and method
US8552764B2 (en) * 2009-01-05 2013-10-08 Freescale Semiconductor, Inc. Clock glitch detection circuit
US9685940B2 (en) * 2015-02-25 2017-06-20 Qualcomm Incorporated Voltage comparator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200412721A (en) * 2003-01-10 2004-07-16 Mediatek Inc PDF device for reducing glitch affection and the method of manufacturing the same
TW201035566A (en) * 2009-03-31 2010-10-01 Freescale Semiconductor Inc Clock glitch detection
US8519768B2 (en) * 2009-03-31 2013-08-27 Freescale Semiconductor, Inc. Clock glitch detection
US20150214933A1 (en) * 2014-01-30 2015-07-30 Mentor Graphics Corporation Metastability glitch detection
US9673819B2 (en) * 2014-01-30 2017-06-06 Mentor Graphics Corporation Metastability glitch detection

Also Published As

Publication number Publication date
US20200033406A1 (en) 2020-01-30
US10746791B2 (en) 2020-08-18
TW202007984A (zh) 2020-02-16

Similar Documents

Publication Publication Date Title
TWI802615B (zh) 積體電路板失效檢測
US8558579B2 (en) Digital glitch filter
US20090108878A1 (en) High-frequency clock detection circuit
US20200212900A1 (en) Circuit operating speed detecting circuit
US11609600B2 (en) Glitch detector
US10884448B1 (en) Clock glitch detection circuit
US7945404B2 (en) Clock jitter measurement circuit and integrated circuit having the same
CN107422193B (zh) 一种测量单粒子翻转瞬态脉冲长度的电路及方法
US9124258B2 (en) Integrated circuit device, electronic device and method for detecting timing violations within a clock signal
TWI494573B (zh) 用於判斷第一接腳與第二接腳之連接狀態的檢測電路與檢測方法
TWI710770B (zh) 突波偵測裝置與突波偵測方法
US7363568B2 (en) System and method for testing differential signal crossover using undersampling
US20100109720A1 (en) Semiconductor integrated circuit and control method of the same
CN110763974B (zh) 突波量测装置与突波量测方法
US20150117590A1 (en) Shift frequency demultiplier
GB2549619A (en) Synchronous, internal clock edge alignment for integrated circuit testing
US11099600B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
JP5171379B2 (ja) 周波数異常検出回路
TWI707544B (zh) 訊號偵測器與訊號偵測方法
TWI834322B (zh) 比較器檢測電路及其檢測方法
US11177799B2 (en) Debounce circuit with noise immunity and glitch event tracking
US11374576B1 (en) Self-diagnostic counter
WO2020035937A1 (ja) 放射線計測装置
US20220146576A1 (en) Clock self-testing method and associated circuit
JP6386216B2 (ja) ノイズ除去回路およびノイズ除去方法