TWI707544B - 訊號偵測器與訊號偵測方法 - Google Patents

訊號偵測器與訊號偵測方法 Download PDF

Info

Publication number
TWI707544B
TWI707544B TW107141736A TW107141736A TWI707544B TW I707544 B TWI707544 B TW I707544B TW 107141736 A TW107141736 A TW 107141736A TW 107141736 A TW107141736 A TW 107141736A TW I707544 B TWI707544 B TW I707544B
Authority
TW
Taiwan
Prior art keywords
signal
detection
generate
signals
clock
Prior art date
Application number
TW107141736A
Other languages
English (en)
Other versions
TW202021274A (zh
Inventor
董明輝
陳韋旗
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW107141736A priority Critical patent/TWI707544B/zh
Priority to US16/430,536 priority patent/US10887058B2/en
Publication of TW202021274A publication Critical patent/TW202021274A/zh
Application granted granted Critical
Publication of TWI707544B publication Critical patent/TWI707544B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

訊號偵測器包含複數超取樣電路系統以及偵測電路系統。複數超取樣電路系統用以自一通道接收一第一訊號與一第二訊號，並根據複數個時脈訊號對該第一訊號與該第二訊號依序取樣以產生複數個訊號差值，並比較該些訊號差值與一參考差值以產生複數個偵測訊號。偵測電路系統用以根據該些偵測訊號產生一雜訊指示訊號，以指示該第一訊號與該第二訊號是否為雜訊。

Description

訊號偵測器與訊號偵測方法
本案是有關於一種訊號偵測器與訊號偵測方法，且特別是有關於用於判別經通道傳輸的訊號之訊號偵測器與訊號偵測方法。
在高速傳輸的應用中，符元間干擾(Intersymbol interference,ISI)是一種常見的現象。ISI會降低資料的正確性，並可能造成系統中部份電路誤判資料而執行不正確的操作。
為了解決上述問題，本案之一些態樣提供一種訊號偵測器，其包含複數超取樣電路系統以及偵測電路系統。複數超取樣電路系統用以自一通道接收一第一訊號與一第二訊號，並根據複數個時脈訊號對該第一訊號與該第二訊號依序取樣以產生複數個訊號差值，並比較該些訊號差值與一參考差值以產生複數個偵測訊號。偵測電路系統用以根據該些偵測訊號產生一雜訊指示訊號，以指示該第一訊號與該第二訊號是否為 雜訊。
一種訊號偵測方法，其包含下列操作：根據複數個時脈訊號對自一通道傳輸的一第一訊號與一二第二訊號依序取樣以產生複數個訊號差值，並比較該些訊號差值與一參考差值以產生複數個偵測訊號；以及根據該些偵測訊號產生一雜訊指示訊號，以指示該第一訊號與該第二訊號是否為雜訊。
綜上所述，本案實施例提供的訊號偵測器與訊號偵測方法可利用超取樣的方式來辨識自通道所接收的訊號，以避免因符元間干擾的影響而誤判訊號為雜訊。
100‧‧‧訊號偵測器
120‧‧‧超取樣電路系統
140‧‧‧偵測電路系統
100A‧‧‧通道
SI1、SI2‧‧‧訊號
DT0~DT2‧‧‧偵測訊號
P0~P2‧‧‧時脈訊號
△VREF‧‧‧參考差值
140‧‧‧偵測電路系統
142‧‧‧或閘電路
SND‧‧‧雜訊指示訊號
160‧‧‧同步輸出電路系統
162‧‧‧D型正反器電路
FE1‧‧‧下降邊緣
222、224‧‧‧取樣電路
226‧‧‧運算電路
SD0~SD2‧‧‧訊號差值
228‧‧‧比較器電路
VCM‧‧‧共模電壓
VREF+、VREF-‧‧‧參考電壓
TP1~TP3‧‧‧位元期間
310、320‧‧‧波形
330‧‧‧波形
PD1、PD2‧‧‧相位差
TPD‧‧‧總期間
400‧‧‧訊號偵測方法
S410、S420‧‧‧操作
V1、V2‧‧‧訊號值
本案所附圖式之說明如下：第1圖為根據本案的一些實施例所繪示之訊號偵測器的示意圖；第2圖為根據本案一些實施例所繪製如第1圖中的多個超取樣電路系統的電路示意圖；第3圖為根據本案一些實施例所繪製如第1圖中的多個訊號以及多個時脈訊號的波形示意圖；以及第4圖為根據本案的一些實施例所繪示之訊號偵測方法的流程圖。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本說明書的內容中包含 任一於此討論的詞彙之使用例子僅為示例，不應限制到本揭示內容之範圍與意涵。同樣地，本揭示內容亦不僅以於此說明書所示出的各種實施例為限。
在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本案的本意。本文中所使用之『與/或』包含一或多個相關聯的項目中的任一者以及所有組合。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
於本文中，用語『電路系統(circuitry)』泛指包含一或多個電路(circuit)所形成的單一系統。用語『電路』泛指由一或多個電晶體與/或一或多個主被動元件按一定方式連接以處理訊號的物件。
參照第1圖，第1圖為根據本案的一些實施例所繪示之訊號偵測器100的示意圖。於一些實施例中，訊號偵測器100可應用於高速傳輸系統，以判別所接收的訊號為資料或是雜訊，但本案並不以此為限。
於一些實施例中，訊號偵測器100包含多個超取樣電路系統120與偵測電路系統140。多個超取樣電路系統120 自通道100A接收訊號SI1與訊號SI2。於一些實施例中，訊號SI1與訊號SI2可為差動訊號，並載有一特定資料。於一些實施例中，通道100A為電路板之間的訊號路徑或可為連接序列傳輸系統的訊號纜線，但本案並不以此為限。
多個超取樣電路系統120根據多個時脈訊號P0~P2對訊號SI1與訊號SI2取樣，以產生多個訊號差值(如後第2圖中的SD0~SD2)。多個超取樣電路系統120更比較多個訊號差值與參考差值△VREF，以產生多個偵測訊號DT0~DT2。
偵測電路系統140耦接至多個超取樣電路系統120，以接收多個偵測訊號DT0~DT2。偵測電路系統140用以根據多個偵測訊號DT0~DT2產生雜訊指示訊號SND，以指示接收到的訊號SI1與SI2是否為雜訊。於一些實施例中，偵測電路系統140可由或閘電路142實施，但本案並不以此為限。於一些實施例中，雜訊指示訊號SND可用於判斷是否啟動系統的省電機制。
於一些實施例中，訊號偵測器100可更包含多個同步輸出電路系統160。多個同步輸出電路系統160耦接於多個超取樣電路系統120與偵測電路系統140之間。多個同步輸出電路系統160分別接收多個偵測訊號DT0~DT2，並根據多個時脈訊號P0~P2中的最後時脈訊號P2輸出接收到的偵測訊號DT0~DT2至偵測電路系統140。於一些實施例中，同步輸出電路系統160可由D型正反器電路162實施。於一些實施例中，D型正反器電路162可設置為負緣觸發，以響應於時脈訊號P2的下降邊緣輸出(如後第3圖的下降邊緣FE1)接收到的偵 測訊號DT0~DT2至偵測電路系統140。上述關於同步輸出電路系統160用於示例，且本案並不以此為限。各種類型的同步輸出電路系統160皆為本案所涵蓋的範圍。
以下段落將以說明上述多個電路之實施方式，但本案並不以後述實施例為限。
參照第2圖，第2圖為根據本案一些實施例所繪製如第1圖中的多個超取樣電路系統120的電路示意圖。為易於理解，第1~2圖中的類似元件將指定為相同編號。
每一超取樣電路系統120包含多個取樣電路222與224、運算電路226以及比較器電路228。為易於說明，以下段落以第2圖中根據時脈訊號P0操作的超取樣電路系統120為例說明，應當理解，下述的相關操作與設置方式可類推至其他超取樣電路系統120，故不重複贅述。
取樣電路222根據多個時脈訊號P0~P2中的對應時脈訊號P0對訊號SI1取樣，以產生訊號值V1。取樣電路224根據對應時脈訊號P0對訊號SI2取樣，以產生訊號值V2。於一些實施例中，取樣電路222與224可由電容切換電路實現，但本案並不以此為限。
運算電路226耦接至取樣電路222與224，以接收訊號值V1與V2。於一些實施例中，運算電路226用以計算訊號值V1與V2之間的差值，以產生多個訊號差值SD0~SD2中的對應訊號差值SD0。於一些實施例中，運算電路226可由減法器實現，但本案並不以此為限。
比較器電路228耦接至運算電路226，以接收對應 訊號差值SD0。於一些實施例中，比較器電路228比較對應訊號差值SD0與參考差值△VREF，以產生多個偵測訊號DT0~DT2中的對應偵測訊號DT0，並傳輸至第1圖中對應的同步輸出電路系統160。例如，當訊號差值SD0大於參考差值△VREF時，比較器電路228輸出具有邏輯值1的偵測訊號DT0。於此條件下，根據時脈訊號P0所取樣到的訊號SI1與SI2可被判定為資料。反之，當訊號差值SD0小於或等於參考差值△VREF時，比較器電路228輸出具有邏輯值0的偵測訊號DT0。
參照第3圖，第3圖為根據本案一些實施例所繪製如第1圖中的多個訊號SI1、SI2以及多個時脈訊號P0~P2的波形示意圖。為易於理解，第1圖與第3圖中的類似元件將指定為相同編號。
於第3圖中，參考電壓VREF+與參考電壓VREF-之間的電壓差為參考差值△VREF，共模電壓VCM為訊號SI1與SI2之間的共模電壓，其中，當訊號SI1與SI2之間的差值大於參考差值△VREF，訊號SI1與訊號SI2被視為載有特定資料；反之，當訊號SI1與SI2之間的差值小於參考差值△VREF，訊號SI1與訊號SI2被視為無載有資料，於此情況下，訊號SI1與SI2被視為雜訊。
舉例來說，若在位元期間的中心點進行取樣(如於位元期間TP2中，利用時脈P1的升緣進行取樣)，如波形310所示，因訊號SI1與SI2之間的差值大於參考差值△VREF，訊號SI1與訊號SI2載有特定資料，此特定資料在位元期間TP1、TP2與TP3的位元依序為1、0、1。反之，如波形320所示，若 是訊號SI1與SI2之間的差值將明顯小於或等於參考差值△VREF，於此條件下，訊號SI1與SI2將被判定為雜訊。
於一些情況下，如波形330所示，因為通道100A引入的符元間干擾(Intersymbol interference,ISI)，訊號SI1與SI2在位元期間TP2時出現失真。於一些相關技術中，僅在欲偵測的訊號(例如為訊號SI1與訊號SI2)的單一位元期間(例如為位元期間TP2)進行單次取樣(如僅用時脈P1進行單次取樣)，在波形330的情況下，此些相關技術可能會將訊號SI1與訊號SI2被誤判為雜訊。
於一些實施例中，多個時脈訊號P0~P2之間依序設置有多個相位差PD1與PD2。於一些實施例中，多個相位差PD1與PD2的總期間TPD設置以小於或等於訊號SI1或SI2的一個位元期間(例如為位元期間TP2)。於一些實施例中，多個時脈訊號P0~P2之間的相位差數量於訊號SI1或SI2的單一位元期間大於或等於1。換言之，訊號SI1或SI2在每一位元期間至少依序被取樣兩次。例如，如第3圖所示，多個超取樣電路系統120中的多個取樣電路222可依據時脈訊號P0、P1與P2的上升邊緣依序對訊號SI1取樣。
相較於上述相關技術，藉由上述設置方式，訊號SI1或SI2在每一位元期間至少依序被取樣兩次。如此，偵測電路系統140可根據多個不同時間點所取樣的訊號值來判別訊號SI1或SI2是否為雜訊。如此，可避免訊號SI1與SI2因ISI的影響被誤判為雜訊。
例如，若偵測訊號DT0~DT2皆為邏輯值0，代表 不同時間點所取樣到的訊號差值SD0~SD2皆小於參考差值△VREF。於此條件下，偵測電路系統140輸出具有邏輯值0的雜訊指示訊號SND，以指示訊號SI1或SI2為雜訊。反之，若偵測訊號DT0~DT2有一者不為邏輯值0，偵測電路系統140輸出具有邏輯值1的雜訊指示訊號SND，以指示訊號SI1與SI2為資料。
上述例子以3個時脈訊號P0~P2為例說明，但本案並不以此為限。於不同實施例中，訊號偵測器100可設置以根據2個或2個以上的時脈訊號執行相關操作。
參照第4圖，第4圖為根據本案的一些實施例所繪示之訊號偵測方法400的流程圖。為易於理解，以下說明將一併參照第1圖的訊號偵測器100。
於操作S410，自通道100A接收訊號SI1與訊號SI2，並根據多個時脈訊號P0~P2對訊號SI1與訊號SI2依序取樣以產生多個訊號差值SD0~SD2，並比較該些訊號差值SD0~SD2與參考差值△VREF以產生多個偵測訊號DT0~DT2。
於操作S420，根據多個偵測訊號DT0~DT2產生一雜訊指示訊號SND，以指示訊號SI1與SI2是否為雜訊。
上述兩個操作之說明可參考前述第1~3圖的描述，故於此不再重複贅述。上述訊號偵測方法400的多個操作僅為示例，並非限於上述示例的順序執行。在不違背本揭示內容的各實施例的操作方式與範圍下，在訊號偵測方法400下的各種操作當可適當地增加、替換、省略或以不同順序執行。
綜上所述，本案實施例提供的訊號偵測器與訊號 偵測方法可利用超取樣的方式來辨識自通道所接收的訊號，以避免因ISI影響而誤判訊號為雜訊。
雖然本案已以實施方式揭露如上，然其並非限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧訊號偵測器
120‧‧‧超取樣電路系統
140‧‧‧偵測電路系統
100A‧‧‧通道
SI1、SI2‧‧‧訊號
DT0~DT2‧‧‧偵測訊號
P0~P2‧‧‧時脈訊號
△VREF‧‧‧參考差值
140‧‧‧偵測電路系統
142‧‧‧或閘電路
SND‧‧‧雜訊指示訊號
160‧‧‧同步輸出電路系統
162‧‧‧D型正反器電路

Claims (10)

  1. 一種訊號偵測器，包含：複數超取樣電路系統，用以自一通道接收一第一訊號與一第二訊號，並依序根據複數個時脈訊號對該第一訊號與該第二訊號兩者取樣以產生複數個訊號差值，並比較該些訊號差值與一參考差值以產生複數個偵測訊號；以及一偵測電路系統，用以根據該些偵測訊號產生一雜訊指示訊號，以指示該第一訊號與該第二訊號是否為雜訊。
  2. 如請求項1所述的訊號偵測器，其中該些複數超取樣電路系統每一者包含：一第一取樣電路，用以根據該些時脈訊號中的一對應時脈訊號對該第一訊號取樣，以產生一第一訊號值；一第二取樣電路，用以根據該對應時脈訊號對該第二訊號取樣，以產生一第二訊號值；一運算電路，用以計算該第一訊號值與該第二訊號值之間的一差值，以產生該些訊號差值中的一對應訊號差值；以及一比較器電路，用以比較該對應訊號差值與該參考差值，以產生該些偵測訊號中的一對應偵測訊號。
  3. 如請求項1所述的訊號偵測器，其中該偵測電路系統包含：一或閘電路，用以根據該些偵測訊號產生該雜訊指示訊 號。
  4. 如請求項1所述的訊號偵測器，更包含：複數個同步輸出電路系統，分別耦接至該些超取樣電路系統以接收該些偵測訊號，並用以根據該些時脈訊號中之一最後時脈訊號輸出該些偵測訊號至該偵測電路系統。
  5. 如請求項1所述的訊號偵測器，其中該些時脈訊號之間具有複數個相位差，且該些相位差的總期間小於或等於該第一訊號或該第二訊號中的一位元期間。
  6. 一種訊號偵測方法，包含：依序根據複數個時脈訊號對自一通道傳輸的一第一訊號與一二第二訊號兩者取樣以產生複數個訊號差值，並比較該些訊號差值與一參考差值以產生複數個偵測訊號；以及根據該些偵測訊號產生一雜訊指示訊號，以指示該第一訊號與該第二訊號是否為雜訊。
  7. 如請求項6所述的訊號偵測方法，其中產生該些偵測訊號包含：根據該些時脈訊號中的一對應時脈訊號對該第一訊號取樣，以產生一第一訊號值；根據該對應時脈訊號對該第二訊號取樣，以產生一第二訊號值； 計算該第一訊號值與該第二訊號值之間的一差值，以產生該些訊號差值中的一對應訊號差值；以及比較該對應訊號差值與該參考差值，以產生該些偵測訊號中的一對應偵測訊號。
  8. 如請求項6所述的訊號偵測方法，其中產生該雜訊指示訊號包含：藉由一或閘電路根據該些偵測訊號產生該雜訊指示訊號。
  9. 如請求項6所述的訊號偵測方法，更包含：根據該些時脈訊號中之一最後時脈訊號輸出該些偵測訊號。
  10. 如請求項6所述的訊號偵測方法，其中該些時脈訊號之間具有複數個相位差，且該些相位差的一總期間小於或等於該第一訊號或該第二訊號的一位元期間。
TW107141736A 2018-11-22 2018-11-22 訊號偵測器與訊號偵測方法 TWI707544B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107141736A TWI707544B (zh) 2018-11-22 2018-11-22 訊號偵測器與訊號偵測方法
US16/430,536 US10887058B2 (en) 2018-11-22 2019-06-04 Signal detector and signal detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107141736A TWI707544B (zh) 2018-11-22 2018-11-22 訊號偵測器與訊號偵測方法

Publications (2)

Publication Number Publication Date
TW202021274A TW202021274A (zh) 2020-06-01
TWI707544B true TWI707544B (zh) 2020-10-11

Family

ID=70770032

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141736A TWI707544B (zh) 2018-11-22 2018-11-22 訊號偵測器與訊號偵測方法

Country Status (2)

Country Link
US (1) US10887058B2 (zh)
TW (1) TWI707544B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI334273B (en) * 2007-05-22 2010-12-01 Faraday Tech Corp Signal detection circuit with deglitch and method thereof
TWI493889B (zh) * 2011-12-21 2015-07-21 Intel Corp 低功率消雜訊電路、使用低功率消雜訊電路來偵測訊號之方法、及計算系統
TW201601040A (zh) * 2014-06-26 2016-01-01 矽創電子股份有限公司 電容電壓資訊感測電路及其相關抗雜訊觸控電路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8090971B2 (en) * 2007-12-04 2012-01-03 Synopsys, Inc. Data recovery architecture (CDR) for low-voltage differential signaling (LVDS) video transceiver applications
US7899649B1 (en) * 2008-03-24 2011-03-01 Altera Corporation Signal detect for high-speed serial interface
US8611487B2 (en) * 2011-06-30 2013-12-17 Intel Mobile Communications GmbH Enhanced phase discriminator for fast phase alignment
JP6149431B2 (ja) * 2013-03-08 2017-06-21 住友ベークライト株式会社 医療用機器、カテーテルおよび医療用機器の製造方法
US20180302264A1 (en) * 2017-04-17 2018-10-18 Intel Corporation Hybrid clock data recovery circuitry for pulse amplitude modulation schemes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI334273B (en) * 2007-05-22 2010-12-01 Faraday Tech Corp Signal detection circuit with deglitch and method thereof
TWI493889B (zh) * 2011-12-21 2015-07-21 Intel Corp 低功率消雜訊電路、使用低功率消雜訊電路來偵測訊號之方法、及計算系統
TW201601040A (zh) * 2014-06-26 2016-01-01 矽創電子股份有限公司 電容電壓資訊感測電路及其相關抗雜訊觸控電路

Also Published As

Publication number Publication date
US20200169360A1 (en) 2020-05-28
TW202021274A (zh) 2020-06-01
US10887058B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
US8243866B2 (en) Analog baud rate clock and data recovery
US6240523B1 (en) Method and apparatus for automatically determining the phase relationship between two clocks generated from the same source
US20080181289A1 (en) Digital signal analysis with evaluation of selected signal bits
JPH0129093B2 (zh)
US7721134B2 (en) Method for on-chip diagnostic testing and checking of receiver margins
US8290750B1 (en) Signal detect for high-speed serial interface
US7757142B2 (en) Self-synchronizing pseudorandom bit sequence checker
US11255906B2 (en) Test device and method with built-in self-test logic
TWI707544B (zh) 訊號偵測器與訊號偵測方法
US7137061B2 (en) Method and device for signaling a transmission fault on a data line
US8989318B2 (en) Detecting circuit and related detecting method
US6194965B1 (en) Differential signal detection circuit
CN111239476B (zh) 信号检测器与信号检测方法
US7671602B1 (en) Method and apparatus for cross-point detection
US8368419B2 (en) Assessment of on-chip circuit based on eye-pattern asymmetry
KR20110077541A (ko) 인터페이스 장치 및 방법
CN110763974B (zh) 突波量测装置与突波量测方法
CN113300702B (zh) 一种信号抖动分离电路及方法
TWI710770B (zh) 突波偵測裝置與突波偵測方法
KR20080028656A (ko) 반도체 장치의 데이터 수신기의 기준 전압 발생 장치 및방법
KR102683781B1 (ko) 아이 오프닝 모니터의 킥백 노이즈 저감이 가능한 통신회로
US6559682B1 (en) Dual-mixer loss of signal detection circuit
CN108551344A (zh) 双采样模数转化电路
US8891717B1 (en) Method and system for comparing digital values
JP2002094577A (ja) 受信回路