TWI807031B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI807031B
TWI807031B TW108117604A TW108117604A TWI807031B TW I807031 B TWI807031 B TW I807031B TW 108117604 A TW108117604 A TW 108117604A TW 108117604 A TW108117604 A TW 108117604A TW I807031 B TWI807031 B TW I807031B
Authority
TW
Taiwan
Prior art keywords
insulating film
interlayer insulating
wafer
semiconductor substrate
semiconductor device
Prior art date
Application number
TW108117604A
Other languages
English (en)
Other versions
TW202013663A (zh
Inventor
宇都宮裕之
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW202013663A publication Critical patent/TW202013663A/zh
Application granted granted Critical
Publication of TWI807031B publication Critical patent/TWI807031B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

本發明的半導體裝置包括：半導體基板（101），包含電路區域（CR）及鄰接於所述電路區域（CR）而設置的晶片外周區域（PR）；第一層間絕緣膜（102），設置於半導體基板（101）上；第二層間絕緣膜（104），設置於第一層間絕緣膜（102）上；第一階差（ST1），於晶片外周區域（PR）中，以晶片外周區域（PR）側低於電路區域（CR）側的方式，設置於半導體基板（101）與第一層間絕緣膜（102）之間；以及第二階差（ST2），於晶片外周區域（PR）中，位於較第一階差（ST1）更靠電路區域（CR）側，且設置於第二層間絕緣膜（104）。

Description

半導體裝置
本發明是有關於一種半導體裝置。
形成有半導體裝置的半導體基板(半導體晶圓)通常包括多個晶片區域、及用於藉由切割使多個晶片區域單片化為各半導體晶片的區域(以下，亦稱為劃線)。已知於使用刀片切割半導體基板的情況下，自切割面出現裂紋。因此，劃線的寬度必須除切口(刀片)寬度以外，亦考慮裂紋擴展的寬度來設定。但是，當裂紋擴展的寬度大，而切口寬度加上其值時，存在劃線變廣，從而晶片尺寸變大的問題。
因此，提出了各種設置如下結構的方法：抑制於電路區域與劃線的邊界附近，藉由切割自劃線擴展而來的裂紋向電路區域擴展。
作為所述方法之一，於專利文獻1(特別是參照圖4)中，設置以與淺溝槽隔離(shallow trench isolation，STI)分離區域同時地跨越晶片區域與劃線的方式形成的裂紋防禦絕緣膜；以及於所述裂紋防禦絕緣膜上積層包含金屬的接觸層與配線層而形成的裂紋防禦環。藉此，於裂紋(以下，亦稱為基板裂紋)自劃線穿過半導體基板內而傳播而來的情況下，使所述基板裂紋自裂 紋防禦絕緣膜的側面向沿著裂紋防禦環的側面的路徑傳播，而向上方引導。
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利第5830843號說明書
然而，若裂紋傳播且沿著裂紋防禦環的側面擴展，則構成裂紋防禦環的金屬層露出。藉此，金屬層引起氧化膨脹，成為新裂紋的起點，而導致可靠性下降。
因此，本發明的目的在於提供一種可維持可靠性且防止由切割導致的裂紋到達半導體晶片的電路區域的半導體裝置。
本發明的半導體的特徵在於包括：半導體基板，包含電路區域及鄰接於所述電路區域而設置的晶片外周區域；第一層間絕緣膜，設置於所述半導體基板上；第二層間絕緣膜，設置於所述第一層間絕緣膜上；第一階差，於所述晶片外周區域，以所述晶片外周區域側低於所述電路區域側的方式，設置於所述半導體基板與所述第一層間絕緣膜的邊界部；以及第二階差，於所述晶片外周區域，位於較所述第一階差更靠所述電路區域側，且設置於所述第二層間絕緣膜。
根據本發明，可防止由切割產生的裂紋到達電路區域。
100:半導體晶片
100c:晶片區域
101:半導體基板
102、103、104:層間絕緣膜
105:鈍化膜
106:有機絕緣膜
110:密封環
111、113、115、151、153、155:金屬插頭
112、114、116、152、154、156:金屬膜
120:劃線
130:LOCOS膜
140:STI膜
150:金屬結構體
CR:電路區域
A:距離
B:最小距離
C-C:線
D:水平距離
DL:切割線
DS:切割面
PO1:階差ST1的起點
PO2:階差ST2的起點
PR:晶片外周區域
ST1、ST2:階差
TR、TR1、TR2:槽
圖1(a)是表示根據本發明實施形態的晶圓狀態下的半導體裝置的平面圖，圖1(b)是表示圖1(a)所示的晶圓狀態下的半導體裝置被單片化為多個半導體晶片的狀態的平面圖。
圖2是沿著圖1(b)的C-C線的剖面圖。
圖3(a)是表示設置於半導體基板與層間絕緣膜的邊界部的階差的例子的剖面圖，圖3(b)是表示設置於半導體基板與層間絕緣膜的邊界部的階差的進而另一例的剖面圖。
圖4是用於說明設置於半導體基板與層間絕緣膜的邊界部的階差、設置於上層的層間絕緣膜的階差與密封環的位置關係的剖面圖。
圖5是表示切割的切斷深度與基板裂紋的起點的最大深度的關係的圖。
圖6是表示基板裂紋的起點的深度與基板裂紋的擴展的寬度的關係的圖。
圖7是表示於本發明實施形態的半導體裝置中設置於上層的層間絕緣膜的階差的第一變形例的圖。
圖8是表示於本發明實施形態的半導體裝置中設置於上層的層間絕緣膜的階差的第二變形例的圖。
圖9是表示本發明實施形態的半導體裝置的變形例的圖。
以下，一邊參照圖式一邊對用以實施本發明的形態進行詳細說明。
圖1(a)是表示根據本發明實施形態的晶圓狀態下的半導體裝置的平面圖，圖1(b)是表示圖1(a)所示的晶圓狀態下的半導體裝置被單片化為多個半導體晶片100的狀態的平面圖。
如圖1(a)所示，本實施形態的半導體裝置於晶圓狀態下包括以虛線表示的多個晶片區域100c，於各晶片區域100c設置有密封環110。於各密封環110的外側設置有劃線120。圖1(a)所示的晶圓狀態下的半導體裝置被切割刀沿著劃線120切斷，如圖1(b)所示，由切割線DL分割，而單片化為多個半導體晶片100。經單片化的半導體晶片100分別具有包含密封環110的電路區域CR及鄰接於電路區域CR，以包圍電路區域CR的方式設置的晶片外周區域PR。
圖2是表示本實施形態的半導體裝置的結構的圖，且是沿著圖1(b)的C-C線的剖面圖。
如圖2所示，本實施形態的半導體裝置包括：半導體基板101、設置於半導體基板101的電路區域CR的密封環110、積層於半導體基板101上的層間絕緣膜102、層間絕緣膜103、層間絕緣膜104、形成於層間絕緣膜104上的包含氮化矽膜等的鈍化膜105、以及形成於鈍化膜105上的包含聚醯亞胺等的有機絕緣膜106。
密封環110包含：金屬插頭111，與半導體基板101連接且設置於層間絕緣膜102；金屬膜112，與金屬插頭111連接且設置於層間絕緣膜102上；金屬插頭113，與金屬膜112連接且設置於層間絕緣膜103；金屬膜114，與金屬插頭113連接且設置於層間絕緣膜103上；金屬插頭115，與金屬膜114連接且設置於層間絕緣膜104；以及金屬膜116，與金屬插頭115連接且設置於層間絕緣膜104上。最上層的金屬膜116被鈍化膜105覆蓋。
進而，半導體裝置包括：階差ST1，於晶片外周區域PR，以晶片外周區域PR側低於電路區域CR側的方式設置於半導體基板101與層間絕緣膜102(亦稱為第一層間絕緣膜)的邊界部，以及階差ST2，於晶片外周區域PR，位於較階差ST1更靠電路區域CR側，且設置於層間絕緣膜104(亦稱為第二層間絕緣膜)。此處，階差ST1包含設置於半導體基板101的表面的矽局部氧化(local oxidation of silicon，LOCOS)膜130自半導體基板101的表面突出的部分的晶片外周區域PR側的傾斜部。
根據如以上所述般構成的本實施形態的半導體裝置，於如圖1(b)所示般沿著切割線DL將圖1(a)所示的晶圓狀態下的半導體裝置切斷的情況下，可獲得如以下般的效果。
於圖2中，晶片外周區域PR的與電路區域CR相反側的端部為切割面DS。進行切割，當於切割面DS中於半導體基板101產生基板裂紋時，該基板裂紋自此向上方擴展，並到達半導體基板101與層間絕緣膜102的界面。於是，半導體基板101與層 間絕緣膜102的界面為密接力弱的部位，因此裂紋自此逐漸於該界面向電路區域CR擴展而不是向上方擴展。另外，於切割面DS中於半導體基板101與層間絕緣膜102的界面產生的裂紋亦因同樣的理由於該界面直接逐漸向電路區域CR擴展。當該些裂紋到達階差ST1時，以此為契機，裂紋的擴展方向向上方變化。另外，階差ST2成為應力特別集中的部位，因此裂紋被向設置於層間絕緣膜104的階差ST2引導，而到達層間絕緣膜104的表面。因此，可防止裂紋到達電路區域CR。
圖2表示了將設置於半導體基板101的表面的LOCOS膜130自半導體基板101的表面突出的部分的晶片外周區域PR側的傾斜部用作階差ST1的例子，但階差ST1的構成不限於此。
階差ST1例如亦可藉由如圖3(a)及圖3(b)所示般的結構來實現。
圖3(a)是與將圖2所示的階差ST1部分放大的圖對應的圖，且表示了階差ST1的另一例。於本例中，半導體基板101的表面以晶片外周區域PR側低於電路區域CR側的方式被下挖，該經下挖的部分成為階差ST1。
圖3(b)是與將圖2所示的階差ST1部分放大的圖對應的圖，且是階差ST1的進而另一例的圖。於本例中，將STI膜140自半導體基板101的表面突出的部分的晶片外周區域側的側面部設為階差ST1，所述STI膜140埋入於半導體基板101並且以其上部自半導體基板101的表面突出的方式形成。於該例的情 況下，STI膜140與層間絕緣膜102的界面的密接力較STI膜140與半導體基板101的界面的密接力弱，因此與圖3(a)所示的例子相比較，裂紋的擴展方向容易進一步向上方變化。再者，可以說關於使用圖2所示的LOCOS膜130構成階差ST1的例子亦同樣。
如此，階差ST1可藉由各種構成來實現，並不限於圖2、圖3(a)及圖3(b)所示的構成。
接著，使用圖4，對階差ST1、階差ST2與密封環110的較佳位置關係進行說明。
如圖4所示，本實施形態的半導體裝置於電路區域CR的與晶片外周區域PR鄰接的區域，於半導體基板101上，包括用於防濕的密封環110。但是，密封環110如上所述包含金屬插頭與金屬膜的積層，可成為應力集中的部位，因此亦可成為裂紋的到達點。自切割面DS出現的裂紋到達密封環110，構成密封環110的金屬膜或金屬插頭露出，若存在如此般的情況，則有可能自此產生新的裂紋，而不理想。
因此，於本實施形態中，以自階差ST1的起點PO1至階差ST2的起點PO2為止的距離A較自階差ST1的起點PO1至密封環110為止的最小距離B短(A<B)的方式，配置階差ST1及階差ST2。藉此，可使應力集中於較密封環110更靠階差ST2，而可將裂紋引導至層間絕緣膜104表面的階差ST2。
此處，階差ST1與階差ST2之間的距離A的調整不僅可於X方向，而且亦可於Y方向上調整。即，例如，亦可藉由將 階差ST2下挖至層間絕緣膜103為止，來縮短距離A。
接著，使用圖5及圖6，對階差ST1的較佳位置進行說明。
圖5是表示測定使切割的切斷深度變化時的基板裂紋的起點的最大深度的結果的圖。根據圖5可知，即便使切割的切斷深度變化，基板裂紋的起點的最大深度雖然存在不均但大致固定值。
圖6是表示測定基板裂紋的起點的深度與於各深度基板裂紋擴展的寬度的結果的圖。根據圖6可知，基板裂紋的起點的深度與基板裂紋擴展的寬度的比率大致為1：1(角度45度)，將基板裂紋的起點的深度設為x，將基板裂紋擴展的寬度設為y，若對圖6的圖表進行線性近似，則x與y的關係大致為y=1.06x+1.8。
根據圖5可推測，基板裂紋的起點的最大深度的最大值大致為12μm，因此根據上述式子，基板裂紋自切割面擴展的寬度最大為14.52μm，因此為了使階差ST1更有效地發揮功能，理想的是將自切割面DS至階差ST1為止的水平距離D(參照圖2)設為15μm以上。
接著，使用圖7及圖8對本實施形態的半導體裝置中，設置於上層的層間絕緣膜的階差ST2的第一變形例及第二變形例進行說明。
於第一變形例中，如圖7所示相對於圖2所示的例子，鈍化膜105於晶片外周區域PR亦覆蓋層間絕緣膜104，於晶片外 周區域PR，形成有自鈍化膜105表面到達層間絕緣膜104的槽TR。藉此，於本變形例中，槽TR的晶片外周區域PR側的內側面作為階差ST2發揮功能。所述構成即便是以晶片外周區域PR側高於電路區域CR側的方式形成的階差ST2，亦與圖2所示的例子同樣地，階差ST2成為應力特別集中的部位，與圖2所示的階差ST2同樣地發揮功能。因此，於晶片外周區域PR中鈍化膜105必須覆蓋層間絕緣膜104的情況下等，亦可如所述般構成階差ST2。
於第二變形例中，如圖8所示，包括形成於鈍化膜105的槽TR1及於槽TR1的下方，具有較設置於層間絕緣膜104的槽TR1窄的寬度的槽TR2，來代替圖7所示的變形例的槽TR。藉此，於本變形例中，槽TR2的晶片外周區域PR側的內側面作為階差ST2發揮功能。於本實施形態中，構成密封環110的金屬膜為三層(112、114、116)，因此形成於電路區域CR的金屬配線層(未圖示)亦為三層，但，例如形成於電路區域CR的金屬配線層為更多層，伴隨於此，層間絕緣膜亦成為更多層，藉此，於為了縮短圖4所示的自階差ST1的起點PO1至階差ST2的起點PO2為止的距離A，而難以自最上層的層間絕緣膜一次性地挖深的槽的情況下，根據本變形例，可藉由自上層的層間絕緣膜起依次階段性地形成槽，而容易地縮短距離A。
圖9是表示本發明實施形態的半導體裝置的變形例。
如圖9所示，本變形例的半導體裝置於圖2所示的半導體裝置的晶片外周區域PR，於階差ST2與密封環110之間更包括 金屬結構體150而構成。
金屬結構體150包含：金屬插頭151，與半導體基板101連接且設置於層間絕緣膜102；金屬膜152，與金屬插頭151連接且設置於層間絕緣膜102上；金屬插頭153，與金屬膜152連接且設置於層間絕緣膜103；金屬膜154，與金屬插頭153連接且設置於層間絕緣膜103上；金屬插頭155，與金屬膜154連接且設置於層間絕緣膜104；以及金屬膜156，與金屬插頭155連接且設置於層間絕緣膜104上。最上層的金屬膜156被鈍化膜105覆蓋。
根據本變形例，因存在金屬結構體150，而難以剝離層間絕緣膜102、層間絕緣膜103、層間絕緣膜104及鈍化膜105。因此，可使應力更集中於階差ST2。
以上，對本發明的實施形態進行了說明，但本發明不限定於上述實施形態，當然可於不脫離本發明的主旨的範圍內進行各種變更。
100:半導體晶片
100c:晶片區域
110:密封環
120:劃線
C-C:線
CR:電路區域
DL:切割線
PR:晶片外周區域

Claims (11)

  1. 一種半導體裝置，其特徵在於包括：半導體基板，包含電路區域及鄰接於所述電路區域而設置的晶片外周區域；第一層間絕緣膜，接觸於所述半導體基板的表面上；第二層間絕緣膜，設置於所述第一層間絕緣膜上；第一階差，於所述晶片外周區域，以所述晶片外周區域側低於所述電路區域側的方式，設置於所述半導體基板與所述第一層間絕緣膜的邊界部；以及第二階差，於所述晶片外周區域，位於較所述第一階差更靠所述電路區域側，且設置於所述第二層間絕緣膜。
  2. 如申請專利範圍第1項所述的半導體裝置，其中所述第一階差是設置於所述半導體基板的所述表面的矽局部氧化膜自所述半導體基板的所述表面突出的部分的所述晶片外周區域側的傾斜部。
  3. 如申請專利範圍第1項所述的半導體裝置，其中所述第一階差是所述半導體基板被下挖的部分。
  4. 如申請專利範圍第1項所述的半導體裝置，其中所述第一階差是淺溝槽隔離膜自所述半導體基板的表面突出的部分的所述晶片外周區域側的側面部，所述淺溝槽隔離膜埋入於所述半導體基板，並且以上部自所述半導體基板的表面突出的方式形成。
  5. 如申請專利範圍第1項至第4項中任一項所述的半導體 裝置，其中所述第二階差以所述晶片外周區域側低於所述電路區域側的方式設置。
  6. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其中所述第二階差以所述晶片外周區域側高於所述電路區域側的方式設置。
  7. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其更包括：第一槽，設置於所述第二層間絕緣膜，且所述第二階差是所述第一槽的形成於所述晶片外周區域側的階差部。
  8. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其更包括：第一槽，設置於所述第二層間絕緣膜；以及第二槽，於所述第二層間絕緣膜設置於所述第一槽的下方，具有較所述第一槽窄的寬度，且所述第二階差是所述第二槽的形成於所述晶片外周區域側的階差部。
  9. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其更包括：密封環，於所述電路區域的與所述晶片外周區域鄰接的區域，設置於所述半導體基板上，且自所述第一階差的起點至所述第二階差的起點為止的距離較 自所述第一階差的起點至所述密封環為止的最小距離短。
  10. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其中所述晶片外周區域的與所述電路區域相反側的端部為切割面，自所述切割面至所述第一階差為止的水平距離為15μm以上。
  11. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其中於所述晶片外周區域更包括：金屬結構體，設置於較所述第二階差更靠所述電路區域側的所述第一層間絕緣膜及所述第二層間絕緣膜中。
TW108117604A 2018-06-01 2019-05-22 半導體裝置 TWI807031B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-106048 2018-06-01
JP2018106048A JP6559841B1 (ja) 2018-06-01 2018-06-01 半導体装置

Publications (2)

Publication Number Publication Date
TW202013663A TW202013663A (zh) 2020-04-01
TWI807031B true TWI807031B (zh) 2023-07-01

Family

ID=66655163

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108117604A TWI807031B (zh) 2018-06-01 2019-05-22 半導體裝置

Country Status (6)

Country Link
US (1) US10840193B2 (zh)
EP (1) EP3576144B1 (zh)
JP (1) JP6559841B1 (zh)
KR (2) KR102696124B1 (zh)
CN (1) CN110556342B (zh)
TW (1) TWI807031B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7131155B2 (ja) * 2018-07-18 2022-09-06 サンケン電気株式会社 半導体装置
KR102506869B1 (ko) * 2018-08-30 2023-03-06 삼성전자주식회사 반도체 장치
JP7443097B2 (ja) 2020-03-09 2024-03-05 キオクシア株式会社 半導体ウェハおよび半導体チップ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620917A (en) * 1992-11-27 1997-04-15 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor memory device having a capacitor
US5885857A (en) * 1995-04-27 1999-03-23 Yamaha Corporation Semiconductor chip capable of suppressing cracks in the insulating layer

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5830843Y2 (ja) 1977-05-30 1983-07-07 ナショナル住宅産業株式会社 基礎石の据付装置
JPS5830843B2 (ja) 1979-03-01 1983-07-01 神鋼電機株式会社 段積みしたアルミインゴツトに対するパレツトインゴツトの供給装置
JPS5830843U (ja) 1981-08-22 1983-02-28 株式会社明電舎 渦電流式電気動力計
JP3366480B2 (ja) * 1995-02-27 2003-01-14 沖電気工業株式会社 半導体チップ
KR19990072936A (ko) * 1998-02-27 1999-09-27 가나이 쓰도무 아이솔레이터및그것을사용하는모뎀장치
JP3988679B2 (ja) * 2003-05-26 2007-10-10 カシオ計算機株式会社 半導体基板
JP2005142262A (ja) * 2003-11-05 2005-06-02 Toshiba Corp 半導体装置および半導体装置の製造方法
JP3962402B2 (ja) * 2003-11-10 2007-08-22 松下電器産業株式会社 半導体装置
CN100377353C (zh) * 2004-01-26 2008-03-26 雅马哈株式会社 半导体衬底
JP2006140404A (ja) * 2004-11-15 2006-06-01 Renesas Technology Corp 半導体装置
JP2006147626A (ja) * 2004-11-16 2006-06-08 Renesas Technology Corp 半導体装置
JP2009289891A (ja) * 2008-05-28 2009-12-10 Kawasaki Microelectronics Inc 半導体装置の製造方法
JP5830843B2 (ja) * 2010-03-24 2015-12-09 富士通セミコンダクター株式会社 半導体ウエハとその製造方法、及び半導体チップ
JP2012204444A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置及びその製造方法
WO2014013581A1 (ja) * 2012-07-19 2014-01-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR20150106420A (ko) * 2013-01-11 2015-09-21 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP6061726B2 (ja) * 2013-02-26 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置および半導体ウェハ
US8970008B2 (en) * 2013-03-14 2015-03-03 Infineon Technologies Ag Wafer and integrated circuit chip having a crack stop structure
JP6264211B2 (ja) * 2014-07-10 2018-01-24 住友電気工業株式会社 半導体装置の製造方法および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620917A (en) * 1992-11-27 1997-04-15 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor memory device having a capacitor
US5885857A (en) * 1995-04-27 1999-03-23 Yamaha Corporation Semiconductor chip capable of suppressing cracks in the insulating layer

Also Published As

Publication number Publication date
EP3576144A1 (en) 2019-12-04
EP3576144B1 (en) 2020-12-09
US20190371742A1 (en) 2019-12-05
CN110556342A (zh) 2019-12-10
US10840193B2 (en) 2020-11-17
KR20240023584A (ko) 2024-02-22
KR102696124B1 (ko) 2024-08-19
CN110556342B (zh) 2023-09-12
KR20190137694A (ko) 2019-12-11
TW202013663A (zh) 2020-04-01
JP2019212703A (ja) 2019-12-12
JP6559841B1 (ja) 2019-08-14

Similar Documents

Publication Publication Date Title
TWI807031B (zh) 半導體裝置
US8334582B2 (en) Protective seal ring for preventing die-saw induced stress
US8338917B2 (en) Multiple seal ring structure
JP5448304B2 (ja) 半導体装置
US20060055002A1 (en) Methods for enhancing die saw and packaging reliability
JP2006100317A (ja) 半導体装置
JP2005129717A (ja) 半導体装置
CN102468247A (zh) 附着聚酰亚胺层的密封环结构
JP4600563B2 (ja) 半導体装置及びその製造方法
US8581368B2 (en) Method for manufacturing semiconductor device, semiconductor chip, and semiconductor wafer
JP2008053559A (ja) 半導体装置およびその製造方法
JP5571283B2 (ja) 半導体装置
JP7131155B2 (ja) 半導体装置
JP2009076782A (ja) 半導体基板、その製造方法、および半導体チップ
JP2008041804A (ja) 半導体装置及びその製造方法
JP7483675B2 (ja) 半導体装置及び半導体装置の製造方法
JP5726989B2 (ja) 半導体装置
JP2022143676A (ja) 半導体装置
WO2023286692A1 (ja) 半導体ウェハ
US10950748B2 (en) Method for preventing crack extensions during lift-off process
JP2014220375A (ja) 半導体装置およびその製造方法
JP2005294677A (ja) 半導体装置
KR20240138768A (ko) 기계적 절삭을 이용한 반도체 칩 분할 방법 및 이를 통해 분할된 반도체 칩
CN112530982A (zh) Cmos图像传感器、封边圈结构及其形成方法
JP2006005213A (ja) 半導体装置の製造方法及び半導体装置