CN112530982A - Cmos图像传感器、封边圈结构及其形成方法 - Google Patents

Cmos图像传感器、封边圈结构及其形成方法 Download PDF

Info

Publication number
CN112530982A
CN112530982A CN201910891255.4A CN201910891255A CN112530982A CN 112530982 A CN112530982 A CN 112530982A CN 201910891255 A CN201910891255 A CN 201910891255A CN 112530982 A CN112530982 A CN 112530982A
Authority
CN
China
Prior art keywords
layer
metal
insulating
insulating layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910891255.4A
Other languages
English (en)
Other versions
CN112530982B (zh
Inventor
尹卓
李晓萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910891255.4A priority Critical patent/CN112530982B/zh
Publication of CN112530982A publication Critical patent/CN112530982A/zh
Application granted granted Critical
Publication of CN112530982B publication Critical patent/CN112530982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请提供一种封边圈结构及其形成方法，CMOS图像传感器。所述封边圈结构形成于感光晶圆的封边圈区，所述封边圈区包括内部及金属绝缘层，所述内部及金属绝缘层中形成有金属连接线，所述封边圈结构包括：依次形成于所述内部及金属绝缘层上的晶背硅层、第一绝缘层和阻挡层；形成于所述晶背硅层、第一绝缘层及阻挡层中的凹槽；形成于所述凹槽侧壁和底部的第二绝缘层；形成于所述第二绝缘层及内部及金属绝缘层中且连接所述凹槽与所述金属连接线的通孔；形成于所述通孔与部分所述凹槽中的金属层；形成于所述凹槽其余部分及所述阻挡层上的绝缘材料层，所述绝缘材料层暴露出部分所述金属层。本申请实现了对有效电路的保护。

Description

CMOS图像传感器、封边圈结构及其形成方法
技术领域
本申请涉及半导体制造领域，具体来说，涉及一种CMOS图像传感器、封边圈结构及其形成方法。
背景技术
互补金属氧化物半导体图像传感器(CIS，CMOS Image Sensor)由于其低功耗、高响应速率等优点而被广泛应用于数码相机、摄像机、掌上电脑、可拍照手机等装置上。
现有的一种CMOS传感器是由一片感光晶圆和一片逻辑晶圆键合而成，晶圆被分隔成多个芯片区域，晶圆经过切割而得到多个芯片。封边圈结构可以分别做在感光晶圆和逻辑晶圆的芯片边缘上，而感光晶圆顶部的绝缘层没有封边圈的保护，其中的电路很容易受外界高温、高湿环境的影响，切割时也极易被损坏。
发明内容
本申请技术方案要解决的技术问题是晶圆顶部的绝缘层内部的电路层没有封边圈的保护，极易被损坏。
为解决上述技术问题，本申请一方面提供一种封边圈结构，形成于感光晶圆的封边圈区，所述封边圈区包括内部及金属绝缘层，所述内部及金属绝缘层中形成有金属连接线，所述封边圈结构包括：
依次形成于所述内部及金属绝缘层上的晶背硅层、第一绝缘层和阻挡层；
形成于所述晶背硅层、第一绝缘层及阻挡层中的凹槽；
形成于所述凹槽侧壁和底部的第二绝缘层；
形成于所述第二绝缘层及内部及金属绝缘层中且连接所述凹槽与所述金属连接线的通孔；
形成于所述通孔与部分所述凹槽中的金属层；
形成于所述凹槽其余部分及所述阻挡层上的绝缘材料层，所述绝缘材料层暴露出部分所述金属层。
在本申请的一些实施例中，所述内部及金属绝缘层、第一绝缘层、第二绝缘层和绝缘材料层的材料为二氧化硅。
在本申请的一些实施例中，所述阻挡层的材料为氮化硅。
在本申请的一些实施例中，形成所述通孔的方法为干法刻蚀。
在本申请的一些实施例中，所述晶背硅层的厚度为2μm～7μm。
在本申请的一些实施例中，所述金属层的最低处与最高处之间的直线距离为1μm～5μm。
在本申请的一些实施例中，所述金属层的材料为铝。
本申请的另一方面提供一种上述封边圈结构的形成方法，包括：
提供感光晶圆，所述感光晶圆包括封边圈区，所述封边圈区包括内部及金属绝缘层，所述内部及金属绝缘层上依次形成有晶背硅层、第一绝缘层和阻挡层，所述内部及金属绝缘层中形成有金属连接线；
依次刻蚀所述阻挡层、所述第一绝缘层和所述晶背硅层至所述内部及金属绝缘层或有源区沟槽上，形成凹槽；
在所述阻挡层的表面及所述凹槽的侧壁和底部形成第二绝缘层；
刻蚀所述凹槽底部的第二绝缘层和内部及金属绝缘层，以形成连接所述凹槽与所述金属连接线的通孔；
在所述通孔与部分所述凹槽中形成金属层；
向所述凹槽中其余部分填充绝缘材料；
进行平坦化工艺，以去除所述阻挡层上的所述第二绝缘层，并使所述绝缘材料与所述阻挡层齐平；
在所述绝缘材料及所述阻挡层的表面形成绝缘材料层；
刻蚀所述绝缘材料层及绝缘材料，以暴露出部分所述金属层。
在本申请的一些实施例中，所述封边圈结构的形成方法还包括：在刻蚀所述阻挡层、所述第一绝缘层和所述晶背硅层前，将所述感光晶圆与逻辑晶圆相键合。
本申请的另一方面提供一种CMOS图像传感器，包括：
感光晶圆，所述感光晶圆包括上述的封边圈结构；
逻辑晶圆，与所述感光晶圆相键合。
采用本申请实施例所述的CMOS图像传感器、封边圈结构及其形成方法，在内部及金属绝缘层的金属连接线处增加了金属封边圈结构，防止湿气从内部及金属绝缘层的侧边渗透，避免了外界高温、高湿环境对有效电路的影响。同时，在芯片区域边缘切割时，由于切割位置在金属封边圈结构外围，增加的金属封边圈结构和暴露所述金属封边圈结构的沟槽可以阻挡切割裂纹，也防止了切割应力对有效电路的伤害。
本申请中另外的特征将部分地在下面的描述中阐述。通过该阐述，使以下附图和实施例叙述的内容对本领域普通技术人员来说变得显而易见。本申请中的发明点可以通过实践或使用下面讨论的详细示例中阐述的方法、手段及其组合来得到充分阐释。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本公开的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1为一种CMOS图像传感器的剖面结构示意图。
图2至图6为本申请实施例的封边圈结构的形成方法各步骤相应的剖面结构示意图。
图7为本申请实施例的CMOS图像传感器的剖面结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本公开的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本公开不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本申请技术方案进行详细说明。
如图1所示，CMOS图像传感器是由感光晶圆100和逻辑晶圆200键合而成，图中仅示出了感光晶圆100和逻辑晶圆200的部分剖面结构，感光晶圆100和逻辑晶圆200均包括器件区和封边圈区。
其中，感光晶圆100的器件区主要包括二氧化硅层110、被二氧化硅层110包裹的铝层120、晶背硅层130、内部及金属绝缘层140，二氧化硅层110实际包括有先后沉积的第一二氧化硅层110a和第二二氧化硅层110b，可参照图1中封边圈区的二氧化硅层结构，晶背硅层130中的感光区域形成有器件结构131，在非感光区域沉积有金属铜132，在金属铜132上且在二氧化硅层110之间形成有氮化硅层150，氮化硅层150能够防止金属铜132跑出，内部及金属绝缘层140中形成有栅极141和金属连接线142。
感光晶圆100的封边圈区包括内部及金属绝缘层140，内部及金属绝缘层140上形成有晶背硅层130，晶背硅层130上先后形成有第一二氧化硅层110a、氮化硅层150及第二二氧化硅层110b，其中内部及金属绝缘层140中形成有金属连接线142。
逻辑晶圆200的器件区主要包括内部及金属绝缘层210和硅衬底220，内部及金属绝缘层210中形成有金属连接线211和栅极212，硅衬底220上具有浅沟道隔离结构230。逻辑晶圆200的封边圈区结构与器件区结构类似，主要包括内部及金属绝缘层210和硅衬底220，内部及金属绝缘层210中形成有金属连接线。
在加工时，首先对感光晶圆100与逻辑晶圆200分别进行器件形成工艺，然后将感光晶圆100正面朝下，逻辑晶圆200正面朝上相键合。键合后，感光晶圆100与逻辑晶圆200的器件区通过金属连接线相连，在封边圈区，感光晶圆100与逻辑晶圆200之间没有金属连接线的连接。
采用这种封边圈结构虽然能够对晶圆起到一定的保护作用，但是，并不能较好的保护到内部及金属绝缘层130中的有效电路，一方面外界的高温、高湿的环境会通过晶圆侧面间接接触到电路，另一方面，在进行切割工艺时，也会在内部及金属绝缘层130产生切割应力，从而导致电路损坏，整个晶圆报废。
本申请技术方案提供了一种封边圈结构及其形成方法，在感光晶圆的晶背硅的背面形成凹槽结构，并在凹槽结构中形成金属层，从而隔绝了外界的高温、高湿环境，同时也减弱了切割应力，有效地保护了晶圆内部的电路。
下面结合实施例和附图对本申请技术方案进行详细说明。
图2至图6为本申请实施例中封边圈结构的形成方法各步骤对应的剖面结构示意图。
需要说明的是，在形成本申请技术方案的封边圈结构之前，需要对感光晶圆和逻辑晶圆分别加工并将二者键合，本申请实施例的封边圈结构是在已键合的晶圆上形成的。为了能够清楚的说明本申请技术方案的封边圈结构的形成方法，附图仅提供了晶圆的封边圈区结构，晶圆的器件区结构未作改进，故省略。
如图2所示，提供感光晶圆300，感光晶圆300包括封边圈区，封边圈区包括内部及金属绝缘层310，内部及金属绝缘层310上依次形成有晶背硅层320、第一绝缘层330和阻挡层340，内部及金属绝缘层310中形成有金属连接线311。所述内部及金属绝缘层310实际上包括两部分绝缘结构，一部分绝缘结构为层间介质(ILD，Inter Layer Dielectric)，所述ILD是在晶背硅层320与金属连接线311之间的绝缘层；另一部分绝缘结构为金属间介质(IMD，Inter Metal Dielectric)，所述IMD是金属连接线之间的绝缘层，一般这两部分绝缘层的材质是一样的，故在图中未区分。图中逻辑晶圆400的结构为现有设计，在此不赘述。
感光晶圆300和逻辑晶圆400可以是任何半导体材料制成，诸如硅、碳化硅、锗化硅等，本申请实施例选择为硅材料。其中内部及金属绝缘层310及第一绝缘层330的材料为二氧化硅，晶背硅层320的材料为硅。在本实施例中，晶背硅层320的厚度可以为2μm～7μm。
结合图3所示，依次刻蚀阻挡层340、第一绝缘层330及晶背硅层320，形成凹槽350。需要说明的是，在进行刻蚀步骤时，最终刻蚀停留的位置根据晶圆结构决定，若感光晶圆中形成有有源区沟槽结构(STI)，则刻蚀停留在有源区沟槽上，若不存在有源区沟槽，则刻蚀停留在内部及金属绝缘层310上，具体在内部及金属绝缘层310的ILD上。在本申请实施例中，感光晶圆300中没有设计沟槽结构，因此刻蚀至内部及金属绝缘层310的ILD结束，也就是说，凹槽350的最底部位于内部及金属绝缘层310的ILD上。
请继续参照图3，在阻挡层340的表面及凹槽350的侧壁和底部形成第二绝缘层360，形成第二绝缘层360的工艺可以为化学气相沉积法。本申请实施例的第二绝缘层360的材料为二氧化硅，阻挡层340的材料为氮化硅，在其他实施例中，第二绝缘层360和阻挡层340也可采用其他起绝缘作用或阻挡作用的材料。
请参照图4所示，采用例如干法刻蚀法刻蚀凹槽350底部的第二绝缘层360和内部及金属绝缘层310，以形成连接凹槽350与金属连接线311的通孔351；然后在通孔351与部分凹槽350中形成金属层370，具体可以是：在通孔351和凹槽350中填充金属，刻蚀所述金属形成预设形状的金属层370，本实施例中，金属层370的最低处与最高处之间的直线距离取决于晶背硅320的厚度，可以为1μm～5μm。
本申请实施例采用铝作为金属层370的材料。对于本申请技术方案而言，增加的铝层需要与金属连接线311连接，因此，铝层的下端凸出一部分(即通孔内填充的铝)与金属连接线311接触，而铝层上表面的形状要与其他器件相兼容，在此不作特殊限定，根据与其相兼容的其他器件的结构刻蚀形成。
请参照图5所示，采用例如沉积工艺在凹槽350中其余部分填充绝缘材料380；再进行平坦化工艺，以去除阻挡层340上的第二绝缘层360，并使绝缘材料380与阻挡层340齐平，绝缘材料380可以为二氧化硅。
请参照图6所示，在绝缘材料380及阻挡层340的表面形成绝缘材料层390，刻蚀绝缘材料层390及绝缘材料380，形成沟槽391，以暴露出部分金属层370。绝缘材料层390的材料可以为二氧化硅。
基于上述形成方法，本申请实施例还提供一种封边圈结构，如图6所示，所述封边圈结构形成于感光晶圆的封边圈区，所述封边圈区包括内部及金属绝缘层310，所述内部及金属绝缘层310中形成有金属连接线311，所述封边圈结构包括：依次形成于所述内部及金属绝缘层310上的晶背硅层320、第一绝缘层330和阻挡层340；形成于所述晶背硅层320、第一绝缘层330及阻挡层340中的凹槽350；形成于所述凹槽350侧壁和底部的第二绝缘层(图中未标示，本实施例中第二绝缘层的材料与绝缘材料层380、390的材料均为二氧化硅)；形成于所述第二绝缘层及内部及金属绝缘层310中且连接所述凹槽350与所述金属连接线311的通孔351；形成于所述通孔351与部分所述凹槽350中的金属层370；形成于所述凹槽350其余部分及所述阻挡层340上的绝缘材料层380、390，所述绝缘材料层380、390暴露出部分所述金属层。
本申请实施例还提供一种CMOS图像传感器，如图7所示，所述图像传感器包括：感光晶圆300以及与感光晶圆300相键合的逻辑晶圆400，其中，感光晶圆300包括上述的封边圈结构。具体地，感光晶圆300包括封边圈区和器件区，封边圈区与器件区均包括内部及金属绝缘层310，内部及金属绝缘层310上形成有晶背硅层320，其中封边圈区的晶背硅层320上依次形成有第一绝缘层330和阻挡层340，内部及金属绝缘层310中形成有金属连接线311；从晶背硅层320的背面开设的凹槽350，即凹槽350形成于所述晶背硅层320、第一绝缘层330及阻挡层340中；形成于凹槽350侧壁和底部的第二绝缘层360；形成于第二绝缘层360及内部及金属绝缘层310中且连接凹槽350与金属连接线311的通孔351；形成于通孔351与部分凹槽350中的金属层370；形成于凹槽350其余部分及阻挡层340上的绝缘材料层380、390，绝缘材料层380、390具有暴露出部分金属层370的沟槽391。
本实施例中，内部及金属绝缘层310、第一绝缘层330和第二绝缘层360的材料为二氧化硅，绝缘材料层380、390的材料为二氧化硅，阻挡层340的材料为氮化硅，金属层370的材料为铝。
采用本申请实施例所述的封边圈结构及其形成方法，一方面防止湿气从内部及金属绝缘层的侧边渗透，避免了外界高温、高湿环境对有效电路的影响，另一方面，防止了在芯片区域边缘切割时切割应力对有效电路的伤害，保证了晶圆的良率，有效地提高了图像传感器的性能。
综上所述，在阅读本详细公开内容之后，本领域技术人员可以明白，前述详细公开内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改旨在由本公开提出，并且在本公开的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作“连接”或“耦接”至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”和/或“包括着”，在此使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标志符在整个说明书中表示相同的元件。
此外，通过参考作为理想化的示例性图示的截面图示和/或平面图示来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (10)

1.一种封边圈结构，形成于感光晶圆的封边圈区，所述封边圈区包括内部及金属绝缘层，所述内部及金属绝缘层中形成有金属连接线，其特征在于，包括：
依次形成于所述内部及金属绝缘层上的晶背硅层、第一绝缘层和阻挡层；
形成于所述晶背硅层、第一绝缘层及阻挡层中的凹槽；
形成于所述凹槽侧壁和底部的第二绝缘层；
形成于所述第二绝缘层和内部及金属绝缘层中且连接所述凹槽与所述金属连接线的通孔；
形成于所述通孔与部分所述凹槽中的金属层；
形成于所述凹槽其余部分及所述阻挡层上的绝缘材料层，所述绝缘材料层暴露出部分所述金属层。
2.如权利要求1所述的封边圈结构，其特征在于，所述内部及金属绝缘层、第一绝缘层、第二绝缘层和绝缘材料层的材料为二氧化硅。
3.如权利要求1所述的封边圈结构，其特征在于，所述阻挡层的材料为氮化硅。
4.如权利要求1所述的封边圈结构，其特征在于，形成所述通孔的方法为干法刻蚀。
5.如权利要求1所述的封边圈结构，其特征在于，所述晶背硅层的厚度为2μm～7μm。
6.如权利要求1所述的封边圈结构，其特征在于，所述金属层的最低处与最高处之间的直线距离为1μm～5μm。
7.如权利要求1所述的封边圈结构，其特征在于，所述金属层的材料为铝。
8.一种权利要求1至7任一项所述的封边圈结构的形成方法，其特征在于，包括：
提供感光晶圆，所述感光晶圆包括封边圈区，所述封边圈区包括内部及金属绝缘层，所述内部及金属绝缘层上依次形成有晶背硅层、第一绝缘层和阻挡层，所述内部及金属绝缘层中形成有金属连接线；
依次刻蚀所述阻挡层、所述第一绝缘层和所述晶背硅层至所述内部及金属绝缘层或有源区沟槽上，形成凹槽；
在所述阻挡层的表面及所述凹槽的侧壁和底部形成第二绝缘层；
刻蚀所述凹槽底部的第二绝缘层和内部及金属绝缘层，以形成连接所述凹槽与所述金属连接线的通孔；
在所述通孔与部分所述凹槽中形成金属层；
向所述凹槽中其余部分填充绝缘材料；
进行平坦化工艺，以去除所述阻挡层上的所述第二绝缘层，并使所述绝缘材料与所述阻挡层齐平；
在所述绝缘材料及所述阻挡层的表面形成绝缘材料层；
刻蚀所述绝缘材料层及绝缘材料，以暴露出部分所述金属层。
9.如权利要求8所述的封边圈结构的形成方法，其特征在于，还包括：在刻蚀所述阻挡层、所述第一绝缘层和所述晶背硅层前，将所述感光晶圆与逻辑晶圆相键合。
10.一种CMOS图像传感器，其特征在于，包括：
感光晶圆，所述感光晶圆包括权利要求1至7任一项所述的封边圈结构；
逻辑晶圆，与所述感光晶圆相键合。
CN201910891255.4A 2019-09-19 2019-09-19 Cmos图像传感器、封边圈结构及其形成方法 Active CN112530982B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910891255.4A CN112530982B (zh) 2019-09-19 2019-09-19 Cmos图像传感器、封边圈结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910891255.4A CN112530982B (zh) 2019-09-19 2019-09-19 Cmos图像传感器、封边圈结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112530982A true CN112530982A (zh) 2021-03-19
CN112530982B CN112530982B (zh) 2022-11-22

Family

ID=74974546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910891255.4A Active CN112530982B (zh) 2019-09-19 2019-09-19 Cmos图像传感器、封边圈结构及其形成方法

Country Status (1)

Country Link
CN (1) CN112530982B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495918B1 (en) * 2000-09-05 2002-12-17 Infineon Technologies Ag Chip crack stop design for semiconductor chips
US20070158788A1 (en) * 2006-01-12 2007-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Die seal structure for reducing stress induced during die saw process
CN101308825A (zh) * 2007-05-14 2008-11-19 台湾积体电路制造股份有限公司 集成电路结构
US20160268220A1 (en) * 2015-03-12 2016-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Protection ring for image sensors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495918B1 (en) * 2000-09-05 2002-12-17 Infineon Technologies Ag Chip crack stop design for semiconductor chips
US20070158788A1 (en) * 2006-01-12 2007-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Die seal structure for reducing stress induced during die saw process
CN101308825A (zh) * 2007-05-14 2008-11-19 台湾积体电路制造股份有限公司 集成电路结构
US20080283969A1 (en) * 2007-05-14 2008-11-20 Jeng Shin-Puu Seal Ring Structure with Improved Cracking Protection
US20160268220A1 (en) * 2015-03-12 2016-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Protection ring for image sensors

Also Published As

Publication number Publication date
CN112530982B (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
CN101221939B (zh) 光电装置封装结构及其制造方法
US8338917B2 (en) Multiple seal ring structure
CN101026120B (zh) 半导体器件
US5861658A (en) Inorganic seal for encapsulation of an organic layer and method for making the same
CN102468247B (zh) 附着聚酰亚胺层的密封环结构
CN104779243A (zh) 3dic密封环结构及其形成方法
US9287222B1 (en) Integrated semiconductor device and method for fabricating the same
US11164840B2 (en) Chip interconnection structure, wafer interconnection structure and method for manufacturing the same
CN104733435A (zh) 3dic互连装置和方法
US11309254B2 (en) Semiconductor device having through silicon vias and method of manufacturing the same
CN112567514B (zh) 存储器结构及其形成方法
US20200075482A1 (en) Semiconductor device and manufacturing method thereof
CN109962039B (zh) 一种半导体器件及电子装置
JP4383274B2 (ja) 半導体装置および半導体ウエハの製造方法
KR20110005213A (ko) Ｃｍｏｓ 디바이스 내의 스트레스 유발
EP3576144B1 (en) Semiconductor device
US11978756B2 (en) Electronic device image sensor
CN112530982B (zh) Cmos图像传感器、封边圈结构及其形成方法
JP4609985B2 (ja) 半導体チップおよびその製造方法ならびに半導体装置
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
CN107403753A (zh) 一种半导体器件及其制造方法和电子装置
US11049764B1 (en) Method for fabricating a semiconductor device
US9397048B1 (en) Semiconductor structure and manufacturing method thereof
JP2006019424A (ja) Ｓｏｉ基板およびその製造方法ならびに半導体装置
CN105321904A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant