TWI803084B - 形成封裝件的方法及封裝件 - Google Patents

形成封裝件的方法及封裝件 Download PDF

Info

Publication number
TWI803084B
TWI803084B TW110145240A TW110145240A TWI803084B TW I803084 B TWI803084 B TW I803084B TW 110145240 A TW110145240 A TW 110145240A TW 110145240 A TW110145240 A TW 110145240A TW I803084 B TWI803084 B TW I803084B
Authority
TW
Taiwan
Prior art keywords
wafers
chips
carrier
bumps
interconnection
Prior art date
Application number
TW110145240A
Other languages
English (en)
Other versions
TW202224038A (zh
Inventor
維平 李
Original Assignee
大陸商上海易卜半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商上海易卜半導體有限公司 filed Critical 大陸商上海易卜半導體有限公司
Publication of TW202224038A publication Critical patent/TW202224038A/zh
Application granted granted Critical
Publication of TWI803084B publication Critical patent/TWI803084B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate

Abstract

本發明提供了一種形成封裝件的方法及封裝件，方法包括：提供載體，在載體的第一表面形成等距排布的多個互聯器件； 提供多組晶片，其中每組晶片包括至少兩個晶片，在每個互聯器件遠離載體的一側表面接合任意一組晶片中的至少兩個正面朝下的晶片，以使每組晶片中的至少兩個晶片通過互聯器件而電性聯接，並且每個晶片面向載體的一側表面設置有多個第一凸點； 在多組晶片的周圍形成一塑封層，其中多組晶片和多個互聯器件包覆於塑封層內；移除載體並對塑封層進行減薄處理，以暴露出第一凸點；在塑封層暴露出第一凸點的一側表面形成第二凸點；以及，切割塑封層，獲取多個封裝件。利用上述方法，為多晶片互聯提供了靈活和低成本的封裝方案。

Description

形成封裝件的方法及封裝件
本發明屬於半導體領域，具體涉及形成封裝件的方法及封裝件。
本部分旨在為申請專利範圍中陳述的本發明的實施方式提供背景或上下文。此處的描述不因為包括在本部分中就承認是現有技術。
隨著人工智慧時代的到來，半導體積體電路的發展趨勢是功能越多且計算速度越快。如果簡單使用更大的晶片和SOC集成技術來滿足這個發展趨勢，無疑會使積體電路設計的難度越來越高，製造成本越來越昂貴。更為實際的解決方案則是採用多個小晶片的異質集成技術來完成多功能和高速度的目的。基於此，目前對於高端封裝的重要任務是發展高效率，高密度的多晶片集成互聯技術，通過對多個裸晶片之間的寬頻聯接來形成晶片的實體層功能區塊，以此代替大晶片的SOC集成，實現低成本和高自由度，並具有相同的功能性。
現有的多晶片互聯技術中，諸如嵌入式多晶片互聯橋接(EMIB)通常採用在基板中嵌入矽橋以實現晶片互聯，可以增加互聯密度和互聯效率。然而現有技術中的EMIB需要採用複雜的封裝基板工藝，且成本高昂。
針對上述現有技術中存在的問題，提出了一種形成封裝件的方法及其封裝件，利用這種方法及封裝件，能夠解決上述問題。
本發明提供了以下方案。
第一方面，提供一種形成封裝件的方法，包括：提供載體，在所述載體的第一表面形成等距排布的多個互聯器件； 提供多組晶片，其中每組晶片包括至少兩個晶片，在每個所述互聯器件遠離所述載體的一側表面接合任意一組晶片中的所述至少兩個晶片，以使所述每組晶片中的至少兩個晶片通過所述互聯器件而電性聯接，並且每個晶片面向所述載體的一側表面設置有多個第一凸點； 在所述多組晶片的周圍形成一塑封層，其中所述多組晶片和所述多個互聯器件包覆於所述塑封層內；移除所述載體並對所述塑封層進行減薄處理，以暴露出所述第一凸點；在所述塑封層暴露出所述第一凸點的一側表面形成第二凸點；以及，切割所述塑封層，獲取多個封裝件。
在一實施例中，每個晶片在面向所述載體的一側表面上具有相對的第一端區域和第二端區域，所述方法還包括：在所述載體的所述第一表面形成多個自對準器件，所述多個自對準器件處於每相鄰兩組晶片的分界位置處，從而使得分佈在所述分界位置兩側的每個晶片在所述第一端區域通過錫球自對準接合至所述互聯器件遠離所述載體的一側表面的同時，所述第二端區域通過錫球自對準接合到所述自對準器件遠離所述載體的一側表面上，使每個晶片都相對於載體對準。
在一實施例中，所述切割所述塑封層，還包括：垂直於每個所述自對準器件切割所述塑封層，以使相鄰組晶片分離開。
在一實施例中，所述互聯器件遠離所述載體的一側表面形成至少兩組導電焊盤，用於分別接合至對應組晶片中所述至少兩個晶片的所述第一端區域中的第一凸點； 在所述互聯器件遠離所述載體的一側表面形成扇出電路，用於聯接所述至少兩組導電焊盤。
在一實施例中，所述互聯器件形成為無源器件或有源器件。
在一實施例中，所述互聯器件具有垂直互聯通孔。
在一實施例中，所述在每個所述互聯器件遠離所述載體的一側表面接合任意一組晶片中的所述至少兩個晶片，還包括：通過熱壓工藝在每個所述互聯器件遠離所述載體的一側表面接合任意一組晶片中的所述至少兩個晶片，其中，所述互聯器件形成為柔性電路。
在一實施例中，所述自對準器件具有與所述互聯器件的相同設置和功能。在一實施例中，在所述塑封層暴露出所述第一凸點的一側表面形成第二凸點，還包括：在所述塑封層暴露出所述第一凸點的一側表面形成重佈線層，在所述重佈線層上形成多個所述第二凸點。
在一實施例中，在所述塑封層暴露出所述第一凸點的一側表面形成第二凸點，還包括：在所述塑封層暴露出所述第一凸點的一側表面形成焊料封蓋層，所述焊料封蓋層包含所述第二凸點。
第二方面，提供一種封裝件，包括： 至少兩個晶片以及互聯器件，其中，所述至少兩個晶片並排鄰近設置，且在每個晶片的其中一側表面均設置有多個第一凸點，所述互聯器件的一側表面接合至所述至少兩個晶片設置有所述第一凸點的一側表面的至少部分區域，以使所述至少兩個晶片通過所述互聯器件能夠電性聯接； 塑封層，其中所述至少兩個晶片和所述互聯器件嵌於所述塑封層內，且在所述塑封層的一側表面暴露有所述至少兩個晶片的所述第一凸點； 多個第二凸點，形成在所述塑封層暴露出所述第一凸點的一側表面。 在一實施例中，每個晶片在面向所述互聯器件的一側表面具有相對的第一端區域和第二端區域，所述封裝件還包括：自對準器件，所述自對準器件具有相對的焊盤面和絕緣面；其中，所述絕緣面形成於所述塑封層暴露出所述第一凸點的一側表面，所述焊盤面形成於所述塑封層內部，並且，所述每個晶片的所述第一端區域通過錫球自對準接合至所述互聯器件的一側表面的同時，所述每個晶片的所述第二端區域通過錫球自對準接合到所述自對準器件的所述焊盤面。
在一實施例中，所述互聯器件面向所述至少兩個晶片的一側表面形成有至少兩組導電焊盤，用於分別接合至所述至少兩個晶片的所述第一端區域中的第一凸點； 所述互聯器件面向所述至少兩個晶片的一側表面形成扇出電路，用於聯接所述至少兩組導電焊盤。
在一實施例中，所述互聯器件形成為有源器件或無源器件。
在一實施例中，所述互聯器件具有垂直互聯通孔。
在一實施例中，所述互聯器件形成為熱壓接合至所述至少兩個晶片的一側表面的柔性電路。
在一實施例中，所述自對準器件具有與所述互聯器件的相同設置和功能。
在一實施例中，所述封裝件還包括：重佈線層，形成在所述塑封層暴露出所述第一凸點的一側表面，所述重佈線層上形成有多個所述第二凸點。
在一實施例中，所述多個第二凸點形成為：在所述塑封層暴露出所述第一凸點的一側表面形成的焊料封蓋層。
本申請實施例採用的上述至少一個技術方案能夠達到以下有益效果：根據以上實施例的各個方面，通過採用了新的封裝結構設計和獨特的工藝流程，以更低的成本和更簡單的製造過程實現與EMIB技術相同或類似的效果。一方面，其不需要在基板（substrate）中嵌入互聯器件，減少了設計和製造的複雜性和週期時間。另一方面，消除基板的相關成本，從而為多晶片聯接提供了靈活和低成本的解決方案。
應當理解，上述說明僅是本發明技術方案的概述，以便能夠更清楚地瞭解本發明的技術手段，從而可依照說明書的內容予以實施。為了讓本發明的上述和其它目的、特徵和優點能夠更明顯易懂，以下特舉例說明本發明的具體實施方式。
下面將參照附圖更詳細地描述本公開的示例性實施例。雖然附圖中顯示了本公開的示例性實施例，然而應當理解，可以以各種形式實現本公開而不應被這裡闡述的實施例所限制。相反，提供這些實施例是為了能夠更透徹地理解本公開，並且能夠將本公開的範圍完整的傳達給本領域的技術人員。
以下公開內容提供了許多用於實現本發明的不同特徵的不同實施例或實例。下面描述了元件和佈置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。此外，本發明可在各個實施例中重複參考標號和/或字元。該重複是為了簡單和清楚的目的，並且其本身不指示所討論的各個實施例和/或配置之間的關係。
應理解，諸如“包括”或“具有”等術語旨在指示本說明書中所公開的特徵、數位、步驟、行為、部件、部分或其組合的存在，並且不旨在排除一個或多個其他特徵、數位、步驟、行為、部件、部分或其組合存在的可能性。
而且，為便於描述，在此可以使用諸如“ 在… 之下”、“ 在… 下方”、“ 下部”、“ 在… 之上”、“ 上部”等空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)原件或部件的關係。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋轉90度或在其它方位上)，而本文使用的空間相對描述符可以同樣地作出相應的解釋。
另外還需要說明的是，在不衝突的情況下，本發明中的實施例及實施例中的特徵可以相互組合。下面將參考附圖並結合實施例來詳細說明本發明。
圖1為根據本申請一實施例的形成封裝件的方法100的流程示意圖。如圖1所示，該方法100可以包括步驟101～106。
圖2A至圖2E示出根據一些實施例的在形成封裝件的過程中的中間階段的截面圖。以下參考圖2A至圖2E對上述步驟101～106進行詳細描述。
首先參考圖２A，首先，執行步驟101：提供載體10，在所述載體10的第一表面101形成等距排布的多個互聯器件，比如互聯器件11和11’。在一些實施例中，互聯器件（11，11’）可以形成為無源器件或可以形成為有源器件。在一些實施例中，互聯器件（11，11’）可以形成為具有垂直互聯通孔111的互聯器件，垂直互聯通孔111具體為TSV （Through Silicon Vias，矽通孔111），這樣在封裝件的互聯器件（11，11’）的下方表面同樣可以形成有I/O管腳。應當理解，互聯器件（11,11’）當然也可以不具有垂直互聯通孔。
參考圖2B，接下來，執行步驟102：提供多組晶片，其中每組晶片包括至少兩個晶片，在每個互聯器件遠離載體的一側表面接合任意一組晶片中的至少兩個正面朝下的（face-down）晶片，以使每組晶片中的至少兩個晶片通過互聯器件而電性聯接，並且每個晶片面向載體的一側表面設置有多個第一凸點。其中，圖2B中完整顯示有相鄰的第一組晶片和第二組晶片，其中第一組晶片可以包括第一晶片21和第二晶片22，第二組晶片可以包括第一晶片21’和第二晶片22’，其中每個晶片的下方表面具有第一凸點20，也可稱為晶片管腳。可以將晶片具有晶片管腳的一側表面稱之為正面，將與正面相對的一側表面稱之為背面，在半導體封裝中，這種晶片管腳面朝下方封裝的方式也可稱之為正面朝下（face-down）。在一些實施例中，第一凸點20可以形成為由導電材料製成的焊料凸點，該導電材料可以包括Cu、Au等或它們的合金，也可以包括其他材料。在一些實施例中，封裝在一起的一組晶片可以包括相同或不同功能的多個晶片可以，比如第一晶片可以是邏輯晶片，第二晶片可以是存儲晶片，一組晶片也可以是三個或更多個功能相同或不同的晶片。
其中，每個晶片在面向所述載體的一側表面上具有相對的第一端區域和第二端區域，第一端區域用於指示和互聯器件接合的區域，例如，第一組晶片中的第一晶片21具有相對的第一端區域211和第二端區域212，第一組晶片中的第二晶片22具有相對的第一端區域221和第二端區域222，上述第一端區域和第二端區域中均設置有第一凸點20。
在一些實施例中，可以在互聯器件遠離載體的一側表面形成至少兩組導電焊盤，用於分別接合至對應組晶片中至少兩個晶片的第一端區域中的第一凸點；在互聯器件遠離載體的一側表面形成扇出電路，用於聯接至少兩組導電焊盤。例如，在互聯器件11遠離載體的一側表面形成相對的第一組導電焊盤和第二組導電焊盤，第一組導電焊盤用於接合至第一晶片21在第一端區域211中形成的第一凸點，第二組導電焊盤用於接合至第二晶片22在第一端區域221中形成的第一凸點，形成用於聯接第一組導電焊盤和第二組導電焊盤的扇出電路，用於實現第一晶片21和第二晶片22之間的電性聯接。
在一實施例中，參考圖2A，在執行步驟102之前還可以在載體上的第一表面形成多個自對準器件，多個自對準器件處於每相鄰兩組晶片的預定的分界位置處。由於每個晶片在面向所述載體的一側表面上具有相對的第一端區域和第二端區域，其中第一端區域用於指示和互聯器件接合的區域，第二端區域用於指示和自對準器件接合的區域。因此，在相鄰兩組晶片的預定分界位置兩側的每個晶片在其中的第一端區域通過錫球自對準接合至互聯器件遠離載體的一側表面的同時，第二端區域就可以通過錫球自對準接合到自對準器件遠離載體的一側表面上。例如，處於第一組晶片和第二組晶片之間分界位置處的自對準器件12，其上表面的左部分區域用於第一組晶片中的第二晶片21的第二端區域的自對準，其上表面的右部分區域用於第二組晶片中的第一晶片21’的第二端區域的自對準。
參考圖2C，接下來，執行步驟103： 在所述多組晶片的周圍形成一塑封層30，其中所述多組晶片和所述多個互聯器件包覆於所述塑封層內。例如，在一些實施例中，塑封層30的材料可以包括添加或沒有添加矽基或玻璃填料的環氧樹脂、有機聚合物或聚合物。在一些實施例中，塑封層30的材料可以包括凝膠型液體的液態模塑化合物。塑封層30也可以包括其他絕緣材料和/或包裹材料或其他材料。
接下來，執行步驟104：移除所述載體10並對所述塑封層30進行減薄處理，以暴露出所述第一凸點。可以在塑封層30移除載體10的一側表面進行減薄處理，以暴露出每組晶片的第一晶片和第二晶片的第一凸點20。例如，在一些實施例中，可以使用脫模工藝以去除載體10，上述也可以利用鐳射工藝或紫外線(UV)照射工藝去除載體10，但不限於此。在另一些實施例中，可以利用可撕黏連材料將載體10和晶片聯接，並在步驟106中撕掉該載體10以移除，但不限於此。在去除載體10之後，互聯器件和自對準器件的背面被暴露出來。在一些實施例中，可以使用化學機械拋光工藝、蝕刻工藝、其他方法將部分的塑封料去除。在減薄處理之後，每組晶片中的第一晶片和第二晶片的第一凸點20（也即晶片管腳）可能會被部分移除，暴露出第一晶片和第二晶片的第一凸點20的導電接觸面。
參考圖2D，接下來，執行步驟105：在塑封層30暴露出第一凸點20的一側表面形成第二凸點40。可以在塑封層30暴露出第一凸點20的金屬接觸面的一側表面形成重佈線(Redistribution Layers，RDL)層50，在重佈線層50上形成多個第二凸點40。例如，可以在塑封層30暴露出第一凸點20的一側表面光刻、電鍍出重佈線層50，重佈線層50中的介質材料可以是光敏材料、非光敏材料、液體材料和乾膜材料等。在一些實施例中，也可以不使用重佈線層50， 直接在暴露於塑封層30的一側表面的第一凸點20的金屬接觸面上形成第二凸點40，也即在第一凸點20的金屬接觸面上形成導電材料的焊料凸點作為該第二凸點40。在另外一些實施例中，還可以在塑封層30暴露出第一凸點20的一側表面形成焊料封蓋 (solder capping)層，該焊料封蓋層在塑封層30暴露出第一凸點20的一側表面累計多個導電凸點，用於實現封裝件和外部半導體的電性連接，焊料封蓋 (solder capping)層製作簡單，能夠節省成本。
參考圖2E，接下來，執行步驟106：切割所述塑封層，獲取多個封裝件，其中一個封裝件封裝包括一組晶片。
在一些實施例中，可以垂直於每個自對準器件12切割所述塑封層，以使相鄰組的晶片分離開。
根據以上實施例的各個方面，通過採用了新的封裝結構設計和獨特的工藝流程，以更低的成本和更簡單的製造過程實現與EMIB技術相同或類似的效果。一方面，其不需要在基板（substrate）中嵌入互聯器件，減少了設計和製造的複雜性和週期時間。另一方面，消除基板的相關成本，從而為多晶片聯接提供了靈活和低成本的解決方案。
參考圖2E，本發明還提供了一種封裝件，其採用如上述實施例的方法製造成形。
該封裝件包括至少兩個晶片，比如第一晶片21和第二晶片22，還包括互聯器件11，其中，至少兩個晶片（21，22）並排鄰近設置，且在每個晶片的其中一側表面均設置有多個第一凸點20，互聯器件11的一側表面接合至至少兩個晶片（21，22）設置有第一凸點20的一側表面的至少部分區域，以使至少兩個晶片通過互聯器件能夠電性聯接；塑封層30，其中至少兩個晶片（21，22）和互聯器件11嵌於塑封層30內，且在塑封層的一側表面暴露有至少兩個晶片（21，22）的第一凸點20；封裝件還包括多個第二凸點40，形成在塑封層30暴露出第一凸點20的一側表面。
在一實施例中，每個晶片在面向互聯器件11的一側表面具有相對的第一端區域和第二端區域，封裝件還包括：自對準器件12，自對準器件12具有相對的焊盤面和絕緣面；其中，絕緣面形成於塑封層30暴露出第一凸點20的一側表面，焊盤面形成於塑封層內部，並且，每個晶片的第一端區域接合至互聯器件的一側表面，每個晶片的第二端區域自對準接合到自對準器件的焊盤面。
在一實施例中，互聯器件11面向至少兩個晶片（21，22）的一側表面形成有至少兩組導電焊盤，用於分別接合至至少兩個晶片（21，22）的第一端區域中的第一凸點20； 互聯器件11面向至少兩個晶片（21，22）的一側表面形成扇出電路，用於聯接至少兩組導電焊盤。
在一實施例中，互聯器件形成為有源器件或無源器件。
在一實施例中，互聯器件具有垂直互聯通孔。
在一實施例中，互聯器件形成為熱壓接合至至少兩個晶片的一側表面的柔性電路。
在一實施例中，封裝件還包括：重佈線層50，形成在塑封層30暴露出第一凸點20的一側表面，重佈線層上形成有多個第二凸點40。
在一實施例中，多個第二凸點40還可以形成為：在塑封層30暴露出第一凸點30的一側表面形成的焊料封蓋層（未示出）。 雖然已經參考若干具體實施方式描述了本發明的精神和原理，但是應該理解，本發明並不限於所公開的具體實施方式，對各方面的劃分也不意味著這些方面中的特徵不能組合以進行受益，這種劃分僅是為了表述的方便。本發明旨在涵蓋所附權利要求的精神和範圍內所包括的各種修改和等同佈置。
10:載體 101:第一表面 11、11’:互聯器件 111:垂直互聯通孔 12:自對準器件 20:第一凸點 21、21’:第一晶片 211、221:第一端區域 212、222:第二端區域 22、22’:第二晶片 30:塑封層 40:第二凸點 50:重佈線層
通過閱讀下文的示例性實施例的詳細描述，本領域普通技術人員將明白本文所述的優點和益處以及其他優點和益處。附圖僅用於示出示例性實施例的目的，而並不認為是對本發明的限制。而且在整個附圖中，用相同的標號表示相同的部件。在附圖中：
[圖1]為根據本發明一實施例的形成封裝件的方法的流程示意圖； [圖2A至2E]為根據本發明一實施例在形成封裝件的過程中的中間階段的截面示意圖。
在附圖中，相同或對應的標號表示相同或對應的部分。
步驟101:提供載體，在載體的第一表面形成等距排布的多個互聯器件
步驟102:提供多組晶片，在每個互聯器件遠離載體的一側表面接合任意一組晶片中的至少兩個晶片
步驟103:在多組晶片的周圍形成一塑封層
步驟104:移除載體並對塑封層進行減薄處理，以暴露出第一凸點
步驟105:在塑封層暴露出第一凸點的一側表面形成第二凸點
步驟106:切割塑封層，獲取多個封裝件

Claims (18)

  1. 一種形成封裝件的方法，其特徵在於，包括：提供載體，在所述載體的第一表面形成等距排布的多個互聯器件；提供多組晶片，其中每組晶片包括至少兩個晶片，在每個所述互聯器件遠離所述載體的一側表面接合任意一組晶片中的所述至少兩個晶片，以使所述每組晶片中的至少兩個正面朝下的晶片通過所述互聯器件而電性互聯，並且每個晶片面向所述載體的一側表面設置有多個第一凸點；在所述多組晶片的周圍形成一塑封層，其中所述多組晶片和所述多個互聯器件包覆於所述塑封層內；移除所述載體並對所述塑封層進行減薄處理，以暴露出所述第一凸點；在所述塑封層暴露出所述第一凸點的一側表面形成第二凸點；以及，切割所述塑封層，獲取多個封裝件。
  2. 根據請求項1所述的方法，其特徵在於，每個晶片在面向所述載體的一側表面上具有相對的第一端區域和第二端區域，所述方法還包括：在所述載體的所述第一表面形成多個自對準器件，所述多個自對準器件處於每相鄰兩組晶片的分界位置處，從而使得分佈在所述分界位置兩側的每個晶片在所述第一端區域通過錫球自對準接合至所述互聯器件遠離所述載體的一側表面的同時，所述第二端區域通過錫球自對準接合到所述自對準器件遠離所述載體的一側表面上，使每個晶片都相對於載體對準。
  3. 根據請求項2所述的方法，其特徵在於，所述切割所述塑封層，還包括：垂直於每個所述自對準器件切割所述塑封層，以使相鄰組晶片分離開。
  4. 根據請求項2所述的方法，其特徵在於，在所述互聯器件遠離所述載體的一側表面形成至少兩組導電焊盤，用於分別接合至對應組晶片中所述至少兩個晶片的所述第一端區域中的第一凸點；在所述互聯器件遠離所述載體的一側表面形成扇出電路，用於聯接所述至少兩組導電焊盤。
  5. 根據請求項1-4中任一項所述的方法，其特徵在於，所述互聯器件形成為無源器件或有源器件。
  6. 根據請求項1-4中任一項所述的方法，其特徵在於，所述互聯器件具有垂直互聯通孔。
  7. 根據請求項1-4中任一項所述的方法，其特徵在於，所述在每個所述互聯器件遠離所述載體的一側表面接合任意一組晶片中的所述至少兩個晶片，還包括：通過熱壓工藝在每個所述互聯器件遠離所述載體的一側表面接合任意一組晶片中的所述至少兩個晶片，其中，所述互聯器件形成為柔性電路。
  8. 根據請求項2-4中任一項所述的方法，其特徵在於，所述自對準器件具有與所述互聯器件的相同設置和功能。
  9. 根據請求項1-4中任一項所述的方法，其特徵在於，在所述塑封層暴露出所述第一凸點的一側表面形成第二凸點，還包括：在所述塑封層暴露出所述第一凸點的一側表面形成重佈線層，在所述重佈線層上形成多個所述第二凸點。
  10. 根據請求項1-4中任一項所述的方法，其特徵在於，在所述塑封層暴露出所述第一凸點的一側表面形成第二凸點，還包括： 在所述塑封層暴露出所述第一凸點的一側表面形成焊料封蓋層，用所述焊料封蓋層作為所述第二凸點。
  11. 一種封裝件，其特徵在於，包括：至少兩個晶片以及互聯器件，其中，所述至少兩個晶片並排鄰近設置，且在每個晶片的其中一側表面均設置有多個第一凸點，所述互聯器件的一側表面接合至所述至少兩個晶片設置有所述第一凸點的一側表面的至少部分區域，以使所述至少兩個晶片通過所述互聯器件能夠電性互聯；塑封層，其中所述至少兩個晶片和所述互聯器件嵌於所述塑封層內，且在所述塑封層的一側表面暴露有所述至少兩個晶片的所述第一凸點；多個第二凸點，形成在所述塑封層暴露出所述第一凸點的一側表面；每個晶片在面向所述互聯器件的一側表面具有相對的第一端區域和第二端區域，所述封裝件還包括：自對準器件，所述自對準器件具有相對的焊盤面和絕緣面；其中，所述絕緣面形成於所述塑封層暴露出所述第一凸點的一側表面，所述焊盤面形成於所述塑封層內部，並且，所述每個晶片的所述第一端區域通過錫球自對準接合至所述互聯器件的一側表面的同時，所述每個晶片的所述第二端區域通過錫球自對準接合到所述自對準器件的所述焊盤面。
  12. 根據請求項11所述的封裝件，其特徵在於，所述互聯器件面向所述至少兩個晶片的一側表面形成有至少兩組導電焊盤，用於分別接合至所述至少兩個晶片的所述第一端區域中的第一凸點；所述互聯器件面向所述至少兩個晶片的一側表面形成扇出電路，用於聯接所述至少兩組導電焊盤。
  13. 根據請求項11-12中任一項所述的封裝件，其特徵在於，所述互聯器件形成為有源器件或無源器件。
  14. 根據請求項11-12中任一項所述的封裝件，其特徵在於，所述互聯器件具有垂直互聯通孔。
  15. 根據請求項11-12中任一項所述的封裝件，其特徵在於，所述互聯器件形成為熱壓接合至所述至少兩個晶片的一側表面的柔性電路。
  16. 根據請求項11-12中任一項所述的封裝件，其特徵在於，所述自對準器件具有與所述互聯器件的相同設置和功能。
  17. 根據請求項11-12中任一項所述的封裝件，其特徵在於，所述封裝件還包括：重佈線層，形成在所述塑封層暴露出所述第一凸點的一側表面，所述重佈線層上形成有多個所述第二凸點。
  18. 根據請求項11-12中任一項所述的封裝件，其特徵在於，所述多個第二凸點形成為：在所述塑封層暴露出所述第一凸點的一側表面形成的焊料封蓋層。
TW110145240A 2020-12-04 2021-12-03 形成封裝件的方法及封裝件 TWI803084B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011412884.3 2020-12-04
CN202011412884.3A CN112542392B (zh) 2020-12-04 2020-12-04 一种形成封装件的方法及封装件

Publications (2)

Publication Number Publication Date
TW202224038A TW202224038A (zh) 2022-06-16
TWI803084B true TWI803084B (zh) 2023-05-21

Family

ID=75016147

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110145240A TWI803084B (zh) 2020-12-04 2021-12-03 形成封裝件的方法及封裝件

Country Status (3)

Country Link
KR (1) KR102628842B1 (zh)
CN (1) CN112542392B (zh)
TW (1) TWI803084B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218022A (zh) * 2011-02-10 2014-12-17 精材科技股份有限公司 晶片封装体及其制造方法
TW202006842A (zh) * 2018-07-16 2020-02-01 聯華電子股份有限公司 半導體封裝結構及形成半導體封裝結構的方法
TW202135243A (zh) * 2020-03-04 2021-09-16 力成科技股份有限公司 扇出型堆疊式半導體封裝結構之多層模封方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100583431C (zh) * 2008-05-04 2010-01-20 日月光半导体制造股份有限公司 堆叠式芯片封装结构的制作方法
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US9337120B2 (en) * 2012-08-17 2016-05-10 Cisco Technology, Inc. Multi-chip module with multiple interposers
CN104617072B (zh) * 2015-01-30 2018-05-22 华进半导体封装先导技术研发中心有限公司 一种改进的三维芯片集成结构及其加工工艺
US9418966B1 (en) * 2015-03-23 2016-08-16 Xilinx, Inc. Semiconductor assembly having bridge module for die-to-die interconnection
TWI701782B (zh) * 2016-01-27 2020-08-11 美商艾馬克科技公司 半導體封裝以及其製造方法
KR102600106B1 (ko) * 2016-09-13 2023-11-09 삼성전자주식회사 반도체 패키지의 제조 방법
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法
US10756058B2 (en) * 2018-08-29 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
CN109545757A (zh) * 2018-11-20 2019-03-29 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
CN109637985B (zh) * 2018-12-17 2020-05-05 华进半导体封装先导技术研发中心有限公司 一种芯片扇出的封装结构及其制造方法
US20200243449A1 (en) * 2019-01-30 2020-07-30 Powertech Technology Inc. Package structure and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218022A (zh) * 2011-02-10 2014-12-17 精材科技股份有限公司 晶片封装体及其制造方法
TW202006842A (zh) * 2018-07-16 2020-02-01 聯華電子股份有限公司 半導體封裝結構及形成半導體封裝結構的方法
TW202135243A (zh) * 2020-03-04 2021-09-16 力成科技股份有限公司 扇出型堆疊式半導體封裝結構之多層模封方法

Also Published As

Publication number Publication date
TW202224038A (zh) 2022-06-16
CN112542392A (zh) 2021-03-23
CN112542392B (zh) 2021-10-22
KR102628842B1 (ko) 2024-01-24
KR20220079469A (ko) 2022-06-13

Similar Documents

Publication Publication Date Title
CN107403733B (zh) 三层叠层封装结构及其形成方法
CN108231601B (zh) 半导体装置及其制造方法
US9728496B2 (en) Packaged semiconductor devices and packaging devices and methods
KR101677364B1 (ko) 반도체 디바이스 및 제조 방법
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
KR20180030391A (ko) 더미 커넥터를 구비한 반도체 패키지와 이를 형성하는 방법
KR20180105560A (ko) 반도체 패키지들 및 그 형성 방법들
US20100213589A1 (en) Multi-chip package
KR102480685B1 (ko) 반도체 디바이스 및 제조 방법
KR20200047845A (ko) 반도체 패키지
US20220181296A1 (en) Method for Forming Chip Packages and a Chip Package
US20230109128A1 (en) Heat Dissipation in Semiconductor Packages and Methods of Forming Same
CN111312676A (zh) 一种扇出型封装件及其制作方法
US20230369274A1 (en) Integrated circuit package and method of forming same
TWI803084B (zh) 形成封裝件的方法及封裝件
TWI775443B (zh) 半導體封裝及其形成方法
CN115394768A (zh) 一种多层高带宽存储器及其制造方法
US20070281393A1 (en) Method of forming a trace embedded package
KR20220142922A (ko) 집적회로 패키지 및 그 형성 방법
CN112599427B (zh) 一种形成封装件的方法及封装件
KR102666023B1 (ko) 패키지 형성 방법 및 패키지
KR102502811B1 (ko) 집적 회로 패키지에 대한 재배선 구조체 및 그 형성 방법
TW202221805A (zh) 封裝件及其形成方法
TW202221806A (zh) 封裝件及形成封裝件的方法
TW202341399A (zh) 積體電路封裝及其形成方法