CN112542392A - 一种形成封装件的方法及封装件 - Google Patents

一种形成封装件的方法及封装件 Download PDF

Info

Publication number
CN112542392A
CN112542392A CN202011412884.3A CN202011412884A CN112542392A CN 112542392 A CN112542392 A CN 112542392A CN 202011412884 A CN202011412884 A CN 202011412884A CN 112542392 A CN112542392 A CN 112542392A
Authority
CN
China
Prior art keywords
chips
carrier
layer
interconnection
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011412884.3A
Other languages
English (en)
Other versions
CN112542392B (zh
Inventor
李维平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yibu Semiconductor Co ltd
Original Assignee
Shanghai Yibu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yibu Semiconductor Co ltd filed Critical Shanghai Yibu Semiconductor Co ltd
Priority to CN202011412884.3A priority Critical patent/CN112542392B/zh
Publication of CN112542392A publication Critical patent/CN112542392A/zh
Application granted granted Critical
Publication of CN112542392B publication Critical patent/CN112542392B/zh
Priority to TW110145240A priority patent/TWI803084B/zh
Priority to KR1020210171482A priority patent/KR102628842B1/ko
Priority to US17/542,416 priority patent/US20220181296A1/en
Priority to US17/542,417 priority patent/US20220181297A1/en
Priority to US17/542,415 priority patent/US20220181295A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Packages (AREA)

Abstract

本发明提供了一种形成封装件的方法及封装件，方法包括：提供载体，在载体的第一表面形成等距排布的多个互联器件；提供多组芯片，其中每组芯片包括至少两个芯片，在每个互联器件远离载体的一侧表面接合任意一组芯片中的至少两个正面朝下的芯片，以使每组芯片中的至少两个芯片通过互联器件而电性联接，并且每个芯片面向载体的一侧表面设置有多个第一凸点；在多组芯片的周围形成一塑封层，其中多组芯片和多个互联器件包覆于塑封层内；移除载体并对塑封层进行减薄处理，以暴露出第一凸点；在塑封层暴露出第一凸点的一侧表面形成第二凸点；以及，切割塑封层，获取多个封装件。利用上述方法，为多芯片互联提供了灵活和低成本的封装方案。

Description

一种形成封装件的方法及封装件
技术领域
本发明属于半导体领域，具体涉及形成封装件的方法及封装件。
背景技术
本部分旨在为权利要求书中陈述的本发明的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。
随着人工智能时代的到来，半导体集成电路的发展趋势是功能越多且计算速度越快。如果简单使用更大的芯片和SOC集成技术来满足这个发展趋势，无疑会使集成电路设计的难度越来越高，制造成本越来越昂贵。更为实际的解决方案则是采用多个小芯片的异质集成技术来完成多功能和高速度的目的。基于此，目前对于高端封装的重要任务是发展高效率，高密度的多芯片集成互联技术，通过对多个裸芯片之间的宽带联接来形成芯片的物理层功能区块，以此代替大芯片的SOC集成，实现低成本和高自由度，并具有相同的功能性。
现有的多芯片互联技术中，诸如嵌入式多芯片互联桥接(EMIB)通常采用在基板中嵌入硅桥以实现芯片互联，可以增加互联密度和互联效率。然而现有技术中的EMIB需要采用复杂的封装基板工艺，且成本高昂。
发明内容
针对上述现有技术中存在的问题，提出了一种形成封装件的方法及其封装件，利用这种方法及封装件，能够解决上述问题。
本发明提供了以下方案。
第一方面，提供一种形成封装件的方法，包括：提供载体，在所述载体的第一表面形成等距排布的多个互联器件；提供多组芯片，其中每组芯片包括至少两个芯片，在每个所述互联器件远离所述载体的一侧表面接合任意一组芯片中的所述至少两个芯片，以使所述每组芯片中的至少两个芯片通过所述互联器件而电性联接，并且每个芯片面向所述载体的一侧表面设置有多个第一凸点；在所述多组芯片的周围形成一塑封层，其中所述多组芯片和所述多个互联器件包覆于所述塑封层内；移除所述载体并对所述塑封层进行减薄处理，以暴露出所述第一凸点；在所述塑封层暴露出所述第一凸点的一侧表面形成第二凸点；以及，切割所述塑封层，获取多个封装件。
在一实施例中，每个芯片在面向所述载体的一侧表面上具有相对的第一端区域和第二端区域，所述方法还包括：在所述载体的所述第一表面形成多个自对准器件，所述多个自对准器件处于每相邻两组芯片的分界位置处，从而使得分布在所述分界位置两侧的每个芯片在所述第一端区域通过锡球自对准接合至所述互联器件远离所述载体的一侧表面的同时，所述第二端区域通过锡球自对准接合到所述自对准器件远离所述载体的一侧表面上，使每个芯片都相对于载体对准。
在一实施例中，所述切割所述塑封层，还包括：垂直于每个所述自对准器件切割所述塑封层，以使相邻组芯片分离开。
在一实施例中，所述互联器件远离所述载体的一侧表面形成至少两组导电焊盘，用于分别接合至对应组芯片中所述至少两个芯片的所述第一端区域中的第一凸点；在所述互联器件远离所述载体的一侧表面形成扇出电路，用于联接所述至少两组导电焊盘。
在一实施例中，所述互联器件形成为无源器件或有源器件。
在一实施例中，所述互联器件具有垂直互联通孔。
在一实施例中，所述在每个所述互联器件远离所述载体的一侧表面接合任意一组芯片中的所述至少两个芯片，还包括：通过热压工艺在每个所述互联器件远离所述载体的一侧表面接合任意一组芯片中的所述至少两个芯片，其中，所述互联器件形成为柔性电路。
在一实施例中，所述自对准器件具有与所述互联器件的相同设置和功能。在一实施例中，在所述塑封层暴露出所述第一凸点的一侧表面形成第二凸点，还包括：在所述塑封层暴露出所述第一凸点的一侧表面形成重布线层，在所述重布线层上形成多个所述第二凸点。
在一实施例中，在所述塑封层暴露出所述第一凸点的一侧表面形成第二凸点，还包括：在所述塑封层暴露出所述第一凸点的一侧表面形成焊料封盖层，所述焊料封盖层包含所述第二凸点。
第二方面，提供一种封装件，包括：至少两个芯片以及互联器件，其中，所述至少两个芯片并排邻近设置，且在每个芯片的其中一侧表面均设置有多个第一凸点，所述互联器件的一侧表面接合至所述至少两个芯片设置有所述第一凸点的一侧表面的至少部分区域，以使所述至少两个芯片通过所述互联器件能够电性联接；塑封层，其中所述至少两个芯片和所述互联器件嵌于所述塑封层内，且在所述塑封层的一侧表面暴露有所述至少两个芯片的所述第一凸点；多个第二凸点，形成在所述塑封层暴露出所述第一凸点的一侧表面。
在一实施例中，每个芯片在面向所述互联器件的一侧表面具有相对的第一端区域和第二端区域，所述封装件还包括：自对准器件，所述自对准器件具有相对的焊盘面和绝缘面；其中，所述绝缘面形成于所述塑封层暴露出所述第一凸点的一侧表面，所述焊盘面形成于所述塑封层内部，并且，所述每个芯片的所述第一端区域通过锡球自对准接合至所述互联器件的一侧表面的同时，所述每个芯片的所述第二端区域通过锡球自对准接合到所述自对准器件的所述焊盘面。
在一实施例中，所述互联器件面向所述至少两个芯片的一侧表面形成有至少两组导电焊盘，用于分别接合至所述至少两个芯片的所述第一端区域中的第一凸点；所述互联器件面向所述至少两个芯片的一侧表面形成扇出电路，用于联接所述至少两组导电焊盘。
在一实施例中，所述互联器件形成为有源器件或无源器件。
在一实施例中，所述互联器件具有垂直互联通孔。
在一实施例中，所述互联器件形成为热压接合至所述至少两个芯片的一侧表面的柔性电路。
在一实施例中，所述自对准器件具有与所述互联器件的相同设置和功能。
在一实施例中，所述封装件还包括：重布线层，形成在所述塑封层暴露出所述第一凸点的一侧表面，所述重布线层上形成有多个所述第二凸点。
在一实施例中，所述多个第二凸点形成为：在所述塑封层暴露出所述第一凸点的一侧表面形成的焊料封盖层。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：根据以上实施例的各个方面，通过采用了新的封装结构设计和独特的工艺流程，以更低的成本和更简单的制造过程实现与EMIB技术相同或类似的效果。一方面，其不需要在基板(substrate)中嵌入互联器件，减少了设计和制造的复杂性和周期时间。另一方面，消除基板的相关成本，从而为多芯片联接提供了灵活和低成本的解决方案。
应当理解，上述说明仅是本发明技术方案的概述，以便能够更清楚地了解本发明的技术手段，从而可依照说明书的内容予以实施。为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举例说明本发明的具体实施方式。
附图说明
通过阅读下文的示例性实施例的详细描述，本领域普通技术人员将明白本文所述的优点和益处以及其他优点和益处。附图仅用于示出示例性实施例的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的标号表示相同的部件。在附图中：
图1为根据本发明一实施例的形成封装件的方法的流程示意图；
图2A至图2E为根据本发明一实施例在形成封装件的过程中的中间阶段的截面示意图。
在附图中，相同或对应的标号表示相同或对应的部分。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
应理解，诸如“包括”或“具有”等术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不旨在排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在的可能性。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
另外还需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
图1为根据本申请一实施例的形成封装件的方法100的流程示意图。如图1所示，该方法100可以包括步骤101～106。
图2A至图2E示出根据一些实施例的在形成封装件的过程中的中间阶段的截面图。以下参考图2A至图2E对上述步骤101～106进行详细描述。
首先参考图2A，首先，执行步骤101：提供载体10，在所述载体10的第一表面101形成等距排布的多个互联器件，比如互联器件11和11’。在一些实施例中，互联器件(11，11’)可以形成为无源器件或可以形成为有源器件。在一些实施例中，互联器件(11，11’)可以形成为具有垂直互联通孔111的互联器件，垂直互联通孔111具体为TSV(Through SiliconVias，硅通孔111)，这样在封装件的互联器件(11，11’)的下方表面同样可以形成有I/O管脚。应当理解，互联器件(11,11’)当然也可以不具有垂直互联通孔。
参考图2B，接下来，执行步骤102：提供多组芯片，其中每组芯片包括至少两个芯片，在每个互联器件远离载体的一侧表面接合任意一组芯片中的至少两个正面朝下的(face-down)芯片，以使每组芯片中的至少两个芯片通过互联器件而电性联接，并且每个芯片面向载体的一侧表面设置有多个第一凸点。其中，图2B中完整显示有相邻的第一组芯片和第二组芯片，其中第一组芯片可以包括第一芯片21和第二芯片22，第二组芯片可以包括第一芯片21’和第二芯片22’，其中每个芯片的下方表面具有第一凸点20，也可称为芯片管脚。可以将芯片具有芯片管脚的一侧表面称之为正面，将与正面相对的一侧表面称之为背面，在半导体封装中，这种芯片管脚面朝下方封装的方式也可称之为正面朝下(face-down)。在一些实施例中，第一凸点20可以形成为由导电材料制成的焊料凸点，该导电材料可以包括Cu、Au等或它们的合金，也可以包括其他材料。在一些实施例中，封装在一起的一组芯片可以包括相同或不同功能的多个芯片可以，比如第一芯片可以是逻辑芯片，第二芯片可以是存储芯片，一组芯片也可以是三个或更多个功能相同或不同的芯片。
其中，每个芯片在面向所述载体的一侧表面上具有相对的第一端区域和第二端区域，第一端区域用于指示和互联器件接合的区域，例如，第一组芯片中的第一芯片21具有相对的第一端区域211和第二端区域212，第一组芯片中的第二芯片22具有相对的第一端区域221和第二端区域222，上述第一端区域和第二端区域中均设置有第一凸点20。
在一些实施例中，可以在互联器件远离载体的一侧表面形成至少两组导电焊盘，用于分别接合至对应组芯片中至少两个芯片的第一端区域中的第一凸点；在互联器件远离载体的一侧表面形成扇出电路，用于联接至少两组导电焊盘。例如，在互联器件11远离载体的一侧表面形成相对的第一组导电焊盘和第二组导电焊盘，第一组导电焊盘用于接合至第一芯片21在第一端区域211中形成的第一凸点，第二组导电焊盘用于接合至第二芯片22在第一端区域221中形成的第一凸点，形成用于联接第一组导电焊盘和第二组导电焊盘的扇出电路，用于实现第一芯片21和第二芯片22之间的电性联接。
在一实施例中，参考图2A，在执行步骤102之前还可以在载体上的第一表面形成多个自对准器件，多个自对准器件处于每相邻两组芯片的预定的分界位置处。由于每个芯片在面向所述载体的一侧表面上具有相对的第一端区域和第二端区域，其中第一端区域用于指示和互联器件接合的区域，第二端区域用于指示和自对准器件接合的区域。因此，在相邻两组芯片的预定分界位置两侧的每个芯片在其中的第一端区域通过锡球自对准接合至互联器件远离载体的一侧表面的同时，第二端区域就可以通过锡球自对准接合到自对准器件远离载体的一侧表面上。例如，处于第一组芯片和第二组芯片之间分界位置处的自对准器件12，其上表面的左部分区域用于第一组芯片中的第二芯片21的第二端区域的自对准，其上表面的右部分区域用于第二组芯片中的第一芯片21’的第二端区域的自对准。
参考图2C，接下来，执行步骤103：在所述多组芯片的周围形成一塑封层30，其中所述多组芯片和所述多个互联器件包覆于所述塑封层内。例如，在一些实施例中，塑封层30的材料可以包括添加或没有添加硅基或玻璃填料的环氧树脂、有机聚合物或聚合物。在一些实施例中，塑封层30的材料可以包括凝胶型液体的液态模塑化合物。塑封层30也可以包括其他绝缘材料和/或包裹材料或其他材料。
接下来，执行步骤104：移除所述载体10并对所述塑封层30进行减薄处理，以暴露出所述第一凸点。可以在塑封层30移除载体10的一侧表面进行减薄处理，以暴露出每组芯片的第一芯片和第二芯片的第一凸点20。例如，在一些实施例中，可以使用脱模工艺以去除载体10，上述也可以利用激光工艺或紫外线(UV)照射工艺去除载体10，但不限于此。在另一些实施例中，可以利用可撕粘连材料将载体10和芯片联接，并在步骤106中撕掉该载体10以移除，但不限于此。在去除载体10之后，互联器件和自对准器件的背面被暴露出来。在一些实施例中，可以使用化学机械抛光工艺、蚀刻工艺、其他方法将部分的塑封料去除。在减薄处理之后，每组芯片中的第一芯片和第二芯片的第一凸点20(也即芯片管脚)可能会被部分移除，暴露出第一芯片和第二芯片的第一凸点20的导电接触面。
参考图2D，接下来，执行步骤105：在塑封层30暴露出第一凸点20的一侧表面形成第二凸点40。可以在塑封层30暴露出第一凸点20的金属接触面的一侧表面形成重布线(Redistribution Layers，RDL)层50，在重布线层50上形成多个第二凸点40。例如，可以在塑封层30暴露出第一凸点20的一侧表面光刻、电镀出重布线层50，重布线层50中的介质材料可以是光敏材料、非光敏材料、液体材料和干膜材料等。在一些实施例中，也可以不使用重布线层50，直接在暴露于塑封层30的一侧表面的第一凸点20的金属接触面上形成第二凸点40，也即在第一凸点20的金属接触面上形成导电材料的焊料凸点作为该第二凸点40。在另外一些实施例中，还可以在塑封层30暴露出第一凸点20的一侧表面形成焊料封盖(solder capping)层，该焊料封盖层在塑封层30暴露出第一凸点20的一侧表面累计多个导电凸点，用于实现封装件和外部半导体的电性连接，焊料封盖(solder capping)层制作简单，能够节省成本。
参考图2E，接下来，执行步骤106：切割所述塑封层，获取多个封装件，其中一个封装件封装包括一组芯片。
在一些实施例中，可以垂直于每个自对准器件12切割所述塑封层，以使相邻组的芯片分离开。
根据以上实施例的各个方面，通过采用了新的封装结构设计和独特的工艺流程，以更低的成本和更简单的制造过程实现与EMIB技术相同或类似的效果。一方面，其不需要在基板(substrate)中嵌入互联器件，减少了设计和制造的复杂性和周期时间。另一方面，消除基板的相关成本，从而为多芯片联接提供了灵活和低成本的解决方案。
参考图2E，本发明还提供了一种封装件，其采用如上述实施例的方法制造成形。
该封装件包括至少两个芯片，比如第一芯片21和第二芯片22，还包括互联器件11，其中，至少两个芯片(21，22)并排邻近设置，且在每个芯片的其中一侧表面均设置有多个第一凸点20，互联器件11的一侧表面接合至至少两个芯片(21，22)设置有第一凸点20的一侧表面的至少部分区域，以使至少两个芯片通过互联器件能够电性联接；塑封层30，其中至少两个芯片(21，22)和互联器件11嵌于塑封层30内，且在塑封层的一侧表面暴露有至少两个芯片(21，22)的第一凸点20；封装件还包括多个第二凸点40，形成在塑封层30暴露出第一凸点20的一侧表面。
在一实施例中，每个芯片在面向互联器件11的一侧表面具有相对的第一端区域和第二端区域，封装件还包括：自对准器件12，自对准器件12具有相对的焊盘面和绝缘面；其中，绝缘面形成于塑封层30暴露出第一凸点20的一侧表面，焊盘面形成于塑封层内部，并且，每个芯片的第一端区域接合至互联器件的一侧表面，每个芯片的第二端区域自对准接合到自对准器件的焊盘面。
在一实施例中，互联器件11面向至少两个芯片(21，22)的一侧表面形成有至少两组导电焊盘，用于分别接合至至少两个芯片(21，22)的第一端区域中的第一凸点20；互联器件11面向至少两个芯片(21，22)的一侧表面形成扇出电路，用于联接至少两组导电焊盘。
在一实施例中，互联器件形成为有源器件或无源器件。
在一实施例中，互联器件具有垂直互联通孔。
在一实施例中，互联器件形成为热压接合至至少两个芯片的一侧表面的柔性电路。
在一实施例中，封装件还包括：重布线层50，形成在塑封层30暴露出第一凸点20的一侧表面，重布线层上形成有多个第二凸点40。
在一实施例中，多个第二凸点40还可以形成为：在塑封层30暴露出第一凸点30的一侧表面形成的焊料封盖层(未示出)。
虽然已经参考若干具体实施方式描述了本发明的精神和原理，但是应该理解，本发明并不限于所公开的具体实施方式，对各方面的划分也不意味着这些方面中的特征不能组合以进行受益，这种划分仅是为了表述的方便。本发明旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等同布置。

Claims (19)

1.一种形成封装件的方法，其特征在于，包括：
提供载体，在所述载体的第一表面形成等距排布的多个互联器件；
提供多组芯片，其中每组芯片包括至少两个芯片，在每个所述互联器件远离所述载体的一侧表面接合任意一组芯片中的所述至少两个芯片，以使所述每组芯片中的至少两个正面朝下的芯片通过所述互联器件而电性互联，并且每个芯片面向所述载体的一侧表面设置有多个第一凸点；
在所述多组芯片的周围形成一塑封层，其中所述多组芯片和所述多个互联器件包覆于所述塑封层内；
移除所述载体并对所述塑封层进行减薄处理，以暴露出所述第一凸点；
在所述塑封层暴露出所述第一凸点的一侧表面形成第二凸点；以及，
切割所述塑封层，获取多个封装件。
2.根据权利要求1所述的方法，其特征在于，每个芯片在面向所述载体的一侧表面上具有相对的第一端区域和第二端区域，所述方法还包括：
在所述载体的所述第一表面形成多个自对准器件，所述多个自对准器件处于每相邻两组芯片的分界位置处，从而使得分布在所述分界位置两侧的每个芯片在所述第一端区域通过锡球自对准接合至所述互联器件远离所述载体的一侧表面的同时，所述第二端区域通过锡球自对准接合到所述自对准器件远离所述载体的一侧表面上，使每个芯片都相对于载体对准。
3.根据权利要求2所述的方法，其特征在于，所述切割所述塑封层，还包括：
垂直于每个所述自对准器件切割所述塑封层，以使相邻组芯片分离开。
4.根据权利要求2所述的方法，其特征在于，
在所述互联器件远离所述载体的一侧表面形成至少两组导电焊盘，用于分别接合至对应组芯片中所述至少两个芯片的所述第一端区域中的第一凸点；
在所述互联器件远离所述载体的一侧表面形成扇出电路，用于联接所述至少两组导电焊盘。
5.根据权利要求1-4中任一项所述的方法，其特征在于，所述互联器件形成为无源器件或有源器件。
6.根据权利要求1-4中任一项所述的方法，其特征在于，所述互联器件具有垂直互联通孔。
7.根据权利要求1-4中任一项所述的方法，其特征在于，所述在每个所述互联器件远离所述载体的一侧表面接合任意一组芯片中的所述至少两个芯片，还包括：
通过热压工艺在每个所述互联器件远离所述载体的一侧表面接合任意一组芯片中的所述至少两个芯片，其中，所述互联器件形成为柔性电路。
8.根据权利要求1-4中任一项所述的方法，其特征在于，所述自对准器件具有与所述互联器件的相同设置和功能。
9.根据权利要求1-4中任一项所述的方法，其特征在于，在所述塑封层暴露出所述第一凸点的一侧表面形成第二凸点，还包括：
在所述塑封层暴露出所述第一凸点的一侧表面形成重布线层，在所述重布线层上形成多个所述第二凸点。
10.根据权利要求1-4中任一项所述的方法，其特征在于，在所述塑封层暴露出所述第一凸点的一侧表面形成第二凸点，还包括：
在所述塑封层暴露出所述第一凸点的一侧表面形成焊料封盖层，用所述焊料封盖层作为所述第二凸点。
11.一种封装件，其特征在于，包括：
至少两个芯片以及互联器件，其中，所述至少两个芯片并排邻近设置，且在每个芯片的其中一侧表面均设置有多个第一凸点，所述互联器件的一侧表面接合至所述至少两个芯片设置有所述第一凸点的一侧表面的至少部分区域，以使所述至少两个芯片通过所述互联器件能够电性互联；
塑封层，其中所述至少两个芯片和所述互联器件嵌于所述塑封层内，且在所述塑封层的一侧表面暴露有所述至少两个芯片的所述第一凸点；
多个第二凸点，形成在所述塑封层暴露出所述第一凸点的一侧表面。
12.根据权利要求11所述的封装件，其特征在于，每个芯片在面向所述互联器件的一侧表面具有相对的第一端区域和第二端区域，所述封装件还包括：
自对准器件，所述自对准器件具有相对的焊盘面和绝缘面；
其中，所述绝缘面形成于所述塑封层暴露出所述第一凸点的一侧表面，所述焊盘面形成于所述塑封层内部，并且，所述每个芯片的所述第一端区域通过锡球自对准接合至所述互联器件的一侧表面的同时，所述每个芯片的所述第二端区域通过锡球自对准接合到所述自对准器件的所述焊盘面。
13.根据权利要求12所述的封装件，其特征在于，
所述互联器件面向所述至少两个芯片的一侧表面形成有至少两组导电焊盘，用于分别接合至所述至少两个芯片的所述第一端区域中的第一凸点；
所述互联器件面向所述至少两个芯片的一侧表面形成扇出电路，用于联接所述至少两组导电焊盘。
14.根据权利要求11-13中任一项所述的封装件，其特征在于，所述互联器件形成为有源器件或无源器件。
15.根据权利要求12-13中任一项所述的封装件，其特征在于，所述互联器件具有垂直互联通孔。
16.根据权利要求11-13中任一项所述的封装件，其特征在于，所述互联器件形成为热压接合至所述至少两个芯片的一侧表面的柔性电路。
17.根据权利要求11-13中任一项所述的封装件，其特征在于，所述自对准器件具有与所述互联器件的相同设置和功能。
18.根据权利要求11-13中任一项所述的封装件，其特征在于，所述封装件还包括：
重布线层，形成在所述塑封层暴露出所述第一凸点的一侧表面，所述重布线层上形成有多个所述第二凸点。
19.根据权利要求11-13中任一项所述的封装件，其特征在于，所述多个第二凸点形成为：
在所述塑封层暴露出所述第一凸点的一侧表面形成的焊料封盖层。
CN202011412884.3A 2020-12-04 2020-12-04 一种形成封装件的方法及封装件 Active CN112542392B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202011412884.3A CN112542392B (zh) 2020-12-04 2020-12-04 一种形成封装件的方法及封装件
TW110145240A TWI803084B (zh) 2020-12-04 2021-12-03 形成封裝件的方法及封裝件
KR1020210171482A KR102628842B1 (ko) 2020-12-04 2021-12-03 패키지 형성 방법 및 패키지
US17/542,416 US20220181296A1 (en) 2020-12-04 2021-12-04 Method for Forming Chip Packages and a Chip Package
US17/542,417 US20220181297A1 (en) 2020-12-04 2021-12-04 Chip Interconnecting Method, Interconnect Device and Method for Forming Chip Packages
US17/542,415 US20220181295A1 (en) 2020-12-04 2021-12-04 Method for Forming Chip Packages and a Chip Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011412884.3A CN112542392B (zh) 2020-12-04 2020-12-04 一种形成封装件的方法及封装件

Publications (2)

Publication Number Publication Date
CN112542392A true CN112542392A (zh) 2021-03-23
CN112542392B CN112542392B (zh) 2021-10-22

Family

ID=75016147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011412884.3A Active CN112542392B (zh) 2020-12-04 2020-12-04 一种形成封装件的方法及封装件

Country Status (3)

Country Link
KR (1) KR102628842B1 (zh)
CN (1) CN112542392B (zh)
TW (1) TWI803084B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266967A (zh) * 2008-05-04 2008-09-17 日月光半导体制造股份有限公司 堆叠式芯片封装结构及其制作方法
US20110068459A1 (en) * 2009-09-23 2011-03-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interposer with Opening to Contain Semiconductor Die
US20140048928A1 (en) * 2012-08-17 2014-02-20 Cisco Technology, Inc. Multi-Chip Module with Multiple Interposers
CN104617072A (zh) * 2015-01-30 2015-05-13 华进半导体封装先导技术研发中心有限公司 一种改进的三维芯片集成结构及其加工工艺
CN107017238A (zh) * 2016-01-27 2017-08-04 艾马克科技公司 电子装置
CN107408515A (zh) * 2015-03-23 2017-11-28 赛灵思公司 具有用于晶片与晶片互连的桥接模块的半导体组件
CN107818922A (zh) * 2016-09-13 2018-03-20 三星电子株式会社 制造半导体封装的方法
CN109545757A (zh) * 2018-11-20 2019-03-29 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
CN109637985A (zh) * 2018-12-17 2019-04-16 华进半导体封装先导技术研发中心有限公司 一种芯片扇出的封装结构及其制造方法
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法
US20200075546A1 (en) * 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901701B2 (en) * 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
TW202006842A (zh) * 2018-07-16 2020-02-01 聯華電子股份有限公司 半導體封裝結構及形成半導體封裝結構的方法
US20200243449A1 (en) * 2019-01-30 2020-07-30 Powertech Technology Inc. Package structure and manufacturing method thereof
TW202135243A (zh) * 2020-03-04 2021-09-16 力成科技股份有限公司 扇出型堆疊式半導體封裝結構之多層模封方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266967A (zh) * 2008-05-04 2008-09-17 日月光半导体制造股份有限公司 堆叠式芯片封装结构及其制作方法
US20110068459A1 (en) * 2009-09-23 2011-03-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interposer with Opening to Contain Semiconductor Die
US20140048928A1 (en) * 2012-08-17 2014-02-20 Cisco Technology, Inc. Multi-Chip Module with Multiple Interposers
CN104617072A (zh) * 2015-01-30 2015-05-13 华进半导体封装先导技术研发中心有限公司 一种改进的三维芯片集成结构及其加工工艺
CN107408515A (zh) * 2015-03-23 2017-11-28 赛灵思公司 具有用于晶片与晶片互连的桥接模块的半导体组件
CN107017238A (zh) * 2016-01-27 2017-08-04 艾马克科技公司 电子装置
CN107818922A (zh) * 2016-09-13 2018-03-20 三星电子株式会社 制造半导体封装的方法
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法
US20200075546A1 (en) * 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
CN109545757A (zh) * 2018-11-20 2019-03-29 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
CN109637985A (zh) * 2018-12-17 2019-04-16 华进半导体封装先导技术研发中心有限公司 一种芯片扇出的封装结构及其制造方法

Also Published As

Publication number Publication date
TW202224038A (zh) 2022-06-16
TWI803084B (zh) 2023-05-21
CN112542392B (zh) 2021-10-22
KR102628842B1 (ko) 2024-01-24
KR20220079469A (ko) 2022-06-13

Similar Documents

Publication Publication Date Title
KR102401804B1 (ko) 반도체 소자 및 그 제조 방법
US9728496B2 (en) Packaged semiconductor devices and packaging devices and methods
CN108231601B (zh) 半导体装置及其制造方法
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
KR101677364B1 (ko) 반도체 디바이스 및 제조 방법
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
US20220328418A1 (en) Semiconductor Package Including Cavity-Mounted Device
WO2019062238A1 (zh) 一种晶圆级系统封装方法以及封装结构
KR102480685B1 (ko) 반도체 디바이스 및 제조 방법
US20220181296A1 (en) Method for Forming Chip Packages and a Chip Package
TWI628753B (zh) 半導體結構及其製造方法
TW201349446A (zh) 三維積體電路內連結的製造方法
CN112687628A (zh) 半导体器件、半导体器件的制造方法及封装件
CN109216206B (zh) 一种晶圆级扇出封装方法以及封装结构
KR102524244B1 (ko) 반도체 패키지들에서의 방열 및 그 형성 방법
US10998289B2 (en) Packaging structure and forming method thereof
CN112542392B (zh) 一种形成封装件的方法及封装件
CN115394768A (zh) 一种多层高带宽存储器及其制造方法
CN112599427B (zh) 一种形成封装件的方法及封装件
US11139267B2 (en) Packaging structure and forming method thereof
CN108962766B (zh) 封装结构及其形成方法
KR102666023B1 (ko) 패키지 형성 방법 및 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant