TWI773850B - 用於形成鰭式場效電晶體的單電漿室中之原子層沉積及蝕刻 - Google Patents

用於形成鰭式場效電晶體的單電漿室中之原子層沉積及蝕刻 Download PDF

Info

Publication number
TWI773850B
TWI773850B TW107141194A TW107141194A TWI773850B TW I773850 B TWI773850 B TW I773850B TW 107141194 A TW107141194 A TW 107141194A TW 107141194 A TW107141194 A TW 107141194A TW I773850 B TWI773850 B TW I773850B
Authority
TW
Taiwan
Prior art keywords
gate
layer
finfet
etching
semiconductor
Prior art date
Application number
TW107141194A
Other languages
English (en)
Other versions
TW201932639A (zh
Inventor
翔 周
甘納許 屋帕海葉
木村啟惠
唯曄 朱
炤鴻 韓
錫煥 李
諾埃爾 睿 孫
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW201932639A publication Critical patent/TW201932639A/zh
Application granted granted Critical
Publication of TWI773850B publication Critical patent/TWI773850B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本說明書係描述一種鈍化鰭式場效電晶體（FinFET）半導體裝置並使用整合原子層沉積法（ALD）及蝕刻製程的方式實施閘極蝕刻之方法及設備。本方法包含執行部分閘極蝕刻、使用ALD於半導體鰭片及閘極層之外露表面上沉積鈍化層、並執行最後閘極蝕刻以形成FinFET半導體裝置之一或多個閘極結構。該蝕刻、沉積以及蝕刻製程均在同一電漿室中執行。該鈍化層係沉積在該閘極層之側壁上，以於蝕刻期間維持該一或多個閘極結構之閘極輪廓。

Description

用於形成鰭式場效電晶體的單電漿室中之原子層沉積及蝕刻
本揭露係大致關於在半導體裝置製造上整合沉積與蝕刻製程，尤其是關於在形成鰭式場效電晶體（FinFET）期間之整合原子層沉積（ALD）及蝕刻製程。
隨著半導體業中裝置和特徵部尺寸的不斷縮小，在例如FinFET的三維設計中已經出現了挑戰。FinFET的製造係利用從基板延伸之薄的垂直「鰭片」或鰭片結構。在垂直鰭片結構中形成通道，並在垂直鰭片結構上方提供閘極。 FinFET可以減少短通道效應並導致更高的電流。
本揭露係關於在FinFET半導體裝置形成期間執行原位ALD和蝕刻的方法。該方法包括在電漿室中將FinFET半導體裝置的閘極層蝕刻達FinFET半導體裝置之一或多個相應的半導體鰭片之一或多個頂表面。該方法還包括在電漿室中透過原子層沉積法（ALD）在閘極層及一或多個半導體鰭片之外露表面上沉積第一鈍化層。該方法還包括在電漿室中將閘極層蝕刻達FinFET半導體裝置之絕緣材料層的頂表面，以在FinFET半導體裝置中界定一或多個閘極結構，其中該一或多個半導體鰭片乃與該一或多個閘極結構垂直。
在一些實施例中，閘極層包含多晶矽。在一些實施例中，將閘極層蝕刻達絕緣材料層之頂表面的步驟包含在電漿室中將閘極層的第一部分蝕刻至第一深度，在電漿室中透過ALD在閘極層及該一或多個半導體鰭片的外露表面上沉積第二鈍化層，並且在電漿室中將閘極層的第二部分蝕刻達絕緣材料層的頂表面。在一些實施例中，該方法進一步包含在將該閘極層蝕刻達該一或多個對應之半導體鰭片之該一或多個頂表面之前，界定來自半導體基板之該一或多個半導體鰭片，且在該一或多個半導體鰭片之上部的上方及周圍沉積該閘極層。在一些實施例中，本方法進一步包括在將該閘極層蝕刻達該一或多個對應之半導體鰭片的該一或多個頂表面之前，在該閘極層上方形成閘極光罩，該閘極光罩界定了用於形成該一或多個閘極結構的區域。第一鈍化層可以共形地沉積在閘極光罩下面之閘極層的側壁上。在一些實施例中，第一鈍化層的厚度介於約0.5nm至約3nm之間，且每一閘極結構的寬度介於約5nm至約50nm之間。在一些實施例中，在將閘極層蝕刻達一或多個相應的半導體鰭片之一或多個頂表面的步驟以及將閘極層蝕刻達絕緣材料層之頂表面的步驟中的每一個中，蝕刻劑實質上不含含氧氣體。蝕刻劑可包括含溴試劑、含氯試劑或其組合。在一些實施例中，將閘極層蝕刻達該一或多個對應之半導體鰭片之一或多個頂表面的步驟以及將閘極層蝕刻達絕緣材料層之頂表面的步驟係以最小化橫向臨界尺寸（CD）損耗而發生。在一些實施例中，將閘極層蝕刻達絕緣材料層之頂表面的操作係從該一或多個閘極結構、該一或多個半導體鰭片以及絕緣材料層相交的每個隅角移除閘極層。在一些實施例中，第一鈍化層包含矽氧化物（SiOx）。在一些實施例中，藉由ALD沉積第一鈍化層的步驟包括導入前驅物至電漿室中，以吸附在閘極層和一或多個對應之半導體鰭片的一或多個頂表面上，藉由電漿轉化該前驅物以形成具吸附限制量的第一鈍化層，並重複操作導入前驅物及轉化前驅物，直到所需厚度之第一鈍化層沉積在閘極層及該一或多個半導體鰭片之外露表面上。
下面參考附圖進一步描述這些和其他態樣。
在以下之敘述中，提出極多特定的細節，以提供對所呈現實施例之透徹理解。可於沒有這些具體細節的一些或全部之情況下實踐所揭示的實施例。在其他情況下，並不詳細敘述熟知之製程操作，以免不必要地模糊所揭示的實施例。雖然將會同該等特定實施例來敘述所揭示之實施例，但應理解其係不意欲限制所揭示的實施例。
在本公開中 ，「半導體晶圓」、「晶圓」、「基板」、「晶圓基板」和「部分製造的積體電路」等用語可互換使用。 熟習本技藝者將理解，「部分製造的積體電路」之用語可以指於矽晶圓上之積體電路製造的許多階段中之任一階段期間的矽晶圓。半導體裝置業中使用的晶圓或基板通常具有200mm、300mm或450mm的直徑。 以下之詳細描述係假設本揭示內容在晶圓上實現。 然而本揭示內容並不限於此。工件可以是各種形狀、尺寸和材料。除了半導體晶圓之外，可以利用本揭示內容之其他工件包括例如印刷電路板等的各種物品。整合蝕刻 / ALD 處理設備
隨著特徵部尺寸的縮小，節距也變的更小，互補金屬氧化物半導體（CMOS）技術縮放至更小的節點，因此薄的共形沉積技術將持續獲得重要性。 原子層沉積（ALD）是一種成膜技術，由於ALD沉積單一薄層材料，其厚度係受到在成膜化學反應本身之前可能吸附至基板表面（即形成吸附限制層）之一或多種前驅反應物數量的限制，因此非常適合共形薄膜的沉積。由ALD所形成的每個層為薄且保形的，所得到的膜基本上符合下伏之裝置結構及特徵的形狀。
傳統上，ALD和蝕刻處理係在不同的工具或平台上執行。例如ALD室並不執行蝕刻處理，蝕刻室不執行ALD處理。 進行沉積處理的電漿蝕刻室係使用電漿誘導的沉積處理來形成非共形、且縱橫比相依的薄膜。
圖 1是根據一些實施例之用於執行蝕刻及ALD操作的處理設備範例的示意圖。 處理設備100可以是電感耦合電漿處理設備。處理設備100包括例如電漿蝕刻室的電漿室132。在一些實施例中，由加州弗里蒙特的Lam Research Corporation生產的KiyoTM 反應器可作為電漿蝕刻室的合適反應器的一範例。
關於執行蝕刻及ALD操作的處理設備100的細節係描述於在2017年8月4日提出、發明人為Zhou等人的美國專利申請案號第15/669,871中，其標題為「INTEGRATED ATOMIC LAYER PASSIVATION IN TCP ETCH CHAMBER AND IN-SITU ETCH-ALP METHOD」。其全部內容乃併入本文以作為參考。
電漿室132 可以包括整個腔室結構，其可以由室壁114及窗106所界定。窗106可以由石英或其他介電材料製成。在一些實施例中，電漿室132包括設置在電漿室132內部的基板支撐件116。在一些實施例中，基板支撐件116為用於支撐基板112的靜電卡盤，並在基板112上執行沉積/蝕刻製程。靜電卡盤可以包括用於夾持和脫夾基板112的靜電電極。為此目的，可以提供濾波器和DC箝位電源（未顯示）。本發明亦可以提供用於將基板112提升離開基板支撐件116的其他控制系統。基板支撐件116係用以容納及夾持基板112。
在一些實施例中，基板支撐件116可包含加熱器（未圖示）以加熱基板112。基板支撐件116可在升高的溫度下操作，例如在約 20℃至約 150 ℃之間。溫度取決於製程操作和特定配方。在一些實施例中，電漿室132可能在某些壓力下操作，例如介於約1 mTorr至約1 Torr之間的壓力。
在一些實施例中，處理裝置100可以包括射頻 （RF） 電源120，其可以用於偏壓/充電基板支撐件116。RF 電源120可以由一或多個RF產生器所界定。 如果提供多個RF產生器，則可以使用不同的頻率來實現各種調諧特性。 偏壓匹配電路118係耦合於RF電源120和基板支撐件116之間。以此方式，RF電源120便連接到基板支撐件116。
線圈134位於窗106上方。線圈134可以由導電材料製成並且包括至少一個完整的匝圈。圖1中所示的線圈134包括至少三個匝圈。RF電源121係用以向線圈134提供RF功率。匹配電路102係耦合於RF電源121和線圈134之間。以此方式，RF電源121便連接到線圈134。在一些實施例中，選擇性的法拉第屏蔽（未顯示）位於線圈134及窗106之間。法拉第屏蔽可以相對於線圈134保持間隔開的關係。法拉第屏蔽可以設置在窗106的正上方。法拉第屏蔽可以防止金屬或其他物質沉積在電漿室132的窗106上。
RF 源自RF電源121而向線圈134供應電力，以使RF電流流過線圈134。流過線圈134的RF電流可以在線圈134周圍產生電磁場。電磁場會在電漿室132內產生感應電流，而作用在出現於電漿室132中的氣體上，以產生電漿。 來自電漿的諸多離子及/或自由基可以與基板112相互作用，以執行沉積或蝕刻操作。
在一些實施例中，處理設備100可選地包括電漿格柵 （未顯示），其可用於將電漿室132分成上部和下部。電漿格柵可以用於限制進入電漿室132下部之熱電極的量。在一些實施例中，處理設備100係被設計成使得存在於電漿室132下部之電漿為離子-離子電漿、存在於電漿室132上部之電漿為電子-離子電漿來操作。
處理氣體可以通過第一氣體注入器104從電漿室132的頂部以及/或通過第二氣體注入器110從電漿室132的側面引入電漿室132。處理氣體可以包括蒸發之液體前驅物或蒸發之固體前驅物，其可以在處理設備100上游的固體源蒸發器（未顯示）中蒸發。可以通過第一氣體注入器104以及/或第二氣體注入器110供應一或多種反應氣體。在一些實施例中，氣體注入器104、110可以用噴淋頭取代。吾人將理解，可以提供額外或其他的氣體供應，以用於各種類型的操作而向電漿室132供應不同的氣體。
將氣體（一或多種）注入到電漿室132 的多種方式顯示出處理氣體、蒸發之液體前驅物以及/或蒸發之固態前驅物可從多個位置提供到電漿室132。在一些實施例中，僅使用第一氣體注入器104。在一些其他實施例中，僅使用第二氣體注入器110。在一些其他實施例中，使用第一氣體注入器104和第二氣體注入器110。在一些實施例中，歧管122控制將哪些氣體供應到每個不同的氣體管線。歧管122允許從任何不同的氣體管線提供任何類型的氣體（反應劑、載體、前驅物等）。在一些實施例中，載氣可包括例如氧氣（O2 ）、氮氣（N2 ）及氦氣（He）的氣體。可以在不混合的情況下將氣體引入電漿室132中，或者可以在引入電漿室132之前將氣體與其他氣體混合。
歧管122可用於選擇、切換及/或混合來自輸送系統128中之個別輸送系統的輸出。在一些實施例中，輸送系統128可包括蝕刻氣體輸送系統127和液體輸送系統129。蝕刻氣體輸送系統127可以配置成輸出蝕刻劑氣體。 蝕刻劑氣體的實例包括但不限於氯（Cl2 ）、溴化氫（HBr）和六氟化硫（SF6 ）。 液體輸送系統129可以配置成提供液體前驅物，該液體前驅物在ALD過程中被蒸發並以蒸氣形式輸送。蒸發的液體前驅物可以被引入電漿室132中並且可以吸附到基板112的表面上。已吸附之前驅物可以使用電漿將其轉化，以形成具吸附限制量的膜。例示性液體前驅物可具有下式的化學組成：Cx Hy Nz Oa Sib 。
真空泵130係連接到電漿室132，並可用於從電漿室132抽出處理氣體並維持電漿室132內一定的壓力。閥126可設置在排放口124和真空泵130之間，以控制施加至電漿室132之真空吸力的量。在一些實施例中，真空泵130可以是一階段或兩階段機械乾式泵及/或渦輪分子泵。在一些實施例中，可在每次ALD製程完成之後啟動真空泵130，以清理電漿室132。
當處理設備100安裝在無塵室或製造設施中時，處理設備100可以耦合到設施（未顯示）。設施包括提供處理氣體、真空、溫度控制以及環境顆粒控制的管道。當安裝在目標製造設施中時，這些設施可以耦合到處理設備100。另外，處理設備100可以耦合到傳送室，該傳送室允許機器人使用自動化而將基板傳送進出電漿室132。
在一些實施例中，系統控制器108（其可以包括一或多個物理或邏輯控制器）控制處理設備100的一些或全部操作。系統控制器108可以包括一或多個記憶體裝置以及一或多個處理器。處理器可以包括中央處理單元（CPU）或電腦、類比及/或數位輸入/輸出連接器、步進馬達控制器板以及其他類似的元件。在處理器上執行用於實現適當控制操作的指令。這些指令可以儲存在與系統控制器108相關聯的記憶體裝置上而可以通過網路提供。在某些實施例中，系統控制器108執行系統控制軟體。
系統控制軟體可包括用於控制施加時間點以及/或下列一或多個腔室操作條件中任何一個之強度大小的指令：氣體的混合物及/或組成、腔室壓力、腔室溫度、晶圓/晶圓支撐件溫度、施加到基板的偏壓（在不同的實施例中可能為零）、施加到線圈或其他電漿產生元件的頻率和功率、基板位置、基板移動速度以及由工具執行之特定處理的其他參數。系統控制軟體可以以任何合適的方式配置。例如，可以編寫諸多處理工具元件子程序或控制目標，以控制執行各種處理工具製程所必需之處理工具元件的操作。系統控制軟體可以用任何合適的電腦可讀程式語言編碼。
在一些實施例中，系統控制軟體包括用於控制上述各種參數之輸入/輸出控制（IOC）排序指令。例如，半導體製造製程的每個階段可以包括由系統控制器108執行的一或多個指令。例如，用於設定階段的製程條件的指令可以包括在相應的配方階段中。在一些實施例中，可依序地安排配方階段，俾使摻雜處理中的步驟以該處理階段的特定順序執行。例如，一配方可用以執行蝕刻操作並包括在每個蝕刻操作之間執行ALD製程的一或多個循環。
在一些實施例中，系統控制器108係配置有指令，以執行以下操作中的一或多個：於電漿室132中蝕刻基板112的第一層，以形成特徵部之光罩圖案，該特徵部之光罩圖案的寬度係小於由特徵部之光罩圖案將形成之複數結構的所欲寬度; 於電漿室132中藉由ALD而在特徵部之光罩圖案上沉積第一鈍化層，該第一鈍化層之沉積厚度係使特徵部之光罩圖案的寬度增加到所欲寬度; 以及在電漿室132中蝕刻基板112的第二層，以形成具有所欲寬度之複數結構 。蝕刻及沈積操作的執行並不會在電漿室132中引入真空破壞。在一些實施例中，系統控制器108進一步經配置以執行以下操作：在電漿室132中重複ALD沉積和蝕刻的操作。
在一些實施例中可以採用其他電腦軟體及/或程序。用於該目的之程式或程式區段的範例包括基板定位程式、處理氣體組成控制程式、壓力控制程式、加熱器控制程式以及RF電源控制程式。
在一些情況下，系統控制器108控制氣體濃度、基板移動及/或供應到線圈134及/或基板支撐件116 的功率。系統控制器 108可以透過例如打開及關閉相關閥門以產生一或多個入口氣流而提供適當濃度的必要反應劑。基板的移動可藉由例如引導基板定位系統根據需要移動來控制。供應至線圈134 以及/或基板支撐件116的功率可經控制以提供特定的RF功率位準。如果使用格柵，則RF功率可以透過系統控制器108來調整，以在電漿室132的上部產生電子-離子電漿，並在電漿室132 的下部產生離子-離子電漿。且，系統控制器108 可以被配置成用以在使得電子-離子電漿不在電漿室132 的下部中形成的條件下向基板支撐件116供電。
系統控制器108可以基於感應器輸出（例如當功率、電位、壓力等達到特定閾值時）、操作時間點（例如在處理中之特定時間點打開閥門）或基於接收到之使用者指令來控制這些和其他方面。
在一些實施例中，系統控制器108是系統的一部分，其可以是上述範例的一部分。此等系統可以包括半導體處理設備，其包括一處理工具或複數處理工具、一腔室或複數腔室、用於處理的一平台或複數平台及/或特定處理元件（晶圓基座、氣體流動系統等）。這些系統可以與電子設備整合，用於在處理半導體晶圓或基板之前、期間和之後控制它們的操作。該等電子設備可以稱為「控制器」，其可以控制一系統或複數系統的諸多元件或子部件。取決於處理要求及/或系統的類型，系統控制器108可經程式化以控制本文所揭露之任何處理，其包括處理氣體的輸送、溫度設定（例如加熱及/或冷卻）、壓力設定、真空設定、功率設定、RF產生器設定、RF匹配電路設定、頻率設定、流率設定、流體輸送設定、位置和操作設定、基板傳送進出工具以及其他傳送工具及/或連接到特定系統或與特定系統相接之負載鎖。
一般而言，系統控制器108 可以被定義為具有各種積體電路、邏輯、記憶體及/或軟體的電子設備，其接收指令、發布指令、控制操作、啟動清潔操作、啟動端點測量等。積體電路可以包括韌體形式的晶片，其儲存程式指令、數位信號處理器（DSP）、定義為特殊應用積體電路（ASIC）的晶片、及/或一或多個微處理器，或執行程式指令的微控制器（例如軟體）。程式指令可以是以諸多個別設定（或程式檔案）的形式呈現的指令而與系統控制器108通訊，其定義在半導體基板上、用於半導體基板或至系統上執行特定處理的操作參數。在一些實施例中，操作參數可以是由製程工程師定義之配方的一部分，以在一或多層、材料、金屬、氧化物、矽、二氧化矽、表面、電路及/或基板之晶粒的製造期間完成一或多個處理步驟。
在一些實施例中，系統控制器108可以是電腦的一部分或耦合到電腦，該電腦係與該系統整合、或耦合至該系統、或聯網至該系統、或為前述之組合。例如，系統控制器108 可以位於「雲端」或位於晶圓廠主電腦系統之全部或部分中，其可以允許遠端存取基板處理。電腦可以啟動對系統的遠端存取以監控製造操作的當前進度、檢查過去製造操作的歷史、檢查來自多個製造操作的趨勢或性能度量、改變當前處理的參數、設定處理步驟以遵循當前處理、或啟動新處理。在一些範例中，遠端電腦（例如伺服器）可以通過網路向系統提供製程配方，該網路可以包括區域網路或網際網路。遠端電腦可能包括使用者界面，該使用者界面能夠啟動參數及/或設定的輸入或程式化，然後將參數及/或設定從遠端電腦傳送到系統。在一些範例中，系統控制器108 接收資料形式的指令，其指定在一或多個操作期間要執行之每個處理步驟的參數。吾人應當理解，該等參數係特定用於要執行之製程類型以及系統控制器108 被配置為與之接合或控制之工具的類型。因此，如上所述，系統控制器108 可以是分散式的，例如透過包括一或多個聯網在一起並朝著共同目的（例如本文所述之製程及控制）工作的獨立控制器。用於此種目的之分散式系統控制器 108的一個範例為腔室上的一或多個積體電路，其與位於遠端之一或多個積體電路（例如在平台位階或作為遠端電腦的一部分）通信，兩者組合以控制腔室上的製程。
非限制性地，系統的範例可包括電漿蝕刻室或模組、沉積室或模組、旋轉沖洗室或模組、金屬電鍍室或模組、清潔室或模組、斜邊蝕刻室或模組、物理氣相沉積（PVD）室或模組、化學氣相沉積（CVD）室或模組、原子層沉積（ALD）室或模組、原子層蝕刻（ALE）室或模組、離子植入室或模組、軌道腔室或模組、以及任何可以與半導體基板之製造及/或生產相關聯或用於其中之其他半導體處理系統。
如上所述，取決於工具要執行的一或多個製程步驟，系統控制器108 可能與下列各者通訊：一或多個其他工具電路或模組、其他工具元件、叢集工具、其他工具界面、相鄰工具、附近工具、遍布工廠的工具、主電腦、另一系統控制器108、或材料運輸中使用的工具，其將基板容器運送進出半導體製造工廠中的工具位置及/或裝載端口。FinFET 半導體裝置
隨著半導體裝置中裝置特徵部的縮小及和較小的間距，半導體業正在從平面互補式金屬氧化物半導體（CMOS）電晶體轉變為三維（3D）FinFET裝置架構。FinFET提供改良的通道控制並減少短通道效應。不同於傳統平面電晶體中之閘極係位於通道上方，FinFET則是在通道周圍具有閘極，以在兩側提供靜電控制。 3D裝置架構導入了寄生電容及臨界尺寸，其對於以縮小裝置特徵部及更小間距來控制則是出現挑戰。這會導致閘極長度及間距的縮小，對於當前圖案化方法是種困難。
圖2為一透視圖，顯示FinFET半導體裝置範例的三維示意圖。 FinFET半導體裝置200包括基板202，其中基板202可以是半導體基板。在一些實施例中，基板202包括例如矽、鍺、矽鍺、銻化銦、鉛碲化物、砷化銦、磷化銦、砷化鎵和銻化鎵等的半導體材料。在一些實施例中，基板202可包括塊狀矽材料或絕緣體上矽（SOI）結構。
FinFET半導體裝置200還包括從基板202延伸的一或多個半導體鰭片204（例如矽鰭片）。一或多個半導體鰭片204可包括任何合適的半導體材料。 在一些實施例中，可使用適當的圖案化製程（例如光刻和蝕刻製程）從基板202形成一或多個半導體鰭片204。在一些實施例中，一或多個半導體鰭片204可透過植入處理來加以摻雜，以將p型或n型雜質導入一或多個半導體鰭片204中。
FinFET半導體裝置200還包括位於基板202上之絕緣材料層230，其圍繞至少該一或多個半導體鰭片204的下部。該一或多個半導體鰭片204的上部可以從絕緣材料層230突出。絕緣材料層230可以被平坦化，俾使該一或多個半導體鰭片204的上部延伸於絕緣材料層230的頂表面上方。絕緣材料層230可包括任何合適的絕緣材料，例如矽氧化物（SiOx ）或矽氮化物（Six Ny ）。在一些實施例中，絕緣材料層230為隔離結構，例如淺溝槽隔離 （STI）結構。隔離結構係用於限制電干擾或串音干擾。
FinFET半導體裝置200還包括在一或多個半導體鰭片204的部分上方的閘極結構210。在一些實施例中，閘極結構210可以包括閘極介電層（未顯示）、一或多個閘極間隔件（未顯示）以及閘極215。閘極215可以包括導電材料，例如多晶矽（poly-Si）、多晶矽鍺（poly-SiGe）、金屬氮化物、金屬矽化物、金屬氧化物或金屬。在一些實施例中，閘極215包含多晶矽。在一些實施例中，閘極結構210形成於一或多個半導體鰭片204中的每一者的中心部分上方。在一些實施例中，多個閘極結構210形成於多個半導體鰭片204上方。吾人應當理解，儘管圖2僅顯示兩個半導體鰭片204和一個閘極結構210，各種實施例可以包括更多或更少的半導體鰭片204及/或更多個閘極結構210。
一或多個半導體鰭片204可以延伸穿過閘極結構210 的相對側。一或多個半導體鰭片204可以垂直於閘極結構210。閘極結構210可以與一或多個半導體鰭片204的側壁相交。在一些實施例中，一或多個半導體鰭片204可實質上彼此平行。
表面204a是一或多個半導體鰭片204的頂表面。從閘極結構210之一側延伸的一或多個半導體鰭片204的表面204a係對應於源極區域，而一或多個半導體鰭片204的表面204b係自閘極結構210的另一側延伸而對應於汲極區域。閘極結構210可以設置在FinFET半導體裝置200的通道區域（未顯示）上方，其中通道區域位於源極和汲極區域之間。
在一些實施例中，FinFET半導體裝置200可選地包含襯墊212，其可將基板202 的半導體材料與絕緣材料層230分離。在一些實施例中，FinFET半導體裝置200可選地包括一或多個閘極介電層（未顯示），其形成在絕緣材料層230上方而可以將絕緣材料層230與閘極結構210分開。在一些實施例中，半導體裝置200可選地包括閘極結構210上方的閘極光罩250。閘極光罩250可以包括用於在各種圖案化製程期間保護閘極結構210的任何合適的軟光罩或硬光罩材料。在一些實施例中，閘極光罩250包括硬光罩材料，例如矽氧化物、矽氮化物、矽氮氧化物或其他適用的材料。在蝕刻製程之後，閘極光罩250可以保持完整，以形成閘極結構210並暴露該一或多個半導體鰭片204。
可以施加一蝕刻操作以形成最終閘極結構210的輪廓。在一些實施例中，電漿蝕刻製程蝕刻穿過閘極材料以形成最終閘極結構210。此製程可以被稱為「閘極蝕刻」。在諸多實施例中，此閘極蝕刻製程可涉及蝕刻具有覆蓋閘極光罩250的多晶矽，其中剩餘的多晶矽即為最終閘極結構210的形狀/位置。當閘極蝕刻行進通過閘極材料時，閘極蝕刻遇到垂直於閘極結構210的一或多個半導體鰭片204。閘極蝕刻對於蝕刻閘極材料具選擇性而不蝕刻一或多個半導體鰭片204。閘極蝕刻可以蝕刻通過剩餘的閘極材料而到絕緣材料層230的頂表面。然而，當從一或多個半導體鰭片204的頂表面蝕刻穿過閘極材料時而到絕緣材料層230的頂表面時，可能希望保持垂直蝕刻輪廓。否則，閘極結構210可能會具有伴隨著坍塌風險的凹角輪廓、或伴隨著性能損失的錐形輪廓。錐形輪廓可導致在閘極結構210、至少一半導體鰭片204以及絕緣材料層230之頂表面相交處之三維(3D)隅角 260 處的殘餘材料。在圖3A-3B中更詳細地討論了在3D隅角260處是如何形成剩餘材料。隨著技術節點的縮小和更小的間距，在閘極蝕刻中維持垂直蝕刻輪廓以避免凹角輪廓或錐形輪廓並同時保持FinFET半導體裝置200的臨界尺寸可能存在挑戰。在FinFET半導體裝置200之3D隅角260處的挑戰可能更加明顯。3D 隅角殘留
圖3A顯示閘極剖視圖、鰭片剖視圖和俯視圖，說明在傳統閘極蝕刻之前之部分製造的FinFET半導體裝置範例的示意圖。圖3B顯示閘極剖視圖、鰭片剖視圖和俯視圖，說明在傳統閘極蝕刻及副產物再沉積之後之部分製造的FinFET半導體裝置範例的示意圖。如這裡所使用的，閘極剖視圖係平行於閘極方向的視圖。換句話說，閘極結構在閘極剖視圖中延伸到頁面內外。如本文所用，鰭片剖視圖係平行於鰭片方向的視圖。換句話說，半導體鰭片在鰭片剖視圖中延伸到頁面內外。
在執行閘極蝕刻之前，部分製造的FinFET半導體裝置300可以如下方式形成：界定來自半導體基板之一組半導體鰭片308、於半導體鰭片308之下部周圍形成絕緣材料層306、於半導體鰭片308之上部上方及周圍形成閘極層 304、以及於閘極層304的複數部分上方形成閘極光罩302。閘極光罩302可以用作光罩，以圖案化在閘極蝕刻後欲形成之閘極結構310的輪廓，其中該等半導體鰭片308的每一個可各自垂直於閘極光罩302。在一些實施例中，一鈍化材料（未顯示）之薄層可配置於半導體鰭片308上，以在閘極蝕刻期間保護半導體鰭片。
在閘極蝕刻之前，閘極層 304 可能圍繞並覆蓋半導體鰭片308。閘極蝕刻會將閘極層 304蝕刻至絕緣材料層的頂表面306，移除閘極層304而不蝕刻半導體鰭片308、也不蝕刻閘極光罩302下面之閘極層304的輪廓。閘極蝕刻移除了閘極層304並形成FinFET半導體裝置320的閘極結構310，如圖3B所示。為了形成具有實質上垂直之輪廓的閘極結構310，根據一些實施例的閘極蝕刻將是各向異性垂直蝕刻。吾人期望具有實質上保持垂直閘極輪廓的閘極蝕刻，其使隔離和緻密結構之間的負載最小化，並且最小化中心到邊緣的不均勻性。且，根據一些實施例的閘極蝕刻將對鰭片材料上的閘極材料或設置在半導體鰭片308上的任何鈍化材料具有選擇性。例如，閘極材料（例如多晶矽） 的蝕刻速率可能比設置在半導體鰭片308上之鈍化材料 （例如氧化物）的蝕刻速率至少大100倍、至少大300倍、至少大500 倍或至少大1000倍。 因此，吾人亦希望有一種閘極蝕刻相對於其他外露材料，是對閘極材料具高度選擇性。
在一些實施例中，傳統閘極蝕刻製程可為使用例如含溴試劑、含氯試劑、含氟試劑或其組合之蝕刻劑的電漿蝕刻製程。例如，蝕刻劑可包括氯（Cl2 ）、溴化氫（HBr）、四氟化碳（CF4 ）、六氟化硫（SF6 ）、三氟甲烷（CHF3 ）或其組合。在閘極304之多晶矽的傳統閘極蝕刻處理期間，蝕刻劑可以與多晶矽反應以形成揮發性副產物及非揮發性的副產物。例如，可能在傳統閘極蝕刻處理期間產生之揮發性副產物可以包括四氯化矽（SiCl4 ）、四溴化矽（SiBr4 ）或其組合。在傳統閘極蝕刻處理期間可能形成的非揮發性副產物可以包括三氯化矽（SiCl3 ）、二氯化矽（SiCl2 ）、三溴化矽（SiBr3 ）、二溴化矽（SiBr2 ）或其組合。在一些實施例中，揮發性副產物可與高能量電子或其他物質反應並離解而形成非揮發性副產物。這種非揮發性副產物也可稱為「全域副產物」。通常在閘極光罩302上觀察到全域副產物。
多晶矽和蝕刻劑之間反應之揮發性副產物可以被泵出或以其他方式從處理室移除。多晶矽和蝕刻劑之間反應之非揮發性副產物可以在閘極蝕刻處理期間吸附、粘附、或者形成在閘極光罩302、閘極結構310、以及半導體鰭片308之側壁及表面上。非揮發性副產物可以沉積在閘極光罩302及閘極結構310的側壁和表面上，而形成如圖3B所示的第一鈍化副產物層312。 此外，非揮發性副產物也可以沉積在半導體鰭片308的側壁和表面上，以形成如圖3B所示之第二鈍化副產物層314。由於蝕刻前緣周圍的Cl/Br不足以形成揮發性SiCl4 或SiBr4 ，便可能形成這種非揮發性副產物，並且這些非揮發性副產物可稱為「局部副產物」。如前所述，一鈍化薄層（未顯示）可以在傳統閘極蝕刻處理之前設置在至少該半導體鰭片308的一頂表面上，且第二鈍化副產物層314 可加入到鈍化薄層以獲得更多保護。
在傳統閘極蝕刻處理期間，非揮發性副產物可以作為鈍化材料以保護閘極結構 310及半導體鰭片 308。因此，傳統閘極蝕刻處理提供了一種用於蝕刻副產物再沉積之基於電漿的鈍化技術，其可用於保持側壁輪廓和避免橫向蝕刻進閘極結構 310及半導體鰭片 308。在一些實施例中，傳統的閘極蝕刻製程可以包括「閃」鈍化製程(flash passivation process)。「閃」鈍化過程可以指撞擊諸如氧氣(O2 )、二氧化碳（CO2 ）及/或氮氣（N）的氣體，以形成離解自由基的電漿而與表面反應，並在表面上形成鈍化材料層（例如氧化物或氮化物）。例如，電漿源可將RF功率施加至氣體約0.5 秒至約5秒的範圍內的短時間。其中傳統的閘極蝕刻製程包括氧氣「閃」鈍化製程，形成於閘極光罩302、閘極結構310、以及半導體鰭片308的側壁和表面上之非揮發性副產物可以包括例如氯氧化矽（SiOCl3 ）和溴氧化矽（SiOBr3 ）的氧化物。第一鈍化副產物層 312和第二鈍化副產物層 314可以包括從「閃」鈍化製程形成的氧化物，其中該氧化物為閘極結構310及半導體鰭片308在傳統閘極蝕刻製程期間提供額外的保護。
傳統閘極蝕刻製程可以取決於被蝕刻之特徵部的縱橫比，而導致更多的非揮發性副產物被沉積在閘極結構310的頂部及半導體鰭片308的頂部附近。更高縱橫比和更小的臨界尺寸（CD）空間可能會導致更多來自電漿之蝕刻劑及鈍化物在閘極結構310的頂部及半導體鰭片308的頂部附近進行反應。在圖3B中，第一鈍化副產物層312可形成為在閘極光罩302及閘極結構310之頂部處的隆起或突出，第二鈍化副產物層314亦可以形成為在半導體鰭片308之頂部處的隆起或突出。第一鈍化副產物層312係作為遮蔽罩以保存閘極結構310的垂直閘極輪廓，第二鈍化副產物層 314作為遮蔽罩，以保護半導體鰭片 308。然而，第一鈍化副產物層312及第二鈍化副產物層 314的每個隆起可以阻擋傳統閘極蝕刻的定向離子不蝕刻下伏之閘極層304的部分。具體而言，第一鈍化副產物層312及第二鈍化副產物層 314的每個隆起可能在定向離子不會到達的區域上方形成「陰影」。如在圖3B之俯視圖中所示，第一鈍化副產物層312及第二鈍化副產物層 314可能在半導體鰭片308及閘極結構310相交的隅角316處會合。隅角316可以對應於圖2之FinFET半導體裝置200之3D隅角260。第一鈍化副產物層312的遮蔽及第二鈍化副產物層314的遮蔽呈現出在移除3D隅角316處之閘極層304的困難。如此導致在FinFET半導體裝置350之3D隅角316處殘留閘極材料，而可以導致性能下降。
為了減輕在3D隅角316處之殘餘閘極材料的嘗試包括在閘極蝕刻製程中施加各向同性蝕刻成分。雖然各向同性蝕刻成分可以在3D隅角316處去除至少一些殘餘的閘極材料，該各向同性蝕刻成分可能導致不可控制的凹角輪廓及橫向CD損耗。整合蝕刻 / ALD 鈍化
本發明的實施方式涉及鈍化部分製造的FinFET半導體裝置以及使用原位ALD及蝕刻進行閘極蝕刻的方法。用於鈍化和蝕刻FinFET半導體裝置的原位ALD和蝕刻技術係最小化或避免了上述之蝕刻副產物再沉積。本公開之鈍化技術係在閘極光罩、一或多個閘極結構和一或多個半導體鰭片的表面和側壁上形成共形鈍化薄層。在將閘極層部分蝕刻到一或多個對應之半導體鰭片的一或多個頂表面之後，可以藉由ALD沉積該共形鈍化薄層。在沉積共形鈍化薄層之後，接著將閘極層蝕刻達絕緣材料層的頂表面。該閘極蝕刻和ALD操作可以在一電漿室中執行。因此，ALD和蝕刻步驟的循環係在相同的腔室或工具中進行。在一些實施例中，ALD和蝕刻步驟的循環係在圖1所述之電漿處理裝置中執行。
沉積和蝕刻使用不同的腔室會增加處理時間、處理步驟及成本，從而對產量會有負面影響。且，使用不同的腔室需要將基板從一個腔室傳送到另一個腔室，如此便需要真空破壞而增加了不想要的材料或顆粒與基板接觸的可能性。這可能導致基板上之材料的功能性及/或完整性的損耗。此外，在蝕刻和沈積製程之間通常需要清潔製程，其中清潔製程會影響基板上的材料特性和結構。例如稀釋的氟化氫（HF）酸清潔製程對光罩結構有影響並且可能對性能產生不利影響。
圖4 顯示使用傳統的蝕刻和ALD製程之基板搬運的處理流程範例。吾人應理解，圖4A 中的此種處理流程並不限於上述的閘極蝕刻方案，而是可以應用於使用傳統蝕刻和ALD製程的其他方案。在圖4 A中，於區塊401時在蝕刻室中提供一基板並進行蝕刻步驟、於區塊403時將基板傳送至清潔腔室進行清潔步驟、將基板傳送到ALD腔室進行ALD步驟、於區塊407時將基板傳送回相同或不同的清潔室進行清潔步驟、於區塊409時將基板傳送回相同或不同的蝕刻室 409。在執行蝕刻-沉積-蝕刻順序中，基板可以經歷4次基板傳送而通過3-5個不同的腔室。在一些實施例中，在區塊401中的蝕刻步驟可界定蝕刻部分閘極層，在區塊405的ALD步驟可鈍化的FinFET半導體裝置的結構，且在區塊409中可完全蝕刻閘極層，以界定FinFET半導體裝置的最終閘極結構。
為了鈍化FinFET半導體裝置的結構，同時避免與在不同的工具中執行蝕刻步驟和沉積步驟相關聯的問題，可以利用適於執行沉積的電漿蝕刻室。用於電漿蝕刻室中的傳統沉積製程可以包括化學氣相沉積（CVD）和電漿增強化學氣相沉積（PECVD）製程。然而此種沉積過程典型上係沉積非保形薄膜。更具體地說，沉積過程是取決於縱橫比，並且會在更開放的空間或更寬的間距中沉積更多的材料，如此而導致跨越不同縱橫比之特徵或結構的不均勻沉積。具體而言，在獨立特徵部處的沉積會比在密集特徵部處的多，而在獨立特徵部的CD偏差會比在密集特徵部的大。
本公開的實施例涉及在電漿室中整合ALD步驟和蝕刻步驟。藉由使用原位ALD而不是在不同的腔室中執行ALD、也不是在同一腔室中使用 CVD/PECVD，便可以消除或者減少獨立式的ALD工具以及額外的清潔工具。且藉由消除額外的基板傳送和清潔時間，減少了處理時間和成本。此外，使用原位ALD避免了 基板在傳送之間的真空破壞（例如在非原位沉積和清潔之間），其可能使基板暴露至不想要的材料、大氣及/或濕氣。使用原位ALD亦可減少不均勻沉積對不同縱橫比的結構或特徵部的影響。原位ALD可以指稱在電漿蝕刻室中執行的ALD，例如上述圖1的處理設備100中的電漿室。
圖4B顯示了使用整合蝕刻和ALD製程以用於基板傳送的處理流程範例。吾人應當理解，在圖4B中這樣的處理流程並不限於上述之閘極蝕刻方案，而是可以適用於使用ALD和蝕刻製程的其它方案。在圖4B中，於區塊451時在蝕刻室中提供一基板並進行蝕刻步驟、於區塊453時將基板維持在同一蝕刻室並進行ALD步驟、於區塊455時將基板維持在同一蝕刻室以進行蝕刻步驟，並於區塊457時將基板傳送至清潔室以進行清潔步驟。在執行蝕刻-沉積-蝕刻順序中，基板可以經歷1次基板傳送而通過2個不同的腔室。在一些實施例中，在區塊451中的蝕刻步驟可蝕刻部分閘極層，在區塊453的ALD步驟可鈍化FinFET半導體裝置的結構，且在區塊455中可蝕刻閘極層以界定FinFET半導體裝置的最終閘極結構。
圖5為一流程圖，說明根據一些實施例中之使用蝕刻及ALD製程來鈍化並形成FinFET半導體裝置之方法範例。製程500中的操作可以以不同的順序及/或以不同的、更少的或額外的操作來執行。圖5係參照圖6A-6D來說明。
在製程500之區塊510之前，可任選地包含界定來自FinFET半導體裝置之半導體基板的一或多個半導體鰭片。一或多個半導體鰭可被界定為在半導體基板上之絕緣材料層的頂表面上方延伸。絕緣材料層也可以被設置在一或多個半導體鰭片的下部周圍。一或多個半導體鰭片的上部可以在絕緣材料層的頂表面上方延伸。在一些實施例中，該一或多個半導體鰭片和半導體基板可包含例如矽、鍺或其組合的半導體材料。在一些實施例中，絕緣材料層可包含例如矽氧化物或矽氮化物的絕緣材料。在一些實施例中，界定該一或多個半導體鰭片的步驟可包括蝕刻半導體基板以形成從該半導體基板延伸之該鰭片的形狀，將該絕緣材料層沉積在該半導體基板上且圍繞該一或多個半導體鰭片之下部周圍、並使該絕緣材料層平坦化，俾使該一或多個半導體鰭片的上部外露且自該絕緣材料層的頂表面延伸。
在一些實施例中，可任選地包括在界定該一或多個半導體鰭片之後，沉積一閘極層至該一或多個半導體鰭片的上部上方及周圍。該閘極層可以設置於絕緣材料層之頂表面上。該閘極層可以圍繞並覆蓋一或多個半導體鰭片的上部。在一些實施例中，閘極層可包含多晶矽或金屬。
在一些實施例中，可任選地包括在沉積閘極層之後，於該閘極層上方形成一閘極光罩。該閘極光罩可以在該閘極層上被沉積並被圖案化，以屏蔽閘極層之部分，而用於界定FinFET半導體裝置之閘極結構的最終輪廓。一或多個半導體鰭片可以垂直於閘極層上的閘極光罩。在一些實施例中，閘極光罩可包含例如矽氧化物、矽氮化物或矽氮氧化物的硬遮罩材料。
圖6A顯示閘極剖視圖、鰭片剖視圖以及俯視圖，說明根據一些實施例，在閘極蝕刻之前之部分製造的FinFET半導體裝置範例的示意圖。在執行閘極蝕刻之前，部分製造的FinFET半導體裝置600可以透過下列各者而形成：界定一組來自半導體基板的半導體鰭片608、於半導體鰭片608之下部周圍形成絕緣材料層606、於半導體鰭片608之上方及周圍形成閘極層604、於閘極層604之部分上方形成閘極光罩602。閘極光罩 602可以作為光罩，以在閘極蝕刻之後圖案化欲形成之閘極結構610的輪廓，其中每一半導體鰭片608係垂直於閘極光罩 602。於閘極蝕刻之前，閘極層604可以包圍並覆蓋半導體鰭片608，或至少包圍縱向延伸之半導體鰭片608的頂表面和側壁。在圖6A的俯視圖和閘極剖視圖中，半導體鰭片608並不可見且被閘極層604所覆蓋。
回到圖5，在製程500的區塊510中，FinFET半導體裝置的閘極層係在電漿室中進行蝕刻達一或多個相應之半導體鰭片之一或多個頂表面。當一或多個相應之半導體鰭片的一或多個頂表面外露時，便可停止蝕刻。在一些實施例中，鈍化材料層（例如氧化物層）可設置於一或多個半導體鰭片上以在閘極蝕刻期間保護該一或多個半導體鰭片，俾使蝕刻可停止於鈍化材料層。 該蝕刻係執行部分的閘極蝕刻，而不蝕刻在一或多個半導體鰭片之間或與之直接相鄰之空間中的剩餘閘極層。該電漿室可以配置為執行隨後的蝕刻和沈積過程。電漿室的態樣可如圖1中的處理設備100所描述。
在區塊510中所執行的蝕刻可以是各向異性電漿蝕刻，相對於其他外露材料，其對閘極層之閘極材料具選擇性。例如，相對於蝕刻期間可能遭遇之硬遮罩材料及鈍化材料，該蝕刻對多晶矽可以具選擇性。為了執行蝕刻，可以從包括例如Cl2 、HBr、CF4 、SF6 、CHF3 或其組合的電漿生成氣體產生電漿。因此，在區塊510處執行的蝕刻涉及蝕刻劑，該蝕刻劑可包括含溴試劑、含氯試劑、含氟試劑或其組合。在一些實施例中，電漿生成氣體不包含例如O2 及CO2 的含氧氣體。通常，例如基於電漿的「閃」鈍化製程的電漿製程中的含氧氣體，有助於形成非揮發性蝕刻副產物再沉積。如此便最小化或消除了蝕刻副產物再沉積形成的氧化物。 因此，在區塊510處執行的蝕刻基本上無含氧氣體。
在一些實施例中，在區塊510執行之蝕刻所產生的電漿可以是離子驅動電漿，其中離子驅動的電漿（例如離子-離子電漿）與電子驅動的電漿（例如電子-離子電漿）相比可以包含較高比例之帶負電的物種，也就是離子比電子更多。然而，吾人應會理解，在區塊510處的蝕刻中產生的電漿不一定是離子驅動的電漿。可以最佳化電漿條件以形成離子驅動的電漿。可以在各向異性蝕刻製程中應用離子驅動電漿，而對閘極輪廓或CD的影響最小。隨著蝕刻進行達一或多個相應之半導體鰭片的一或多個頂表面時，閘極輪廓係被維持在最小橫向CD損耗。如貫穿本公開內容所用之關於橫向CD損耗，「最小橫向CD損耗」係指橫向CD損耗不超過原始CD的5％。例如，最小橫向CD損耗可以指橫向CD損耗不超過5nm。
在一些實施例中，電漿格柵可以用於劃分電漿室，以促進離子-離子電漿的生成。2015年11月30日提出的Paterson等人的美國專利號第9,633,846中描述了電漿格柵的一範例，其名稱為「INTERNAL PLASMA GRID APPLICATION FOR SEMICONDUCTOR FABRICATION」 ，其全部內容乃併入本文作為參考並為了所有目的。離子驅動電漿可以減少在電漿室的非揮發性蝕刻副產物的形成，尤其是與全域副產物相關聯的非揮發性蝕刻副產物。
圖6B顯示閘極剖視圖、鰭片剖視圖以及俯視圖，說明根據一些實施例，在第一次閘極蝕刻之後的圖6A之部分製造的FinFET半導體裝置範例的示意圖。在第一次閘極蝕刻之後，於部分製造的FinFET半導體裝置620中，至少部分之閘極層604被移除。被移除之閘極層604的部分達到半導體鰭片608之頂表面。在第一次閘極蝕刻之後，閘極光罩602下方之閘極層604以及位於半導體鰭片608之間及與半導體鰭片608直接相鄰的空間中的閘極層604則維持。第一次閘極蝕刻對閘極層604的閘極材料具有選擇性，而不會顯著蝕刻閘極光罩602和半導體鰭片608，且第一次閘極蝕刻是各向異性的，以對於後續將形成之閘極電極/結構保持實質垂直的輪廓。在圖6B的俯視圖中，半導體鰭片608之頂表面外露且被剩餘之閘極層604所圍繞。
回到圖5，在製程500的區塊520中，藉由原子層沉積法（ALD）在電漿室中沉積第一鈍化層於閘極層及一或多個半導體鰭片的外露表面上。這至少包括閘極層的側壁以及一或多個相應之半導體鰭片的一或多個頂表面。在一些實施例中，第一鈍化層至少共形地沉積在閘極光罩、閘極層以及一或多個半導體鰭片之外露表面（包括側壁）上。在區塊520執行的ALD係與區塊510執行之蝕刻在相同的電漿室進行而在操作之間不引入真空破壞。
ALD是一種使用連續自限性反應來沉積材料薄層的技術。通常ALD循環包括將至少一種反應物輸送和吸附到基板表面，然後使吸附的反應物與一或多種反應物反應以形成部分薄膜層的操作。與CVD技術不同，ALD製程使用表面自限制沉積反應來逐層沉積膜。典型的ALD循環可以包括：（i）將前驅物材料輸送及吸附到基板表面上的給劑步驟，（ii）從腔室中清除過量的前驅物材料並在基板表面上留下自限制的單層，（iii）輸送反應物材料以與吸附的前驅物材料反應，以及（iv）從腔室中清除未反應的反應物材料或反應副產物。該給劑步驟可以以自限制方式使前驅物材料吸附，俾使一旦活性位點被前驅物材料所佔據，幾乎沒有或沒有額外的前驅物材料會被吸附在基板表面上。反應物材料同樣可以以自限制或吸附限制的方式與前驅物材料反應。可任選地進行清洗步驟以自腔室除去過量的前驅物材料、反應副產物及/或未反應之反應物材料，從而完成ALD循環。即使在高縱橫比特徵部中，ALD也可用於提供具有高階梯覆蓋率的高度共形膜。
第一鈍化層可以藉由ALD而共形沉積在閘極光罩、閘極層及一或多個半導體鰭片的外露表面上。用於共形沉積第一鈍化層的ALD製程可以在一或多個循環中發生，其中每個循環在閘極光罩、閘極層及一或多個半導體鰭片的外露表面上產生具吸附限制量的鈍化材料。每個循環可以包括提供給劑步驟，其中前驅物材料之受控制的量被輸送到基板表面，以自限制方式吸附在基板表面上。這也就是已知的「浸泡」基板表面至飽和。每個循環可以進一步包括在給劑步驟之後的轉化步驟，其中提供反應物材料以與基板表面上的前驅物材料反應並形成具吸附限制量的鈍化材料。反應物材料可包括反應物氣體，其中RF電源會在電漿室中產生反應物氣體電漿。反應物氣體可例如包括含氧氣體（例如O2 ）或含氮氣體（例如N2 或NH3 ）。反應物氣體的自由基和其他帶電物質與前驅物材料反應，以將前驅物材料轉化為具吸附限制量的鈍化材料。在一些實施例中，反應物氣體在相當短的時間內（例如在約0.5秒和約5秒之間）暴露於RF功率輸送，以形成電漿以轉化前驅物材料。這也被稱為「閃」操作，其使用在相當短的時間內傳送之RF功率的電漿來轉化基板表面上的前驅物材料。在一些實施例中，清洗步驟可去除來自電漿室之過量的前驅物材料、反應副產物及/或未反應之反應物材料以完成循環。在一些實施例中，可重複給劑步驟和轉化步驟，直到沉積所需厚度的鈍化層。
第一鈍化層可以包括例如氧化物（例如SiOx ）或氮化物（例如Six Ny ）。第一鈍化層係用於保護閘極光罩正下方的閘極層，從而在例如區塊530中所描述之蝕刻處理的後續蝕刻製程期間，於隨後要在FinFET半導體設備中形成之閘極/結構中充當側壁保護層。與上述在蝕刻副產物再沉積中形成鈍化材料的隆起不同，第一鈍化層係共形地遵循隨後形成的閘極/結構的閘極輪廓。換句話說，第一鈍化層係於隨後的蝕刻製程中「凍結」了側壁的閘極輪廓。沉積在一或多個相應之半導體鰭片之一或多個頂表面上的第一鈍化層也可在例如區塊530所描述之蝕刻製程的後續蝕刻製程期間，增添對該一或多個相應之半導體鰭片的保護。
第一鈍化層係藉由ALD而保形地沉積，且可以具有高的階梯覆蓋率，如大於85％、大於90％或大於95％的階梯覆蓋率。第一鈍化層之高保形性係沿著閘極光罩、閘極層及一或多個相應之半導體鰭片之一或多個頂表面的外露表面上提供具相對均勻厚度的第一鈍化層。由ALD沉積之第一鈍化層係用於鈍化外露的表面並且相當地薄以限制對CD的影響。在一些實施例中，第一鈍化層的厚度可介於約0.1nm與約5nm之間或介於約0.5nm與約3nm之間。在一些實施例中，閘極光罩或待形成的閘極/結構的寬度大於第一鈍化層的厚度。例如，閘極光罩的寬度介於約5nm和約50nm之間，且待形成的閘極/結構的寬度介於約5nm和約50nm之間。因此，來自第一鈍化層沉積的CD增量便被最小化。
圖6C顯示閘極剖視圖、鰭片剖視圖以及俯視圖，說明根據一些實施例，在ALD之後的圖6B之部分製造的FinFET半導體裝置範例的示意圖。在部分製造的FinFET半導體裝置640中，鈍化層612沉積在閘極光罩602、閘極層604和半導體鰭片608的外露表面（包括側壁）上。這包括閘極光罩602下面的閘極層604的側壁和半導體鰭片608的頂表面。鈍化層612相當薄並且順著閘極光罩602、閘極層604以及半導體鰭片608的暴露表面的形狀，保形地隨著閘極光罩602下方之閘極層604的垂直輪廓。在圖6C的俯視圖中，半導體鰭片608的頂表面、閘極層604以及閘極光罩602均被鈍化層 612所覆蓋。
回到圖5，在製程500的區塊530中，FinFET半導體裝置的閘極層係在電漿室中進行蝕刻達絕緣材料層之頂表面，以界定一或多個閘極結構。其中該一或多個半導體鰭片係與該一或多個閘極結構垂直。當絕緣材料層之頂表面外露時，便可停止蝕刻。區塊530處的蝕刻係與區塊510 處的蝕刻及區塊520 處的沉積在相同的電漿室中執行，並且在各操作之間不引入真空破壞。
該蝕刻係進行移除在一或多個半導體鰭片之間或與該等鰭片直接相鄰的空間中之剩餘閘極層的閘極蝕刻。該蝕刻會在一或多個半導體鰭片之間的空間中形成凹槽、溝槽或特徵部。在區塊530處執行的蝕刻可以是各向異性電漿蝕刻而最小化在一或多個半導體鰭片和一或多個閘極結構中的凹角輪廓或錐形輪廓的形成。該蝕刻維持了具有最小橫向CD損耗之一或多個閘極結構的閘極輪廓。該蝕刻還維持了具有最小橫向CD損耗之一或多個半導體鰭片的鰭片輪廓。甚至在非常小的CD空間 （例如等於或小於約 8nm）中，在區塊530的蝕刻之後，僅有非常少或沒有殘餘的閘極材料留存下來。在一些實施例中，該蝕刻移除了在一或多個閘極結構、一或多個半導體鰭片以及絕緣材料層之頂表面相交的3D隅角處之殘留閘極材料。
如同在區塊510處執行的蝕刻，在區塊530執行的蝕刻相對於其他外露材料（例如第一鈍化層），其對閘極層之閘極材料具選擇性，且可以無含氧氣體。為了執行該蝕刻，可以從例如包括Cl2 、HBr、CF4 、SF6 、CHF3 或其組合的電漿生成氣體產生電漿。因此，在區塊530處執行的蝕刻係涉及包括含溴試劑、含氯試劑、含氟試劑或其組合的蝕刻劑。在一些實施例中，電漿生成氣體不包含例如O2 及CO2 的含氧氣體，藉此而最小化或消除了蝕刻副產物再沉積形成的氧化物。在一些實施例中，於區塊530執行之蝕刻所產生的電漿可以是離子驅動電漿。
儘管在區塊530的蝕刻可以以單一蝕刻操作來執行，但是吾人應將理解的是，在區塊530的蝕刻可以是一或多個蝕刻-沉積-蝕刻操作來執行。換句話說，部分閘極蝕刻可以部分地穿過閘極層的第一部分而達到一定深度，然後在穿過閘極層的第二部分重新開始閘極蝕刻之前進行ALD鈍化製程。在一些實施例中，區塊530處的蝕刻包括在電漿室中部分地蝕刻閘極層的第一部分達第一深度，在電漿室中藉由ALD至少在該閘極層及一或多個半導體鰭片的外露表面（包括側壁）上沉積第二鈍化層，然後在電漿室中完全或部分地蝕刻 閘極層的第二部分達第二深度。可以重複該蝕刻 - 蝕刻 - 蝕刻順序，直到將閘極層移除至絕緣材料層之頂表面的期望深度。該順序可以在相同的電漿室中重複而不在操作之間引入真空破壞。
利用ALD沉積的第二鈍化層可作為側壁保護層，以在閘極蝕刻期間保護一或多個半導體鰭片。不同於上述在蝕刻副產物再沉積中形成鈍化材料的隆起，第二鈍化層係共形地順著一或多個半導體鰭片的鰭片輪廓。換句話說，第二鈍化層係於隨後的蝕刻製程中「凍結」了側壁的鰭片輪廓。
圖6D顯示閘極剖視圖、鰭片剖視圖以及俯視圖，說明根據一些實施例，在第二次閘極蝕刻之後的圖6C之部分製造的FinFET半導體裝置範例的示意圖。在第二次閘極蝕刻之後，FinFET半導體裝置660 包括閘極結構610的最終輪廓。第二次閘極蝕刻乃將閘極層604移除達絕緣材料層606的頂表面，以暴露出半導體鰭片608 並形成閘極結構610。半導體鰭片608係與閘極結構610垂直。在半導體鰭片608與閘極結構610相交的隅角616處，非常少或沒有來自閘極層604的殘留閘極材料。第二次閘極蝕刻基本上從隅角616去除了殘留的閘極材料。鈍化層612可以在第二次閘極蝕刻期間維持閘極結構610的閘極輪廓並具有最小的橫向CD損耗。在第二次閘極蝕刻之後的閘極結構610的閘極輪廓可以是基本垂直的。在一些實施例中，可在半導體鰭片608的側壁上沉積額外鈍化層614以在第二次閘極蝕刻期間維持半導體鰭片608的鰭片輪廓並具有最小的橫向CD損耗。可以在第二次閘極蝕刻的蝕刻操作之間藉由ALD共形地沉積額外的鈍化層614，且隨著半導體鰭片608的鰭片輪廓。鈍化層612以及額外的鈍化層614兩者其中之一或兩個在蝕刻操作期間為閘極結構610和半導體鰭片608提供強健保護，而不在定向離子可能不會到達的區域上方形成「陰影」。在圖6D的俯視圖中，絕緣材料層606係外露的，且鈍化層612、614係沿著閘極結構610及半導體鰭片608的側壁形成。結論
雖然前述的實施例為了清楚理解的目的已經在一些細節進行了描述，顯而易見的是某些變化和修改可在所附之申請專利範圍內實施。吾人應注意實現本實施例的製程、系統及裝置有許多替代方式。因此，本實施例被認為是說明性的而非限制性的，且該等實施例並不限於此處已知的細節。
100‧‧‧處理設備 102‧‧‧匹配電路102 104‧‧‧第一氣體注入器 106‧‧‧窗 108‧‧‧系統控制器 110‧‧‧第二氣體注入器 112‧‧‧基板 114‧‧‧室壁 116‧‧‧基板支撐件 118‧‧‧偏壓匹配電路 120‧‧‧RF電源 121‧‧‧RF電源 122‧‧‧歧管 124‧‧‧排放口 126‧‧‧閥 127‧‧‧蝕刻氣體輸送系統 128‧‧‧輸送系統 129‧‧‧液體輸送系統 130‧‧‧真空泵 132‧‧‧電漿室 134‧‧‧線圈 200、300、600、620、640、660‧‧‧FinFET半導體裝置 202‧‧‧基板 204、308、608‧‧‧半導體鰭片 204a、204b‧‧‧表面 210、310、610‧‧‧閘極結構 212‧‧‧襯墊 215‧‧‧閘極 230、306、606‧‧‧絕緣材料層 250、302、602‧‧‧閘極光罩 260、316、616‧‧‧隅角 304、604‧‧‧閘極層 306‧‧‧頂表面 312‧‧‧第一鈍化副產物層 314‧‧‧第二鈍化副產物層 401、403、405、407、409、451、453、455、457‧‧‧區塊 500‧‧‧製程 510、520、530‧‧‧區塊 612‧‧‧鈍化層 614‧‧‧額外鈍化層
圖1為一示意圖，說明根據一些實施例中用於執行蝕刻及ALD操作之例示性處理設備。
圖2為一透視圖，顯示一例示性FinFET半導體裝置之三維示意圖。
圖3A顯示一閘極剖視圖、一鰭片剖視圖以及一俯視圖，說明在傳統閘極蝕刻前之部分製造的FinFET半導體裝置範例的示意圖。
圖3B顯示一閘極剖視圖、一鰭片剖視圖以及一俯視圖，說明圖3A之部分製造的FinFET半導體裝置範例在傳統閘極蝕刻及副產物再沉積之後的示意圖。
圖4A顯示出使用傳統蝕刻及ALD製程進行基板傳送的處理流程範例。
圖4B顯示出使用整合蝕刻及ALD製程進行基板傳送的處理流程範例。
圖5為一流程圖，說明根據一些實施例而使用蝕刻及ALD製程來鈍化並形成FinFET半導體裝置的例示性方法。
圖6A顯示一閘極剖視圖、一鰭片剖視圖以及一俯視圖，說明在根據一些實施例之閘極蝕刻前之部分製造的FinFET半導體裝置範例的示意圖。
圖6B顯示一閘極剖視圖、一鰭片剖視圖以及一俯視圖，說明圖6A之部分製造的FinFET半導體裝置範例在根據一些實施例之第一次閘極蝕刻之後的示意圖。
圖6C顯示一閘極剖視圖、一鰭片剖視圖以及一俯視圖，說明圖6B之部分製造的FinFET半導體裝置範例在根據一些實施例之ALD鈍化之後的示意圖。
圖6D顯示一閘極剖視圖、一鰭片剖視圖以及一俯視圖，說明圖6C之部分製造的FinFET半導體裝置範例在根據一些實施例之第二次閘極蝕刻之後的示意圖。
602:閘極遮罩
606:絕緣材料層
608:半導體鰭片
610:閘極結構
612:鈍化層
614:額外鈍化層
616:隅角
660:FinFET半導體裝置

Claims (17)

  1. 一種形成鰭式場效電晶體(FinFET)半導體裝置的方法，其步驟包含：在電漿室中，蝕刻鰭式場效電晶體(FinFET)半導體裝置之閘極層以使該FinFET半導體裝置之一或多個半導體鰭片的頂表面外露；於該電漿室中，在蝕刻該閘極層以使該一或多個半導體鰭片的頂表面外露之後，使用原子層沉積法(ALD)於該閘極層及該一或多個半導體鰭片之外露表面上沉積第一鈍化層；以及於該電漿室中，在使用ALD沉積該第一鈍化層之後，蝕刻該閘極層，俾使該FinFET半導體裝置之絕緣材料層之頂表面外露以界定該FinFET半導體裝置中之一或多個閘極結構，並且使該一或多個半導體鰭片之側壁外露，其中該一或多個半導體鰭片係與該一或多個閘極結構垂直。
  2. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中該閘極層包含多晶矽。
  3. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中蝕刻該閘極層俾使該絕緣材料層之該頂表面外露的該步驟包含：於該電漿室中，在該絕緣材料層之該頂表面上方將該閘極層之第一部份蝕刻達第一深度；於該電漿室中，於該閘極層及該一或多個半導體鰭片之該外露表面上使用ALD沉積第二鈍化層；以及 於該電漿室中，將該閘極層之第二部份蝕刻達第二深度，以使該絕緣材料層之該頂表面外露。
  4. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其步驟更包含：於蝕刻該閘極層以使該一或多個半導體鰭片的該頂表面外露之前，界定來自半導體基板之該一或多個半導體鰭片；以及於蝕刻該閘極層以使該一或多個半導體鰭片的該頂表面外露之前，在該一或多個半導體鰭片的上部上方和周圍沉積該閘極層。
  5. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其步驟更包含：於蝕刻該閘極層以使該一或多個半導體鰭片的該頂表面外露之前，於該閘極層上方形成閘極遮罩，該閘極遮罩乃界定用於形成該一或多個閘極結構的區域。
  6. 根據申請專利範圍第5項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中該第一鈍化層係保形地沉積於該閘極遮罩下方之該閘極層的側壁上。
  7. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中該第一鈍化層之厚度係介於約0.5nm至約3nm的範圍之間，而該閘極結構中的每一個的寬度係介於約5nm至約50nm的範圍之間。
  8. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中於該電漿室中，蝕刻該閘極層以使該一或多個半導體鰭片之該頂表面外露的該步驟、使用ALD沉積之該步驟、以及蝕刻該閘極層以使該 絕緣材料層之該頂表面外露的該步驟之操作均在各操作之間並不引入真空破壞下執行。
  9. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中在蝕刻該閘極層以使該一或多個半導體鰭片之該頂表面外露的該步驟以及蝕刻該閘極層以使該絕緣材料層之該頂表面外露的該步驟之各者中，蝕刻劑實質上不含含氧氣體。
  10. 根據申請專利範圍第9項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中該蝕刻劑包括含溴試劑、含氯試劑或其組合。
  11. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中在蝕刻該閘極層以使該絕緣材料層之該頂表面外露之後，該一或多個閘極結構之輪廓係實質垂直。
  12. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中蝕刻該閘極層以使該一或多個半導體鰭片之該頂表面外露的該步驟以及蝕刻該閘極層以使該絕緣材料層之該頂表面外露的該步驟係以最小化橫向臨界尺寸(CD)損耗而發生。
  13. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中蝕刻該閘極層以使該絕緣材料層之該頂表面外露的該步驟係將該閘極層自該一或多個閘極結構、該一或多個半導體鰭片以及該絕緣材料層相交之處的每一隅角移除。
  14. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中在蝕刻該閘極層以使該一或多個半導體鰭片之該頂表面外露的該步驟之前，該一或多個半導體鰭片之該頂表面包含一氧化物層。
  15. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中該一或多個閘極結構彼此係互相平行，且該一或多個半導體鰭片亦彼此互相平行，該一或多個半導體鰭片係延伸穿過該一或多個閘極結構。
  16. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中該第一鈍化層包含矽氧化物(SiOx)。
  17. 根據申請專利範圍第1項之形成鰭式場效電晶體(FinFET)半導體裝置的方法，其中使用ALD沉積該第一鈍化層的該步驟包含：導入前驅物至該電漿室，以吸附在該閘極層及該一或多個半導體鰭片之該頂表面上；利用電漿來轉化該前驅物，以形成具吸附限制量之該第一鈍化層；以及重複導入該前驅物以及轉化該前驅物的操作，直到在該閘極層及該一或多個半導體鰭片之該外露表面上沉積所需厚度之該第一鈍化層為止。
TW107141194A 2017-11-21 2018-11-20 用於形成鰭式場效電晶體的單電漿室中之原子層沉積及蝕刻 TWI773850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/820,263 US10515815B2 (en) 2017-11-21 2017-11-21 Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US15/820,263 2017-11-21

Publications (2)

Publication Number Publication Date
TW201932639A TW201932639A (zh) 2019-08-16
TWI773850B true TWI773850B (zh) 2022-08-11

Family

ID=66533265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141194A TWI773850B (zh) 2017-11-21 2018-11-20 用於形成鰭式場效電晶體的單電漿室中之原子層沉積及蝕刻

Country Status (6)

Country Link
US (1) US10515815B2 (zh)
JP (1) JP7023376B2 (zh)
KR (1) KR102370203B1 (zh)
CN (1) CN111630664A (zh)
TW (1) TWI773850B (zh)
WO (1) WO2019103877A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10446394B2 (en) 2018-01-26 2019-10-15 Lam Research Corporation Spacer profile control using atomic layer deposition in a multiple patterning process
US10781519B2 (en) * 2018-06-18 2020-09-22 Tokyo Electron Limited Method and apparatus for processing substrate
US11195759B2 (en) * 2018-11-30 2021-12-07 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method for making
US11532481B2 (en) * 2020-06-30 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor device and method of forming
CN114121678B (zh) * 2022-01-27 2022-04-29 广东省大湾区集成电路与系统应用研究院 一种finfet的制造方法
WO2024203479A1 (ja) * 2023-03-27 2024-10-03 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140213037A1 (en) * 2013-01-31 2014-07-31 GlobalFoundries, Inc. Methods for fabricating integrated circuits having confined epitaxial growth regions
TW201434156A (zh) * 2013-02-27 2014-09-01 Taiwan Semiconductor Mfg 半導體結構與鰭式場效電晶體的製造方法
CN104037227A (zh) * 2013-03-08 2014-09-10 台湾积体电路制造股份有限公司 具有沟道背面钝化层器件的FinFET和方法
CN104576733A (zh) * 2013-10-10 2015-04-29 台湾积体电路制造股份有限公司 鳍式场效应晶体管的钝化和晶面形成
TW201721754A (zh) * 2015-09-18 2017-06-16 英特爾股份有限公司 非平面電晶體介面的基於氘的鈍化

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758794B2 (en) 2001-10-29 2010-07-20 Princeton University Method of making an article comprising nanoscale patterns with reduced edge roughness
US7250371B2 (en) 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
US7645707B2 (en) 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control
US7459363B2 (en) 2006-02-22 2008-12-02 Micron Technology, Inc. Line edge roughness reduction
US8470715B2 (en) 2007-12-21 2013-06-25 Lam Research Corporation CD bias loading control with ARC layer open
US7998872B2 (en) 2008-02-06 2011-08-16 Tokyo Electron Limited Method for etching a silicon-containing ARC layer to reduce roughness and CD
JP5223364B2 (ja) * 2008-02-07 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
US8866254B2 (en) * 2008-02-19 2014-10-21 Micron Technology, Inc. Devices including fin transistors robust to gate shorts and methods of making the same
JP4972594B2 (ja) 2008-03-26 2012-07-11 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
US8252194B2 (en) 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
US8298949B2 (en) 2009-01-07 2012-10-30 Lam Research Corporation Profile and CD uniformity control by plasma oxidation treatment
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US8608852B2 (en) 2010-06-11 2013-12-17 Applied Materials, Inc. Temperature controlled plasma processing chamber component with zone dependent thermal efficiencies
US8901016B2 (en) 2010-12-28 2014-12-02 Asm Japan K.K. Method of forming metal oxide hardmask
US8334083B2 (en) 2011-03-22 2012-12-18 Tokyo Electron Limited Etch process for controlling pattern CD and integrity in multi-layer masks
KR101923167B1 (ko) * 2011-04-07 2018-11-29 피코순 오와이 플라즈마 소오스를 갖는 원자층 퇴적
US8298951B1 (en) 2011-04-13 2012-10-30 Asm Japan K.K. Footing reduction using etch-selective layer
US20130189845A1 (en) 2012-01-19 2013-07-25 Applied Materials, Inc. Conformal amorphous carbon for spacer and spacer protection applications
JP5398853B2 (ja) * 2012-01-26 2014-01-29 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8716149B2 (en) 2012-05-29 2014-05-06 GlobalFoundries, Inc. Methods for fabricating integrated circuits having improved spacers
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
JP6251604B2 (ja) * 2013-03-11 2017-12-20 ルネサスエレクトロニクス株式会社 フィンｆｅｔ構造を有する半導体装置及びその製造方法
US9230819B2 (en) * 2013-04-05 2016-01-05 Lam Research Corporation Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing
KR101674972B1 (ko) 2013-12-26 2016-11-10 한국과학기술원 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9899234B2 (en) 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration
CN105470132B (zh) * 2014-09-03 2018-08-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US9214333B1 (en) * 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US9293459B1 (en) * 2014-09-30 2016-03-22 International Business Machines Corporation Method and structure for improving finFET with epitaxy source/drain
US9818633B2 (en) * 2014-10-17 2017-11-14 Lam Research Corporation Equipment front end module for transferring wafers and method of transferring wafers
US9659929B2 (en) * 2014-10-31 2017-05-23 Infineon Technologies Dresden Gmbh Semiconductor device with enhancement and depletion FinFET cells
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9991132B2 (en) 2015-04-17 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Lithographic technique incorporating varied pattern materials
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US9653571B2 (en) 2015-06-15 2017-05-16 International Business Machines Corporation Freestanding spacer having sub-lithographic lateral dimension and method of forming same
US9922839B2 (en) 2015-06-23 2018-03-20 Lam Research Corporation Low roughness EUV lithography
US10020304B2 (en) * 2015-11-16 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor, semiconductor device and fabricating method thereof
US9793407B2 (en) * 2015-12-15 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
KR102452999B1 (ko) 2016-05-03 2022-10-07 삼성전자주식회사 반도체 장치 제조 방법
US9997631B2 (en) * 2016-06-03 2018-06-12 Taiwan Semiconductor Manufacturing Company Methods for reducing contact resistance in semiconductors manufacturing process
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US10483169B2 (en) 2016-09-29 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET cut-last process using oxide trench fill
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications
US10943830B2 (en) 2017-08-30 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned structure for semiconductor devices
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10770354B2 (en) 2017-11-15 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming integrated circuit with low-k sidewall spacers for gate stacks
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10446394B2 (en) 2018-01-26 2019-10-15 Lam Research Corporation Spacer profile control using atomic layer deposition in a multiple patterning process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140213037A1 (en) * 2013-01-31 2014-07-31 GlobalFoundries, Inc. Methods for fabricating integrated circuits having confined epitaxial growth regions
TW201434156A (zh) * 2013-02-27 2014-09-01 Taiwan Semiconductor Mfg 半導體結構與鰭式場效電晶體的製造方法
CN104037227A (zh) * 2013-03-08 2014-09-10 台湾积体电路制造股份有限公司 具有沟道背面钝化层器件的FinFET和方法
CN104576733A (zh) * 2013-10-10 2015-04-29 台湾积体电路制造股份有限公司 鳍式场效应晶体管的钝化和晶面形成
TW201721754A (zh) * 2015-09-18 2017-06-16 英特爾股份有限公司 非平面電晶體介面的基於氘的鈍化

Also Published As

Publication number Publication date
TW201932639A (zh) 2019-08-16
WO2019103877A1 (en) 2019-05-31
CN111630664A (zh) 2020-09-04
KR20200079345A (ko) 2020-07-02
JP2021504973A (ja) 2021-02-15
US10515815B2 (en) 2019-12-24
JP7023376B2 (ja) 2022-02-21
KR102370203B1 (ko) 2022-03-03
US20190157096A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
TWI773850B (zh) 用於形成鰭式場效電晶體的單電漿室中之原子層沉積及蝕刻
US11170997B2 (en) Atomic layer deposition and etch for reducing roughness
JP7483839B2 (ja) エアギャップの形成方法
KR102377966B1 (ko) Cd (critical dimension) 제어를 위한 단일 플라즈마 챔버에서 ald (atomic layer deposition) 및 에칭
US10192759B2 (en) Image reversal with AHM gap fill for multiple patterning
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
KR20200028490A (ko) 수평 표면들 상에 SiN의 선택적인 증착
KR20200105531A (ko) 다중 패터닝 프로세스에서 원자 층 증착을 사용한 스페이서 프로파일 제어
KR20170074766A (ko) 수소 플라즈마 처리된 표면에 대한 도펀트 가스를 사용한 컨포멀한 도핑
KR20200028489A (ko) TCP 에칭 챔버에서 통합된 ALP (Atomic Layer Passivation : 원자 층 패시베이션) 및 인-시츄 에칭-ALP 방법
WO2020236303A1 (en) In-situ atomic layer deposition process
KR20210123404A (ko) 희생 층을 사용한 반도체 마스크 재성형
US8994089B2 (en) Interlayer polysilicon dielectric cap and method of forming thereof