TWI771264B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI771264B
TWI771264B TW111104346A TW111104346A TWI771264B TW I771264 B TWI771264 B TW I771264B TW 111104346 A TW111104346 A TW 111104346A TW 111104346 A TW111104346 A TW 111104346A TW I771264 B TWI771264 B TW I771264B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
encapsulant
semiconductor
lateral
die
Prior art date
Application number
TW111104346A
Other languages
English (en)
Other versions
TW202224116A (zh
Inventor
波拉 巴洛葛盧
羅恩 休莫勒
可陸提斯 史溫格
Original Assignee
美商艾馬克科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商艾馬克科技公司 filed Critical 美商艾馬克科技公司
Publication of TW202224116A publication Critical patent/TW202224116A/zh
Application granted granted Critical
Publication of TWI771264B publication Critical patent/TWI771264B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種電子裝置以及一種製造一電子裝置的方法。作為非限制性的例子，此揭露內容的各種特點是提供各種製造電子裝置的方法以及藉此所製造的電子裝置，其包括利用金屬柱頭以進一步將一半導體晶粒設置到所述密封劑中。

Description

半導體裝置及其製造方法
本發明是關於半導體裝置及其製造方法。
目前的半導體封裝及用於形成半導體封裝的方法是不足的，其例如是產生過高的成本、降低的可靠度(例如，遭受到熱及/或機械的封裝應力等等)、或是過大的封裝尺寸。習知及傳統的方式的進一步限制及缺點對於具有此項技術的技能者而言，透過此種方法與如同在本申請案的其餘部分中參考圖式所闡述的本揭露內容的比較將會變成是明顯的。
此揭露內容的各種特點是提供一種電子裝置以及一種製造一電子裝置的方法。作為非限制性的例子，此揭露內容的各種特點是提供各種製造電子裝置的方法以及藉此所製造的電子裝置，其包括利用金屬柱頭(stud)以進一步將一半導體晶粒設置到密封劑(encapsulant)中。
本發明的一實施例為一種半導體裝置，其包括：半導體晶粒，所述半導體晶粒具有主動側、非主動側以及在所述主動側與所述非主動側之間的橫向側；封裝材料，其囊封所述半導體晶粒，所述封裝材料接觸且圍繞所述半導體晶粒的所述橫向側，所述封裝材料包括第一密封劑側、第二密封劑側和位於所述第一密封劑側和所述第二密封劑側之間的橫向密封劑側，其中至少一個溝槽在所述半導體晶粒的覆蓋區之外且在所述第二密封劑側中。
在根據本發明的實施例的半導體裝置中，所述至少一個溝槽是環繞所述半導體晶粒的橫向周邊延伸的單一溝槽。
在根據本發明的實施例的半導體裝置中，所述至少一個溝槽是環繞所述半導體晶粒的橫向周邊佈置的一系列溝槽。
在根據本發明的實施例的半導體裝置中，所述至少一個溝槽是複數個溝槽，所述複數個溝槽在所述半導體晶粒的所述橫向側中的每個橫向側外。
在根據本發明的實施例的半導體裝置中，所述至少一個溝槽包括在所述第二密封劑側處的開口以及與所述開口相對的端部，所述端部位在所述半導體晶粒的所述主動側和所述非主動側之間。
在根據本發明的實施例的半導體裝置中，所述至少一個溝槽位在所述半導體晶粒的所述橫向側和所述橫向密封劑側之間的中心。
在根據本發明的實施例的半導體裝置中，所述至少一個溝槽的寬度是在所述半導體晶粒的所述橫向側和所述橫向密封劑側之間的橫向距離的25%至75%。
在根據本發明的實施例的半導體裝置中，所述至少一個溝槽包括在所述第二密封劑側處的開口以及與所述開口相對的端部，以及其中在所述至少一個溝槽的所述開口和所述端部之間的距離少於從所述半導體晶粒的所述主動側至所述非主動側的距離。
在根據本發明的實施例的半導體裝置中，所述至少一個溝槽包括在所述第二密封劑側處的開口、與所述開口相對的端部以及非傾斜的側表面。
在根據本發明的實施例的半導體裝置中，所述至少一個溝槽以填充材料來填充，以平衡熱應力。
在根據本發明的實施例的半導體裝置中，所述填充材料包括金屬材料。
在根據本發明的實施例的半導體裝置中，所述填充材料包括聚合物材料。
在根據本發明的實施例的半導體裝置中，所述半導體裝置進一步包括互連結構和基板，所述互連結構包括耦合到所述半導體晶粒的所述主動側之晶粒側和耦合到所述基板之基板側。
在根據本發明的實施例的半導體裝置中，所述半導體裝置進一步包括介電層，所述介電層具有耦合到所述主動側的近端介電層側、遠端介電層側以及在所述近端介電層側和所述遠端介電層側之間的橫向介電層側，所述互連結構從所述半導體晶粒的所述主動側垂直延伸穿過所述介電層而至所述遠端介電層側。
在根據本發明的實施例的半導體裝置中，所述基板是重分佈結構，所述重分佈結構形成在所述封裝材料的所述第一密封劑側上且所述互連結構的所述基板側上。
本發明的另一實施例為一種製造半導體裝置的方法，其包括：提供半導體晶粒，所述半導體晶粒具有主動側、與所述主動側相對的非主動側以及在所述主動側與所述非主動側之間的橫向側；以及用封裝材料囊封所述半導體晶粒，所述封裝材料接觸且圍繞所述半導體晶粒的橫向側，所述封裝材料包括第一密封劑側、第二密封劑側和位於所述第一密封劑側和所述第二密封劑側之間的橫向密封劑側，其中所述封裝材料包括在所述半導體晶粒的覆蓋區之外且在所述第二密封劑側中的至少一個溝槽。
在根據本發明的另一實施例的方法中，所述至少一個溝槽是環繞所述半導體晶粒的橫向周邊延伸的單一溝槽。
在根據本發明的另一實施例的方法中，所述至少一個溝槽是環繞所述半導體晶粒的橫向周邊佈置的一系列溝槽。
在根據本發明的另一實施例的方法中，所述至少一個溝槽是複數個溝槽，所述複數個溝槽在所述半導體晶粒的所述橫向側中的每個橫向側外。
在根據本發明的另一實施例的方法中，所述至少一個溝槽包括在所述第二密封劑側處的開口以及與所述開口相對的端部，所述端部位在所述半導體晶粒的所述主動側和所述非主動側之間。
在根據本發明的另一實施例的方法中，所述至少一個溝槽位在所述半導體晶粒的所述橫向側和所述橫向密封劑側之間的中心。
在根據本發明的另一實施例的方法中，所述至少一個溝槽包括在所述第二密封劑側處的開口以及與所述開口相對的端部，以及其中在所述至少一個溝槽的所述開口和所述端部之間的距離少於從所述半導體晶粒的所述主動側至所述非主動側的距離。
根據本發明的另一實施例的方法進一步包括以填充材料來填充所述至少一個溝槽，以平衡熱應力。
在根據本發明的另一實施例的方法中，所述填充材料包括金屬材料。
在根據本發明的另一實施例的方法中，所述填充材料包括聚合物材料。
在根據本發明的另一實施例的方法中，所述半導體晶粒和所述封裝材料定義重組基板。
根據本發明的另一實施例的方法進一步包括：在用所述封裝材料囊封所述半導體晶粒之前，透過黏著層將所述半導體晶粒安裝於載體；在用所述封裝材料囊封所述半導體晶粒之後，從所述重組基板釋放所述載體和所述黏著層；以及從所述重組基板單粒化所述半導體裝置。
根據本發明的另一實施例的方法進一步包括：形成互連結構，所述互連結構包括晶粒側和基板側，所述晶粒側耦合到所述半導體晶粒的所述主動側；以及將所述互連結構的所述基板側耦合到基板。
根據本發明的另一實施例的方法進一步包括形成介電層，所述介電層具有耦合到所述主動側的近端介電層側、遠端介電層側以及在所述近端介電層側和所述遠端介電層側之間的橫向介電層側，其中所述互連結構從所述半導體晶粒的所述主動側垂直延伸穿過所述介電層而至所述遠端介電層側。
在根據本發明的另一實施例的方法中，其中將所述互連結構的所述基板側耦合到所述基板包括形成重分佈結構在所述互連結構的所述基板側上且在所述封裝材料的所述第一密封劑側上。
以下的討論是藉由提供本揭露內容的例子來呈現本揭露內容的各種特點。此種例子並非限制性的，並且因此本揭露內容的各種特點的範疇不應該是必然受限於所提供的例子之任何特定的特徵。在以下的討論中，所述措辭"例如"、"譬如"以及"範例的"並非限制性的，並且大致與"舉例且非限制性的"、"例如且非限制性的"、及類似者為同義的。
如同在此所利用的，"及/或"是表示在表列中藉由"及/或"所加入的項目中的任一個或多個。舉例而言，"x及/或y"是表示三個元素的集合{(x)、(y)、(x, y)}中的任一元素。換言之，"x及/或y"是表示"x及y中的一或兩者"。作為另一例子的是，"x、y及/或z"是表示七個元素的集合{(x)、(y)、(z)、(x, y)、(x, z)、(y, z)、(x, y, z)}中的任一元素。換言之，"x、y及/或z"是表示"x、y及z中的一或多個"。
在此所用的術語只是為了描述特定例子之目的而已，因而並不欲限制本揭露內容。如同在此所用的，除非上下文另有清楚相反的指出，否則單數形是欲亦包含複數形。進一步將會理解到的是，當所述術語"包括"、"包含"、"具有"、與類似者用在此說明書時，其指明所述特點、整數、步驟、操作、元件及/或構件的存在，但是並不排除一或多個其它特點、整數、步驟、操作、元件、構件及/或其之群組的存在或是添加。
將會瞭解到的是，儘管所述術語第一、第二、等等在此可被使用以描述各種的元件，但是這些元件不應該受限於這些術語。這些術語只是被用來區別一元件與另一元件而已。因此，例如在以下論述的一第一元件、一第一構件或是一第一區段可被稱為一第二元件、一第二構件或是一第二區段，而不脫離本揭露內容的教示。類似地，各種例如是"上方的"、"下方的"、"側邊"、與類似者的空間的術語可以用一種相對的方式而被用在區別一元件與另一元件。然而，應該瞭解的是構件可以用不同的方式來加以定向，例如一半導體裝置可被轉向側邊，因而其"頂"表面是水平朝向的，並且其"側"表面是垂直朝向的，而不脫離本揭露內容的教示。
在圖式中，層、區域、及/或構件的厚度或尺寸可能會為了清楚起見而被誇大。於是，此揭露內容的範疇不應該受限於此種厚度或尺寸。此外，在圖式中，相同的元件符號可以是指整個討論中的相似的元件。
同樣將會理解到的是，當一元件A被稱為"連接至"或是"耦接至"一元件B時，所述元件A可以是直接連接至所述元件B、或是間接連接至所述元件B(例如，一介於中間的元件C(及/或其它元件)可以存在於所述元件A與所述元件B之間)。
此揭露內容的各種特點可以提供一種電子裝置以及一種製造其之方法，其包含：一半導體晶粒，其具有一頂端晶粒側、包括一焊墊的一底部晶粒側以及介於所述頂端及底部晶粒側之間的橫向的晶粒側；一介電層(DL)，其具有耦接至所述底部晶粒側的一頂端DL側、一底部DL側以及介於所述頂端及底部DL側之間的橫向的DL側；一金屬柱，其具有附接至所述焊墊的一頂端柱側、一底部柱側以及介於所述頂端及底部柱側之間的一橫向的柱表面，其中所述金屬柱是從所述焊墊垂直地穿過所述介電層而延伸至所述底部DL側；以及一封裝材料，其接觸及圍繞所述橫向的晶粒側以及所述橫向的DL側，所述封裝材料具有一頂端密封劑側、一底部密封劑側以及介於所述頂端及底部密封劑側之間的橫向的密封劑側。
所述電子裝置例如可以包含一扇出重分佈(RD)結構，其是耦接至所述底部DL側以及所述底部密封劑側，並且連接至所述底部柱側。所述扇出RD結構例如可以包含多層的橫向的信號佈線。介於所述半導體晶粒與所述RD結構之間的容積例如可以是沒有橫向的信號佈線。所述底部柱側例如可以是與所述底部DL側以及所述底部密封劑側共平面的。所述電子裝置例如可以包括包含一第一導電層的一重分佈(RD)結構，所述第一導電層的一頂表面是直接連接至所述底部柱側，並且橫向地沿著所述底部DL側而且遠離所述金屬柱而延伸。在所述介電層的正下方的區域例如可以沒有所述封裝材料。所述頂端密封劑側例如可以包含在所述半導體晶粒的覆蓋區之外的一溝槽。所述溝槽例如可以包含低於所述頂端晶粒側的一底端。在所述溝槽中例如可以有一填充材料，並且所述溝槽可以橫向地圍繞所述晶粒的覆蓋區。
此揭露內容的各種特點可以提供一種電子裝置以及一種製造其之方法，其包含：一半導體晶粒，其具有一頂端晶粒側、包括一焊墊的一底部晶粒側以及介於所述頂端及底部晶粒側之間的橫向的晶粒側；一介電層(DL)，其具有一耦接至所述底部晶粒側的頂端DL側、一底部DL側以及介於所述頂端及底部DL側之間的橫向的DL側；一金屬柱，其具有一附接至所述焊墊的頂端柱側、一底部柱側以及介於所述頂端及底部柱側之間的一橫向的柱表面；以及一封裝材料，其接觸及圍繞所述橫向的晶粒側以及所述橫向的DL側，所述封裝材料具有一頂端密封劑側、與所述底部DL側共平面的一底部密封劑側以及介於所述頂端及底部密封劑側之間的橫向的密封劑側。
所述半導體裝置例如可以包含一扇出重分佈(RD)結構，所述扇出RD結構是耦接至所述底部DL側以及所述底部密封劑側，並且連接至所述底部柱側，其中所述扇出RD結構是包括多層的橫向的信號佈線。所述底部柱側例如可以與所述底部DL側以及所述底部密封劑側共平面。所述半導體裝置例如可以包括包含一第一導電層的一重分佈(RD)結構，所述第一導電層的一頂表面是直接連接至所述底部柱側，並且橫向地沿著所述底部DL側而且遠離所述金屬柱而延伸。在所述介電層的正下方的區域例如可以沒有所述封裝材料。
此揭露內容的各種特點可以提供一種電子裝置以及一種製造其之方法，其包含：一第一半導體晶粒，其具有一第一頂端晶粒側、包括一第一焊墊的一第一底部晶粒側以及介於所述第一頂端及第一底部晶粒側之間的第一橫向的晶粒側；一第一介電層(DL)，其具有耦接至所述第一底部晶粒側的一第一頂端DL側、一第一底部DL側以及介於所述第一頂端及第一底部DL側之間的第一橫向的DL側；一第一金屬柱，其具有附接至所述第一焊墊的一第一頂端柱側、一第一底部柱側以及介於所述第一頂端及第一底部柱側之間的一第一橫向的柱表面，其中所述第一金屬柱是從所述第一焊墊垂直地穿過所述第一介電層而延伸至所述第一底部DL側；一第二半導體晶粒，其具有一第二頂端晶粒側，包括一第二焊墊的一第二底部晶粒側以及介於所述第二頂端及第二底部晶粒側之間的第二橫向的晶粒側；一第二介電層(DL)，其具有耦接至所述第二底部晶粒側的一第二頂端DL側、一第二底部DL側以及介於所述第二頂端及第二底部DL側之間的第二橫向的DL側；一第二金屬柱，其具有附接至所述第二焊墊的一第二頂端柱側、一第二底部柱側以及介於所述第二頂端及第二底部柱側之間的一第二橫向的柱表面，其中所述第二金屬柱是從所述第二焊墊垂直地穿過所述第二介電層而延伸至所述第二底部DL側；以及一封裝材料，其接觸及圍繞所述第一及第二橫向的晶粒側以及所述第一及第二橫向的DL側，所述封裝材料具有一頂端密封劑側、一底部密封劑側以及介於所述頂端及底部密封劑側之間的橫向的密封劑側。
例如，所述第一DL可以具有一第一DL厚度，並且所述第二DL可以具有一大於所述第一DL厚度的第二DL厚度。所述第一半導體晶粒例如可以具有一第一晶粒厚度，並且所述第二半導體晶粒可以具有一小於所述第一晶粒厚度的第二晶粒厚度。所述第一頂端晶粒側可以是高於所述底部密封劑側一第一距離，並且所述第二頂端晶粒側可以是高於所述底部密封劑側一第二距離，其中所述第二距離是在等於所述第一距離的+/-10%的一範圍內。
本揭露內容的以上及其它的特點將會在以下各種範例的實施方式的說明中加以描述、或是從說明來看是明顯的。本揭露內容的各種特點現在將會參考所附的圖式來加以呈現。
圖1是展示根據本揭露內容的各種特點的一種製造一電子裝置的範例的方法100的流程圖。所述範例的方法100例如可以與任何在此論述的其它方法共用任一個或是所有的特徵。圖2A-2K是展示描繪根據本揭露內容的各種特點的範例的電子裝置以及範例的製造一電子裝置的方法的橫截面圖。在圖2A-2K中所展示的結構可以與在圖3A-3B、圖4A-4E、等等中所示的類似結構共用任一個或是所有的特徵。圖2A-2K例如可以描繪在圖1的範例的方法100的各種階段(或區塊)的一範例的電子裝置。圖1及2A-2K現在將會一起加以論述。應注意到的是，所述範例的方法100的範例的區塊(或是其部分)的順序可以變化，而不脫離此揭露內容的範疇。同樣應注意到的是，所述區塊(或是其部分)的任一個都可被省略，且/或額外的區塊(或是其部分)都可被加入，而不脫離此揭露內容的範疇。
所述範例的方法100可以在區塊105開始執行。所述範例的方法100可以響應於各種原因或狀況的任一種來開始執行，其之非限制性的例子是在此加以提供。例如，所述範例的方法100可以響應於從所述範例的方法100的另一區塊或是另一種方法(例如，相關於圖2A-2K、圖3A-3B、圖4A-4E的範例的方法、或是其之任何部分、等等)接收一製程流程來開始執行。同樣例如的是，所述範例的方法100可以響應於所述方法100所利用的材料的到達、響應於所述方法100所利用的製程或設備或是其它資源的可利用性、等等來開始執行。此外，所述範例的方法100例如可以響應於一使用者及/或自動化的開始命令(例如，來自一製程控制器、安全系統…等等)來開始執行。一般而言，所述範例的方法100可以響應於各種原因或狀況的任一種來開始執行。於是，此揭露內容的範疇並不限於任何特定的起始原因或狀況的特徵。
所述範例的方法100可以在區塊110包括提供一半導體晶圓。區塊110可包括用各種方式的任一種來提供所述半導體晶圓，其之非限制性的例子是在此加以提供。儘管在此的討論是提供許多在晶圓或面板層級執行的製程的例子，其例如接著是單粒化，但應瞭解的是此種製程的任一個或是全部都可以在單一裝置上加以執行。
所述半導體晶圓可包括各種特徵的任一種。例如，所述半導體晶圓可以是由一半導體晶圓製程所產生的一原生晶圓、或者包括所述原生晶圓。所述半導體晶圓例如可以包括一具有相同的半導體晶粒的晶圓、一具有不同類型的半導體晶粒的晶圓、等等。
圖2A是提供區塊110的各種特點的一範例的圖示。範例實施方式200A(或是組件、子組件、封裝…等等)是包括一半導體晶圓201。所述範例的晶圓201是包括半導體裝置被製造於其中的一層半導體材料205(例如，矽、砷化鎵…等等)。在如同圖1A所示的範例實施方式200A中，所述晶圓201的頂端側是半導體裝置被製造於其中/其上的主動側，並且所述晶圓201的下方側是一般包括矽塊材的非主動側。
所述範例的晶圓201例如可以包括複數個彼此連接的半導體晶粒，其中此種晶粒的每一個是包括一或多個焊墊210以用於所述半導體晶粒至另一構件的電連接。所述範例的晶圓201亦包括一晶粒鈍化層215，所述晶粒鈍化層215包含複數個穿過晶粒鈍化層215的孔217(或是開口)，所述孔217的每一個是露出所述焊墊210中之一個別的焊墊210。
所述鈍化層215(其亦可被稱為一介電層)例如可以是一原生鈍化層、或者可以是在一晶圓製程中刻意形成的。所述鈍化層215層可包括一或多層的一種無機介電材料(例如，Si 3N 4、SiO 2、SiON、SiN、氧化物、氮化物、其之組合、其等同物…等等)。同樣例如的是，所述鈍化層215可以是由一種有機介電材料(例如，一聚合物、聚醯亞胺(PI)、苯環丁烯(BCB)、聚苯並噁唑(PBO)、雙馬來醯亞胺三嗪(BT)、一模製材料、一苯酚樹脂、一環氧樹脂、聚矽氧烷、丙烯酸酯聚合物、其之組合、其等同物…等等)所形成的，但是本揭露內容的範疇並不限於此。
在一種其中所述鈍化層215是藉由一製程而被形成的(例如是相對於原生的(或是除了原生額外的))範例實施方式中，所述鈍化層215可以利用各種製程(例如，旋轉塗覆、噴霧塗覆、印刷、燒結、熱氧化、物理氣相沉積(PVD)、化學氣相沉積(CVD)、金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)、電漿輔助化學氣相沉積(PECVD)、電漿氣相沉積(PVD)、片疊層、蒸鍍…等等)中的任一或是多種來加以形成，但是本揭露內容的範疇並不限於此。
注意到的是，所述範例的晶圓201僅僅是一例子而已，並且因此是非限制性的。所述晶圓201可包括各種特徵及特點(例如，直通矽晶穿孔、主動或被動電路…等等)的任一種。所述晶圓201例如可以包括一中介體晶圓(例如，除了佈線線路外沒有電性構件、沒有半導體電路、等等)。
區塊110可包括用各種方式的任一種來提供所述半導體晶圓。例如，區塊110可包括從一晶圓製造設施或倉庫、從同一個設施的一上游製程…等等接收一已經形成的半導體晶圓。同樣例如的是，區塊110可包括形成所述半導體晶圓的任一個或是所有的特點。
一般而言，區塊110包括提供一半導體晶圓。於是，此揭露內容的範疇不應該受限於任何特定類型的半導體晶圓、或是任何特定的提供一半導體晶圓的方式的特徵。
所述範例的方法100可以在區塊120包括在所述焊墊上形成金屬柱頭。區塊120可包括用各種方式的任一種來形成所述金屬柱頭(或是柱、或柱體、或圓柱、或是其它互連結構…等等)，其之非限制性的例子是在此加以提供。
區塊120例如可以包括在此關於區塊110論述的晶粒焊墊的任一個或是全部上形成一金屬柱頭。在一範例的實施方式中，所述晶粒焊墊可包括各種導電材料(例如，銅、鋁、銀、金、鎳、其之合金…等等)的任一種。如同在此論述的，所述晶粒焊墊的每一個例如可以透過在所述晶圓的一鈍化層中的一孔而被露出。所述鈍化層例如可以覆蓋一晶粒焊墊的側表面及/或一晶粒焊墊的頂表面的一外部周邊。
區塊120(或是區塊110)例如可以包括在所述鈍化層之上、及/或在所述晶粒焊墊的透過在所述鈍化層中的一個別的孔而被露出的部分之上形成一UBM晶種層。所述UBM晶種層例如可以包括各種導電材料(例如，銅、金、銀、金屬…等等)的任一種。所述UBM晶種層可以用各種方式(例如，濺鍍、無電的電鍍、化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、電漿氣相沉積…等等)的任一種來加以形成。
區塊120例如可以包括在所述UBM晶種層之上形成一遮罩(或是樣版)以界定其中一UBM及/或所述金屬柱頭(或是柱、或柱體、或圓柱、其它互連結構)將被形成的一區域(或是容積)。例如，所述遮罩可包括一光阻(PR)材料或是其它材料，其可被圖案化以覆蓋除了一UBM及/或金屬柱頭將被形成在其上的區域之外的區域。區塊120接著例如可以包括在透過所述遮罩而被露出的UBM晶種層上形成一UBM層。如同在此論述的，所述UBM可包括各種材料(例如，鈦、鉻、鋁、鈦/鎢、鈦/鎳、銅、其之合金、等等)的任一種。區塊120可包括用各種方式(例如，濺鍍、無電的電鍍、化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、電漿氣相沉積、等等)的任一種，以在所述UBM晶種層上形成所述UBM。
區塊120接著例如可以包括在所述UBM上形成所述金屬柱頭。所述金屬柱頭可包括各種特徵的任一種。例如，所述金屬柱頭可以是圓柱狀、橢圓柱狀、矩形柱狀、方形柱狀、等等)。所述金屬柱頭例如可以包括一平坦的上方端。所述金屬柱頭例如可以包括在此關於各種導電層所論述的材料的任一種。在一範例的實施方式中，所述導電柱可包括銅(例如，純銅、帶有一些雜質的銅、等等)、一銅合金…等等)。
在形成所述金屬柱頭之後，區塊120可包括剝除或移除所述遮罩(例如，化學剝除、灰化、等等)。此外，區塊120可包括移除所述UBM晶種層的至少一部分(例如，至少未被所述金屬柱頭覆蓋的部分(例如是藉由化學蝕刻、等等))。注意到的是，在所述晶種層的蝕刻期間，至少所述UBM晶種層的一橫向的邊緣部分例如可以被蝕刻。此種蝕刻例如可以在所述金屬柱頭及/或UBM之下產生一底切(undercut)。
所述金屬柱頭例如可以包括各種的尺寸。例如，區塊110可包括將所述金屬柱頭形成在7-10微米厚的範圍內。同樣例如的是，區塊110可包括將所述金屬柱頭形成在5-20微米厚的範圍內。所述金屬柱頭例如可以具有一高度是小於所述金屬柱頭的一寬度(例如是為了強化的橫向的硬度、等等)。同樣例如的是，所述金屬柱頭可以具有一高度是大於所述金屬柱頭的一寬度(例如是為了強化的橫向的順性(compliance)…等等)。
圖2B是提供區塊120的各種特點的一範例的圖示。所述範例實施方式200B(或是組件、子組件、封裝、等等)是包括圖2A的範例實施方式200A。一金屬柱頭220是被形成在透過在所述鈍化層215中的一個別的孔217而被露出的晶粒焊墊210的每一個上。
一般而言，區塊120是包括形成金屬柱頭(或是柱、或柱體、或圓柱…等等)。於是，此揭露內容的範疇不應該受限於任何特定類型的金屬柱頭、或是任何特定的形成一金屬柱頭的方式的特徵。
所述範例的方法100可以在區塊130包括形成一介電層。區塊130可包括用各種方式的任一種來形成一介電層，其之非限制性的例子是在此加以提供。
所述介電層可包括一或多層的各種介電材料的任一種，例如是無機介電材料(例如，Si 3N 4、SiO 2、SiON、SiN、氧化物、氮化物、其之組合、其等同物、等等)及/或有機介電材料(例如，一聚合物、聚醯亞胺(PI)、苯環丁烯(BCB)、聚苯並噁唑(PBO)、雙馬來醯亞胺三嗪(BT)、一模製材料、一苯酚樹脂、一環氧樹脂、聚矽氧烷、丙烯酸酯聚合物、其之組合、其等同物…等等)，但是本揭露內容的範疇並不限於此。
區塊130可包括利用各種製程(例如，旋轉塗覆、噴霧塗覆、印刷、燒結、熱氧化、物理氣相沉積(PVD)、化學氣相沉積(CVD)、金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)、電漿輔助化學氣相沉積(PECVD)、電漿氣相沉積(PVD)、片疊層、蒸鍍…等等)中的任一或是多種來形成所述介電層，但是本揭露內容的範疇並不限於此。
區塊130可包括形成所述介電層以具有一厚度(例如，一在所述半導體晶圓、焊墊、鈍化層、等等之上的高度)是等於在區塊120所形成的金屬柱頭的高度(例如，一在所述半導體晶圓、焊墊、鈍化層…等等之上的高度)。例如，區塊130可包括形成所述介電層以具有一表面(例如，一背對所述半導體晶圓的表面)是與在區塊120所形成的金屬柱頭的一端面(例如，一背對所述半導體晶圓的表面)共平面的。
在一範例的實施方式中，區塊130可包括形成所述介電層是具有一距離所述半導體晶粒的高度大於所述金屬柱頭的高度，例如其是覆蓋所述金屬柱頭。區塊130接著例如可以包括薄化或平坦化(例如，研磨、執行化學機械平坦化(CMP)、蝕刻…等等)所述介電層及/或金屬柱頭。例如，所述介電層的背對所述半導體晶粒的表面可被薄化或是平坦化，以與所述金屬柱頭的背對所述半導體晶粒的端面共平面的。
在另一範例的實施方式中，區塊130可包括形成所述介電層為具有一距離所述半導體晶粒的高度是低於所述金屬柱頭距離所述半導體晶粒的高度，例如其是讓所述金屬柱頭從所述介電層突出。區塊130接著例如可以包括薄化或平坦化(例如，研磨、執行化學機械平坦化(CMP)、蝕刻…等等)所述金屬柱頭及/或所述介電層。例如，所述金屬柱頭的背對所述半導體晶粒的表面可被薄化或是平坦化，以與所述介電層的背對所述半導體晶粒的表面共平面的。
圖2C是提供區塊130的各種特點的一範例的圖示。所述範例實施方式200C(或是組件、子組件、封裝…等等)是包括圖2B的半導體晶圓201以及金屬柱頭220。一介電層225是被形成在所述鈍化層215上及/或在所述晶粒焊墊210的一若未被所述金屬柱頭220及/或對應的UBM覆蓋的部分上。所述範例的介電層225是包括一背對所述半導體晶粒201並且與所述金屬柱頭220的對應的端面共平面的表面(例如，在圖2C中的一上表面)。
一般而言，區塊130是包括形成一介電層。於是，此揭露內容的範疇不應該受限於任何特定類型的介電層、或是任何特定的形成一介電層的方式的特徵。
所述範例的方法100可以在區塊140包括薄化及/或單粒化所述晶圓。區塊140可包括用各種方式的任一種來執行此種薄化及/或單粒化，其之非限制性的例子是在此加以提供。
在所述半導體晶圓的處理的各種階段的任一階段，所述晶圓都可被薄化。在此範例實施方式中，所述半導體晶圓可以在單粒化之前的任何時點，大致使得其變為所要的厚度。注意到的是，個別的晶粒的薄化可加以執行，但是此種薄化一般是在晶圓層級(例如，在所述原生晶圓及/或一重組的晶圓…等等)加以執行的。區塊140例如可以包括背面研磨所述半導體晶圓、或是用各種方式(例如，機械式手段、化學的手段、導引能量的手段…等等)的任一種來薄化所述半導體晶圓。
區塊140例如可以包括沿著在裝置之間的單粒化(或是鋸開或切割)道來切割半導體晶粒的晶圓。此種切割例如可以包括雷射切割、機械鋸切割、電漿切割…等等。
一展示區塊140的各種特點的範例實施方式200D被展示在圖2D。所述範例實施方式200D(或是組件、子組件、封裝…等等)是展示從此種裝置的一面板或晶圓被單粒化的個別的半導體晶粒227a及227b。沿著所述單粒化線(或是道)，所述半導體晶粒227a及227b(例如，所述半導體材料205、鈍化層215、介電層225…等等)的週邊側邊例如可以是共面的。
注意到的是，所述單粒化一般而言例如可以是在所述範例的方法100的範例區塊的任一個之前或是之後加以執行，其例如接著是在單一裝置上執行的製程。
一般而言，區塊140可包括單粒化所述半導體晶圓。於是，此揭露內容的範疇不應該受限於任何特定的單粒化的類型或方式的特徵。
所述範例的方法100可以在區塊150包括將單粒化的晶粒(例如是如同在區塊140所形成的)安裝到一載體。區塊150可包括用各種方式的任一種來執行此種安裝(或是附接)，其之非限制性的例子是在此加以提供。
所述載體可包括各種特徵的任一種。例如，所述載體可以是玻璃、金屬、塑膠、半導體材料…等等；或者是包含玻璃、金屬、塑膠、半導體材料…等等。所述載體例如可以是晶圓狀(例如，像是一半導體晶圓來加以成形)、面板狀、圓形、矩形…等等。
區塊150例如可以包括利用一黏著劑(例如，熱可釋放的黏著劑、光可釋放的黏著劑…等等)或是環氧樹脂來將所述單粒化的晶粒附接至所述載體。例如，區塊150可包括利用一晶粒附接膜(例如，一預製的黏著片、一印刷的膏或液體、一噴塗的環氧樹脂…等等)來將所述單粒化的晶粒附接至所述載體。同樣例如的是，區塊150可包括利用真空附接、機械式保持、等等來將所述單粒化的晶粒附接至所述載體。
注意到的是，區塊150亦可包括測試在區塊140從所述晶圓被單粒化的晶粒。區塊150接著例如可以包括只安裝已知良好的晶粒至所述載體。
一展示區塊150的各種特點的範例實施方式200E是被展示在圖2E。所述範例實施方式200E(或是組件、子組件、封裝…等等)是展示複數個利用一黏著層235來附接至所述載體230的單粒化的半導體晶粒227a、227b…等等。例如，所述金屬柱頭220的端面以及所述介電層225的一表面是黏著至所述黏著層235的一側(例如，如同在圖2E中所示的一頂端側)，所述黏著層235的另一側是黏著至所述載體230。注意到的是，所述單粒化的晶粒227a、227b…等等是相對於圖2D為顛倒的。注意到的是，儘管所述黏著層235是被展示為覆蓋整個載體230，但是在一替代的實施方式中，所述黏著層235可以只被施加至所述晶粒227a、227b…等等的將被附接至所述載體230的表面。
一般而言，區塊150可包括將所述單粒化的晶粒安裝至一載體。於是，此揭露內容的範疇不應該受限於任何特定類型的載體、或是任何特定的將一晶粒附接至一載體的方式的特徵。
所述範例的方法100可以在區塊160包括囊封在區塊150附接至所述載體的晶粒。區塊160可包括用各種方式的任一種來執行此種囊封，其之非限制性的例子是在此加以提供。
區塊160例如可以包括形成所述封裝材料，以覆蓋載體(或是黏著層)的未被所述附接的晶粒覆蓋的部分。所述封裝材料例如亦可以覆蓋在區塊150所附接的經附接的晶粒以及在區塊130所形成的介電層的橫向的側邊。此外，所述封裝材料可以覆蓋所述半導體晶粒的背側、或是此種背側可以從所述封裝材料加以露出。
所述封裝材料可包括各種封裝或模製材料(例如，樹脂、聚合物、聚合物複合材料、具有填充物的聚合物、環氧樹脂、具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、聚矽氧烷樹脂、其之組合、其等同物…等等)的任一種。所述囊封例如可以包括在此論述的介電層材料的任一種。區塊160可包括用各種方式的任一種(例如，壓縮模製、轉移模製、液體密封劑模製、真空疊層、膏印刷、膜輔助的模製、等等)來形成所述封裝材料。區塊160例如可以包括用在此關於介電層所論述的方式的任一種來形成所述封裝材料。
一展示區塊160的各種特點的範例實施方式200F是被展示在圖2F。所述範例實施方式200F(或是組件、子組件、封裝…等等)是展示所述範例實施方式200E被囊封在一封裝材料240中。所述封裝材料240是覆蓋所述載體230(或是黏著層235)的未被經附接的晶粒227a、227b…等等所覆蓋的部分。所述封裝材料240例如亦可以覆蓋所述附接的晶粒227a、227b…等等(例如，所述鈍化層215、半導體材料205、介電層225…等等)的橫向的側邊。此外，所述封裝材料240可以覆蓋所述半導體晶粒227a、227b…等等的背側(例如，在圖2F中是所述半導體材料205的頂端側)。
注意到的是，原始的半導體晶圓201的原生半導體晶粒(例如，其包含所述半導體材料205、焊墊210以及鈍化層215)是被嵌入在所述封裝材料240之內的對應於所述金屬柱頭220的高度、或是所述介電層225的厚度的一額外的量。例如，相對於一種其中所述原生半導體晶粒(例如，所述鈍化層215)直接接觸所述黏著層225的配置，此種嵌入的程度是提供額外的保護給所述原生半導體晶粒。
在一種在此相關於圖4A-4E更詳細論述的範例的實施方式中，區塊160可包括在所述封裝材料240中(例如是在其之一與所述介電層及金屬柱頭相對的頂端側中)形成溝槽。
一般而言，區塊160可包括囊封附接至所述載體的晶粒。於是，此揭露內容的範疇不應該受限於任何特定類型的封裝材料、或是任何特定的形成所述封裝材料的方式的特徵。
所述範例的方法100可以在區塊170包括從所述載體移除經囊封的晶粒、以及製備所述模製的晶粒(其在此亦可被稱為一重組的晶圓)以用於進一步的處理。區塊170可包括用各種方式的任一種來執行此種操作，其之非限制性的例子是在此加以提供。
區塊170例如可以包括根據所述晶粒在區塊150被安裝(或是附接)至所述載體所用的方式，用各種的方式來從所述載體釋放所述被囊封的晶粒。例如，在一種其中區塊150是包括利用熱釋放黏著劑的範例情節中，區塊170可包括施加熱以斷開所述黏著劑的接合，並且接著從所述被囊封的晶粒及/或所述載體移除所述黏著劑(例如，藉由剝離、剪切、等等)。同樣例如的是，在一種其中區塊150是包括利用紫外線(UV)釋放黏著劑的範例情節中，區塊170可包括施加UV光(例如，穿過一玻璃載體、等等)以斷開所述黏著劑的接合，並且接著從所述被囊封的晶粒及/或所述載體移除所述黏著劑。此外，例如在一種其中區塊150是包括利用一真空機構以安裝所述晶粒至所述載體的範例情節中，區塊170可包括釋放所述真空。
再者，區塊170例如可以包括製備所述模製的晶粒以用於額外的處理。例如，區塊170可包括執行任何必要的背側或前側的薄化或是平坦化(例如，研磨、CMP、等等)。在一範例的實施方式中，區塊170可包括執行一清洗及/或薄化或平坦化製程，以露出所述金屬柱頭(例如是用於下一階段的處理)。
一展示區塊170的各種特點的範例實施方式200G是被展示在圖2G。所述範例實施方式200G(或是組件、子組件、封裝…等等)是展示所述範例實施方式200F從所述載體230以及黏著層235被釋放。所述封裝材料240(例如，相關於所述範例實施方式200F)亦已經被薄化。在圖2G中的範例實施方式200G的頂表面是展示所述封裝材料240的一表面、所述介電層225的一表面、以及所述金屬柱頭220的表面為共平面的表面。
一般而言，區塊170可包括從所述載體移除所述被囊封的晶粒，並且製備所述模製的晶粒(其在此亦可以被稱為一重組的晶圓)以用於進一步的處理。於是，本揭露內容的範疇不應該受限於任何特定的移除一載體的方式、或是任何特定的製備模製的晶粒(例如，一重組的晶圓)以用於進一步處理的方式的特徵。
所述範例的方法100可以在區塊180包括在所述模製的晶粒上(例如，在所述重組的晶圓上)形成一重分佈結構。區塊180可包括用各種方式的任一種來形成所述重分佈(RD)結構，其之非限制性的例子是在此加以提供。
所述重分佈結構例如可以包括一扇出重分佈結構，例如其中各種往返半導體晶粒的焊墊的信號線是被形成在所述半導體晶粒的覆蓋區之外。注意到的是，此揭露內容的各種特點並不限於扇出的配置。
一般而言，所述重分佈結構例如可以包括複數個介電層以及導電層。所述導電層例如可以包括橫向地分佈信號路徑的橫向的線路部分、及/或垂直地連接所述橫向的線路部分至其它橫向的線路部分、晶粒墊結構、封裝互連結構…等等的垂直的線路部分)。
所述重分佈結構的導電層可包括各種材料(例如，銅、鋁、鎳、鐵、銀、金、鈦、鉻、鎢、鈀、其之組合、其之合金，其等同物…等等)的任一種，但是本揭露內容的範疇並不限於此。區塊180可包括利用各種製程(例如，電解的電鍍、無電的電鍍、化學氣相沉積(CVD)、濺鍍或物理氣相沉積(PVD)、原子層沉積(ALD)、電漿氣相沉積、印刷、網版印刷、微影…等等)中的任一或是多種來形成(或是沉積)所述導電層，但是本揭露內容的範疇並不限於此。注意到的是，導電層例如可以是透過在所述介電層中的孔(或是開口)來加以互連的。
所述重分佈結構的介電層可包括一或多層的各種介電材料的任一種，例如是無機介電材料(例如，Si 3N 4、SiO 2、SiON、SiN、氧化物、氮化物、其之組合、其等同物…等等)及/或有機介電材料(例如，一聚合物、聚醯亞胺(PI)、苯環丁烯(BCB)、聚苯並噁唑(PBO)、雙馬來醯亞胺三嗪(BT)、一模製材料、一苯酚樹脂、一環氧樹脂、聚矽氧烷、丙烯酸酯聚合物、其之組合、其等同物…等等)，但是本揭露內容的範疇並不限於此。區塊180可包括利用各種製程(例如，旋轉塗覆、噴霧塗覆、印刷、燒結、熱氧化、物理氣相沉積(PVD)、化學氣相沉積(CVD)、金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)、電漿輔助化學氣相沉積(PECVD)、電漿氣相沉積(PVD)、片疊層、蒸鍍…等等)中的任一或是多種來形成所述介電層，但是本揭露內容的範疇並不限於此。
再者，區塊180例如可以包括形成附接至所述重分佈結構的互連結構(例如，封裝互連結構…等等)。此種互連結構例如可以包括導電的凸塊或球(例如，焊料凸塊或球)、金屬柱或柱體(例如，銅柱或柱體)、線、引線…等等。
一展示區塊180的各種特點的範例實施方式200H是被展示在圖2H。所述範例實施方式200H(或是組件、子組件、封裝…等等)是展示具有一被形成在其上的重分佈結構250，並且具有被形成在所述重分佈結構250上的互連結構260的範例實施方式200G。在圖2H所示的視圖中，所述重分佈結構250是被形成在所述封裝材料240、介電層225以及金屬柱頭220的頂表面上。所述重分佈結構250的導電層是連接至所述金屬柱頭220的頂表面。所述範例的重分佈結構250包括複數個橫向的信號佈線的導電層。所述範例的重分佈結構250是包括一被形成在所述金屬柱頭220的頂表面上以及在所述介電層225上的第一導電層。例如，儘管並非必要的，但是此種第一導電層的至少某些部分可以橫向地沿著所述介電層225來佈線信號。所述範例的重分佈結構250亦包括額外的一或多個導電層，所述導電層中的至少某些個亦橫向地佈線信號。在所述範例實施方式200H中，唯一穿過所述介電層225所執行的信號佈線是由所述金屬柱頭220提供的垂直的信號佈線。所述導電層是延伸穿過在所述介電層中的孔(或是開口)來彼此電連接。
一般而言，區塊180可包括形成一重分佈結構及/或互連結構。於是，本揭露內容的範疇不應該受限於任何特定的重分佈結構或形成其之方式的特徵、或是受限於任何特定的互連結構或形成其之方式。
所述範例的方法100可以在區塊190包括單粒化所述重組的晶圓(例如，具有重分佈結構、互連結構…等等)。區塊190可包括用各種方式的任一種來執行此種單粒化，其之非限制性的例子是在此加以提供。
區塊190例如可以包括沿著在裝置之間的單粒化(或是鋸開或切割)道，來切割半導體裝置的晶圓(例如，模製的晶圓、重組的晶圓、等等)。此種切割例如可以包括雷射切割、機械鋸切割、電漿切割、等等。注意到的是，區塊190(或是任何其它區塊)亦可包括執行一薄化操作，例如是用以薄化所述封裝材料及/或露出所述半導體晶粒的背側。
一展示區塊190的各種特點的範例實施方式200I是被展示在圖2I。所述範例實施方式200I(或是組件、子組件、封裝、等等)是展示從此種裝置的一面板或晶圓被單粒化的個別的半導體裝置227a、227b…等等。沿著所述單粒化線(或是道)，所述重分佈結構250(例如，其之介電層…等等)以及所述封裝材料240的週邊側邊例如可以是共平面的。
圖2J是展示一可以是輸出自所述範例的方法100的所產生的範例實施方式200J，例如是單一半導體裝置227a。所述封裝材料240的下方側240L是與所述介電層225的下方側225L及/或所述金屬柱頭220的下方端面共平面的。所述封裝材料240的下方側240L例如是在一低於所述鈍化層215(及/或焊墊210)的高度所述介電層225的厚度(及/或所述金屬柱頭220的長度)的高度處。所述半導體材料205、鈍化層215以及介電層225的橫向的側邊是被封裝材料240所覆蓋。所述半導體材料205的頂端側是被所述封裝材料240覆蓋，但是在另一範例的實施方式中，所述半導體材料205的頂端側可以從所述封裝材料240被露出。所述封裝材料240的橫向的側邊是與所述重分佈結構250(例如，其之介電層…等等)的橫向的側邊共平面的，而所述重分佈結構250是被形成在所述封裝材料240的下方側240L、所述介電層225的下方側225L、以及所述金屬柱頭220的下方的端面上。所述範例的重分佈結構250是包含多個導電層，每一個導電層可以執行橫向的信號佈線，儘管並不需要是如此的。值得注意的是，在所述範例實施方式200J中，在所述介電層225與所述重分佈結構250之間、或是在所述介電層225與所述晶粒鈍化層215之間並沒有封裝材料240。再者，在所述範例實施方式200J中，並沒有藉由在所述介電層225之內的金屬柱頭220的橫向的信號分布。然而，此揭露內容的範疇並非限於此的。
圖2K是提供根據本揭露內容的各種特點的一範例的電子裝置227a(或是其部分)的一分解圖以及一立體截面圖。圖2K的圖式是展示在此論述的原生半導體晶粒(例如，所述半導體材料205、鈍化層215…等等)、金屬柱頭220、介電層225以及封裝材料240。
一般而言，區塊190可包括單粒化。於是，此揭露內容的範疇不應該受限於任何特定的單粒化的類型或方式的特徵。
所述範例的方法100可以在區塊195包括繼續製造(或處理)。區塊195可包括用各種方式的任一種來繼續製造(或處理)，其之非限制性的例子是在此加以提供。
例如，區塊195可包括執行各種額外的處理步驟的任一種。例如，區塊195可包括執行額外的電子裝置的處理步驟，例如是安裝所述電子裝置至一個多裝置的模組基板或主機板、安裝額外的電子構件、附接額外的裝置互連結構、執行額外的封裝、覆蓋、一般的封裝、測試、標記、搬運…等等。相同的，例如，區塊195可包括導引所述範例的方法100的執行流程至所述範例的方法100的任何先前的區塊(或是其部分)。此外，區塊195例如可包括導引所述範例的方法100的執行流程至任何其它在此揭露的方法步驟(或是其部分)。
一般而言，區塊195可包括繼續所述電子裝置的製造(或是處理)。因此，此揭露內容的範疇不應該受限於任何特定的繼續製造(或處理)的方式或類型的特徵。
所述範例的方法100在此只是為了舉例說明的目的來加以呈現，而非限制性的。例如，如同在此所提及的，所述區塊(或是其部分)的順序可加以改變，而不脫離此揭露內容的範疇。同樣例如的是，各種的區塊(或是其部分)可被省略或是增加，而不脫離此揭露內容的範疇。
例如，儘管相關圖2A-2K所展示及論述的範例實施方式是包含一種只具有單一半導體晶粒的電子裝置，但是一種包括多個半導體晶粒的電子裝置亦在本揭露內容的範疇內。一例子是被展示在圖3A-3B中。在圖3A-3B中所示的範例實施方式例如可以與在圖2A-2K中所示的範例實施方式共用任一個或是所有的特徵。
尤其，在單一電子裝置中包含複數個晶粒的範例實施方式300A及300B是被展示在圖3A-3B，其中圖3A是展示一具有單粒化線的晶圓實施方式300A，並且圖3B是展示單一裝置的實施方式300B。一第一晶粒227是包含半導體材料205a、焊墊210a、一鈍化層215a、金屬柱頭220a以及一介電層225a，其每一個都可以與圖2A-2K的範例實施方式的類似編號及對應的構件共用任一個或是所有的特徵。一第二晶粒228是包含半導體材料205b、焊墊210b、一鈍化層215b、金屬柱頭220b以及一介電層225b，其每一個都可以與圖2A-2K的範例實施方式的類似編號及對應的構件共用任一個或是所有的特徵。一封裝材料240是囊封所述兩個範例的晶粒。
在所述範例實施方式300A中，所述金屬柱頭220b的長度(或高度)是大於所述金屬柱頭220a的長度(或高度)(例如是大於至少5%、10%或20%)，並且所述介電層225b的厚度是大於所述介電層225a的厚度(例如，較厚至少5%、10%或20%)。因此，所述第二晶粒228的原生半導體晶粒部分(例如，其包含所述半導體材料205b、焊墊210b、以及晶粒鈍化層215b)是比所述第二晶粒228的第一晶粒原生半導體晶粒部分(例如，其包含所述半導體材料205a、焊墊210a以及晶粒鈍化層215a)，從所述RD結構250被嵌入更深入到所述封裝材料240中。參照圖3B，所述第一及第二半導體晶粒227及228的頂表面可以是在距離所述RD結構250的相同高度處。在另一範例的實施方式中，所述第一半導體晶粒227的頂表面在所述RD結構250之上的高度可以是在所述第二半導體晶粒228的頂表面在所述RD結構250之上的高度的5%或10%之內。
如同在此相關圖1的範例的方法100所論述的，區塊160可包括在所述封裝材料中(例如，在所述封裝材料的一頂端側)形成溝槽。此種溝槽例如可被利用以平衡熱膨脹、增加順性或硬度(例如，利用一加固環或構件)、等等。
所述溝槽例如可被設置在所述半導體晶粒的一覆蓋區之外。例如，所述溝槽可以被橫向地設置在所述半導體晶粒的邊緣與所述單粒化的電子裝置的邊緣之間(例如，中心是在此種邊緣之間…等等)。一溝槽的寬度例如可以是在所述半導體晶粒的橫向的邊緣與所述單粒化的電子裝置的橫向的邊緣(例如，所述封裝材料的橫向的側邊)之間的橫向的距離的25%至75%。所述溝槽例如可以包括一深度(或是底表面)是延伸至所述半導體晶粒的頂端側、或是延伸至所述頂端側之下。在一範例的實施方式中，所述溝槽是包括一介於所述半導體晶粒的頂端側與底部側之間的深度(或是底表面)。儘管所述溝槽是被展示具有一大致方形或是矩形的橫截面，但是它們亦可具有傾斜的側表面(例如，其中所述溝槽在開放端是比在閉合端較寬的)、一圓形的底表面、等等。
區塊160可包括用各種方式的任一種來形成所述溝槽。例如，對應於所述溝槽的模具突出部可以在一被用來形成所述封裝材料的模製製程期間被利用來形成所述溝槽。相同的，例如所述溝槽可以在所述封裝材料被形成(例如，模製、浸沒…等等)之後加以形成，其例如是藉由機械式地移除封裝材料以形成所述溝槽、利用一雷射或其它導引能量的技術以移除封裝材料來形成所述溝槽…等等。
一展示區塊160的各種特點的範例實施方式400A是被展示在圖4A。所述範例實施方式400A(或是組件、子組件、封裝…等等)是展示具有被形成在封裝材料440的頂表面中的溝槽450的範例實施方式200F。如同在圖4E中所示，所述溝槽450可包括環繞所述半導體晶粒的橫向的周邊延伸的單一溝槽。在另一範例情況中，所述溝槽450可包括一系列的溝槽，而沿著所述半導體晶粒的每一個側邊有一溝槽，其中此種溝槽450並不需要是彼此連接的。在又一範例情節中，所述半導體晶粒的每一個側邊外可以有複數個溝槽。
如同在此論述的，所述範例的方法100的各種區塊(或是其部分)都可被省略或是增加，而不脫離此揭露內容的範疇。在一範例的實施方式中，區塊120及130可被省略，例如是產生一個其中所述金屬柱頭及介電層並不存在的例子。一範例實施方式400B是被展示在圖4B。例如，相較於圖4A的範例實施方式400A，所述金屬柱頭220以及介電層225是被省略。
在一範例的實施方式中，所述溝槽可以讓其為空的。然而，在另一範例的實施方式中，所述溝槽可被填入另一種材料(例如，一種具有一高於所述封裝材料、一金屬、一環氧樹脂、在此論述的介電材料的任一種、等等的模數的材料)。一展示此種填入的溝槽的範例實施方式400C是被展示在圖4C。相對於圖4A的範例實施方式400A，所述範例實施方式400C是具有被填入一填充材料470的溝槽450。在一種其中所述填充材料470具有一高於所述封裝材料440的模數的情況中，此種填充材料470可以作用為一用於所述電子裝置的加固環。具有各種個別的模數值的任一種(例如，大於或小於所述封裝材料440的模數)的各種材料的任一種都可被利用，例如是用以平衡熱應力、依所需地增加硬度或順性…等等。
一在單粒化之後的範例實施方式400D(或是電子裝置227a")是被展示在圖4D中。相較於圖2J的範例實施方式200J，所述範例實施方式400D是包含在所述封裝材料440的上表面440U中的溝槽450，其中所述溝槽450被填入一填充材料470。
圖4E以及圖4F是提供根據本揭露內容的各種特點的一範例的電子裝置的一立體圖以及一立體截面圖。圖4E的圖式是展示所述半導體晶粒227a' (或是其部分)，例如其是包含在此論述的半導體材料205、焊墊210、鈍化層215、金屬柱頭220、介電層225、封裝材料440以及溝槽450。為了舉例說明的清楚起見，所述RD結構250並未展示在圖4E以及圖4F中。
在此的討論是包含許多的舉例說明的圖，其展示一電子組件以及其製造方法的各種部分。為了舉例說明的清楚起見，此種圖並未展示每一個範例組件的所有特點。在此提出的範例組件及/或方法的任一個都可以與在此提出的任一或是所有的其它組件及/或方法共用任一個或是所有的特徵。
總之，此揭露內容的各種特點是提供一種電子裝置以及一種製造一電子裝置的方法。作為非限制性的例子，此揭露內容的各種特點是提供各種製造電子裝置的方法以及藉此所製造的電子裝置，其包括利用金屬柱頭以進一步將一半導體晶粒設置到所述密封劑中。儘管先前的內容已經參考某些特點及例子來加以敘述，但是熟習此項技術者將會理解到可以做成各種的改變，並且等同物可加以取代，而不脫離本揭露內容的範疇。此外，可以做成許多修改以將一特定的情況或材料調適至本揭露內容的教示，而不脫離其範疇。因此，所欲的是本揭露內容不受限於所揭露之特定的例子，而是本揭露內容將會包含落入所附的請求項的範疇內之所有的例子。
100:方法 105:開始 110:提供半導體晶圓 120:形成柱頭 130:形成介電層 140:薄化/單粒化 150:安裝晶粒至載體 160:囊封晶粒 170:移除載體以及製備重組的晶圓 180:形成信號重分佈結構 190:單粒化 195:繼續 200A、200B、200C、200D、200E、200F、200G、200H、200I、200J:範例實施方式 201:半導體晶圓 205、205a、205b:半導體材料 210、210a、210b:焊墊 215、215a、215b:晶粒鈍化層 217:孔 220、220a、220b:金屬柱頭 225、225a、225b:介電層 225L:下方側 227:第一晶粒 227a、227a'、227b:半導體晶粒 227a":電子裝置 228:第二晶粒 230:載體 235:黏著層 240:封裝材料 240L:下方側 250:重分佈結構 260:互連結構 300A、300B:範例實施方式 400A、400B、400C、400D:範例實施方式 440:封裝材料 440U:上表面 450:溝槽 470:填充材料
[圖1]是展示根據本揭露內容的各種特點的一種製造一電子裝置的範例的方法的流程圖。 [圖2A-2K]是展示描繪根據本揭露內容的各種特點的範例的電子裝置以及製造一電子裝置的範例的方法的橫截面圖。 [圖3A-3B]是展示描繪根據本揭露內容的各種特點的範例的電子裝置以及製造一電子裝置的範例的方法的橫截面圖。 [圖4A-4F]是展示描繪根據本揭露內容的各種特點的範例的電子裝置以及製造一電子裝置的範例的方法的橫截面圖。
200J:範例實施方式 205:半導體材料 210:焊墊 215:晶粒鈍化層 220:金屬柱頭 225:介電層 225L:下方側 227a:半導體晶粒 240:封裝材料 240L:下方側 250:重分佈結構

Claims (20)

  1. 一種製造半導體裝置的方法，所述方法包括：提供半導體晶圓，所述半導體晶圓具有主動側、與所述主動側相對的非主動側以及在所述主動側與所述非主動側之間的橫向側，其中所述主動側包括在半導體材料上的鈍化層以及從所述鈍化層暴露的第一焊墊；在所述第一焊墊上形成第一金屬柱，所述第一金屬柱具有晶圓柱側、遠端柱側以及在所述晶圓柱側和所述遠端柱側之間的橫向柱側；形成圍繞所述第一金屬柱的介電層，所述介電層具有耦合到所述主動側的晶圓介電層側、遠端介電層側以及位於所述晶圓介電層側和所述遠端介電層側之間的橫向介電層側，其中耦接所述第一焊墊的所述第一金屬柱從所述第一焊墊垂直穿過所述介電層延伸至所述遠端介電層側，且所述第一金屬柱的所述遠端柱側與所述遠端介電層側共面；通過黏著層將半導體晶粒安裝到載體，所述半導體晶粒包括所述半導體材料的經單粒化的部分、所述鈍化層的經單粒化的部分、所述介電層的經單粒化的部分、所述第一焊墊的經單粒化的部分和所述第一金屬柱的經單粒化的部分；用封裝材料囊封安裝到所述載體的所述半導體晶粒，所述封裝材料接觸且圍繞所述半導體材料的所述橫向側和所述橫向介電層側，以形成晶圓或面板形式的重組基板，所述封裝材料包括第一密封劑側、第二密封劑側和位於所述第一密封劑側和所述第二密封劑側之間的橫向密封劑側；從所述重組基板上剝離所述載體和所述黏著層；在所述重組基板上形成扇出重分佈結構；以及將所述半導體裝置從所述重組基板單粒化。
  2. 如請求項1所述的方法，其中所述扇出重分佈結構包括：重分佈介電層，具有第一側和與所述第一側相對的第二側，所述第一側耦合 到所述第一密封劑側且耦合到所述遠端介電層側；以及重分佈導體結構，包括：重分佈導電通孔部分，其垂直延伸且完全穿過所述重分佈介電層而不接觸所述第一密封劑側，並且包括連接到所述遠端柱側的通孔表面；以及重分佈導體部分，其在所述重分佈介電層的所述第二側上，其中所述重分佈導體部分從所述重分佈導電通孔部分延伸且橫向地遠離所述第一金屬柱而至在所述半導體晶粒的覆蓋區之外的位置。
  3. 如請求項1所述的方法，其進一步包括在所述半導體晶粒的所述覆蓋區之外且在所述第二密封劑側中形成至少一溝槽。
  4. 如請求項3所述的方法，其中所述至少一溝槽是環繞所述半導體晶粒的橫向周邊延伸的單一溝槽。
  5. 如請求項3所述的方法，其中所述至少一溝槽是環繞所述半導體晶粒的橫向周邊佈置的一系列溝槽。
  6. 如請求項5所述的方法，其中所述一系列溝槽沒有彼此連接。
  7. 如請求項3所述的方法，其中所述至少一個溝槽包括在所述第二密封劑側處的開口以及與所述開口相對的端部，所述端部位在所述半導體材料之層的第一側和第二側之間。
  8. 如請求項3所述的方法，其進一步包括以填充材料填充所述至少一溝槽。
  9. 如請求項8所述的方法，其中所述填充材料的模數高於所述封裝材料的模數。
  10. 如請求項1所述的方法，其進一步包括形成附接到所述扇出重分佈結構的互連結構。
  11. 一種製造半導體裝置的方法，所述方法包括： 提供半導體晶圓，所述半導體晶圓包括：半導體材料，其具有主動側、非主動側以及在所述主動側與所述非主動側之間的橫向側，其中所述主動側包括第一焊墊以及具有暴露所述第一焊墊之孔洞的的晶粒鈍化層；介電層，其具有耦合到所述主動側的近端介電層側、遠端介電層側以及位於所述近端介電層側和所述遠端介電層側之間的橫向介電層側；以及第一金屬柱，其耦合到所述第一焊墊，所述第一金屬柱具有近端柱側、遠端柱側以及在所述近端柱側和所述遠端柱側之間的橫向柱側，所述金屬柱從所述焊墊垂直地延伸穿過所述介電層而至所述遠端介電層側，所述金屬柱的所述遠端柱側與所述遠端介電層側共面，所述第一金屬柱的高度比所述第一金屬柱的最大寬度還大；用封裝材料囊封所述半導體晶粒，所述封裝材料接觸且圍繞所述半導體材料的所述橫向側和所述橫向介電層側，所述封裝材料包括第一密封劑側、第二密封劑側和位於所述第一密封劑側和所述第二密封劑側之間的橫向密封劑側；以及在所述半導體晶粒和所述第一密封劑側上形成扇出重分佈結構。
  12. 如請求項11所述的方法，其中形成所述扇出重分佈結構包括：提供重分佈介電層，具有第一側和與所述第一側相對的第二側，所述第一側耦接到所述第一密封劑側且耦接至所述遠端介電層側；以及提供重分佈導體結構包括：重分佈導電通孔部分，其垂直延伸且完全穿過所述重分佈介電層而不接觸所述第一密封劑側，並且包括連接到所述遠端柱側的通孔表面；以及重分佈導體部分，其在所述重分佈介電層的所述第二側上，其中所述重分佈導體部分從所述重分佈導電通孔部分延伸且橫向地遠離所述第一金屬柱而至在 所述半導體晶粒的覆蓋區之外的位置。
  13. 如請求項11所述的方法，其進一步包括在所述半導體晶粒的所述覆蓋區之外且在所述第二密封劑側中形成至少一溝槽。
  14. 如請求項13所述的方法，其中所述至少一溝槽是環繞所述半導體晶粒的橫向周邊延伸的單一溝槽。
  15. 如請求項13所述的方法，其中所述至少一溝槽是環繞所述半導體晶粒的橫向周邊佈置的一系列溝槽。
  16. 如請求項15所述的方法，其中所述一系列溝槽沒有彼此連接。
  17. 如請求項13所述的方法，其中所述至少一個溝槽包括在所述第二密封劑側處的開口以及與所述開口相對的端部，所述端部位在所述半導體材料之層的所述主動側和所述非主動側之間。
  18. 如請求項13所述的方法，其進一步包括以填充材料填充所述至少一溝槽。
  19. 如請求項18所述的方法，其中所述填充材料的模數高於所述封裝材料的模數。
  20. 如請求項11所述的方法，其進一步包括附接互連結構至所述扇出重分佈結構。
TW111104346A 2016-06-03 2016-07-05 半導體裝置及其製造方法 TWI771264B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/173,116 2016-06-03
US15/173,116 US10504827B2 (en) 2016-06-03 2016-06-03 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW202224116A TW202224116A (zh) 2022-06-16
TWI771264B true TWI771264B (zh) 2022-07-11

Family

ID=57927213

Family Applications (6)

Application Number Title Priority Date Filing Date
TW109129153A TWI729924B (zh) 2016-06-03 2016-07-05 半導體裝置及其製造方法
TW110137372A TWI756161B (zh) 2016-06-03 2016-07-05 半導體裝置及其製造方法
TW110116048A TWI745261B (zh) 2016-06-03 2016-07-05 半導體裝置及其製造方法
TW105121224A TWI704654B (zh) 2016-06-03 2016-07-05 半導體裝置及其製造方法
TW111124706A TWI819685B (zh) 2016-06-03 2016-07-05 半導體裝置及其製造方法
TW111104346A TWI771264B (zh) 2016-06-03 2016-07-05 半導體裝置及其製造方法

Family Applications Before (5)

Application Number Title Priority Date Filing Date
TW109129153A TWI729924B (zh) 2016-06-03 2016-07-05 半導體裝置及其製造方法
TW110137372A TWI756161B (zh) 2016-06-03 2016-07-05 半導體裝置及其製造方法
TW110116048A TWI745261B (zh) 2016-06-03 2016-07-05 半導體裝置及其製造方法
TW105121224A TWI704654B (zh) 2016-06-03 2016-07-05 半導體裝置及其製造方法
TW111124706A TWI819685B (zh) 2016-06-03 2016-07-05 半導體裝置及其製造方法

Country Status (4)

Country Link
US (3) US10504827B2 (zh)
KR (2) KR102592548B1 (zh)
CN (2) CN205944075U (zh)
TW (6) TWI729924B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842815B2 (en) 2016-02-26 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10141198B2 (en) * 2016-07-08 2018-11-27 Dyi-chung Hu Electronic package and manufacturing method thereof
US10186549B1 (en) * 2017-09-20 2019-01-22 Asm Technology Singapore Pte Ltd Gang bonding process for assembling a matrix of light-emitting elements
KR102124892B1 (ko) * 2017-09-29 2020-06-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 팬-아웃 패키징 공정에서의 범프 정렬
US11217555B2 (en) 2017-09-29 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Aligning bumps in fan-out packaging process
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10790161B2 (en) * 2018-03-27 2020-09-29 Amkor Technology, Inc. Electronic device with adaptive vertical interconnect and fabricating method thereof
US11158607B2 (en) 2018-11-29 2021-10-26 Apple Inc. Wafer reconstitution and die-stitching
WO2021138794A1 (en) * 2020-01-07 2021-07-15 Yangtze Memory Technologies Co., Ltd. Methods for multi-wafer stacking and dicing
US11244906B2 (en) * 2020-05-22 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US11516910B1 (en) 2021-07-09 2022-11-29 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
TWI798748B (zh) * 2021-07-09 2023-04-11 欣興電子股份有限公司 電路板結構及其製作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8361842B2 (en) * 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8552553B2 (en) * 2009-10-14 2013-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor device
TW201407699A (zh) * 2012-08-08 2014-02-16 Taiwan Semiconductor Mfg 封裝體及其製造方法
TW201413913A (zh) * 2012-09-28 2014-04-01 Taiwan Semiconductor Mfg Co Ltd 半導體封裝與其形成方法
CN104600064A (zh) * 2013-10-30 2015-05-06 台湾积体电路制造股份有限公司 封装件上芯片结构和方法
TW201546980A (zh) * 2014-06-03 2015-12-16 Powertech Technology Inc 縮短支撐柱之金屬柱銲接晶片連接結構

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
EP0962978A1 (en) * 1998-06-04 1999-12-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing same
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US6972964B2 (en) * 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
EP1527480A2 (en) * 2002-08-09 2005-05-04 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004172489A (ja) * 2002-11-21 2004-06-17 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
WO2005027223A1 (ja) * 2003-09-09 2005-03-24 Sanyo Electric Co., Ltd 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用
JP3854957B2 (ja) * 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
WO2005048311A2 (en) * 2003-11-10 2005-05-26 Chippac, Inc. Bump-on-lead flip chip interconnection
JP2005209861A (ja) * 2004-01-22 2005-08-04 Nippon Steel Corp ウェハレベルパッケージ及びその製造方法
US20050242425A1 (en) * 2004-04-30 2005-11-03 Leal George R Semiconductor device with a protected active die region and method therefor
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置
US8535379B2 (en) * 2006-04-04 2013-09-17 Nathan C. Moskowitz Artificial cervical and lumbar discs, disc plate insertion gun for performing sequential single plate intervertebral implantation enabling symmetric bi-disc plate alignment for interplate mobile core placement
JP4407489B2 (ja) * 2004-11-19 2010-02-03 株式会社デンソー 半導体装置の製造方法ならびに半導体装置の製造装置
US7459340B2 (en) * 2004-12-14 2008-12-02 Casio Computer Co., Ltd. Semiconductor device and manufacturing method thereof
JP4790297B2 (ja) * 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7705475B2 (en) * 2006-08-03 2010-04-27 Stats Chippac Ltd. Integrated circuit package system
DE102006058010B9 (de) * 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
US7995344B2 (en) * 2007-01-09 2011-08-09 Lockheed Martin Corporation High performance large tolerance heat sink
US8628755B2 (en) * 2007-01-30 2014-01-14 Colgate-Palmolive Company Dentifrice containing zinc ions and polyphosphate ions
JP4413240B2 (ja) * 2007-03-05 2010-02-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR20080111618A (ko) * 2007-06-19 2008-12-24 삼성전기주식회사 방열 구조의 반도체 패키지 및 이를 패키징하는 방법
US7868445B2 (en) * 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
US8759964B2 (en) * 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US9318441B2 (en) * 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
TWI345276B (en) * 2007-12-20 2011-07-11 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
US7880297B2 (en) * 2007-12-31 2011-02-01 Mediatek Inc. Semiconductor chip having conductive member for reducing localized voltage drop
JP5180158B2 (ja) * 2008-10-31 2013-04-10 スタンレー電気株式会社 液晶用バックライト
US8704350B2 (en) * 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
US7935570B2 (en) * 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US8003515B2 (en) * 2009-09-18 2011-08-23 Infineon Technologies Ag Device and manufacturing method
US10283443B2 (en) * 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
TWI581384B (zh) * 2009-12-07 2017-05-01 英特希爾美國公司 堆疊式電子電感封裝組件及其製造技術
US9576919B2 (en) * 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US9548240B2 (en) * 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
US8288201B2 (en) * 2010-08-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die
US8598709B2 (en) * 2010-08-31 2013-12-03 Infineon Technologies Ag Method and system for routing electrical connections of semiconductor chips
KR101711479B1 (ko) * 2010-10-06 2017-03-03 삼성전자 주식회사 반도체 패키지 장치 및 그의 검사 시스템
KR101390628B1 (ko) * 2010-11-15 2014-04-29 유나이티드 테스트 엔드 어셈블리 센터 엘티디 반도체 패키지 및 반도체 소자 패키징 방법
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
EP2677539B1 (en) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
US8829676B2 (en) * 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
JP5779042B2 (ja) * 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置
US9053989B2 (en) * 2011-09-08 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure in semiconductor device
US8653674B1 (en) * 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
DE112011105992B4 (de) * 2011-12-22 2022-06-15 Intel Corporation 3D-integriertes Halbleiterpaket mit Through-Mold-Kopplungsstrukturen der ersten Ebene und Verfahren zur Herstellung desselben
US9000584B2 (en) * 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) * 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9460972B2 (en) * 2012-01-09 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming reduced surface roughness in molded underfill for improved C-SAM inspection
US9691706B2 (en) * 2012-01-23 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip fan out package and methods of forming the same
US8962392B2 (en) * 2012-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill curing method using carrier
US8703542B2 (en) * 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9960106B2 (en) * 2012-05-18 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9991190B2 (en) * 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
CN104321864B (zh) * 2012-06-08 2017-06-20 英特尔公司 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
US9245833B2 (en) * 2012-08-30 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pads with openings in integrated circuits
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
KR101419597B1 (ko) * 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101411813B1 (ko) * 2012-11-09 2014-06-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8785299B2 (en) * 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US9236323B2 (en) * 2013-02-26 2016-01-12 Intel Corporation Integrated heat spreader for multi-chip packages
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) * 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
TWM458672U (zh) * 2013-04-10 2013-08-01 Genesis Photonics Inc 光源模組
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
US9455211B2 (en) * 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9679839B2 (en) * 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9824989B2 (en) * 2014-01-17 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package and methods of forming thereof
KR20150091886A (ko) * 2014-02-04 2015-08-12 삼성전자주식회사 방열부재를 구비하는 반도체 패키지
KR20150123420A (ko) * 2014-04-24 2015-11-04 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조 방법
US9269647B2 (en) * 2014-05-29 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor package having heat dissipating member
US9978700B2 (en) * 2014-06-16 2018-05-22 STATS ChipPAC Pte. Ltd. Method for building up a fan-out RDL structure with fine pitch line-width and line-spacing
JP2016058655A (ja) * 2014-09-11 2016-04-21 株式会社ジェイデバイス 半導体装置の製造方法
US10242957B2 (en) * 2015-02-27 2019-03-26 Qualcomm Incorporated Compartment shielding in flip-chip (FC) module
US9893017B2 (en) * 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
US9818684B2 (en) * 2016-03-10 2017-11-14 Amkor Technology, Inc. Electronic device with a plurality of redistribution structures having different respective sizes
US9659805B2 (en) * 2015-04-17 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and methods forming the same
US10707327B2 (en) * 2015-04-20 2020-07-07 Great Wall Semiconductor Corporation MOSFET with reduced resistance
US20160351462A1 (en) * 2015-05-25 2016-12-01 Inotera Memories, Inc. Fan-out wafer level package and fabrication method thereof
US9589920B2 (en) * 2015-07-01 2017-03-07 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
US9847269B2 (en) * 2015-07-31 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming same
JP6502814B2 (ja) * 2015-09-25 2019-04-17 京セラ株式会社 指紋センサー用配線基板
US9704825B2 (en) * 2015-09-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9875988B2 (en) * 2015-10-29 2018-01-23 Semtech Corporation Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
US9735118B2 (en) * 2015-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Antennas and waveguides in InFO structures
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9865566B1 (en) * 2016-06-15 2018-01-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10629559B2 (en) * 2018-09-19 2020-04-21 Powertech Technology Inc. Semiconductor package and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552553B2 (en) * 2009-10-14 2013-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor device
US8361842B2 (en) * 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
TW201407699A (zh) * 2012-08-08 2014-02-16 Taiwan Semiconductor Mfg 封裝體及其製造方法
TW201413913A (zh) * 2012-09-28 2014-04-01 Taiwan Semiconductor Mfg Co Ltd 半導體封裝與其形成方法
CN104600064A (zh) * 2013-10-30 2015-05-06 台湾积体电路制造股份有限公司 封装件上芯片结构和方法
TW201546980A (zh) * 2014-06-03 2015-12-16 Powertech Technology Inc 縮短支撐柱之金屬柱銲接晶片連接結構

Also Published As

Publication number Publication date
CN205944075U (zh) 2017-02-08
TWI819685B (zh) 2023-10-21
TW202115840A (zh) 2021-04-16
TW202406048A (zh) 2024-02-01
US20230005832A1 (en) 2023-01-05
US11444013B2 (en) 2022-09-13
TW202133358A (zh) 2021-09-01
TWI745261B (zh) 2021-11-01
TWI704654B (zh) 2020-09-11
KR20230151503A (ko) 2023-11-01
TW202247368A (zh) 2022-12-01
CN107464789A (zh) 2017-12-12
KR102592548B1 (ko) 2023-10-23
TWI756161B (zh) 2022-02-21
US10504827B2 (en) 2019-12-10
CN107464789B (zh) 2023-09-22
TWI729924B (zh) 2021-06-01
TW202205565A (zh) 2022-02-01
KR20170137579A (ko) 2017-12-13
US20200185317A1 (en) 2020-06-11
TW201743416A (zh) 2017-12-16
TW202224116A (zh) 2022-06-16
US20170352613A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
TWI771264B (zh) 半導體裝置及其製造方法
KR102586078B1 (ko) 반도체 디바이스 및 그 제조 방법
KR102660697B1 (ko) 반도체 장치 및 그 제조 방법
TWI765520B (zh) 半導體封裝以及其製造方法
US20220077024A1 (en) Semiconductor device including heat dissipation structure and fabricating method of the same
TWI775512B (zh) 半導體裝置及其製造方法
TWI834594B (zh) 半導體裝置及其製造方法
TWI750423B (zh) 半導體封裝以及製造半導體封裝的方法
TWI842093B (zh) 半導體裝置及其製造方法