TWI761635B - 記憶體元件、製作半導體元件的方法及元件結構 - Google Patents

記憶體元件、製作半導體元件的方法及元件結構 Download PDF

Info

Publication number
TWI761635B
TWI761635B TW107141978A TW107141978A TWI761635B TW I761635 B TWI761635 B TW I761635B TW 107141978 A TW107141978 A TW 107141978A TW 107141978 A TW107141978 A TW 107141978A TW I761635 B TWI761635 B TW I761635B
Authority
TW
Taiwan
Prior art keywords
storage capacitor
active
level
substrate
contact
Prior art date
Application number
TW107141978A
Other languages
English (en)
Other versions
TW201928962A (zh
Inventor
索尼 瓦吉斯
安東尼 雷諾
摩根 艾文斯
約翰 哈塔拉
喬 奧爾森
Original Assignee
美商瓦里安半導體設備公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商瓦里安半導體設備公司 filed Critical 美商瓦里安半導體設備公司
Publication of TW201928962A publication Critical patent/TW201928962A/zh
Application granted granted Critical
Publication of TWI761635B publication Critical patent/TWI761635B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一種記憶體元件、一種製作半導體元件的方法及一 種元件結構。記憶體元件可包括至少部分地設置在第一水平中的主動元件區。記憶體元件可包括至少部分地設置在高於第一水平的第二水平中的存儲電容器，其中第一水平及第二水平平行於基底平面。記憶體元件還可包括接觸通孔，接觸通孔在存儲電容器與主動元件區之間延伸，且相對於基底平面的垂線界定非零度的傾斜角。

Description

記憶體元件、製作半導體元件的方法及元件結 構
本發明實施例涉及半導體元件結構，且更具體來說涉及包括動態隨機存取元件的記憶體元件的結構及處理。
隨著包括邏輯元件及記憶體元件(例如動態隨機存取記憶體(dynamic random-access memory；DRAM)元件)的半導體元件被縮到更小的尺寸，元件圖案化由更小尺寸所帶來的改進的能力越來越被限制。舉例來說，在當今動態隨機存取記憶體元件中，已知架構包括所謂的8F2結構及6F2結構(架構)等。儘管6F2架構提供比8F2架構更高的元件密度及更大的速度，然而至少部分地由於圖案化問題(例如重疊(overlay))，使形成具有適當性質的記憶體元件的能力被折衷。作為實例，由於動態隨機存取記憶體單元的尺寸縮小，因此6F2架構造成難以在存取電晶體與存取電晶體上方的結構(例如位元線或存儲節點電容器)之間形成 電性接觸。舉例來說，存儲節點電容器可形成在比包含存取電晶體的水平高得多的水平中。為了形成存儲電容器與存取電晶體之間的電連接，可能需要形成例如通孔等結構，其中所述通孔穿過包括位元線水平及位線接觸件水平的多個水平。由於位元線、字元線及形成存取電晶體的主動區域之間的擁擠，接觸通孔可能無法適當地接觸電晶體的主動區域。舉例來說，為了避免與位元線交疊，接觸通孔可被放置在接觸通孔與存儲電容器之間的重疊以及接觸通孔與存取電晶體的主動區域之間的重疊的位置的情況可能比理想情況少。
有鑒於這些及其他考慮，提供了本公開。
在一個實施例中，一種記憶體元件可包括至少部分地設置在第一水平中的主動元件區。記憶體元件可包括至少部分地設置在高於第一水平的第二水平中的存儲電容器，其中第一水平及第二水平平行於基底平面。記憶體元件還可包括接觸通孔，接觸通孔在存儲電容器與主動元件區之間延伸，且相對於基底平面的垂線界定非零度的傾斜角。
在另一實施例中，一種製作半導體元件的方法可包括在半導體元件的第一水平中形成主動元件區。方法還可包括形成接觸通孔。接觸通孔接觸主動元件區。接觸通孔相對於基底平面的垂線形成非零度的傾斜角。方法還可包括至少部分地在高於第一 水平的半導體元件的第二水平中形成存儲電容器，其中存儲電容器接觸接觸通孔。
在另一實施例中，一種元件結構可包括設置在第一元件水平中的第一元件以及設置在高於第一元件水平的第二元件水平中的第二元件。元件結構還可包括接觸通孔，接觸通孔在第一元件與第二元件之間延伸，且相對於基底平面的垂線界定非零度的傾斜角。
100、160、200、400:元件結構
102:存儲電容器
104:主動元件區
106、210:接觸通孔
106A:底部部分
106B:頂部部分
112:數字線
118:字元線
114:柵極結構
116:數字線接觸件
110、120、130、140、150:水平
122:垂線
202:絕緣體
204:罩幕
206:開口
208:傾斜離子
220:基底
300:處理設備
302:等離子體腔室
304:等離子體
306:抽取板
308:抽取孔
310:離子束
314:基底平臺
316:掃描方向
320:偏置電源
322:製程腔室
410、420、430、440:主動區域列
412:主動區域
450、460:電容器列
452:電容器
462:第一接觸通孔
464:第二接觸通孔
500:製程流程
502、504、506、508:方塊
L:定位
P1、P3:位置
X、Y、Z:方向
θ:非零度的入射角
φ:角
圖1A示出根據本公開實施例的元件結構的俯視透視圖。
圖1B示出從圖1A的角度稍微旋轉得到的圖1B所示元件結構的俯視透視圖。
圖1C繪示圖1A所示元件結構的一部分的側視圖。
圖1D示出圖1A所示元件結構的一部分的俯視平面圖。
圖1E示出根據本公開另一些實施例的元件結構的俯視平面圖。
圖2A到圖2D示出根據本公開一些實施例的處於各種製作階段的元件結構。
圖3A示出根據本公開實施例的設備的側視圖。
圖3B示出圖3A所示設備的一部分的俯視平面圖。
圖3C示出圖3B所示罩幕幾何結構的細節的放大俯視平面 圖。
圖4示出根據本公開實施例的元件結構的俯視平面圖。
圖5示出根據本公開另一些實施例的示例性製程流程。
現在將參照其中示出一些實施例的附圖在下文中更充分地闡述本發明實施例。本公開的主題可實施為諸多不同形式而不應被視為僅限於本文所述的實施例。提供這些實施例是為了使此公開內容將透徹及完整，並將向所屬領域中的技術人員充分傳達所述主題的範圍。在圖式中，相同的編號自始至終指代相同的部件。
本發明實施例提供新穎的技術及基底結構以形成包括形成在半導體基底中的記憶體元件的元件。這些技術可尤其適用於形成動態隨機存取記憶體元件，然而根據本公開的實施例也可形成其他元件。這些其他元件可包括與非(NAND)元件(包括三維反及元件(3DNAND))、或非(NOR)元件、X點記憶體(X point memory)及邏輯元件以及封裝結構，其中共同特徵是給定元件的不同水平中的不同元件的連結是使用傾斜通孔。在不同的實施例中，傾斜通孔可被建構在介電材料、多晶矽內或矽內，例如矽通孔(through silicon via，TSV)。所述實施例並非僅限於此上下文。各種非限制性實施例特別適用於其中元件的第一水平中的元件(例如動態隨機存取記憶體存儲電容器)連結到所述元件的不同 水平中的另一元件(例如存取電晶體)的實作方式。
根據各種實施例，一種記憶體元件可包括位於主動水平中的主動元件區以及位於高於主動水平的電容器水平中的存儲電容器。有利地，如下所述，還設置傾斜接觸通孔以形成在存儲電容器與主動元件區之間延伸的傾斜接觸件，其中傾斜接觸通孔相對於元件平面的垂線界定非零度的傾斜角，元件平面如由主動水平與存儲電容器水平所界定。如下所述，此種元件結構及相關元件結構可通過促進處於不同水平的彼此接觸的各元件之間的更好交疊來改善元件性能。
現在參考圖1A及圖1B，圖中示出根據本公開實施例的元件結構100的兩個俯視透視圖。元件結構100示出記憶體元件(例如動態隨機存取記憶體元件)的若干個組件。元件結構100包括排列在存儲電容器水平(被示出為水平110)中的一組存儲電容器，被示出為存儲電容器102(關於元件結構100的不同水平的更多界定，參見圖1B)。本文所使用的“水平”可指元件的一部分，其中在製作元件時，不同的水平是逐個構建的，例如通過對不同的水平使用不同的遮蔽操作(masking operation)。本文所使用的“基底平面”可指所示笛卡爾座標系統(Cartesian coordinate system)的X-Y平面。在製作元件期間，不同的水平一般沿Z軸依序構建在彼此上。因此，較低的水平可能在Z軸上一般被構建得較低，而較高的水平可能沿Z軸被構建得較高，如圖1B所示。值得注意的是，從不同的罩幕水平建構的不同的結構可位於沿著Z 軸的同一物理水平中或在沿著Z軸的同一物理水平中交疊，如所屬領域中已知。
元件結構100還包括主動元件區104，其中主動元件區104設置在被示出為水平150的主動元件水平中。主動元件區104可表示半導體結構(例如單晶矽)的上表面，以作為主動電晶體元件(例如電晶體的源極/漏極(source/drain，S/D)結構)。還示出柵極結構114，且柵極結構114可用於導通或關斷電晶體。元件結構100還包括設置在被示出為水平130的數字線水平中的數字線112，其中數字線112使用設置在接觸件水平140中的數字線接觸件116與柵極結構114形成電性連接。元件結構100還包括被示出為接觸通孔106的一組通孔，其中接觸通孔106在存儲電容器102與主動元件區104之間的接觸通孔的水平120中延伸。值得注意的是，接觸通孔106可延伸穿過多個水平。在圖1A及圖1B所示實例中，示出兩個存儲電容器，其中存儲電容器102連接到主動元件區104的源極區或漏極區。值得注意的是，被示出的這兩個存儲電容器可接觸使用主動元件區104形成的兩個不同的電晶體。
元件結構100還包括接觸通孔106，接觸通孔106在存儲電容器102與主動元件區104之間延伸。接觸通孔106可一般包含導電性材料以在主動元件區104與存儲電容器102之間形成導電性路徑。當沿數字線112發送信號時，柵極結構114可被通過數字線接觸件116的信號啟動，以導通由主動元件區104形成的 電晶體。當電晶體導通時，電荷可經由接觸通孔106流動到存儲電容器102或從存儲電容器102形成，如所屬領域中已知。
如圖1C中更詳細所示，接觸通孔106是傾斜的，意味著接觸通孔106相對於基底平面(在此種情況下被界定為X-Z平面)的垂線122界定非零度的傾斜角，被示出為θ。此結構與已知的動態隨機存取記憶體接觸通孔形成對比，所述已知的動態隨機存取記憶體接觸通孔在不同的水平之間垂直延伸，意味著相對於垂線122呈零傾斜角。
圖1D示出圖1A所示元件結構100的一部分的俯視平面圖。如圖1C及圖1D所示，接觸通孔106的底部部分106A與主動元件區104交疊。在一些實施例中，底部部分106A可整體地與主動元件區104交疊。還如圖1C及圖1D所繪示，接觸通孔106的頂部部分106B與存儲電容器102交疊。在一些實施例中，頂部部分106B可整體地與存儲電容器102交疊。
如圖1D所示，接觸通孔106允許存儲電容器102相對於主動元件區104在X-Y平面內移位。舉例來說，在如圖1D所反映的一些實施例中，存儲電容器102可與主動元件區104沒有交疊。更準確地說，儘管設置在較高的水平中，然而從平面圖角度看，存儲電容器102不會顯現出在X-Y平面內與主動元件區104交疊。以這種方式，接觸通孔106有利於在設置在不同水平中的各個結構之間形成優異的電性接觸，其中就在基底平面(例如X-Y平面)中的位置來說，所述各個結構不會在基底平面(例如X-Y 平面)中對應的位置彼此對準。這種幾何結構不同於已知動態隨機存取記憶體元件的幾何結構，在已知動態隨機存取記憶體元件的幾何結構中，接觸通孔在各個水平之間垂直對準，意味著沿著基底平面或元件平面的垂線，從而施加其中的存儲電容器與接觸通孔之間的完全交疊或接觸通孔與主動區域之間的完全交疊可能為不可能的約束條件。
圖1E提供根據本公開一些實施例的元件結構160的實作方式的俯視平面圖。元件結構160被實作成6F2動態隨機存取記憶體架構，其中主動元件區104被排列成細長區的陣列，從而相對於數字線112及字元線118界定角φ。在圖1E所示圖中，所示各個結構設置在水平110、水平130及水平150(如圖1B所示)中。未明確地繪示接觸通孔106。另外，字元線118設置在高於水平110的水平中。如圖所示，存儲電容器102被排列成二維陣列。值得注意的是，存儲電容器102在X-Y平面中與數字線112交疊。同時，如上詳細闡述，接觸通孔106可與存儲電容器102完全交疊(在頂部部分106B中)且與主動元件區104完全交疊。因此，接觸通孔106通過相對於垂線被排列成非零度的傾斜角，相對於其他水平中的結構在X-Y平面內放置存儲電容器102時提供大的自由度。換句話說，存儲電容器102可直接對準在主動元件區104的水平(水平150)與存儲電容器水平(水平110)中間的水平中的其他結構的頂部上，從而在X-Y平面內形成交疊。這種幾何結構的實現是因為用於對存儲電容器102與主動元件區104進行連 接的接觸通孔106可為傾斜而避免接觸其他結構。
圖2A到圖2D示出根據本公開一些實施例的處於各種製作階段的元件結構200。所示順序始於圖2A所示記憶體元件的製作階段，其中已製作出主動元件區及電晶體柵極。圖2A到圖2D所示順序是通過形成傾斜通孔來進行，並在形成存儲電容器之前結束。在圖2A中，在主動元件區104及柵極結構114之上設置絕緣體202。絕緣體202提供用於形成通孔的中間物，如下所述。
參考圖2B，圖中示出在絕緣體202上形成罩幕204後的情況。對罩幕204進行圖案化以產生開口(被示出為開口206)的陣列。被給定開口用於形成接觸通孔，如下詳細闡述。根據各種實施例，罩幕204可包括至少一個層(例如已知的用於圖案化的層，包括但不限於氮化物、碳、氧化物或抗蝕劑)的組合。在各種非限制性實施例中，罩幕204的厚度可介於10nm到100nm範圍內。罩幕204可一般由與絕緣體202不同的材料製成。罩幕204因此可用於將開口206的圖案轉移到絕緣體202中。
現在參考圖2C，圖中示出其中將傾斜離子208引導到罩幕204的後續的情況。如下詳細闡述，可在方向性反應離子束蝕刻操作中提供傾斜離子208，其被設計成對絕緣體202進行蝕刻。包括傾斜離子208的蝕刻配方可被設計成相對於罩幕204選擇性地對絕緣體202進行蝕刻。在一些非限制性實施例中，蝕刻選擇性可在大約5/1與20/1之間變化，意味著包括傾斜離子208的蝕刻配方對絕緣體202的蝕刻比對罩幕204的蝕刻快五倍到二十倍。
現在參考圖2D，圖中示出在圖2C所示方向性反應離子束蝕刻操作完成後的情況。在此元件形成階段，已在絕緣體202內製作了傾斜接觸通孔，被示出為接觸通孔210。接觸通孔210相對於X-Y平面的垂線122以非零度的傾斜角延伸。接觸通孔210延伸以暴露出主動元件區104。在圖2D的操作之後，可在接觸通孔210的頂部上形成一組存儲電容器。儘管圖中未示出，然而數字線可在絕緣體202內延伸以與柵極結構114形成接觸，如上所述。
現在參考圖3A，圖中示出以示意形式繪示的處理設備300。處理設備300表示對基底的部分(例如絕緣體層)進行蝕刻的處理設備。處理設備300可為具有等離子體腔室302的基於等離子體的處理系統，等離子體腔室302用於通過所屬領域中已知的任何便利的方法在其中產生等離子體304。如圖所示可設置抽取板306，抽取板306具有可執行選擇性蝕刻以相對於罩幕材料對絕緣體層進行反應性蝕刻的抽取孔308。在製程腔室322中設置有基底220，基底220包括例如上述結構、即元件結構200。基底220的基底平面是由所示笛卡爾座標系統的X-Y平面表示，而基底220的平面的垂線沿著Z軸(Z方向)。
在傾斜的反應離子束蝕刻操作期間，如圖所示經由抽取孔308抽取離子束310。如圖3A所示，離子束310的跡線(trajectory)相對於垂線122形成非零度的入射角，被示出為θ。離子束310內的離子的各個跡線可彼此相互平行，或者可處於窄 的角度範圍內，例如處於彼此相差10度或小於10度以內。因此，θ的值可表示各別跡線從平均值變化幾度的入射角的平均值。當使用如在已知系統中位於等離子體腔室302與基底220之間的偏置電源320施加電壓差時，可抽取離子束310。偏置電源320可耦合到製程腔室322，例如在製程腔室322與基底220保持在同一電勢下的情況下。在各種實施例中，離子束310可如在已知系統中被抽取作為連續的束或作為脈衝式離子束。舉例來說，偏置電源320可被配置成供應等離子體腔室302與製程腔室322之間的電壓差，作為脈衝式直流(direct current，DC)電壓，其中脈衝式電壓的電壓、脈衝頻率及執行迴圈(duty cycle)可彼此獨立地進行調整。
在各種實施例中，舉例來說，離子束310可被提供成帶狀離子束，所述帶狀離子束具有沿著圖3B所示笛卡爾座標系統的X方向延伸的長軸。還如圖3C所示，在圖3A的操作期間，罩幕204可被取向成使得開口206被排列成列，一般與主動元件區104的列對齊，如在X-Y平面中所觀察到。如圖所示，開口206的列可相對於主動元件區104的列在X-Y平面內位移。離子束310的離子的跡線在X-Y平面內的投影是由箭頭示出。通過相對於抽取孔308且因此相對於離子束310沿掃描方向316掃描包括基底220的基底平臺314，離子束310可對相對於垂線122被取向成非零度的傾斜角的一組傾斜通孔進行蝕刻。離子束310可由任何方便的氣體混合物(包括惰性氣體、反應氣體)構成，且在一些實施例 中可連同其他氣態物質一起提供。在特定實施例中，離子束310與其他反應物質可作為蝕刻配方被提供到基底220，以對基底220的目標側壁執行定向反應離子蝕刻。此種蝕刻配方可使用已知的反應離子蝕刻化學物質來蝕刻例如氧化物或其他材料等材料，如所屬領域中已知的。蝕刻配方可對罩幕204的材料具有選擇性以移除絕緣體202，而不會蝕刻罩幕204或以較小的程度蝕刻罩幕204。
在圖3B所示實例中，基底220是圓形晶片(例如矽晶片)，抽取孔308是具有細長形狀的細長孔。離子束310被提供作為沿著X方向延伸到束寬度(beam width)的帶狀離子束，其中所述束寬度足以暴露出基底220的整個寬度，甚至沿X方向的最寬部分處。示例性束寬度可介於10cm、20cm、30cm或大於30cm的範圍內，而沿著Y方向的示例性束長度可介於3mm、5mm、10mm或20mm的範圍內。所述實施例並非僅限於此上下文。
還如圖3B所示，可在掃描方向316上掃描基底220，其中掃描方向316位於X-Y平面中，例如沿著Y方向。值得注意的是，掃描方向316可表示為沿Y方向在兩個相反的(180度)方向上對基底220進行掃描，或者只是朝左的掃描或朝右的掃描。如圖3B所示，離子束310的長軸沿著X方向垂直於掃描方向316延伸。因此，當基底220的掃描沿著掃描方向316由基底220的左側到右側的足夠長度進行時，整個基底220可被暴露於離子束310，如圖3B所示。
還如圖3B及圖3C所示，當被設置在如基底220上的位置P1指示的第一旋轉位置處(基底220位於抽取板306上的定位L之下)的同時掃描基底220時，基底220可暴露於離子束。舉例來說，位置P1可對應於晶片上的凹口或平坦面的位置。根據各種實施例，在基底220位於固定的旋轉位置的同時，可沿掃描方向316執行至少一次掃描以形成接觸通孔106。由於離子束310相對於垂線122形成非零度的入射角，因此接觸通孔106的蝕刻可以產生具有軸的通孔的方式進行，所述軸的形成被取向成一般沿著非零度的入射角的傾斜角，在繪示接觸通孔的圖中也被示出為θ。根據各種非限制性實施例，θ的值可小於15度，且在特定實施例中可位於5度與10度之間。θ的精確值可根據所設計的存儲電容器102相對於主動元件區104的位移量(在X-Y平面內)來選擇。因此，可產生例如圖2D所示元件結構，其中將被給定的存儲電容器(在水平110中)連接的水平150中被給定的主動元件位移到圖中的左側。
在方法及元件結構的其他實施例中，一組存儲電容器可排列成其中不同的電容器在不同的方向上傾斜的陣列。圖4示出根據本公開實施例的元件結構400的俯視平面圖。圖4的圖示出如上所論述的幾個元件水平。元件結構400包括一組用於形成電晶體元件的主動區域，被示出為主動區域412。主動區域412被排列成各種列，被示出為主動區域列410、主動區域列420、主動區域列430及主動區域列440。還如圖4所示，元件結構400包括各 種電容器452的列，包括電容器列450及電容器列460，其中電容器列在主動區域421之間被隔開且具有一些交疊，如圖所示。在電容器列450內，電容器452交替地連接到主動區域列410或主動區域列420中的主動區域412，如圖所示。相似地，在電容器列460內，電容器452交替地連接到主動區域列430或主動區域列440中的主動區域412，如圖所示。這種錯開的連接配置是通過提供以第一方向傾斜的第一接觸通孔462及以第二方向傾斜的第二接觸通孔464來實現。
為了產生圖4所示結構，處理設備300可以下面的方式來操作。作為實例，當離子束310相對於垂線122被排列成具有固定的非零度的入射角時，在第一組掃描中，基底220可維持在第一旋轉位置處(例如圖3B所示)，以形成第一組接觸通孔，如圖2D大致所示。在第二組掃描中，離子束310可在基底220旋轉過180度的扭轉角(twist angle)φ之後被排列成具有同一固定的非零度的入射角，其中位置P3鄰近定位L定位。以此種方式，可形成第二組接觸通孔，所述第二組接觸通孔相對於垂線122界定非零度的入射角且具有與第一組接觸通孔相同的絕對值，同時相對於X-Z平面形成第一組接觸通孔的鏡像。就相對於元件(例如動態隨機存取記憶體元件)中的下伏的主動區的相對位移而言，此結構能夠實現進一步的設計靈活性。
圖5繪示根據本公開實施例的示例性製程流程500。在方塊502中，在半導體元件的第一水平中(例如在動態隨機存取記 憶體結構中)形成主動元件區。在方塊504中，形成接觸通孔，其中接觸通孔接觸主動元件區且相對於基底平面的垂線以非零度的入射角延伸。在方塊506中，在主動元件區上方形成數字線，其中數字線電耦合到主動元件區，其中接觸通孔不接觸數字線。值得注意的是，接觸通孔可延伸穿過多個水平。在方塊508中，至少部分地在高於第一水平的半導體元件的第二水平中形成存儲電容器，其中存儲電容器與接觸通孔形成電性接觸。
本發明實施例提供優於包括記憶體元件(例如動態隨機存取記憶體元件)的已知元件結構的各種優點。一個優點是，使用傾斜通孔會增加不同的元件結構之間的接觸面積以使設置在不同水平中的元件結構不會彼此對準，例如其中存儲電容器不直接對準在主動元件區上方的記憶體結構。因此，使用傾斜接觸通孔，接觸通孔的整個頂部部分可與存儲電容器交疊，而接觸通孔的整個底部部分與主動元件區交疊。另一優點是相對於第二水平中的第二元件結構的放置第一水平中的第一元件結構的放置靈活性。舉例來說，電容器水平中的存儲電容器可相對於主動水平中的主動元件區在X-Y平面內移位，這是因為對存儲電容器與主動元件區進行連接的接觸通孔可通過接觸通孔的角來補償所述移位。
本公開的範圍不受限於本文所述的具體實施例。實際上，通過閱讀前述說明及附圖，除本文中所述者外，本公開的其他各種實施例及對本公開的修改也將對所屬領域中的一般技術人員顯而易見。因此，此種其他實施例及修改旨在落於本公開的範 圍內。此外，本文已在用於特定目的的特定環境中的特定實作方式的上下文中闡述了本公開，然而所屬領域中的一般技術人員將認識到其有用性並非僅限於此且本公開可在用於任意數目的目的的任意數目的環境中有益地實施。因此，以上所述的權利要求書應根據本文所述本公開的全部廣度及精神進行解釋。
100:元件結構
102:存儲電容器
104:主動元件區
106:接觸通孔
110、120、130、140、150:水平
112:數字線
116:數字線接觸件
122:垂線
X、Y、Z:方向
θ:非零度的入射角

Claims (15)

  1. 一種記憶體元件，包括：主動元件區，包含第一主動區域列以及第二主動區域列，至少部分地設置在第一水平中；第一存儲電容器及第二存儲電容器，所述第一存儲電容器安置於電容器列中，所述第二存儲電容器安置於所述電容器列中，所述第一存儲電容器及所述第二存儲電容器至少部分地設置在高於所述第一水平的第二水平中，其中所述第一水平及所述第二水平平行於基底平面；第一接觸通孔，所述第一接觸通孔在所述第一存儲電容器與所述第一主動區域列之間延伸，且相對於所述基底平面的垂線界定非零度的第一傾斜角；以及第二接觸通孔，所述第二接觸通孔在所述第二存儲電容器與所述第二主動區域列之間延伸，且相對於所述基底平面的所述垂線界定非零度的第二傾斜角，其中所述第一接觸通孔以第一方向傾斜，且其中所述第二接觸通孔以與所述第一方向不同的第二方向傾斜。
  2. 如申請專利範圍第1項所述的記憶體元件，其中從平面圖角度來看，所述第一存儲電容器在所述基底平面內與所述主動元件區形成不完全交疊。
  3. 如申請專利範圍第1項所述的記憶體元件，其中從平面 圖角度來看，所述第一存儲電容器在所述基底平面內與所述主動元件區不形成交疊。
  4. 如申請專利範圍第1項所述的記憶體元件，其中所述第一接觸通孔的整個底部部分與所述主動元件區交疊。
  5. 如申請專利範圍第1項所述的記憶體元件，其中所述第一接觸通孔的整個頂部部分與所述第一存儲電容器交疊。
  6. 如申請專利範圍第1項所述的記憶體元件，其中非零度的所述第一傾斜角小於15度。
  7. 如申請專利範圍第1項所述的記憶體元件，其中所述主動元件區及所述第一存儲電容器及所述第二存儲電容器形成動態隨機存取記憶體(DRAM)單元的一部分，其中所述動態隨機存取記憶體單元形成動態隨機存取記憶體元件的一部分，其中所述動態隨機存取記憶體元件包括6F2結構。
  8. 如申請專利範圍第1項所述的記憶體元件，其中所述第一接觸通孔至少部分地設置在第三水平中，所述第三水平在所述第一水平與所述第二水平之間延伸。
  9. 如申請專利範圍第1項所述的記憶體元件，其中所述主動元件區及所述第一存儲電容器及所述第二存儲電容器形成動態隨機存取記憶體單元的一部分，其中所述第一接觸通孔延伸穿過包括數字線的所述動態隨機存取記憶體單元的數字線水平。
  10. 一種製作半導體元件的方法，包括：在所述半導體元件的第一水平中形成主動元件區，所述主動 元件區包含第一主動區域列以及第二主動區域列；形成第一存儲電容器及第二存儲電容器，所述第一存儲電容器安置於電容器列，所述第二存儲電容器安置於所述電容器列，所述第一存儲電容器以及所述第二存儲電容器至少部分地設置在高於所述第一水平的第二水平中；形成第一接觸通孔，所述第一接觸通孔在所述第一存儲電容器與所述第一主動區域列之間延伸並接觸所述第一存儲電容器，且界定相對於基底平面的垂線形成第一非零度的傾斜角；以及形成第二接觸通孔，所述第二接觸通孔在所述第二存儲電容器與所述第二主動區域列之間延伸並接觸所述第二存儲電容器，且界定相對於所述基底平面的所述垂線形成第二非零度的傾斜角，其中所述第一非零度的傾斜角不同於所述第二非零度的傾斜角。
  11. 如申請專利範圍第10項所述的方法，其中從平面圖角度來看，所述第一存儲電容器在所述基底平面內與所述主動元件區不形成交疊。
  12. 如申請專利範圍第10項所述的方法，其中所述主動元件區及所述第一存儲電容器及所述第二存儲電容器形成動態隨機存取記憶體單元的一部分，其中所述第一接觸通孔延伸穿過包括數字線的所述動態隨機存取記憶體單元的數字線水平，而不接觸所述數字線。
  13. 如申請專利範圍第10項所述的方法，其中形成所述第 一接觸通孔包括：在鄰近等離子體腔室的製程腔室中設置包含所述主動元件區的基底；通過抽取孔將離子束從所述等離子體腔室抽取到所述製程腔室中，其中所述離子束形成跡線，所述跡線相對於所述基底平面的所述垂線界定非零度的入射角；以及執行至少一次掃描，其中當所述基底被暴露於所述離子束時，相對於所述抽取孔對所述基底進行掃描。
  14. 如申請專利範圍第13項所述的方法，還包括：在形成所述第一接觸通孔之前，在所述主動元件區上形成絕緣體；以及在所述絕緣體上形成罩幕，所述罩幕界定多個開口，所述多個開口界定第一開口，其中所述離子束通過使用反應離子束蝕刻製程經由所述第一開口對所述絕緣體進行蝕刻來形成所述第一接觸通孔。
  15. 一種元件結構，包括：第一元件以及第三元件，所述第一元件安置於第一元件列中，所述第三元件安置於第二元件列中，所述第一元件以及所述第三元件設置在第一元件水平中；第二元件以及第四元件，所述第二元件安置於第三元件列中，所述第四元件安置於所述第三元件列中，所述第二元件以及所述第四元件設置在高於所述第一元件水平的第二元件水平中； 第一接觸通孔，所述第一接觸通孔在所述第一元件與所述第二元件之間延伸，且相對於基底平面的垂線界定非零度的第一傾斜角；以及第二接觸通孔，所述第二接觸通孔在所述第三元件與所述第四元件之間延伸，且相對於所述基底平面的所述垂線界定非零度的第二傾斜角，其中所述第一接觸通孔以第一方向傾斜，且其中所述第二接觸通孔以與所述第一方向不同的第二方向傾斜。
TW107141978A 2017-12-12 2018-11-26 記憶體元件、製作半導體元件的方法及元件結構 TWI761635B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/839,260 US10692872B2 (en) 2017-12-12 2017-12-12 Device structure for forming semiconductor device having angled contacts
US15/839,260 2017-12-12

Publications (2)

Publication Number Publication Date
TW201928962A TW201928962A (zh) 2019-07-16
TWI761635B true TWI761635B (zh) 2022-04-21

Family

ID=66696402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141978A TWI761635B (zh) 2017-12-12 2018-11-26 記憶體元件、製作半導體元件的方法及元件結構

Country Status (6)

Country Link
US (2) US10692872B2 (zh)
JP (1) JP7214732B2 (zh)
KR (1) KR102388129B1 (zh)
CN (1) CN111788684B (zh)
TW (1) TWI761635B (zh)
WO (1) WO2019118166A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11956978B2 (en) * 2020-09-03 2024-04-09 Applied Materials, Inc. Techniques and device structure based upon directional seeding and selective deposition

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224854A1 (en) * 2003-05-26 2005-10-13 Samsung Electronics Co., Ltd. Semiconductor memory device and method of manufacturing the same
US20060292812A1 (en) * 2005-06-28 2006-12-28 Jung Seung-Ok Integrated circuit devices including insulating support layers and related methods and structures
US20070241380A1 (en) * 2006-04-13 2007-10-18 Elpida Memory, Inc. Semiconductor storage device
US20080173979A1 (en) * 2007-01-24 2008-07-24 Hynix Semiconductor Inc. Semiconductor device with leaning storage node contact and method for fabricating the same
US20150255465A1 (en) * 2012-10-31 2015-09-10 Masahiro Yokomichi Semiconductor device, and manufacturing method for same
US20170278847A1 (en) * 2016-03-22 2017-09-28 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU432367B2 (en) * 1970-10-05 1973-02-22 Western Electric Company, Incorporated Solid state storage device
JP3265178B2 (ja) * 1996-02-20 2002-03-11 株式会社東芝 半導体記憶装置及びその製造方法
JPH10256506A (ja) * 1997-03-14 1998-09-25 Nippon Steel Corp 半導体装置及びその製造方法
US6982475B1 (en) * 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
JP2000058783A (ja) * 1998-08-06 2000-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100338822B1 (ko) * 1999-12-30 2002-05-31 박종섭 반도체장치의 스토리지노드 전극 제조방법
KR100360151B1 (ko) 1999-12-31 2002-11-04 주식회사 하이닉스반도체 반도체 소자의 경사 콘택 형성방법
US6548853B1 (en) * 2002-02-13 2003-04-15 Samsung Electronics Co., Ltd. Cylindrical capacitors having a stepped sidewall and methods for fabricating the same
KR100505656B1 (ko) * 2002-12-10 2005-08-04 삼성전자주식회사 스토리지 전극과의 접촉 면적을 보다 확보하기 위해서비트 라인 방향으로 확장된 콘택체를 포함하는 반도체소자 제조 방법
KR100510527B1 (ko) * 2003-05-01 2005-08-26 삼성전자주식회사 스토리지 전극을 포함하는 반도체 소자 및 그 제조 방법
KR100526880B1 (ko) * 2003-06-27 2005-11-09 삼성전자주식회사 반도체 메모리에서의 스토리지 노드 콘택 형성방법과 그에따른 구조
KR100558005B1 (ko) * 2003-11-17 2006-03-06 삼성전자주식회사 적어도 하나의 스토리지 노드를 갖는 반도체 장치들 및 그제조 방법들
KR100553835B1 (ko) * 2004-01-26 2006-02-24 삼성전자주식회사 캐패시터 및 그 제조 방법
KR20050116314A (ko) 2004-06-07 2005-12-12 주식회사 하이닉스반도체 반도체소자의 깊은 콘택홀 형성 방법
KR100599087B1 (ko) * 2004-07-29 2006-07-12 삼성전자주식회사 반도체 장치와 그 제조 방법
KR100706233B1 (ko) * 2004-10-08 2007-04-11 삼성전자주식회사 반도체 기억 소자 및 그 제조방법
JP4105700B2 (ja) * 2005-01-06 2008-06-25 株式会社東芝 半導体記憶装置
KR100772899B1 (ko) * 2006-07-18 2007-11-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
JP4400626B2 (ja) * 2007-01-31 2010-01-20 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
JP2008311504A (ja) * 2007-06-15 2008-12-25 Toshiba Corp 半導体集積回路
JP2009027017A (ja) * 2007-07-20 2009-02-05 Elpida Memory Inc 絶縁体膜、キャパシタ素子、ｄｒａｍ及び半導体装置
JP2009071242A (ja) * 2007-09-18 2009-04-02 Seiko Epson Corp 半導体装置及びその製造方法
KR100979243B1 (ko) * 2008-04-29 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101102764B1 (ko) * 2009-07-31 2012-01-03 주식회사 하이닉스반도체 반도체 소자의 레이아웃 및 반도체 소자의 형성방법
KR101160014B1 (ko) * 2010-11-10 2012-06-25 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101168559B1 (ko) 2011-08-01 2012-07-27 에스케이하이닉스 주식회사 반도체 소자의 레이아웃 및 반도체 소자의 형성방법
US9934981B2 (en) * 2013-09-26 2018-04-03 Varian Semiconductor Equipment Associates, Inc. Techniques for processing substrates using directional reactive ion etching
KR102057431B1 (ko) * 2013-11-05 2019-12-19 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US20150263026A1 (en) * 2014-03-12 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device and design apparatus for semiconductor device
US9336998B2 (en) * 2014-05-09 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for dynamic control of ion beam energy and angle

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224854A1 (en) * 2003-05-26 2005-10-13 Samsung Electronics Co., Ltd. Semiconductor memory device and method of manufacturing the same
US20060292812A1 (en) * 2005-06-28 2006-12-28 Jung Seung-Ok Integrated circuit devices including insulating support layers and related methods and structures
US20070241380A1 (en) * 2006-04-13 2007-10-18 Elpida Memory, Inc. Semiconductor storage device
US20080173979A1 (en) * 2007-01-24 2008-07-24 Hynix Semiconductor Inc. Semiconductor device with leaning storage node contact and method for fabricating the same
US20150255465A1 (en) * 2012-10-31 2015-09-10 Masahiro Yokomichi Semiconductor device, and manufacturing method for same
US20170278847A1 (en) * 2016-03-22 2017-09-28 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR102388129B1 (ko) 2022-04-19
US20200279852A1 (en) 2020-09-03
TW201928962A (zh) 2019-07-16
US10692872B2 (en) 2020-06-23
KR20200088913A (ko) 2020-07-23
JP7214732B2 (ja) 2023-01-30
CN111788684A (zh) 2020-10-16
US20190181144A1 (en) 2019-06-13
CN111788684B (zh) 2023-10-27
JP2021506132A (ja) 2021-02-18
US10886279B2 (en) 2021-01-05
WO2019118166A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
KR102359019B1 (ko) 3차원 메모리 소자를 위한 트렌치 구조
US9653468B2 (en) Memory cells having a folded digit line architecture
JP4567314B2 (ja) 半導体装置及びその製造方法
KR101528823B1 (ko) 반도체 메모리 소자 및 그 제조 방법
US20200027832A1 (en) Device structure and techniques for forming semiconductor device having angled conductors
JP2021501991A (ja) 半導体デバイスおよびその製造方法
JP2009076909A (ja) ストレージノードを有する半導体装置及びその形成方法
TWI761635B (zh) 記憶體元件、製作半導體元件的方法及元件結構
CN115513208A (zh) 半导体装置及用于形成避免其短路的布线结构的方法
TWI575714B (zh) 三維記憶體
US10388745B1 (en) Structure and method of forming transistor device having improved gate contact arrangement
US10403547B2 (en) Structure and method of forming self aligned contacts in semiconductor device
KR20230016914A (ko) 반도체 소자
US8753977B2 (en) Method for manufacturing semiconductor device and semiconductor device
WO2024066235A1 (zh) 半导体结构及其制备方法
TWI820688B (zh) 半導體裝置
US11532483B2 (en) Spacer sculpting for forming semiconductor devices
US20220384191A1 (en) Dynamic random access memory and method for forming the same
TW202211450A (zh) 半導體元件及其形成方法
JP2003017698A (ja) 半導体装置及びその製造方法
KR20220000397A (ko) 3d 로직 및 메모리에 대한 자기 정렬 접촉부들
JP2009081452A (ja) 半導体記憶装置
KR20070002666A (ko) 반도체 소자의 제조방법