TWI694608B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI694608B
TWI694608B TW104143786A TW104143786A TWI694608B TW I694608 B TWI694608 B TW I694608B TW 104143786 A TW104143786 A TW 104143786A TW 104143786 A TW104143786 A TW 104143786A TW I694608 B TWI694608 B TW I694608B
Authority
TW
Taiwan
Prior art keywords
substrate
wire
display device
layer
electrode
Prior art date
Application number
TW104143786A
Other languages
English (en)
Other versions
TW201624693A (zh
Inventor
李光勳
金武謙
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201624693A publication Critical patent/TW201624693A/zh
Application granted granted Critical
Publication of TWI694608B publication Critical patent/TWI694608B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Public Health (AREA)
  • Medical Informatics (AREA)
  • Biophysics (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Pathology (AREA)
  • Veterinary Medicine (AREA)
  • Animal Behavior & Ethology (AREA)
  • Surgery (AREA)
  • Molecular Biology (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Psychiatry (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Business, Economics & Management (AREA)
  • Human Computer Interaction (AREA)
  • Social Psychology (AREA)
  • Signal Processing (AREA)
  • Primary Health Care (AREA)
  • Dermatology (AREA)

Abstract

本發明揭示一種顯示裝置及一種製造該顯示裝置之方法。在一態樣中，該顯示裝置包含：一基板，包含一分隔區域；以及複數畫素，形成於該基板上。該分隔區域形成於相鄰該等畫素之間，且該分隔區域之複數環繞內表面分別界定複數貫穿孔，且其中各該環繞內表面穿過該基板。該顯示裝置亦包含一封裝層，該封裝層形成於該基板上並覆蓋該分隔區域之該等環繞內表面。

Description

顯示裝置
本申請案主張2014年12月26日在韓國智慧財產局(Korean Intellectual Property Office)提出申請之第10-2014-0191126號韓國專利申請案之權利，該韓國專利申請案之揭露內容以引用方式全文併入本文中。
所述技術大體而言係關於一種顯示裝置及一種製造該顯示裝置之方法。
因顯示裝置之薄輪廓及輕重量，對其之使用正被多樣化。現有顯示器正被可攜式且薄平板顯示器取代。一般而言，顯示器之薄輪廓及與製造相關聯之困難會引起關於裝置耐久性之擔憂。彎折式及折疊式顯示器正被大量需求，但製造既撓性又耐久之顯示裝置具有挑戰性。出於此種原因，由於顯示裝置之約束而在增強使用者體驗方面存在限制。
一發明性態樣係關於增強一使用者之方便性的一種顯示裝置及一種製造該顯示裝置之方法。
另一態樣係為一種顯示裝置，包含：一基板；複數畫素單元，形成於該基板上；一分隔區域，界定於該基板上且形成於該等畫素單元之中的二相鄰畫素單元之間；一貫穿部，形成於該分隔區域中且包含穿過該基板之一內表面；以及一封裝層，形成於該基板上且覆蓋該貫穿部之該內表面，其中一有機層與一無機層交替地形成於該封裝層中以密封該等畫素單元。
該貫穿部之該內表面可具有一斜坡。
該貫穿部之該內表面可具有一階梯高度。
各該畫素單元可包含：一畫素電極，形成於該基板上；一中間層，包含形成於該畫素電極上之一發射層；以及一相對電極，被形成為與該畫素電極相對且覆蓋該中間層。
該貫穿部之該內表面可具有沿自該相對電極至該基板之一方向變窄之一寬度。
該分隔區域可包含一第一分隔區域及一第二分隔區域，且該第一分隔區域可包含位於該等畫素單元之中沿一第一方向彼此相鄰之二畫素單元之間的一區。該第二分隔區域可包含位於該等畫素單元之中沿與該第一方向交叉之一第二方向彼此相鄰之二畫素單元之間的一區。該貫穿部可包含一第一貫穿部及一第二貫穿部。該第一貫穿部可形成於該第一分隔區域中，且該第二貫穿部可形成於該第二分隔區域中。
該第一貫穿部可具有沿著該第二方向長形延伸之一形狀，且該第二貫穿部可具有沿著該第一方向長形延伸之一形狀。
該顯示裝置可更包含電性連接至該等畫素單元之至少一導線，其中該至少一導線被形成為不交疊該貫穿部。
該至少一導線可在一個方向上延伸且被形成為沿著該貫穿部之一周邊在與該一個方向交叉之另一方向上彎曲及突出，該周邊係沿與該一個方向交叉之該另一方向形成。
該至少一導線可包含複數導線，該等導線之中沿一個方向彼此相鄰之二導線可關於該貫穿部對稱。
該基板可具有可撓性。
另一態樣係為一種製造一顯示裝置之方法，包含：提供一基板，該基板包含一畫素區域及一分隔區域，該畫素區域中形成有複數畫素單元，該分隔區域形成於該等畫素單元之中的二相鄰畫素單元之間；在該基板上形成該等畫素單元；在該基板之該分隔區域中形成一貫穿部，該貫穿部包含穿過該基板之一內表面；以及在該基板上形成一封裝層，該封裝層覆蓋該貫穿部之該內表面，且其中一有機層與一無機層交替地形成於該封裝層中以密封該等畫素單元。
該形成該貫穿部之步驟可包含將該貫穿部之該內表面形成為具有一斜坡或一階梯高度。
該形成該等畫素單元之步驟可包含：在該基板上形成一畫素電極；在該畫素電極上形成一中間層，該中間層包含一發射層；以及形成一相對電極，該相對電極覆蓋該中間層且與該畫素電極相對。
該形成該貫穿部之步驟可包含將該貫穿部之該內表面形成為使一寬度沿自該相對電極至該基板之一方向變窄。
該方法可更包含在該基板上形成一薄膜電晶體，該薄膜電晶體包含一半導體層、一閘電極、一源電極及一汲電極。該形成該薄膜電晶體之步驟可包含：在該半導體層與該閘電極之間形成一閘極絕緣層；在該閘電極與該源電極及該汲電極之間形成一層間絕緣層；以及在該閘極絕緣層及該層間絕緣層 中形成一接觸孔，該接觸孔使該半導體層能夠電性連接至該源電極及該汲電極。該形成該貫穿部之步驟可包含：形成一第一貫穿孔；形成一第二貫穿孔；形成一第三貫穿孔；以及形成一第四貫穿孔。可同時執行該形成該接觸孔之步驟與該形成該第一貫穿孔之步驟。
該方法可更包含在該薄膜電晶體上形成其中形成有一孔之一第一絕緣層，該孔暴露出該薄膜電晶體之該源電極及該汲電極其中之一，其中可同時執行該形成該第一絕緣層之步驟與該形成該第二貫穿孔之步驟。
該方法可更包含在該第一絕緣層上形成包含一開口之一第二絕緣層，該開口暴露出該畫素電極之一中心部，其中可同時執行該形成該第二絕緣層之步驟與該形成該第三貫穿孔之步驟。
該形成該第四貫穿孔之步驟可包含移除該基板的與該第一貫穿孔對應之一部分以形成該第四貫穿孔。
該提供該基板之步驟可包含以具有可撓性之一材料形成該基板。
另一態樣係為一種顯示裝置，包含：一基板，包含一分隔區域；複數畫素，形成於該基板上，其中該分隔區域形成於相鄰該等畫素之間，其中該分隔區域之複數環繞內表面分別界定複數貫穿孔，且其中各該環繞內表面穿過該基板；以及一封裝層，形成於該基板上並覆蓋該分隔區域之該等環繞內表面。
在上述顯示裝置中，該等環繞內表面至少其中之一具有一斜坡。
在上述顯示裝置中，該等環繞內表面至少其中之一具有一階梯形狀。
在上述顯示裝置中，各該畫素包含：一畫素電極，形成於該基板上；一中間層，包含形成於該畫素電極上的一發射層；以及一相對電極，與該畫素電極相對地形成且至少局部地覆蓋該中間層。
在上述顯示裝置中，該等環繞內表面至少其中之一在鄰近該相對電極處具有較該基板大之一寬度。
在上述顯示裝置中，其中該分隔區域包含一第一分隔區域及一第二分隔區域，其中該第一分隔區域包含形成於該等畫素之中沿一第一方向彼此相鄰之複數第一畫素之間的一區，其中該第二分隔區域包含形成於該等畫素之中沿與該第一方向交叉之一第二方向彼此相鄰之複數第二畫素之間的一區，其中該貫穿孔包含分別形成於該第一分隔區域及該第二分隔區域中之一第一貫穿孔及一第二貫穿孔。
在上述顯示裝置中，該第一貫穿孔在該第二方向上延伸，其中該第二貫穿孔在該第一方向上延伸。
上述顯示裝置更包含電性連接至該等畫素之至少一導線，其中該至少一導線不在與該第一方向及該第二方向交叉之一方向上交疊該貫穿孔。
在上述顯示裝置中，該至少一導線延伸於該第一方向與該第二方向其中之一上，其中該至少一導線在該第一方向與該第二方向其中之另一方向上突出以圍繞該貫穿孔之一周邊彎曲。
在上述顯示裝置中，該至少一導線包含複數導線，其中該等導線中在該第一方向與該第二方向其中之一上彼此相鄰之二導線相對於該貫穿孔實質上對稱。
在上述顯示裝置中，該基板係為撓性的。
另一態樣係為一種製造一顯示裝置之方法，該方法包含：提供包含一畫素區域及一分隔區域之一基板；在該畫素區域中形成複數畫素，其中該分隔區域位於相鄰該等畫素之間；形成分別由該分隔區域之複數環繞內表面界定之複數貫穿孔，其中各該環繞內表面穿過該基板；以及在該基板上形成一封裝層以覆蓋該貫穿孔之該等環繞內表面。
在上述方法中，該形成該貫穿孔之方法包含將該等環繞內表面至少其中之一形成為具有一斜坡或一階梯形狀。
在上述方法中，該形成該等畫素之步驟包含：在該基板上形成一畫素電極；在該畫素電極上形成包含一發射層之一中間層；以及形成一相對電極，該相對電極至少局部地覆蓋該中間層且與該畫素電極相對。
在上述方法中，該形成該等貫穿孔之步驟包含將該等環繞內表面至少其中之一形成為在鄰近該相對電極處具有較該基板大之一寬度。
上述方法更包含在該基板上形成一薄膜電晶體(thin film transistor；TFT)，該薄膜電晶體包含一半導體層以及一閘電極、一源電極及一汲電極，其中該形成該薄膜電晶體之步驟包含：在該半導體層與該閘電極之間形成一閘極絕緣層；在該閘電極與該源電極之間以及在該閘電極與該汲電極之間形成一層間絕緣層；以及在該閘極絕緣層及該層間絕緣層中形成一接觸孔，該半導體層經由該接觸孔電性連接至該源電極及該汲電極，其中該形成該等貫穿孔之步驟包含連續地形成一第一貫穿孔至一第四貫穿孔，且其中該形成該接觸孔之步驟與該形成該第一貫穿孔之步驟係並行地執行。
上述方法更包含在該薄膜電晶體上形成一第一絕緣層，其中該第一絕緣層包含一孔，該孔暴露出該薄膜電晶體之該源電極及該汲電極其中之一，且其中該形成該第一絕緣層之步驟與該形成該第二貫穿孔之步驟係並行地執行。
上述方法更包含在該第一絕緣層上形成包含一開口之一第二絕緣層，該開口暴露出該畫素電極之一中心部，其中該形成該第二絕緣層之步驟與該形成該第三貫穿孔之步驟係並行地執行。
在上述方法中，該形成該第四貫穿孔之步驟包含移除該基板的與該第一貫穿孔對應之一部分。
在上述方法中，該等貫穿孔至少其中之一係形成於四相鄰畫素之間。
1:顯示裝置
100:基板
100a:端表面
110:緩衝層
110a:端表面
120:半導體層
130:閘極絕緣層
130a:端表面
140:閘電極
150:層間絕緣層
150a:端表面
160:源電極
160a:第一端表面
162:汲電極
170:第一絕緣層
170a:端表面
180:第二絕緣層
180a:端表面
200:有機發光二極體
210:畫素單元電極
220:中間層
230:相對電極
300:封裝層
400:貫穿部
400a:內表面
401:第一貫穿孔
402:第二貫穿孔
403:第三貫穿孔
404:第四貫穿孔
410:第一貫穿部
420:第二貫穿部
A:放大部
BA:分隔區域
BA1:第一分隔區域
BA2:第二分隔區域
CAP:電容器
D1~D3:第三導線
D1a:本體線
D1b:共同線
D1c:連接線
DA:顯示區域
H1:接觸孔
H2:導通孔
H3:開口
K:放大部
NDA:非顯示區域
PU:畫素單元
PU1~PU3:畫素單元
SL1~SL3:第一導線
SL1a:本體線
SL1b:共同線
SL1c:連接線
SP1~SP3:子畫素
TFT:薄膜電晶體
V1~V3:第二導線
V1a:本體線
V1b:共同線
V1c:連接線
X:軸線方向
Y:軸線方向
Z:軸線方向
Ⅲ-Ⅲ:剖面線
Ⅳ-Ⅳ:剖面線
Ⅷ-Ⅷ:剖面線
第1圖係為示意性地例示根據一實例性實施例之一顯示裝置之一平面圖；第2圖係為示意性地例示第1圖所示一放大部A之一平面圖；第3圖係為沿著第2圖所示剖面線Ⅲ-Ⅲ截取之一剖視圖；第4A圖至第4C圖係為沿著第2圖所示剖面線Ⅳ-Ⅳ截取之剖視圖；第5圖係為示意性地例示第1圖所示放大部A之一平面圖；第6圖係為示意性地例示第1圖所示放大部A之一平面圖；第7圖係為示意性地例示第6圖所示一放大部K之一平面圖；以及第8圖至第12圖係為示意性地例示根據一實例性實施例製造一顯示裝置之一製程之剖視圖。
現在將詳細參照實例性實施例，該等實施例之實例例示於附圖中，其中在通篇中，相同參考編號指代相同元件。就此而言，本發明實例性實施例可具有不同形式而不應理解為僅限於本文中所陳述之說明。因此，下文藉由參照各圖僅闡述該等實例性實施例，以解釋本說明之態樣。
實施例可利用可具有各種實施例之各種變換形式，且將在詳細說明中詳細地闡述圖式中所例示之特定實施例。參照下文中所陳述之附圖，依據 以下對實施例之說明，所述技術之效果及特徵將變得顯而易見。然而，所述技術可實施為不同形式而不應理解為僅限於本文中所陳述之實施例。
下文中，將參照附圖詳細地闡述所述技術之實施例。另外，在本說明書及圖式中，通篇中之相同參考編號指代相同元件，且因此，將省略冗餘說明。
在以下實施例中，措詞「第一」及「第二」用於將一個元件與另一元件區分開，且此等元件不應受此等措詞限制。在以下實施例中，除非上下文另有清晰指示，否則單數形式「一(a、an)」及「該(the)」皆意欲亦包含複數形式。
在以下實施例中，更應理解，當在本文中使用時，措詞「包含(comprise、comprising)」、「具有(have、having)」及/或「包含(include、including)」係指明所陳述特徵、整數、步驟、操作、元件及/或組件之存在，但並不排除至少一其他特徵、整數、步驟、操作、元件、組件及/或其群組之存在或添加。此外，當將諸如一層或一區之一元件稱作位於另一元件「上」時，除其中一個元件直接形成於另一元件上的一情形以外，此亦包含其中一個元件形成於其他元件之間的一情形。
在圖式中，為清晰地進行例示，可擴大或減小各層及區之尺寸。舉例而言，為清晰起見任意地例示圖式中每一元件之一尺寸及厚度，且因此，所述技術之實施例並不限於此。
在以下實例中，x軸線、y軸線及z軸線並不限於直角座標系之三軸線，而是可以一更廣泛意義來解釋。舉例而言，x軸線、y軸線及z軸線可彼此正交，或者可表示不彼此正交之不同方向。
當可不同地實施某一實施例時，可不同於所述次序來執行一特定過程次序。舉例而言，可實質上同時執行或者可以與所述次序相反之一次序執 行連續闡述之二過程。在本發明中，措詞「實質上(substantially)」包含如下意義：完全地、幾乎完全地或者在某些應用下且根據熟習此項技術者係在任一顯著程度上。此外，「形成於……上(formed on)」亦可意指「形成於……上方(formed over)」。措詞「連接(connected)」可包含一電性連接。
第1圖係為示意性地例示根據一實例性實施例之一顯示裝置1之一平面圖。第2圖係為示意性地例示第1圖所示一放大部A之一平面圖。
參照第1圖及第2圖，顯示裝置1包含一基板100。一顯示區域DA及一非顯示區域NDA界定於基板100上。至少一畫素單元PU及貫穿部或貫穿孔400形成於顯示區域DA中。
基板100可由各種材料形成。基板100可由玻璃、金屬、一有機材料或其他材料形成。舉例而言，基板100係由一撓性材料形成。亦即，基板100可由被彎折、彎曲及折疊或捲繞之一材料形成。形成基板100之撓性材料可係為薄玻璃、金屬或塑膠。當基板100包含塑膠時，撓性基板100可係由具有良好耐熱性及耐久性且使得能夠實施一彎曲狀之一塑膠材料形成，諸如聚對苯二甲酸乙二酯(polyethylene terephthalate；PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate；PEN)或聚醯亞胺(polyimide)。
基板100可被劃分成顯示區域DA及非顯示區域NDA。顯示區域DA係為其中排列有複數畫素單元或複數畫素PU且可顯示一影像之一區域。顯示區域DA可包含其中排列有畫素單元PU之一畫素區域及位於相鄰畫素區域之間的一分隔區域。各該畫素單元PU可包含一顯示裝置(未顯示)以實施可見光。
非顯示區域NDA可被形成為鄰近顯示區域DA。在第1圖中，非顯示區域NDA被例示為環繞顯示區域DA。在某些實施例中，非顯示區域NDA被形成為鄰近顯示區域DA之一側。在某些其他實施例中，非顯示區域NDA被形成為鄰近顯示區域DA之二側或三側。此外，端視情形而定，基板100上可僅形成有 顯示區域DA。亦即，雖然未顯示，但在某些實施例中，基板100上不形成有非顯示區域NDA，且基板100上僅形成顯示區域DA。
至少一畫素單元PU及貫穿部400可形成於顯示區域DA中。在此種情形中，一分隔區域BA可形成於一個畫素單元PU與鄰近該一個畫素單元PU之另一畫素單元PU之間。貫穿部400可形成於分隔區域BA中。端視情形而定，貫穿部400可被形成為與畫素單元PU分隔。
各該畫素單元PU包含可係為一有機發光二極體(organic light-emitting diode；OLED)或一液晶裝置之顯示裝置。下文將對此進行詳細闡述。
貫穿部400形成於基板100上。亦即，各該貫穿部400被形成為包含穿過基板100之一內表面。舉例而言，貫穿部400係藉由經由諸如蝕刻之一製程移除基板100之一個區而形成。作為另一實例，在製造基板100時將基板100形成為包含貫穿部400。在基板100上形成貫穿部400之製程可變化，且製造貫穿部400之一方法並不受限。各該貫穿部400可具有在分隔區域BA中自一個畫素單元PU延伸至與該一個畫素單元PU相鄰之另一畫素單元PU的一形狀。
各該貫穿部400包含一第一貫穿部410及一第二貫穿部420。分隔區域BA包含一第一分隔區域BA1及一第二分隔區域BA2。第一貫穿部410形成於第一分隔區域BA1中，且第二貫穿部420形成於第二分隔區域BA2中。下文中，將詳細地闡述貫穿部400。
分隔區域BA包含第一分隔區域BA1及第二分隔區域BA2。可理解，第一分隔區域BA1係為沿一第一方向(舉例而言，第2圖所示之一X軸線方向)彼此相鄰之二畫素單元PU之間的一區域。可理解，第二分隔區域BA2係為沿一第二方向(舉例而言，第2圖所示之一Y軸線方向)彼此相鄰之二畫素單元PU之間的一區域。端視情形而定，第一方向可與第二方向實質上正交或交叉。
各該貫穿部400之第一貫穿部410可形成於第一分隔區域BA1中。第一貫穿部410可具有沿著與第一方向(X軸線方向)交叉之一方向(例如，第二方向(Y軸線方向))延伸之一形狀。
在某些實施例中，第一貫穿部410被形成為穿過第一分隔區域BA1，且例如被形成為與如下之一區域對應：自第一分隔區域BA1延伸之一區域交疊自第二分隔區域BA2延伸之一區域。
此外，除沿第一方向彼此相鄰之二畫素單元PU之間的第一分隔區域BA1以外，第一貫穿部410亦可沿第二方向延伸至在第二方向上鄰近沿第一方向彼此相鄰之該二畫素單元PU其中之每一者的二相鄰畫素單元PU之間的第一分隔區域BA1。
因此，第一貫穿部410可與沿第一方向彼此相鄰之二畫素單元PU其中之每一者的一側對應，且與沿第二方向鄰近該二畫素單元PU其中之每一者之二畫素單元PU其中之每一者的一側對應。舉例而言，四畫素單元PU圍繞一個第一貫穿部410而形成。
舉例而言，如第2圖中所例示，在第一貫穿部410上，二畫素單元PU在第一貫穿部410位於其之間的情形下分別在一左側及一右側處形成為彼此對應。在第一貫穿部410下方，二畫素單元PU可在第一貫穿部410位於其之間的情形下分別在一左側及一右側處形成為彼此對應。
各該貫穿部400之第二貫穿部420可形成於第二分隔區域BA2中。第二貫穿部420可沿著與第二方向交叉之一方向(例如，第一方向)延伸。
在某些實施例中，第二貫穿部420被形成為穿過第二分隔區域BA2，且例如被形成為與如下之一區域對應：自第二分隔區域BA2延伸之一區域交疊自第一分隔區域BA1延伸之一區域。
此外，除沿第二方向彼此相鄰之二畫素單元PU之間的第二分隔區域BA2以外，第二貫穿部420亦可沿第一方向延伸至在第一方向上鄰近沿第二方向彼此相鄰之該二畫素單元PU其中之每一者之二相鄰畫素單元PU之間的第二分隔區域BA2。
因此，第二貫穿部420可與沿第二方向彼此相鄰之二畫素單元PU其中之每一者的一側對應，且與在第一方向上鄰近沿第二方向彼此相鄰之該二畫素單元PU其中之每一者之二畫素單元PU其中之每一者的一側對應。舉例而言，四畫素單元PU相對於一個第二貫穿部420而形成。
如第2圖中所例示，在第二貫穿部420之一左側上，二畫素單元PU分別相對於第二貫穿部420在一上側及一下側處形成。在第二貫穿部420之一右側上，二畫素單元PU可分別相對於第二貫穿部420在一上側及一下側處形成。
第一貫穿部410與第二貫穿部420可彼此分隔。參照第2圖，在顯示裝置1中，貫穿部400形成於基板100上，且各該貫穿部400包含複數第一貫穿部410及複數第二貫穿部420。
此外，第二貫穿部420可形成於第一貫穿部410之中的二相鄰第一貫穿部410之間。第一貫穿部410可形成於二相鄰第二貫穿部420之間。
第3圖係為沿著第2圖所示剖面線Ⅲ-Ⅲ截取之一剖視圖。在第3圖中，將詳細地闡述顯示裝置1之顯示區域DA。如上所述，顯示區域DA中所形成之複數顯示裝置可係為有機發光二極體或液晶裝置。在本實施例中，將闡述一種包含有機發光二極體之顯示裝置。
參照第3圖，一薄膜電晶體TFT及一電容器CAP形成於基板100上，且電性連接至薄膜電晶體TFT之一有機發光二極體形成於基板100上。薄膜電晶體TFT包含一半導體層120、一閘電極140、一源電極160及一汲電極162且可 由非晶矽、多晶矽或一有機半導體材料形成。下文中，將詳細地闡述薄膜電晶體TFT之一般組態。
由氧化矽或氮化矽形成之一緩衝層110可形成於基板100上，以將基板100之一表面平坦化或防止雜質穿透至薄膜電晶體TFT之半導體層120中，且半導體層120可形成於緩衝層100上。
閘電極140形成於半導體層120上。在此種情形中，源電極160與汲電極162根據施加至閘電極140之一訊號而彼此電性連接。鑒於對一相鄰層之黏合度、一經堆疊層之一表面平整度、及易處理性，閘電極140可係由一單層或一多層形成，該單層或多層由以下各者形成：鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鋰(Li)、鈣(Ca)、鉬(Mo)、鈦(Ti)、鎢(W)及/或銅(Cu)。
在此種情形中，由氧化矽及/或氮化矽形成之一閘極絕緣層130可形成於半導體層120與閘電極140之間，以保證半導體層120與閘電極140之間的介電性質。
一層間絕緣層150可形成於閘電極140上，且可由具有氧化矽或氮化矽之一單層或一多層形成。
源電極160及汲電極162形成於層間絕緣層150上。源電極160與汲電極162經由形成於層間絕緣層150及閘極絕緣層130中之相應接觸孔而電性連接至半導體層120。鑒於導電性，源電極160及汲電極162可由一單層或一多層形成，該單層或多層由以下各者形成：鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鋰(Li)、鈣(Ca)、鉬(Mo)、鈦(Ti)、鎢(W)及/或銅(Cu)。
雖然未顯示，但可形成覆蓋薄膜電晶體TFT之一保護層(未顯示)，用於保護具有結構之薄膜電晶體TFT。舉例而言，該保護層可由一有機材料(諸如氧化矽、氮化矽或氮氧化矽)形成。
一第一絕緣層170可形成於基板100上。在此種情形中，第一絕緣層170可係為一保護層之一平坦化層。當一有機發光二極體形成於薄膜電晶體TFT上時，第一絕緣層170將薄膜電晶體TFT之一頂部平坦化且保護薄膜電晶體TFT及各種裝置。舉例而言，第一絕緣層170可由一基於丙烯酸(acryl)之有機材料或苯並環丁烯(benzocyclobutene；BCB)形成。在此種情形中，如第10圖中所例示，緩衝層110、閘極絕緣層130、層間絕緣層150及第一絕緣層170可形成於基板100上。
一第二絕緣層180可形成於薄膜電晶體TFT上。在此種情形中，第二絕緣層180可係為一畫素單元界定層。第二絕緣層180可形成於第一絕緣層170上且可具有一開口。第二絕緣層180在基板100上界定一畫素區域。
舉例而言，第二絕緣層180可由一有機絕緣層形成。該有機絕緣層可由以下各者或其一化合物形成：一基於丙烯酸之聚合物，諸如：聚甲基丙烯酸甲酯(poly(methyl methacrylate)；PMMA)、聚苯乙烯(polystyrene；PS)、含有一酚基(phenol group)之聚合物衍生物、一基於醯亞胺(imide)之聚合物、一基於芳醚(arylether)之聚合物、一基於醯胺(amide)之聚合物、一基於氟之聚合物、一基於對二甲苯(p-xylene)之聚合物、一基於乙烯醇(vinyl alcohol)之聚合物。
一有機發光二極體200可形成於第二絕緣層180上。有機發光二極體200可包含一畫素單元電極210、包含一發射層(emission layer；EML)之一中間層220及一相對電極230。
畫素單元電極210可形成為一(半)透明電極或一反射電極。當畫素單元電極210被形成為(半)透明電極時，舉例而言，畫素單元電極210可由以下各者形成：氧化銦錫(indium-tin-oxide；ITO)、氧化銦鋅(indium-zinc-oxide；IZO)、氧化鋅(zinc oxide；ZnO)、氧化銦(indium oxide；In2O3)、氧化銦鎵(indium gallium oxide；IGO)或氧化鋁鋅(aluminum zinc oxide；AZO)。當畫素單元電極210被形成為反射電極時，畫素單元電極210可更包含由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其一化合物形成之一反射層以及由氧化銦錫、氧化銦鋅、氧化鋅、氧化銦、氧化銦鎵或氧化鋁鋅形成之一層。然而，本實施例並不限於此。舉例而言，畫素單元電極210可由各種材料形成，且畫素單元電極210之一結構可被不同地修改為包含一單層或一多層。
中間層220可形成於由第二絕緣層180界定之畫素區域中。中間層220包含根據一電訊號發射光之發射層，且除該發射層以外亦可包含形成於該發射層與畫素單元電極210之間的一電洞注入層(hole injection layer；HIL)及一電洞傳輸層(hole transport layer；HTL)以及形成於該發射層與相對電極230之間的一電子傳輸層(electron transport layer；ETL)及一電子注入層(electron injection layer；EIL)。該電洞注入層、電洞傳輸層、電子傳輸層及電子注入層可堆疊成一單一結構或一複合結構。中間層220並不限於此且可具有各種結構。
覆蓋包含發射層之中間層220且與畫素單元電極210相對之相對電極230可形成於基板100上。相對電極230可形成為一透明(或半透明)電極或一反射電極。
當相對電極230被形成為(半)透明電極時，相對電極230可包含由具有一小功函數(work function)之金屬(即，Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg或其一化合物)形成之一層以及由氧化銦錫、氧化銦鋅、氧化鋅或氧化 銦形成之一(半)透明導電層。當相對電極230被形成為反射電極時，相對電極230可包含由Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg或其一化合物形成之一層。相對電極230之一組態及一材料並不限於此且可被不同地修改。
參照第3圖，一封裝層300形成於基板100上以覆蓋有機發光二極體200。雖然第3圖中未顯示，但封裝層300可具有其中堆疊至少一無機層(未顯示)及有機層(未顯示)之一多層結構。封裝層300被形成為一多層結構之原因係由於當封裝層300被形成為僅一有機層或一無機層時，氧氣或水分經由在一層中形成之一精細路徑穿透至內部並損壞一顯示單元。畫素單元被與外部隔絕且由封裝層300密封。
舉例而言，有機層中所包含之一有機材料包含基於丙烯酸之樹脂、基於甲基丙烯酸(methacryl)之樹脂、基於乙烯基(methacryl)之樹脂、基於環氧基(epoxy)之樹脂、基於胺基甲酸酯(urethane)之樹脂、基於纖維素(cellulose)之樹脂及/或基於二萘嵌苯(perylene)之樹脂。
舉例而言，無機層中所包含之一無機材料包含氮化矽、氮化鋁、氮化鋯、氮化鈦、氮化鉿、氮化鉭、氧化矽、氧化鋁、氧化鈦、氧化錫、氧化鈰及/或氮氧化矽(silicon oxynitride；SiON)。
第4A圖至第4C圖係為沿著第2圖所示剖面線Ⅳ-Ⅳ截取之剖視圖。在第4A圖至第4C圖中，將詳細地闡述貫穿部400之一結構之實例性實施例。
參照第4A圖至第4C圖，貫穿部400形成於分隔區域BA中。在第4A圖至第4C圖中，例示第一分隔區域BA1中所形成之第一貫穿部410之一橫剖表面，但第二分隔區域BA2中所形成之第二貫穿部420亦可具有與第一貫穿部410之結構相同之結構。
參照第4A圖，貫穿部400被形成為穿過基板100且包含穿過基板100之一內表面400a。內表面400a表示被形成為穿過基板100及基板100上所形成 之至少一材料層之一橫剖表面。在某些實施例中，貫穿部400之內表面400a被形成為近似垂直於基板100或實質上正交於基板100之一表面。
其中交替地形成有一有機層及一無機層之封裝層300可形成於有機發光二極體上且可被形成為覆蓋貫穿部400之內表面400a。當封裝層300不被形成為覆蓋內表面400a時，水分或雜質可流動至其中由於內表面400a而暴露出一橫剖表面之至少一材料層中且損壞各種裝置或有機發光二極體。因此，當封裝層300被密封為覆蓋內表面400a時，顯示裝置之一可靠性得以增強。
參照第4B圖，內表面400a被形成為具有一斜坡。亦即，內表面400a可係為一傾斜表面。內表面400a可具有其中一寬度沿自相對電極230至基板100之一方向變窄之一形狀。亦即，在基板100被側面開口之情形下，內表面400a可具有一V形狀。內表面400a之一斜坡可被形成為相對於基板100成一銳角。
內表面400a具有一斜坡表示，被形成為穿過基板100上所形成之至少一材料層之一橫剖表面具有一斜坡。為形成此一人造傾斜表面，對一材料層進行圖案化之一製程可使用一半色調遮罩或一狹縫式遮罩。然而，在內表面400a中形成具有一傾斜表面之一貫穿孔之一方法並不受限。因此，在形成封裝層300時，極容易使封裝層300覆蓋貫穿孔之內表面400a。
參照第4C圖，貫穿部400被形成為穿過基板100且包含穿過基板100之一內表面400a。內表面400a表示被形成為穿過基板100及基板100上所形成之至少一材料層之一橫剖表面。舉例而言，至少一材料層包含緩衝層110、閘極絕緣層130、層間絕緣層150、第一絕緣層170及第二絕緣層180。因此，材料層可包含與貫穿部400之內表面400a對應之複數端表面110a、130a、150a、170a及180a。
在某些實施例中，內表面400a被形成為一梯級形狀。此表示，材料層之各該端表面110a、130a、150a、170a及180a被形成為具有一階梯高度。內 表面400a之形成可係為了使一寬度沿自相對電極230至基板100之一方向變窄。亦即，在第4C圖中，端表面110a、130a及150a可被形成為朝貫穿部400突出，且端表面170a及180a可堆疊於該等端表面上以具有一階梯高度。基板100之一端表面100a可被形成為具有與端表面110a、130a及150a之平面相同之平面，或者可被形成為較端表面110a、130a及150a更遠地突出。
在第4C圖中，緩衝層110之端表面110a、閘極絕緣層130之端表面130a及層間絕緣層150之端表面150a形成於實質上同一平面上。此乃因在形成一接觸孔之一製程中緩衝層110、閘極絕緣層130及層間絕緣層150係實質上同時或並行地被圖案化，該接觸孔使半導體層120、源電極160及汲電極162能夠彼此電性連接。然而，本實施例並不限於此。端視情形而定，各該端表面110a、130a及150a可被形成為具有一階梯高度。
封裝層300可全部形成於基板100上以密封有機發光二極體且覆蓋端表面110a、130a、150a、170a及180a。由於貫穿孔之一內結構，在形成封裝層300時，極容易使封裝層300覆蓋該貫穿孔之內表面400a。因此，封裝層300被密封為覆蓋內表面400a，藉此增強顯示裝置之一可靠性。
第5圖係為示意性地例示第1圖所示放大部A之一平面圖。
參照第5圖，顯示裝置1包含基板100及至少一導線SL1至SL3、V1至V3及D1至D3。
顯示區域DA及非顯示區域NDA界定於基板100上。至少一畫素單元PU及貫穿部400形成於顯示區域DA中。
基板100被劃分成顯示區域DA及非顯示區域NDA。顯示區域DA及非顯示區域NDA之位置細節與上述實例性實施例之位置細節相同，且因此將不提供對其之詳細說明。
畫素單元PU及貫穿部400形成於顯示區域DA中。各該畫素單元PU可包含一顯示元件(未顯示)以發射可見光。此與上述實例性實施例相同，且可應用上文參照第3圖所述之結構。
貫穿部400形成於基板100上。貫穿部400及分隔區域BA係如上述實例性實施例中所述，且因此將不提供對其之詳細說明。
至少一導線SL1至SL3、V1至V3及D1至D3係為電性連接至畫素單元PU且被形成為與貫穿部400分隔而不交疊貫穿部400之導線。
至少一導線SL1至SL3、V1至V3及D1至D3可包含至少一第一導線SL1至SL3。
第一導線SL1至SL3電性連接至畫素單元PU。在某些實施例中，第一導線SL1電性連接至沿一第一方向(第5圖所示一X軸線方向)排列成一列之複數畫素單元PU。第一導線SL1被形成為具有一彎曲狀。亦即，第一導線SL1可包含沿第一方向延伸之一區及沿著第一貫穿部410之一周邊沿一第二方向(第5圖所示一Y軸線方向)彎折之一區。彎折之區可表示沿第二方向突出之一區。因此，第一導線SL1與第一貫穿部410及第二貫穿部420分隔。
在某些實施例中，第一導線SL1電性連接至在第一導線SL1下方形成(即，形成為沿與第一方向交叉之第二方向彼此相鄰)且沿第一方向排列成一列之複數畫素單元PU。
第一導線SL2被形成為具有一彎曲狀。亦即，第一導線SL2可包含沿第一方向延伸之一區及沿著第一貫穿部410之周邊沿第二方向彎折之一區。沿第二方向彎折之區可表示沿第二方向突出之一區。因此，第一導線SL2與第一貫穿部410及第二貫穿部420分隔。
在某些實施例中，第一導線SL2與第一導線SL1實質上對稱。在某些實施例中，第一導線SL2與第一導線SL1關於第二貫穿部420實質上對稱。
第一導線SL3具有與第一導線SL1之形式相同之形式。第一導線SL3可電性連接至沿第一方向(第5圖所示X軸線方向of)排列成一列之複數畫素單元PU。第一導線SL3被形成為具有一彎曲狀。亦即，第一導線SL3可包含沿第一方向延伸之一區及沿著第一貫穿部410之周邊沿第二方向彎折之一區。沿第二方向彎折之區可表示沿第二方向突出之一區。因此，第一導線SL3與第一貫穿部410及第二貫穿部420分隔。
雖然未顯示，但具有與第一導線SL2之形式相同之形式之一第一導線(未顯示)可形成於第一導線SL3下方。此外，可重複第一導線SL1至SL3之一排列。
第一導線SL1至SL3可將各種訊號傳送至畫素單元PU。在某些實施例中，第一導線SL1至SL3將一掃描訊號傳送至畫素單元PU。作為另一實例，第一導線SL1至SL3電性連接至第7圖所例示一薄膜電晶體之一閘電極105。
導線SL1至SL3、V1至V3及D1至D3可包含至少一第二導線V1至V3。第二導線V1至V3電性連接至畫素單元PU。在某些實施例中，第二導線V1電性連接至沿第二方向(第5圖所示Y軸線方向)排列成一列之複數畫素單元PU。
第二導線V1被形成為具有一彎曲狀。亦即，第二導線V1可包含沿第二方向延伸之一區及沿著第二貫穿部420之一周邊沿第一方向(第5圖所示X軸線方向)彎折之一區。沿第一方向彎折之區可表示沿第一方向突出之一區。因此，第二導線V1與第一貫穿部410及第二貫穿部420分隔。
在某些實施例中，第二導線V2可電性連接至被形成為沿第二導線V1之一側方向(例如，一右側)(即，在第二方向(第5圖所示Y軸線方向))彼此相鄰且沿第二方向排列成一列之複數畫素單元PU。
第二導線V2被形成為具有一彎曲狀。亦即，第二導線V2可包含沿第二方向延伸之一區及沿著第一貫穿部410之周邊沿第一方向彎折之一區。沿 第一方向彎折之區可表示沿第一方向(第5圖所示X軸線方向)突出之一區。因此，第二導線V2與第一貫穿部410及第二貫穿部420分隔。
在某些實施例中，第二導線V2可與第二導線V1對稱，且詳細而言，第二導線V2與第二導線V1可關於第一貫穿部410對稱。
第二導線V3可具有與第二導線V1之形式相同之形式。第二導線V3可電性連接至沿第二方向排列成一列之複數畫素單元PU。第二導線V3被形成為具有一彎曲狀。亦即，第二導線V3可包含沿第二方向延伸之一區及沿著第二貫穿部420之周邊沿第一方向彎折之一區。沿第一方向彎折之區可表示沿第一方向突出之一區。因此，第二導線V3與第一貫穿部410及第二貫穿部420分隔。
雖然未顯示，但具有與第二導線V2之形式相同之形式之一第二導線(未顯示)可形成於第二導線V3之右側上。此外，可重複第二導線V1至V3之一排列。
第二導線V1至V3可將各種訊號傳送至畫素單元PU。在某些實施例中，第二導線V1至V3可將用於供應電力之一訊號傳送至畫素單元PU。作為另一實例，第二導線V1至V3可電性連接至第6圖或第7圖中所例示之一第一電極131或一第二電極132。
至少一導線SL1至SL3、V1至V3及D1至D3可包含至少一第三導線D1至D3。
至少一第三導線D1至D3電性連接至畫素單元PU。在某些實施例中，第三導線D1可電性連接至沿第二方向排列成一列(第5圖所示Y軸線方向)之複數畫素單元PU。
第三導線D1被形成為具有一彎曲狀。亦即，第三導線D1可包含沿第二方向延伸之一區及沿著第二貫穿部420之周邊沿第一方向(第5圖所示X軸 線方向)彎折之一區。沿第一方向彎折之區可表示沿第一方向突出之一區。因此，第三導線D1與第一貫穿部410及第二貫穿部420分隔。
在某些實施例中，第三導線D1可與第二導線V1至V3分隔。此外，與第三導線D1的沿第一方向彎折之區對應之第二貫穿部420可不同於與第二導線V1至V3的沿第一方向彎折之一區對應之第二貫穿部420。舉例而言，第二貫穿部420彼此相鄰。
在某些實施例中，第三導線D2可電性連接至被形成為沿第三導線D1之一側方向(舉例而言，一右側)(即，沿與第二方向交叉之第二方向(第5圖所示Y軸線方向))彼此相鄰且沿第二方向排列成一列之複數畫素單元PU。
第三導線D2被形成為具有一彎曲狀。亦即，第三導線D2可包含沿第二方向延伸之一區及沿著第二貫穿部420之周邊沿第一方向彎折之一區。沿第一方向彎折之區可表示沿第一方向突出之一區。因此，第三導線D2與第一貫穿部410及第二貫穿部420分隔。
在某些實施例中，第三導線D2與第三導線D1實質上對稱。舉例而言，第三導線D2與第三導線D1關於第一貫穿部410實質上對稱。
在某些實施例中，第三導線D2與第二導線V1至V3分隔。此外，與第三導線D2的沿第一方向彎折之區對應之第二貫穿部420可不同於與第二導線V1至V3的沿第一方向彎折之區對應之第二貫穿部420。舉例而言，第二貫穿部420彼此相鄰。
第三導線D3具有與第三導線D1之形式實質上相同之形式。第三導線D3可電性連接至沿第二方向排列成一列之複數畫素單元PU。第三導線D3被形成為具有一彎曲狀。亦即，第三導線D3可包含沿第二方向延伸之一區及沿著第二貫穿部420之周邊沿第一方向彎折之一區。沿第一方向彎折之區可表示沿 第一方向突出之一區。因此，第三導線D3與第一貫穿部410及第二貫穿部420分隔。
在某些實施例中，第三導線D3與第二導線V1至V3分隔。此外，與其中第三導線D3沿一第一方向彎折之一區對應之第二貫穿部420可不同於與其中第二導線V1至V3沿第一方向彎折之一區對應之第二貫穿部420。舉例而言，第二貫穿部420彼此相鄰。
雖然未顯示，但具有與第三導線D2之形式實質上相同之形式之一第三導線(未顯示)可形成於第三導線D3之右側上。此外，可重複第三導線D1至D3之一排列。
第三導線D1至D3可將各種訊號傳送至畫素單元PU。在某些實施例中，第三導線D1至D3將資料訊號傳送至畫素單元PU。作為另一實例，第三導線D1至D3電性連接至第7圖中所例示之一源電極107或一汲電極108。
雖然未顯示，但第3圖至第5圖其中之一可選擇性地應用於顯示裝置1。
在某些實施例中，貫穿部400形成於基板100上。因此，基板100之一可撓性得以增強，且因此基板100之重量被減小。此外，當顯示裝置1係為一彎折顯示裝置、一撓性顯示裝置或一可伸展顯示裝置時，可撓性得以增強且異常變形被減小。
在某些實施例中，由於貫穿部400包含沿一個方向延伸之第一貫穿部410及沿與該一個方向交叉之一方向延伸之第二貫穿部420，因此甚至在基板100被沿各種方向彎折、彎曲或捲繞時亦保證基板100之一可撓性，防止基板100之一異常變形，且增強耐久性。因此，增強一使用者在使用顯示裝置1時之方便性，且顯示裝置1容易地應用於例如一可佩戴裝置。
此外，在某些實施例中，第一貫穿部410可被形成為一長形延伸形式以與沿一個方向彼此相鄰之二畫素單元PU及鄰近該二畫素單元PU之二不同畫素單元PU對應。因此，在畫素單元PU之間的一邊界線上減輕或減小一變形特性之一改變，藉此增強顯示裝置1之一耐久性。此外，第一貫穿部410容易地應用於需要可撓性之顯示裝置，例如，一彎折顯示裝置、一撓性顯示裝置或一可伸展顯示裝置。
此外，在某些實施例中，第二貫穿部420可沿與第一貫穿部410交叉之一方向形成且可形成為一長形延伸形式以與二畫素單元PU及鄰近該二畫素單元PU之二不同畫素單元PU對應。因此，在畫素單元PU之間的一邊界線上減輕或減小一變形特性之一改變，藉此增強顯示裝置1之一耐久性。此外，第二貫穿部420容易地應用於需要可撓性之顯示裝置，例如，一彎折顯示裝置、一撓性顯示裝置或一可伸展顯示裝置。
此外，顯示裝置1可包含電性連接至畫素單元PU之至少一導線SL1至SL3、V1至V3及D1至D3。在某些實施例中，至少一導線SL1至SL3、V1至V3及D1至D3被形成為與貫穿部400分隔而不交疊貫穿部400。因此，由於貫穿部400，基板100之一可撓性及一耐久性得以增強。此外，可由於不交疊貫穿部400而防止導線SL1至SL3、V1至V3及D1至D3被剝除、可防止該等導線被諸如外部氧氣之一氣體污染，且可防止該等導線因水分而退化。
基於種類之導線或相同種類之導線(即，導線SL1至SL3)可沿一個方向延伸且具有一彎曲形狀，且可以某些週期重複，且因此，減小或防止由導線SL1至SL3引起的每一畫素單元PU之一非均勻性。
此外，導線V1至V3可沿一個方向延伸且具有一彎曲形狀，且可以某些週期重複，且因此，減小或防止由導線V1至V3引起的每一畫素單元PU之一非均勻性。
此外，導線D1至D3可沿一個方向延伸且具有一彎曲形狀，且可以某些週期重複，且因此，減小或防止由導線D1至D3引起的每一畫素單元PU之一非均勻性。
具體而言，沿同一方向延伸且電性連接至沿同一方向排列之複數畫素單元PU之導線V1至V3及導線D1至D3被形成為不彼此交疊，藉此將該等導線之間的干擾最小化。此外，導線V1至V3及導線D1至D3之彎曲區與不同第二貫穿部420對應，且因此，防止畫素單元PU之一電特性因導線V1至V3及導線D1至D3之彎曲部中之干擾而降低。
第6圖係為示意性地例示第1圖所示放大部A之一平面圖。第7圖係為示意性地例示第6圖所示一放大部K之一平面圖。
參照第6圖及第7圖，顯示裝置1包含基板100以及導線SL1至SL3、V1至V3及D1至D3。
顯示區域DA及非顯示區域NDA界定於基板100上。至少一畫素單元PU1至PU3及貫穿部400形成於顯示區域DA中。各該畫素單元PU1至PU3可包含複數子畫素SP1至SP3。
基板100被劃分成顯示區域DA及非顯示區域NDA。貫穿部400形成於基板100上。基板100及貫穿部400係如上文在上述實例性實施例中所述，且因此，將不提供對其之詳細說明。
各該畫素單元PU1至PU3可包含至少一子畫素SP1至SP3。
在第6圖中，例示三子畫素SP1至SP3，但所述技術並不限於此。一個畫素單元PU1可包含二或四或更多子畫素。在某些實施例中，一個畫素單元PU1中所包含之子畫素SP1至SP3發射不同色彩之可見光。舉例而言，子畫素SP1至SP3分別實施紅色可見光、綠色可見光及藍色可見光。
一個畫素單元PU1中所包含之子畫素SP1至SP3可沿一個方向(例如，參照第6圖沿一X軸線方向)依序排列。此外，鄰近該一個畫素單元PU1之另一畫素單元PU2可包含可沿與該一個方向交叉之一方向(例如，參照第6圖沿一Y軸線方向)依序排列之複數畫素單元SP1至SP3。
此外，鄰近畫素單元PU2之另一畫素單元PU3可包含可沿與該一個方向交叉之一方向(例如，參照第6圖沿X軸線方向)依序排列之複數畫素單元SP1至SP3。在某些實施例中，畫素單元PU1至PU3中所包含之畫素單元SP1至SP3全部沿一個方向(X軸線方向)排列或沿與該一個方向交叉之一方向(Y軸線方向)排列。
導線SL1至SL3、V1至V3及D1至D3可包含第一導線SL1至SL3、第二導線V1至V3及第三導線D1至D3。第一導線SL1至SL3、第二導線V1至V3及第三導線D1至D3電性連接至畫素單元PU1至PU3。第一導線SL1至SL3、第二導線V1至V3及第三導線D1至D3之一排列與上述實例性實施例之排列實質上相同，且因此，將不提供對其之詳細說明。
將參照第7圖進行以下說明。第7圖係為例示第6圖所示放大部K之一視圖。
參照第7圖，第一導線SL1電性連接至畫素單元PU1之子畫素SP1至SP3。第一導線SL1可具有各種形式。在某些實施例中，第一導線SL1包含：複數連接線SL1c，分別連接至子畫素SP1至SP3且被形成為彼此分隔；一共同線SL1b，共同地連接至該等連接線SL1c；以及一本體線SL1a，連接至共同線SL1b且被形成為與子畫素SP1至SP3其中之一(例如，子畫素SP1)的一側對應。
第二導線V1電性連接至子畫素SP1至SP3。第二導線V1可具有各種形式。在某些實施例中，第二導線V1包含：複數連接線V1c，分別連接至子畫素SP1至SP3且被形成為彼此分隔；一共同線V1b，共同地連接至連接線V1c；以 及一本體線V1a，連接至共同線V1b且被形成為與子畫素SP1至SP3其中之一(例如，子畫素SP1)的一側對應。
第三導線D1電性連接至畫素單元PU1之子畫素SP1至SP3。第三導線D1可具有各種形式。在某些實施例中，第三導線D1包含：複數連接線D1c，分別連接至子畫素SP1至SP3且被形成為彼此分隔；一共同線D1b，共同地連接至該等連接線D1c；以及一本體線D1a，連接至共同線D1b且被形成為與子畫素SP1至SP3其中之一(例如，子畫素SP3)的一側對應。
在顯示裝置1中，貫穿部400可形成於基板100上。因此，基板100之一可撓性得以增強，且因此，基板100之重量被減小。
此外，畫素單元PU1至PU3之間的分隔區域BA形成於基板100上，且因此，當基板100變形(即，基板100被彎折、彎曲或捲繞)時，基板100容易地在接近畫素單元PU1至PU3處變形，且容易地減小或防止由變形引起之一應力。亦即，當顯示裝置1被用作一彎折顯示裝置、一撓性顯示裝置或一可伸展顯示裝置時，可撓性得以增強且異常變形被減小。
在某些實施例中，由於貫穿部400包含沿一個方向延伸之第一貫穿部410及沿與該一個方向交叉之一方向延伸之第二貫穿部420，因此甚至在基板100被沿各種方向彎折、彎曲或捲繞時亦保證基板100之一可撓性，防止基板100之一異常變形，且增強耐久性。因此，增強一使用者在使用顯示裝置1時之方便性，且顯示裝置1可容易地應用於一可佩戴裝置。
此外，在某些實施例中，第二貫穿部420形成於第一貫穿部410之中的二相鄰第一貫穿部410之間，且因此，可由於第一貫穿部410沿一個方向延伸而防止沿基板100之第一貫穿部410之一長度方向出現一裂縫。
此外，第一貫穿部410可形成於第二貫穿部420之中的二相鄰第二貫穿部420之間，且因此，由於第二貫穿部420沿一個方向延伸而防止沿基板100之第二貫穿部420之一長度方向出現一裂縫。
此外，各該畫素單元PU1至PU3包含沿一個方向排列之子畫素SP1至SP3。畫素單元PU1之子畫素SP1至SP3排列之一方向與鄰近該等子畫素SP1至SP3之複數子畫素SP1至SP3排列之一方向交叉。因此，子畫素SP1至SP3可被排列為與第一貫穿部410及第二貫穿部420之一排列方向對應。因此，甚至在第一貫穿部410之一排列方向不同於第二貫穿部420之一排列方向時，畫素單元PU1至PU3之視覺影響之一非均勻性亦被最小化，藉此增強顯示裝置1之一影像品質特性。
此外，顯示裝置1可包含導線SL1至SL3、V1至V3及D1至D3，且導線SL1至SL3、V1至V3及D1至D3被形成為與貫穿部400分隔而不交疊貫穿部400。因此，由於貫穿部400，基板100之一可撓性及一耐久性得以增強。此外，由於不交疊貫穿部400而防止導線SL1至SL3、V1至V3及D1至D3被剝除，防止該等導線被諸如外部氧氣之一氣體污染，且防止該等導線因水分而退化。
基於種類之導線或類似之導線(即，導線SL1至SL3)可沿一個方向延伸且具有一彎曲形狀，且可以每一特定週期重複，且因此，減小或防止由導線SL1至SL3引起的每一畫素單元PU之一非均勻性。此外，減小或防止導線V1至V3及導線D1至D3之一非均勻性。
舉例而言，沿同一方向延伸之導線V1至V3及導線D1至D3被形成為不彼此交疊，藉此將該等導線之間的干擾最小化。此外，導線V1至V3及導線D1至D3之彎曲區與不同第二貫穿部420對應，且因此，防止顯示裝置1之一電特性因導線V1至V3及導線D1至D3之彎曲部中之干擾而降低。
此外，各該畫素單元PU1至PU3包含沿某一方向排列之子畫素SP1至SP3。導線SL1至SL3、V1至V3及D1至D3分別連接至子畫素SP1至SP3且被彎曲成與貫穿部400分隔。為此目的，各該導線SL1至SL3、V1至V3及D1至D3包含分別連接至該等子畫素SP1至SP3之複數連接、一共同線及一本體線，且因此，導線SL1至SL3、V1至V3及D1至D3可電性連接至子畫素SP1至SP3而不交疊貫穿部400。
迄今為止，已主要闡述了顯示裝置1，但所述技術並不限於此。舉例而言，一種製造一顯示裝置之方法亦處於所述技術之範圍內。
第8圖至第12圖係為示意性地例示根據一實例性實施例製造一顯示裝置之一製程之剖視圖。
參照第8圖，執行提供基板100之一操作，基板100包含其中形成有畫素單元PU之一畫素區域PA及形成於二相鄰畫素單元PU之間的分隔區域BA。基板100可由各種材料形成。詳細而言，基板100可由玻璃、金屬、一有機材料或其他材料形成。在某些實施例中，基板100由具有可撓性之一撓性材料形成。
可執行在基板100上形成緩衝層110、閘極絕緣層130及層間絕緣層150之一操作。此外，可執行在基板100上形成用於組態薄膜電晶體TFT之半導體層120及閘電極140之一操作。可將層間絕緣層150堆疊於閘電極140上，且然後，可形成一接觸孔CNT以將源電極160及汲電極162電性連接至半導體層120。
在形成一接觸孔H1之一操作中，可在分隔區域BA中實質上同時或並行地形成一第一貫穿孔401。因此，可在不添加一單獨遮罩之情形下執行在分隔區域BA中形成第一貫穿孔401之一操作，且因此，製造成本得以降低。
可經由第一貫穿孔401暴露出緩衝層110之端表面110a、閘極絕緣層130之端表面130a及層間絕緣層150之端表面150a。端表面110a、130a及150a 可係為第一貫穿孔401之第一端表面160a。第一端表面160a可被形成為具有同一平面。此乃因第一貫穿孔401係在形成接觸孔H1之一操作中形成。在某些實施例中，第一端表面160a被形成為一階梯形式以具有不同平面。
參照第9圖，在閘電極140上形成經由接觸孔H1電性連接至半導體層120之源電極160及汲電極162。可在源電極160及汲電極162上堆疊第一絕緣層170。可執行在第一絕緣層170中形成一導通孔H2之一操作以將畫素電極210電性連接至選自源電極160及汲電極162之一者。
在形成導通孔H2之操作中，可在分隔區域BA中實質上同時或並行地形成第二貫穿部420。因此，可執行在分隔區域BA中形成第二貫穿部420之一操作，且因此，製造成本得以降低。
可經由第二貫穿部420暴露出第二端表面170a。此乃因第二貫穿部420係在形成導通孔H2之操作中形成。在此種情形中，第二貫穿部420之寬度可被形成為大於第一貫穿孔401之寬度。
參照第10圖，對每一畫素執行在第一絕緣層170上圖案化並形成畫素電極210之一操作。畫素電極210可經由第一絕緣層170中所形成之導通孔H2而電性連接至薄膜電晶體TFT之源電極160及汲電極162其中之一。
在形成畫素電極210之後，可執行形成第二絕緣層180以暴露出畫素電極210之一中心部且覆蓋畫素電極210之一邊緣的一操作。可將第二絕緣層180理解為一畫素界定層。
在形成其中第二絕緣層180暴露出畫素電極210之中心部之一開口H3之一操作中，可在分隔區域BA中實質上同時或並行地形成一第三貫穿孔403。因此，可在不添加一單獨遮罩之情形下執行在分隔區域BA中形成第三貫穿孔403之一操作，且因此，製造成本得以降低。
可經由第三貫穿孔403暴露出第三端表面180a。此乃因第三貫穿孔403係在形成開口H3之操作中形成。在此種情形中，第三貫穿孔403之寬度可被形成為大於第二貫穿孔402之寬度。
亦即，第一貫穿孔401可被形成為具有最小寬度，第二貫穿部420可形成於第一貫穿孔401上，且第三貫穿孔403可被形成為具有最大寬度。因此，第一端表面160a、第二端表面170a及第三端表面180a可被形成為具有一梯級結構，該梯級結構具有一階梯高度。第一端表面160a可被形成為較第二端表面170a更遠地突出，且第二端表面170a可被形成為較第三端表面180a更遠地突出。在第9圖中，例示其中第一端表面160a、第二端表面170a及第三端表面180a被形成為具有一階梯高度之一結構，但所述技術並不限於此。一貫穿孔之一端表面可具有第4A圖至第4C圖所示結構其中之一。
參照第11圖，在由第二絕緣層180暴露出之畫素電極210上形成包含一發射層之中間層220。隨後，可執行在第二絕緣層180上形成與畫素電極210相對之相對電極230以覆蓋中間層220之一操作。相對電極230可形成於基板100上。因此，雖然未顯示，但相對電極230可形成於第一端表面160a、第二端表面170a及第三端表面180a上。
隨後，可在基板100上形成大小實質上等於或小於第一貫穿孔401之大小之一第四貫穿孔404。第四貫穿孔404可被形成為穿過基板100。可藉由一雷射切割製程形成第四貫穿孔404，且舉例而言，可使用一飛秒雷射(femto laser)經由一精細圖案化製程移除基板100之一部分。
參照第12圖，移除基板100的與第一貫穿孔401對應之一部分，且因此，形成第四貫穿孔404。因此，第一貫穿孔401至第四貫穿孔404可被形成為在形成於分隔區域BA中之貫穿部400中彼此交疊。此外，可由第四貫穿孔404暴 露出一第四端表面100a。可將第一端表面160a至第四端表面100a理解為貫穿部400之內表面400a。
貫穿部400之內表面400a可如第12圖中所例示被形成為一梯級形狀以具有一階梯高度，且可被形成為具有一斜坡。此外，貫穿部400之內表面400a之形成可係為了使一寬度沿自相對電極230至基板100之一方向變窄。亦即，貫穿部400之內表面400a可具有一下端被開口之一實質上V形狀。
在第12圖中，例示相對電極230形成於第二絕緣層180上而不形成於第一端表面160a至第四端表面100a上，但端視情形而定，相對電極230可全部形成於基板100上而不被圖案化。因此，相對電極230可形成於貫穿部400之內表面400a上。
可執行在相對電極230上形成封裝層300之一操作。雖然第12圖中未顯示，但封裝層300可被形成為其中交替地堆疊一有機層與一無機層之一多層結構。
封裝層300被形成為密封有機發光二極體且覆蓋內表面400a。當封裝層300未被形成為覆蓋貫穿部400之內表面400a時，水分或雜質可流動至其中由於內表面400a而暴露出一橫剖表面之至少一材料層中且損壞各種裝置。因此，當封裝層300被密封為覆蓋內表面400a時，顯示裝置之一可靠性得以增強。
如上所述，根據所揭示實施例至少其中之一，實施增強一使用者之方便性的一種顯示裝置及一種製造該顯示裝置之方法。
應理解，本文所述之實例性實施例應被視為僅具有一說明性意義而並非用於限制目的。每一實例性實施例內之特徵或態樣之說明通常應被視為可用於其他實例性實施例中之其他類似特徵或態樣。
儘管已參照各圖闡述了發明性技術，然而，此項技術中具有通常知識者將理解，可對本發明作出各種形式及細節改變，此並不背離由以下申請專利範圍所界定之精神及範圍。
100:基板
400:貫穿部
410:第一貫穿部
420:第二貫穿部
A:放大部
BA:分隔區域
BA1:第一分隔區域
BA2:第二分隔區域
D1~D3:第三導線
PU:畫素單元
SL1~SL3:第一導線
V1~V3:第二導線
X:軸線方向
Y:軸線方向

Claims (8)

  1. 一種顯示裝置，包含：一基板，包含一分隔區域；複數畫素，形成於該基板上，其中該分隔區域形成於相鄰該等畫素之間，其中該分隔區域之複數環繞內表面分別界定複數貫穿孔，且其中各該環繞內表面穿過該基板；以及一封裝層，形成於該基板上並覆蓋該分隔區域之該等環繞內表面，其中該等環繞內表面至少其中之一具有一斜坡或一階梯形狀。
  2. 如請求項1所述之顯示裝置，其中各該畫素包含：一畫素電極，形成於該基板上；一中間層，包含形成於該畫素電極上的一發射層；以及一相對電極，與該畫素電極相對地形成且至少局部地覆蓋該中間層。
  3. 如請求項2所述之顯示裝置，其中該等環繞內表面至少其中之一在鄰近該相對電極處具有較該基板大之一寬度。
  4. 如請求項1所述之顯示裝置，其中該分隔區域包含一第一分隔區域及一第二分隔區域，其中該第一分隔區域包含形成於該等畫素之中沿一第一方向彼此相鄰之複數第一畫素之間的一區，其中該第二分隔區域包含形成於該等畫素之中沿與該第 一方向交叉之一第二方向彼此相鄰之複數第二畫素之間的一區，其中該等貫穿孔包含分別形成於該第一分隔區域及該第二分隔區域中之一第一貫穿孔及一第二貫穿孔。
  5. 如請求項4所述之顯示裝置，其中該第一貫穿孔在該第二方向上延伸，且該第二貫穿孔在該第一方向上延伸。
  6. 如請求項1所述之顯示裝置，更包含電性連接至該等畫素之至少一導線，其中該至少一導線不在與該第一方向及該第二方向交叉之一方向上交疊該等貫穿孔。
  7. 如請求項6所述之顯示裝置，其中該至少一導線延伸於該第一方向與該第二方向其中之一上，且其中該至少一導線在該第一方向與該第二方向其中之另一方向上突出以圍繞該等貫穿孔其中之一之一周邊彎曲。
  8. 如請求項6所述之顯示裝置，其中該至少一導線包含複數導線，且其中該等導線中在該第一方向與該第二方向其中之一上彼此相鄰之二導線相對於該等貫穿孔其中之一實質上對稱。
TW104143786A 2014-12-26 2015-12-25 顯示裝置 TWI694608B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140191126A KR102175991B1 (ko) 2014-12-26 2014-12-26 디스플레이 장치 및 그 제조방법
KR10-2014-0191126 2014-12-26

Publications (2)

Publication Number Publication Date
TW201624693A TW201624693A (zh) 2016-07-01
TWI694608B true TWI694608B (zh) 2020-05-21

Family

ID=56165223

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104143786A TWI694608B (zh) 2014-12-26 2015-12-25 顯示裝置

Country Status (4)

Country Link
US (4) US10121842B2 (zh)
KR (1) KR102175991B1 (zh)
CN (2) CN112670330A (zh)
TW (1) TWI694608B (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505373B (zh) * 2014-12-19 2017-11-21 上海天马微电子有限公司 一种显示面板和显示装置及显示面板的制造方法
KR102552272B1 (ko) 2015-11-20 2023-07-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102421577B1 (ko) * 2016-04-05 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102548461B1 (ko) 2016-06-10 2023-06-28 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20180004488A (ko) * 2016-07-04 2018-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10210798B2 (en) 2016-07-04 2019-02-19 Samsung Display Co., Ltd. Display device having protective structure
KR102103962B1 (ko) * 2016-09-02 2020-06-01 삼성디스플레이 주식회사 디스플레이 장치 및 제조 방법
KR102656842B1 (ko) * 2016-10-24 2024-04-17 엘지디스플레이 주식회사 플렉서블 표시장치
KR20180045968A (ko) * 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치
JP6807223B2 (ja) * 2016-11-28 2021-01-06 株式会社ジャパンディスプレイ 表示装置
KR20180072022A (ko) * 2016-12-20 2018-06-29 삼성디스플레이 주식회사 표시 장치
CN106783881A (zh) * 2016-12-26 2017-05-31 武汉华星光电技术有限公司 一种柔性显示面板及其制造方法
KR20180076429A (ko) 2016-12-27 2018-07-06 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN206322700U (zh) * 2017-01-09 2017-07-11 昆山工研院新型平板显示技术中心有限公司 柔性显示器
US20190363290A1 (en) * 2017-03-30 2019-11-28 Sharp Kabushiki Kaisha Display device and production method of said display device
CN107425039B (zh) * 2017-06-14 2020-01-21 武汉天马微电子有限公司 一种显示面板、显示面板的制造方法和显示装置
CN107316839B (zh) * 2017-06-30 2020-06-23 上海天马微电子有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN107452894B (zh) * 2017-07-31 2020-02-18 京东方科技集团股份有限公司 一种有机电致发光显示面板、其制作方法及显示装置
CN107579171B (zh) * 2017-08-31 2019-07-30 京东方科技集团股份有限公司 有机电致发光显示基板及其制作方法、显示装置
KR101957156B1 (ko) * 2017-09-05 2019-03-14 (주)코텍 터치스크린 패널
KR102083315B1 (ko) * 2017-09-11 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102417112B1 (ko) * 2017-09-28 2022-07-06 삼성디스플레이 주식회사 디스플레이 장치
JP7028616B2 (ja) * 2017-11-22 2022-03-02 株式会社ジャパンディスプレイ 表示装置
CN107731888B (zh) * 2017-11-23 2020-07-03 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置
JP2019102147A (ja) * 2017-11-29 2019-06-24 株式会社ジャパンディスプレイ 表示装置と表示装置の製造方法
KR102014179B1 (ko) * 2017-12-08 2019-08-26 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102482534B1 (ko) * 2017-12-19 2022-12-28 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조방법
US10571758B2 (en) 2018-01-05 2020-02-25 Innolux Corporation Display device
US10690973B2 (en) 2018-01-19 2020-06-23 Innolux Corporation Electronic device
CN108321176B (zh) * 2018-02-02 2020-07-03 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置
KR102522591B1 (ko) * 2018-02-05 2023-04-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20190108212A (ko) 2018-03-13 2019-09-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치의 제조 방법
CN108400152B (zh) * 2018-03-30 2022-06-10 京东方科技集团股份有限公司 一种oled显示屏的制造方法及oled显示屏
WO2019183935A1 (en) * 2018-03-30 2019-10-03 Boe Technology Group Co., Ltd. Organic light emitting diode display panel and display apparatus, fabricating method thereof
KR102583898B1 (ko) * 2018-04-30 2023-10-04 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN108682305B (zh) * 2018-05-21 2021-04-27 京东方科技集团股份有限公司 柔性基板及其制备方法、和柔性显示装置
KR20200003328A (ko) 2018-06-29 2020-01-09 삼성디스플레이 주식회사 디스플레이 장치
CN208270884U (zh) * 2018-07-04 2018-12-21 京东方科技集团股份有限公司 基板和显示装置
CN108962952B (zh) 2018-07-17 2021-02-26 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN108899352B (zh) 2018-07-20 2020-11-17 京东方科技集团股份有限公司 一种显示面板及其制造方法、显示装置
CN109166889B (zh) * 2018-08-29 2021-10-12 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN110931521B (zh) * 2018-08-29 2022-07-12 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR102608021B1 (ko) * 2018-09-03 2023-12-01 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
KR20200034333A (ko) * 2018-09-21 2020-03-31 엘지이노텍 주식회사 디스플레이용 기판
WO2020065858A1 (ja) * 2018-09-27 2020-04-02 シャープ株式会社 表示装置
CN109390357B (zh) * 2018-10-19 2021-02-09 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN109216349B (zh) * 2018-10-31 2020-08-25 厦门天马微电子有限公司 显示面板和显示装置
KR102612769B1 (ko) * 2018-11-09 2023-12-11 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
TWI679788B (zh) * 2018-11-13 2019-12-11 友達光電股份有限公司 畫素結構
JP7242706B2 (ja) * 2018-12-05 2023-03-20 京東方科技集團股▲ふん▼有限公司 伸縮可能な表示パネル、伸縮可能な表示装置および伸縮可能な表示パネルの製造方法
KR20200073544A (ko) * 2018-12-14 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR102669514B1 (ko) 2018-12-24 2024-05-28 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
JP2020112647A (ja) * 2019-01-10 2020-07-27 株式会社ジャパンディスプレイ 表示装置
CN109994657B (zh) * 2019-03-08 2021-09-28 云谷（固安）科技有限公司 Oled显示面板制作方法及由该方法制备的显示面板
KR20200109435A (ko) * 2019-03-12 2020-09-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200119452A (ko) * 2019-04-09 2020-10-20 삼성디스플레이 주식회사 디스플레이 장치
KR102704013B1 (ko) 2019-04-11 2024-09-10 삼성디스플레이 주식회사 표시 모듈, 표시 모듈 제조 방법, 및 레이저 가공 방법
KR20200120803A (ko) 2019-04-11 2020-10-22 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN110212111B (zh) * 2019-05-30 2022-04-15 京东方科技集团股份有限公司 显示基板及制作方法、显示面板、显示装置
US20200403047A1 (en) 2019-06-18 2020-12-24 Samsung Display Co., Ltd. Display device and manufacturing method thereof
CN110289292B (zh) * 2019-06-27 2022-04-15 京东方科技集团股份有限公司 一种显示基板、显示装置和显示基板的制作方法
CN110265470B (zh) 2019-07-01 2022-01-14 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN110289301B (zh) * 2019-07-09 2021-11-02 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN110379837B (zh) * 2019-07-22 2022-04-15 京东方科技集团股份有限公司 显示面板、开孔方法及电子设备
CN110459694B (zh) * 2019-07-30 2021-11-05 武汉天马微电子有限公司 显示面板及其制作方法和显示装置
CN110428740B (zh) 2019-08-07 2021-04-30 京东方科技集团股份有限公司 一种像素单元、显示面板及显示设备
EP3799129A1 (en) 2019-09-27 2021-03-31 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
KR20210052729A (ko) * 2019-10-30 2021-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN110970483A (zh) * 2019-12-20 2020-04-07 京东方科技集团股份有限公司 显示装置、显示基板及其制造方法
CN111276496B (zh) * 2020-02-17 2022-12-09 京东方科技集团股份有限公司 显示背板和显示装置
KR20210142808A (ko) * 2020-05-18 2021-11-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN113972217A (zh) * 2020-07-22 2022-01-25 京东方科技集团股份有限公司 柔性阵列基板和显示装置
KR20220016422A (ko) * 2020-07-31 2022-02-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN112490272B (zh) * 2020-11-27 2022-12-09 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
US20220238611A1 (en) * 2021-01-28 2022-07-28 Innolux Corporation Light emitting device
KR20230127930A (ko) 2022-02-24 2023-09-01 가톨릭대학교 산학협력단 유도만능줄기세포 유래 신경세포 분비단백질을 포함하는 신경 퇴행성 질환 예방, 개선 또는 치료용 조성물 내지 이의 용도
US20230317633A1 (en) * 2022-03-30 2023-10-05 Win Semiconductors Corp. Semiconductor chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200705001A (en) * 2005-07-20 2007-02-01 Ind Tech Res Inst Pixel layout structure with flexibility for display
TW200713655A (en) * 2005-05-31 2007-04-01 Koninkl Philips Electronics Nv Flexible display device
CN103296054A (zh) * 2012-02-24 2013-09-11 乐金显示有限公司 有机发光显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP4637451B2 (ja) 2001-02-16 2011-02-23 イグニス・イノベイション・インコーポレーテッド 可撓性表示装置
JP2002278466A (ja) 2001-03-15 2002-09-27 Minolta Co Ltd 表示装置
WO2006129223A1 (en) * 2005-05-31 2006-12-07 Koninklijke Philips Electronics N.V. Flexible display device
KR101373406B1 (ko) 2007-02-16 2014-03-13 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2009047902A (ja) * 2007-08-20 2009-03-05 Hitachi Displays Ltd 表示装置
KR101499234B1 (ko) * 2008-06-27 2015-03-05 삼성디스플레이 주식회사 유기 발광 표시 장치, 그 제조 방법 및 이에 사용되는섀도우 마스크
US9342176B2 (en) 2008-07-21 2016-05-17 Samsung Display Co., Ltd. Organic light emitting display device
JP2010072380A (ja) 2008-09-19 2010-04-02 Hitachi Displays Ltd 表示装置
KR101097454B1 (ko) 2009-02-16 2011-12-23 네오뷰코오롱 주식회사 Ｏｌｅｄ 패널의 화소 회로, 이를 이용한 표시 장치 및 ｏｌｅｄ 패널의 구동 방법
JP5532481B2 (ja) * 2009-05-13 2014-06-25 Ｎｌｔテクノロジー株式会社 カラー画像表示方式、カラーフィルタ基板、カラー画素アレイ基板、画像表示装置及び電子機器
US8896505B2 (en) 2009-06-12 2014-11-25 Global Oled Technology Llc Display with pixel arrangement
KR20110132136A (ko) * 2010-06-01 2011-12-07 삼성전자주식회사 연결 구조를 이용한 발광소자 및 그 제조 방법
KR20120059946A (ko) 2010-12-01 2012-06-11 주식회사 오리온 디스플레이 패널용 후면 기판 및 디스플레이 패널, 후면 기판의 배기홀 형성방법
JP2014126574A (ja) * 2012-12-25 2014-07-07 Seiko Epson Corp 電気光学装置用基板の製造方法、電気光学装置、および電子機器
TWI518405B (zh) * 2014-01-24 2016-01-21 友達光電股份有限公司 顯示面板及其製作方法
US9363889B2 (en) * 2014-08-27 2016-06-07 Sharp Laboratories Of America, Inc. Pixel design for flexible active matrix array
KR102300025B1 (ko) * 2014-10-08 2021-09-09 삼성디스플레이 주식회사 디스플레이 장치
KR102618354B1 (ko) * 2016-04-15 2023-12-28 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200713655A (en) * 2005-05-31 2007-04-01 Koninkl Philips Electronics Nv Flexible display device
TW200705001A (en) * 2005-07-20 2007-02-01 Ind Tech Res Inst Pixel layout structure with flexibility for display
CN103296054A (zh) * 2012-02-24 2013-09-11 乐金显示有限公司 有机发光显示装置

Also Published As

Publication number Publication date
US20220330864A1 (en) 2022-10-20
CN112670330A (zh) 2021-04-16
US10777630B2 (en) 2020-09-15
KR102175991B1 (ko) 2020-11-09
KR20160080310A (ko) 2016-07-08
US20200350392A1 (en) 2020-11-05
US10121842B2 (en) 2018-11-06
US20190074345A1 (en) 2019-03-07
US20160190389A1 (en) 2016-06-30
US11411064B2 (en) 2022-08-09
CN105742321A (zh) 2016-07-06
US20240130176A9 (en) 2024-04-18
TW201624693A (zh) 2016-07-01
CN105742321B (zh) 2021-01-12

Similar Documents

Publication Publication Date Title
TWI694608B (zh) 顯示裝置
KR102397900B1 (ko) 표시 장치
US12075640B2 (en) Display apparatus and mask for manufacturing the same
JP6616273B2 (ja) フレキシブル表示装置
KR102639568B1 (ko) 디스플레이 장치 및 그 제조 방법
TWI706188B (zh) 顯示設備
CN106252379B (zh) 显示装置
US10229933B2 (en) Flexible display including metal layer formed in opening of insulating layer
US9622342B2 (en) Display apparatus
US10224504B2 (en) Flexible display apparatus
KR20170038973A (ko) 표시 장치 및 이의 제조 방법
KR20230100706A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20160076007A (ko) 유기발광 디스플레이 장치 및 그 제조방법
US11641769B2 (en) Display device having component area
EP4036982A2 (en) Display apparatus
EP4024381A2 (en) Display apparatus
KR102347533B1 (ko) 디스플레이 장치 및 그 제조방법
US20230006174A1 (en) Display panel and display apparatus
KR20240046858A (ko) 디스플레이 장치
US20240324356A1 (en) Display apparatus
KR20230111658A (ko) 표시 장치
CN115720465A (zh) 显示设备