TWI679788B - 畫素結構 - Google Patents

Abstract

一種畫素結構，包括第一元件基板、相鄰的第一發光元件及第二發光元件、第一無機封裝層、有機封裝層及第二無機封裝層。第一發光元件及第二發光元件配置於第一元件基板上且與第一元件基板電性連接，其中第一發光元件包括第一發光層，且第二發光元件包括第二發光層。第一無機封裝層覆蓋第一發光元件及第二發光元件。有機封裝層配置於第一無機封裝層上，其中有機封裝層具有第一開口，第一開口位於第一發光元件的第一發光層與第二發光元件的第二發光層之間。第二無機封裝層配置於有機封裝層上。

Description

畫素結構

本發明是有關於一種畫素結構，且特別是有關於一種應用於顯示面板的畫素結構。

隨著携帶式顯示面板被廣泛地應用，針對可撓性（flexible）顯示面板的開發也越趨積極，然而目前的可撓性顯示面板的彎折程度仍有限。因此，如何提升顯示面板的可撓性，實已成目前亟欲解決的課題之一。

本發明之一實施方式提供一種畫素結構，其具有提升的可撓性。

本發明之一實施方式的畫素結構包括第一元件基板、相鄰的第一發光元件及第二發光元件、第一無機封裝層、有機封裝層及第二無機封裝層。第一發光元件及第二發光元件配置於第一元件基板上且與第一元件基板電性連接，其中第一發光元件包括第一發光層，且第二發光元件包括第二發光層。第一無機封裝層覆蓋第一發光元件及第二發光元件。有機封裝層配置於第一無機封裝層上，其中有機封裝層具有第一開口，第一開口位於第一發光元件的第一發光層與第二發光元件的第二發光層之間。第二無機封裝層配置於有機封裝層上。

本發明之另一實施方式的畫素結構包括第一元件基板、相鄰的第一發光元件及第二發光元件以及封裝結構層。第一元件基板具有相對設置的第一表面及第二表面且包括第一開口，其中第一開口貫穿第一表面及第二表面。第一發光元件及第二發光元件配置於第一元件基板上且與第一元件基板電性連接，其中第一發光元件包括第一發光層，第二發光元件包括第二發光層，且第一開口位於第一發光元件的第一發光層與第二發光元件的第二發光層之間。封裝結構層覆蓋第一發光元件及第二發光元件。

基於上述，在本發明之至少一實施方式的畫素結構中，透過有機封裝層具有位於兩相鄰的發光層之間的開口，或者透過元件基板具有貫穿其兩表面的開口，使得畫素結構具有提升的可撓性。如此一來，當可撓性顯示面板具有畫素結構時，其具有提升的彎折程度，進而增加其應用性。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施方式，並配合所附圖式作詳細說明如下。

在本文中，由「一數值至另一數值」表示的範圍，是一種避免在說明書中一一列舉該範圍中的所有數值的概要性表示方式。因此，某一特定數值範圍的記載，涵蓋該數值範圍內的任意數值以及由該數值範圍內的任意數值界定出的較小數值範圍，如同在說明書中明文寫出該任意數值和該較小數值範圍一樣。

本文使用的「約」、「近似」、「本質上」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，「約」可以表示在所述值的一個或多個標準偏差內，或例如±30%、±20%、±15%、±10%、±5%內。再者，本文使用的「約」、「近似」、「本質上」、或「實質上」可依量測性質、切割性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」可為二元件間存在其它元件。

圖1是依照本發明的一實施方式的畫素結構的上視示意圖。圖2是圖1之畫素結構的各膜層的電路及訊號路徑示意圖。圖3是沿圖1中剖線I-I’的剖面示意圖。

請參照圖1，畫素結構10可包括多個畫素單元區域U1~U3。雖然圖1揭示畫素結構10包括三個畫素單元區域U1~U3，但本發明並不限制畫素單元區域的數量，可根據實際上畫素結構10的架構、需求等進行調整。另外，畫素單元區域U1~U3的排列方式並不以圖1中所繪者為限，可根據實際上畫素結構10的架構、需求等進行調整。

請同時參照圖1至圖3，畫素結構10可包括元件基板100、多個發光元件O1~O3、及封裝結構層TFE，其中封裝結構層TFE包括無機封裝層TFEa、有機封裝層TFEb及無機封裝層TFEc。另外，在本實施方式中，畫素結構10可選擇性更包括畫素定義層PDL及接墊P1~P2。為方便說明，圖1省略繪示部分膜層，以清楚繪示膜層之間的配置關係。

在本實施方式中，元件基板100可包括絕緣層102、訊號線SL、多條訊號線DL1~DL3、多個主動元件T1~T3、多個連接結構CS1~CS2、閘絕緣層GI、層間絕緣層IL1、層間絕緣層IL2及平坦層PL。

在本實施方式中，絕緣層102係作為元件基板100的基板。在本實施方式中，絕緣層102的材質可包括：無機材料（例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層）、有機材料（例如：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂）、或上述之組合，但本發明不以此為限。在本實施方式中，絕緣層102為單層結構，但本發明並不限於此。在其他實施方式中，絕緣層102也可為多層結構。

在本實施方式中，訊號線SL係作為掃描線，且訊號線DL1~DL3係作為資料線，但本發明並不限於此。在本實施方式中，訊號線SL可不平行於訊號線DL1~DL3，亦即訊號線SL與訊號線DL1~DL3此交叉設置。此外，訊號線SL與訊號線DL1~DL3可位於不相同的膜層，且訊號線SL與訊號線DL1~DL3之間可夾有閘絕緣層GI（於後文進行詳細描述）。基於導電性的考量，訊號線SL與訊號線DL1~DL3一般是使用金屬材料。然而，本發明並不限於此，根據其他實施方式，訊號線SL與訊號線DL1~DL3也可以使用例如合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、其他非金屬但具導電特性的材料、或是金屬材料與前述材料的堆疊層。另外，在本實施方式中，訊號線SL與訊號線DL1~DL3分別可為單層或多層結構。

請參照圖2，在本實施方式中，主動元件T1配置於畫素單元區域U1內，主動元件T2配置於畫素單元區域U2內，主動元件T3配置於畫素單元區域U3內。另外，在本實施方式中，主動元件T1與訊號線DL1及訊號線SL電性連接，主動元件T2與訊號線DL2及訊號線SL電性連接，主動元件T3與訊號線DL3及訊號線SL電性連接。

請參照圖3，在本實施方式中，主動元件T1可包括半導體層SC1、閘極G1、源極S1以及汲極D1，其中半導體層SC1包括源極區SR1、汲極區DR1以及通道區CR1，閘極G1位在通道區CR1上方且與通道區CR1重疊，源極S1經由形成在閘絕緣層GI（於後文進行詳細描述）及層間絕緣層IL1（於後文進行詳細描述）中的接觸窗H1與源極區SR1電性連接，汲極D1經由形成在閘絕緣層GI（於後文進行詳細描述）及層間絕緣層IL1（於後文進行詳細描述）中的接觸窗H2與汲極區DR1電性連接。另一方面，在本實施方式中，主動元件T2可包括半導體層SC2、閘極G2、源極S2以及汲極D2，其中半導體層SC2包括源極區SR2、汲極區DR2以及通道區CR2，閘極G2位在通道區CR2上方且與通道區CR2重疊，源極S2經由形成在閘絕緣層GI（於後文進行詳細描述）及層間絕緣層IL1（於後文進行詳細描述）中的接觸窗H3與源極區SR2電性連接，汲極D2經由形成在閘絕緣層GI（於後文進行詳細描述）及層間絕緣層IL1（於後文進行詳細描述）中的接觸窗H4與汲極區DR2電性連接。

雖然圖3僅揭示畫素結構10之對應剖線I-I’的部分結構而未揭示主動元件T3的具體結構，但根據本文中針對主動元件T1及主動元件T2的相關描述，任何所屬領域中具有通常知識者應可理解，主動元件T3的具體結構及佈局等。也就是說，任何所屬領域中具有通常知識者應可理解，主動元件T3可包括半導體層、閘極、源極以及汲極，其中半導體層包括源極區、汲極區以及通道區，閘極位在通道區上方且與通道區重疊，源極經由形成在閘絕緣層（於後文進行詳細描述）及層間絕緣層（於後文進行詳細描述）中的接觸窗與源極區電性連接，汲極經由形成在閘絕緣層（於後文進行詳細描述）及層間絕緣層（於後文進行詳細描述）中的接觸窗與汲極區電性連接。

在本實施方式中，主動元件T1~主動元件T3屬於頂部閘極型薄膜電晶體，但本發明不限於此。在其他實施方式中，主動元件T1~主動元件T3也可屬於底部閘極型薄膜電晶體。

在本實施方式中，訊號線DL1連接於源極S1，訊號線DL2連接於源極S2。如圖3所示，訊號線DL1係直接連接於源極S1，訊號線DL2係直接連接於源極S2，但本發明不限於此。另外，雖然圖3僅揭示畫素結構10之對應剖線I-I’的部分結構，但任何所屬領域中具有通常知識者應可理解，訊號線DL3係連接於主動元件T3的源極。

在本實施方式中，閘極G1、源極S1、汲極D1、閘極G2、源極S2以及汲極D2的材質可包括（但不限於）：金屬、合金、前述材料的氮化物、前述材料的氧化物、前述材料的氮氧化物、其他非金屬但具導電特性的材料、或是其它合適的材料。在本實施方式中，半導體層SC1以及半導體層SC2的材質可包括多晶矽，亦即主動元件T1及主動元件T2可為低溫多晶矽薄膜電晶體（Low Temperature Poly-Silicon Thin Film Transistor，LTPS TFT）。然而，本發明並不限定主動元件的型態。在其他實施方式中，半導體層SC1以及半導體層SC2的材質可包括非晶矽、微晶矽、奈米晶矽、單晶矽、有機半導體材料、金屬氧化物半導體材料、奈米碳管/桿、鈣鈦礦或其它合適的材料。

在本實施方式中，閘絕緣層GI全面地形成在絕緣層102上，且覆蓋半導體層SC1及半導體層SC2。閘絕緣層GI可為單層或多層結構，且材質可包括無機材料、有機材料、或其它合適的材料，其中無機材料例如包括（但不限於）：氧化矽、氮化矽或氮氧化矽；有機材料例如包括（但不限於）：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂。

在本實施方式中，層間絕緣層IL1全面地形成於絕緣層102上，且覆蓋閘極G1及閘極G2。層間絕緣層IL1可為單層或多層結構，且材質可包括無機材料、有機材料、或其它合適的材料，其中無機材料例如包括（但不限於）：氧化矽、氮化矽或氮氧化矽；有機材料例如包括（但不限於）：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂。

在本實施方式中，層間絕緣層IL2全面地形成於絕緣層102上，且覆蓋主動元件T1及主動元件T2，以提供絕緣與保護的功能。層間絕緣層IL2可為單層或多層結構，且材質可包括無機材料、有機材料、或其它合適的材料，其中無機材料例如包括（但不限於）：氧化矽、氮化矽或氮氧化矽；有機材料例如包括（但不限於）：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂。

在本實施方式中，平坦層PL全面地形成於層間絕緣層IL2上，以提供保護與平坦的功能。平坦層PL可為單層或多層結構，且材質可包括無機材料、有機材料、或其它合適的材料，其中無機材料例如包括（但不限於）：氧化矽、氮化矽或氮氧化矽；有機材料例如包括（但不限於）：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂。

在本實施方式中，連接結構CS1位於絕緣層102、閘絕緣層GI與層間絕緣層IL1中，連接結構CS2位於絕緣層102、閘絕緣層GI與層間絕緣層IL1中。在本實施方式中，連接結構CS1連接於訊號線DL1，連接結構CS2連接於訊號線DL2。如圖3所示，連接結構CS1係直接連接於訊號線DL1，連接結構CS2係直接連接於訊號線DL2，但本發明不限於此。另一方面，如前文所述，訊號線DL1連接於源極S1，訊號線DL2連接於源極S2，故訊號線DL1用以連接源極S1與連接結構CS1，訊號線DL2用以連接源極S1與連接結構CS1。在本實施方式中，連接結構CS1及連接結構CS2的材質可包括（但不限於）：金屬、合金、前述材料的氮化物、前述材料的氧化物、前述材料的氮氧化物、其他非金屬但具導電特性的材料、或是其它合適的材料。另外，雖然圖3僅揭示畫素結構10之對應剖線I-I’的部分結構，但任何所屬領域中具有通常知識者應可理解，元件基板100包括與訊號線DL3連接的連接結構。

在本實施方式中，接墊P1連接於連接結構CS1，接墊P2連接於連接結構CS2。如圖3所示，接墊P1係直接連接於連接結構CS1，接墊P2係直接連接於連接結構CS2，但本發明不限於此。另一方面，如前文所述，連接結構CS1連接於訊號線DL1，連接結構CS2連接於訊號線DL2，故連接結構CS1用以連接訊號線DL1與接墊P1，連接結構CS2用以連接訊號線DL2與接墊P2。在本實施方式中，接墊P1及接墊P2的材質可包括金屬、合金、前述材料的氮化物、前述材料的氧化物、前述材料的氮氧化物、其他非金屬但具導電特性的材料、或是其它合適的材料，其中金屬例如是（但不限於）：鉬、鋁或鈦。另外，在本實施方式中，接墊P1及接墊P2分別可為單層或多層結構。在本實施方式中，接墊P1及接墊P2係用以與外部電路電性連接，所述外部電路例如包括軟性電路板及/或積體電路晶片。另外，雖然圖3僅揭示畫素結構10之對應剖線I-I’的部分結構，但任何所屬領域中具有通常知識者應可理解，元件基板100包括與訊號線DL3連接的接墊。

請參照圖2，在本實施方式中，發光元件O1配置於畫素單元區域U1內，發光元件O2配置於畫素單元區域U2內，發光元件O3配置於畫素單元區域U3內。另外，在本實施方式中，發光元件O1與主動元件T1電性連接，發光元件O2與主動元件T2電性連接，發光元件O3與主動元件T3電性連接。雖然圖2僅揭示發光元件O1~發光元件O3分別與主動元件T1~主動元件T3電性連接，但任何所屬技術領域中具有通常知識者應可理解，發光元件O1~發光元件O3實際上是透過例如具有1T1C的架構、2T1C的架構、3T1C的架構、3T2C的架構、4T1C的架構、4T2C的架構、5T1C的架構、5T2C的架構、6T1C的架構、6T2C的架構、7T2C的架構或是任何可能的架構的驅動單元來驅動。也就是說，主動元件T1~主動元件T3分別可為用以驅動發光元件O1~發光元件O3的驅動單元中的一個元件。

請同時參照圖1及圖3，在本實施方式中，發光元件O1與發光元件O2相鄰設置。雖然圖3僅揭示畫素結構10之對應剖線I-I’的部分結構，但任何所屬領域中具有通常知識者應可理解，發光元件O3與發光元件O2相鄰設置。

在本實施方式中，發光元件O1可包括發光層E1、電極A1及電極C1。在本實施方式中，電極A1經由形成在層間絕緣層IL2及平坦層PL中的接觸窗H5與主動元件T1的汲極D1電性連接。也就是說，在本實施方式中，電極A1與元件基板100電性連接。在本實施方式中，發光層E1配置於電極A1與電極C1之間且形成在畫素定義層PDL的開口V1內。在本實施方式中，電極A1與發光層E1重疊的部分作為發光元件O1的陽極，而電極C1與發光層E1重疊的部分作為發光元件O1的陰極，但本發明不限於此，在其他實施方式中，電極A1與發光層E1重疊的部分作為發光元件O1的陰極，而電極C1與發光層E1重疊的部分作為發光元件O1的陽極。另一方面，在本實施方式中，發光元件O2可包括發光層E2、電極A2及電極C2。在本實施方式中，電極A2經由形成在層間絕緣層IL2及平坦層PL中的接觸窗H6與主動元件T2的汲極D2電性連接。也就是說，在本實施方式中，電極A2與元件基板100電性連接。在本實施方式中，發光層E2配置於電極A2與電極C2之間且形成在畫素定義層PDL的開口V2內。在本實施方式中，電極A2與發光層E2重疊的部分作為發光元件O2的陽極，而電極C2與發光層E2重疊的部分作為發光元件O2的陰極，但本發明不限於此，在其他實施方式中，電極A2與發光層E2重疊的部分作為發光元件O2的陰極，而電極C2與發光層E2重疊的部分作為發光元件O2的陽極。

在本實施方式中，電極A1及電極A2的材質可為透明導電材料、不透明導電材料或前述材料之堆疊層。所述透明導電材料可包括金屬氧化物導電材料，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物、其他合適的氧化物、或者是上述至少二者之堆疊層。所述不透明導電材料可包括金屬材料。

在本實施方式中，發光層E1及發光層E2可以是任何所屬領域中具有通常知識者所周知的用於顯示面板中的發光層。發光層E1及發光層E2分別可為紅色有機發光層、綠色有機發光層、藍色有機發光層、其他顏色有機發光層或上述發光層之組合。

在本實施方式中，電極C1及電極C2的材質可為透明導電材料或是不透明導電材料。所述透明導電材料可包括金屬氧化物導電材料，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、薄金屬、其他合適的氧化物、或者是上述至少二者之堆疊層。所述不透明導電材料可包括金屬。另外，在本實施方式中，電極C1及電極C2彼此連接以形成電極層CL。換言之，在本實施方式中，電極層CL與發光層E1對應的部分即作為發光元件O1的電極C1，而電極層CL與發光層E2對應的部分即作為發光元件O2的電極C2。

在本實施方式中，畫素定義層PDL的材質可包括感光性聚亞醯胺材料、丙烯基材料、矽氧烷材料、酚醛樹脂材料、氧化物、氮化物或氮氧化物，但本發明不以此為限。

另外，任何所屬領域中具有通常知識者可選擇性地於電極A1與電極C1之間適當的位置及電極A2與電極C2之間適當的位置分別設置電子傳輸層、電子注入層、電洞傳輸層、電洞注入層或上述四種膜層的組合。另外，雖然圖3僅揭示畫素結構10的部分結構而未繪示出發光元件O3的具體結構，但根據前述針對發光元件O1及發光元件O2的相關描述，任何所屬領域中具有通常知識者應可理解，發光元件O3的具體結構及佈局等，於此不詳加描述。

在本實施方式中，無機封裝層TFEa覆蓋發光元件O1及發光元件O2，用以隔離水氣、溼氣等。在本實施方式中，無機封裝層TFEa的材質可包括（但不限於）：氮化矽、氧化鋁或氮氧化矽。

在本實施方式中，有機封裝層TFEb配置於無機封裝層TFEa上，用以隔離製程中所產生的雜質、顆粒等。在本實施方式中，有機封裝層TFEb的材質可包括（但不限於）：丙烯酸樹脂、環氧樹脂、或碳氧化矽。如圖3所示，在本實施方式中，有機封裝層TFEb具有位於發光元件O1的發光層E1與發光元件O2的發光層E2之間的開口Q。詳細而言，開口Q貫穿有機封裝層TFEb之相對設置的表面F1及表面F2。換言之，在本實施方式中，有機封裝層TFEb為經圖案化的膜層，且開口Q可暴露出部分的無機封裝層TFEa。另一方面，如圖1所示，在本實施方式中，開口Q係位在畫素單元區域U1與畫素單元區域U2之間並且畫素單元區域U1與畫素單元區域U3。雖然圖3僅揭示畫素結構10之對應剖線I-I’的部分結構，但根據前述描述任何所屬領域中具有通常知識者應可理解，有機封裝層TFEb所具有的開口Q也位於發光元件O1的發光層E1與發光元件O3的發光層E3之間。

雖然圖1僅揭示畫素結構10具有的開口Q僅位在畫素單元區域U1與畫素單元區域U2之間並且畫素單元區域U1與畫素單元區域U3，但本發明並不限於此。在一實施方式中，除了位在畫素單元區域U1與畫素單元區域U2之間並且畫素單元區域U1與畫素單元區域U3的開口Q，有機封裝層TFEb還可具有位於發光元件O2的發光層E2與發光元件O3的發光層E3之間的開口Q（如圖4A所示）。在另一實施方式中，有機封裝層TFEb可不具有位在畫素單元區域U1與畫素單元區域U2之間並且畫素單元區域U1與畫素單元區域U3的開口而僅具有位於發光元件O2的發光層E2與發光元件O3的發光層E3之間的開口Q（如圖4B所示）。

另外，如圖1所示，雖然以上視角度觀看畫素結構10，開口Q的輪廓為矩形且數量為一個，但本發明並不限於此。在一實施方式中，以上視角度觀看畫素結構10，開口Q的輪廓可為橢圓形且數量可為兩個（如圖4C所示）。在另一實施方式中，以上視角度觀看畫素結構10，開口Q的輪廓可為圓形且數量可為兩個（如圖4D所示）。

另外，雖然圖1僅揭示一個畫素結構10，但任何所屬領域中具有通常知識者應理解，當應用於裝置，畫素結構10的數量可為多個並且呈現陣列排列，而此時，開口Q可位於兩個畫素結構10之間（如圖4E所示）。

另外，在本實施方式中，開口Q之鄰近於發光元件O1的側壁w1於元件基板100上的垂直投影與發光層E1的邊緣於元件基板100上的垂直投影相距一距離d1，開口Q之鄰近於發光元件O2的側壁w2於元件基板100上的垂直投影與發光層E2的邊緣於元件基板100上的垂直投影相距一距離d2，其中距離d1大於或等於有機封裝層TFEb的厚度t，且距離d2大於或等於有機封裝層TFEb的厚度t。如此一來，在本實施方式中，即便有機封裝層TFEb具有開口Q，有機封裝層TFEb依然能對發光元件O1及發光元件O2提供良好的保護。另外，在本實施方式中，有機封裝層TFEb的厚度t介於約1微米至約10微米之間。

在本實施方式中，無機封裝層TFEc配置於有機封裝層TFEb上，用以隔離水氣、溼氣等。在本實施方式中，有機封裝層TFEb位於無機封裝層TFEa與無機封裝層TFEc之間。在本實施方式中，無機封裝層TFEc的材質可包括（但不限於）：氮化矽、氧化鋁或氮氧化矽。須說明的是，無機封裝層TFEa和無機封裝層TFEc的材質可相同，亦可不相同。

值得說明的是，在本實施方式中，透過封裝結構層TFE中的有機封裝層TFEb具有位於發光元件O1的發光層E1與發光元件O2的發光層E2之間的開口Q，使得畫素結構10具有提升的可撓性。如此一來，當可撓性顯示面板具有畫素結構10時，其具有提升的彎折程度，進而增加其應用性。

在前述實施方式中，畫素結構10因有機封裝層TFEb具有開口Q而可撓性增加，但本發明並不限與此。以下，將參照圖5及圖6針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。

圖5是依照本發明的另一實施方式的畫素結構的剖面示意圖。圖5的剖面位置可對應至圖1中的剖線I-I’的位置。請同時參照圖5及圖3，圖5的畫素結構20與圖3的畫素結構10相似，因此相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。以下，將就圖5的畫素結構20與圖3的畫素結構10間的差異處做說明。

請參照圖5，在畫素結構20中，元件基板100具有與開口Q重疊的開口R1。詳細而言，開口R1貫穿元件基板100之相對設置的表面F3及表面F4。換言之，在本實施方式中，開口R1位於絕緣層102、閘絕緣層GI、層間絕緣層IL1、層間絕緣層IL2及平坦層PL中。另一方面，在本實施方式中，開口R1係配置在元件基板100中未設置有元件及走線的區域。

在畫素結構20中，畫素定義層PDL、電極層CL、無機封裝層TFEa及無機封裝層TFEc分別具有與開口R1重疊的開口R2、開口R3、開口R4及開口R5。換言之，在本實施方式中，開口R1、開口R2、開口R3、開口R4及開口R5一起構成貫穿畫素結構20的連通開口。在本實施方式中，開口R1、開口R2、開口R3、開口R4及開口R5彼此完全重疊，但本發明並不限於此。在其他實施方式中，開口R1、開口R2、開口R3、開口R4及開口R5中的至少一者可與其餘者部分重疊。

另外，在本實施方式中，畫素結構20具有與開口Q重疊的開口R1、開口R2、開口R3、開口R4及開口R5，但本發明並不限於此。在其他實施方式中，畫素結構20可具有開口R1、開口R2、開口R3、開口R4及開口R5中的一者、兩者、三者或四者。

另外，根據前文針對開口Q的位置、數量及輪廓的描述，任何所屬技術領域中具有通常知識者應理解，本發明並不限制開口R1、開口R1、開口R2、開口R3、開口R4及開口R5的位置、數量及輪廓。其餘部分請參考前述實施方式，在此不贅述。

值得說明的是，除了有機封裝層TFEb中的開口Q，畫素結構20透過更具有開口R1、開口R1、開口R2、開口R3、開口R4或開口R5，使得可更提升可撓性。如此一來，當可撓性顯示面板具有畫素結構20時，其具有提升的彎折程度，進而增加其應用性。

圖6是依照本發明的另一實施方式的畫素結構的剖面示意圖。圖6的剖面位置可參考圖1中的剖線I-I’的位置。請同時參照圖6及圖5，圖6的畫素結構30與圖3的畫素結構10相似，差異主要在於：在畫素結構30中，元件基板100具有開口X而封裝結構層TFE3不具開口；而在畫素結構10中，封裝結構層TFE具有開口Q而元件基板100不具開口。以下將針對圖6的畫素結構30與圖3的畫素結構10間的差異處進行說明，相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。

請參照圖6，在畫素結構30中，封裝結構層TFE3包括無機封裝層TFE3a、有機封裝層TFE3b及無機封裝層TFE3c。在本實施方式中，無機封裝層TFE3a覆蓋發光元件O1及發光元件O2，用以隔離水氣、溼氣等。在本實施方式中，無機封裝層TFE3a的材質可包括（但不限於）：氮化矽、氧化鋁或氮氧化矽。在本實施方式中，有機封裝層TFE3b配置於無機封裝層TFE3a上，用以隔離製程中所產生的雜質、顆粒等。在本實施方式中，有機封裝層TFE3b的材質可包括（但不限於）：丙烯酸樹脂、環氧樹脂、或碳氧化矽。在本實施方式中，無機封裝層TFE3c配置於有機封裝層TFE3b上，用以隔離水氣、溼氣等。在本實施方式中，有機封裝層TFE3b位於無機封裝層TFE3a與無機封裝層TFE3c之間。在本實施方式中，無機封裝層TFE3c的材質可包括（但不限於）：氮化矽、氧化鋁或氮氧化矽。須說明的是，無機封裝層TFE3a和無機封裝層TFE3c的材質可相同，亦可不相同。

在畫素結構30中，元件基板100具有開口X。詳細而言，開口X貫穿元件基板100之相對設置的表面F3及表面F4。換言之，在本實施方式中，開口X位於絕緣層102、閘絕緣層GI、層間絕緣層IL1、層間絕緣層IL2及平坦層PL中。在本實施方式中，開口X係配置在元件基板100中未設置有元件及走線的區域。另外，如圖6所示，在本實施方式中，畫素定義層PDL配置於開口X上，但本發明並不限於此。在其他實施方式中，部分的畫素定義層PDL可填入開口X內。

另外，在本實施方式中，開口X係位於發光元件O1的發光層E1與發光元件O2的發光層E2之間。雖然圖6僅揭示畫素結構30的部分結構，但根據前述針對圖1至圖3的畫素結構10的描述，尤其係針對開口Q的位置、數量及輪廓的描述，任何所屬領域中具有通常知識者應可理解，本發明並不限制開口X的位置、數量及輪廓。其餘部分請參考前述實施方式，在此不贅述。

值得說明的是，在本實施方式中，透過元件基板100具有貫穿表面F3及表面F4的開口X，使得畫素結構30具有提升的可撓性。如此一來，當可撓性顯示面板具有畫素結構30時，其具有提升的彎折程度，進而增加其應用性。

在前述畫素結構10、畫素結構20及畫素結構30中，元件基板100包括多個主動元件T1~T3，但本發明並不限與此。以下，將參照圖7至圖11針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。

圖7是依照本發明的另一實施方式的畫素結構的上視示意圖。圖8是圖8之畫素結構的各膜層的電路及訊號路徑示意圖。圖9是沿圖7中剖線II-II’的剖面示意圖。請同時參照圖7~圖9及圖1~圖3，畫素結構40與畫素結構10相似，差異主要在於：畫素結構40包括三個元件基板100~300，元件基板100包括主動元件T1，元件基板200包括主動元件T2且元件基板300包括主動元件T3；而畫素結構10僅包括一個元件基板100，且元件基板100包括主動元件T1、主動元件T2及主動元件T3。以下將針對畫素結構40與畫素結構10間的差異處進行說明，相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。

請參照圖7，畫素結構40可包括畫素單元區域U1、畫素單元區域U4及畫素單元區域U5。在本實施方式中，彼此電性連接的主動元件T1及發光元件O1配置於畫素單元區域U1內，彼此電性連接的主動元件T2及發光元件O2配置於畫素單元區域U4內，彼此電性連接的主動元件T3及發光元件O3配置於畫素單元區域U5內。在本實施方式中，主動元件T1與訊號線DL1及訊號線SL電性連接，主動元件T2與訊號線DL2及訊號線SL1電性連接，主動元件T3與訊號線DL3及訊號線SL2電性連接。雖然圖7揭示畫素結構40包括三個畫素單元區域U1、U4~U5，但本發明並不限制畫素單元區域的數量，可根據實際上畫素結構40的架構、需求等進行調整。另外，畫素單元區域U1、U4~U5的排列方式並不以圖7中所繪者為限，可根據實際上畫素結構40的架構、需求等進行調整。

請同時參照圖7至圖9，在本實施方式中，畫素結構40包括元件基板200，配置於元件基板100下方。詳細而言，元件基板200可包括絕緣層202、主動元件T2、訊號線SL1、訊號線DL2、閘絕緣層2GI、層間絕緣層2IL1、層間絕緣層2IL2及平坦層2PL，其中絕緣層202作為元件基板200的基板，訊號線SL1作為掃描線。換言之，在本實施方式中，配置在畫素單元區域U4內的主動元件T2及發光元件O2是分別位在元件基板100下方及元件基板100上方。另外，元件基板200中的絕緣層202、訊號線SL1、閘絕緣層2GI、層間絕緣層2IL1、層間絕緣層2IL2及平坦層2PL之材質可與元件基板100中的對應者（即絕緣層102、訊號線SL、閘絕緣層GI、層間絕緣層IL1、層間絕緣層IL2及平坦層PL）相同或相似，故相關說明即不再贅述。

另外，在本實施方式中，畫素結構40包括元件基板300，配置於元件基板100下方，其中元件基板200位於元件基板100與元件基板300之間。詳細而言，元件基板300可包括絕緣層302、主動元件T3、訊號線SL2、訊號線DL3、閘絕緣層3GI、層間絕緣層3IL1、層間絕緣層3IL2及平坦層3PL，其中絕緣層302作為元件基板300的基板，訊號線SL2作為掃描線。換言之，在本實施方式中，配置在畫素單元區域U5內的主動元件T3及發光元件O3是分別位在元件基板100、200下方及元件基板100上方。另外，元件基板300中的絕緣層302、訊號線SL2、閘絕緣層3GI、層間絕緣層3IL1、層間絕緣層3IL2及平坦層3PL之材質可與元件基板100中的對應者（即絕緣層102、訊號線SL、閘絕緣層GI、層間絕緣層IL1、層間絕緣層IL2及平坦層PL）相同或相似，故相關說明即不再贅述。

另外，在本實施方式中，畫素結構40包括異方性導電層ACF1與異方性導電層ACF2。詳細而言，異方性導電層ACF1配置於元件基板100與元件基板200之間，且異方性導電層ACF2配置於元件基板200與元件基板300之間，用以提供電性通路。如圖8所述，發光元件O2可經由異方性導電層ACF1而電性連接於主動元件T2，發光元件O3可經由異方性導電層ACF1及異方性導電層ACF2而電性連接於主動元件T3。雖然圖8及圖9揭示畫素結構40包括異方性導電層ACF1與異方性導電層ACF2，但本發明並不限於此。在其他實施方式中，畫素結構40可不包括異方性導電層。其餘部分請參考前述實施方式，在此不贅述。

值得說明的是，在本實施方式中，透過封裝結構層TFE中的有機封裝層TFEb具有位於發光元件O1的發光層E1與發光元件O2的發光層E2之間的開口Q，使得即使畫素結構40具有彼此堆疊的多個元件基板100~300，畫素結構40具有提升的可撓性。如此一來，當可撓性顯示面板具有畫素結構40時，其具有提升的彎折程度，進而增加其應用性。

另外，根據前文針對畫素結構10中的開口Q的位置、數量及輪廓的描述，任何所屬技術領域中具有通常知識者應理解，畫素結構40中的開口Q的位置、數量及輪廓並不以圖6中所繪者為限。換言之，本發明並不限制畫素結構40中的開口Q的位置、數量及輪廓。

如前文所述，畫素結構40因有機封裝層TFEb具有開口Q而可撓性增加，但本發明並不限與此。以下，將參照圖10及圖11針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。

圖10是依照本發明的另一實施方式的畫素結構的剖面示意圖。圖10的剖面位置可對應至圖7中的剖線II-II’的位置。請同時參照圖10及圖9，圖10的畫素結構50與圖9的畫素結構40相似，因此相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。以下，將就圖10的畫素結構50與圖9的畫素結構40間的差異處做說明。

請參照圖10，在畫素結構50中，元件基板100具有與開口Q重疊的開口Y1。詳細而言，開口Y1貫穿元件基板100之相對設置的表面F3及表面F4。換言之，在本實施方式中，開口Y1位於絕緣層102、閘絕緣層GI、層間絕緣層IL1、層間絕緣層IL2及平坦層PL中。另一方面，在本實施方式中，開口Y1係配置在元件基板100中未設置有元件及走線的區域。

在畫素結構50中，元件基板200具有與開口Q及開口Y1重疊的開口Y2。詳細而言，開口Y2貫穿元件基板200之相對設置的表面F5及表面F6。換言之，在本實施方式中，開口Y2位於絕緣層202、閘絕緣層2GI、層間絕緣層2IL1、層間絕緣層2IL2及平坦層2PL中。另一方面，在本實施方式中，開口Y2係配置在元件基板200中未設置有元件及走線的區域。

在畫素結構50中，元件基板300具有與開口Q、開口Y1及開口Y2重疊的開口Y3。詳細而言，開口Y3貫穿元件基板300之相對設置的表面F7及表面F8。換言之，在本實施方式中，開口Y3位於絕緣層302、閘絕緣層3GI、層間絕緣層3IL1、層間絕緣層3IL2及平坦層3PL中。另一方面，在本實施方式中，開口Y3係配置在元件基板300中未設置有元件及走線的區域。

另外，在畫素結構50中，畫素定義層PDL、電極層CL、無機封裝層TFEa、無機封裝層TFEc、異方性導電層ACF1及異方性導電層ACF2分別具有與開口Y1重疊的開口Y4、開口Y5、開口Y6、開口Y7、開口Y8及開口Y9。換言之，在本實施方式中，開口Y1、開口Y2、開口Y3、開口Y4、開口Y5、開口Y6、開口Y7、開口Y8及開口Y9一起構成貫穿畫素結構50的連通開口。在本實施方式中，開口Y1、開口Y2、開口Y3、開口Y4、開口Y5、開口Y6、開口Y7、開口Y8及開口Y9彼此完全重疊，但本發明並不限於此。在其他實施方式中，開口Y1、開口Y2、開口Y3、開口Y4、開口Y5、開口Y6、開口Y7、開口Y8及開口Y9中的至少一者可與其餘者部分重疊。

另外，在本實施方式中，畫素結構50具有與開口Q重疊的開口Y1、開口Y2、開口Y3、開口Y4、開口Y5、開口Y6、開口Y7、開口Y8及開口Y9，但本發明並不限於此。在其他實施方式中，畫素結構50可具有開口Y1、開口Y2、開口Y3、開口Y4、開口Y5、開口Y6、開口Y7、開口Y8及開口Y9中的一者、兩者、三者、四者、五者、六者、七者或八者。

另外，根據前文針對畫素結構10中的開口Q的位置、數量及輪廓的描述，任何所屬技術領域中具有通常知識者應理解，本發明並不限制開口Y1、開口Y2、開口Y3、開口Y4、開口Y5、開口Y6、開口Y7、開口Y8及開口Y9的位置、數量及輪廓。其餘部分請參考前述實施方式，在此不贅述。

值得說明的是，除了有機封裝層TFEb中的開口Q，畫素結構50透過更具有開口Y1、開口Y2、開口Y3、開口Y4、開口Y5、開口Y6、開口Y7、開口Y8或開口Y9，使得可更提升可撓性。如此一來，當可撓性顯示面板具有畫素結構50時，其具有提升的彎折程度，進而增加其應用性。

圖11是依照本發明的另一實施方式的畫素結構的剖面示意圖。圖11的剖面位置可參考至圖7中的剖線II-II’的位置。請同時參照圖11及圖9，圖11的畫素結構60與圖9的畫素結構40相似，差異主要在於：在畫素結構60中，元件基板100具有開口Z1而封裝結構層TFE6不具開口；而在畫素結構40中，封裝結構層TFE具有開口Q而元件基板100不具開口。以下將針對圖11的畫素結構60與圖7的畫素結構40間的差異處進行說明，相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。

請參照圖11，在畫素結構60中，封裝結構層TFE6包括無機封裝層TFE6a、有機封裝層TFE6b及無機封裝層TFE6c。在本實施方式中，無機封裝層TFE6a覆蓋發光元件O1及發光元件O2，用以隔離水氣、溼氣等。在本實施方式中，無機封裝層TFE6a的材質可包括（但不限於）：氮化矽、氧化鋁或氮氧化矽。在本實施方式中，有機封裝層TFE6b配置於無機封裝層TFE6a上，用以隔離製程中所產生的雜質、顆粒等。在本實施方式中，有機封裝層TFE6b的材質可包括（但不限於）：丙烯酸樹脂、環氧樹脂、或碳氧化矽。在本實施方式中，無機封裝層TFE6c配置於有機封裝層TFE6b上，用以隔離水氣、溼氣等。在本實施方式中，有機封裝層TFE6b位於無機封裝層TFE6a與無機封裝層TFE6c之間。在本實施方式中，無機封裝層TFE6c的材質可包括（但不限於）：氮化矽、氧化鋁或氮氧化矽。須說明的是，無機封裝層TFE6a和無機封裝層TFE6c的材質可相同，亦可不相同。

在畫素結構60中，元件基板100具有開口Z1。詳細而言，開口Z1貫穿元件基板100之相對設置的表面F3及表面F4。換言之，在本實施方式中，開口Z1位於絕緣層102、閘絕緣層GI、層間絕緣層IL1、層間絕緣層IL2及平坦層PL中。另一方面，在本實施方式中，開口Z1係配置在元件基板100中未設置有元件及走線的區域。

在畫素結構60中，元件基板200具有與開口Z1重疊的開口Z2。詳細而言，開口Z2貫穿元件基板200之相對設置的表面F5及表面F6。換言之，在本實施方式中，開口Z2位於絕緣層202、閘絕緣層2GI、層間絕緣層2IL1、層間絕緣層2IL2及平坦層2PL中。另一方面，在本實施方式中，開口Z2係配置在元件基板200中未設置有元件及走線的區域。

在畫素結構60中，元件基板300具有與開口Z1及開口Z2重疊的開口Z3。詳細而言，開口Z3貫穿元件基板300之相對設置的表面F7及表面F8。換言之，在本實施方式中，開口Z3位於絕緣層302、閘絕緣層3GI、層間絕緣層3IL1、層間絕緣層3IL2及平坦層3PL中。另一方面，在本實施方式中，開口Z3係配置在元件基板300中未設置有元件及走線的區域。另外，如圖11所示，在本實施方式中，畫素定義層PDL配置於開口Z1上，但本發明並不限於此。在其他實施方式中，部分的畫素定義層PDL可填入開口Z1內。

另外，在畫素結構60中，異方性導電層ACF1及異方性導電層ACF2分別具有與開口Z1重疊的開口Z4及開口Z5。換言之，在本實施方式中，開口Z1、開口Z2、開口Z3、開口Z4及開口Z5一起構成連通開口。在本實施方式中，開口Z1、開口Z2、開口Z3、開口Z4及開口Z5彼此完全重疊，但本發明並不限於此。在其他實施方式中，開口Z1、開口Z2、開口Z3、開口Z4及開口Z5中的至少一者可與其餘者部分重疊。

另外，在本實施方式中，畫素結構60具有開口Z1、開口Z2、開口Z3、開口Z4及開口Z5，但本發明並不限於此。在其他實施方式中，畫素結構50可具有開口Z1、開口Z2、開口Z3、開口Z4及開口Z5中的一者、兩者、三者、四者、五者。

另外，在本實施方式中，開口Z1、開口Z2、開口Z3、開口Z4及開口Z5係位於發光元件O1的發光層E1與發光元件O2的發光層E2之間。雖然圖11僅揭示畫素結構60的部分結構，但根據前述針對圖7至圖9的畫素結構40及圖1至圖3的畫素結構10的描述，尤其係針對開口Q的位置、數量及輪廓的描述，任何所屬領域中具有通常知識者應可理解，本發明並不限制開口Z1、開口Z2、開口Z3、開口Z4及開口Z5的位置、數量及輪廓。。其餘部分請參考前述實施方式，在此不贅述。

值得說明的是，在本實施方式中，透過元件基板100具有貫穿表面F3及表面F4的開口Z1，使得即使畫素結構60具有彼此堆疊的多個元件基板100~300，畫素結構60具有提升的可撓性。另一方面，除了元件基板100中的開口Z1，畫素結構60透過更具有開口Z2、開口Z3、開口Z4或開口Z5，使得可更提升可撓性。如此一來，當可撓性顯示面板具有畫素結構60時，其具有提升的彎折程度，進而增加其應用性。

綜上所述，在本發明之至少一實施方式的畫素結構中，透過有機封裝層具有位於兩相鄰的發光層之間的開口，或者透過元件基板具有貫穿其兩表面的開口，使得畫素結構具有提升的可撓性。如此一來，當可撓性顯示面板具有畫素結構時，其具有提升的彎折程度，進而增加其應用性。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20、30、40、50、60‧‧‧畫素結構

100、200、300‧‧‧元件基板

102、202、302‧‧‧絕緣層

A1、A2、C1、C2‧‧‧電極

ACF1、ACF2‧‧‧異方性導電層

CL‧‧‧電極層

CR1、CR2‧‧‧通道區

CS1、CS2‧‧‧連接結構

d1、d2‧‧‧距離

D1、D2‧‧‧汲極

DL1、DL2、DL3、SL、SL1、SL2‧‧‧訊號線

DR1、DR2‧‧‧汲極區

E1、E2‧‧‧發光層

F1、F2、F3、F4、F5、F6、F7、F8‧‧‧表面

G1、G2‧‧‧閘極

GI、2GI、3GI‧‧‧閘絕緣層

H1、H2、H3、H4、H5、H6‧‧‧接觸窗

IL1、IL2、2IL1、2IL2、3IL1、3IL2‧‧‧層間絕緣層

O1、O2、O3‧‧‧發光元件

P1、P2‧‧‧接墊

PDL‧‧‧畫素定義層

PL、2PL、3PL‧‧‧平坦層

Q、R1、R2、R3、R4、R5、V1、V2、X、Y1、Y2、Y3、Y4、Y5、Y6、Y7、Y8、Y9、Z1、Z2、Z3、Z4、Z5‧‧‧開口

S1、S2‧‧‧源極

SC1、SC2‧‧‧半導體層

SR1、SR2‧‧‧源極區

t‧‧‧厚度

T1、T2、T3‧‧‧主動元件

TFE、TFE3、TFE6‧‧‧封裝結構層

TFEa、TFEc、TFE3a、TFE3c、TFE6a、TFE6c‧‧‧無機封裝層

TFEb、TFE3b、TFE6b‧‧‧有機封裝層

U1、U2、U3、U4、U5‧‧‧畫素單元區域

w1、w2‧‧‧側壁

圖1是依照本發明的一實施方式的畫素結構的上視示意圖。 圖2是圖1之畫素結構的各膜層的電路及訊號路徑示意圖。 圖3是沿圖1中剖線I-I’的剖面示意圖。 圖4A至圖4E分別是本發明之其他實施態樣的畫素結構的上視示意圖。 圖5是依照本發明的另一實施方式的畫素結構的剖面示意圖。 圖6是依照本發明的另一實施方式的畫素結構的剖面示意圖。 圖7是依照本發明的另一實施方式的畫素結構的上視示意圖。 圖8是圖7之畫素結構的各膜層的電路及訊號路徑示意圖。 圖9是沿圖7中剖線II-II’的剖面示意圖。 圖10是依照本發明的另一實施方式的畫素結構的剖面示意圖。 圖11是依照本發明的另一實施方式的畫素結構的剖面示意圖。

Claims (10)

1. 一種畫素結構，包括：一第一元件基板；相鄰的一第一發光元件及一第二發光元件，配置於該第一元件基板上且與該第一元件基板電性連接，其中該第一發光元件包括一第一發光層，且該第二發光元件包括一第二發光層；一第一無機封裝層，覆蓋該第一發光元件及該第二發光元件；一有機封裝層，配置於該第一無機封裝層上，其中該有機封裝層具有一第一開口，該第一開口位於該第一發光元件的該第一發光層與該第二發光元件的該第二發光層之間；以及一第二無機封裝層，配置於該有機封裝層上，其中該第二無機封裝層在該有機封裝層的該第一開口的底部與該第一無機封裝層直接接觸。
2. 如申請專利範圍第1項所述的畫素結構，其中該有機封裝層具有相對設置的一第一表面及一第二表面，該第一開口貫穿該第一表面及該第二表面。
3. 如申請專利範圍第1項所述的畫素結構，其中該第一元件基板具有相對設置的一第三表面及一第四表面，該第一元件基板具有一第二開口，該第二開口貫穿該第三表面及該第四表面且與該第一開口重疊。
4. 如申請專利範圍第1項所述的畫素結構，其中該第一元件基板包括一第一主動元件及一第二主動元件，分別電性連接於該第一發光元件及該第二發光元件。
5. 如申請專利範圍第1項所述的畫素結構，更包括：一第二元件基板，配置於該第一元件基板下方，其中該第一元件基板包括一第一主動元件，電性連接於該第一發光元件，該第二元件基板包括一第二主動元件，電性連接於該第二發光元件。
6. 如申請專利範圍第5項所述的畫素結構，其中該第二元件基板具有相對設置的一第五表面及一第六表面，該第二元件基板具有一第三開口，該第三開口貫穿該第五表面及該第六表面且與該第一開口重疊。
7. 如申請專利範圍第1項所述的畫素結構，其中，該第一開口之鄰近於該第一發光元件的一第一側壁於該第一元件基板上的垂直投影與該第一發光層的邊緣於該第一元件基板上的垂直投影相距一第一距離，以及該第一距離大於或等於該有機封裝層的厚度。
8. 一種畫素結構，包括：一第一元件基板，具有相對設置的一第一表面及一第二表面且包括一第一開口，其中該第一開口貫穿該第一表面及該第二表面；相鄰的一第一發光元件及一第二發光元件，配置於該第一元件基板上且與該第一元件基板電性連接，其中該第一發光元件包括一第一發光層，該第二發光元件包括一第二發光層，且該第一開口位於該第一發光元件的該第一發光層與該第二發光元件的該第二發光層之間；一封裝結構層，覆蓋該第一發光元件及該第二發光元件；以及一畫素定義層，配置於該第一元件基板上，其中該第一元件基板的該第一開口暴露出該畫素定義層的底表面。
9. 如申請專利範圍第8項所述的畫素結構，其中該第一元件基板包括一第一主動元件及一第二主動元件，分別電性連接於該第一發光元件及該第二發光元件。
10. 如申請專利範圍第8項所述的畫素結構，更包括：一第二元件基板，配置於該第一元件基板下方，其中該第一元件基板包括一第一主動元件，電性連接於該第一發光元件，該第二元件基板包括一第二主動元件，電性連接於該第二發光元件。