KR20200032496A - 오버 코트층 상에 위치하는 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법 - Google Patents

오버 코트층 상에 위치하는 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200032496A
KR20200032496A KR1020180111585A KR20180111585A KR20200032496A KR 20200032496 A KR20200032496 A KR 20200032496A KR 1020180111585 A KR1020180111585 A KR 1020180111585A KR 20180111585 A KR20180111585 A KR 20180111585A KR 20200032496 A KR20200032496 A KR 20200032496A
Authority
KR
South Korea
Prior art keywords
layer
overcoat layer
light emitting
region
display device
Prior art date
Application number
KR1020180111585A
Other languages
English (en)
Other versions
KR102634180B1 (ko
Inventor
이동호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180111585A priority Critical patent/KR102634180B1/ko
Priority to CN201910882005.4A priority patent/CN110911418B/zh
Priority to US16/574,510 priority patent/US11171191B2/en
Publication of KR20200032496A publication Critical patent/KR20200032496A/ko
Application granted granted Critical
Publication of KR102634180B1 publication Critical patent/KR102634180B1/ko

Links

Images

Classifications

    • H01L51/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/3213—
    • H01L27/3246—
    • H01L27/3258—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법에 관한 것이다. 상기 발광 소자는 오버 코트층 상에 순서대로 적층된 하부 전극, 발광층 및 상부 전극을 포함할 수 있다. 상기 오버 코트층은 상기 하부 전극의 단부가 위치하는 단차 보상홈을 포함할 수 있다. 상기 오버 코트층의 상기 단차 보상홈 내에는 상기 하부 전극의 단부를 덮는 뱅크 절연막이 위치할 수 있다. 상기 오버 코트층과 대향하는 상기 뱅크 절연막의 상부면은 평평한 평면일 수 있다. 이에 따라, 상기 디스플레이 장치 및 이의 제조 방법은 외력에 의한 상기 상부 전극의 박리 및/또는 손상을 방지할 수 있다.

Description

오버 코트층 상에 위치하는 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법{Display device having a light-emitting element on an over-coat layer, and Method for fabricating the same}
본 발명은 오버 코트층 상에 순서대로 적층된 하부 전극, 발광층 및 상부 전극을 포함하는 발광 소자가 위치하는 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
일반적으로 모니터, TV, 노트북, 디지털 카메라와 같은 전자 기기는 영상을 구현하기 위한 디스플레이 장치를 포함한다. 예를 들어, 상기 디스플레이 장치는 액정 표시 장치 및 유기 발광 표시 장치를 포함할 수 있다.
상기 디스플레이 장치는 소자 기판 상에 위치하는 다수의 발광 소자를 포함할 수 있다. 상기 발광 소자는 사용자에게 제공될 이미지의 생성을 위하여 특정한 색을 나타내는 빛을 방출할 수 있다. 예를 들어, 상기 발광 소자는 순서대로 적층된 하부 전극, 발광층 및 상부 전극을 포함할 수 있다.
각각의 발광 소자는 인접한 발광 소자와 독립적으로 구동될 수 있다. 예를 들어, 각 발광 소자의 하부 전극은 뱅크 절연막에 의해 인접한 발광 소자의 하부 전극과 절연될 수 있다. 상기 뱅크 절연막은 상기 하부 전극의 단부를 덮을 수 있다. 상기 발광층 및 상기 상부 전극은 상기 뱅크 절연막 상으로 연장할 수 있다.
그러나, 도전성 물질을 포함하는 상부 전극은 상대적으로 낮은 접착력을 가지므로, 상기 디스플레이 장치에서는 상기 뱅크 절연막에 의한 상기 상부 전극의 높이 편차로 인하여 상기 상부 전극이 상기 발광층으로부터 박리될 수 있다. 또한, 상기 디스플레이 장치에서는 외력에 의한 휨이 발생하면, 상기 상부 전극의 높이 편차에 의해 상기 상부 전극이 박리 및/또는 손상될 수 있다.
본 발명이 해결하고자 하는 과제는 뱅크 절연막에 의한 상부 전극의 박리 및/또는 손상을 방지할 수 있는 디스플레이 장치 및 이의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 뱅크 절연막에 의한 상부 전극의 높이 편차를 최소화할 수 있는 디스플레이 장치 및 이의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 특징에 따른 디스플레이 장치는 소자 기판 상에 위치하는 오버 코트층을 포함한다. 오버 코트층은 단차 보상홈을 포함한다. 오버 코트층 상에는 제 1 하부 전극이 위치한다. 제 1 하부 전극의 단부는 오버 코트층의 단차 보상홈 내에 위치한다. 오버 코트층의 단차 보상홈 내에서 제 1 하부 전극의 단부는 뱅크 절연막에 의해 덮인다. 발광층을 향한 뱅크 절연막의 상부면은 평평한 평면(flat surface)이다. 뱅크 절연막에 의해 노출된 제 1 하부 전극의 일부 영역 상에는 발광층이 위치한다. 발광층 상에는 상부 전극이 위치한다.
뱅크 절연막의 상부면은 발광층을 향한 제 1 하부 전극의 상부면과 동면(coplanar)일 수 있다.
오버 코트층의 단차 보상홈은 제 1 하부 전극의 가장 자리를 따라 연장할 수 있다.
소자 기판과 오버 코트층 사이에는 박막 트랜지스터가 위치할 수 있다. 오버 코트층은 박막 트랜지스터의 드레인 전극을 부분적으로 노출하는 드레인 컨택홀을 포함할 수 있다. 드레인 컨택홀은 단차 보상홈 내에 위치할 수 있다.
오버 코트층 상에는 제 2 하부 전극이 위치할 수 있다. 제 2 하부 전극은 제 1 하부 전극과 이격될 수 있다. 뱅크 절연막은 제 1 하부 전극과 제 2 하부 전극 사이에 위치하는 뱅크 분리홀을 포함할 수 있다.
상부 전극은 뱅크 분리홀의 측벽 상으로 연장할 수 있다.
오버 코트층은 뱅크 분리홀과 중첩하는 오버 코트 분리홀을 포함할 수 있다.
뱅크 절연막은 오버 코트층보다 낮은 투습율을 가질 수 있다. 오버 코트 분리홀의 측벽은 뱅크 절연막에 의해 덮일 수 있다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 소자 기판 상에 위치하는 제 1 오버 코트층을 포함한다. 제 1 오버 코트층은 제 1 영역 및 제 2 영역을 포함한다. 제 2 영역은 제 1 영역의 외측에 위치한다. 제 1 오버 코트층의 제 1 영역 상에는 제 2 오버 코트층이 위치한다. 제 2 오버 코트층 상에는 발광층이 위치한다. 소자 기판을 향한 발광층의 하부면은 평평한 평면이다. 발광층은 제 1 오버 코트층의 제 2 영역 상으로 연장한다. 제 1 오버 코트층의 제 2 영역과 발광층 사이에는 뱅크 절연막이 위치한다. 제 2 오버 코트층과 발광층 사이에는 하부 전극이 위치한다. 하부 전극은 제 1 오버 코트층과 뱅크 절연막 사이로 연장한다. 발광층 상에는 상부 전극이 위치한다.
제 1 오버 코트층의 제 2 영역과 발광층 사이의 수직 거리는 제 2 오버 코트층의 두께와 하부 전극의 두께를 합한 값과 동일할 수 있다.
소자 기판과 제 1 오버 코트층 사이에는 컬러 필터가 위치할 수 있다. 컬러 필터는 제 2 오버 코트층과 중첩할 수 있다.
컬러 필터의 수평 폭은 제 2 오버 코트층의 수평 폭보다 클 수 있다.
제 2 오버 코트층은 제 1 오버 코트층과 다른 물질을 포함할 수 있다.
상부 전극 상에는 봉지층이 위치할 수 있다. 봉지층 상에는 봉지 기판이 위치할 수 있다. 봉지 기판의 열전도율은 소자 기판의 열전도율보다 높을 수 있다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치의 제조 방법은 소자 기판 상에 단차 보상홈을 포함하는 오버 코트층을 형성하는 단계, 오버 코트층 상에 단차 보상홈의 측벽을 따라 연장하는 하부 전극을 형성하는 단계, 하부 전극이 형성된 소자 기판의 전면 상에 절연 물질층을 형성하는 단계, 절연 물질층을 선택적으로 식각하여 단차 보상홈 내에 하부 전극의 단부를 덮는 뱅크 절연막을 형성하는 단계, 뱅크 절연막에 의해 노출된 하부 전극의 일부 영역 상에 발광층을 형성하는 단계 및 발광층 상에 상부 전극을 형성하는 단계를 포함한다. 뱅크 절연막을 형성하는 단계는 소자 기판과 대향하는 뱅크 절연막의 상부면을 평탄화하는 단계를 포함한다.
뱅크 절연막의 상부면을 평탄화하는 단계는 뱅크 절연막의 상부면을 소자 기판과 대향하는 하부 전극의 상부면과 동면(coplanar)으로 형성하는 단계를 포함할 수 있다.
뱅크 절연막을 형성하는 단계는 절연 물질층 상에 차광 영역, 투광 영역 및 멀티톤 영역을 포함하는 마스크를 배치하는 단계 및 마스크를 이용하여 절연 물질층을 노광하는 단계를 포함할 수 있다. 차광 영역과 투광 영역 사이에 위치하는 마스크의 멀티톤 영역은 절연 물질층의 경사면과 중첩할 수 있다. 멀티톤 영역의 투과율은 차광 영역으로부터 투광 영역 방향으로 갈수록 순차적으로 변화할 수 있다.
차광 영역은 단차 보상홈의 바닥멱과 중첩할 수 있다. 멀티톤 영역의 투과율 변화폭은 절연 물질층의 경사면의 경사각과 비례할 수 있다.
소자 기판과 오버 코트층 사이에는 박막 트랜지스터가 형성될 수 있다. 오버 코트층을 형성하는 단계는 단차 보상홈 내에 박막 트랜지스터의 드레인 전극을 부분적으로 노출하는 드레인 컨택홀을 형성하는 단계를 포함할 수 있다.
드레인 컨택홀은 단차 보상홈과 동시에 형성될 수 있다.
본 발명의 기술적 사상에 따른 디스플레이 장치 및 이의 제조 방법은 오버 코트층에 단차 보상홈을 형성하고, 하부 전극의 단부를 덮는 뱅크 절연막을 상기 오버 코트층의 상기 단차 보상홈 내에 형성하며, 상기 오버 코트층과 대향하는 상기 뱅크 절연막의 상부면을 평평한 평면으로 형성할 수 있다. 이에 따라, 본 발명의 기술적 사상에 따른 디스플레이 장치 및 이의 제조 방법에서는 상부 전극의 높이 편차가 최소화되어, 상부 전극의 박리 및/또는 손상이 감소될 수 있다. 따라서, 본 발명의 기술적 사상에 따른 디스플레이 장치 및 이의 제조 방법에서는 발광 소자의 수명 및 신뢰성이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 2a는 도 1의 I-I'선을 따라 절단한 단면을 나타낸 도면이다.
도 2b는 도 1의 II-II'선을 따라 절단한 단면을 나타낸 도면이다.
도 2c는 도 2a의 P 영역을 확대한 도면이다.
도 3a 및 3b는 본 발명의 다른 실시 예에 따른 디스플레이 장치를 나타낸 도면들이다.
도 4는 본 발명의 또다른 실시 예에 따른 디스플레이 장치를 나타낸 도면이다.
도 5a 내지 11a 및 5b 내지 11b는 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법을 순차적으로 나타낸 도면들이다.
도10c는 도 10a의 K 영역을 확대한 도면이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다"　또는 "가지다"등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
(실시 예)
도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다. 도 2a는 도 1의 I-I'선을 따라 절단한 단면을 나타낸 도면이다. 도 2b는 도 1의 II-II'선을 따라 절단한 단면을 나타낸 도면이다. 도 2c는 도 2a의 P 영역을 확대한 도면이다.
도 1 및 2a 내지 2c를 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치는 소자 기판(110)을 포함할 수 있다. 상기 소자 기판(110)은 절연성 물질을 포함할 수 있다. 상기 소자 기판(110)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 소자 기판(110)은 유리 또는 플라스틱을 포함할 수 있다.
상기 소자 기판(110)은 다수의 화소 영역(R-PA, W-PA, B-PA, G-PA)을 포함할 수 있다. 각각의 화소 영역(R-PA, W-PA, B-PA, G-PA)은 특정한 색을 구현할 수 있다. 각 화소 영역(R-PA, W-PA, B-PA, G-PA)은 인접한 화소 영역(R-PA, W-PA, B-PA, G-PA)과 다른 색을 구현할 수 있다. 예를 들어, 상기 소자 기판(110)은 적색을 구현하는 적색 화소 영역(R-PA), 백색을 구현하는 백색 화소 영역(W-PA), 청색을 구현하는 청색 화소 영역(B-PA) 및 녹색을 구현하는 녹색 화소 영역(G-PA)을 포함할 수 있다. 서로 다른 색을 구현하는 화소 영역들(R-PA, W-PA, B-PA, G-PA)은 일측 방향으로 나란히 위치할 수 있다.
상기 소자 기판(110)의 상부면 상에는 신호 배선들(GL, DL1-DL4, PL1, PL2, RL)이 위치할 수 있다. 각각의 화소 영역(R-PA, W-PA, B-PA, G-PA)은 상기 신호 배선들(GL, DL1-DL4, PL1, PL2, RL)에 의해 인가된 신호들에 따라 해당 색을 구현하는 빛을 방출할 수 있다. 예를 들어, 상기 신호 배선들(GL, DL1-DL4, PL1, PL2, RL)은 게이트 신호를 전달하는 게이트 라인(GL), 데이터 신호를 전달하는 데이터 라인(DL1-DL4) 및 전원전압을 전달하는 전원전압 공급라인(PL1)을 포함할 수 있다. 서로 다른 색을 구현하는 화소 영역들(R-PA, W-PA, B-PA, G-PA)은 상기 게이트 라인(GL)을 따라 나란히 위치할 수 있다. 상기 데이터 라인(DL1-DL4)은 상기 게이트 라인(GL)과 교차할 수 있다. 상기 전원전압 공급라인(PL1)은 상기 데이터 라인(DL1-DL4)와 평행할 수 있다.
상기 신호 배선들(GL, DL1-DL4, PL1, PL2, RL)은 상기 화소 영역들(R-PA, W-PA, B-PA, G-PA) 사이에 위치할 수 있다. 예를 들어, 상기 소자 기판(110)은 상기 화소 영역들(R-PA, W-PA, B-PA, G-PA) 사이에 위치하는 비표시 영역(NEA)을 포함할 수 있다. 상기 신호 배선들(GL, DL1-DL4, PL1, PL2, RL)은 상기 소자 기판(110)의 상기 비표시 영역(NEA) 상에 위치할 수 있다. 각각의 화소 영역(R-PA, W-PA, B-PA, G-PA)은 상기 신호 배선들(GL, DL1-DL4, PL1, PL2, RL)에 의해 정의될 수 있다. 예를 들어, 상기 신호 배선들(GL, DL1-DL4, PL1, PL2, RL)은 각 화소 영역(R-PA, W-PA, B-PA, G-PA)을 둘러쌀 수 있다.
각각의 화소 영역(R-PA, W-PA, B-PA, G-PA)은 발광 영역(EA) 및 구동 영역(DA)을 포함할 수 있다. 상기 발광 영역(EA) 및 상기 구동 영역(DA)은 상기 신호 배선들(GL, DL1-DL4, PL1, PL2, RL) 중 하나와 평행한 방향으로 나란히 위치할 수 있다. 예를 들어, 각 화소 영역(R-PA, W-PA, B-PA, G-PA)의 발광 영역(EA) 및 구동 영역(DA)은 상기 데이터 라인(DL1-DL4)을 따라 나란히 위치할 수 있다.
상기 구동 영역(DA) 내에는 구동 회로가 위치할 수 있다. 상기 구동 회로는 해당 발광 영역(EA)의 동작을 제어할 수 있다. 예를 들어, 상기 구동 회로는 제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
상기 제 1 박막 트랜지스터(T1) 및 상기 제 2 박막 트랜지스터(T2)는 상기 신호 배선들(GL, DL1-DL4, PL1, PL2, RL)을 통해 인가된 신호에 대응하는 구동 전류를 생성할 수 있다. 상기 제 1 박막 트랜지스터(T1)는 상기 제 2 박막 트랜지스터(T2)와 동일한 구조를 가질 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(T2)는 각각 반도체 패턴(210), 게이트 절연막(220), 게이트 전극(230), 층간 절연막(240), 소스 전극(250) 및 드레인 전극(260)을 포함할 수 있다.
상기 반도체 패턴(210)은 상기 소자 기판(110)에 가까이 위치할 수 있다. 상기 반도체 패턴(210)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(210)은 비정질 실리콘(a-Si) 또는 다결정 실리콘(poly-Si)을 포함할 수 있다. 상기 반도체 패턴(210)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 반도체 패턴(210)은 IGZO를 포함할 수 있다.
상기 반도체 패턴(210)은 소스 영역, 드레인 영역 및 채널 영역을 포함할 수 있다. 상기 채널 영역은 상기 소스 영역과 상기 드레인 영역 사이에 위치할 수 있다. 상기 채널 영역은 상기 소스 영역 및 상기 드레인 영역보다 낮은 전기 전도율을 가질 수 있다. 예를 들어, 상기 소스 영역 및 상기 드레인 영역의 불순물 농도는 상기 채널 영역의 불순물 농도보다 높을 수 있다.
상기 게이트 절연막(220)은 상기 소자 기판(110)과 대향하는 상기 반도체 패턴(210)의 상부면 상에 위치할 수 있다. 상기 게이트 절연막(220)은 상기 반도체 패턴(210)의 상기 채널 영역과 중첩할 수 있다. 상기 게이트 절연막(220)의 크기는 상기 반도체 패턴(210)의 크기보다 작을 수 있다. 예를 들어, 상기 반도체 패턴(210)의 상기 소스 영역 및 상기 드레인 영역은 상기 게이트 절연막(220)에 의해 노출될 수 있다.
상기 게이트 절연막(220)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 실리콘 산화물(SiO) 또는 실리콘 질화물(SiN)을 포함할 수 있다. 상기 게이트 절연막(220)은 High-K 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 하프늄 산화물(HfO) 또는 티타늄 산화물(TiO)을 포함할 수 있다.
상기 게이트 전극(230)은 상기 게이트 절연막(220) 상에 위치할 수 있다. 상기 게이트 전극(230)은 상기 반도체 패턴(210)의 상기 채널 영역과 중첩할 수 있다. 예를 들어, 상기 게이트 절연막(220)의 측면은 상기 게이트 전극(230)의 측면과 연속될 수 있다. 상기 게이트 전극(230)은 상기 게이트 절연막(220)에 의해 상기 반도체 패턴(210)과 절연될 수 있다.
상기 게이트 전극(230)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 전극(230)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo) 및 텅스텐(W)과 같은 금속을 포함할 수 있다.
상기 층간 절연막(240)은 상기 반도체 패턴(210)과 상기 게이트 전극(230) 상에 위치할 수 있다. 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 외측으로 연장할 수 있다. 예를 들어, 상기 반도체 패턴(210)의 측면 및 상기 게이트 전극(230)의 측면은 상기 층간 절연막(240)에 의해 덮일 수 있다. 상기 제 2 박막 트랜지스터(T2)의 층간 절연막(240)은 상기 제 1 박막 트랜지스터(T1)의 층간 절연막(240)과 연결될 수 있다.
상기 층간 절연막(240)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 층간 절연막(240)은 실리콘 산화물(SiO) 및/또는 실리콘 질화물(SiN)을 포함할 수 있다. 상기 층간 절연막(240)은 다중층 구조일 수 있다.
상기 소스 전극(250)은 상기 층간 절연막(240) 상에 위치할 수 있다. 상기 소스 전극(250)은 상기 반도체 패턴(210)의 상기 소스 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 소스 전극(250)은 상기 반도체 패턴(210)의 상기 소스 영역과 중첩하는 영역을 포함할 수 있다. 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 상기 소스 영역을 부분적으로 노출하는 컨택홀을 포함할 수 있다.
상기 소스 전극(250)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 소스 전극(250)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo) 및 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 소스 전극(250)은 상기 게이트 전극(230)과 다른 물질을 포함할 수 있다.
상기 드레인 전극(260)은 상기 층간 절연막(240) 상에 위치할 수 있다. 상기 드레인 전극(260)은 상기 소스 전극(250)과 이격될 수 있다. 상기 드레인 전극(260)은 상기 반도체 패턴(210)의 상기 드레인 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 드레인 전극(260)은 상기 반도체 패턴(210)의 상기 드레인 영역과 중첩하는 영역을 포함할 수 있다. 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 상기 드레인 영역을 부분적으로 노출하는 컨택홀을 포함할 수 있다.
상기 드레인 전극(260)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 드레인 전극(260)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo) 및 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 드레인 전극(260)은 상기 게이트 전극(230)과 다른 물질을 포함할 수 있다. 상기 드레인 전극(260)은 상기 소스 전극(250)과 동일한 물질을 포함할 수 있다.
상기 제 1 박막 트랜지스터(T1)은 상기 게이트 신호에 의해 제어될 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(T1)의 게이트 전극(230)은 상기 게이트 라인(GL)과 전기적으로 연결될 수 있다. 상기 제 2 박막 트랜지스터(T2)의 게이트 전극(230)은 상기 제 1 박막 트랜지스터(T1)와 전기적으로 연결될 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(T1)는 상기 게이트 신호에 따라 상기 제 2 박막 트랜지스터(T2)의 게이트 전극(230)으로 상기 데이터 신호를 인가할 수 있다. 상기 제 2 박막 트랜지스터(T2)는 상기 데이터 신호에 대응하는 구동 전류를 상기 발광 영역(EA)으로 공급할 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(T2)는 상기 데이터 신호에 따라 상기 발광 영역(EA)을 상기 전원전압 공급라인(PL1)과 연결할 수 있다. 상기 스토리지 커패시터(Cst)는 한 프레임 동안 상기 제 2 박막 트랜지스터(T2)의 동작을 유지할 수 있다. 예를 들어, 상기 스토리지 커패시터(Cst)는 상기 제 2 박막 트랜지스터(T2)의 게이트 전극(230)과 드레인 전극(260) 사이에 연결될 수 있다.
상기 신호 배선들(GL, DL1-DL4, PL1, PL2, RL)은 리셋전압 공급라인(PL2) 및 리셋 라인(RL)을 더 포함할 수 있다. 상기 리셋전압 공급라인(PL2)은 각 화소 영역(R-PA, W-PA, B-PA, G-PA)에 리셋전압을 공급할 수 있다. 예를 들어, 상기 리셋전압 공급라인(PL2)은 상기 전원전압 공급라인(PL1)과 평행할 수 있다. 상기 리셋 라인(RL)은 리셋 신호를 전달할 수 있다. 각 화소 영역(R-PA, W-PA, B-PA, G-PA)의 구동 회로는 제 3 박막 트랜지스터(T3)를 더 포함할 수 있다. 상기 제 3 박막 트랜지스터(T3)는 상기 리셋 신호에 의해 제어될 수 있다. 상기 제 3 박막 트랜지스터(T3)는 상기 제 1 박막 트랜지스터(T1) 및 상기 제 2 박막 트랜지스터(T2)와 동일한 구조를 가질 수 있다. 예를 들어, 상기 제 3 박막 트랜지스터(T3)의 게이트 전극(230)은 상기 리셋 라인(RL)과 전기적으로 연결될 수 있다. 상기 리셋 라인(RL)은 상기 게이트 라인(GL)과 평행할 수 있다. 상기 제 3 박막 트랜지스터(T3)는 상기 리셋 신호에 따라 상기 스토리지 커패시터(Cst)를 초기화할 수 있다. 예를 들어, 상기 제 3 박막 트랜지스터(T3)는 상기 리셋 신호에 따라 상기 리셋전압 공급라인(PL2)과 상기 스토리지 커패시터(Cst) 사이를 연결할 수 있다.
상기 소자 기판(110)과 상기 구동 회로들 사이에는 버퍼층(130)이 위치할 수 있다. 상기 버퍼층(130)은 상기 구동 회로들을 향한 상기 소자 기판(110)의 상부면에 전체적으로 형성될 수 있다. 예를 들어, 상기 소자 기판(110)과 상기 제 1 박막 트랜지스터(T1) 사이에 위치하는 버퍼층(130)은 상기 소자 기판(110)과 상기 제 2 박막 트랜지스터(T2) 사이에 위치하는 버퍼층(130)과 연결될 수 있다. 상기 버퍼층(130)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 버퍼층(130)은 실리콘 산화물(SiO)을 포함할 수 있다.
상기 구동 회로들 상에는 하부 보호막(140)이 위치할 수 있다. 상기 하부 보호막(140)은 외부의 충격 및 수분에 의한 상기 구동 회로들의 손상을 방지할 수 있다. 예를 들어, 각 화소 영역(R-PA, W-PA, B-PA, G-PA) 내에 위치하는 상기 제 1 박막 트랜지스터(T1), 상기 제 2 박막 트랜지스터(T2) 및 상기 스토리지 커패시터(Cst)는 상기 하부 보호막(140)에 의해 덮일 수 있다. 상기 상기 하부 보호막(140)은 상기 소자 기판(110)과 대향하는 상기 구동 회로들의 상부면을 따라 연장할 수 있다. 예를 들어, 상기 하부 보호막(140)은 상기 층간 절연막(240)과 직접 접촉하는 영역을 포함할 수 있다. 상기 하부 보호막(140)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 보호막(140)은 실리콘 산화물(SiO) 또는 실리콘 질화물(SiN)을 포함할 수 있다.
상기 하부 보호막(140) 상에는 오버 코트층(150)이 위치할 수 있다. 상기 오버 코트층(150)은 절연성 물질을 포함할 수 있다. 상기 오버 코트층(150)은 상기 하부 보호막(140)과 다른 물질을 포함할 수 있다. 상기 오버 코트층(150)은 상대적으로 유동성이 높은 물질을 포함할 수 있다. 예를 들어, 상기 오버 코트층(150)은 유기 절연 물질을 포함할 수 있다.
상기 오버 코트층(150)은 단차 보상홈(150g) 및 돌출 영역들(150p)을 포함할 수 있다. 상기 돌출 영역들(150p)은 각 화소 영역(R-PA, W-PA, B-PA, G-PA)의 상기 발광 영역(EA) 내에 위치할 수 있다. 상기 돌출 영역들(150p)은 상기 단차 보상홈(150g)에 의해 정의될 수 있다. 예를 들어, 상기 단차 보상홈(150g)은 상기 돌출 영역들(150p)을 둘러쌀 수 있다. 각 화소 영역(R-PA, W-PA, B-PA, G-PA)의 구동 회로는 상기 오버 코트층(150)의 상기 단차 보상홈(150g)과 중첩할 수 있다.
상기 오버 코트층(150)은 각 화소 영역(R-PA, W-PA, B-PA, G-PA)의 구동 회로에 의한 해당 발광 영역(EA)의 높이 편차를 제거할 수 있다. 예를 들어, 상기 소자 기판(110)과 대향하는 각 돌출 영역(150p)의 상부면은 평평한 평면(flat surface)일 수 있다. 각 돌출 영역(150p)의 상부면은 인접한 돌출 영역(150p)의 상부면과 동면(coplanar)일 수 있다. 예를 들어, 상기 소자 기판(110)과 각 돌출 영역(150p)의 상부면 사이의 수직 거리는 동일할 수 있다.
상기 오버 코트층(150)은 상기 소자 기판(110)의 상기 비표시 영역(NEA) 상에 위치하는 오버 코트 분리홀(152h)을 더 포함할 수 있다. 상기 오버 코트 분리홀(152h)은 상기 하부 보호막(140)의 일부 영역을 노출할 수 있다. 예를 들어, 각 화소 영역(R-PA, W-PA, B-PA, G-PA) 상에 위치하는 오버 코트층(150)은 인접한 화소 영역(R-PA, W-PA, B-PA, G-PA) 상에 위치하는 오버 코트층(150)과 이격될 수 있다. 상기 적색 화소 영역(R-PA) 상에 위치하는 오버 코트층(150)은 인접한 백색 화소 영역(W-PA) 상에 위치하는 오버 코트층(150)과 분리될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치는 외부 충격 또는 수분에 의한 손상이 상기 오버 코트층(150)을 통해 인접한 화소 영역(R-PA, W-PA, B-PA, G-PA)으로 전달되는 것을 방지할 수 있다.
상기 오버 코트층(150)의 상기 돌출 영역들(150p) 상에는 발광 소자들(300R, 300W)이 위치할 수 있다. 상기 발광 소자들(300R, 300W)은 각 화소 영역(R-PA, W-PA, B-PA, G-PA)의 발광 영역(EA) 내에 위치할 수 있다. 예를 들어, 상기 발광 소자들(300R, 300W)은 상기 적색 화소 영역(R-PA)의 돌출 영역(150p) 상에 위치하는 적색 발광 소자(300R), 상기 백색 화소 영역(W-PA)의 돌출 영역(150p) 상에 위치하는 백색 발광 소자(300W), 상기 청색 화소 영역(B-PA)의 돌출 영역(150p) 상에 위치하는 청색 발광 소자 및 상기 녹색 화소 영역(G-PA)의 돌출 영역(150p) 상에 위치하는 녹색 발광 소자를 포함할 수 있다. 상기 발광 소자들(300R, 300W)은 특정한 색을 나타내는 빛을 방출할 수 있다. 예를 들어, 각각의 발광 소자(300R, 300W)은 해당 돌출 영역(150p)의 상부면 상에 순서대로 적층된 하부 전극(310R, 310W), 발광층(320R, 320W) 및 상부 전극(330R, 330W)을 포함할 수 있다.
상기 하부 전극(310R, 310W)은 해당 돌출 영역(150p)의 상부면과 직접 접촉할 수 있다. 상기 하부 전극(310R, 310W)은 해당 돌출 영역(150p)에 인접한 단차 보상홈(150g)의 측벽을 따라 연장할 수 있다. 예를 들어, 상기 하부 전극(310R, 310W)은 해당 돌출 영역(150p)에 인접한 단차 보상홈(150g) 내에 위치하는 단부를 포함할 수 있다.
상기 하부 전극(310R, 310W)은 도전성 물질을 포함할 수 있다. 상기 하부 전극(310R, 310W)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 하부 전극(310R, 310W)은 ITO 및 IZO와 같은 투명 도전성 물질로 형성된 투명 전극일 수 있다.
상기 발광층(320R, 320W)은 해당 발광 소자(300R, 300W)의 하부 전극(310R, 310W)과 상부 전극(330R, 330W) 사이의 전압 차에 대응하는 휘도의 빛을 생성할 수 있다. 예를 들어, 상기 발광층(320R, 320W)은 발광 물질을 포함하는 발광 물질층(Emission Material Layer; EML)을 포함할 수 있다. 상기 발광 물질은 유기 물질, 무기 물질 또는 하이브리드 물질을 포함할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 유기 물질로 형성된 발광층(320R, 320W)을 포함하는 유기 발광 표시 장치일 수 있다.
상기 발광층(320R, 320W)은 발광 효율을 높이기 위하여 다중층 구조일 수 있다. 예를 들어, 상기 발광층(320R, 320W)은 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL) 중 적어도 하나를 더 포함할 수 있다.
상기 상부 전극(330R, 330W)은 도전성 물질을 포함할 수 있다. 상기 상부 전극(330R, 330W)은 상기 하부 전극(310R, 310W)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 상부 전극(330R, 330W)은 상대적으로 반사율이 높은 금속을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광층(320R, 320W)에 의해 생성된 빛이 상기 하부 전극(310R, 310W) 및 상기 소자 기판(110)을 통해 외부로 방출될 수 있다.
상기 발광 소자(300R, 300W)는 해당 화소 영역(R-PA, W-PA, B-PA, G-PA) 내에 위치하는 구동 회로에 의해 제어될 수 있다. 예를 들어, 각 발광 소자(300R, 300W)의 하부 전극(310R, 310W)은 해당 화소 영역(R-PA, W-PA, B-PA, G-PA) 내에 위치하는 제 2 박막 트랜지스터(T2)의 드레인 전극(260)과 전기적으로 연결될 수 있다. 상기 오버 코트층(150)은 각 화소 영역(R-PA, W-PA, B-PA, G-PA) 내에 위치하는 제 2 박막 트랜지스터(T2)의 드레인 전극(260)을 부분적으로 노출하는 드레인 컨택홀들(151h)을 더 포함할 수 있다. 각각의 드레인 컨택홀(151h)은 해당 화소 영역(R-PA, W-PA, B-PA, G-PA)의 구동 영역(DA) 상에 위치할 수 있다. 예를 들어, 상기 드레인 컨택홀들(151h)은 상기 오버 코트층(150)의 상기 단차 보상홈(150g) 내에 위치할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 드레인 컨택홀(151h)에 의해 해당 화소 영역(R-PA, W-PA, B-PA, G-PA)의 발광 영역(EA)이 감소되지 않을 수 있다. 상기 하부 보호막(140)은 상기 드레인 컨택홀(151h)와 중첩하는 하부 컨택홀(140h)을 포함할 수 있다. 예를 들어, 상기 하부 전극(310R, 310W)은 상기 드레인 컨택홀(151h) 및 상기 하부 컨택홀(140h)을 통해 해당 드레인 전극(260)과 직접 접촉할 수 있다.
각각의 발광 소자(300R, 300W)는 인접한 발광 소자(300R, 300W)와 독립적으로 구동될 수 있다. 각 발광 소자(300R, 300W)의 하부 전극(310R, 310W)은 인접한 발광 소자(300R, 300W)의 하부 전극(310R, 310W)과 절연될 수 있다. 예를 들어, 상기 적색 발광 소자(300R)의 하부 전극(310R)은 인접한 백색 발광 소자(300W)의 하부 전극(310W)과 분리될 수 있다. 상기 하부 전극들(310R, 310W) 사이에는 뱅크 절연막(160)이 위치할 수 있다. 예를 들어, 상기 뱅크 절연막(160)은 각 하부 전극(310R, 310W)의 단부를 덮을 수 있다. 상기 발광층(320R, 320W) 및 상기 상부 전극(330R, 330W)은 상기 뱅크 절연막(160)에 의해 노출된 해당 하부 전극(310R, 310W)의 일부 영역 상에 적층될 수 있다.
상기 뱅크 절연막(160)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(160)은 유기 절연 물질을 포함할 수 있다. 상기 뱅크 절연막(160)은 상기 오버 코트층(150)과 다른 물질을 포함할 수 있다.
상기 뱅크 절연막(160)은 상기 오버 코트층(150)의 상기 단차 보상홈(150g) 내에 위치할 수 있다. 각 화소 영역(R-PA, W-PA, B-PA, G-PA)의 돌출 영역(150p)은 상기 뱅크 절연막(160)과 중첩하지 않을 수 있다. 예를 들어, 각 화소 영역(R-PA, W-PA, B-PA, G-PA)의 돌출 영역(150p) 상에 위치하는 상기 하부 전극(310R, 310W)의 모든 영역은 상기 뱅크 절연막(160)에 의해 노출될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 화소 영역(R-PA, W-PA, B-PA, G-PA)의 발광 영역(EA)이 최대화될 수 있다.
상기 소자 기판(110)과 대향하는 상기 뱅크 절연막(160)의 상부면(160S)은 평평한 평면일 수 있다. 예를 들어, 상기 뱅크 절연막(160)에 의해 노출된 상기 하부 전극(310R, 310W)의 일부 영역은 상기 뱅크 절연막(160)의 상부면(160S)과 동면(coplanar)인 상부면(310RS)을 포함할 수 있다. 상기 소자 기판(110)과 상기 뱅크 절연막(160)의 상부면(160S) 사이의 수직 거리는 상기 소자 기판(110)과 상기 돌출 영역(150p) 상에 위치하는 상기 하부 전극(310R, 310W)의 상부면(310RS) 사이의 수직 거리와 동일할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 뱅크 절연막(160)과 상기 오버 코트층(150)의 돌출 영역(150p) 사이의 높이 편차가 감소될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 뱅크 절연막(160)에 의한 상기 상부 전극(330R, 330W)의 높이 편차가 감소될 수 있다.
상기 뱅크 절연막(160)은 상기 소자 기판(110)의 상기 비표시 영역(NEA) 상에 위치하는 뱅크 분리홀(160h)을 포함할 수 있다. 상기 뱅크 분리홀(160h)은 상기 하부 보호막(140)의 일부 영역을 노출할 수 있다. 예를 들어, 상기 적색 발광 소자(300R)의 하부 전극(310R)의 단부를 덮는 뱅크 절연막(160)은 상기 백색 발광 소자(300W)의 하부 전극(310W)의 단부를 덮는 뱅크 절연막(160)과 이격될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치는 외부 충격 또는 수분에 의한 손상이 상기 뱅크 절연막(160)을 통해 인접한 화소 영역(R-PA, W-PA, B-PA, G-PA)으로 전달되는 것을 방지할 수 있다.
상기 뱅크 분리홀(160h)은 상기 오버 코트 분리홀(152h)과 중첩할 수 있다. 상기 뱅크 분리홀(160h)의 크기는 상기 오버 코트 분리홀(152h)의 크기보다 작을 수 있다. 예를 들어, 상기 뱅크 분리홀(160h)은 상기 오버 코트 분리홀(152h) 내에 위치할 수 있다. 상기 오버 코트 분리홀(152h)의 측벽은 상기 뱅크 절연막(160)에 의해 덮일 수 있다. 상기 뱅크 절연막(160)은 상기 오버 코트층(150)보다 낮은 투습율을 가질 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 오버 코트 분리홀(152h)의 측벽을 통한 외부 수분의 침투가 차단될 수 있다.
상기 발광 소자들(300R, 300W)은 동일한 색을 나타내는 빛을 방출할 수 있다. 예를 들어, 상기 적색 발광 소자(300R), 상기 백색 발광 소자(300W), 상기 청색 발광 소자 및 상기 녹색 발광 소자는 백색을 나타내는 빛을 방출할 수 있다. 각 발광 소자(300R, 300W)의 발광층(320R, 320W)은 인접한 발광 소자(300R, 300W)의 발광층(320R, 320W)과 연결될 수 있다. 예를 들어, 상기 발광층(320R, 320W)은 상기 뱅크 절연막(160) 상으로 연장할 수 있다. 상기 발광층(320R, 320W)은 상기 뱅크 절연막(160)의 상부면(160S)과 직접 접촉할 수 있다. 예를 들어, 상기 소자 기판(110)을 향한 상기 발광층(320R, 320W)의 하부면은 평평한 평면일 수 있다. 상기 상부 전극(330R, 330W)은 상기 발광층(320R, 320W)을 따라 연장할 수 있다. 예를 들어, 각 발광 소자(300R, 300W)의 상부 전극(330R, 330W)은 인접한 발광 소자(300R, 300W)의 상부 전극(330R, 330W)과 연결될 수 있다. 상기 소자 기판(110)을 향한 상기 상부 전극(330R, 330W)의 하부면은 평평한 평면일 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 외력에 의한 상기 상부 전극(330R, 330W)의 박리 및/또는 손상이 방지될 수 있다.
상기 뱅크 분리홀(160h)의 측벽은 상기 상부 전극(330R, 330W)에 의해 덮일 수 있다. 예를 들어, 상기 적색 발광 소자(300R)의 상부 전극(330R) 및 상기 백색 발광 소자(300W)의 상부 전극(330W)은 상기 적색 화소 영역(R-PA)과 상기 백색 화소 영역(W-PA) 사이에 위치하는 상기 뱅크 분리홀(160h)의 측벽 상으로 연장할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 뱅크 분리홀(160h)의 측벽을 통한 외부 수분의 침투가 효과적으로 차단될 수 있다. 또한, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 발광층(320R, 320W)으로부터 인접한 화소 영역(R-PA, W-PA, B-PA, G-PA) 방향으로 방출된 빛이 상기 뱅크 분리홀(160h)의 측벽을 덮는 상기 상부 전극(330R, 330W)에 의해 해당 화소 영역(R-PA, W-PA, B-PA, G-PA)의 내측 방향으로 반사될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 광추출 효율이 향상될 수 있다.
상기 적색 화소 영역(R-PA), 상기 청색 화소 영역(B-PA) 및 상기 녹색 화소 영역(G-PA)은 컬러 필터(400R, 400B, 400G)를 포함할 수 있다. 예를 들어, 상기 적색 발광 소자(300R), 상기 청색 발광 소자 및 상기 녹색 발광 소자로부터 방출된 빛은 해당 컬러 필터(400R, 400B, 400G)를 통과하여 외부로 방출될 수 있다. 상기 컬러 필터(400R, 400B, 400G)는 상기 하부 보호막(140)과 상기 오버 코트층(150) 사이에 위치할 수 있다. 상기 컬러 필터(400R, 400B, 400G)에 의한 단차는 상기 오버 코트층(150)에 의해 제거될 수 있다.
상기 컬러 필터(400R, 400B, 400G)는 각 화소 영역(R-PA, W-PA, B-PA, G-PA)의 돌출 영역(150p)과 중첩할 수 있다. 상기 컬러 필터(400R, 400B, 400G)의 수평 폭은 해당 돌출 영역(150p)의 수평 폭보다 클 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치는 각 발광 소자(300R, 300W)에 의한 빛이 해당 컬러 필터(400R, 400B, 400G)를 통과하지 않고 방출되는 것을 방지할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 빛샘이 방지될 수 있다.
상기 발광 소자들(300R, 300W) 상에는 상부 보호막(170)이 위치할 수 있다. 상기 상부 보호막(170)은 외부 충격 및 수분에 의한 상기 발광 소자들(300R, 300W)의 손상을 방지할 수 있다. 상기 상부 보호막(170)은 상기 상부 전극(330R, 330W)을 따라 연장할 수 있다. 상기 상부 보호막(170)은 절연성 물질을 포함할 수 있다. 상기 상부 보호막(170)은 다중층 구조일 수 있다. 예를 들어, 상기 상부 보호막(170)은 무기 물질로 형성된 무기 절연막들 사이에 유기 물질로 형성된 유기 절연막이 위치하는 구조일 수 있다.
상기 상부 보호막(170) 상에는 봉지층(180)이 위치할 수 있다. 상기 봉지층(180)은 외부 충격 및 수분에 의한 상기 발광 소자들(300R, 300W)의 손상을 방지할 수 있다. 상기 봉지층(180)은 다중층 구조일 수 있다. 예를 들어, 상기 봉지층(180)은 상기 상부 보호막(170) 상에 위치하는 하부 봉지층(181) 및 상기 하부 봉지층(181) 상에 위치하는 상부 봉지층(182)을 포함할 수 있다. 상기 상부 봉지층(182) 내에는 흡습 물질을 포함하는 흡습 입자들(182p)이 분산될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 흡습 입자들(182p)의 팽창에 의해 상기 발광 소자들(300R, 300W)에 가해지는 압력(stress)이 상기 하부 봉지층(181)에 의해 완화될 수 있다.
상기 하부 봉지층(181) 및 상기 상부 봉지층(182)은 절연성 물질을 포함할 수 있다. 상기 하부 봉지층(181) 및 상기 상부 봉지층(182)은 경화 공정이 필요하지 않은 물질을 포함할 수 있다. 예를 들어, 상기 하부 봉지층(181) 및 상기 상부 봉지층(182)은 올레핀(olefin)계 물질을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 봉지층(180)의 형성 공정에 의한 상기 발광 소자들(300R, 300W)의 열화가 방지될 수 있다. 상기 하부 봉지층(181)은 상기 상부 봉지층(182)과 다른 물질을 포함할 수 있다.
상기 봉지층(180) 상에는 봉지 기판(190)이 위치할 수 있다. 상기 봉지 기판(190)은 상기 봉지층(180)에 의해 상기 발광 소자들(300R, 300W)을 포함하는 상기 소자 기판(110)과 결합될 수 있다. 상기 봉지 기판(190)은 상기 소자 기판(110)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 봉지 기판(190)은 일정한 경도를 갖는 물질을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 외부 충격에 의한 상기 발광 소자들(300R, 300W)의 손상이 방지될 수 있다.
상기 봉지 기판(600)은 영상을 구현하는 동작에서 상기 발광 소자들(300R, 300W) 및/또는 각 화소 영역(R-PA, W-PA, B-PA, G-PA) 내에 위치하는 구동 회로들로부터 발생한 열의 방출 경로를 제공할 수 있다. 예를 들어, 상기 봉지 기판(190)은 알루미늄(Al), 니켈(Ni) 및 철(Fe)과 같이 상대적으로 열전도율이 높은 금속을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광 소자들(300R, 300W) 및/또는 상기 구동 회로들에 의해 생성된 열에 의한 상기 발광 소자들(300R, 300W)의 열화가 방지될 수 있다.
결과적으로, 본 발명의 실시 예에 따른 디스플레이 장치는 소자 기판(110)과 발광 소자들(300R, 300W) 사이에 위치하는 오버 코트층(150)이 단차 보상홈(150g)을 포함하고, 각 하부 전극(310R, 310W)의 단부를 덮는 뱅크 절연막(160)이 상기 단차 보상홈(150g) 내에 위치하며, 발광층(320R, 320W)을 향한 상기 뱅크 절연막(160)의 상부면(160S)이 평평한 평면일 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 뱅크 절연막(160)에 의한 상부 전극(330R, 330W)의 높이 편차가 최소화될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 높이 편차 및/또는 외력에 의한 상부 전극(330R, 330W)의 박리 및/또는 손상이 방지될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 오버 코트층(150)이 각 화소 영역(R-PA, W-PA, B-PA, G-PA) 내에 위치하는 돌출 영역(150p) 및 상기 돌출 영역(150p)의 외측에 위치하는 단차 보상홈(150g)을 포함하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 오버 코트층(150)의 단차 보상홈(150g)이 각 화소 영역(R-PA, W-PA, B-PA, G-PA) 내에 위치하는 해당 하부 전극(310R, 310W)의 가장 자리를 따라 연장하는 폐쇄 루프(closed loop) 형상일 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 구동 회로들에 의한 높이 편차를 충분히 감소하며, 뱅크 절연막(160)에 의한 상부 전극(330R, 330W)의 높이 편차를 최소화할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 단일층 구조인 오버 코트층(150)이 뱅크 절연막(160)을 위한 단차 보상홈(150g)을 포함하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 다른 디스플레이 장치에서는 하부 보호막(140) 상에 크기가 다른 오버 코트층들(150)을 적층하여 뱅크 절연막(160)에 의한 상부 전극(330R)의 높이 편차를 감소할 수 있다. 예를 들어, 도 3a 및 3b에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 오버 코트층(150)이 제 1 영역(r1) 및 제 2 영역(r2)을 포함하는 제 1 오버 코트층(151) 및 상기 제 1 오버 코트층(151)의 상기 제 1 영역(r1) 상에 위치하는 제 2 오버 코트층(152)의 적층 구조일 수 있다. 상기 제 2 영역(r2)은 상기 제 1 영역(r1)의 외측에 위치할 수 있다. 상기 제 2 오버 코트층(152)은 상기 제 1 오버 코트층(151)의 상기 제 2 영역(r2)을 노출할 수 있다. 뱅크 절연막(160)은 상기 제 1 오버 코트층(151)의 상기 제 2 영역(r2) 상에 위치할 수 있다. 각 화소 영역(R-EA, W-EA)의 하부 전극(310R, 310W)은 상기 제 1 오버 코트층(151)의 상기 제 1 영역(r1) 상에 위치할 수 있다. 각 하부 전극(310R)은 상기 제 1 오버 코트층(151)의 상기 제 2 영역(r2)과 상기 뱅크 절연막(160) 사이로 연장할 수 있다. 상기 제 1 오버 코트층(151)의 상기 제 2 영역(r2)과 발광층(320R) 사이의 수직 거리는 상기 제 2 오버 코트층(152)의 두께와 해당 하부 전극(310R)의 두께의 합과 동일한 값일 수 있다. 상기 제 2 오버 코트층(152)은 상기 제 1 오버 코트층(151)과 다른 물질을 포함할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 식각 공정의 편차에 따른 상부 전극(330R)의 높이 편차가 최소화될 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상부 전극(330R)의 박리 및/또는 손상이 효과적으로 방지될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 뱅크 절연막(160)이 소자 기판(110)의 비표시 영역(NEA) 상에 위치하는 뱅크 분리홀(160h)을 포함하는 것으로 설명된다. 그러나, 도 4에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 뱅크 절연막(160)이 인접한 화소 영역(R-PA, W-PA) 사이의 공간을 완전히 채울 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 인접한 화소 영역(R-PA, W-PA) 상에 위치하는 발광 소자들(300R, 300W) 사이가 충분히 절연될 수 있다.
도 5a 내지 11a 및 5b 내지 11b는 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법을 순차적으로 나타낸 도면들이다. 도 10c는 도 10a의 K 영역을 확대한 도면이다.
도 2a, 2b, 5a 내지 11a, 5b 내지 11b 및 10c를 참조하여 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법을 설명한다. 먼저, 도 5a 및 5b에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 소자 기판(110) 상에 버퍼층(130)을 형성하는 단계, 상기 버퍼층(130) 상에 데이터 라인(DL1, DL2)를 포함하는 신호 배선들을 형성하는 단계, 상기 버퍼층(130) 상에 신호 배선들과 전기적으로 연결되는 박막 트랜지스터(T2)를 포함하는 구동 회로를 형성하는 단계, 상기 신호 배선들 및 상기 구동 회로가 형성된 상기 소자 기판(110)의 전면 상에 하부 보호막(140)을 형성하는 단계, 상기 하부 보호막(140) 상에 컬러 필터(400R)를 형성하는 단계 및 상기 컬러 필터(400R)를 덮는 오버 코트층(150)을 형성하는 단계를 포함할 수 있다.
상기 박막 트랜지스터(T2)는 반도체 패턴(210), 게이트 절연막(220), 게이트 전극(230), 층간 절연막(240), 소스 전극(250) 및 드레인 전극(260)을 포함할 수 있다. 상기 하부 보호막(140)을 형성하는 단계는 상기 하부 보호막(140)에 상기 드레인 전극(260)의 일부 영역을 노출하는 하부 컨택홀(140h)을 형성하는 단계를 포함할 수 있다.
상기 오버 코트층(150)을 형성하는 단계는 상기 구동 회로 및 상기 신호 배선들에 의한 단차를 제거하는 단계를 포함할 수 있다. 예를 들어, 상기 소자 기판(110)과 대향하는 상기 오버 코트층(150)의 상부면은 평평한 평면(flat surface)일 수 있다.
도 6a 및 6b에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 오버 코트층(150) 상에 하프톤 마스크(910)를 배치하는 단계를 포함할 수 있다.
상기 하프톤 마스크(910)는 제 1 차광 영역(911), 제 1 투광 영역(912) 및 반투과 영역(913)을 포함할 수 있다. 상기 제 1 차광 영역(911)은 빛을 차단할 수 있다. 상기 제 1 투광 영역(912)은 빛을 투과할 수 있다. 예를 들어, 상기 제 1 투광 영역(912)은 후속 공정에 의해 드레인 컨택홀 및 오버 코트 분리홀이 형성될 영역과 중첩할 수 있다. 상기 반투과 영역(913)은 빛의 일부를 차단할 수 있다. 예를 들어, 상기 반투과 영역(913)은 후속 공정에 의해 단차 보상홈이 형성될 영역과 중첩할 수 있다.
도 7a 및 7b에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 하프톤 마스크(910)를 이용하여 상기 오버 코트층(150)에 단차 보상홈(150g), 드레인 컨택홀(151h) 및 오버 코트 분리홀(152h)을 형성하는 단계를 포함할 수 있다.
상기 드레인 컨택홀(151h)은 상기 박막 트랜지스터(T2)의 드레인 전극(260)을 부분적으로 노출할 수 있다. 예를 들어, 상기 드레인 컨택홀(151h)은 상기 하부 컨택홀(140)과 중첩할 수 있다. 상기 오버 코트 분리홀(152h)는 인접한 화소 영역(R-PA, W-PA) 사이에 위치하는 비표시 영역(NEA) 상에 형성될 수 있다.
상기 단차 보상홈(150g), 드레인 컨택홀(151h) 및 오버 코트 분리홀(152h)을 형성하는 단계는 상기 하프톤 마스크(910)를 이용하여 상기 오버 코트층(150)을 노광 및 현상하는 단계를 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법에서는 상기 단차 보상홈(150g), 상기 드레인 컨택홀(151h) 및 상기 오버 코트 분리홀(152h)이 동시에 형성될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법에서는 상기 단차 보상홈(150g)의 형성에 의해 마스크의 수가 증가하지 않을 수 있다.
도 8a 및 8b에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 드레인 컨택홀(151h) 및 상기 단차 보상홈(150g)을 포함하는 상기 오버 코트층(150)의 상부면 상에 하부 전극들(310R, 310W)을 형성하는 단계를 포함할 수 있다.
상기 하부 전극들(310R, 310W)을 형성하는 단계는 상기 오버 코트층(150)의 상부면 상에 도전성 물질층을 형성하는 단계 및 상기 도전성 물질층을 패터닝하는 단계를 포함할 수 있다. 상기 하부 전극들(310R, 310W)은 서로 이격될 수 있다. 예를 들어, 각 하부 전극(310R, 310W)은 상기 오버 코트층(150)의 단차 보상홈(150g) 내에 위치하는 단부를 포함할 수 있다.
도 9a 및 9b에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 하부 전극들(310R, 310W)이 형성된 상기 소자 기판(110)의 전면 상에 절연 물질층(161)을 형성하는 단계를 포함할 수 있다.
상기 절연 물질층(161)은 절연성 물질로 형성될 수 있다. 예를 들어, 상기 절연 물질층(161)은 유기 절연 물질로 형성될 수 있다. 상기 절연 물질층(161)은 상기 오버 코트층(150)보다 낮은 투습율을 가질 수 있다. 상기 절연 물질층(161)은 일정한 두께로 형성될 수 있다.
도 10a 내지 10c에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 절연 물질층(161) 상에 멀티톤 마스크(920)를 배치하는 단계를 포함할 수 있다.
상기 멀티톤 마스크(920)는 제 2 차광 영역(921), 제 2 투광 영역(922) 및 멀티톤 영역(923)을 포함할 수 있다. 상기 제 2 차광 영역(921) 및 상기 멀티톤 영역(923)은 후속 공정에 의해 뱅크 절연막이 형성될 영역과 중첩할 수 있다.
상기 멀티톤 영역(923) 내에는 투과율이 다른 다수의 영역들(TA1-Tan)이 순차적으로 위치할 수 있다. 예를 들어, 상기 멀티톤 영역(923)과 중첩하는 평평한 영역은 노광 및 현상에 의해 경사면이 될 수 있다. 상기 멀티톤 영역(923)과 중첩하는 경사면은 노광 및 현상에 의해 평평한 평면이 될 수 있다. 예를 들어, 상기 멀티톤 영역(923)의 투과율 변화폭은 경사면의 경사각과 비례할 수 있다.
도 11a 및 11b에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 멀티톤 마스크(920)를 이용하여 뱅크 절연막(160)을 형성하는 단계를 포함할 수 있다.
상기 뱅크 절연막(160)을 형성하는 단계는 상기 멀티톤 마스크(920)를 이용하여 상기 절연 물질층(161)을 노광 및 현상하는 단계를 포함할 수 있다. 상기 뱅크 절연막(160)을 형성하는 단계는 상기 뱅크 절연막(160)의 상부면을 평탄화하는 단계를 포함할 수 있다. 예를 들어, 상기 멀티톤 마스크(920)의 상기 멀티톤 영역(923)은 상기 절연 물질층(161)의 경사면과 중첩할 수 있다. 상기 멀티톤 영역(923)의 투과율 변화폭은 상기 절연 물질층(161)의 경사면의 경사각과 비례할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법에서는 상기 멀티톤 마스크(920)을 이용한 노광 및 현상에 의해 상기 소자 기판(110)과 대향하는 상기 뱅크 절연막(160)의 상부면이 평평한 평면이 될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법에서는 마스크의 추가 없이 및/또는 공정의 추가 없이 상기 뱅크 절연막(160)의 상부면이 평탄화될 수 있다.
상기 뱅크 절연막(160)의 상부면을 평탄화하는 단계는 상기 뱅크 절연막의 상부면을 상기 소자 기판과 대향하는 상기 하부 전극의 상부면과 동면(coplanar)으로 형성하는 단계를 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법에서는 후속 공정에 의해 형성될 상부 전극의 높이 편차가 최소화될 수 있다.
도 2a 및 2b에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 하부 전극들(310R, 310W) 및 상기 뱅크 절연막(160) 상에 발광층(320R, 320W) 및 상부 전극(330R, 330W)을 적층하는 단계, 상기 상부 전극(330R, 330W) 상에 상부 보호막(170)을 형성하는 단계 및 봉지층(180)을 이용하여 봉지 기판(190)을 부착하는 단계를 포함할 수 있다.
결과적으로, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법에서는 오버 코트층(150)에 단차 보상홈(150g)을 형성하고, 상기 단차 보상홈(150g) 내에 하부 전극(310R, 310W)의 단부를 덮는 뱅크 절연막(160)을 형성하되, 상기 뱅크 절연막(160)의 상부면을 평평한 평면으로 형성함으로써, 상부 전극(330R, 330W)의 높이 편차를 최소화할 수 있다. 또한, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법에서는 하프톤 마스크(910) 및 멀티톤 마스크(920)을 이용하여 마스크의 추가 및 공정의 추가 없이 뱅크 절연막(160)에 의한 상부 전극(330R, 330W)의 높이 편차를 감소할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법에서는 공정 효율의 저하 없이, 발광 소자(300R, 300W)의 수명 및 신뢰성이 향상될 수 있다.
110: 소자 기판 150: 오버 코트층
150g: 단차 보상홈 160: 뱅크 절연막
180: 봉지층 190: 봉지 기판
300R, 300W, 300B, 300G: 발광 소자

Claims (20)

  1. 소자 기판 상에 위치하고, 단차 보상홈을 포함하는 오버 코트층;
    상기 오버 코트층 상에 위치하고, 단부가 상기 단차 보상홈 내에 위치하는 제 1 하부 전극;
    상기 오버 코트층의 상기 단차 보상홈 내에 위치하고, 상기 제 1 하부 전극의 단부를 덮는 뱅크 절연막;
    상기 뱅크 절연막에 의해 노출된 상기 제 1 하부 전극의 일부 영역 상에 위치하는 발광층; 및
    상기 발광층 상에 위치하는 상부 전극을 포함하되,
    상기 발광층을 향한 상기 뱅크 절연막의 상부면은 평평한 평면(flat surface)인 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 뱅크 절연막의 상부면은 상기 발광층을 향한 상기 제 1 하부 전극의 상부면과 동면(coplanar)인 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 오버 코트층의 상기 단차 보상홈은 상기 제 1 하부 전극의 가장 자리를 따라 연장하는 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 소자 기판과 상기 오버 코트층 사이에 위치하는 박막 트랜지스터를 더 포함하되,
    상기 오버 코트층은 상기 박막 트랜지스터의 드레인 전극을 부분적으로 노출하는 드레인 컨택홀을 포함하고,
    상기 드레인 컨택홀은 상기 단차 보상홈 내에 위치하는 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 오버 코트층 상에 위치하고, 상기 제 1 하부 전극과 이격되는 제 2 하부 전극을 더 포함하되,
    상기 뱅크 절연막은 상기 제 1 하부 전극과 상기 제 2 하부 전극 사이에 위치하는 뱅크 분리홀을 포함하는 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 상부 전극은 상기 뱅크 분리홀의 측벽 상으로 연장하는 디스플레이 장치.
  7. 제 5 항에 있어서,
    상기 오버 코트층은 상기 뱅크 분리홀과 중첩하는 오버 코트 분리홀을 더 포함하는 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 뱅크 절연막은 상기 오버 코트층보다 낮은 투습율을 가지며,
    상기 오버 코트 분리홀의 측벽은 상기 뱅크 절연막에 의해 덮이는 디스플레이 장치.
  9. 소자 기판 상에 위치하고, 제 1 영역 및 상기 제 1 영역의 외측에 위치하는 제 2 영역을 포함하는 제 1 오버 코트층;
    상기 제 1 오버 코트층의 상기 제 1 영역 상에 위치하는 제 2 오버 코트층;
    상기 제 2 오버 코트층 상에 위치하고, 상기 제 1 오버 코트층의 상기 제 2 영역 상으로 연장하는 발광층;
    상기 제 1 오버 코트층의 상기 제 2 영역과 상기 발광층 사이에 위치하는 뱅크 절연막;
    상기 제 2 오버 코트층과 상기 발광층 사이에 위치하고, 상기 제 1 오버 코트층과 상기 뱅크 절연막 사이로 연장하는 하부 전극; 및
    상기 발광층 상에 위치하는 상부 전극을 포함하되,
    상기 소자 기판을 향한 상기 발광층의 하부면은 평평한 평면인 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 제 1 오버 코트층의 상기 제 2 영역과 상기 발광층 사이의 수직 거리는 상기 제 2 오버 코트층의 두께와 상기 하부 전극의 두께를 합한 값과 동일한 디스플레이 장치.
  11. 제 9 항에 있어서,
    상기 소자 기판과 상기 제 1 오버 코트층 사이에 위치하는 컬러 필터를 더 포함하되,
    상기 컬러 필터는 상기 제 2 오버 코트층과 중첩하는 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 컬러 필터의 수평 폭은 상기 제 2 오버 코트층의 수평 폭보다 큰 디스플레이 장치.
  13. 제 9 항에 있어서,
    상기 제 2 오버 코트층은 상기 제 1 오버 코트층과 다른 물질을 포함하는 디스플레이 장치.
  14. 제 9 항에 있어서,
    상기 상부 전극 상에 위치하는 봉지층; 및
    상기 봉지층 상에 위치하는 봉지 기판을 더 포함하되,
    상기 봉지 기판의 열전도율은 상기 소자 기판의 열전도율보다 높은 디스플레이 장치.
  15. 소자 기판 상에 단차 보상홈을 포함하는 오버 코트층을 형성하는 단계;
    상기 오버 코트층 상에 위치하고, 상기 단차 보상홈의 측벽을 따라 연장하는 하부 전극을 형성하는 단계;
    상기 하부 전극이 형성된 상기 소자 기판의 전면 상에 절연 물질층을 형성하는 단계;
    상기 절연 물질층을 선택적으로 식각하여, 상기 단차 보상홈 내에 상기 하부 전극의 단부를 덮는 뱅크 절연막을 형성하는 단계;
    상기 뱅크 절연막에 의해 노출된 상기 하부 전극의 일부 영역 상에 발광층을 형성하는 단계; 및
    상기 발광층 상에 상부 전극을 형성하는 단계를 포함하되,
    상기 뱅크 절연막을 형성하는 단계는 상기 소자 기판과 대향하는 상기 뱅크 절연막의 상부면을 평탄화하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 뱅크 절연막의 상부면을 평탄화하는 단계는 상기 뱅크 절연막의 상부면을 상기 소자 기판과 대향하는 상기 하부 전극의 상부면과 동면(coplanar)으로 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  17. 제 15 항에 있어서,
    상기 뱅크 절연막을 형성하는 단계는 상기 절연 물질층 상에 차광 영역, 투광 영역 및 상기 차광 영역과 상기 투광 영역 사이에 위치하는 멀티톤 영역을 포함하는 마스크를 배치하는 단계 및 상기 마스크를 이용하여 상기 절연 물질층을 노광하는 단계를 포함하되,
    상기 마스크의 상기 멀티톤 영역은 상기 절연 물질층의 경사면과 중첩하고,
    상기 멀티톤 영역의 투과율은 상기 차광 영역으로부터 상기 투광 영역 방향으로 갈수록 순차적으로 변화하는 디스플레이 장치의 제조 방법.
  18. 제 17 항에 있어서,
    상기 차광 영역은 상기 단차 보상홈의 바닥멱과 중첩하되,
    상기 멀티톤 영역의 투과율 변화폭은 상기 절연 물질층의 경사면의 경사각과 비례하는 디스플레이 장치의 제조 방법.
  19. 제 15 항에 있어서,
    상기 소자 기판과 상기 오버 코트층 사이에 박막 트랜지스터를 형성하는 단계를 더 포함하되,
    상기 오버 코트층을 형성하는 단계는 상기 단차 보상홈 내에 상기 박막 트랜지스터의 드레인 전극을 부분적으로 노출하는 드레인 컨택홀을 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  20. 제 19 항에 있어서,
    상기 드레인 컨택홀은 상기 단차 보상홈과 동시에 형성되는 디스플레이 장치의 제조 방법.
KR1020180111585A 2018-09-18 2018-09-18 오버 코트층 상에 위치하는 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법 KR102634180B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180111585A KR102634180B1 (ko) 2018-09-18 2018-09-18 오버 코트층 상에 위치하는 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법
CN201910882005.4A CN110911418B (zh) 2018-09-18 2019-09-18 在涂覆层上具有发光器件的显示设备及其形成方法
US16/574,510 US11171191B2 (en) 2018-09-18 2019-09-18 Display apparatus having a light-emitting device on an over-coat layer, and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180111585A KR102634180B1 (ko) 2018-09-18 2018-09-18 오버 코트층 상에 위치하는 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200032496A true KR20200032496A (ko) 2020-03-26
KR102634180B1 KR102634180B1 (ko) 2024-02-06

Family

ID=69773079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180111585A KR102634180B1 (ko) 2018-09-18 2018-09-18 오버 코트층 상에 위치하는 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US11171191B2 (ko)
KR (1) KR102634180B1 (ko)
CN (1) CN110911418B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969025A (zh) * 2020-08-28 2020-11-20 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100002041A (ko) * 2008-06-24 2010-01-06 엘지디스플레이 주식회사 발광 표시 패널 및 그의 제조 방법
KR20130044383A (ko) * 2010-04-19 2013-05-03 파나소닉 주식회사 유기 ｅｌ 표시 패널 및 이를 구비한 유기 ｅｌ 표시 장치 및 유기 ｅｌ 표시 패널의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496425B1 (ko) * 2003-05-30 2005-06-17 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그의 제조방법
EP2139041B1 (en) * 2008-06-24 2015-08-19 LG Display Co., Ltd. Luminescence display panel and method for fabricating the same
JP6104099B2 (ja) * 2013-08-21 2017-03-29 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP2015049947A (ja) * 2013-08-29 2015-03-16 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
CN107452893B (zh) * 2016-05-31 2020-04-14 乐金显示有限公司 有机发光显示装置
KR20180062284A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180068552A (ko) * 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100002041A (ko) * 2008-06-24 2010-01-06 엘지디스플레이 주식회사 발광 표시 패널 및 그의 제조 방법
KR20130044383A (ko) * 2010-04-19 2013-05-03 파나소닉 주식회사 유기 ｅｌ 표시 패널 및 이를 구비한 유기 ｅｌ 표시 장치 및 유기 ｅｌ 표시 패널의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969025A (zh) * 2020-08-28 2020-11-20 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN111969025B (zh) * 2020-08-28 2023-08-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
KR102634180B1 (ko) 2024-02-06
US20200091260A1 (en) 2020-03-19
US11171191B2 (en) 2021-11-09
CN110911418A (zh) 2020-03-24
CN110911418B (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
CN109599500B (zh) 包括具有高热导率的封装基板的有机发光显示装置
TWI755961B (zh) 具有發光裝置及觸控結構的觸控顯示設備
KR102666206B1 (ko) 컬러 필터를 포함하는 디스플레이 장치
KR102448068B1 (ko) 블랙 뱅크 절연막을 포함하는 유기 발광 표시 장치
CN109428001B (zh) 具有封装层的有机发光显示设备
EP3640992B1 (en) Display apparatus having a light-emitting device
US11894506B2 (en) Display apparatus having a pad spaced away from an encapsulating element and a black matrix on the encapsulating element
KR102634180B1 (ko) 오버 코트층 상에 위치하는 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법
CN111244139B (zh) 具有滤色器和遮光元件的显示装置
US11239284B2 (en) Display device having a color filter
US10916177B2 (en) Display apparatus having a unit pixel composed of four sub-pixels
KR20230089119A (ko) 산화물 반도체를 포함하는 디스플레이 장치
KR102462530B1 (ko) 비발광 영역 상에 위치하는 신호 배선을 포함하는 유기 발광 표시 장치
TWI835233B (zh) 具有氧化物半導體的顯示設備
US11730016B2 (en) Display apparatus having driving circuit and light emitting device
US20230217712A1 (en) Display apparatus having a storage capacitor
US20230217761A1 (en) Display apparatus having a storage capacitor
CN107452765A (zh) 具有堤状物绝缘层的有机发光显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant