KR20230111658A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230111658A
KR20230111658A KR1020220006801A KR20220006801A KR20230111658A KR 20230111658 A KR20230111658 A KR 20230111658A KR 1020220006801 A KR1020220006801 A KR 1020220006801A KR 20220006801 A KR20220006801 A KR 20220006801A KR 20230111658 A KR20230111658 A KR 20230111658A
Authority
KR
South Korea
Prior art keywords
area
disposed
region
adjacent
component
Prior art date
Application number
KR1020220006801A
Other languages
English (en)
Inventor
박형준
문중수
안준용
엄누리
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220006801A priority Critical patent/KR20230111658A/ko
Priority to US17/978,833 priority patent/US20230232676A1/en
Priority to CN202320113029.5U priority patent/CN219421505U/zh
Priority to CN202310059123.1A priority patent/CN116456750A/zh
Publication of KR20230111658A publication Critical patent/KR20230111658A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 컴포넌트 영역이 높은 투과율을 갖는 표시 장치를 제공하기 위하여, 컴포넌트영역, 상기 컴포넌트영역과 제1경계에서 접하는 제1인접영역, 상기 컴포넌트영역과 제2경계에서 접하는 제2인접영역, 상기 컴포넌트영역, 상기 제1인접영역 및 상기 제2인접영역의 적어도 일부를 둘러싸는 메인영역을 포함하는, 기판, 상기 컴포넌트영역 상에 배치되는, 제1표시요소, 상기 제1인접영역 및 제2인접영역 상에 배치되는, 제2표시요소, 상기 제1표시요소와 전기적으로 연결되는 제1화소회로 및 상기 제2표시요소와 전기적으로 연결되는 제2화소회로, 상기 컴포넌트영역 상에 배치되고, 상기 컴포넌트영역과 상기 제1인접영역이 접하는 제1경계로부터 제1방향을 따라 연장되는 신호배선, 및 상기 제1표시요소와 상기 제1화소회로를 전기적으로 연결하는 연결배선을 포함하고, 상기 제1표시요소는 화소전극, 상기 화소전극 상에 배치되는 발광층, 및 대향전극을 포함하고, 상기 연결배선 및 상기 신호배선은 상기 화소전극과 중첩하여 배치되는, 표시 장치를 제공한다.

Description

표시 장치 {DISPLAY APPARATUS}
본 발명은 표시장치에 관한 것으로서, 더 상세하게는 화상을 표시하면서 다양한 기능을 수행하는 컴포넌트 영역을 갖는 표시장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 화상을 표시하는 영역이 차지하는 면적이 확대되면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 다양한 기능을 추가하기 위한 방안으로, 화상을 표시하면서 다양한 기능을 수행하는 컴포넌트영역을 갖는 표시 장치의 연구가 계속되고 있다.
컴포넌트 영역은 그 기능을 수행하기 위하여 빛 또는 음향 등에 대한 높은 투과율을 유지할 필요가 있다. 따라서, 상기 컴포넌트 영역에는 표시요소를 구동하기 위한 화소회로가 배치되지 않을 수 있다. 이러한 경우, 상기 표시요소를 구동하기 위한 화소회로는 상기 컴포넌트 영역과 중첩하지 않도록 상기 컴포넌트 영역에 인접한 인접영역에 배치될 수 있다.
서로 이격하여 배치된 화소회로와 표시요소를 구동하기 위하여, 상기 인접영역으로부터 상기 컴포넌트 영역으로 연장되는 연결배선이 배치될 수 있다. 이 때, 연결배선 및 신호배선들로 인하여 컴포넌트 영역의 투과율이 감소할 수 있다.
본 발명은 컴포넌트 영역이 높은 투과율을 갖는 표시 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 컴포넌트영역, 상기 컴포넌트영역을 사이에 두고 배치되는 제1인접영역 및 제2인접영역을 포함하는 인접영역, 상기 컴포넌트영역 및 상기 인접영역의 적어도 일부를 둘러싸는 메인영역을 포함하는, 기판, 상기 컴포넌트영역 상에 배치되는, 제1표시요소, 상기 인접영역 상에 배치되는, 제2표시요소, 상기 제1표시요소와 전기적으로 연결되는 제1화소회로 및 상기 제2표시요소와 전기적으로 연결되는 제2화소회로, 상기 컴포넌트영역 상에 배치되고, 상기 컴포넌트영역과 상기 제1인접영역이 접하는 경계로부터 제1방향을 따라 연장되는 신호배선, 및 상기 제1표시요소와 상기 제1화소회로를 전기적으로 연결하는 연결배선을 포함하고, 상기 제1표시요소는 화소전극, 상기 화소전극 상에 배치되는 발광층, 및 대향전극을 포함하고, 상기 연결배선 및 상기 신호배선은 상기 화소전극과 인접하여 배치되는, 표시 장치가 제공된다.
일 실시예로, 상기 제1화소회로는 제1박막트랜지스터 및 제2박막트랜지스터를 포함하고, 상기 제1박막트랜지스터는 제1반도체층, 제1게이트전극, 상부전극 및 제1소스-드레인 전극을 구비하고, 상기 제2박막트랜지스터는 제2반도체층, 제2게이트전극 및 제2소스-드레인 전극을 구비하고, 상기 연결배선은 복수 개 구비되며, 상기 복수의 연결배선 각각은 상기 제1게이트전극, 상기 상부전극, 상기 제2게이트전극 및 상기 제1소스-드레인 전극 중 적어도 어느 하나와 동일 물질을 포함할 수 있다.
일 실시예로, 표시 장치는, 상기 제1화소회로와 상기 제1표시요소 사이에 배치되고, 순차적으로 적층되는 제1유기절연층, 제2유기절연층 및 제3유기절연층을 더 포함하고, 상기 복수의 연결배선은 상기 제2유기절연층과 상기 제3유기절연층 사이에 배치되는 투명 연결배선을 더 포함하고, 상기 투명 연결배선은 투명 도전물질을 포함할 수 있다.
일 실시예로, 상기 컴포넌트영역은 상기 제1인접영역과 접하는 제1경계영역, 상기 제2인접영역과 접하는 제2경계영역 및 상기 제1경계영역과 상기 제2경계영역 사이에 배치되는 중심영역을 포함하고, 상기 복수의 연결배선 중 종단부가 상기 중심영역에 위치하는 연결배선은 투명 도전물질을 포함하고, 상기 복수의 연결배선 중 종단부가 상기 경계영역에 위치하는 연결배선은 금속 물질을 포함할 수 있다.
일 실시예로, 상기 신호배선은 복수 개 구비되고, 상기 신호배선은 상기 제1게이트전극, 상기 상부전극, 상기 제2게이트전극 중 적어도 어느 하나와 동일 물질을 포함할 수 있다.
일 실시예로, 상기 복수의 연결배선 중 적어도 일부와, 상기 복수의 신호배선 중 적어도 일부는 평면 상에서 중첩될 수 있다.
일 실시예로, 상기 복수의 연결배선 중 적어도 일부는 복수의 부분 연결배선들을 포함하고, 상기 부분 연결배선들 각각은 상기 제1게이트전극, 상기 상부전극, 상기 제2게이트전극 및 상기 제1소스-드레인 전극 중 적어도 어느 하나와 동일 물질을 포함할 수 있다.
일 실시예로, 상기 연결배선은 복수 개 구비되고, 상기 복수의 연결배선의 수는 상기 컴포넌트영역과 상기 제1인접영역 및 상기 제2인접영역이 접하는 경계들 중 어느 하나로부터 상기 컴포넌트영역의 중심을 향하여 연장되는 거리가 길 수록 감소할 수 잇다.
일 실시예로, 상기 신호배선은 복수 개 구비되며, 상기 복수의 신호배선은 상기 컴포넌트영역과 상기 제1인접영역이 접하는 경계로부터 상기 컴포넌트영역과 상기 제2인접영역이 접하는 경계까지 동일한 수를 가질 수 있다.
일 실시예로, 상기 컴포넌트영역은 상기 제1방향을 따라 연장되고, 상기 화소전극이 배치되는 복수의 화소영역 및 상기 복수의 화소영역 사이에 배치되는 복수의 투과영역을 포함하고, 상기 대향전극은 상기 투과영역과 중첩하는 복수의 개구를 가질 수 있다.
일 실시예로, 상기 복수의 개구는 제1방향과 평행한 장축을 갖는 타원 형상을 가질 수 있다.
일 실시예로, 상기 복수의 개구 각각은 상기 컴포넌트영역과 상기 제1인접영역 및 상기 제2인접영역이 접하는 경계들로부터 상기 컴포넌트영역의 중심에 가까울록 상기 연결배선과 중첩하는 면적이 감소할 수 있다.
일 실시예로, 상기 연결배선 및 상기 신호배선은 상기 화소영역과 중첩하여 배치될 수 있다.
일 실시예로, 상기 연결배선은 상기 컴포넌트영역과 상기 제1인접영역 및 상기 제2인접영역이 접하는 경계에서 상기 투과영역과 중첩하여 배치될 수 있다.
일 실시예로, 표시 장치는 상기 컴포넌트영역 상에 배치되고, 상기 제1방향과 교차하는 제2방향을 따라 연장되는 복수의 연결데이터선을 더 포함하고, 상기 컴포넌트영역은 상기 제1인접영역과 접하는 제1경계영역, 상기 제2인접영역과 접하는 제2경계영역 및 상기 제1경계영역과 상기 제2경계영역 사이에 배치되는 중심영역을 포함하고, 상기 연결데이터선들 각각은 상기 제1경계영역 및 상기 제2경계영역 중 어느 하나와 중첩하여 배치될 수 있다.
일 실시예로, 표시 장치는 상기 제1화소회로와 상기 제1표시요소 사이에 배치되고, 순차적으로 적층되는 제1유기절연층, 제2유기절연층을 더 포함하고, 상기 연결데이터선은 복수 개 구비되고, 상기 복수의 연결데이터선은 상기 제1유기절연층의 하부에 배치되는 하부데이터선과 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치되는 상부데이터선을 포함할 수 있다.
일 실시예로, 상기 인접영역 상에 배치되며, 상기 제1화소회로와 전기적으로 연결되는 제1인접데이터선, 및 상기 인접영역 상에 배치되며, 상기 제2화소회로와 전기적으로 연결되는 제2인접데이터선을 더 포함할 수 있다.
일 실시예로, 상기 제1인접데이터선 및 상기 제2인접데이터선은 각각 복수 개 구비되고, 상기 복수의 제1인접데이터선과 상기 복수의 제2인접데이터선은 교번하여 배치될 수 있다.
일 실시예로, 상기 제1인접데이터선은 상기 제1표시요소의 위치에 대응하여 IC 맵핑(Integrated Chip mapping)될 수 있다.
일 실시예로, 상기 제1표시요소는 복수 개 구비되고, 상기 복수의 제1표시요소 중 어느 하나와, 상기 복수의 제1표시요소 중 다른 어느 하나를 전기적으로 연결하는, 보조배선을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 인접영역에 컴포넌트영역에 배치되는 제1표시요소들을 구동하기 위한 제1화소회로를 배치함으로써 컴포넌트영역의 투과율이 향상된 표시 장치를 구현할 수 있다.
또한, 컴포넌트영역의 중심영역을 지나는 배선들을 최소화하여 광 또는 음향이 투과하기 위한 충분한 영역을 확보할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 2는 도 1의 표시 장치의 A-A'선에 따라 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치에 포함될 수 있는 화소의 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 5는 도 4의 표시 패널의 B-B'선에 따라 도시한 단면도이다.
도 6은 도 4의 표시 패널의 C 부분을 확대한 확대도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 인접영역과 컴포넌트영역의 경계부를 확대한 개략도이다.
도 8은 도 7에 도시된 표시 패널의 D-D'선에 따라 도시한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 패널의 인접영역과 컴포넌트영역의 경계부를 확대한 개략도이다.
도 10은 도 9에 도시된 표시 패널의 E-E'선에 따라 도시한 단면도이다.
도 11 내지 도 14는 도 6에 도시된 표시 패널의 컴포넌트영역의 일부를 각각 확대한 확대도이다.
도 15는 도 6에 도시된 표시 패널의 컴포넌트 영역의 일부를 확대한 확대도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 표시 장치(1)는 화상을 표시할 수 있다. 표시 장치(1)는 화소(PX)를 포함할 수 있다. 화소(PX)는 표시요소가 빛을 방출하는 영역으로 정의될 수 있다. 화소(PX)는 표시 장치(1)에서 복수 개 구비될 수 있다. 복수의 화소(PX)들은 각각 빛을 방출할 수 있으며, 복수의 화소(PX)들은 화상을 표시할 수 있다. 일 실시예에서, 화소(PX)는 제1화소(PX1), 제2화소(PX2), 및 제3화소(PX3)를 포함할 수 있다.
표시 장치(1)는 컴포넌트영역(AR1), 인접영역(AR2), 메인영역(AR3), 및 주변영역(AR4)을 포함할 수 있다. 컴포넌트영역(AR1), 인접영역(AR2), 및 메인영역(AR3)에는 화소(PX)가 배치될 수 있다. 따라서, 컴포넌트영역(AR1), 인접영역(AR2), 및 메인영역(AR3)은 표시영역일 수 있다. 주변영역(AR4)에는 화소(PX)가 배치되지 않을 수 있으며, 주변영역(AR4)은 비표시영역일 수 있다.
컴포넌트영역(AR1)은 컴포넌트와 중첩하는 영역임과 동시에 화소(PX)가 배치되는 영역일 수 있다. 컴포넌트영역(AR1)에는 제1화소(PX1)가 배치될 수 있다. 일 실시예에서, 복수의 제1화소(PX1)들은 컴포넌트영역(AR1)에 배치될 수 있다. 따라서, 표시 장치(1)는 컴포넌트영역(AR1)에서 컴포넌트와 중첩할 수 있으며, 화상을 표시할 수 있다.
컴포넌트영역(AR1)은 컴포넌트와 중첩하는 영역일 수 있으므로, 표시 장치(1)는 컴포넌트영역(AR1)에서 광 또는 음향의 높은 투과율을 구비해야할 수 있다. 예를 들어, 컴포넌트영역(AR1)에서 표시 장치(1)의 광투과율은 약 10% 이상, 보다 바람직하게 25% 이상이거나, 40% 이상이거나, 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다. 일 실시예에서, 컴포넌트영역(AR1)에서 표시 장치(1)의 광 또는 음향의 투과율은 인접영역(AR2) 및 메인영역(AR3)에서 표시 장치(1)의 광 또는 음향의 투과율보다 높거나 같을 수 있다.
표시 장치(1)에서 컴포넌트영역(AR1)은 적어도 하나 구비될 수 있다. 예를 들어, 표시 장치(1)는 하나의 컴포넌트영역(AR1)을 구비하거나, 복수의 컴포넌트영역(AR1)들을 구비할 수 있다.
도 1에서 컴포넌트영역(AR1)은 사각형의 형상을 가진 것을 도시하고 있으나, 다른 실시예에서, 컴포넌트영역(AR1)은 원형, 타원형, 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상일 가질 수 있다. 이하에서는 컴포넌트영역(AR1)이 사각형의 형상을 가진 경우를 중심으로 상세히 설명하기로 한다.
인접영역(AR2)은 컴포넌트영역(AR1)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 인접영역(AR2)은 컴포넌트영역(AR1)의 경계에 접하여 배치될 수 있다. 다른 일 실시예에서, 인접영역(AR2)은 컴포넌트영역(AR1)과 이격하여 배치될 수 있다. 일 실시예에서, 인접영역(AR2)은 제1인접영역(AR2a) 및 제2인접영역(AR2b)을 포함할 수 있다. 제1인접영역(AR2a)와 제2인접영역(AR2b)은 컴포넌트영역(AR1)을 사이에 두고 제1방향(예컨대, +x방향)을 따라 배치될 수 있다.
인접영역(AR2)에는 제2화소(PX2)가 배치될 수 있다. 일 실시예에서, 복수의 제2화소(PX2)들은 인접영역(AR2)에 배치될 수 있다. 따라서 인접영역(AR2)에서 표시 장치(1)는 화상을 표시할 수 있다.
도 1에서 컴포넌트영역(AR1) 및 인접영역(AR2)은 표시 장치(1)에서 상측에 배치된 것을 도시하고 있으나, 다른 실시예에서, 컴포넌트영역(AR1) 및 인접영역(AR2)은 표시 장치(1)에서 하측, 우측, 또는 좌측에 배치될 수 있다.
메인영역(AR3)은 인접영역(AR2)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 메인영역(AR3)은 컴포넌트영역(AR1) 및 인접영역(AR2)을 적어도 일부 둘러쌀 수 있다. 예를 들어, 메인영역(AR3)은 컴포넌트영역(AR1) 및 인접영역(AR2)을 일부만 둘러쌀 수 있다. 다른 예로, 메인영역(AR3)은 컴포넌트영역(AR1) 및 인접영역(AR2)을 전체적으로 둘러쌀 수 있다. 일 실시예에서, 메인영역(AR3)에서 표시 장치(1)의 해상도는 컴포넌트영역(AR1)에서 표시 장치(1)의 해상도보다 높거나 같을 수 있다. 메인영역(AR3)에서 표시 장치(1)의 해상도는 인접영역(AR2)에서 표시 장치(1)의 해상도보다 높거나 같을 수 있다.
주변영역(AR4)은 컴포넌트영역(AR1)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 주변영역(AR4)은 컴포넌트영역(AR1)을 전체적으로 둘러쌀 수 있다. 일 실시예에서, 주변영역(AR4)은 컴포넌트영역(AR1), 인접영역(AR2), 및 메인영역(AR3)을 전체적으로 둘러쌀 수 있다.
도 2는 도 1의 표시 장치의 A-A'선에 따라 도시한 단면도이다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10), 패널 보호 부재(PB), 컴포넌트(20), 및 커버 윈도우(CW)를 포함할 수 있다. 표시 패널(10)은 기판(100), 화소회로(PC)를 포함하는 화소회로층(PCL), 표시요소(DPE)를 포함하는 표시요소층(DEL), 봉지층(ENL), 터치센서층(TSL), 및 광학기능층(OFL)을 포함할 수 있다.
표시 장치(1)는 컴포넌트영역(AR1), 인접영역(AR2), 및 메인영역(AR3)을 포함할 수 있다. 이를 다시 말하면, 기판(100) 및 기판(100) 상의 다층막에는 컴포넌트영역(AR1), 인접영역(AR2), 및 메인영역(AR3)이 정의될 수 있다. 예컨대, 기판(100)은 컴포넌트영역(AR1), 인접영역(AR2), 및 메인영역(AR3)을 포함할 수 있다. 이하에서는 기판(100)이 컴포넌트영역(AR1), 인접영역(AR2), 및 메인영역(AR3)을 포함하는 경우를 중심으로 상세히 설명하기로 한다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 화소회로(PC), 연결배선(CWL), 및 절연층을 포함할 수 있다. 화소회로(PC)는 적어도 하나의 박막트랜지스터를 포함할 수 있다. 화소회로(PC)는 복수개로 구비될 수 있다. 복수의 화소회로(PC)들은 인접영역(AR2) 및 메인영역(AR3) 중 적어도 하나에 배치될 수 있다. 예컨대, 제1화소회로(PC1) 및 제2화소회로(PC2)는 인접영역(AR2)에 배치되고, 제3화소회로(PC3)는 메인영역(AR3)에 배치될 수 있다. 화소회로(PC)는 컴포넌트영역(AR1)에 배치되지 않을 수 있다. 따라서, 컴포넌트영역(AR1)에서 표시 패널(10)의 투과율(예를 들어, 광 투과율)은 인접영역(AR2) 및 메인영역(AR3)에서 표시 패널(10)의 투과율(예를 들어, 광 투과율)보다 높을 수 있다.
일 실시예에서, 연결배선(CWL)은 인접영역(AR2)에 배치된 제1화소회로(PC1)와 전기적으로 연결될 수 있다. 일 실시예에서, 연결배선(CWL)은 화소회로(PC)를 구성하는 금속 물질을 포함할 수 있다. 예를 들어, 연결배선(CWL)은 박막트랜지스터를 구성하는 게이트전극, 소스-드레인 전극 또는 연결전극과 동일 물질을 포함할 수 있다. 일 실시예에서, 연결배선(CWL)은 투명 전도성 산화물(Transparent Conducting Oxide)을 포함할 수 있다. 예를 들어, 연결배선(CWL)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및/또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
표시요소층(DEL)은 표시요소(DPE)를 포함할 수 있으며 화소회로층(PCL) 상에 배치될 수 있다. 일 실시예에서, 표시요소(DPE)는 빛을 방출하여 화소(PX)를 구현할 수 있다. 일 실시예에서, 표시요소(DPE)는 유기 발광층을 포함하는 유기발광다이오드(organic light emitting diode)일 수 있다. 또는, 표시요소(DPE)는 발광 다이오드(LED)일 수 있다. 발광 다이오드(LED)의 크기는 마이크로(micro) 스케일 또는 나노(nano) 스케일일 수 있다. 예를 들어, 발광 다이오드는 마이크로(micro) 발광 다이오드일 수 있다. 또는, 발광 다이오드는 나노로드(nanorod) 발광 다이오드일 수 있다. 나노로드 발광 다이오드는 갈륨나이트라이드(GaN)를 포함할 수 있다. 일 실시예에서, 나노로드 발광 다이오드 상에 색변환층을 배치할 수 있다. 상기 색변환층은 양자점을 포함할 수 있다. 또는, 표시요소(DPE)는 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot Light Emitting Diode)일 수 있다. 또는, 표시요소(DPE)는 무기 반도체를 포함하는 무기 발광 다이오드일 수 있다. 이하에서는 표시요소(DPE)가 유기발광다이오드인 경우를 중심으로 상세히 설명하기로 한다.
표시요소(DPE)는 복수개로 구비될 수 있다. 복수의 표시요소(DPE)들은 컴포넌트영역(AR1), 인접영역(AR2), 및 메인영역(AR3)에 배치될 수 있다. 복수의 표시요소(DPE)들은 컴포넌트영역(AR1)에 배치된 제1표시요소(DPE1), 인접영역(AR2)에 배치된 제2표시요소(DPE2), 및 메인영역(AR3)에 배치된 제3표시요소(DPE3)를 포함할 수 있다. 제1표시요소(DPE1)는 빛을 방출하여 제1화소(PX1)를 구현할 수 있다. 제2표시요소(DPE2)는 빛을 방출하여 제2화소(PX2)를 구현할 수 있다. 제3표시요소(DPE3)는 빛을 방출하여 제3화소(PX3)를 구현할 수 있다. 따라서, 표시 장치(1)는 컴포넌트영역(AR1), 인접영역(AR2), 및 메인영역(AR3)에서 화상을 표시할 수 있다.
표시요소(DPE)는 화소회로(PC)와 전기적으로 연결될 수 있다. 제1표시요소(DPE1)는 인접영역(AR2)에 배치된 제1화소회로(PC1)와 전기적으로 연결될 수 있다. 일 실시예에서, 제1표시요소(DPE1)는 연결배선(CWL)을 통해 인접영역(AR2)에 배치된 제1화소회로(PC1)와 전기적으로 연결될 수 있다. 제2표시요소(DPE2)는 인접영역(AR2)에 배치된 제2화소회로(PC2)와 전기적으로 연결될 수 있다. 제3표시요소(DPE3)는 메인영역(AR3)에 배치된 제3화소회로(PC3)와 전기적으로 연결될 수 있다.
봉지층(ENL)은 표시요소층(DEL) 상에 배치될 수 있다. 봉지층(ENL)은 표시요소(DPE)를 덮을 수 있다. 일 실시예에서, 봉지층(ENL)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 적어도 하나의 무기봉지층은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 징크산화물(ZnOx), 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 중 하나 이상의 무기물을 포함할 수 있다. 징크산화물(ZnOx)은 산화아연(ZnO) 및/또는 과산화아연(ZnO2)일 수 있다. 적어도 하나의 유기봉지층은 폴리머(polymer) 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 적어도 하나의 유기봉지층은 아크릴레이트(acrylate)를 포함할 수 있다.
일 실시예에서, 봉지층(ENL)은 차례로 적층된 제1무기봉지층(310), 유기봉지층(320), 및 제2무기봉지층(330)을 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 유기봉지층(320) 및/또는 표시요소(DPE)로 수분 등 이물질에 노출되는 것을 방지 또는 감소시킬 수 있다.
다른 실시예에서, 봉지층(ENL)은 기판(100) 및 투명한 부재인 상부기판이 밀봉부재로 결합되어 기판(100)과 상부기판 사이의 내부공간이 밀봉되는 구조일 수 있다. 이 때 내부공간에는 흡습제나 충진재 등이 위치할 수 있다. 밀봉부재는 실런트 일 수 있으며, 다른 실시예에서, 밀봉부재는 레이저에 의해서 경화되는 물질을 포함할 수 있다. 예를 들어, 밀봉부재는 프릿(frit)일 수 있다. 구체적으로 밀봉부재는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기 실런트를 포함할 수 있다. 일 실시예에서, 밀봉부재는 실리콘(silicone)을 포함할 수 있다. 우레탄계 수지로서는, 예를 들어, 우레탄 아크릴레이트 등을 사용할 수 있다. 아크릴계 수지로는, 예를 들어, 부틸아크릴레이트, 에틸헥실아크레이트 등을 사용할 수 있다. 한편, 밀봉부재는 열에 의해서 경화되는 물질을 포함할 수 있다.
터치센서층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치센서층은 터치전극 및 터치전극과 연결된 터치배선들을 포함할 수 있다. 터치센서층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치센서층(TSL)은 봉지층(ENL) 상에 배치될 수 있다. 일 실시예에서, 터치센서층(TSL)은 봉지층(ENL) 바로 위에 배치될 수 있다. 이러한 경우, 터치센서층(TSL) 및 봉지층(ENL) 사이에 광학 투명 접착제와 같은 접착층이 배치되지 않을 수 있다. 다른 실시예에서, 터치센서층(TSL)은 터치기판 상에 별도로 형성된 후, 광학 투명 접착제와 같은 접착층을 통해 봉지층(ENL) 상에 결합될 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(1)를 향해 입사하는 빛(예를 들어, 외부광)의 반사율을 감소시킬 수 있다. 일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 일부 실시예에서, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트로 구비될 수 있다.
커버 윈도우(CW)는 표시 패널(10) 상에 배치될 수 있다. 커버 윈도우(CW)는 표시 패널(10)을 보호할 수 있다. 커버 윈도우(CW)는 유리, 사파이어, 및 플라스틱 중 적어도 하나를 포함할 수 있다. 커버 윈도우(CW)는 예를 들어, 초박형 강화 유리(Ultra Thin Glass) 또는 투명폴리이미드(Colorless Polyimide)일 수 있다.
패널 보호 부재(PB)는 기판(100)의 하부에 배치될 수 있다. 패널 보호 부재(PB)는 기판(100)을 지지하고 보호할 수 있다. 일 실시예에서, 패널 보호 부재(PB)는 컴포넌트영역(AR1)과 중첩하는 개구(PB_OP)를 구비할 수 있다. 다른 실시예에서, 패널 보호 부재(PB)의 개구(PB_OP)는 컴포넌트영역(AR1) 및 인접영역(AR2)과 중첩할 수 있다. 일 실시예에서, 패널 보호 부재(PB)는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 또는 폴리이미드(polyimide)를 포함할 수 있다.
컴포넌트(20)는 표시 패널(10)의 하부에 배치될 수 있다. 일 실시예에서, 커버 윈도우(CW) 및 컴포넌트(20) 사이에는 표시 패널(10)이 배치될 수 있다. 일 실시예에서, 컴포넌트(20)는 컴포넌트영역(AR1)과 중첩할 수 있다.
컴포넌트(20)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상소자를 구비할 수도 있다. 또는, 컴포넌트(20)는 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는, 컴포넌트(20)는 음향을 수신하는 기능을 가질 수도 있다. 이러한 컴포넌트(20)의 기능이 제한되는 것을 최소화하기 위해 제1표시요소(DPE1)를 구동하는 제1화소회로(PC1)는 컴포넌트영역(AR1)에 배치되지 않고 인접영역(AR2)에 배치될 수 있다. 따라서, 컴포넌트영역(AR1)에서 표시 패널(10)의 투과율은 인접영역(AR2)에서 표시 패널(10)의 투과율보다 높을 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치에 포함될 수 있는 화소의 등가회로도이다.
도 3을 참조하면, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 각각 전기적으로 연결되며, 스캔선(SL)으로부터 입력되는 스캔 신호 또는 스위칭 전압에 기초하여 데이터선(DL)으로부터 입력된 데이터 신호 또는 데이터 전압을 구동 박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압선(PL)에 전기적으로 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 각각 전기적으로 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 표시요소(DPE)를 흐르는 구동 전류를 제어할 수 있다. 표시요소(DPE)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 표시요소(DPE)의 대향전극은 공통전압(ELVSS)을 공급받을 수 있다.
도 3은 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 도시하고 있으나, 화소회로(PC)는 3개 또는 그 이상의 박막트랜지스터를 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 4를 참조하면, 표시 패널(10)은 기판(100), 화소회로(PC), 및 화소(PX)를 포함할 수 있다. 일 실시예에서, 기판(100)은 컴포넌트영역(AR1), 인접영역(AR2), 메인영역(AR3), 및 주변영역(AR4)을 포함할 수 있다. 일 실시예로, 인접영역(AR2)은 컴포넌트영역(AR1)을 적어도 일부 둘러쌀 수 있다. 예컨대, 인접영역(AR2)은 제1인접영역(AR2a) 및 제2인접영역(AR2b)을 포함하고, 제1인접영역(AR2a)은 컴포넌트영역(AR1)의 제1경계(E1)와 접하도록 배치되고, 제2인접영역(AR2b)은 상기 제1경계(E1)와 마주하는 컴포넌트영역(AR1)의 제2경계(E2)와 접하도록 배치될 수 있다. 일 실시예에서, 컴포넌트영역(AR1)은 컴포넌트와 중첩하는 다각형 형상일 수 있다. 예컨대 컴포넌트영역(AR1)은 네 개의 경계를 갖는 사각 형상일 수 있다. 일 실시예에서, 제1인접영역(AR2a)과 제2인접영역(AR2b)은 컴포넌트영역(AR1)을 사이에 두고 제1방향(예컨대, x 방향)을 따라 배치될 수 있다.
메인영역(AR3)은 컴포넌트영역(AR1) 및 인접영역(AR2)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 메인영역(AR3)은 컴포넌트영역(AR1)의 제3경계(E3) 및 제3경계(E3)와 마주하는 제4경계(E4)에서 컴포넌트영역(AR1)과 접하도록 배치될 수 있다. 주변영역(AR4)은 메인영역(AR3)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 주변영역(AR4)은 컴포넌트영역(AR1), 인접영역(AR2), 및 메인영역(AR3)을 적어도 일부 둘러쌀 수 있다.
화소회로(PC)는 컴포넌트영역(AR1)에 배치되지 않을 수 있다. 화소회로(PC)는 인접영역(AR2) 및/또는 메인영역(AR3)에 배치될 수 있다. 일부 실시예에서, 화소회로(PC)는 주변영역(AR4)에도 배치될 수 있다. 화소회로(PC)는 제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3)를 포함할 수 있다. 제1화소회로(PC1) 및 제2화소회로(PC2)는 인접영역(AR2)에 배치될 수 있다. 제3화소회로(PC3)는 메인영역(AR3)에 배치될 수 있다. 따라서, 컴포넌트영역(AR1)에서 표시 패널(10)의 음향 또는 광 투과율은 인접영역(AR2) 및 메인영역(AR3)에서 표시 패널(10)의 음향 또는 광 투과율보다 높을 수 있다.
화소(PX)는 유기발광다이오드와 같은 표시요소로 구현될 수 있다. 화소(PX)는 제1화소(PX1), 제2화소(PX2), 및 제3화소(PX3)를 포함할 수 있다. 제1화소(PX1)는 컴포넌트영역(AR1)에 배치되고, 인접영역(AR2)에 배치된 제1화소회로(PC1)와 전기적으로 연결될 수 있다. 제2화소(PX2)는 인접영역(AR2)에 배치되고, 인접영역(AR2)에 배치된 제2화소회로(PC2)와 전기적으로 연결될 수 있다. 제2화소(PX2)는 제2화소회로(PC2)와 인접하게 배치되거나 중첩할 수 있다. 제3화소(PX3)는 메인영역(AR3)에 배치되고, 메인영역(AR3)에 배치된 제3화소회로(PC3)와 전기적으로 연결될 수 있다. 일 실시예에서, 제3화소(PX3)는 제3화소회로(PC3)와 인접하게 배치되거나 중첩할 수 있다.
화소(PX)는 복수 개로 구비될 수 있으며, 복수의 화소(PX)들은 빛을 방출하여 화상을 표시할 수 있다. 일 실시예에서, 제1화소(PX1), 제2화소(PX2), 및 제3화소(PX3)는 각각 복수 개로 구비될 수 있다. 복수의 제1화소(PX1)들, 복수의 제2화소(PX2)들, 및 복수의 제3화소(PX3)들은 하나의 화상을 표시하거나, 각각 독립적인 화상을 표시할 수 있다. 일 실시예에서, 하나의 화소(PX)는 복수 개의 표시요소들을 포함할 수 있다.
일 실시예에서, 컴포넌트영역(AR1) 및 인접영역(AR2)에서 표시 패널(10)의 해상도는 메인영역(AR3)에서 표시 패널(10)의 해상도보다 작거나 같을 수 있다. 예를 들어, 컴포넌트영역(AR1) 및 인접영역(AR2)에서 표시 패널(10)의 해상도는 메인영역(AR3)에서 표시 패널(10)의 해상도의 약 1/1, 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 또는 1/16 등일 수 있다.
주변영역(AR4)은 화소(PX)가 배치되지 않는 비표시영역일 수 있다. 일 실시예에서, 표시 패널(10)은 주변영역(AR4)에 배치된 제1스캔구동회로(SDRV1), 제2스캔구동회로(SDRV2), 패드(PAD), 구동전압공급선(11), 및 공통전압공급선(13)을 더 포함할 수 있다.
제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDRV2) 중 어느 하나는 스캔선(SL)을 통해 화소회로(PC)에 스캔 신호를 인가할 수 있다. 일 실시예에서, 제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDRV2) 사이에는 메인영역(AR3)이 배치될 수 있다. 일 실시예에서, 복수의 화소(PX)들 중 어느 하나는 제1스캔구동회로(SDRV1)로부터 스캔 신호를 인가받을 수 있고, 복수의 화소(PX)들 중 다른 하나는 제2스캔구동회로(SDRV2)로부터 스캔 신호를 인가받을 수 있다.
패드(PAD)는 주변영역(AR4)의 일측으로서 패드영역(PADA)에 배치될 수 있다. 패드(PAD)는 절연층에 의해 덮히지 않고 노출되어 표시회로보드(40)와 전기적으로 연결될 수 있다. 표시회로보드(40)에는 표시구동부(41)가 배치될 수 있다.
표시구동부(41)는 제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDRV2)에 전달하는 신호를 생성할 수 있다. 표시구동부(41)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃배선(FW) 및 팬아웃배선(FW)과 연결된 데이터선(DL)을 통해 화소회로(PC)로 전달될 수 있다.
표시구동부(41)는 구동전압공급선(11)에 구동전압(ELVDD, 도 3 참조)을 공급할 수 있고, 공통전압공급선(13)에 공통전압(ELVSS, 도 3 참조)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압공급선(11)과 전기적으로 연결된 구동전압선(PL)을 통해 화소회로(PC)로 공급될 수 있고, 공통전압(ELVSS)은 공통전압공급선(13)과 전기적으로 연결된 표시요소의 대향전극에 공급될 수 있다.
도 5는 도 4의 표시 패널의 B-B'선에 따라 도시한 단면도이다.
도 5를 참조하면, 표시 패널(10)은 기판(100), 화소회로층(PCL), 및 표시요소층(DEL)을 포함할 수 있다. 일 실시예에서, 기판(100)은 메인영역(AR3)을 포함할 수 있다. 기판(100)은 글라스이거나 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 기판(100)은 전술한 고분자 수지를 포함하는 베이스층 및 배리어층(미도시)을 포함하는 다층 구조일 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블, 벤더블 특성을 가질 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 제3화소회로(PC3), 무기절연층(IIL), 제1유기절연층(121), 제2유기절연층(123) 및 연결전극(CM)을 포함할 수 있다. 일 실시예에서, 화소회로층(PCL)으 제2유기절연층(123)과 표시요소층(DEL) 사이에 배치되는 제3유기절연층(125)을 더 포함할 수도 있다. 일 실시예에서, 무기절연층(IIL)은 버퍼층(111), 제1게이트절연층(112), 제1무기절연층(113), 제2무기절연층(115), 제2게이트절연층(117), 및 층간절연층(119)을 포함할 수 있다.
제3화소회로(PC3)는 메인영역(AR3)에 배치될 수 있다. 제3화소회로(PC3)는 제1박막트랜지스터(TFT1), 제2박막트랜지스터(TFT2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 제1박막트랜지스터(TFT1)는 제1반도체층(Act1), 제1게이트전극(GE1), 제1소스전극(SE1), 및 제1드레인전극(DE1)을 포함할 수 있다. 제2박막트랜지스터(TFT2)는 제2반도체층(Act2), 제2게이트전극(GE2), 제2소스전극(SE2), 및 제2드레인전극(DE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 하부 전극(CE1) 및 상부전극(CE2)을 포함할 수 있다. 일 실시예에서, 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2) 및 제2드레인전극(DE2) 중 일부는 생략되거나 다른 구성으로 대체될 수도 있다.
버퍼층(111)은 기판(100) 상에 배치될 수 있다. 버퍼층(111)은 실리콘질화물(SiNx), 실리콘산질화물(SiON) 및 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
제1반도체층(Act1)은 실리콘 반도체를 포함할 수 있다. 제1반도체층(Act1)은 폴리 실리콘을 포함할 수 있다. 또는, 제1반도체층(Act1)은 비정질(amorphous) 실리콘을 포함할 수 있다. 일부 실시예에서, 제1반도체층(Act1)은 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 제1반도체층(Act1)은 채널영역 및 채널영역의 양측에 각각 배치된 드레인영역 및 소스영역을 포함할 수 있다. 제1게이트전극(GE1)은 채널영역과 중첩할 수 있다.
제1게이트전극(GE1)은 제1반도체층(Act1)과 중첩할 수 있다. 제1게이트전극(GE1)은 저저항 금속 물질을 포함할 수 있다. 제1게이트전극(GE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다.
제1반도체층(Act1)과 제1게이트전극(GE1) 사이에는 제1게이트절연층(112)이 배치될 수 있다. 따라서, 제1반도체층(Act1)은 제1게이트전극(GE1)과 절연될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 징크산화물(ZnOx)등과 같은 무기 절연물을 포함할 수 있다. 일 실시예에서, 징크산화물(ZnOx)은 산화아연(ZnO) 및/또는 과산화아연(ZnO2)일 수 있다.
제1무기절연층(113)은 제1게이트전극(GE1)을 덮을 수 있다. 예컨대, 제1무기절연층(113)은 제1게이트전극(GE1) 상에 배치될 수 있다. 제1무기절연층(113)은 제1게이트절연층(112)과 유사하게 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 징크산화물(ZnOx) 등과 같은 무기 절연물을 포함할 수 있다.
상부전극(CE2)은 제1무기절연층(113) 상에 배치될 수 있다. 상부전극(CE2)은 그 아래의 제1게이트전극(GE1)과 중첩할 수 있다. 이러한 경우, 상부전극(CE2) 및 제1게이트전극(GE1)은 제1무기절연층(113)을 사이에 두고 중첩하여 스토리지 커패시터(Cst)를 구비할 수 있다. 즉, 제1박막트랜지스터(TFT1)의 제1게이트전극(GE1)은 스토리지 커패시터(Cst)의 하부 전극(CE1)으로 기능할 수 있다. 이와 같이, 스토리지 커패시터(Cst)와 제1박막트랜지스터(TFT1)가 중첩될 수 있다. 일부 실시예에서, 스토리지 커패시터(Cst)는 제1박막트랜지스터(TFT1)와 중첩되지 않을 수도 있다. 상부전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
제2무기절연층(115)은 상부전극(CE2)을 덮을 수 있다. 일 실시예에서, 제2무기절연층(115)은 제1게이트전극(GE1)을 덮을 수 있다. 제2무기절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOx) 등을 포함할 수 있다. 제2무기절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2반도체층(Act2)은 제2무기절연층(115) 상에 배치될 수 있다. 일 실시예에서, 제2반도체층(Act2)은 채널영역 및 채널영역 양측에 배치된 소스영역 및 드레인영역을 포함할 수 있다. 제2반도체층(Act2)은 산화물 반도체를 포함할 수 있다. 예를 들어, 제2반도체층(Act2)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 구비될 수 있다. 또는, 제2반도체층(Act2)은 산화아연(ZnO)에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체로 구비될 수 있다.
제2반도체층(Act2)의 소스영역 및 드레인영역은 산화물 반도체의 캐리어 농도를 조절하여 도전성화하여 형성될 수 있다. 예컨대, 제2반도체층(Act2)의 소스영역 및 드레인영역은 산화물 반도체에 수소 계열 가스, 불소 계열의 가스, 또는 이들의 조합을 이용한 플라즈마 처리를 통해서 캐리어 농도를 증가시킴으로써 형성될 수 있다.
제2게이트절연층(117)은 제2반도체층(Act2)을 덮을 수 있다. 제2게이트절연층(117)은 제2반도체층(Act2) 및 제2게이트전극(GE2) 사이에 배치될 수 있다. 일 실시예에서, 제2게이트절연층(117)은 기판(100) 상에 전체적으로 배치될 수 있다. 다른 실시예에서, 제2게이트절연층(117)은 제2게이트전극(GE2)의 형상에 따라 패터닝될 수 있다. 제2게이트절연층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOx) 등을 포함할 수 있다. 제2게이트절연층(117)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트전극(GE2)은 제2게이트절연층(117) 상에 배치될 수 있다. 제2게이트전극(GE2)은 제2반도체층(Act2)과 중첩할 수 있다. 제2게이트전극(GE2)은 제2반도체층(Act2)의 채널영역과 중첩할 수 있다. 제2게이트전극(GE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다.
층간절연층(119)은 제2게이트전극(GE2)을 덮을 수 있다. 층간절연층(119)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOx) 등을 포함할 수 있다. 층간절연층(119)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1소스전극(SE1) 및 제1드레인전극(DE1)은 층간절연층(119) 상에 배치될 수 있다. 제1소스전극(SE1) 및 제1드레인전극(DE1)은 제1반도체층(Act1)과 전기적으로 연결될 수 있다. 제1소스전극(SE1) 및 제1드레인전극(DE1)은 절연층들의 컨택홀들을 통해 제1반도체층(Act1)과 전기적으로 연결될 수 있다.
제2소스전극(SE2) 및 제2드레인전극(DE2)은 층간절연층(119) 상에 배치될 수 있다. 제2소스전극(SE2) 및 제2드레인전극(DE2)은 제2반도체층(Act2)과 전기적으로 연결될 수 있다. 제2소스전극(SE2) 및 제2드레인전극(DE2)은 절연층들의 컨택홀들을 통해 제2반도체층(Act2)과 전기적으로 연결될 수 있다.
제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)은 전도성이 좋은 재료를 포함할 수 있다. 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다. 일 실시예로, 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
일 실시예에서, 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2) 및 제2드레인전극(DE2) 중 일부는 생략되거나 다른 구성으로 대체될 수 있다. 예컨대, 하나의 박막트랜지스터의 반도체층이 인접한 박막트랜지스터의 반도체층과 일체로 구비되어 소스전극 및/또는 드레인전극을 공유할 수도 있다.
실리콘 반도체를 포함하는 제1반도체층(Act1)을 구비한 제1박막트랜지스터(TFT1)는 높은 신뢰성을 가질 수 있다. 따라서, 제1박막트랜지스터(TFT1)가 구동 박막트랜지스터로 채용되면, 고품질의 표시 패널(10)이 구현될 수 있다.
산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않을 수 있다. 즉, 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 이와 같이 산화물 반도체의 경우 누설전류가 적은 이점을 갖기에, 구동 박막트랜지스터 이외의 다른 박막트랜지스터 중 적어도 하나에 산화물 반도체를 채용하여 누설 전류를 방지하는 동시에 소비전력을 줄일 수 있다. 예를 들어, 제2박막트랜지스터(TFT2)는 스위칭 박막트랜지스터로 채용할 수 있다.
하부게이트전극(BGE)은 제2반도체층(Act2) 하부에 배치될 수 있다. 일 실시예에서, 하부게이트전극(BGE)은 제1무기절연층(113) 및 제2무기절연층(115) 사이에 배치될 수 있다. 일 실시예에서, 하부게이트전극(BGE)은 게이트 신호를 전달받을 수 있다. 이러한 경우, 제2박막트랜지스터(TFT2)는 제2반도체층(Act2)의 상부 및 하부에 게이트전극이 배치되는 이중 게이트 전극 구조를 구비할 수 있다.
일 실시예에서, 게이트배선(GWL)은 제2게이트절연층(117) 및 층간절연층(119) 사이에 배치될 수 있다. 일 실시예에서, 게이트배선(GWL)은 제2무기절연층(115) 및 제2게이트절연층(117)에 구비된 컨택홀을 통해 하부게이트전극(BGE)과 전기적으로 연결될 수 있다.
일 실시예에서, 기판(100) 및 화소회로(PC) 사이에는 하부차단층(BSL)이 배치될 수 있다. 일 실시예에서, 하부차단층(BSL)은 제1박막트랜지스터(TFT1)와 중첩될 수 있다. 하부차단층(BSL)에는 정전압이 인가될 수 있다. 하부차단층(BSL)이 제1박막트랜지스터(TFT1)의 하부에 배치됨에 따라 제1박막트랜지스터(TFT1)는 주변 간섭 신호들의 영향을 적게 받아 신뢰성이 향상될 수 있다.
하부차단층(BSL)은 투명 전도성 물질을 포함할 수 있다. 일 실시예에서, 하부차단층(BSL)은 투명한 전도성 산화물(Transparent Conducting Oxide)로 구비될 수 있다. 예를 들어, 하부차단층(BSL)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
제1유기절연층(121)은 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)을 덮을 수 있다. 제1유기절연층(121)은 유기물질을 포함할 수 있다. 예를 들어, 제1유기절연층(121)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
연결전극(CM)은 제1유기절연층(121) 상에 배치될 수 있다. 이 때, 연결전극(CM)은 제1유기절연층(121)의 컨택홀을 통해 각각 제1드레인전극(DE1) 또는 제1소스전극(SE1)과 전기적으로 연결될 수 있다. 연결전극(CM)은 전도성이 좋은 재료를 포함할 수 있다. 연결전극(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다. 일 실시예로, 연결전극(CM)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
제2유기절연층(123) 및 제3유기절연층(125)는 연결전극(CM)을 덮으며 배치될 수 있다. 제1유기절연층(121), 제2유기절연층(123) 및 제3유기절연층(125)은 유기물질을 포함할 수 있다. 예를 들어, 제1유기절연층(121), 제2유기절연층(123) 및 제3유기절연층(125) 중 적어도 하나는 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
표시요소층(DEL)은 화소회로층(PCL) 상에 배치될 수 있다. 표시요소층(DEL)은 표시요소를 포함할 수 있다. 일 실시예에서, 표시요소층(DEL)은 표시요소로서 유기발광다이오드(OLED)를 포함할 수 있다.
유기발광다이오드(OLED)는 제3화소회로(PC3)와 전기적으로 연결될 수 있다. 유기발광다이오드(OLED)는 메인영역(AR3)에 배치된 제3화소회로(PC3)와 전기적으로 연결되어 제3표시요소(DPE3)를 구현할 수 있다. 유기발광다이오드(OLED)는 화소전극(211), 발광층(212), 및 대향전극(213)을 포함할 수 있다.
일 실시예에서, 화소전극(211)은 제3유기절연층(125) 상에 배치될 수 있다. 화소전극(211)은 제2유기절연층(123) 및 제3유기절연층(125)에 구비된 컨택홀을 통해 연결전극(CM)과 전기적으로 연결될 수 있다.
화소전극(211)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(211)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극(211)은 전술한 반사막의 위/아래에 ITO, IZO, ZnOx 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소정의막(215)은 화소전극(211)의 중앙부분을 노출시키는 개구부(215OP)를 포함할 수 있으며 화소전극(211) 상에 배치될 수 있다. 개구부(215OP)는 유기발광다이오드(OLED)에서 방출되는 빛의 발광영역을 정의할 수 있다.
화소정의막(215)은 유기 절연물을 포함할 수 있다. 다른 실시예에서, 화소정의막(215)은 실리콘질화물(SiNx)나 실리콘산질화물(SiON), 또는 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있다. 또 다른 실시예에서, 화소정의막(215)은 유기절연물 및 무기절연물을 포함할 수 있다. 일부 실시예에서, 화소정의막(215)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트를 포함할 수 있다. 광차단 물질은 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 화소정의막(215)이 광차단 물질을 포함하는 경우, 화소정의막(215)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.
발광층(212)은 화소전극(211) 상에 배치될 수 있다. 발광층(212)은 개구부(215OP)와 중첩할 수 있다. 발광층(212)은 저분자 또는 고분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
일부 실시예에서, 화소전극(211) 및 발광층(212) 사이에는 홀 주입층(HIL: Hole Injection Layer) 및/또는 홀 수송층(HTL: Hole Transport Layer)이 배치될 수 있다. 일 실시예에서, 홀 수송층은 PEDOT을 포함하고, 발광층(212)은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다.
대향전극(213)은 발광층(212) 상에 배치될 수 있다. 대향전극(213)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(213)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(213)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
일부 실시예에서, 발광층(212) 및 대향전극(213) 사이에는 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)이 배치될 수 있다.
도 6은 도 4의 표시 패널의 C 부분을 확대한 확대도이다.
도 6을 참조하면, 기판(100)은 컴포넌트영역(AR1), 제1인접영역(AR2a), 제2인접영역(AR2b, 도 4 참조) 및 메인영역(AR3)을 포함할 수 있다. 제1인접영역(AR2a)은 컴포넌트영역(AR1)의 제1경계(E1)와 접하여 배치되고, 제2인접영역(AR2b)은 컴포넌트영역(AR1)의 제2경계(E2)와 접하여 배치될 수 있다. 예컨대, 제1인접영역(AR2a), 컴포넌트영역(AR1) 및 제2인접영역(AR2b)은 제1방향(에컨대, x 방향)을 따라 순차적으로 배치될 수 있다. 메인영역(AR3)은 컴포넌트영역(AR1), 제1인접영역(AR2a) 및 제2인접영역(AR2b) 각각의 적어도 일부를 둘러싸도록 배치될 수 있다. 예컨대, 메인영역(AR3)은 컴포넌트영역(AR1)이 제1인접영역(AR2a) 및 제2인접영역(AR2b)과 접하지 않는 제3경계(E3) 및 제4경계(E4)에서 컴포넌트영역(AR1)과 접하도록 배치될 수 있다.
일 실시예로, 컴포넌트영역(AR1)은 제1표시요소(DPE1)가 배치되고, 제1방향(예컨대, x 방향)을 따라 연장되는 복수의 화소영역(PA)들과, 인접한 화소영역(PA)들 사이에 배치되는 복수의 투과영역(TA)들을 포함할 수 있다. 예컨대, 제1표시요소(DPE1)의 화소전극은 화소영역(PA)과 중첩하여 배치되고, 투과영역(TA)은 이웃한 화소영역(PA)들 사이의 제1표시요소(DPE1)의 화소전극이 배치되지 않은 영역으로 정의될 수 있다.
일 실시예로, 컴포넌트영역(AR1)은 제1경계(E1)와 접하는 제1경계영역 및 제2경계(E2, 도 4 참조)와 접하는 제2경계영역을 포함하는 경계영역(BA), 및 상기 두 경계영역(BA)들 사이에 배치되는 중심영역(CA)을 포함할 수 있다. 중심영역(CA)의 투과율은 경계영역(BA)의 투과율보다 높을 수 있다. 일 실시예로, 중심영역(CA)과 중첩하는 투과영역(TA)에 배치된 배선의 수가 경계영역(BA)과 중첩하는 투과영역(TA)에 배치된 배선의 수보다 적을 수 있다.
제1인접영역(AR2a)은 제2표시요소(DPE2)가 배치되고, 제1방향(예컨대, x 방향)을 따라 연장되는 복수의 화소영역(PA)들과, 인접한 화소영역(PA)들 사이에 배치되는 복수의 투과영역(TA)들을 포함할 수 있다. 예컨대, 제2표시요소(DPE2)의 화소전극 및 발광층은 화소영역(PA)과 중첩하여 배치되고, 투과영역(TA)은 이웃하는 두 화소영역(PA)들 사이의 제2표시요소(DPE2)의 화소전극 및 발광층이 배치되지 않은 영역으로 정의될 수 있다.
일 실시예에서, 컴포넌트영역(AR1), 제1인접영역(AR2a) 및 제2인접영역(AR2b)의 화소영역(PA)들은 제1방향(예컨대, x 방향)을 따라 일 직선 상에 배치될 수 있다. 마찬가지로, 컴포넌트영역(AR1), 제1인접영역(AR2a) 및 제2인접영역(AR2b)의 투과영역(TA)들은 제1방향(예컨대, y 방향)을 따라 일 직선 상에 구성하도록 배치될 수 있다.
메인영역(AR3)에는 제3표시요소(DPE3)가 배치될 수 있다. 메인영역(AR3)은 제3표시요소(DPE3)가 조밀하게 배치될 수 있다. 일 실시예로, 제3표시요소(DPE3)는 컴포넌트영역(AR1)의 투과영역(TA)과 제1 방향(예컨대, x 방향)을 따른 동일 선 상에도 배치될 수 있다. 따라서, 메인영역(AR3)에서 표시 패널(10)의 해상도는 컴포넌트영역(AR1) 및/또는 제1인접영역(AR2a)에서 표시 패널(10)의 해상도보다 클 수 있다.
일 실시예에서, 제1표시요소(DPE1)는 복수개로 구비될 수 있으며, 복수의 제1표시요소(DPE1)들은 컴포넌트영역(AR1)의 화소영역(PA)에 배치될 수 있다. 일 실시예에서, 제1표시요소(DPE1)는 청색광, 녹색광, 또는 적색광을 방출할 수 있다. 다른 실시예에서, 제1표시요소(DPE1)는 청색광, 녹색광, 적색광, 또는 백색광을 방출할 수 있다. 인접한 하나 이상의 제1표시요소(DPE1)들이 제1화소(PX1)를 구현할 수 있다. 예를 들어, 하나의 제1화소(PX1)는 청색광을 방출하는 제1표시요소(DPE1)와 녹색광을 방출하는 제1표시요소(DPE1)을 포함할 수 있다. 다른 일 예로, 하나의 제1화소(PX1)는 적색광을 방출하는 제1표시요소(DPE1)와 녹색광을 방출하는 제1표시요소(DPE1)을 포함할 수 있다. 일 실시예에서, 제1방향(예컨대, x 방향)을 따라 연장되는 하나의 화소영역(PA) 행에서, 청색광을 방출하는 제1표시요소(DPE1)와 녹색광을 방출하는 제1표시요소(DPE1)를 포함하는 제1화소(PX1)와 적색광을 방출하는 제1표시요소(DPE1)와 녹색광을 방출하는 제1표시요소(DPE1)를 포함하는 제1화소(PX1)가 교번하여 배치될 수 있다.
일 실시예에서, 제2표시요소(DPE2)는 복수개로 구비될 수 있으며, 복수의 제2표시요소(DPE2)들은 제1인접영역(AR2a)의 화소영역(PA)에 배치될 수 있다. 일 실시예에서, 제2표시요소(DPE2)는 청색광, 녹색광, 또는 적색광을 방출할 수 있다. 다른 실시예에서, 제2표시요소(DPE2)는 청색광, 녹색광, 적색광, 또는 백색광을 방출할 수 있다. 인접한 하나 이상의 제2표시요소(DPE2)들이 제2화소(PX2)를 구현할 수 있다. 예를 들어, 하나의 제2화소(PX2)는 청색광을 방출하는 제2표시요소(DPE2)와 녹색광을 방출하는 제2표시요소(DPE2)을 포함할 수 있다. 다른 일 예로, 하나의 제2화소(PX2)는 적색광을 방출하는 제2표시요소(DPE2)와 녹색광을 방출하는 제2표시요소(DPE2)을 포함할 수 있다. 일 실시예에서, 제1인접영역(AR2a) 및 제2인접영역(AR2b)에서 제2표시요소(DPE2)의 배치는 컴포넌트영역(AR1)에서 제1표시요소(DPE1)의 배치와 동일 또는 유사할 수 있다.
일 실시예에서, 제3표시요소(DPE3)는 복수개로 구비될 수 있으며, 복수의 제3표시요소(DPE3)들은 메인영역(AR3)에 배치될 수 있다. 일 실시예에서, 제3표시요소(DPE3)는 청색광, 녹색광, 또는 적색광을 방출할 수 있다. 다른 실시예에서, 제3표시요소(DPE3)는 청색광, 녹색광, 적색광, 또는 백색광을 방출할 수 있다. 인접한 하나 이상의 제3표시요소(DPE3)들이 제3화소(PX3)를 구현할 수 있다. 메인영역(AR3)에서 단위 면적당 제3화소(PX3)의 개수는 컴포넌트영역(AR1)에서 단위 면적당 제1화소(PX1)의 개수 및 제1인접영역(AR2a) 및 제2인접영역(AR2b)에서 단위 면적당 제2화소(PX2)의 개수보다 많을 수 있다. 따라서, 메인영역(AR3)에서 표시 패널(10)의 해상도는 컴포넌트영역(AR1), 제1인접영역(AR2a) 및 제2인접영역(AR2b)에서 표시 패널(10)의 해상도보다 높을 수 있다.
일 실시예에서, 컴포넌트영역(AR1) 상에 복수의 연결데이터선(IDL)이 배치될 수 있다. 연결데이터선(IDL)은 제1표시요소(DPE1)과 전기적으로 연결되지 않으며, 메인영역(AR3)에 배치된 제3화소회로에 데이터 신호 또는 데이터 전압을 전달하기 위한 데이터선(DL, 도 4 참조)의 일부일 수 있다. 연결데이터선(IDL)은 제1경계(E1)와 제2경계(E2) 중 더 가까운 쪽 경계에 인접하여 배치될 수 있다. 예컨대, 연결데이터선(IDL)은 컴포넌트영역(AR1)의 제3경계(E3) 및 제4경계(E4)를 따라 꺾여 경계영역(BA)에 중첩하도록 배치될 수 있다. 따라서, 연결데이터선(IDL)은 중심영역(CA)과 최소한으로 중첩할 수 있다.
일 실시예에서, 제1인접영역(AR2a) 및 제2인접영역(AR2b) 상에 인접데이터선(MDL)이 배치될 수 있다. 인접데이터선(MDL)은 제1화소회로(PC1, 도 4 참조) 또는 제2화소회로(PC2, 도 4 참조)에 전기적으로 연결되어 데이터 신호 또는 데이터 전압을 전달할 수 있다. 일 실시예에서, 제1화소회로(PC1)와 연결되는 인접데이터선(MDL2)과, 제2화소회로(PC2)와 연결되는 인접데이터선(MDL1)이 교번하여 배치될 수 있다. 다른 일 실시예에서, 복수 개의 제1화소회로(PC1)와 연결되는 인접데이터선(MDL) 그룹과, 복수 개의 제2화소회로(PC2)와 연결되는 인접데이터선(MDL) 그룹이 교번하여 배치될 수도 있다. 제1화소회로(PC1)와 연결되는 인접데이터선(MDL)은 대응하는 제1표시요소(DPE1)를 구동할 수 있도록 IC 맵핑(Integrated Circuit Mapping) 될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 인접영역과 컴포넌트영역의 경계부를 확대한 개략도이고, 도 8은 도 7에 도시된 표시 패널의 D-D'선에 따라 도시한 단면도이다.
도 7을 참조하면, 컴포넌트영역(AR1)의 제1경계(E1)에 접하여 제1인접영역(AR2a)이 배치될 수 있다. 컴포넌트영역(AR1)은 제1화소(PX1)가 배치되고 제1방향(예컨대, x 방향)을 따라 연장되는 화소영역(PA)들과 화소영역(PA)들 사이에 개재되는 투과영역(TA)들을 포함할 수 있다. 예컨대, 투과영역(TA)은 제1화소(PX1)를 구성하는 제1표시요소(DPE1)의 화소전극 및 발광층과 중첩하지 않는 영역으로 정의될 수 있다. 화소영역(PA)들과 투과영역(TA)들은 제2방향(예컨대, y 방향)을 따라 교번하여 배치될 수 있다.
제1인접영역(AR2a)은 제2화소(PX2)가 배치되고, 제1방향(예컨대, x 방향)을 따라 연장되는 화소영역(PA)들과 화소영역(PA)들 사이에 개재되는 투과영역(TA)들을 포함할 수 있다. 일 실시예에서, 컴포넌트영역(AR1)과 제1인접영역(AR2a)의 화소영역(PA)은 제1방향(예컨대, x 방향)을 따라 연장되는 일 직선 상에 배치될 수 있다. 마찬가지로, 컴포넌트영역(AR1)과 제1인접영역(AR2a)의 투과영역(TA)은 제1방향(예컨대, x 방향)을 따라 연장되는 일 직선 상에 배치될 수 있다.
컴포넌트영역(AR1)의 화소영역(PA)에는 제1표시요소(DPE1)가 배치될 수 있다. 일 실시예로, 제1표시요소(DPE1)는 제1청색표시요소(DPE1b), 제1녹색표시요소(DPE1g), 및 제1적색표시요소(DPE1r)를 포함할 수 있다. 다른 일 실시예로, 제1표시요소(DPE1)는 백색광을 발광하는 백색표시요소를 더 포함할 수도 있다. 일 실시예에서, 제1화소(PX1)는 하나 이상의 제1표시요소(DPE1)를 포함할 수 있다. 예컨대 하나의 제1화소(PX1)는 제1청색표시요소(DPE1b)와 제1녹색표시요소(DPE1g)를 포함하고, 다른 하나의 제1화소(PX1)는 제1적색표시요소(DPE1r)과 제1녹색표시요소(DPE1g)를 포함할 수 있다. 또는, 하나의 제1화소(PX1)는 제1청색표시요소(DPE1b), 제1녹색표시요소(DPE1g) 및 제1적색표시요소(DPE1r)를 포함할 수 있다. 일 실시예에서, 제1청색표시요소(DPE1b)의 발광영역은 제1적색표시요소(DPE1r)의 발광영역 및 제1녹색표시요소(DPE1g)의 발광영역보다 큰 면적을 가질 수 있다.
제1인접영역(AR2a)의 화소영역(PA)에는 제2표시요소(DPE2), 제1화소회로(PC1) 및 제2화소회로(PC2)가 배치될 수 있다. 일 실시예로, 제2표시요소(DPE2)는 제2청색표시요소(DPE2b), 제2녹색표시요소(DPE2g), 및 제2적색표시요소(DPE2r)를 포함할 수 있다. 다른 일 실시예로, 제2표시요소(DPE2)는 백색광을 발광하는 백색표시요소를 더 포함할 수도 있다. 일 실시예에서, 제2화소(PX2)는 하나 이상의 제2표시요소(DPE2)를 포함할 수 있다.
제1화소회로(PC1)는 제1표시요소(DPE1)과 전기적으로 연결되어 제1표시요소(DPE1)를 구동할 수 있다. 제1화소회로(PC1)는 연결배선(CWL)을 통하여 연결될 수 있다. 제2화소회로(PC2)는 제2표시요소(DPE2)와 전기적으로 연결되어, 제2표시요소(DPE2)를 구동할 수 있다. 제2화소회로(PC2)는 제2표시요소(DPE2)와 중첩하거나 인접하여 배치될 수 있다. 일 실시예로, 제1화소회로(PC1)와 제2화소회로(PC2)는 교번하여 배치될 수 있다. 예컨대, 제1화소회로(PC1) 하나와 제2화소회로(PC2) 하나가 제1방향(예컨대, x 방향)을 따라 교번하여 배치될 수 있다. 다른 일 실시예로, 제1화소회로(PC1) 복수 개와 제2화소회로(PC2) 복수 개가 제1방향(예컨대, x 방향)을 따라 교번하여 배치될 수 있다. 또 다른 일 실시예로, 복수 개의 제1화소회로(PC1) 행과 복수 개의 제2화소회로(PC2) 행이 화소영역(PA) 내에서 제2방향(예컨대, y 방향)을 따라 배치되어 행렬을 구성할 수도 있다. 이와 같이, 제1화소회로(PC1) 및 제2화소회로(PC2)의 수와 배치는 설계에 따라 다양하게 변경될 수 있다.
연결배선(CWL)은 제1화소회로(PC1)와 제1표시요소(DPE1)을 전기적으로 연결한다. 연결배선(CWL)은 대응하는 제1표시요소(DPE1) 과 전기적으로 접속하며 종단될 수 있다. 따라서, 제1경계(E1)로부터 컴포넌트영역(AR1)의 중심에 가까워질 수록 연결배선(CWL)의 수가 감소할 수 있다.
컴포넌트영역(AR1)에서 연결배선(CWL)은 화소영역(PA)과 중첩하여 배치될 수 있다. 예컨대, 연결배선(CWL)은 제1표시요소(DPE1)의 화소전극과 중첩하는 면적이 최대가 되도록 배치될 수 있다. 따라서, 연결배선(CWL)은 투과영역(TA)과 중첩하는 면적이 최소가 되도록 배치되어, 투과영역(TA)의 투과율을 향상시킬 수 있다. 반면, 제1인접영역(AR2a)에서 연결배선(CWL)은 화소영역(PA)의 가장자리 및 투과영역(TA)과 중첩하여 배치될 수 있다. 예컨대, 연결배선(CWl)은 제2표시요소(DPE2), 제1화소회로(PC1) 및 제2화소회로(PC2)와 중첩하는 면적이 작아지게 배치될 수 있다. 일 실시예에서, 연결배선(CWL)은 제1경계(E1)와 인접한 경계영역(BA)의 경계 측에서 화소영역(PA)의 가장자리를 따라 배치될 수 있다. 일 실시예에서, 연결배선(CWL)은 제1경계(E1)에서 투과영역(TA)과 중첩하여 배치될 수 있다. 따라서, 경계영역(BA)에서 투과영역(TA)의 투과율은 중심영역(CA)에서 투과영역(TA)의 투과율보다 낮을 수 있다.
일 실시예에서, 컴포넌트영역(AR1)의 경계영역(BA)과 중첩하여 복수의 연결데이터선(IDL)이 배치될 수 있다. 연결데이터선(IDL)은 제1표시요소(DPE1)과 전기적으로 연결되지 않으며, 메인영역(AR3)에 배치된 제3화소회로에 데이터 신호 또는 데이터 전압을 전달하기 위한 데이터선(DL, 도 4 참조)의 일부일 수 있다. 연결데이터선(IDL)은 제1경계(E1)에 인접하여 배치될 수 있다.
일 실시예에서, 컴포넌트영역(AR1) 상에 신호배선(ISL)들이 배치될 수 있다. 신호배선(ISL)은 컴포넌트영역(AR1)에 배치되는 제1표시요소(DPE1)와 전기적으로 연결되지 않으며, 제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3)에 스캔 신호를 전달하기 위한 배선일 수 있다. 신호배선(ISL)은 컴포넌트영역(AR1)이 제1인접영역(AR2a)과 접하는 제1경계(E1)로부터 컴포넌트영역(AR1)이 제2인접영역(AR2b)과 접하는 제2경계(E2, 도 4 참조)로 연장될 수 있다. 신호배선(ISL)은 제1경계(E1)로부터 제2경계(E2)에 이를 때까지 그 수가 일정하게 유지될 수 있다.
도 7에서는 신호배선(ISL)의 배치를 설명하기 위하여, 신호배선(ISL)과 중첩하지 않는 연결배선(CWL)들만을 도시하였으나, 일 실시예에서, 신호배선(ISL)과 연결배선(CWL)은 평면 상에서 일부 또는 전부 중첩할 수 있다.
도 8을 참조하면, 기판(100)은 컴포넌트영역(AR1)과 제1인접영역(AR2a)를 포함할 수 있다.
제1인접영역(AR2a)에는 제1화소회로(PC1)이 배치될 수 있다. 제1화소회로(PC1)는 제1박막트랜지스터(TFT1), 스토리지 커패시터(Cst) 및 제2박막트랜지스터(TFT2)를 포함할 수 있다.
제1박막트랜지스터(TFT1)는 제1반도체층(Act1), 제1게이트전극(GE1), 제1소스전극(SE1), 및 제1드레인전극(DE1)을 포함할 수 있다. 제2박막트랜지스터(TFT2)는 제2반도체층(Act2), 제2게이트전극(GE2), 제2소스전극(SE2), 및 제2드레인전극(DE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 하부 전극(CE1) 및 상부전극(CE2)을 포함할 수 있다. 일 실시예에서, 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2) 및 제2드레인전극(DE2) 중 일부는 생략되거나 다른 구성으로 대체될 수도 있다.
컴포넌트영역(AR1) 상에 신호배선(ISL)들이 배치될 수 있다. 신호배선(ISL)은 컴포넌트영역(AR1)에 배치되는 제1표시요소(DPE1)와 전기적으로 연결되지 않으며, 제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3)에 스캔 신호를 전달하기 위한 배선일 수 있다. 신호배선(ISL)은 컴포넌트영역(AR1)이 제1인접영역(AR2a)과 접하는 제1경계(E1, 도 4 참조)로부터 컴포넌트영역(AR1)이 제2인접영역(AR2b)과 접하는 제2경계(E2, 도 4 참조)로 연장될 수 있다. 따라서, 신호배선(ISL)은 컴포넌트영역(AR1)을 통과하는 동안 일정한 수를 유지할 수 있다.
일 실시예에서, 신호배선(ISL)은 제1게이트전극(GE1), 상부전극(CE2) 및 제2게이트전극(GE2) 중 어느 하나와 동일 물질을 포함할 수 있다. 본 명세서에서 "A"와 "B"가 동일 물질을 포함한다고 함은, "A"와 "B"가 동일 공정에 의해 형성되는 것을 의미할 수 있다. 예컨대, 신호배선(ISL)은 제1게이트전극(GE1), 상부전극(CE2) 및 제2게이트전극(GE2) 중 어느 하나와 동일 공정에 의해 형성되는 것일 수 있다. 일 실시예에서, 신호배선(ISL)은 복수 개 구비되고, 복수의 신호배선(ISL)들은 각각 제1게이트전극(GE1), 상부전극(CE2) 및 제2게이트전극(GE2) 중 어느 하나와 동일 물질을 포함할 수 있다. 예컨대, 각 신호배선(ISL)은 서로 접촉하지 않도록 층을 달리하여 배치될 수 있다.
컴포넌트영역(AR1) 상에 연결데이터선(IDL)이 더 배치될 수 있다. 연결데이터선(IDL)은 컴포넌트영역(AR1)에 배치되는 제1표시요소(DPE1)와 전기적으로 연결되지 않으며, 제3화소회로(PC3)에 데이터 신호 또는 데이터 전압을 전달하기 위한 데이터선(DL)의 일부일 수 있다. 연결데이터선(IDL)은 컴포넌트영역(AR1)이 메인영역(AR3)과 접하는 제3경계(E3, 도 4 참조)로부터 컴포넌트영역(AR1)이 메인영역(AR3)과 접하는 제4경계(E4, 도 4 참조)로 연장될 수 있다. 연결데이터선(IDL)은 컴포넌트영역(AR1)을 통과하는 동안 일정한 수를 유지할 수 있다. 상기 연결데이터선(IDL)은 컴포넌트영역(AR1)의 제1경계(E1, 도 4 참조) 및 제2경계(E2, 도 4 참조)에 인접하여 배치될 수 있다. 따라서, 컴포넌트영역(AR1)의 중심부에는 연결데이터선(IDL)이 배치되지 않거나 최소한으로 배치되어 투과율이 향상될 수 있다. 연결데이터선(IDL)은 제1소스전극(SE1) 및 연결전극(CM) 중 어느 하나와 동일 물질을 포함할 수 있다. 예컨대, 연결데이터선(IDL)은 복수의 상부데이터선(IDLu)들과 복수의 하부데이터선(IDLb)들을 포함하고, 복수의 상부데이터선(IDLu)들은 연결전극(CM)과 동일 물질을 포함하고, 복수의 하부데이터선(IDLb)들은 제1소스전극(SE1)과 동일 물질을 포함할 수 있다. 즉, 복수의 하부데이터선(IDLb)들은 층간절연층(119) 상에 배치될 수 있고, 상부데이터선(IDLu)들은 제1유기절연층(121) 상에 배치될 수 있다.
연결배선(CWL)은 제1게이트전극(GE1), 상부전극(CE2), 제2게이트전극(GE2), 제1소스전극(SE1) 및 연결전극(CM) 중 어느 하나와 동일 물질을 포함할 수 있다. 따라서, 연결배선(CWL)은 제1게이트전극(GE1), 상부전극(CE2), 제2게이트전극(GE2), 제1소스전극(SE1) 및 연결전극(CM) 중 어느 하나와 동일 공정에 의해 형성되는 것일 수 있다. 도 8에서 연결배선(CWL)은 하나만 도시되었으나, 도 7에 도시된 바와 같이 연결배선(CWL)은 복수 개 구비될 수 있다. 이 때, 각 연결배선(CWL)은 제1게이트전극(GE1), 상부전극(CE2), 제2게이트전극(GE2), 제1소스전극(SE1) 및 연결전극(CM) 중 적어도 어느 하나와 동일 물질을 포함할 수 있다. 예컨대, 각 연결배선(CWL)은 서로 접촉하지 않도록 층을 달리하여 배치될 수 있다.
일 실시예에서, 연결배선(CWL)은 상이한 층에 배치되는 부분 연결배선(미도시)들을 포함할 수 있다. 예컨대, 연결배선(CWL)은 제1무기절연층(113) 상에 배치된 신호배선(ISL)과 접촉하는 것을 방지하기 위하여 제1게이트절연층(112), 제2무기절연층(115) 또는 제2게이트절연층(117) 상에 배치된 부분 연결배선들을 포함할 수 있다. 서로 다른 층에 배치되는 부분 연결배선들은 컨택홀을 통하여 전기적으로 연결되어 하나의 연결배선(CWL)을 구성할 수 있다. 마찬가지로, 신호배선(ISL)은 연결배선(CWL)과 접촉하는 것을 방지하기 위하여 제1게이트절연층(112), 제1무기절연층(113) 또는 제2게이트절연층(117) 상에 배치되는 부분 신호배선(미도시)들을 포함할 수 있다.
유기발광다이오드(OLED)는 제1화소회로(PC1)와 전기적으로 연결될 수 있다. 유기발광다이오드(OLED)는 제1인접영역(AR2a)에 배치된 제1화소회로(PC1)와 전기적으로 연결되어 제1표시요소(DPE1)를 구현할 수 있다. 유기발광다이오드(OLED)는 화소전극(211), 발광층(212), 및 대향전극(213)을 포함할 수 있다.
화소전극(211)은 제2유기절연층(123) 및 제3유기절연층(125)에 구비된 컨택홀을 통해 연결전극(CM)과 전기적으로 연결될 수 있다. 연결배선(CWL)은 제1화소회로(PC1)로부터 적어도 하나의 화소전극(211)으로 연장되어, 연결전극(CM) 또는 화소전극(211)과 전기적으로 접속하며 종단된다. 따라서, 연결배선(CWL)은 제1경계(E1)로부터 제1방향(예컨대, x 방향)을 따라 중심영역(CA)에 가까워질수록 그 수가 감소한다. 따라서, 중심영역(CA)의 투과율은 경계영역(BA)보다 높을 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 패널의 인접영역과 컴포넌트영역의 경계부를 확대한 개략도이고, 도 10은 도 9에 도시된 표시 패널의 E-E'선에 따라 도시한 단면도이다.
도 9 및 도 10을 참조하면, 컴포넌트영역(AR1)은 제1경계(E1)와 인접한 경계영역(BA)과 중심영역(CA)을 포함할 수 있다. 도 9는 도 7과 유사하나, 경계영역(BA)으로 연결되는 제1연결배선(CWLa)은 금속 물질을 포함하는 반면, 중심영역(CA)으로 연결되는 제2연결배선(CWLb)은 투명 도전물질을 포함하는 점에서 차이가 존재한다. 즉, 연결배선(CWL)과 대응하는 제1표시요소(DPE1)가 컴포넌트영역(AR1)의 중심에 가까운 경우, 연결배선(CWL)은 투명 도전물질을 포함하고, 연결배선(CWL)에 대응하는 제1표시요소(DPE1)가 컴포넌트영역(AR1)의 제1경계(E1) 또는 제2경계(E2, 도 4 참조)에 가까운 경우, 연결배선(CWL)은 금속 물질을 포함할 수 있다.
일 실시예로, 제2연결배선(CWLb)은 투명 전도성 산화물(Transparent Conducting Oxide)로 구비될 수 있다. 예를 들어, 제2연결배선(CWLb)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 컴포넌트영역(AR1)과 더 많이 중첩하는 제2연결배선(CWLb)들이 투명 도전물질을 포함함에 따라, 컴포넌트영역(AR1)의 투과율이 향상될 수 있다. 또한, 컴포넌트영역(AR1)의 중심영역(CA)에는 투명 도전물질을 포함하는 제2연결배선(CWLb)들이 배치되어, 경계영역(BA) 보다 높은 투과율을 가질 수 있다.
일 실시예로, 제2연결배선(CWLb)은 제2유기절연층(123)과 제3유기절연층(125) 사이에 배치될 수 있다. 일 실시예로, 제2연결배선(CWLb)은 복수 개 구비되고, 제3유기절연층(125)과 화소전극(211) 사이에 하나 이상의 유기절연층들이 더 배치되고, 유기절연층들 사이에 제2연결배선(CWLb)들 중 일부가 배치될 수 있다. 화소전극(211)은 제3유기절연층(125)에 형성된 컨택홀을 통해 제2연결배선(CWLb)과 전기적으로 연결될 수 있다.
도 11 내지 도 14는 도 6에 도시된 표시 패널의 컴포넌트영역의 일부를 각각 확대한 확대도이다.
도 11 내지 도 13은 도 6에 도시된 표시 패널(10)의 컴포넌트영역(AR1)의 각 부분(F1, F2, F3)에서의 연결배선(CWL) 및 신호배선(ISL)의 배치를 설명하기 위한 것이다. F1은 컴포넌트영역(AR1)의 경계영역(BA)에 포함되고, F3는 컴포넌트영역(AR1)의 중심영역(CA)에 포함되며, F2는 F1과 F3 사이에 위치한다.
도 11 내지 도 13을 참조하면, 제1표시요소(DPE1)는 제1방향(예컨대, x 방향)을 따라 연장되는 화소영역(PA)과 중첩하여 배치될 수 있다. 예컨대, 제1표시요소(DPE1)의 발광영역은 화소영역(PA)과 중첩할 수 있다. 하나의 화소영역(PA)과 다른 하나의 화소영역(PA)은 제2방향(예컨대, y 방향)을 따라 이격하여 배치되고, 화소영역(PA)들 사이에는 투과영역(TA)이 배치될 수 있다. 예컨대, 화소영역(PA)은 홀수 행(R1, R3, R5)을 구성하고, 투과영역(TA)은 짝수 행(R2, R4)을 구성하도록 교번하여 배치될 수 있다.
제1경계(E1, 도 6 참조)와 인접하여, 연결데이터선(IDL)이 배치될 수 있다. 연결데이터선(IDL)은 제2방향(예컨대, y 방향)으로 연장되어, 컴포넌트영역(AR1)을 통과할 수 있다. 예컨대, 연결데이터선(IDL)은 메인영역(AR3, 도 4 참조)에 배치되는 제3화소회로(PC3, 도 4 참조)에 전기적으로 연결되어 데이터 신호 또는 데이터 전압을 전달하기 위한 데이터선(DL)의 일부일 수 있다. 따라서, 연결데이터선(IDL)은 제1표시요소(DPE1)와 전기적으로 연결되지 않으며, 컴포넌트영역(AR1) 상에서 일정한 수를 유지할 수 있다.
화소영역(PA)과 중첩하여 신호배선(ISL)이 배치될 수 있다. 신호배선(ISL)은 컴포넌트영역(AR1)에 배치되는 제1표시요소(DPE1)와 전기적으로 연결되지 않으며, 제1화소회로(PC1), 제2화소회로(PC2) 및 제3화소회로(PC3)에 스캔 신호를 전달하기 위한 배선일 수 있다. 신호배선(ISL)은 컴포넌트영역(AR1)이 제1인접영역(AR2a)과 접하는 제1경계(E1)로부터 컴포넌트영역(AR1)이 제2인접영역(AR2b, 도 4 참조)과 접하는 제2경계(E2)로 연장될 수 있다. 따라서, 신호배선(ISL)은 컴포넌트영역(AR1)을 통과하는 동안 일정한 수를 유지할 수 있다.
화소영역(PA)과 중첩하여 연결배선(CWL)이 배치될 수 있다. 연결배선(CWL)은 제1경계(E1)와 인접한 투과영역(TA)과 일부 중첩할 수 있다. 예컨대, 연결배선(CWL)은 제1경계(E1)에서 제1표시요소(DPE1)의 발광영역 사이에 배치되었다가, 제1방향(예컨대, x 방향)을 따라 연장됨에 따라, 화소영역(PA)에 중첩하도록 배치될 수 있다. 일 실시예에서, 복수의 연결배선(CWL) 중 일부는 신호배선(ISL)과 평면 상에서 일부 또는 전부 중첩하여 배치될 수 있다. 예컨대, 연결배선(CWL)은 신호배선(ISL)과 층을 달리하여 배치될 수 있다. 연결배선(CWL)은 대응하는 제1표시요소(DPE1)와 전기적으로 연결되어 종단될 수 있다. 따라서, 중심영역(CA)에 가까워질수록, 연결배선(CWL)의 수가 감소할 수 있다. 따라서, 컴포넌트영역(AR1)은 중심에서 가장 높은 투과율을 가질 수 있다.
투과영역(TA)과 중첩하여 대향전극(213, 도 8 참조)의 개구(213OP)가 배치될 수 있다. 대향전극의 개구(213OP)는 제1방향(예컨대, x 방향)을 따라 이격하여 배치될 수 있다. 일 실시예로, 대향전극의 개구(213OP)는 타원 형상을 가질 수 있다. 컴포넌트영역(AR1)에서 대향전극의 개구(213OP)의 장축은 신호배선(ISL)의 연장방향과 평행하게 배치되어, 신호배선(ISL) 및 연결배선(CWL)과의 중첩을 최소화할 수 있다. 다른 일 실시예로, 대향전극의 개구(213OP)는 다각형 형상을 가질 수 있다. 예컨대, 도 14에 도시된 바와 같이, 대향전극의 개구(213OP)는 투과영역(TA)이 연장되는 제1방향(예컨대, x 방향)과 교차하는 제3방향과 평행한 장축을 갖는 직사각형 형상을 가질 수 있다. 그 외에도 대향전극의 개구(213OP)는 투과영역(TA)의 투과율 향상을 위하여 다양한 형상을 적용할 수 있다.
도 15는 도 6에 도시된 표시 패널의 컴포넌트영역의 일부를 확대한 확대도이다.
도 15를 참조하면, 하나의 연결배선(CWL)에 대응하는 제1표시요소(DPE1)는 하나 이상일 수 있다. 예컨대, 컴포넌트영역(AR1)에 배치된 제1녹색표시요소(DPEg1)는 인접한 제2녹색표시요소(DPEg2)와 보조배선(PWL1)을 통하여 전기적으로 연결될 수 있다. 즉, 제1녹색표시요소(DPEg1)과 제2녹색표시요소(DPEg2)는 제2연결배선(CWL2)을 통해 연결된 하나의 제1화소회로(PC1, 도 6 참조)에 의하여 구동될 수 있다. 따라서, 적은 수의 연결배선을 이용하면서도 컴포넌트영역(AR1)의 해상도를 향상시켜, 사용자의 심미감을 만족할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 표시 장치
10: 표시 패널
20: 컴포넌트
100: 기판
AR1: 컴포넌트영역
AR2: 인접영역
AR3: 메인영역
AR4: 주변영역
DPE: 표시요소
PC: 화소회로
MDL: 인접데이터선
IDL: 연결데이터선
ISL: 신호배선
CWL: 연결배선
BA: 경계영역
CA: 중심영역
TA: 투과영역

Claims (20)

  1. 컴포넌트영역, 상기 컴포넌트영역을 사이에 두고 배치되는 제1인접영역 및 제2인접영역을 포함하는 인접영역, 상기 컴포넌트영역 및 상기 인접영역의 적어도 일부를 둘러싸는 메인영역을 포함하는, 기판;
    상기 컴포넌트영역 상에 배치되는, 제1표시요소;
    상기 인접영역 상에 배치되는, 제2표시요소, 상기 제1표시요소와 전기적으로 연결되는 제1화소회로 및 상기 제2표시요소와 전기적으로 연결되는 제2화소회로;
    상기 컴포넌트영역 상에 배치되고, 상기 컴포넌트영역과 상기 제1인접영역이 접하는 경계로부터 제1방향을 따라 연장되는 신호배선; 및
    상기 제1표시요소와 상기 제1화소회로를 전기적으로 연결하는 연결배선;을 포함하고,
    상기 제1표시요소는 화소전극, 상기 화소전극 상에 배치되는 발광층, 및 대향전극을 포함하고,
    상기 연결배선 및 상기 신호배선은 상기 화소전극과 인접하여 배치되는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1화소회로는 제1박막트랜지스터 및 제2박막트랜지스터를 포함하고,
    상기 제1박막트랜지스터는 제1반도체층, 제1게이트전극, 상부전극 및 제1소스-드레인 전극을 구비하고,
    상기 제2박막트랜지스터는 제2반도체층, 제2게이트전극 및 제2소스-드레인 전극을 구비하고,
    상기 연결배선은 복수 개 구비되며, 상기 복수의 연결배선 각각은 상기 제1게이트전극, 상기 상부전극, 상기 제2게이트전극 및 상기 제1소스-드레인 전극 중 적어도 어느 하나와 동일 물질을 포함하는, 표시 장치.
  3. 제2항에 있어서,
    상기 제1화소회로와 상기 제1표시요소 사이에 배치되고, 순차적으로 적층되는 제1유기절연층, 제2유기절연층 및 제3유기절연층을 더 포함하고,
    상기 복수의 연결배선은 상기 제2유기절연층과 상기 제3유기절연층 사이에 배치되는 투명 연결배선을 더 포함하고,
    상기 투명 연결배선은 투명 도전물질을 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 컴포넌트영역은 상기 제1인접영역과 접하는 제1경계영역, 상기 제2인접영역과 접하는 제2경계영역 및 상기 제1경계영역과 상기 제2경계영역 사이에 배치되는 중심영역을 포함하고,
    상기 복수의 연결배선 중 종단부가 상기 중심영역에 위치하는 연결배선은 투명 도전물질을 포함하고,
    상기 복수의 연결배선 중 종단부가 상기 경계영역에 위치하는 연결배선은 금속 물질을 포함하는, 표시 장치.
  5. 제2항에 있어서,
    상기 신호배선은 복수 개 구비되고,
    상기 신호배선은 상기 제1게이트전극, 상기 상부전극, 상기 제2게이트전극 중 적어도 어느 하나와 동일 물질을 포함하는, 표시 장치.
  6. 제5항에 있어서,
    상기 복수의 연결배선 중 적어도 일부와, 상기 복수의 신호배선 중 적어도 일부는 평면 상에서 중첩되는, 표시 장치.
  7. 제5항에 있어서,
    상기 복수의 연결배선 중 적어도 일부는 복수의 부분 연결배선들을 포함하고,
    상기 부분 연결배선들 각각은 상기 제1게이트전극, 상기 상부전극, 상기 제2게이트전극 및 상기 제1소스-드레인 전극 중 적어도 어느 하나와 동일 물질을 포함하는, 표시 장치.
  8. 제1항에 있어서,
    상기 연결배선은 복수 개 구비되고,
    상기 복수의 연결배선의 수는 상기 컴포넌트영역과 상기 제1인접영역 및 상기 제2인접영역이 접하는 경계들 중 어느 하나로부터 상기 컴포넌트영역의 중심을 향하여 연장되는 거리가 길 수록 감소하는, 표시 장치.
  9. 제1항에 있어서,
    상기 신호배선은 복수 개 구비되며,
    상기 복수의 신호배선은 상기 컴포넌트영역과 상기 제1인접영역이 접하는 경계로부터 상기 컴포넌트영역과 상기 제2인접영역이 접하는 경계까지 동일한 수를 갖는, 표시 장치.
  10. 제1항에 있어서,
    상기 컴포넌트영역은 상기 제1방향을 따라 연장되고, 상기 화소전극이 배치되는 복수의 화소영역 및 상기 복수의 화소영역 사이에 배치되는 복수의 투과영역을 포함하고,
    상기 대향전극은 상기 투과영역과 중첩하는 복수의 개구를 갖는, 표시 장치.
  11. 제10항에 있어서,
    상기 복수의 개구는 제1방향과 평행한 장축을 갖는 타원 형상인, 표시 장치.
  12. 제10항에 있어서,
    상기 복수의 개구 각각은 상기 컴포넌트영역과 상기 제1인접영역 및 상기 제2인접영역이 접하는 경계들로부터 상기 컴포넌트영역의 중심에 가까울록 상기 연결배선과 중첩하는 면적이 감소하는, 표시 장치.
  13. 제11항에 있어서,
    상기 연결배선 및 상기 신호배선은 상기 화소영역과 중첩하여 배치되는, 표시 장치.
  14. 제11항에 있어서,
    상기 연결배선은 상기 컴포넌트영역과 상기 제1인접영역 및 상기 제2인접영역이 접하는 경계에서 상기 투과영역과 중첩하여 배치되는, 표시 장치.
  15. 제1항에 있어서,
    상기 컴포넌트영역 상에 배치되고, 상기 제1방향과 교차하는 제2방향을 따라 연장되는 복수의 연결데이터선을 더 포함하고,
    상기 컴포넌트영역은 상기 제1인접영역과 접하는 제1경계영역, 상기 제2인접영역과 접하는 제2경계영역 및 상기 제1경계영역과 상기 제2경계영역 사이에 배치되는 중심영역을 포함하고,
    상기 연결데이터선들 각각은 상기 제1경계영역 및 상기 제2경계영역 중 어느 하나와 중첩하여 배치되는, 표시 장치.
  16. 제15항에 있어서,
    상기 제1화소회로와 상기 제1표시요소 사이에 배치되고, 순차적으로 적층되는 제1유기절연층, 제2유기절연층을 더 포함하고,
    상기 연결데이터선은 복수 개 구비되고,
    상기 복수의 연결데이터선은 상기 제1유기절연층의 하부에 배치되는 하부데이터선과 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치되는 상부데이터선을 포함하는, 표시 장치.
  17. 제1항에 있어서,
    상기 인접영역 상에 배치되며, 상기 제1화소회로와 전기적으로 연결되는 제1인접데이터선; 및
    상기 인접영역 상에 배치되며, 상기 제2화소회로와 전기적으로 연결되는 제2인접데이터선;을 더 포함하는, 표시 장치.
  18. 제17항에 있어서,
    상기 제1인접데이터선 및 상기 제2인접데이터선은 각각 복수 개 구비되고,
    상기 복수의 제1인접데이터선과 상기 복수의 제2인접데이터선은 교번하여 배치되는, 표시 장치.
  19. 제17항에 있어서,
    상기 제1인접데이터선은 상기 제1표시요소의 위치에 대응하여 IC 맵핑(Integrated Chip mapping)되는, 표시 장치.
  20. 제1항에 있어서,
    상기 제1표시요소는 복수 개 구비되고,
    상기 복수의 제1표시요소 중 어느 하나와, 상기 복수의 제1표시요소 중 다른 어느 하나를 전기적으로 연결하는, 보조배선을 포함하는, 표시 장치.
KR1020220006801A 2022-01-17 2022-01-17 표시 장치 KR20230111658A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220006801A KR20230111658A (ko) 2022-01-17 2022-01-17 표시 장치
US17/978,833 US20230232676A1 (en) 2022-01-17 2022-11-01 Display apparatus
CN202320113029.5U CN219421505U (zh) 2022-01-17 2023-01-17 显示设备
CN202310059123.1A CN116456750A (zh) 2022-01-17 2023-01-17 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220006801A KR20230111658A (ko) 2022-01-17 2022-01-17 표시 장치

Publications (1)

Publication Number Publication Date
KR20230111658A true KR20230111658A (ko) 2023-07-26

Family

ID=87124470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220006801A KR20230111658A (ko) 2022-01-17 2022-01-17 표시 장치

Country Status (3)

Country Link
US (1) US20230232676A1 (ko)
KR (1) KR20230111658A (ko)
CN (2) CN219421505U (ko)

Also Published As

Publication number Publication date
CN219421505U (zh) 2023-07-25
CN116456750A (zh) 2023-07-18
US20230232676A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
CN110838507A (zh) 显示面板
US20160202812A1 (en) Display device including touch sensor
CN112086484A (zh) 显示设备
KR20200029681A (ko) 표시장치
KR20210093419A (ko) 표시 장치 및 전자 기기
KR20210099706A (ko) 화소 및 표시장치
US20240040861A1 (en) Display device and method of manufacturing the display device
CN112909047A (zh) 显示装置
EP4095926A2 (en) Display apparatus
KR20230111658A (ko) 표시 장치
KR20220115709A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN113053946A (zh) 显示装置
US20230371328A1 (en) Display device
CN219303667U (zh) 显示装置
CN220342748U (zh) 显示装置
CN219146072U (zh) 显示设备
US20240074242A1 (en) Display apparatus
EP4355058A1 (en) Display apparatus
CN217933800U (zh) 显示装置
KR20230160698A (ko) 표시 장치
KR20240025131A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210103632A (ko) 표시 장치
CN117082898A (zh) 显示面板和显示面板的制造方法