TWI683791B - 基板處理用氣體、保管容器及基板處理方法 - Google Patents

基板處理用氣體、保管容器及基板處理方法 Download PDF

Info

Publication number
TWI683791B
TWI683791B TW108109499A TW108109499A TWI683791B TW I683791 B TWI683791 B TW I683791B TW 108109499 A TW108109499 A TW 108109499A TW 108109499 A TW108109499 A TW 108109499A TW I683791 B TWI683791 B TW I683791B
Authority
TW
Taiwan
Prior art keywords
substrate processing
gas
processing gas
etching
content
Prior art date
Application number
TW108109499A
Other languages
English (en)
Other versions
TW201942046A (zh
Inventor
八尾章史
武田雄太
江藤純
Original Assignee
日商中央硝子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商中央硝子股份有限公司 filed Critical 日商中央硝子股份有限公司
Publication of TW201942046A publication Critical patent/TW201942046A/zh
Application granted granted Critical
Publication of TWI683791B publication Critical patent/TWI683791B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B7/00Halogens; Halogen acids
    • C01B7/24Inter-halogen compounds
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之基板處理用氣體含有IF 5與IF 7,IF 5之含量相對於IF 5與IF 7之合計以體積基準計為1 ppm以上2%以下。

Description

基板處理用氣體、保管容器及基板處理方法
本發明係關於一種基板處理用氣體、保管容器及基板處理方法。
先前,於IF 7氣體(七氟化碘)之製造技術中,進行過各種研究。作為該種技術,例如已知有專利文獻1所記載之技術。於專利文獻1中,循環供給氟氣體,並且使作為另一原料之五氟化碘氣體化,使兩者以氣體之狀態混合並反應(專利文獻1之請求項1、段落0001等)。而且,所獲得之氣體為未反應之五氟化碘氣體、製品之七氟化碘氣體及未反應之氟氣體,利用各個氣體於不同溫度液化而如下所述般進行分離、回收。具體而言,記載有五氟化碘以IF 5冷阱40冷卻捕獲,七氟化碘以IF 7冷阱44冷卻捕獲,且蓄積於IF 7冷阱44之七氟化碘藉由自冷卻切換為加熱而氣體化,向IF 7回收儲氣瓶66移行(回收)(專利文獻1之段落0020)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2006-265057號公報
[發明所欲解決之問題]
然而,本發明者進行了研究,結果判明於上述專利文獻1所記載之IF 7氣體中,就蝕刻速度之速度與不均之方面而言,有改善之餘地。 [解決問題之技術手段]
本發明者進行了進一步研究,結果發現存在以下情形,於使用IF 7單獨之氣體作為基板處理用氣體之情形時,雖蝕刻速度之最大值良好,但蝕刻速度之不均變得較大。於基板處理用氣體中,若蝕刻速度變動,則會影響蝕刻速率或蝕刻深度等蝕刻條件,從而擔心可能於製品間之品質產生不均。 基於此種見解進行了進一步銳意研究,結果判明可藉由使用於IF 7中添加有IF 5而得之混合氣體抑制蝕刻速度之不均。詳細之機制雖未明確,但認為由於可藉由IF 5而抑制於IF 7單獨氣體中所產生之IF 7之分解,故而可抑制蝕刻速度之不均。 另一方面,判明可藉由適當地選擇IF 5相對於IF 7之添加量之上限而抑制蝕刻速度降低至特定值以下。 發現可藉由如上所述適當地控制IF 5相對於IF 7之添加量之範圍而提高基板處理用氣體之蝕刻速度之速度,並且抑制蝕刻速度之不均,從而完成本發明。
根據本發明, 提供一種基板處理用氣體,其含有IF 5與IF 7,上述IF 5之含量相對於上述IF 5與上述IF 7之合計以體積基準計為1 ppm以上2%以下。
又,根據本發明,提供一種保管容器,其係將上述基板處理用氣體填充於內部而成。
又,根據本發明,提供一種基板處理方法,其使用上述基板處理用氣體,以無電漿乾式蝕刻矽。 [發明之效果]
根據本發明,提供一種蝕刻速度之速度與不均抑制優異之基板處理用氣體、保管其之保管容器及基板處理方法。
說明本實施形態之基板處理用氣體之概要。 本實施形態之基板處理用氣體係含有IF 5與IF 7者。該基板處理用氣體中之IF 5之含量相對於IF 5與IF 7之合計以體積基準計可為1 ppm以上2%以下。
根據本發明者之見解,發現於使用IF 7單獨之氣體作為基板處理用氣體之情形時,蝕刻速度發生不均。認為IF 7之分解為蝕刻速度之不均之原因而進行研究之結果判明,可藉由於IF 7中添加微量之IF 5而抑制基板處理用氣體之蝕刻速度之不均。詳細之機制雖未明確,但認為可藉由微量之IF 5而抑制保管中之IF 7之分解(IF 7→IF 5+F 2)。
另一方面,發現於使用於IF 7中添加有大量IF 5而得之混合氣體之情形時,蝕刻速度過度降低。詳細之機制雖未明確,但認為過剩量之IF 5因沸點低於IF 7而先冷凝,於處理面之表面形成IF 5層(作為蝕刻終止層發揮功能),從而抑制IF 7與處理面之反應。認為過剩量之IF 5妨礙IF 7之蝕刻能力為原因而進行研究之結果判明,可藉由適當地選擇IF 7中之IF 5之添加量之上限而抑制基板處理用氣體之蝕刻速度之速度之降低。
於如上所述含有IF 7及IF 5之兩成分之基板處理用氣體中,藉由使IF 5相對於IF 7之添加為上述上限值以下而提高利用IF 7之蝕刻速度之速度,並且可藉由使IF 5相對於IF 7之添加為上述下限值以上而抑制利用IF 7之蝕刻速度之不均。
本實施形態之基板處理用氣體於半導體領域等各種領域中,可用作清潔氣體。該基板處理用氣體例如可作為清潔氣體用於MEMS(Micro Electro Mechanical Systems,微機電系統)器件、液晶用TFT(Thin Film Transistor,薄膜電晶體)面板及太陽電池等半導體製造製程中之基板之蝕刻、CVD(Chemical Vapor Deposition,化學氣相沈積)等薄膜形成、半導體製造裝置之內部洗淨。其中,基板處理用氣體可適合用作對應於半導體領域中之微細化之蝕刻氣體。
以下,對本實施形態之基板處理用氣體之成分進行詳細說明。
本實施形態之基板處理用氣體係含有IF 5與IF 7者。
上述基板處理用氣體中之IF 5之含量之上限值相對於IF 5與IF 7之和(100體積%),以體積基準計為2%(體積%)以下,較佳為1.5%以下,更佳為1%以下。藉此,可抑制IF 7中之蝕刻速度之速度之降低。例如,於使用上述基板處理用氣體進行10次矽(帶多晶矽膜之矽基板)之乾式蝕刻之情形時,蝕刻速度之平均值較佳為100 nm/分鐘以上,更佳為150 nm/分鐘以上,特佳為200 nm/分鐘。
上述基板處理用氣體中之IF 5之含量之下限值相對於IF 5與IF 7之和(100體積%),以體積基準計為例如1 ppm以上,較佳為5 ppm以上,更佳為10 ppm以上。藉此,可抑制IF 7中之蝕刻速度之不均。例如,於使用上述基板處理用氣體進行10次矽(帶多晶矽膜之矽基板)之乾式蝕刻之情形時,蝕刻速度之標準偏差較佳為10以下,更佳為5以下。
IF 7之含量之下限值相對於上述基板處理用氣體整體(100體積%),以體積基準計為例如50%以上(體積%),較佳為80%以上,更佳為90%以上,進而較佳為95%以上。藉此,可提高IF 7中之蝕刻速度之速度。另一方面,IF 7之含量之上限值相對於上述基板處理用氣體整體(100體積%),以體積基準計可為例如99.99%以下,亦可為99.9%以下,亦可為99%以下,亦可為98%以下。藉此,可抑制IF 7中之蝕刻速度之不均。
上述基板處理用氣體除了IF 7及IF 5以外亦可含有其他成分。作為其他成分,可列舉例如金屬成分等。
作為上述基板處理用氣體之金屬成分(金屬雜質),例如可列舉選自由Fe、Cr、Mn、Co、Ti、Mo、Cu及Ni所組成之群中之一種以上之金屬、或該金屬之氧化物、鹵化物或醯鹵化物等金屬化合物等。
上述基板處理用氣體含有選自由Fe、Cr、Mn、Co、Ti、Mo、Cu及Ni所組成之群中之一種以上之金屬,含有之金屬之各者之含量相對於該基板處理用氣體整體(100質量%),以質量基準計為100 ppb(質量ppb)以下,較佳為80 ppb以下,更佳為50 ppb以下,進而較佳為30 ppb以下。藉此,可實現製品之製造穩定性優異之高純度之基板處理用氣體。該金屬之含量之下限值之各者無特別限定,例如以質量基準可設為0.1 ppb以上。
於本實施形態之基板處理用氣體中,例如,可藉由感應耦合電漿質譜儀(ICP-MS,Inductively coupled plasma - mass spectrometry)測定金屬成分或氣體成分之含量。
本實施形態之基板處理用氣體只要無損於本發明之效果,亦可為了調整作為蝕刻氣體之性能而適當地與氧化性氣體或惰性氣體併用地使用。蝕刻氣體中之基板處理用氣體之含有率例如以成為1體積%~100體積%之範圍之方式進行適當調整。
作為上述氧化性氣體,可列舉O 2、O 3、CO 2、COCl 2、COF 2、N 2O、NO、NO 2等含氧之氣體、HF、F 2、NF 3、Cl 2、Br 2、I 2、YFn(Y=Cl、Br、I、1≦n≦5)等鹵氣。該等之中,較佳為O 2、COF 2、F 2、NF 3、Cl 2。 再者,氧化性氣體之添加量依賴於使用之蝕刻裝置之性能、形狀及蝕刻條件而進行適當調整。 作為上述惰性氣體,可列舉N 2、Ar、Ne、He、Kr等。
本實施形態之基板處理用氣體於用作蝕刻氣體之情形時,例如可為藉由下述基板處理用氣體之製造方法所製造、回收者,將其保管於保管容器中而成者,填充於氣體供給系統中之貯箱中者,及向蝕刻裝置中之反應腔室中供給者等。
於本實施形態中,作為乾式蝕刻方法之處理對象物,只要為於半導體元件等構造體中具有矽等與IF 7反應之材料者,則無特別限制。可應用於單獨包含矽之處理對象物,亦可應用於包含矽層及實質上未與IF 7反應之耐蝕刻構件之半導體元件等構造體。又,可用於矽基板之表面加工。具體而言,例如可用於向矽基板形成溝槽或孔洞。
作為上述矽層,較佳為用於半導體元件形成之矽層,例如可列舉非晶矽膜、多晶矽膜、單晶矽膜等。 又,可列舉上述耐蝕刻構件利用作用於將矽層加工成特定形狀之遮罩之情形、或去除處理對象物之矽層使耐蝕刻構件自身形成為三維構造等特定形狀並利用耐蝕刻構件作為半導體元件之構造體之情形。
於利用上述耐蝕刻構件作為遮罩之情形時,可應用以下之方法:使用於矽層之表面圖案化成特定形狀之遮罩,以無電漿使用本實施形態之基板處理用氣體作為蝕刻氣體,選擇性地蝕刻矽層。用於遮罩之材料只要為實質上未與IF 7反應之材料,則無特別限制,例如可列舉SiO 2、SiOC、SiON、SiN、TiN、TiO 2、光阻劑、碳系材料、又、Ru、Cu、Ni、Co、Hf、Zf及該等之氧化物等金屬材料。
以下,對本實施形態之基板處理用氣體之製造方法進行詳細說明。
作為本實施形態之基板處理用氣體之製造方法之一例,可包含:反應步驟,使2個以上之化合物反應而獲得含IF 7之氣體;精製步驟,精製獲得之含IF 7之氣體從而獲得IF 7精製氣體。其中,IF 7精製氣體意味著精製IF 7所獲得之氣體。
上述獲得含IF 7之氣體之反應步驟雖無特別限定,但係包含使第1原料或第2原料等2個以上之化合物反應而獲得含IF 7之氣體之步驟者。作為獲得含IF 7之氣體之方法之具體例,例如可列舉:使作為第1原料之IF 5與作為第2原料之F 2反應而獲得IF 7氣體之第1方法、或使作為第1原料之F 2與作為第2原料之I 2反應而獲得IF 7氣體之第2方法等。
於第1方法中,亦可採用以下方法:使分散於IF 5(液體)中之I 2(固體)與IF 7氣體反應而獲得IF 5氣體後,使該IF 5氣體與F 2氣體反應而獲得含IF 7之氣體。藉此,可利用小設備而大量合成。又,於第2方法中,亦可採用以下方法:藉由使F 2氣體與I 2氣體直接反應之氣氣合成而獲得含IF 7之氣體。再者,於第1方法與第2方法之任一者中,亦可使用NF 3氣體、ClF 3氣體等氟化劑代替F 2氣體。
上述含IF 7之氣體之精製步驟可使用各種公知之精製方法,例如可使用蒸餾方法。藉此,可利用沸點之不同自含IF 7之氣體之中分離、回收IF 7
其中,於含IF 7之氣體之(合成)反應步驟、儲藏、輸送中,氧化性或腐蝕性較高之氟化鹵素間化合物或鹵素分子原料與金屬材料接觸之情形時,推測於獲得之含IF 7之氣體中混入雜質(除IF 7以外之成分)。作為金屬材料,例如可列舉構成構成器具或設備裝置之容器、閥、配管等之內部之構件。 含IF 7之氣體之雜質之含量可藉由蒸餾等精製步驟進行適當調整。
作為上述蒸餾方法,例如可實施包含選自由批次式蒸餾、連續式蒸餾、常壓蒸餾、減壓蒸餾(真空蒸餾)、簡單蒸餾及精密蒸餾所組成之群中之一種以上之蒸餾處理。亦可單獨使用該等亦可組合使用2種以上。又,亦可反覆實施該等。又,可藉由使用蒸餾塔且適當地控制該蒸餾條件而提高含IF 7之氣體中之IF 7與除IF 7以外之成分之分離性。
於本實施形態中,可藉由適當地選擇例如IF 7之反應步驟或IF 7之精製步驟等而控制上述基板處理用氣體中之IF 7之含量、IF 5之含量及其他成分之含量。該等之中,例如可列舉適當地選擇蒸餾條件或蒸餾順序、向精製後之IF 7中混合精製後之IF 5等作為用於使上述基板處理用氣體中之IF 7之含量、IF 5之含量、其他成分之含量為所需之數值範圍之要素。
又,於使含氟成分與含碘成分反應而獲得IF 7之反應中,可藉由使F/I為6.86以上且未達7而獲得包含微量IF 5之IF 7,從而可獲得本實施形態之基板處理用氣體。
本實施形態之保管容器係將上述基板處理用氣體填充於內部而成者。保管容器中IF 7或IF 5(氣體成分)可以液體形式進行保管。藉此,可提高保管性或搬送性。
上述保管容器可具備具有內部空間之金屬製容器、設置於金屬製容器之氣體成分之出入口及設置於出入口之閥。自出入口導入之氣體成分保管於金屬製容器內之內部空間。藉此,可提高氣體成分之操作性。
上述保管容器之金屬製容器較佳為至少內部(與IF 7接觸之內壁)為耐蝕性金屬製或陶瓷製。作為耐蝕性金屬或陶瓷,可列舉鎳、鎳基合金、不鏽鋼(SUS)、錳鋼、鋁、鋁基合金、鈦、鈦基合金、鉑或氧化鋁等。其中,就經濟且容易操作之觀點而言,金屬製容器更佳為鎳、鎳基合金等鎳製或SUS製。再者,於使用SUS之情形時,較佳為於填充IF 7之前,進行流通氟化合物氣體或氟氣體而於表面形成鈍態皮膜等之處理。藉此,可於維持高純度之情況下保管、搬送IF 7。 [實施例]
以下,參照實施例詳細說明本發明,但本發明並未絲毫限定於該等實施例之記載。
(基板處理用氣體之製備) <實施例1~4、比較例1、2> 蒸餾IF 7,獲得高純度IF 7(純度99.9%以上、IF 5濃度為0.5體積ppm以下)。又,蒸餾IF 5,獲得高純度IF 5(純度99.9%以上、IF 7濃度為0.5體積ppm以下)。 直接使用獲得之高純度IF 7作為比較例1之基板處理用氣體。 於表1所示之IF 5濃度之條件下獲得於獲得之高純度IF 7中混合高純度IF 5而得之混合氣體,使用獲得之混合氣體作為實施例1~4及比較例2之基板處理用氣體。表1中,IF 5濃度(IF 5之含量)相對於IF 5與IF 7之合計以體積基準表示。
再者,藉由感應耦合電漿質譜儀(ICP-MS)測定實施例1~4之基板處理用氣體中所含之各金屬成分之含量之結果,Fe、Cr、Mn、Co、Ti、Mo、Cu、Ni之各金屬成分之含量分別為100質量ppb以下。
(蝕刻速度之評價) 首先,對蝕刻裝置之構成進行說明。反應腔室具備用於支持試樣之載台。試樣使用於6英吋之矽基板上形成有氧化矽膜(20 nm)進而於其上形成有多晶矽膜(30 μm)者。載台具備可調整載台之溫度之載台溫度調整器。於反應腔室連接有用於氣體導入之第1氣體配管及用於氣體排氣之第2氣體配管。蝕刻氣體供給系統經由第1閥連接於第1氣體配管,並向反應腔室供給上述基板處理用氣體。真空泵為了氣體排氣而經由第2閥連接於第2氣體配管。 反應腔室內部之壓力係基於反應腔室附設之壓力計之指示值而藉由第2閥控制。
其次,對蝕刻裝置之操作方法進行說明。於載台上設置試樣,將反應腔室內及第1氣體配管內、第2氣體配管內真空置換至1.5 kPa為止後,將載台之溫度設定成特定值(25℃)。確認載台之溫度達到特定值後,打開第1閥、第2閥,使蝕刻氣體供給系統之壓力為特定壓力(100 Pa),藉由第1氣體配管,將實施例1~4、比較例1、2之各者之基板處理用氣體導入至反應腔室。將此時之基板處理用氣體之總流量設為100 sccm。將基板處理用氣體導入至反應腔室時,不產生電漿。
自導入基板處理用氣體至經過特定時間(蝕刻處理時間、1分鐘)後,停止基板處理用氣體之導入,對反應腔室內部進行真空置換後,取出試樣,進行蝕刻速度之測定。
使用上述帶多晶矽膜之矽基板(試樣),分別於5個部位測定蝕刻前之多晶矽膜之膜厚與蝕刻後之多晶矽膜之膜厚,求出各測定部位之蝕刻量(蝕刻前與蝕刻後之膜厚差)。自各測定部位之蝕刻量之平均值與蝕刻時間算出蝕刻速度(nm/min)。
使用實施例1~4、比較例1、2之基板處理用氣體作為蝕刻氣體,使用各個矽基板逐個進行10次上述蝕刻速度之評價,求出其平均值與標準偏差。將評價結果示於表1。
[表1]
表1
   IF 5濃度 壓力 溫度 處理時間 蝕刻速度[nm/min.] 標準偏差
   第1次 第2次 第3次 第4次 第5次 第6次 第7次 第8次 第9次 第10次 平均
實施例1 1 ppm 100 Pa 25℃ 1 min. 261 265 262 267 260 265 266 255 263 262 262.6 3.5
實施例2 10 ppm 100 Pa 25℃ 1 min. 234 237 232 238 234 230 231 237 236 235 234.4 2.7
實施例3 800 ppm 100 Pa 25℃ 1 min. 221 219 220 215 215 221 221 216 217 214 217.9 2.8
實施例4 1% 100 Pa 25℃ 1 min. 202 199 204 200 207 202 207 197 201 203 202.2 3.2
比較例1 <0.5 ppm 100 Pa 25℃ 1 min. 258 298 167 287 224 233 202 273 271 217 243.0 41.5
比較例2 3% 100 Pa 25℃ 1 min. 22 21 30 40 43 24 20 17 35 33 28.5 9.0
可知實施例1~4之基板處理用氣體作為蝕刻氣體,與比較例1相比可抑制蝕刻速度之不均,與比較例2相比蝕刻速度之速度優異。
該申請案主張以於2018年3月29日所申請之日本專利申請案特願2018-065433號為基礎之優先權,並將該發明之全部內容引入於此。

Claims (8)

  1. 一種基板處理用氣體,其含有IF 5與IF 7,上述IF 5之含量相對於上述IF 5與上述IF 7之合計以體積基準計為1 ppm以上2%以下。
  2. 如請求項1之基板處理用氣體,其中上述IF 5之含量相對於上述IF 5與IF 7之合計以體積基準計為1%以下。
  3. 如請求項1之基板處理用氣體,其中上述IF 7之含量相對於該基板處理用氣體整體以體積基準計為50%以上。
  4. 如請求項1之基板處理用氣體,其含有選自由Fe、Cr、Mn、Co、Ti、Mo、Cu及Ni所組成之群中之一種以上之金屬,且含有之上述金屬之各者之含量相對於該基板處理用氣體整體以質量基準計為100 ppb以下。
  5. 如請求項1至4中任一項之基板處理用氣體,其用於蝕刻氣體。
  6. 一種保管容器,其係將如請求項1至5中任一項之基板處理用氣體填充於內部而成。
  7. 一種基板處理方法,其使用如請求項1至5中任一項之基板處理用氣體,以無電漿乾式蝕刻矽。
  8. 如請求項7之基板處理方法,其中於進行了10次矽之乾式蝕刻之情形時, 蝕刻速度之平均值為100 nm/min以上, 蝕刻速度之標準偏差為10以下。
TW108109499A 2018-03-29 2019-03-20 基板處理用氣體、保管容器及基板處理方法 TWI683791B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-065433 2018-03-29
JP2018065433 2018-03-29

Publications (2)

Publication Number Publication Date
TW201942046A TW201942046A (zh) 2019-11-01
TWI683791B true TWI683791B (zh) 2020-02-01

Family

ID=68058815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108109499A TWI683791B (zh) 2018-03-29 2019-03-20 基板處理用氣體、保管容器及基板處理方法

Country Status (7)

Country Link
US (1) US11447697B2 (zh)
JP (1) JP7185148B2 (zh)
KR (1) KR20200136944A (zh)
CN (1) CN111886674B (zh)
SG (1) SG11202009473XA (zh)
TW (1) TWI683791B (zh)
WO (1) WO2019188030A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116425118A (zh) * 2023-03-31 2023-07-14 南大光电(淄博)有限公司 裂解三氟化氮生产高纯氟气的方法及其裂解反应器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201442111A (zh) * 2013-02-01 2014-11-01 Central Glass Co Ltd 矽之乾式蝕刻方法
TW201639033A (zh) * 2015-01-23 2016-11-01 Central Glass Co Ltd 乾式蝕刻方法
TW201734267A (zh) * 2016-03-21 2017-10-01 中央硝子股份有限公司 附著物去除方法及乾蝕刻方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207570B1 (en) * 1999-08-20 2001-03-27 Lucent Technologies, Inc. Method of manufacturing integrated circuit devices
JP4369891B2 (ja) 2005-03-25 2009-11-25 独立行政法人 日本原子力研究開発機構 フッ素循環方式による七フッ化ヨウ素の製造方法
US8612029B2 (en) * 2007-06-15 2013-12-17 Shell Oil Company Framework and method for monitoring equipment
JP4693823B2 (ja) * 2007-06-18 2011-06-01 セントラル硝子株式会社 七フッ化ヨウ素の製造法
JP6056136B2 (ja) * 2011-09-07 2017-01-11 セントラル硝子株式会社 ドライエッチング方法
JP6262333B2 (ja) * 2014-03-26 2018-01-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
JP6210039B2 (ja) * 2014-09-24 2017-10-11 セントラル硝子株式会社 付着物の除去方法及びドライエッチング方法
US9728422B2 (en) * 2015-01-23 2017-08-08 Central Glass Company, Limited Dry etching method
WO2016157317A1 (ja) 2015-03-27 2016-10-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
WO2017026001A1 (ja) 2015-08-07 2017-02-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
JP6792158B2 (ja) * 2016-02-09 2020-11-25 セントラル硝子株式会社 フッ素化合物ガスの精製方法
JP7053991B2 (ja) * 2017-03-28 2022-04-13 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201442111A (zh) * 2013-02-01 2014-11-01 Central Glass Co Ltd 矽之乾式蝕刻方法
TW201639033A (zh) * 2015-01-23 2016-11-01 Central Glass Co Ltd 乾式蝕刻方法
TW201734267A (zh) * 2016-03-21 2017-10-01 中央硝子股份有限公司 附著物去除方法及乾蝕刻方法

Also Published As

Publication number Publication date
CN111886674A (zh) 2020-11-03
KR20200136944A (ko) 2020-12-08
JP7185148B2 (ja) 2022-12-07
SG11202009473XA (en) 2020-10-29
TW201942046A (zh) 2019-11-01
US11447697B2 (en) 2022-09-20
WO2019188030A1 (ja) 2019-10-03
US20210054275A1 (en) 2021-02-25
CN111886674B (zh) 2024-03-12
JPWO2019188030A1 (ja) 2021-04-01

Similar Documents

Publication Publication Date Title
EP3375008B1 (en) Plasma-free etching process
CN1327485C (zh) 薄膜形成装置的洗净方法
WO2016047429A1 (ja) 付着物の除去方法、ドライエッチング方法、及び基板処理装置
JP2009544849A (ja) 膜形成装置のクリーニング方法および膜形成装置
JP7187700B2 (ja) 半導体プロセス用のf3noを含まないfnoガス及びf3noを含まないfnoガス混合物の貯蔵及び供給のためのシステム及び方法
JP7157299B2 (ja) 酸フッ化金属の処理方法及びクリーニング方法
KR20000057741A (ko) 세정 기체
TWI683791B (zh) 基板處理用氣體、保管容器及基板處理方法
JP6952766B2 (ja) ドライエッチング方法またはドライクリーニング方法
JP2023513110A (ja) 選択的原子層エッチングにおける超薄型エッチストップ層の使用方法
WO2023017696A1 (ja) エッチング方法及び半導体素子の製造方法
WO2023282152A1 (ja) モリブデンの一フッ化物から五フッ化物の除去方法及び半導体デバイスの製造方法
WO2023234304A1 (ja) エッチング方法
WO2022080272A1 (ja) エッチングガス及びその製造方法、並びに、エッチング方法、半導体素子の製造方法
JP2020136602A (ja) エッチング方法
WO2022243667A1 (en) Method of manufacturing a microstructure
TW201231706A (en) A corrosion-resistant article coated with aluminum nitride
JP3468412B2 (ja) クリーニングガス
JPH0533115A (ja) フツ化不働態膜が形成されたステンレス鋼並びにこれを用いた装置