JP2023513110A - 選択的原子層エッチングにおける超薄型エッチストップ層の使用方法 - Google Patents

選択的原子層エッチングにおける超薄型エッチストップ層の使用方法 Download PDF

Info

Publication number
JP2023513110A
JP2023513110A JP2022547101A JP2022547101A JP2023513110A JP 2023513110 A JP2023513110 A JP 2023513110A JP 2022547101 A JP2022547101 A JP 2022547101A JP 2022547101 A JP2022547101 A JP 2022547101A JP 2023513110 A JP2023513110 A JP 2023513110A
Authority
JP
Japan
Prior art keywords
film
reactant
ale
zro2
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022547101A
Other languages
English (en)
Other versions
JPWO2021158482A5 (ja
Inventor
ザンディ，オミッド
アベル，ポール
ファゲ，ジャックス
ザイウォッコ，デイヴィッド
エム． ジョージ，スティーヴン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2023513110A publication Critical patent/JP2023513110A/ja
Publication of JPWO2021158482A5 publication Critical patent/JPWO2021158482A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

超薄型エッチストップ層（ＥＳＬ）を使用する材料の選択的エッチングの方法において、ＥＳＬは、原子層エッチング（ＡＬＥ）を使ってほぼ１つの単分子層と同程度に薄い厚さにおいて有効である。基板加工方法は、第一の膜を基板の上に堆積させるステップと、第二の膜を第一の膜の上に堆積させるステップと、ＡＬＥプロセスを使って第二の膜を第一の膜に関して選択的にエッチングするステップであって、エッチングは第二の膜と第一の膜との界面において自己停止するステップと、を含む。

Description

関連出願の相互参照
本願は、２０２０年２月３日に出願された、“ＭＥＴＨＯＤ ＦＯＲ ＵＳＩＮＧ ＵＬＴＲＡ－ＴＨＩＮ ＥＴＣＨ ＳＴＯＰ ＬＡＹＥＲＳ ＩＮ ＳＥＬＥＣＴＩＶＥ ＡＴＯＭＩＣ ＬＡＹＥＲ ＥＴＣＨＩＮＧ”と題する米国仮特許出願第６２／９６９，５６７号の優先権を主張するものであり、その開示の全体を参照によって本願に援用することを明記する。
本発明は、半導体製造及び半導体装置の分野に関し、より詳しくは、半導体加工における超薄型無機エッチストップ層の使用方法に関する。
半導体及び関連業界では、ナノ構造及びナノパターンの製作によって、異なる材料の堆積及びエッチングにおけるほぼ原子レベルでの精度及び選択性を達成することが求められるようになった。例としては、微細相互接続手段の金属充填並びに、電界効果トランジスタ及び１０ｎｍスケール未満のその他のナノデバイスで使用される超薄型ゲート誘電体及び超薄型チャネルの形成が含まれる。原子層堆積（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）及び原子層エッチング（ＡＬＥ：ａｔｏｍｉｃ ｌａｙｅｒ ｅｔｃｈｉｎｇ）プロセスは高精度の半導体製造に必要な原子層の成長及び除去を画定でき、堆積／エッチバック方式及び高アスペクト比構造の共形エッチングに基づく超平滑薄膜が得られる。
超薄型エッチストップ層（ＥＳＬ：ｅｔｃｈ ｓｔｏｐ ｌａｙｅｒ）を使用する材料の選択的エッチング方法を説明するが、このＥＳＬはＡＬＥプロセスを使用したときにほぼ１つの単分子膜と同程度に薄い厚さにおいて有効である。
１つの実施形態によれば、基板加工方法は、基板の上に第一の膜を堆積させるステップと、第一の膜の上に第二の膜を堆積させるステップと、ＡＬＥプロセスを使って第二の膜を第一の膜に関して選択的にエッチングするステップであって、エッチングは第二の膜と第一の膜との界面において自己停止するステップと、を含む。
他の実施形態によれば、基板加工方法は、基板上の第一の膜と、第一の膜上の第二の膜を含む基板を提供するステップと、第二の膜を第一の膜に関して選択的にエッチングするＡＬＥプロセスを使って、第二の膜のエッチングを開始するステップと、ＡＬＥプロセスを使って第二の膜を除去するステップであって、エッチングは第二の膜と第一の膜との界面において自己停止するステップと、を含む。方法は、除去するステップの後に、第一の膜を追加のＡＬＥプロセスを使ってエッチングするステップをさらに含み、ＡＬＥプロセスは、第一の反応物質と第二の反応物質の交互のガス曝露を含み、追加のＡＬＥプロセスは、第三の反応物質と第四の反応物質の交互のガス曝露を含み、ＡＬＥプロセスと追加のＡＬＥプロセスは、第一の反応物質、第二の反応物質、第三の反応物質、及び第四の反応物質のプラズマ励起を行わずに実行される。１つの実施形態によれば、第一の膜はほぼ１つの単分子膜の均一な厚さを有する。
他の実施形態によれば、基板加工方法は、ＺｒＯ２膜を基板上に堆積させるステップと、Ａｌ２Ｏ３膜をＺｒＯ２膜上に堆積させるステップと、Ａｌ２Ｏ３膜をＺｒＯ２膜に関して選択的にエッチングする熱ＡＬＥプロセスを使ってＡｌ２Ｏ３膜のエッチングを開始するステップと、熱ＡＬＥプロセスを使ってＡｌ２Ｏ３膜を除去するステップであって、エッチングは、Ａｌ２Ｏ３膜とＺｒＯ２膜との界面において自己停止するステップと、を含む。１つの実施形態によれば、ＺｒＯ２膜は、ほぼ１つの単分子層の均一な厚さを有する。１つの実施形態によれば、熱ＡＬＥプロセスは、ＨＦ及びＡｌ（ＣＨ３）３の交互のガス曝露を含む。１つの実施形態によれば、方法は、除去するステップの後に、ＨＦとＡｌ（ＣＨ３）２Ｃｌの交互のガス曝露を含む追加の熱ＡＬＥプロセスを使ってＺｒＯ２膜をエッチングするステップをさらに含む。
本発明のある実施形態による層構造の加工方法を概略的に示す。 本発明のある実施形態による層構造の加工方法を概略的に示す。 本発明のある実施形態による層構造の加工方法を概略的に示す。 本発明のある実施形態による層構造の加工方法を概略的に示す。 本発明のある実施形態による層構造の加工方法を概略的に示す。 本発明のある実施形態による堆積／エッチングプロセス中の、水晶振動子マイクロバランス（ＱＣＭ）により追跡された基板質量変化を示す。 本発明の実施形態による堆積／エッチングプロセス中に、ＱＣＭにより追跡された基板質量の変化を示す。 本発明のある実施形態による、ＱＣＭにより測定されたエッチング速度を示す。 本発明の実施形態によるＡＬＥプロセス中に、ＱＣＭにより追跡された基板質量の変化を示す。 本発明の実施形態による選択的ＡＬＥに使用され得るエッチング反応物質と物質との組合せの例を表で示す。
半導体装置の製造において、ＥＳＬは異なる材料の界面でエッチングプロセスを停止させるため、又は下地材料をエッチングから保護するために材料スタックの中で使用される。本発明の実施形態は、わずか１つの単分子層（原子層）の厚さであり得、１つ又は複数のプロセスチャンバ内でその場で堆積され、その後除去され得るＥＳＬの使用を説明する。本明細書で説明する方法は、半導体装置の製造における加工時間及び材料使用の大幅な削減を提供でき、ナノサイズのスペース及び３Ｄ特徴物における堆積／エッチングプロセスを可能にする。さらに、この方法は、半導体装置における材料の複数のスタックの統合中の応力発生に係わる問題も軽減させることができる。
１つの実施形態によれば、超薄型ＥＳＬを使って材料を選択的にエッチングする方法が説明され、ＥＳＬはほぼ１つの単分子層程度に薄い厚さでのＡＬＥ加工において有効である。ＡＬＥは、逐次的な自己制御性反応を利用して材料の薄層を除去するためのエッチング技術である。熱ＡＬＥは、プラズマ励起を行わずに行われ、自己飽和性と自己停止性を有する逐次的熱駆動反応ステップを使用する等方性原子レベルエッチング制御を提供する。熱ＡＬＥのエッチングメカニズムは、フッ素付加及び配位子交換、変換－エッチング、並びに酸化及びフッ素付加反応を含み得る。エッチング精度は、原子スケールの寸法に到達でき、大きい面積の均一な基板エッチングを実現できる。本発明の実施形態を用いて加工され得る基板の例としては、半導体材料（例えば、Ｓｉ）の薄いウェハが含まれ、これは従来、半導体製造において見られ、直径は１００ｍｍ、２００ｍｍ、３００ｍｍ、又はそれより大きくすることができる。しかしながら、他の種類の基板も使用され得て、これは例えばソーラーパネルを製作するための基板である。
図１Ａ～１Ｅは、本発明のある実施形態による層構造の加工方法を概略的に示す。図１Ａに概略的に示されているように、方法は、基底材料１００（例えば、Ｓｉウェハ）と基底材料１００の上の下側膜１０２を含む基板１を提供するステップを含む。図１Ａには図示されていないが、基板１は１つ又は複数の追加の膜及び材料と１つ又は複数の単純又は高精度パターニングを有する特徴物を含み得る。
図１Ｂで、方法は第一の膜１０４を下側膜１０２の上に堆積させるステップをさらに含む。本発明の実施形態によれば、第一の膜１０４はＥＳＬとしての役割を果たし得る。１つの例において、第一の膜１０４は誘電膜である。幾つかの例において、第一の膜１０２は一般式ＭｘＯｙの金属酸化膜を含むことができ、ｘとｙは整数である。例としては、ＺｒＯ２及びＡｌ２Ｏ３が含まれる。１つの例において、第一の膜１０４はＺｒＯ２を含むことができ、これはＡＬＤ加工を使って基底材料１００の上に均一に堆積され得る。しかしながら、第一の膜１０２は金属酸化物に限定されず、他の材料、例えば酸化物、窒化物、酸窒化物、及び半導体装置において見られるその他の材料を含み、又はそれからなり得る。
図１Ｃで、方法は、第二の膜１０６を第一の膜１０４の上に堆積させるステップをさらに含み、第二の膜１０６は第一の膜１０４とは異なる材料を含む。本発明の実施形態によれば、第一の膜１０４はその後のエッチングプロセスを第二の膜１０６と第一の膜１０４との界面で停止させるため、又は第一の膜１０２をエッチングから保護するために使用され得る。１つの例において、第二の膜１０６は誘電膜である。幾つかの例において、第二の膜１０６は一般式ＭｘＯｙの金属酸化膜を含むことができ、ｘとｙは整数である。例としては、ＺｒＯ２、ＨｆＯ２、及びＡｌ２Ｏ３が含まれる。１つの例において、第二の膜１０６はＡｌ２Ｏ３を含むことができ、これはＡＬＤ加工を使って第一の膜１０４の上に均一に堆積され得る。しかしながら、第二の膜１０６は金属酸化物に限定されず、他の材料、例えば酸化物、窒化物、酸窒化物、及び半導体装置において見られるその他の材料を含み、又はそれからなり得る。
方法は、第二の膜１０６を第一の膜１０４に関して選択的にエッチングするＡＬＥプロセス（例えば、熱ＡＬＥプロセス）を使って第二の膜１０６のエッチングを開始するステップをさらに含む。ＡＬＥプロセスは、エッチングがＡＬＥプロセスの選択的エッチング特性によって第二の膜１０６と第一の膜１０４の界面で自己停止するまで第二の膜１０６を除去する。図１Ｄは、第二の膜１０６が基板１から除去された基板１を概略的に示す。その後、１つの実施形態によれば、第一の膜１０４は基板１から、例えば追加のＡＬＥプロセスを使って除去され得る。これは、図１Ｄに概略的に示されている。
図２は、本発明のある実施形態による堆積／エッチングプロセス中に水晶振動子マイクロバランス（ＱＣＭ）により追跡された基板質量の変化を示す。質量トレース２００は、時間に応じたＱＣＭ上での基板質量の増加／損失をｎｇ／ｃｍ２の単位で示しており、質量増加及び質量損失はそれぞれ堆積及びエッチングプロセスに対応する。膜構造は下側Ａｌ２Ｏ３膜、下側Ａｌ２Ｏ３膜の上のＺｒＯ２膜、及びＺｒＯ２膜の上の上側Ａｌ２Ｏ３膜を含んでいた。質量トレース２００は３つの区間に分割され、第一の区間２０１は下側Ａｌ２Ｏ３膜の上の単分子層の厚さを有するＺｒＯ２のＡＬＤ中の質量増加を示し、第二の区間２０２は、ＺｒＯ２膜上の上側Ａｌ２Ｏ３膜のＡＬＤ中の質量増加を示し、第三の区間２０３は、ＡＬＥプロセスを使った上側Ａｌ２Ｏ３膜のエッチング及び除去中の質量損失を示す。ＺｒＯ２膜のＡＬＤは、四塩化ジルコニウム（ＺｒＣｌ４）と水（Ｈ２Ｏ）の交互のガス曝露を使って実行され、上側Ａｌ２Ｏ３膜のＡＬＤは、トリメチルアルミニウム（Ａｌ（ＣＨ３）３）とＨ２Ｏの交互のガス曝露を使って実行された。上側Ａｌ２Ｏ３膜のＡＬＥでは、フッ化水素（ＨＦ）とＡｌ（ＣＨ３）３の交互のガス曝露が使用され、各ＡＬＤサイクルはＨＦ曝露及びそれに続くＡｌ（ＣＨ３）３への曝露が使用されるＡｌ２Ｏ３表面フッ素付加を含み、それによって配位子交換反応を通じたフッ素付加表面層（すなわち、ＡｌＦ３）のエッチングが行われる。
上側Ａｌ２Ｏ３膜の非平衡ＡＬＥ反応は以下を含む：
Ａｌ２Ｏ３＋ＨＦ（ｇ）→ＡｌＦ３＋Ｈ２Ｏ（ｇ） （１）
ＡｌＦ３＋Ａｌ（ＣＨ３）３（ｇ）→ＡｌＦｘ（ＣＨ３）ｙ（ｇ） （２）
上側Ａｌ２Ｏ３膜のエッチングは、上側Ａｌ２Ｏ３膜が完全に除去され、ＡＬＥプロセスが上側Ａｌ２Ｏ３膜とＺｒＯ２膜との界面で自己停止するまで進行する。ＡＬＥプロセスは、ＺｒＯ２膜がＨＦとＡｌ（ＣＨ３）３の交互のガス曝露によるエッチングに対して高い耐性を有するため、自己停止する。ＺｒＯ２膜はＨＦとの反応によりフッ素付加されてＺｒＦ４を形成するものの、Ａｌ（ＣＨ３）３との配位子交換反応はＡＬＥ条件下では熱力学的に不利であり、これがエッチングプロセスを中断させ、停止させる。
ＺｒＯ２膜のための非平衡ＡＬＥ反応は以下を含む：
ＺｒＯ２＋ＨＦ（ｇ）→ＺｒＦ４＋Ｈ２Ｏ（ｇ） （３）
ＺｒＦ４＋Ａｌ（ＣＨ３）３（ｇ）→反応なし （４）
ＺｒＯ２膜のエッチング耐性は図２の区間２０３に明瞭に示されており、そこでは、上側Ａｌ２Ｏ３膜の除去中、測定された質量トレース２００はＡＬＥサイクルを何度も経た後にＺｒＯ２膜の質量に漸近的に近づく。ＺｒＯ２のフッ素付加は各ＡＬＥサイクル内の質量増加として観察されるが、その後のフッ素付加表面のＡｌ（ＣＨ３）３（ｇ）曝露の後は質量の正味変化が観察されず、これは、交換反応に対し非活性表面であることを示している。それゆえ、エッチングプロセスは、上側Ａｌ２Ｏ３膜を完全にエッチングし、除去した後にＺｒＯ２膜で停止し、それによってＺｒＯ２膜が、１つの単分子層の厚さしかないものの、ＥＳＬとして機能し、下地材料（すなわち、下側Ａｌ２Ｏ３膜）をエッチングから有効に保護することが実証される。熱力学的観点から、ＺｒＯ２膜のＥＳＬとしてのエッチングブロック能力は、理論上、無限であり、これは、配位子交換反応がＡＬＥ条件の下では熱力学的に不利であるからである。これによって、単分子層の厚さの超薄型ＥＳＬは、ＥＳＬとして適切な材料を使用することにより、ＡＬＥプロセスを有効にブロックできる。
図３は、本発明の実施形態による堆積／エッチングプロセス中にＱＣＭにより追跡された基板質量の変化を示す。トレース３００は、ＺｒＣｌ４とＨ２Ｏの交互のガス曝露を使用したＺｒＯ２膜のＡＬＤ中の質量増加と、ＨＦとＡｌ（ＣＨ３）３の交互のガス曝露を使用したＺｒＯ２のその後のＡＬＥ加工中の質量変化を示す。ＥＳＬとしてのＺｒＯ２膜の堅牢性は明瞭に実証され、ＥＳＬプロセスが１００サイクル行われた後でも、ＺｒＯ２膜のＺｒＦ４表面の１００％のブロック効率を示している。
図４は、本発明の実施形態による、ＱＣＭにより測定されたエッチング速度を示す。Ａｌ２Ｏ３膜上に事前に堆積されたＺｒＯ２の量の違いに応じたＡＬＥプロセス中のＡｌ２Ｏ３膜のエッチング速度が図に示されている。ＺｒＯ２は、Ａｌ（ＣＨ３）３とＨ２Ｏの交互のガス曝露を用いたＡＬＤにより堆積され、ＡＬＥプロセスは、ＨＦとＡｌ（ＣＨ３）３の交互のガス曝露を使用して行われた。黒丸４００の実験データは、Ａｌ２Ｏ３膜上に堆積されたＺｒＯ２の量の増加によって、下地のＡｌ２Ｏ３膜のエッチング量が減少することを示している。特に、Ａｌ２Ｏ３膜上に堆積されたＺｒＯ２のほぼ１つの単分子層に対応する約２００ｎｇのＺｒＯ２では、Ａｌ２Ｏ３エッチング速度がほぼゼロの値まで低下した。ＺｒＯ２膜の厚さを１つの単分子層の厚さより厚くしてもエッチング速度は影響を受けなかったが、これはＺｒＯ２がすでにＡｌ２Ｏ３膜を完全に被覆しているからである。ＺｒＯ２のほぼ１単分子層分のみの厚さで有効にエッチングが停止することは、エッチング反応の不利な熱力学と一致しており、Ａｌ２Ｏ３表面反応部位はＺｒＯ２で不動態化される。さらに、約１単分子層の厚さでのＺｒＯ２の有効なエッチングブロックは、ＺｒＯ２の第一の単分子層がＡｌ２Ｏ３膜を均一に被覆していることと、ＺｒＣｌ４前駆体がＡｌ２Ｏ３膜を被覆するＺｒＯ２より露出したＡｌ２Ｏ３表面部位によく反応することを示している。
図５は、本発明の実施形態によるＡＬＥプロセス中のＱＣＭによりトレースされた基板質量の変化を示す。ＺｒＯ２膜は、ＨＦとＡｌ（ＣＨ３）３の交互のガス曝露を使ってＡｌ２Ｏ３膜をエッチングする熱ＡＬＥ加工ではエッチングされないが、ＺｒＯ２膜は、ＡＬＥ加工中のガスエッチング反応物質の１つ又は複数を置き換えることによってエッチングされ、除去され得る。図５では、ＺｒＯ２膜はトレース５００により示されるように、ＨＦとジメチルアルミニウムクロリド（ＤＭＡＣ、Ａｌ（ＣＨ３）２Ｃｌ）の交互のガス曝露を使用する熱ＡＬＥ加工によりエッチングされた。Ａｌ（ＣＨ３）３をＡｌ（ＣＨ３）２Ｃｌに置き換えることにより、配位子交換反応が熱力学的に有利となり、それによってＺｒＯ２膜を以下の非平衡ＡＬＥ反応にしたがってエッチングすることが可能となる：
ＺｒＯ２＋ＨＦ（ｇ）→ＺｒＦ４＋Ｈ２Ｏ（ｇ） （５）
ＺｒＦ４＋Ａｌ（ＣＨ３）２Ｃｌ（ｇ）→ＺｒＦｘＣｌｙ（ｇ） （６）
ＺｒＯ２膜のエッチングは、ＱＣＭトレース内の階段状の質量損失により示されている。
図６は、本発明の実施形態による選択的ＡＬＥ使用され得るエッチング反応物質と材料との組合せの例を表で示している。示された組合せは、実験的及び熱力学的情報に基づく。図６に示される１つの例において、ＺｒＯ２膜はＨＦとＡｌ（ＣＨ３）３の交互のガス曝露を使用したＡｌ２Ｏ３及びＨｆＯ２膜の熱ＡＬＥ加工のためのＥＳＬとして使用され得る。その後、希望に応じて、ＺｒＯ２膜は、例えばＨＦとＡｌ（ＣＨ３）２Ｃｌの交互のガス曝露を使って除去され得る。他の例において、Ａｌ２Ｏ３膜はＨＦとＳｉＣｌ４の交互のガス曝露を使用したＺｒＯ２とＨｆＯ２の熱ＡＬＥ加工のためのＥＳＬとして使用され得る。その後、希望に応じて、Ａｌ２Ｏ３膜は、例えばＨＦとＡｌ（ＣＨ３）３の交互のガス曝露を使って除去され得る。
幾つかの実施形態によれば、ＡＬＤ加工、ＡＬＥ加工、又はそれらの両方は、約１００℃～約４００℃、約２００℃～約４００℃、又は約２００℃～約３００℃の基板温度で行われ得る。１つの例において、ＡＬＤ加工、ＡＬＥ加工、又はそれらの両方は、約２５０℃～約２８０℃の基板温度で実行され得る。
幾つかの例において、ＡＬＤ加工及びＡＬＥ加工は、同じ基板温度で、又はほぼ同じ基板温度で実行され得る。当業者であれば、これによって、ＡＬＤ加工とＡＬＥ加工の両方を同じプロセスチャンバで実行するとき、及びＡＬＤ加工とＡＬＥ加工に異なるプロセスチャンバを使用するときに、高い基板スループットが得られることが容易にわかるであろう。
幾つかの例において、ＡＬＤ加工、ＡＬＥ加工、及び追加のＡＬＥ加工のうちの２つ以上は同じ基板温度で、又はほぼ同じ基板温度で実行され得る。例えば、ＡＬＥ加工と追加のＡＬＥ加工は同じ基板温度で、又はほぼ同じ基板温度で実行され得る。
超薄型エッチストップ層（ＥＳＬ）を使った材料の選択的エッチング方法の複数の実施形態を説明した。本発明の実施形態の上記の説明は、例示と解説のために提示されている。これは網羅的である、又は本発明を開示された通りの形態に限定することが意図されたものではない。この説明と後述の特許請求の範囲に含まれる用語は、説明を目的として使用されており、限定するものとは解釈されないものとする。当業者であれば、上記の教示を参照して多くの改良及び変更が可能であることがわかる。したがって、本発明の範囲はこの詳細な説明によってではなく、付属の特許請求の範囲によって限定されるものとする。

Claims (20)

  1. 基板加工方法であって、
    基板上に第一の膜を堆積させるステップと、
    前記第一の膜の上に第二の膜を堆積させるステップと、
    原子層エッチング（ＡＬＥ）プロセスを使って前記第二の膜を前記第一の膜に関して選択的にエッチングするステップであって、前記エッチングは前記第二の膜と前記第一の膜との界面において自己停止するステップと、
    を含む方法。
  2. 前記ＡＬＥプロセスは、第一の反応物質及び第二の反応物質の交互のガス曝露を含む、請求項１に記載の方法。
  3. 前記ＡＬＥプロセスは、前記第一の反応物質と前記第二の反応物質をプラズマ励起させずに行われる熱ＡＬＥプロセスを含む、請求項２に記載の方法。
  4. 前記第一及び第二の膜は誘電膜である、請求項１に記載の方法。
  5. 前記第一及び第二の膜は、Ａｌ２Ｏ３、ＺｒＯ２、及びＨｆＯ２からなる群より選択される異なる金属酸化膜を含む、請求項１に記載の方法。
  6. 前記第二の膜はＡｌ２Ｏ３膜を含む、請求項１に記載の方法。
  7. 前記Ａｌ２Ｏ３膜は、原子層堆積（ＡＬＤ）プロセスにおいてＡｌ（ＣＨ３）３及びＨ２Ｏの交互のガス曝露を使って堆積される、請求項６に記載の方法。
  8. 前記ＡＬＥプロセスは、１）ＨＦ、及び２）Ｓｎ（ａｃａｃ）２、Ａｌ（ＣＨ３）３、Ａｌ（ＣＨ３）２Ｃｌ、ＳｉＣｌ４、又はＴｉＣｌ４の交互のガス曝露を含む、請求項１に記載の方法。
  9. 前記第一の膜はＺｒＯ２膜を含む、請求項１に記載の方法。
  10. 前記ＺｒＯ２膜はほぼ１つの単分子層の均一な厚さを有する、請求項９に記載の方法。
  11. 前記ＺｒＯ２膜は、原子層堆積（ＡＬＤ）プロセスにおいてＺｒＣｌ４及びＨ２Ｏの交互のガス曝露を使って堆積される、請求項９に記載の方法。
  12. 除去するステップの後に、追加のＡＬＥプロセスを使って前記第一の膜をエッチングするステップ
    をさらに含む、請求項１に記載の方法。
  13. 前記ＡＬＥプロセスは第一の反応物質及び第二の反応物質の交互のガス曝露を含み、前記追加のＡＬＥプロセスは、前記第一の反応物質、及び前記第二の反応物質とは異なる第三の反応物質の交互のガス曝露を含む、請求項１２に記載の方法。
  14. 前記ＡＬＥプロセスと前記追加のＡＬＥプロセスは、前記第一の反応物質、前記第二の反応物質、及び前記第三の反応物質のプラズマ励起を行わずに実行される、請求項１３に記載の方法。
  15. 前記第一の膜はＺｒＯ２膜を含み、前記第二の膜はＡｌ２Ｏ３膜を含み、前記第一の反応物質はＨＦを含み、前記第二の反応物質はＡｌ（ＣＨ３）３を含み、前記第三の反応物質はＡｌ（ＣＨ３）２Ｃｌを含む、請求項１３に記載の方法。
  16. 基板加工方法であって、
    基板上の第一の膜と、前記第一の膜上の第二の膜を含む基板を提供するステップと、
    前記第二の膜を前記第一の膜に関して選択的にエッチングする熱原子層エッチング（ＡＬＥ）プロセスを使って前記第二の膜のエッチングを開始するステップと、
    前記ＡＬＥプロセスを使って前記第二の膜を除去するステップであって、前記エッチングは前記第二の膜と前記第一の膜との界面において自己停止するステップと、
    前記除去するステップの後に、前記第一の膜を追加のＡＬＥプロセスを使ってエッチングするステップと、
    を含み、
    前記ＡＬＥプロセスは、第一の反応物質及び第二の反応物質の交互のガス曝露を含み、前記追加のＡＬＥプロセスは、前記第一の反応物質、及び前記第二の反応物質とは異なる第三の反応物質の交互のガス曝露を含み、
    前記ＡＬＥプロセスと前記追加のＡＬＥプロセスは、前記第一の反応物質、前記第二の反応物質、及び前記第三の反応物質のプラズマ励起を行わずに実行される、方法。
  17. 基板加工方法であって、
    ＺｒＯ２膜を基板の上に堆積させるステップと、
    Ａｌ２Ｏ３膜を前記ＺｒＯ２膜の上に堆積させるステップと、
    前記Ａｌ２Ｏ３膜を前記ＺｒＯ２膜に関して選択的にエッチングする熱原子層エッチング（ＡＬＥ）プロセスを使って前記Ａｌ２Ｏ３膜のエッチングを開始するステップと、
    前記熱ＡＬＥプロセスを使って前記Ａｌ２Ｏ３膜を除去するステップであって、前記エッチングは、前記Ａｌ２Ｏ３膜と前記ＺｒＯ２膜との界面において自己停止するステップと、
    を含む方法。
  18. 前記熱ＡＬＥプロセスは、ＨＦ及びＡｌ（ＣＨ３）３の交互のガス曝露を含む、請求項１７に記載の方法。
  19. ＺｒＯ２膜はほぼ１つの単分子層の均一な厚さを有する、請求項１７に記載の方法。
  20. 前記除去するステップの後に、ＨＦ及びＡｌ（ＣＨ３）２Ｃｌの交互のガス曝露を含む追加の熱ＡＬＥプロセスを使って前記ＺｒＯ２膜をエッチングするステップ
    をさらに含む、請求項１７に記載の方法。
JP2022547101A 2020-02-03 2021-02-01 選択的原子層エッチングにおける超薄型エッチストップ層の使用方法 Pending JP2023513110A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062969567P 2020-02-03 2020-02-03
US62/969,567 2020-02-03
PCT/US2021/016076 WO2021158482A1 (en) 2020-02-03 2021-02-01 Method for using ultra-thin etch stop layers in selective atomic layer etching

Publications (2)

Publication Number Publication Date
JP2023513110A true JP2023513110A (ja) 2023-03-30
JPWO2021158482A5 JPWO2021158482A5 (ja) 2024-02-02

Family

ID=77062139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022547101A Pending JP2023513110A (ja) 2020-02-03 2021-02-01 選択的原子層エッチングにおける超薄型エッチストップ層の使用方法

Country Status (6)

Country Link
US (1) US20210242031A1 (ja)
JP (1) JP2023513110A (ja)
KR (1) KR20220134582A (ja)
CN (1) CN115428130A (ja)
TW (1) TW202143314A (ja)
WO (1) WO2021158482A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373878B2 (en) * 2020-07-16 2022-06-28 Taiwan Semiconductor Manufacturing Company Ltd. Technique for semiconductor manufacturing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6960400B2 (ja) * 2015-11-10 2021-11-05 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード エッチング反応物質、およびそれを使用するプラズマフリーの酸化物エッチング方法
US9793135B1 (en) * 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
US10546748B2 (en) * 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US10283353B2 (en) * 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
WO2019190453A1 (en) * 2018-03-26 2019-10-03 Intel Corporation Selective etching and controlled atomic layer etching of transition metal oxide films for device fabrication

Also Published As

Publication number Publication date
CN115428130A (zh) 2022-12-02
WO2021158482A1 (en) 2021-08-12
TW202143314A (zh) 2021-11-16
KR20220134582A (ko) 2022-10-05
US20210242031A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
JP7454612B2 (ja) 半導体処理チャンバコンポーネント用の保護コーティングの原子層堆積
TWI721896B (zh) 選擇性地沈積金屬氧化物膜的方法
JP4055941B2 (ja) 原子層堆積法を用いて基板上に高誘電率材料を堆積する方法
TWI838513B (zh) 金屬氧化物在金屬表面上之選擇性沉積
CN103946957B (zh) 使用铝烷基的前驱物的金属薄膜沉积
KR100363343B1 (ko) 세정 기체 및 그를 흘려줌으로써 진공 처리 장치를세정하는 방법
CN109750270A (zh) 填充基材表面上间隙特征的方法和相关半导体器件结构
JP2006522225A (ja) 窒化ハフニウム堆積の方法
JP7210092B2 (ja) 高度なパターン形成用途のためのインサイチュでの選択的堆積及びエッチング
CN1591786B (zh) 制造有高介电常数栅极电介质半导体器件的选择刻蚀工艺
TW200947529A (en) Doping with ALD technology
JP2019519109A (ja) ハフニア及びジルコニアの蒸気相エッチング
KR101630234B1 (ko) 공정챔버의 세정방법
US11239091B2 (en) Etching of metal oxides using fluorine and metal halides
JP2023513110A (ja) 選択的原子層エッチングにおける超薄型エッチストップ層の使用方法
JP6946463B2 (ja) ワードライン抵抗を低下させる方法
JP2022049828A (ja) パターン形成方法および半導体装置の製造方法
US9773662B1 (en) Method for fabricating a fine structure
CN115198246A (zh) 用于形成包括氮化硅的图案化结构的方法和系统
CN113818007A (zh) 使用原子层沉积填充间隙的方法和设备
JPWO2021158482A5 (ja)
JP2002324784A (ja) クリーニングガス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241001