CN1591786B - 制造有高介电常数栅极电介质半导体器件的选择刻蚀工艺 - Google Patents
制造有高介电常数栅极电介质半导体器件的选择刻蚀工艺 Download PDFInfo
- Publication number
- CN1591786B CN1591786B CN2004100570938A CN200410057093A CN1591786B CN 1591786 B CN1591786 B CN 1591786B CN 2004100570938 A CN2004100570938 A CN 2004100570938A CN 200410057093 A CN200410057093 A CN 200410057093A CN 1591786 B CN1591786 B CN 1591786B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate dielectric
- dielectric constant
- constant gate
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005516 engineering process Methods 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000002253 acid Substances 0.000 claims description 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- 229910052736 halogen Inorganic materials 0.000 claims description 6
- 150000002367 halogens Chemical class 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 claims description 4
- 239000000460 chlorine Substances 0.000 claims description 4
- 150000004820 halides Chemical class 0.000 claims description 4
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- XRFHCHCLSRSSPQ-UHFFFAOYSA-N strontium;oxygen(2-);titanium(4+) Chemical class [O-2].[O-2].[O-2].[Ti+4].[Sr+2] XRFHCHCLSRSSPQ-UHFFFAOYSA-N 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 2
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 claims description 2
- 229910052788 barium Inorganic materials 0.000 claims description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 claims description 2
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- -1 yittrium oxide Chemical compound 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 3
- 125000005843 halogen group Chemical group 0.000 claims 2
- XWCMFHPRATWWFO-UHFFFAOYSA-N [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] Chemical compound [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] XWCMFHPRATWWFO-UHFFFAOYSA-N 0.000 claims 1
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XDXSUJKMVSURTH-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[O--].[Sc+3].[Ta+5].[Pb++] Chemical compound [O--].[O--].[O--].[O--].[O--].[Sc+3].[Ta+5].[Pb++] XDXSUJKMVSURTH-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910001510 metal chloride Inorganic materials 0.000 description 1
- 239000012702 metal oxide precursor Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明描述了一种用于制造半导体器件的方法。该方法包括在衬底上形成高介电常数栅极介电层，以及改性所述高介电常数栅极介电层的第一部分，以保证可以相对于所述高介电常数栅极介电层的第二部分而选择性地去除所述第一部分。
Description
技术领域
本发明涉及用于制造半导体器件的方法，具体地说，涉及用于制造包括高介电常数栅极介电层的半导体器件的方法。
背景技术
用于刻蚀高介电常数(k)栅极介电层的传统方法使用各向异性等离子体刻蚀和各向同性湿法刻蚀技术。如果干法刻蚀工艺刻蚀衬底的速率远快于其刻蚀电介质的速率，那么干法刻蚀可能毁坏位于高k栅极电介质下面的衬底。虽然湿法刻蚀工艺可以相对于下方的衬底选择性刻蚀电介质，但是这种工艺可能会刻蚀位于栅电极下面的电介质，这可能会削弱或挖切该结构。
因此，需要一种用于制造包括高k栅极电介质的半导体器件的改进工艺。需要这样的工艺，即相对于下方的衬底以及相对于高K膜的被栅电极覆盖的那部分而选择性刻蚀高k膜的露出部分。本发明的方法提供了这种工艺。
发明内容
根据本发明的第一方面，本发明提供了一种用于制造半导体器件的方法，包括：在衬底上形成高介电常数栅极介电层；以及将杂质添加到所述高介电常数栅极介电层的第一部分，以保证可以相对于所述高介电常数栅极介电层的第二部分选择性地去除所述第一部分。
根据本发明的第二方面，本发明还提供了一种用于制造半导体器件的方法，包括：在衬底上形成高介电常数栅极介电层；在所述高介电常数栅极介电层上形成栅电极；刻蚀所述栅电极以暴露出所述高介电常数栅极介电层的第一部分；向所述高介电常数栅极介电层的所述第一部分中添加杂质；以及相对于所述高介电常数栅极介电层的第二部分选择性地去除所述高介电常数栅极介电层的所述第一部分。
根据本发明的第三方面，本发明提供了一种用于制造半导体器件的方法，包括：在衬底上形成高介电常数栅极介电层；在所述高介电常数栅极介电层上形成基于多晶硅的栅电极；刻蚀所述基于多晶硅的栅电极以露出所述高介电常数栅极介电层的第一部分；使用等离子体增强化学气相沉积工艺来向所述高介电常数栅极介电层的第一部分中添加杂质；然后，将所述高介电常数栅极介电层的第一部分暴露在从包括含卤酸和磷酸的组中选择的酸中。
附图说明
图1A到图1D表示当实现本发明方法的实施例时可能形成的结构的横截面。在这些图中所示出的特征没有按比例画出。
具体实施方式
描述了一种用于制造半导体器件的方法。该方法包括在衬底上形成高k栅极介电层，以及改性所述高k栅极介电层的第一部分以保证可以相对于所述高k栅极介电层的第二部分而选择性地去除该第一部分。在下面的描述中，给出了大量细节以提供对本发明的完整解释。但是，对于本领域的技术人员来说很明显，除了这里清楚描述的那些方式外，还可以以很多方式来实施本发明。因此，本发明不限于下面描述的具体细节。
在本发明的方法中，在衬底上形成高k栅极介电层。衬底可以包括体硅或绝缘体上硅子结构。或者，衬底可以包括其他材料——其可以与硅组合也可以不与硅组合——例如：锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或者锑化镓。虽然这里描述了可以形成衬底的材料的几个例子，但是可以作为基础在其上制造半导体器件的任何材料都落在本发明的精神和范围内。
高k栅极介电层将包括其介电常数大于二氧化硅的介电常数的材料。优选地，高k栅极介电层的介电常数至少约为二氧化硅的介电常数的两倍，即，其介电常数约大于8。用于制造高k栅极介电层的材料包括：氧化铪、氧化硅铪、氧化镧、氧化锆、氧化硅锆、氧化钛、氧化钽、氧化钛锶钡、氧化钛钡、氧化钛锶、氧化钇、氧化铝以及氧化钽钪铅。尤其优选的是氧化铪、氧化锆、氧化钛和氧化铝。虽然这里描述了可以用于形成高k栅极介电层的材料的一些例子，但是所述层可以由其他材料制成，这对本领域的技术人员是很明显的。
可以使用例如传统化学气相沉积(“CVD”)、低压CVD或物理气相沉积(“PVD”)工艺的传统沉积方法在衬底上形成高k栅极介电层。优选地，使用传统的原子层CVD工艺。在这种工艺中，可以以选择的流速向CVD反应器中供给金属氧化物前驱体(例如金属氯化物)和蒸气，然后该反应器在选择温度和压力下工作，以在衬底和高k栅极介电层之间生成原子级的平滑界面。CVD反应器应该工作足够长的时间，以形成具有期望厚度的层。在大部分应用中，高k栅极介电层的厚度应该小于约40埃，并且更优选在约5埃到约20埃之间——即，厚度小于或等于约5个单原子层。
这样来沉积，高k栅极介电层可能包括不期望的杂质，例如残留的氯，其会使所述层与多晶硅不相容。可以通过在所述层表面上沉积牺牲层，然后在该牺牲层已经吸收相当多的最初存在于高k栅极介电层中的杂质之后去除牺牲层来纯化所述层。或者，可以通过将所述层还原为金属层，然后对该金属层进行再氧化，来纯化高k栅极介电层。例如通过湿法或干法氧化工艺来增加高k栅极介电层中的氧含量可能是令人满意的。为了保证与基于多晶硅的栅电极的相容性，可以以其他方式来改性高k栅极介电层，例如通过向其中添加氮，或者可以在膜与栅电极之间设置中间层。
在衬底上形成高k栅极介电层之后，可以在该层上形成栅电极。在一个优选实施例中，栅电极包括多晶硅。可以通过在介电层101和衬底100上首先沉积多晶硅层102——生成图1a的结构，来形成这样的栅电极。可以使用传统方法来沉积多晶硅层102，并且其厚度优选为在约500埃到约4000埃之间。然后，可以刻蚀多晶硅层102，以暴露出高k栅极介电层101的第一部分103，生成图1b的结构。
在刻蚀多晶硅层102之后，必须去除露出的第一部分103。但是，在刻蚀第一部分103之前，本发明的方法改性第一部分103，如图1c所示，以保证可以相对于高k栅极介电层101的第二部分104来选择性去除第一部分103。可以通过向介电层的该部分添加杂质来改性高k栅极介电层101的第一部分103。在一个优选实施例中，杂质包括卤素，所述卤素可以包含在卤素分子中或者可以与氢化合以形成卤化物。
可以使用等离子体增强化学气相沉积(“PECVD”)工艺来向高k栅极介电层101的第一部分103中添加杂质。在这种PECVD工艺中，可以在轰击等离子体之前向反应器中供给卤素或卤化物气体(或这些气体的组合)。反应器应该在合适的条件(例如温度、压力、射频以及功率)下工作足够长的时间来改性高k栅极介电层101的第一部分103，以保证可以相对于其他材料而选择性地去除第一部分103。在一个优选实施例中，使用低功率PECVD工艺，例如使用一种在小于约200瓦下进行。
在特别优选的实施例中，以合适的流速向反应器中供给溴化氢(“HBr”)和氯气(Cl2)，以保证由这些气体生成的等离子体将以期望的方式来改性高k栅极介电层101的第一部分103。可以将在约50到约100瓦之间(优选为约100瓦)的晶片偏压应用足够长的时间，来完成第一部分103的期望转变。持续小于约1分钟或者可能就5秒钟那么短的等离子体暴露过程就足够引起这样的转化。
虽然这里描述了用于改性高k介电层101第一部分103的工艺的一些例子，但是对于本领域的技术人员来说很明显，可以使用其他的处理。因此，用于改性第一部分103的工艺不限于上面描述的那些工艺。本发明的方法考虑了使用任何适合的湿法或干法化学处理，只要所述处理可以向高k介电层101第一部分103中添加杂质，以保证可以相对于高k栅极介电层101的第二部分104选择性地去除第一部分103就可以。
在已经改性第一部分103之后，将其去除。所添加的杂质的存在使得可以相对于第二部分104而选择性地去除第一部分103，即刻蚀第一部分103，以生成图1d的结构。在一个优选的实施例中，通过将第一部分103暴露在例如含卤酸(例如氢溴酸或盐酸)或磷酸的较强酸中，来去除第一部分103。
当使用含卤酸时，该酸优选包含体积含量在约0.5％到约10％之间的HBr或HCl——并且更优选体积含量约5％。使用这样的酸的刻蚀工艺可以在室温或接近室温下进行，并且持续约5分钟到约30分钟——当然如果需要可以进行更长的暴露。当使用磷酸时，该酸优选地包含体积含量在约75％到约95％之间的H3PO4。使用这种酸的刻蚀工艺优选地在约140℃到约180℃下进行，并且更优选地在约160℃下进行。当使用这种酸时，暴露步骤应该持续约30秒到约5分钟——并且对于20埃厚的膜来说优选地持续约1分钟。
虽然这里描述了用于相对于第二部分104选择性地去除第一部分103的工艺的一些例子，但是对于本领域的技术人员来说很明显，可以使用其他工艺。因此，用于刻蚀第一部分103的工艺不限于上面描述的那些工艺。本发明的方法考虑使用相对于高k栅极介电层101的第二部分104选择性地去除高k栅极介电层101的第一部分103的任何适合的处理。
因为一般用于完成半导体器件的其他步骤是本领域的技术人员所公知的，所以这里将不再对它们进行更详细的描述。虽然栅电极优选地包括多晶硅，但是栅电极可替换地可以由高k栅极电介质可以与之一起使用的各种金属来形成。此外，栅电极可以包括多晶硅与一种或多种金属或半金属材料的组合。
如上所述，各向异性地改性高k栅极介电层101的第一部分103，使相邻的结构不受该工艺步骤的影响，可以保证随后的湿法刻蚀工艺不会明显地刻蚀到下方的衬底或邻接的第二部分。结果，当使用这种工艺来刻蚀高k栅极介电层时，下方的衬底将不会遭受任何有影响的毁坏，并且不会将栅电极挖切或底切到很严重的程度。
虽然上述实施例是可以使得能够相对于所述层的第二部分选择性地去除高k栅极介电层的第一部分的工艺的例子，但是本发明不限于这些具体的实施例。本发明考虑了用于转变高k栅极介电层的一部分以使其可以被选择性去除、从而保证介电层刻蚀将不会严重毁坏下方的衬底或底切栅电极的其他处理。
虽然上面的描述已经指明了可以在本发明的方法中使用的某些特定步骤和材料，但是本领域的技术人员将理解可以做出许多修改和替换。因此，所有这种修改、改变、替换和补充都应该被认为落在由所附权利要求限定的本发明的精神和范围内。
Claims (15)
1.一种用于制造半导体器件的方法，包括：
在衬底上形成高介电常数栅极介电层；以及
将第二杂质添加到所述高介电常数栅极介电层的整个第一部分，其中通过等离子体增强化学气相沉积(“PECVD”)在小于200瓦的功率下执行所述第二杂质的添加，以保证可以相对于所述高介电常数栅极介电层的第二部分选择性地去除所述高介电常数栅极介电层的整个所述第一部分，其中所述第二杂质包括卤化物。
2.如权利要求1所述的方法，其中，所述高介电常数栅极介电层通过原子层化学气相沉积形成，厚度在5埃到40埃之间，并且其包括从下面的组中选择出来的材料，所述组由氧化铪、氧化硅铪、氧化镧、氧化锆、氧化硅锆、氧化钛、氧化钽、氧化钛锶钡、氧化钛钡、氧化钛锶、氧化钇、氧化铝以及氧化钽钪铅组成。
3.如权利要求2所述的方法，还包括相对于所述高介电常数栅极介电层的所述第二部分选择性地去除所述高介电常数栅极介电层的所述第一部分的步骤。
4.如权利要求1所述的方法，其中，所述第二杂质还包括卤素。
5.如权利要求3所述的方法，其中，通过将所述高介电常数栅极介电层的所述第一部分暴露在酸中来相对于所述高介电常数栅极介电层的所述第二部分选择性地去除所述高介电常数栅极介电层的所述第一部分。
6.如权利要求5所述的方法，其中，所述酸包括含卤酸。
7.如权利要求5所述的方法，其中，所述酸包括氢溴酸。
8.一种用于制造半导体器件的方法，包括：
在衬底上形成高介电常数栅极介电层；
在所述高介电常数栅极介电层上形成栅电极；
刻蚀所述栅电极以暴露出所述高介电常数栅极介电层的第一部分；
通过等离子体增强化学气相沉积(“PECVD”)工艺在小于200瓦的功率下向所述高介电常数栅极介电层的整个所述第一部分中添加第二杂质，其中所述第二杂质包括卤素和卤化物的混合物；以及
通过将所述高介电常数栅极介电层的所述第一部分暴露在包括氢溴酸的酸中而相对于所述高介电常数栅极介电层的第二部分选择性地去除所述高介电常数栅极介电层的整个所述第一部分。
9.如权利要求8所述的方法，其中，所述栅电极包括多晶硅。
10.如权利要求8所述的方法，其中，所述栅电极是金属栅电极。
11.一利用于制造半导体器件的方法，包括：
在衬底上形成高介电常数栅极介电层；
在所述高介电常数栅极介电层上形成基于多晶硅的栅电极；
刻蚀所述基于多晶硅的栅电极以露出所述高介电常数栅极介电层的第一部分；
通过等离子体增强化学气相沉积在小于200瓦的功率下向所述高介电常数栅极介电层的整个第一部分中添加第二杂质，其中所述第二杂质包括卤化物；然后，
将所述高介电常数栅极介电层的整个第一部分暴露在包括氢溴酸的酸中，以去除所述高介电常数栅极介电层的整个第一部分。
12.如权利要求11所述的方法，其中所述等离子体增强化学气相沉积工艺在小于200瓦下进行，且其中所述第二杂质包括卤素和卤化物的混合物。
13.如权利要求11所述的方法，其中，所述第二杂质包括溴化氢和氯的混合物。
14.如权利要求11所述的方法，其中，所述等离子体增强化学气相沉积工艺进行小于1分钟。
15.如权利要求11所述的方法，其中，所述高介电常数栅极介电层的所述第一部分在大约室温下暴露在所述酸中5分钟到30分钟。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/652,546 US7037845B2 (en) | 2003-08-28 | 2003-08-28 | Selective etch process for making a semiconductor device having a high-k gate dielectric |
| US10/652,546 | 2003-08-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1591786A CN1591786A (zh) | 2005-03-09 |
| CN1591786B true CN1591786B (zh) | 2010-06-16 |
Family
ID=34104750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2004100570938A Expired - Fee Related CN1591786B (zh) | 2003-08-28 | 2004-08-30 | 制造有高介电常数栅极电介质半导体器件的选择刻蚀工艺 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7037845B2 (zh) |
| EP (1) | EP1511073A1 (zh) |
| KR (1) | KR100716689B1 (zh) |
| CN (1) | CN1591786B (zh) |
| TW (1) | TWI239563B (zh) |
| WO (1) | WO2005024929A1 (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7037863B2 (en) * | 2002-09-10 | 2006-05-02 | Samsung Electronics Co., Ltd. | Post thermal treatment methods of forming high dielectric layers over interfacial layers in integrated circuit devices |
| US7413996B2 (en) * | 2003-04-14 | 2008-08-19 | Lsi Corporation | High k gate insulator removal |
| US20050064716A1 (en) * | 2003-04-14 | 2005-03-24 | Hong Lin | Plasma removal of high k metal oxide |
| JP2005038897A (ja) * | 2003-07-15 | 2005-02-10 | Dainippon Screen Mfg Co Ltd | 基板処理方法及びその装置 |
| JPWO2005013374A1 (ja) * | 2003-08-05 | 2006-09-28 | 富士通株式会社 | 半導体装置および半導体装置の製造方法 |
| US7037845B2 (en) | 2003-08-28 | 2006-05-02 | Intel Corporation | Selective etch process for making a semiconductor device having a high-k gate dielectric |
| US7153734B2 (en) | 2003-12-29 | 2006-12-26 | Intel Corporation | CMOS device with metal and silicide gate electrodes and a method for making it |
| US7144783B2 (en) * | 2004-04-30 | 2006-12-05 | Intel Corporation | Reducing gate dielectric material to form a metal gate electrode extension |
| US7564108B2 (en) * | 2004-12-20 | 2009-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitrogen treatment to improve high-k gate dielectrics |
| US20080001237A1 (en) * | 2006-06-29 | 2008-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having nitrided high-k gate dielectric and metal gate electrode and methods of forming same |
| US20080315310A1 (en) * | 2007-06-19 | 2008-12-25 | Willy Rachmady | High k dielectric materials integrated into multi-gate transistor structures |
| US7645663B2 (en) | 2007-07-18 | 2010-01-12 | Infineon Technologies Ag | Method of producing non volatile memory device |
| US8247861B2 (en) | 2007-07-18 | 2012-08-21 | Infineon Technologies Ag | Semiconductor device and method of making same |
| US7998820B2 (en) | 2007-08-07 | 2011-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-k gate dielectric and method of manufacture |
| US8030163B2 (en) * | 2007-12-26 | 2011-10-04 | Intel Corporation | Reducing external resistance of a multi-gate device using spacer processing techniques |
| US7763943B2 (en) * | 2007-12-26 | 2010-07-27 | Intel Corporation | Reducing external resistance of a multi-gate device by incorporation of a partial metallic fin |
| US8264048B2 (en) * | 2008-02-15 | 2012-09-11 | Intel Corporation | Multi-gate device having a T-shaped gate structure |
| US20090206404A1 (en) * | 2008-02-15 | 2009-08-20 | Ravi Pillarisetty | Reducing external resistance of a multi-gate device by silicidation |
| US8101495B2 (en) | 2008-03-13 | 2012-01-24 | Infineon Technologies Ag | MIM capacitors in semiconductor components |
| KR101634748B1 (ko) | 2009-12-08 | 2016-07-11 | 삼성전자주식회사 | 트랜지스터의 제조방법 및 그를 이용한 집적 회로의 형성방법 |
| US9570573B1 (en) | 2015-08-10 | 2017-02-14 | Globalfoundries Inc. | Self-aligned gate tie-down contacts with selective etch stop liner |
| US9905671B2 (en) | 2015-08-19 | 2018-02-27 | International Business Machines Corporation | Forming a gate contact in the active area |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5368687A (en) * | 1993-03-15 | 1994-11-29 | Micron Technology, Inc. | Semiconductor processing method of etching insulating inorganic metal oxide materials and method of cleaning metals from the surface of semiconductor wafers |
| US6432779B1 (en) * | 2000-05-18 | 2002-08-13 | Motorola, Inc. | Selective removal of a metal oxide dielectric |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL188432C (nl) * | 1980-12-26 | 1992-06-16 | Nippon Telegraph & Telephone | Werkwijze voor het vervaardigen van een mosfet. |
| JPH05175174A (ja) * | 1991-12-20 | 1993-07-13 | Nec Corp | 誘電体膜の反応性ドライエッチング方法 |
| GB2286723B (en) * | 1992-12-11 | 1997-01-08 | Intel Corp | A mos transistor having a composite gate electrode and method of fabrication |
| US5516399A (en) * | 1994-06-30 | 1996-05-14 | International Business Machines Corporation | Contactless real-time in-situ monitoring of a chemical etching |
| US5753560A (en) * | 1996-10-31 | 1998-05-19 | Motorola, Inc. | Method for fabricating a semiconductor device using lateral gettering |
| US5891798A (en) * | 1996-12-20 | 1999-04-06 | Intel Corporation | Method for forming a High dielectric constant insulator in the fabrication of an integrated circuit |
| US6063698A (en) * | 1997-06-30 | 2000-05-16 | Motorola, Inc. | Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits |
| US6087261A (en) * | 1997-09-30 | 2000-07-11 | Fujitsu Limited | Method for production of semiconductor device |
| US20020197790A1 (en) * | 1997-12-22 | 2002-12-26 | Kizilyalli Isik C. | Method of making a compound, high-K, gate and capacitor insulator layer |
| US6121094A (en) * | 1998-07-21 | 2000-09-19 | Advanced Micro Devices, Inc. | Method of making a semiconductor device with a multi-level gate structure |
| US6320244B1 (en) * | 1999-01-12 | 2001-11-20 | Agere Systems Guardian Corp. | Integrated circuit device having dual damascene capacitor |
| JP2000216142A (ja) * | 1999-01-22 | 2000-08-04 | Tokyo Electron Ltd | エッチング方法 |
| FR2797999B1 (fr) * | 1999-08-31 | 2003-08-08 | St Microelectronics Sa | Procede de fabrication d'une capacite integree sur un substrat de silicium |
| US6184072B1 (en) * | 2000-05-17 | 2001-02-06 | Motorola, Inc. | Process for forming a high-K gate dielectric |
| US6475974B1 (en) * | 2000-09-01 | 2002-11-05 | Dow Corning Corporation | Mechanical microemulsions of blended silicones |
| US6660660B2 (en) * | 2000-10-10 | 2003-12-09 | Asm International, Nv. | Methods for making a dielectric stack in an integrated circuit |
| JP2002134739A (ja) * | 2000-10-19 | 2002-05-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6475874B2 (en) * | 2000-12-07 | 2002-11-05 | Advanced Micro Devices, Inc. | Damascene NiSi metal gate high-k transistor |
| US6544906B2 (en) * | 2000-12-21 | 2003-04-08 | Texas Instruments Incorporated | Annealing of high-k dielectric materials |
| US6514828B2 (en) * | 2001-04-20 | 2003-02-04 | Micron Technology, Inc. | Method of fabricating a highly reliable gate oxide |
| US6420279B1 (en) * | 2001-06-28 | 2002-07-16 | Sharp Laboratories Of America, Inc. | Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate |
| US6677254B2 (en) * | 2001-07-23 | 2004-01-13 | Applied Materials, Inc. | Processes for making a barrier between a dielectric and a conductor and products produced therefrom |
| US6573193B2 (en) | 2001-08-13 | 2003-06-03 | Taiwan Semiconductor Manufacturing Co., Ltd | Ozone-enhanced oxidation for high-k dielectric semiconductor devices |
| US6797599B2 (en) * | 2001-08-31 | 2004-09-28 | Texas Instruments Incorporated | Gate structure and method |
| US6667246B2 (en) * | 2001-12-04 | 2003-12-23 | Matsushita Electric Industrial Co., Ltd. | Wet-etching method and method for manufacturing semiconductor device |
| US6455330B1 (en) * | 2002-01-28 | 2002-09-24 | Taiwan Semiconductor Manufacturing Company | Methods to create high-k dielectric gate electrodes with backside cleaning |
| US6617209B1 (en) * | 2002-02-22 | 2003-09-09 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| US6764898B1 (en) * | 2002-05-16 | 2004-07-20 | Advanced Micro Devices, Inc. | Implantation into high-K dielectric material after gate etch to facilitate removal |
| US6617210B1 (en) * | 2002-05-31 | 2003-09-09 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| US20040129674A1 (en) * | 2002-08-27 | 2004-07-08 | Tokyo Electron Limited | Method and system to enhance the removal of high-k dielectric materials |
| WO2004030049A2 (en) * | 2002-09-27 | 2004-04-08 | Tokyo Electron Limited | A method and system for etching high-k dielectric materials |
| US6696327B1 (en) * | 2003-03-18 | 2004-02-24 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| US7413996B2 (en) * | 2003-04-14 | 2008-08-19 | Lsi Corporation | High k gate insulator removal |
| US6855639B1 (en) * | 2003-08-01 | 2005-02-15 | Intel Corporation | Precise patterning of high-K films |
| US7037845B2 (en) | 2003-08-28 | 2006-05-02 | Intel Corporation | Selective etch process for making a semiconductor device having a high-k gate dielectric |
-
2003
- 2003-08-28 US US10/652,546 patent/US7037845B2/en not_active Expired - Fee Related
-
2004
- 2004-07-21 EP EP04017225A patent/EP1511073A1/en not_active Ceased
- 2004-08-25 WO PCT/US2004/027747 patent/WO2005024929A1/en active Application Filing
- 2004-08-26 TW TW093125596A patent/TWI239563B/zh active
- 2004-08-27 KR KR1020040068106A patent/KR100716689B1/ko not_active IP Right Cessation
- 2004-08-30 CN CN2004100570938A patent/CN1591786B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5368687A (en) * | 1993-03-15 | 1994-11-29 | Micron Technology, Inc. | Semiconductor processing method of etching insulating inorganic metal oxide materials and method of cleaning metals from the surface of semiconductor wafers |
| US6432779B1 (en) * | 2000-05-18 | 2002-08-13 | Motorola, Inc. | Selective removal of a metal oxide dielectric |
Non-Patent Citations (1)
| Title |
|---|
| JP平5-175174A 1993.07.13 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200509244A (en) | 2005-03-01 |
| TWI239563B (en) | 2005-09-11 |
| WO2005024929A1 (en) | 2005-03-17 |
| KR100716689B1 (ko) | 2007-05-09 |
| KR20050021943A (ko) | 2005-03-07 |
| US20050048791A1 (en) | 2005-03-03 |
| EP1511073A1 (en) | 2005-03-02 |
| CN1591786A (zh) | 2005-03-09 |
| US7037845B2 (en) | 2006-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1591786B (zh) | 制造有高介电常数栅极电介质半导体器件的选择刻蚀工艺 | |
| CN100413087C (zh) | 制造具有高介电常数栅极电介质的半导体器件的方法 | |
| CN100440439C (zh) | 用于制造具有金属栅电极的半导体器件的方法 | |
| JP5328094B2 (ja) | 選択的に高ｋ材をエッチングするためのプラズマ組成 | |
| TWI352387B (en) | Etch methods to form anisotropic features for high | |
| CN101027761B (zh) | 使半导体结构平坦化以形成替代金属栅 | |
| CN100565842C (zh) | 包括金属栅电极的半导体器件的制造方法 | |
| US6787440B2 (en) | Method for making a semiconductor device having an ultra-thin high-k gate dielectric | |
| US6689675B1 (en) | Method for making a semiconductor device having a high-k gate dielectric | |
| TWI359453B (zh) | ||
| US6939815B2 (en) | Method for making a semiconductor device having a high-k gate dielectric | |
| US6713358B1 (en) | Method for making a semiconductor device having a high-k gate dielectric | |
| CN100582296C (zh) | 在平滑衬底上形成高-k介电层 | |
| TWI604562B (zh) | 選擇性氮化方法 | |
| TW200814142A (en) | Residue free hardmask trim | |
| CN101916771A (zh) | 用于制造具有高k栅极电介质层和金属栅电极的半导体器件的方法 | |
| CN108573866A (zh) | 氧化膜去除方法和装置以及接触部形成方法和系统 | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| US7732347B2 (en) | Semiconductor device and fabrication process of semiconductor device | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| JP2002217414A (ja) | 半導体装置およびその製造方法 | |
| CN107706111A (zh) | 半导体器件的形成方法 | |
| CN102054687B (zh) | 表面氧化物的去除方法 | |
| TWI810113B (zh) | 半導體元件的製造方法 | |
| US7575991B2 (en) | Removing a high-k gate dielectric |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100616 Termination date: 20180830 |