TWI239563B - A selective etch process for making a semiconductor device having a high-k gate dielectric - Google Patents

Description

1239563 (1) 九、發明說明 【發明所屬之技術領域】 本發明係關於一種半導體裝置的製造方法，且更特別 的，係關於包括高k閘極介電層之半導體裝置的製造方法 【先前技術】 習知用以蝕刻高k閘極介電層的方法乃應用各向異个生 電漿蝕刻和各向異性濕蝕刻技術。如果乾蝕刻法以比蝕刻 基底顯著快的速率蝕刻基底，則這些乾蝕刻法可能會對位 在高k閘極介電層下的基底造成損壞。雖然濕蝕刻法可相 對於下層基底選擇性蝕刻介電層，但是，此方法亦會蝕刻 位在閘極電極下方的介電層，如此會使此構造變弱或升高 該構造。 因此，於此需要改善包括高k閘極介電層之半導體裝 置之製造方法。於此需要之方法爲其可相對於下層基底和 相對於閘極電極覆蓋的膜部份而選擇性蝕刻高k膜的曝露 部份。本發明正是可提供此種方法。 【發明內容】 本發明揭示一種半導體裝置的製造方法。該方法包含 形成一高k閘極介電層在一基底上’和調整高k閘極介電 層之第一部份以使其可相對於高k閛極介電層之第二部份 受到選擇性移除。 -5- 1239563 在下述說明中，所說明的許多細節旨在提供對於本發 明的充分瞭解。但是，對於熟悉此項技藝的人士而言，明 顯的’本發明可以其它非於此所述之方式實施。因此，本 發明不受下述說明之細節所限制。 【實施方式】 在本發明之方法中，一高k閘極介電層形成在一基底 上。該基底可包含一塊矽或矽上絕緣體構造。替代的，此 基底可包含其它材料，其可或不與砂結合，例如，鍺、銦 、銻化物、鉛化締、砷化銦、磷化銦、砷化鎵、或銻化鎵 。雖然於此說明可形成基底的範例材料，但是，任何可當 成基礎以供半導體裝置建立於其上之材料皆在本發明之精 神和範禱內。 高k閘極介電層包含介電常數大於二氧化矽之介電常 數之材料。較佳的，高k閘極介電層具有至少約二氧化矽 之介電常數兩倍的介電常數，亦即，大於8的介電常數。 用以形成局k閘極介電層之材料包括：氧化給、飴砂氧 化物、氧化鑭、氧化鉻、矽鉻氧化物、氧化鈦、氧化鉅， 鋇鋸鈦氧化物、鋇鈦氧化物、鋸鈦氧化物、氧化釔、氧化 鋁、和鉛銃鉅氧化物。其中特別佳的是氧化飴、氧化鉻、 氧化鈦、和氧化鋁。雖然於此說明可使用以形成高k閘極 介電層之數個材料例，但是，對於熟悉此項技藝的人士而 言，高k閘極介電層亦可以其它材料形成。 局k聞極介電層可使用習知沉積方法形成在基底上， - 6- (3) 1239563 習知方法例如習知化學蒸氣沉積（C V D )、低壓C V D、或 物理蒸氣沉積（PVD )法。較佳的，使用習知原子層CVD 法。在此方法中，一金屬氧化物先驅物（如金屬氯化物） 和蒸氣以所選擇的流速饋入C V D反應器中，而後C V D反 應器在所選擇的溫度和壓力下操作以在基底和高k閘極介 電層間產生一原子的平滑介面。CVD反應器可操作足夠 長時間以形成具有所需厚度的層。在大部份應用中，高k 閘極介電層需小於約4 0 A厚，且更佳的是，介於約5 A和 約2 Ο A厚，亦即，小於或等於約5單層厚。 當沉積時，高k閘極介電層可能會包括不需要的雜質 ，如殘留氯氣，其會造成該層和多晶矽的不相容。藉由沉 積一犧牲層在其表面，而後在犧牲層已吸收最初存在於高 k閘極介電層中之大部份雜質後移除犧牲層，可使高k閘 極介電層純化。替代的，藉由使高k閘極介電層還原至一 金屬層，而後再氧化該金屬層，亦可使高k閘極介電層純 化。較佳的，可經由例如濕或乾氧化法以增加高k閘極介 電層之氧含重。爲了確保和多晶砂基閘極電極相容，高k 閘極介電層亦可以其它方式調整，例如藉由添加氮，或設 置中間層在膜和閘極電極間。 在高k閘極介電層形成在基底上後，一閘極電極可形 成在該層上。在一較佳實施例中，閘極電極包含多晶矽。 此一閘極電極可藉由最初沉積多晶矽層】〇2在介電層I 〇】 和基底1 〇〇上而形成，如圖I a之構造所示。多晶矽層 】〇2可使用習知方法沉積，且其厚度最好在約5 0 0A和約 (4) 1239563 4〇〇〇A間。而後，多晶矽層102可受到蝕刻以曝露高k閘 極介電層10]之第一部份103，產生如圖lb之構造。 在蝕刻多晶矽層1 〇 2後，曝露的第一部份1 〇 3必須移 除。但是，在蝕刻第一部份I 〇3之前’本發明之方法調整 第一部份1 0 3，如圖1 c所示，以確保其可相對於高k閘 極介電層1 0 1之第二部份1 04受到選擇性移除。高k閘極 介電層101之第一部份103可藉由添加雜質至介電層之該 部份而調整。在一較佳實施例中’該雜質包含鹵素’其可 孕含在鹵素分子中或和氫結合以形成鹵化物。 亦可使用電漿增強化學蒸氣沉積（PECVD )法添加雜 質至高k閘極介電層101之第一部份103。在PECVD法 中，鹵素或鹵化物氣體（或此氣體之結合）可在衝擊電漿 前饋至反應器中。此反應器必須在適當條件下操作（例如 ，溫度、壓力、射頻、和功率）一段充足時間以調整高k 閘極介電層1 〇 1之第一部份1 03，以確保其可相對於其它 材料而可選擇性移除。在一較佳實施例中，使用一低功率 、例如小於2 0 0瓦的P E C V D法。 在一特別較佳實施例中，溴化氫（HBr)和氯氣（C】2 )乃以適當流速饋至反應器中以確保從這些氣體產生的電 漿會依需要調整高k閘極介電層1 0 1之第一部份]03。可 施加介於約50和1〇〇瓦晶圓偏壓（最好爲約100瓦）一 段充足時間以完成第一部份1 03之所需轉變。持續少於約 一分鐘、可能如5秒的短的電漿曝露可適當的引起此種轉 1239563 (5) 雖然於此說明用於調整高k閘極介電層]Ο 1之第一部 份1 03之數個範例方法，對於熟悉此項技藝之人士而言， 亦可使用其它處理。因此，使用以調整第一部份1 03的方 法並不限於上述之說明。本發明之方法可嘗試使用任何適 當的濕或乾化學處理，其添加雜質至高k閘極介電層1 0 1 之弟一部份1〇3以確保第一部份103可相對於高k閘極介 電層101之第二部份104而選擇性移除。 在第一部份1 03受到調整後，移除第一部份。添加雜 質之存在使第一部份1 0 3可相對於第二部份1 〇 4受到選擇 性移除、即蝕刻，以產生圖1 d所示的構造。在一較佳實 施例中，藉由使第一部份曝露至相當強的酸、例如鹵化物 基酸（如溴化氫或氫氯酸）或磷酸而移除。 當使用一鹵化物基酸時，此酸最好包含介於約0.5 % 至約1 0%重量百分比的HBr或HC1，且更佳的約爲5%重 量百分比。雖然可依需要使用較長的曝露時間，但是使用 此酸的蝕刻法可在或接近室溫下進行，且最好持續約5至 30分鐘。當使用磷酸時，磷酸最好包含介於約7 5 %至約 9 5 %重量百分比的 Η 3 Ρ Ο 4。使用磷酸之蝕刻法最好在約 ]40°C至約】80°C之溫度下進行，且更好爲約]60°C。對於 2 0 A厚的膜而言，當使用磷酸時，曝露步驟須持續約3 0 秒至約5分鐘，且最好約]分鐘。 雖然於此說明用於相對於第二部份1 0 4選擇性移除第 一部份】〇3之數個範例方法，對於熟悉此項技藝之人士而 言，亦可使用其它方法。本發明之方法可嘗試使用任何適 -9- (6) 1239563 當的處理以相對於高k閘極介電層]Ο 1之第二部份1 04而 選擇性移除高k閘極介電層1 0 1之第一部份1 〇 3。 對於熟悉此項技藝之人士而言，一般使用以完成半導 體裝置之其它步驟是已知的，因此，於此不再詳細說明。 雖然閘極電極最好包含多晶砂，其亦可以其它可使用高k 閘極介電之各種金屬形成。此外，閘極電極亦可包含多晶 矽和一或多個金屬或半金屬材料之結合。 如上所述，各向異性的調高k閘極介電層1 0 1之第一 部份1 03，以使相鄰構造不會受到處理步驟的影響，可確 保後續濕蝕刻處理不會蝕入下層基底或接鄰的第二部份。 結果，當使用此方法以蝕刻高k閘極介電層時，下層基底 不會遭受任何實質損害，且閘極電極不會被升高或下切至 一顯著程度。 雖然上述實施例是可使高k閘極介電層之第一部份相 對於高k閘極介電層之第二部份受到選擇性移除之方法範 例，但是，本發明並不限於這些特殊實施例。本發明可嘗 試其它轉變高k閘極介電層之部份以確保其選擇性移除的 方法，且確保該介電層蝕刻不會顯著損害下層基底或下切 該閘極電極。 本發明並不限於上述之實施例，且於此仍可達成各種 改變和修飾’但其仍屬本發明之精神和範疇。因此，本發 明之精神和範疇應由下述申請專利範圍界定之。 【圖式簡單說明】 - 10- (7) 1239563 圖1 a-1 d分別爲當實施本發明之方法之實施例時所形 成之構造的橫截面圖。 【主要元件符號說明】 1 00 :基底

1 0 1 :高k閘極介電層 1 0 2 :多晶矽層 1 0 3 :第一部份 104 :第二部份

-11 -

Claims (1)

1239563 ⑴ 十、申請專利範圍 1 · 一種半導體裝置的製造方法，包含： 形成一高k閘極介電層在一基底上；和 調整局k閘極介電層之第一部份以使其可相對於高k 閘極介電層之第二部份受到選擇性移除。 2 ·如申請專利範圍第1項的半導體裝置的製造方法 ’其中局k閘極介電層以原子層化學蒸氣沉積形成約5入 至40A厚，且包含選自以氧化飴、飴矽氧化物、氧化鑭 、氧化鍩、矽鉻氧化物、氧化鈦、氧化鉅，鋇緦鈦氧化物 、鋇鈦氧化物、緦鈦氧化物、氧化釔、氧化鋁、和鉛航鉅 氧化物所組成之群之一材料。 3 .如申請專利範圍第2項的半導體裝置的製造方法 ，進一步包含移除相對於高k閘極介電層之第二部份具有 選擇性的高k閘極介電層之第一部份。 4 ·如申請專利範圍第1項的半導體裝置的製造方法 ，其中高k閘極介電層藉由添加雜質至高k閘極介電層的 第一部份而調整。 5 ·如申請專利範圍第4項的半導體裝置的製造方法 ，其中該雜質包含鹵素。 6 .如申請專利範圍第4項的半導體裝置的製造方法 ，其中該雜質包含鹵化物。 7.如申請專利範圍第4項的半導體裝置的製造方法 ，其中使用電漿增強化學蒸氣沉積以添加雜質。 8 .如申請專利範圍第3項的半導體裝置的製造方法 -12- 1239563 (2) ，其中藉由曝露高k閘極介電層之第一部份至酸以選擇性 移除相對於® k閘極介電層之第二部份的高k閘極介電層 之第一部份。 9 ·如申請專利範圍第8項的半導體裝置的製造方法 ，其中該酸包含一鹵化物基酸。 10·如申請專利範圍第8項的半導體裝置的製造方法 ，其中該酸包含磷酸。 11. 一種半導體裝置的製造方法，包含： 形成一高k閘極介電層在一基底上； 形成一閘極電極在高k閘極介電層上； 蝕刻該閘極電極以曝露高k閘極介電層之第一部份； 添加雜質至高k閘極介電層之第一部份；和 選擇性移除相對於高k閘極介電層之第二部份的高k 閘極介電層之第一部份。 1 2 ·如申請專利範圍第I 1項的半導體裝置的製造方 法，其中該閘極電極包含多晶矽。 13·如申請專利範圍第1 1項的半導體裝置的製造方 法，其中該閘極電極爲一金屬閘極電極。 ]4 ·如申請專利範圍第1 1項的半導體裝置的製造方 法，其中使用低功率電漿增強化學蒸氣沉積法以添加包含 鹵素和鹵化物的雜質。 15·如申請專利範圍第1 1項的半導體裝置的製造方 法，其中藉由曝露高k閘極介電層之第一部份至酸以選擇 性移除相對於高k閘極介電層之第二部份的高k閘極介電 -13- 1239563 (3) 層之第一部份，該酸選自由鹵化物基酸和磷酸所組成之群 〇 16· —種半導體裝置的製造方法，包含： 形成一高k閘極介電層在一基底上； 形成一多晶矽基閘極電極在高k閘極介電層上； 蝕刻該多晶矽基閘極電極以曝露高k閘極介電層之第 一部份； 應用一電漿增強化學蒸氣沉積法以添加雜質至高k閘 極介電層之第一部份；和而後 將高k閘極介電層之第一部份曝露至酸，該酸選自由 鹵化物基酸和磷酸所組成之群。 1 7 .如申請專利範圍第1 6項的半導體裝置的製造方 法，其中該電漿增強化學蒸氣沉積法在小於約2 0 0瓦下執 行，和其中該雜質包含鹵素和鹵化物之混合物。 1 8 ·如申請專利範圍第】7項的半導體裝置的製造方 法，其中該酸包含氫溴酸和氫氯酸，和該雜質包含溴化氫 和氯氣的混合物。 ]9 .如申請專利範圍第1 8項的半導體裝置的製造方 法，其中該電發增強化學蒸氣沉積法執行少於約一分鐘。 20.如申請專利範圍第1 8項的半導體裝置的製造方 法，其中高k閘極介電層之第一部份在約爲室溫下曝露至 酸約5至3 0分鐘。