TWI674391B - 印刷電路板及使用步進鑽孔測試結構判定印刷電路板層之層深度之方法 - Google Patents

Abstract

本發明揭示一種用於一PCB之步進鑽孔測試結構及其使用方法。在一個實施例中，一測試結構包括一鑽孔路徑及一連接通孔。該鑽孔路徑可包括在該PCB之複數個層中之選定者(例如，非表面層)上的感測墊。一給定鑽孔路徑之該等感測墊可為導電的，而該鑽孔路徑之剩餘部分為非導電的。每一鑽孔路徑之該等感測墊可電耦接至該連接通孔。一給定層在一特定鑽孔路徑處之深度可藉由使用一導電鑽頭鑽孔至該鑽孔路徑中且判定何時在該鑽頭與該連接通孔之間進行一電連接來判定。

Description

印刷電路板及使用步進鑽孔測試結構判定印刷電路板層之層深度之方法

本發明係關於印刷電路板(PCB)，以及更加具體地，係關於在PCB中及在PCB面板上之試片中使用之測試結構。

PCB用於實施許多電子系統，諸如，電腦系統。典型之PCB包括多個導電層，其中導電層由介電材料層彼此分隔。某些導電層可專用於電源或接地，而其他導電層可專用於提供用於連接待在PCB上安裝之各種組件之信號路徑。

許多PCB可能最初被製造為具有稱為測試試片(或更簡單地，試片)之結構。試片為在PCB中實施的可用於PCB之製造或製造後(但預先操作)階段期間的某種測試之結構。試片因此就其操作功能而言可與板本身之設計分開。在某些情況中，試片可在PCB自身上實施，而在其他情況中，試片可在面板之分離部分上實施，該部分在製造、組裝及測試已經完成之後被丟棄。

可實施試片以用於廣泛多種測試。例如，試片可在PCB(或在製造期間附加至其之分離結構)上實施，以用於阻抗測試、各種電連接測試等。

揭示了用於PCB之步進鑽孔測試結構及其使用方法。在一個實施 例中，測試結構包括一電鍍之穿透孔通孔及一鑽孔路徑。鑽孔路徑可包括在PCB之複數個層之選定層(例如，非表面層)上的沿著Z軸之感測墊。給定鑽孔路徑之感測墊可為導電的，而鑽孔路徑之剩餘部分為非導電的。穿透孔通孔可為接地通孔或其他導電之穿透孔通孔。每個鑽孔路徑可電耦接至穿透孔通孔。給定層在特定之鑽孔路徑處的深度可藉由使用導電鑽頭鑽孔至鑽孔路徑中並且判定何時在鑽頭與穿透孔通孔之間形成電連接來判定。每個步進鑽孔測試結構可顯著地小於可在PCB或PCB面板上實施的傳統之測試試片。因為步進鑽孔測試結構相對小，所以其可被併入至PCB上之戰略位置中，以提供非常接近於待背鑽孔之信號通孔的臨界層深度資訊。

在一個實施例中，一種用於判定PCB層之深度之方法可包括：進行至測試結構之連接通孔之第一電連接，同時使用一導電鑽頭鑽孔至試片之鑽孔路徑中。該方法進一步包括偵測何時進行第一電連接。第一電連接之偵測指示鑽頭進行與第一感測墊之實體(且因此，電)接觸。當進行第一電連接時，鑽孔可暫停，且可記錄對應於感測墊的層之深度。

在記錄第一層之深度(例如，沿著z軸之位置)之後，可隨後判定任何額外子表面層之深度。在判定第一層之後之下一層之深度之前，切斷在第一墊與穿透孔通孔之間的電連接。例如，若跡線連接第一感測墊至穿透孔通孔，則穿透孔通孔可向下鑽孔至同一層之深度，移除在其中之導電材料，且因此切斷第一感測墊與穿透孔通孔之間的電連接。可接著鑽孔至鑽孔路徑中，直至在下一感測墊及穿透孔通孔之間建立電連接為止。當建立了下一電連接時，鑽孔路徑中之鑽孔可停止或暫停，同時記錄下一層之深度。可對於待找出其深度之每個額外層重複該方法。亦可在多個不同之測試結構中執行該方法，且因此可基於記錄之層深度構造每個層之拓樸圖。

關於記錄之層深度的資訊隨後在需要時可用於PCB上任何電鍍之穿透孔類型的更精確之背鑽孔，包括信號通孔及壓配適應管腳連接器孔。許多信號可在亦沿著板之Z軸穿過的信號通孔上自一個層傳送至另一層。然而，某些層可能不由在層之間傳送之信號穿過。在此情況下，可能需要對於未被穿過之彼等層移除信號通孔中之導電材料(例如，移除可充當天線且負面地影響信號完整性的信號通孔之部分)。背鑽孔可用以移除信號通孔之非必要部分。移除之導電材料之量可基於關於自上面描述之方法判定的層深度之資訊。與否則在不存在此資訊之情況下可能之方法相比，此可允許自信號通孔移除更多非必要之導電材料，而不影響其必要部分。

5‧‧‧印刷電路板(PCB)

7‧‧‧球柵格陣列(BGA)覆蓋區

20‧‧‧測試結構

21‧‧‧子表面層

22‧‧‧鑽孔路徑

23‧‧‧感測墊

24‧‧‧穿透孔通孔

25‧‧‧導線

26‧‧‧信號通孔

28‧‧‧信號跡線

29‧‧‧接地平面

400‧‧‧方法

500‧‧‧方法

600‧‧‧方法

本發明之其他態樣將在閱讀以下詳細說明及在參考現在如下描述之附圖後變得明顯。

圖1為具有用於判定層深度之複數個試片的PCB之一個實施例之俯視圖。

圖2為PCB之一個實施例之側視圖，說明試片及信號通孔。

圖3為說明用於使用試片判定PCB中子表面層之深度的方法之一個實施例之圖。

圖4為說明用於使用在PCB中之試片判定層深度的方法之一個實施例之流程圖。

圖5為說明用於構造PCB之一或多個子表面層之層深度之拓樸圖的方法之一個實施例之流程圖。

圖6為說明用於在PCB中背鑽孔信號通孔之方法之一個實施例之流程圖。

雖然在本文中揭示之主題易經受各種修改及替代形式，但在圖中藉由實例之方式展示且在本文中詳細描述其特定實施例。然而，應 瞭解，圖式及對其之描述並不意在限於所揭示之特定形式，而相反地，意在涵蓋屬於如所附申請專利範圍所定義的本發明之精神及範疇中之所有修改、等效及替代。在本文中使用之標題僅用於組織目的且不打算用於限制描述之範疇。如貫穿本申請使用，詞「可」以容許之意義(即，意謂具有可能性)而非強制之意義(即，意謂必須)使用。類似地，詞「包括(include、including、includes)」意謂包括但不限於。

各種單元、電路或其他組件可被描述為「經組態以」執行一或多個任務。在此上下文中，「經組態以」為通常意謂「具有在操作期間執行一或多個任務之電路」的結構之廣義敍述。因而，單元/電路/組件可在單元/電路/組件當前不接通時經組態以執行任務。一般而言，形成對應於「經組態以」之結構的電路可包括硬件電路。類似地，為了描述之方便起見，各種單元/電路/組件可描述為執行一或多個任務。此描述應該解釋為包括片語「經組態以」。敍述經組態以執行一或多個任務之單元/電路/組件明確地不意欲在援引35 U.S.C.§112第f款(或pre-AIA第六款)用於該單元/電路/組件之解釋。

現在轉至圖1，展示了印刷電路板(PCB)之一個實施例之俯視圖。應注意，以下論述之測試結構及各種方法可與廣泛多種PCB一起使用，且因此此處展示之實施例為例示性且並非限制性。

在展示之實施例中，PCB 5包括用於表面安裝各種組件的在其上實施之多個圖案。包括用於組件之安裝的電鍍穿透孔之實施例亦為可能的且被預料到。

在用於組件之表面安裝的所包括之圖案當中為球柵格陣列(BGA)覆蓋區7，其包括用於安裝BGA之多個墊。雖然此處未明確地展示，但PCB 5可包括可用以在組件或同一組件之不同管腳之間傳送信號的多個信號跡線。可在展示之表面層，以及在此實例中未看到之子表面 層上傳送信號。子表面層可為在其上可實施信號跡線、電源平面及/或接地平面之導電層。該等層可藉由插入介電材料層而彼此隔開。

可藉由信號通孔在層之間傳送信號，信號通孔可在圖中展示的各種多個墊下以及PCB 5上之其他處實施。在給定層上傳送之信號可沿著如圖1所示之x及/或y軸穿過PCB 5。在穿透孔通孔上之層之間傳送的信號可沿著如圖2所示之z軸穿過PCB 5。

使用穿透孔通孔在PCB 5上之層之間傳送的信號可穿過某些層，而非所有層。若所討論之穿透孔通孔另外保持不變，則此又可導致信號完整性問題。詳言之，穿透孔通孔之未使用部分可充當天線，且因此可致使其對應之信號路徑易受電磁干擾(EMI)影響。因而，可能需要移除未用以在層之間傳送信號的穿透孔通孔之導電部分。此可藉由稱為背鑽孔之製程來實現。在PCB之初始製造之後，可在PCB上執行鑽孔，以移除否則用以在層之間傳送信號的穿透孔通孔之某些未使用部分。為了實施此鑽孔，由穿透孔通孔使用的層之深度(即，沿著z軸之位置)用作判定將移除多少導電材料之指南。

在先前技術背鑽孔方法中，PCB經背鑽孔至之深度可由板規格判定。詳言之，每個子表面層可具有指定之深度，且用於特定之穿透孔通孔的背鑽孔之深度可基於此指定之深度。然而，歸因於製造製程、所使用之材料等之變化，可提供顯著量之安全餘量。與若以更大之精度已知特定層之深度可另外可能的其他方法相比，此又可導致自穿透孔通孔移除較少之導電材料。因此，穿透孔通孔之未移除之部分可仍然充當天線。

在展示之實施例中，PCB 5包括多個測試結構20。測試結構20可用以更精確地判定PCB 5之每個子表面層之深度，以實現背鑽孔中之更大精度。因為PCB 5包括多個測試結構20，所以可在沿著板之多個不同x-y座標處判定每個子表面層之深度。自此資訊，可產生每個層 之拓樸圖。

展示之實施例中的每個測試結構20包括連接通孔(或「穿透孔通孔」或簡單地「通孔」)24及鑽孔路徑22。穿透孔通孔24可具有在PCB 5之兩個表面層之間延伸的導電材料。在一個實施例中，穿透孔通孔24為接地通孔，且因此亦可耦接至板內之接地平面。然而，穿透孔通孔24不限於為接地通孔，且因此穿透孔通孔24不電耦接至接地之實施例為可能的且被預料到。鑽孔路徑22可包括由在每個子表面層上之導電材料製成的感測墊，但可能另外缺乏導電材料(亦即，在層之間)。每個感測墊23可電連接至其對應的測試結構20之穿透孔通孔24。如將在以下進一步論述，此可實現使用導電鑽頭偵測何時鑽頭已進行與感測墊之實體接觸，且藉此使能夠以更大之精度判定在彼特定測試結構處的對應層之深度。

圖2為PCB之一個實施例之側視圖，說明了測試結構及信號通孔。在展示之實施例中，PCB 5包括多個子表面層21、測試結構20及信號通孔26。應注意，PCB可包括多個測試結構20及多個信號通孔26，且因此本文中為了簡化起見僅展示了每個之一個執行個體。亦注意到，此處展示的層21之數目僅作為一實例，且PCB 5之其他實施例可能具有如所需要的更多或更少之層且可可行地加以實施。

測試結構20包括穿透孔通孔24及鑽孔路徑22。在展示之實施例中的穿透孔通孔24包括在表面層之間沿著PCB 5之z軸延伸而在其中無破壞之導電材料。如在PCB 5之製造期間(且因此，在背鑽孔之前)原先構造之信號通孔26可以大體上相同之方式組態。鑽孔路徑22可包括多個感測墊23，每個感測墊23由導電材料製成。然而，在層之間，在鑽孔路徑22中不存在導電材料。在展示之實施例中的每個感測墊23實體地及電耦接至穿透孔通孔24中之導電材料。因此，可進行感測墊23及穿透孔通孔24之間的電連接。給定感測墊23可基本上與實施該感測 墊23之層21共平面。因此，進行給定感測墊23與穿透孔通孔24之間的電連接之能力可用以判定在測試結構20處的各種層21之深度，如在以下進一步詳細論述。

在展示之實施例中的信號通孔26耦接至信號跡線28。應注意，信號跡線28可延伸得比此處所展示更遠，且展示之部分係用於說明之緣故。信號跡線28之一部分實施在PCB 5之上表面上，而另一部分實施在子表面層21中之一者上。信號可由信號通孔26在信號跡線28上在其表面與子表面部分之間傳送。如圖式中所展示，信號通孔26之僅一部分(由實線所指示)用以將信號跡線28之表面部分耦接至其對應的子表面部分。信號通孔26之剩餘部分未使用，如由虛線所指示。若保持不改變，則通孔26之此部分可吸收來自信號傳輸之能量，且此能量可作為雜訊返回。在一些情況下，信號通孔26之未使用部分可充當天線，此天線可經由EMI將干擾引入至信號跡線28上。因此，需要移除信號通孔26之此部分的導電材料，以便最小化此等潛在問題。沿著給定層之水平軸可移除的導電材料之量之一實例由如「背鑽孔區域」指示之外部虛線所展示。該背鑽孔區域具有大於穿透孔通孔之直徑的直徑，以確保當背鑽孔時所有導電材料被完全地移除直至電鍍穿透孔內的需要之深度。可藉由背鑽孔沿著垂直軸線安全地移除的導電材料之量可藉由知曉對其待移除材料的層之深度來限制。在先前技術中，此背鑽孔係基於層之指定深度，其可在PCB之執行個體間變化。因而，當背鑽孔如本文中展示之信號通孔時，提供大量之安全餘量。此又在PCB中留下更多未使用之信號通孔，且因此留下將干擾引入至對應地耦接之信號跡線中的更大潛在天線。然而，使用測試結構20，可以更大精度判定個別層21之深度，此可又允許自穿透孔通孔比可另外可能安全地移除更多導電材料。

圖3為說明使用測試結構20之實施例判定在PCB中的子表面層之 深度的方法之一個實施例之圖。在說明之實例中，第一導電鑽頭耦接至鑽孔路徑22，而第二導電鑽頭耦接至穿透孔通孔24。在此特定實施例中之穿透孔通孔24為接地通孔且因此耦接至接地平面29。雖然在本文中未展示，鑽孔設備可經組態以指示何時在此兩個鑽頭之間存在電連接。此外，該設備可經組態以使鑽孔路徑之鑽孔回應於偵測到兩個鑽頭之間的電連接而暫停，同時記錄對應層之深度。應注意，使用兩個鑽頭之組態在此處用於例示性目的，雖然此並非對於執行在本文中論述之方法的要求。在一些實施例中，僅使用單個鑽頭，其中使用其他方法形成電連接(例如，使用導電機器頂部台，在面板之端部之夾子，等等)。本發明之範疇意欲涵蓋所有此等實施例。

在(a)中，兩個鑽頭皆已連接至其各別穿透孔通孔。然而，因為鑽孔路徑22中之鑽頭尚未與任何導電材料實體接觸，所以不存在至另一鑽頭之電連接，如由上方之「開路」符號指示。此後，開始至鑽孔路徑22中之鑽孔，且持續直至進行與感測墊23之實體接觸為止，如(b)所示。一旦形成與第一感測墊23之實體接觸，在兩個鑽頭之間形成電連接，如由「閉路」符號指示。一旦偵測到電連接，暫停鑽孔路徑22中之鑽孔且記錄第一層之深度。

在記錄第一層之深度之後，可開始在穿透孔通孔24中之鑽孔，以自其移除導電材料，如(c)所示。可進行鑽孔直至切斷電連接為止，在此情況下，當穿透孔通孔24中之鑽孔移除藉由破壞耦接在其間之導線25來切斷至第一感測墊之連接的足夠導電材料時可能發生上述情況。應注意，導線25實施在與在此實施例中之第一感測墊相同的層上。因此，穿透孔通孔中之鑽孔可向下進行至第一層及此後進行足夠量以切斷該電連接。

在穿透孔通孔24中之鑽孔已成功地切斷兩個鑽頭之間的電連接之後，鑽孔可在穿透孔通孔24中暫停，且在鑽孔路徑22中重新開始。 鑽孔路徑22中之鑽孔可持續直至進行與第二感測墊23之實體接觸為止，因此重建電連接(d)。鑽孔路徑中之鑽孔接著暫停，且記錄第二層之深度。該過程接著可對於多個層自身重複，例如，在(e)中中斷電連接，在(f)中重建連接且記錄下一層之深度，在(g)及(h)中以此類推。該過程可對於與需要或要求一樣多之層自身重複。使用此方法，可判定及記錄每個層在彼特定測試結構20處之深度。

應注意，以上論述之實施例不意欲為限制性。在另一實施例中，在鑽孔路徑22中僅使用單個鑽頭。探針或其他導電器件可進行與穿透孔通孔之電接觸以閉合電連接。藉由導線25之電連接可由鑽孔路徑22中使用之鑽頭切斷。在此實施例中，不需要電連接，且可實施不需要非常接近於鑽孔路徑之接地(或其他穿透孔通孔)的試片。

圖4為說明使用在PCB中之試片判定層深度的方法之一個實施例之流程圖。可使用如上所述之PCB及測試結構之各種實施例執行方法400。另外，亦可關於在本文中未明確地揭示、但另外屬於本發明之範疇的PCB及測試結構之變型執行方法400。

方法400開始於進行至測試結構之連接通孔的電連接(區塊405)，此可藉由例如將導電鑽頭耦接至其來實施。在一個實施例中，該連接通孔可為接地通孔(亦即，耦接至地)，但此並非對於所有實施例之要求。進行至穿透孔通孔之電連接的其他方式可包括將探針耦接至其，或將探針耦接至接地平面之一部分，在穿透孔通孔為接地通孔之實施例中，接地通孔電耦接至該接地平面之一部分。

一旦已經進行至穿透孔通孔之電連接，方法400以鑽孔至測試結構之鑽孔路徑(410)中繼續(例如，諸如以上描述之測試結構)。可使用導電之鑽頭執行鑽孔。鑽孔可持續直至偵測到至該穿透孔通孔之電連接(或若穿透孔通孔為接地通孔，則為至接地平面之電連接)為止，在此時之後鑽孔暫停(區塊415)。可回應於鑽頭進行與鑽孔路徑中的導 電感測墊之接觸而偵測到該電連接。回應於偵測到電連接且暫停鑽孔路徑之鑽孔，可記錄感測墊之層的深度(區塊420)。

在記錄其上實施感測墊的層之深度之後，該方法接著可藉由鑽孔至該穿透孔通孔中以移除導電材料直至切斷至最近感測之墊的連接為止來進行(區塊425)。若存在對於待判定其深度之更多層(區塊430，「為」)，則該方法返回至區塊410並重複該序列。否則(區塊430，「否」)，對於彼特定測試結構，該方法完成。

現在移動至圖5，其為說明用於構造PCB之給定層之拓樸圖的方法之一個實施例之流程圖。方法500假定已對於PCB上之多個測試結構執行了以上論述之方法400或其變型，藉此提供關於在板上之多個不同點處的層深度之資料。

方法500開始於讀取在第一試片處偵測到之層深度(區塊505)。此後，讀取在下一試片處偵測到之層深度(區塊510)。若對於一或多個額外試片存在層深度資料(區塊515，「為」)，則該方法返回至區塊510，且可重複該循環，直至已對於層深度資料經偵測到之所有試片讀取了所討論的層之層深度資料為止。一旦不存在偵測到層深度資料之更多額外試片，則可基於對於收集資料之所有試片的感興趣之層之所偵測之深度來產生拓樸圖(區塊520)。對於位於試片之間(且因此，其中不直接量測層深度)之區域，可基於來自鄰近之試片之資料推斷層深度。

圖6為說明使用自以上論述之各種方法之實施例判定的層深度資料在PCB中背鑽孔信號通孔之方法之一個實施例之流程圖。方法600開始於判定由在感興趣之信號通孔上傳送之信號穿過的層(區塊605)。此後，可執行至信號通孔中之鑽孔，以移除在未被該信號穿過之層處的穿透孔通孔內之導電材料(區塊610)。使用自以上描述之試片之使用及其使用方法產生之層深度資料，相比將另外可能可移除更 大量之導電材料。因此，更少之殘留留下以保持及釋放信號能量。此外，可最小化由信號通孔之任何未使用之部分產生的任何天線之大小。因此，鑽孔可執行至大致由拓樸圖或信號穿過的最後一層之其他記錄資料指示之層深度(區塊615)。可恰在達不到此層而停止鑽孔，從而不自目標信號通孔移除任何所要的導電材料。若存在更多信號通孔以進行背鑽孔(區塊620，「為」)，則該方法返回至區塊605，並且對於下一穿透孔通孔重複。否則(區塊620，「否」)，該方法完成。

注意，雖然以上論述已針對PCB上之感測試片，但本發明不必限於此等實施例。多個PCB之面板包括在實際PCB之間的附加試片之另外實施例係可能的且被預料到。額外感測試片之使用可提供用於背鑽孔的額外工作面板位置及層深度資訊。

一旦完全理解了以上揭示內容，對熟習此項技術者而言，眾多變化及修改將變得顯而易見。希望將以下申請專利範圍解釋為涵蓋所有此等變化及修改。

Claims (14)

1. 一種用於判定印刷電路板中之層深度之方法，其包含：在一印刷電路板(PCB)上鑽孔至一鑽孔路徑中；偵測一穿透孔通孔與鑽孔至該鑽孔路徑中之一鑽頭之間的一第一電連接，其中偵測到該電連接指示該鑽頭已進行與該PCB之一第一層上的一第一導電墊之接觸；記錄該第一層之一深度；對於包括該第一層之該PCB的複數個層中之每一者產生拓樸圖；及移除在該PCB之一表面與該複數個層中之對應的選定者之間的在選定穿透孔通孔中之導電材料，其中在該等選定穿透孔通孔中之一給定者中移除的導電材料之一量部分地基於一對應的選定層之一拓樸圖(topographic map)。
2. 如請求項1之方法，其進一步包含：中斷該第一導電墊與該穿透孔通孔之間的該電連接；繼續該鑽孔至該鑽孔路徑中；偵測該穿透孔通孔與該鑽頭之間的一第二電連接，該第二電連接指示該鑽頭已進行與該PCB之一第二層上之一第二導電墊之接觸；記錄該PCB之該第二層之一深度。
3. 如請求項2之方法，其進一步包含：對於該PCB之一或多個額外層重複該鑽孔、該偵測及該記錄；及對於該PCB之該等額外層中之每一者重複該中斷一電連接。
4. 如請求項2之方法，其中中斷該電連接包含鑽孔至該穿透孔通孔 中。
5. 如請求項1之方法，其中該鑽孔路徑及該穿透孔通孔形成該PCB中之一第一試片，且其中該穿透孔通孔為電耦接至該PCB中之至少一個接地平面之一接地通孔。
6. 如請求項5之方法，其中該PCB包括複數個試片，該複數個試片包括該第一試片，其中該複數個試片中之每一者包括一接地通孔及鑽孔路徑，其中該鑽孔路徑包括在該PCB之複數個層的一子集之每一者上的電耦接至該接地通孔之一對應的感測墊。
7. 一種印刷電路板(PCB)，其包含：複數個導電層，其中該複數個導電層由複數個介電層中之一者彼此隔開；複數個試片，其中該複數個試片之每一者包括各自垂直延伸穿透該PCB之一連接通孔及一鑽孔路徑，其中該複數個試片之每一者中之該鑽孔路徑包括在該複數個層中之選定者中的具有至該連接通孔之一對應的電連接之一感測墊，且其中每一感測墊係實施於該鑽孔路徑內。
8. 如請求項7之印刷電路板，其中該鑽孔路徑之該等感測墊中之每一者導電，且其中該鑽孔路徑的在該等感測墊之外的剩餘部分不導電。
9. 如請求項7之印刷電路板，其中該等感測墊中之每一者實質上與該複數個層中之其對應者共平面。
10. 一種用於判定印刷電路板中之層深度之方法，其包含：判定一印刷電路板(PCB)之複數個層中之一選定層的在複數個試片中之每一者處之一深度，其中該複數個試片中之每一者包括一連接通孔及一鑽孔路徑，該鑽孔路徑具有在該複數個層之一子集中的實體且電耦接至該連接通孔之一對應的感測墊； 基於如在該複數個試片中之每一者處判定的該複數個層中之該選定者之該深度，產生該複數個層之該選定者之一拓樸圖(topographic map)；及移除在該PCB之一表面與該複數個層中之該選定者之間在複數個穿透孔通孔之一選定者中的導電材料，其中自該複數個穿透孔通孔中之該選定者移除的導電材料之一量部分地基於在該複數個層中之該選定者之該拓樸圖中指示的一深度。
11. 如請求項10之方法，其中該複數個試片中之每一者以具有沿著該PCB之一x軸及y軸之每一者的一唯一座標對之一位置為中心，且其中該複數個試片中之每一者之該接地通孔及該鑽孔路徑沿著一z軸延伸。
12. 如請求項10之方法，其中該複數個試片中之每一者包括複數個導線，其中該複數個導線中之每一者耦接於該連接通孔與該複數個感測墊中之一唯一感測墊之間。
13. 如請求項10之方法，其中判定該複數個層之該選定者在該複數個試片中之一給定者處之該深度包含：使用一導電鑽頭，鑽孔至該複數個試片中之一選定者的該鑽孔路徑中並沿著該複數個試片之一選定者的該鑽孔路徑之一軸線鑽孔；判定何時該導電鑽頭已進行至該連接通孔之一電連接，其中至該連接通孔之該電連接指示該導電鑽頭已經達成至該複數個試片中之該給定者之該鑽孔路徑的實體接觸。
14. 如請求項10之方法，其進一步包含：使用一導電鑽頭，鑽孔至該複數個試片之一選定者的該鑽孔路徑中並沿著該複數個試片之該選定者的該鑽孔路徑之一軸線鑽孔； 偵測該選定試片中之一第一感測墊與該連接通孔之間的一第一電連接，該第一感測墊位於該複數個層中之一第一者上；記錄該第一感測墊之一深度；中斷該第一電連接；對於該複數個層之每一剩餘層中之感測墊，重複該鑽孔、該偵測、該記錄及該中斷。