JP5194491B2 - 配線板、配線板の製造方法及び検査方法 - Google Patents
配線板、配線板の製造方法及び検査方法 Download PDFInfo
- Publication number
- JP5194491B2 JP5194491B2 JP2007057826A JP2007057826A JP5194491B2 JP 5194491 B2 JP5194491 B2 JP 5194491B2 JP 2007057826 A JP2007057826 A JP 2007057826A JP 2007057826 A JP2007057826 A JP 2007057826A JP 5194491 B2 JP5194491 B2 JP 5194491B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- marking
- back drill
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0242—Cutting around hole, e.g. for disconnecting land or Plated Through-Hole [PTH] or for partly removing a PTH
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/161—Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Description
(付記1)
スルーホールを有する配線板であって、
スルーホールが設けられた基板と、
該基板の面において前記スルーホールの周囲に設けられ、前記スルーホールに関する加工状態を示す表示部と
を備えたことを特徴とする配線板。
(付記2)
付記1記載の配線板であって、
前記表示部は着色材により形成されたパターンであることを特徴とする配線板。
(付記3)
付記1記載の配線板であって、
前記表示部は、前記スルーホールの中心に一致した中心を有し且つ外周が前記スルーホールを除去するための切削領域に包含される円環形状であることを特徴とする配線板。
(付記4)
付記1記載の配線板であって、
前記表示部は、前記スルーホールの中心に一致した中心を有し且つ外周が前記スルーホールを除去するための切削領域に包含される円環形状領域の中に連続して設けられた複数のパターンであることを特徴とする配線板。
(付記5)
付記1記載の配線板であって、
前記表示部は、前記スルーホールの中心に一致した中心を有し且つ内周が前記スルーホールを除去するための切削領域より大きい径を有する円環形状であることを特徴とする配線板。
(付記6)
付記5記載の配線板であって、
前記スルーホールが形成された位置に、底面に前記スルーホールが露出した加工穴を更に有することを特徴とする配線板。
(付記7)
付記1記載の配線板であって、
前記表示部は、前記スルーホールの中心に一致した中心を有し且つ内周が前記スルーホールを除去するための切削領域より大きい径を有する円環形状領域の中に連続して設けられた複数のパターンであることを特徴とする配線板。
(付記8)
付記1記載の配線板であって、
前記表示部は、導電体パターンであることを特徴とする配線板。
(付記9)
付記8記載の配線板であって、
前記導電体パターンは、前記スルーホールと同じ材料で一体に形成されていることを特徴とする配線板。
(付記10)
付記9記載の配線板であって、
前記導電体パターンは、前記スルーホールの中心に一致した中心を有し且つ外周が前記スルーホールを除去するための切削領域に包含される円環形状のパターンであることを特徴とする配線板。
(付記11)
スルーホールを有する配線板の製造方法であって、
基板中にスルーホールを形成し、
該基板の面において、目視により視認できる表示部を前記スルーホールの周囲に形成し、
該表示部が設けられたスルーホールの一部をその周囲の前記基板と共に除去して加工穴を形成する
ことを特徴とする配線板の製造方法。
(付記12)
付記11記載の配線板の製造方法であって、
前記加工穴の形成後に、前記加工穴により除去された前記表示部の残存度合いを検査し、該検査結果から前記スルーホールの削除状態を判定することを特徴とする配線板の製造方法。
(付記13)
付記11記載の配線板の製造方法であって、
前記表示部の形成工程において、前記表示部を着色材により形成されたパターンとして形成することを特徴とする配線板の製造方法。
(付記14)
付記11記載の配線板の製造方法であって、
前記表示部を形成する工程を、前記スルーホールを形成する工程において行い、
前記スルーホールを形成する工程において、前記表示部となる導電体パターンを、前記スルーホールと同じ材料で一体に形成することを特徴とする配線板の製造方法。
(付記15)
スルーホールを有する配線板の検査方法であって、
該配線板を形成する基板の面において、目視により視認できる表示部を前記スルーホールの周囲に形成し、
該表示部が設けられたスルーホールの一部をその周囲の該基板と共に除去して加工穴を形成し、
該加工穴の形成後に、前記加工穴により除去された前記表示部の残存度合いを目視により検査し
該検査結果から前記スルーホールの削除状態を判定する
ことを特徴とする配線板の検査方法。
10a 多層基板
10b 信号配線
12 電子部品
12a 端子
14 スルーホール
16,16A ランド
18 ソルダレジスト
20 バックドリル穴
30,32,34,36 マーキング
Claims (5)
- スルーホールを有する配線板であって、
該スルーホールが設けられた基板と、
該基板の面において前記スルーホールの周囲に設けられ、前記スルーホールに関する加工状態を示す表示部と
を備え、
前記表示部は印刷により形成したマーキングであり、前記スルーホールの中心に一致した中心を有し且つ外周が前記スルーホールを除去するための切削領域に包含されるような円環形状であることを特徴とする配線板。 - 請求項1記載の配線板であって、
前記スルーホールが形成された位置に、底面に前記スルーホールが露出した加工穴を更に有することを特徴とする配線板。 - スルーホールを有する配線板の製造方法であって、
基板中にスルーホールを形成し、
該基板の面において、目視により視認できる表示部として印刷により形成したマーキングを前記スルーホールの周囲に形成し、
該表示部が設けられたスルーホールの一部をその周囲の前記基板と共に除去して加工穴を形成し、
前記加工穴の形成後に、前記加工穴により除去された前記表示部の残存度合いを目視により検査し、検査結果から前記スルーホールの削除状態を判定する
ことを特徴とする配線板の製造方法。 - 請求項3記載の配線板の製造方法であって、
前記表示部の形成工程において、前記表示部を着色材により形成されたパターンとして形成することを特徴とする配線板の製造方法。 - スルーホールを有する配線板の検査方法であって、
該配線板を形成する基板の面において、目視により視認できる表示部を前記スルーホールの周囲に形成し、
該表示部が設けられたスルーホールの一部をその周囲の該基板と共に除去して加工穴を形成し、
該加工穴の形成後に、前記加工穴により除去された前記表示部の残存度合いを目視により検査し
該検査結果から前記スルーホールの削除状態を判定する
ことを特徴とする配線板の検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007057826A JP5194491B2 (ja) | 2007-03-07 | 2007-03-07 | 配線板、配線板の製造方法及び検査方法 |
US12/042,788 US20080217051A1 (en) | 2007-03-07 | 2008-03-05 | Wiring board and method of manufacturing wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007057826A JP5194491B2 (ja) | 2007-03-07 | 2007-03-07 | 配線板、配線板の製造方法及び検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008218924A JP2008218924A (ja) | 2008-09-18 |
JP5194491B2 true JP5194491B2 (ja) | 2013-05-08 |
Family
ID=39740496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007057826A Expired - Fee Related JP5194491B2 (ja) | 2007-03-07 | 2007-03-07 | 配線板、配線板の製造方法及び検査方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080217051A1 (ja) |
JP (1) | JP5194491B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101808464A (zh) * | 2010-03-09 | 2010-08-18 | 施吉连 | 一种超长微波高频电路板的制作方法 |
JP2012134400A (ja) * | 2010-12-23 | 2012-07-12 | Denso Corp | 回路基板 |
CN103096643B (zh) * | 2011-11-03 | 2015-04-22 | 北大方正集团有限公司 | 检测pcb背钻孔的方法和pcb在制板 |
CN103687309B (zh) * | 2012-09-24 | 2016-12-21 | 广东兴达鸿业电子有限公司 | 一种高频电路板的生产工艺 |
US9560741B2 (en) | 2013-10-10 | 2017-01-31 | Curtiss-Wright Controls, Inc. | Circuit board via configurations for high frequency signaling |
CN103945648B (zh) * | 2013-11-06 | 2017-01-04 | 广东兴达鸿业电子有限公司 | 一种高频电路板生产工艺 |
US9354270B2 (en) * | 2014-06-13 | 2016-05-31 | Oracle International Corporation | Step drill test structure of layer depth sensing on printed circuit board |
US9942993B2 (en) * | 2014-12-26 | 2018-04-10 | DISH Technologies L.L.C. | Method for back-drilling a through-hole onto a printed circuit board (PCB) |
CN105101624B (zh) * | 2015-09-02 | 2018-07-06 | 竞陆电子(昆山)有限公司 | 多层印刷线路板内层监测结构 |
CN106961796B (zh) * | 2017-04-05 | 2019-03-05 | 深圳崇达多层线路板有限公司 | 一种便于检测背钻孔精度的pcb的制作方法 |
DE102017121791A1 (de) * | 2017-09-20 | 2019-03-21 | Ebm-Papst St. Georgen Gmbh & Co. Kg | Leiterplatten-Baugruppe |
CN112235946B (zh) * | 2020-09-22 | 2022-04-19 | 珠海崇达电路技术有限公司 | 一种万孔测试线路板的制作方法 |
CN113784509A (zh) * | 2021-07-30 | 2021-12-10 | 四川省华兴宇电子科技有限公司 | 一种pcb异型槽孔的成型加工方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3243498A (en) * | 1964-12-24 | 1966-03-29 | Ibm | Method for making circuit connections to internal layers of a multilayer circuit card and circuit card produced thereby |
JPS5425226B1 (ja) * | 1970-05-19 | 1979-08-27 | ||
JPS59109498U (ja) * | 1983-01-10 | 1984-07-24 | 日本メクトロン株式会社 | 基準孔の位置ずれ判定マ−ク |
US4975142A (en) * | 1989-11-07 | 1990-12-04 | General Electric Company | Fabrication method for printed circuit board |
JPH0613139U (ja) * | 1992-07-23 | 1994-02-18 | 富士通テン株式会社 | 配線基板 |
US5655030A (en) * | 1993-12-27 | 1997-08-05 | Uht Corporation | Method for detecting the center of target marks by image processing |
WO2005029928A2 (en) * | 2003-09-19 | 2005-03-31 | Viasystems Group, Inc. | Closed loop backdrilling system |
JP2005268318A (ja) * | 2004-03-16 | 2005-09-29 | Cmk Corp | 多層プリント配線板の製造方法 |
-
2007
- 2007-03-07 JP JP2007057826A patent/JP5194491B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-05 US US12/042,788 patent/US20080217051A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20080217051A1 (en) | 2008-09-11 |
JP2008218924A (ja) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5194491B2 (ja) | 配線板、配線板の製造方法及び検査方法 | |
JP2008218925A (ja) | 配線板、配線板の製造方法及び検査方法 | |
US7168164B2 (en) | Methods for forming via shielding | |
US20050284657A1 (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
JP5285441B2 (ja) | 配線回路基板集合体シート | |
CN109803481A (zh) | 多层印刷电路板及制作多层印刷电路板的方法 | |
CN104919345B (zh) | 光电混载组件 | |
CN103025082B (zh) | 一种印刷电路板的制造方法和一种印刷电路板结构 | |
JP4749966B2 (ja) | プリント配線板の製造方法 | |
CN100375585C (zh) | 试样对准机构和方法 | |
JP2010103295A (ja) | 端面スルーホール配線基板の製造方法 | |
JP2005268318A (ja) | 多層プリント配線板の製造方法 | |
JPH0745923A (ja) | フレキシブルプリント配線板及び複合基板 | |
WO2023037824A1 (ja) | 電子制御装置の配線基板およびその製造方法 | |
JP2007266178A (ja) | プリント配線基板 | |
JPH09139567A (ja) | プリント基板における表面実装部品搭載パッドと層間接続用スルーホールの接続構造 | |
JP2000124579A (ja) | プリント回路基板の製造方法 | |
JP2000151069A (ja) | プリント回路基板の検査方法 | |
JP2790310B2 (ja) | 配線パターンのコンピュータ作画方法 | |
JP2003179352A (ja) | 配線基板 | |
JP2570174B2 (ja) | 多層プリント配線板 | |
WO2010134285A1 (ja) | プリント配線板およびプリント配線板の製造方法 | |
EP1135011A2 (en) | Printed-wiring board | |
JP2003115648A (ja) | プリント基板及びプリント基板のテストランド形成方法 | |
JP5011745B2 (ja) | 多層プリント基板製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |