CN205085738U - 钻孔系统 - Google Patents

钻孔系统 Download PDF

Info

Publication number
CN205085738U
CN205085738U CN201520389422.2U CN201520389422U CN205085738U CN 205085738 U CN205085738 U CN 205085738U CN 201520389422 U CN201520389422 U CN 201520389422U CN 205085738 U CN205085738 U CN 205085738U
Authority
CN
China
Prior art keywords
test
test specimen
multilayer substrate
hole
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520389422.2U
Other languages
English (en)
Inventor
B·S·赖特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Keysight Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Application granted granted Critical
Publication of CN205085738U publication Critical patent/CN205085738U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0214—Back-up or entry material, e.g. for mechanical drilling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种钻孔系统(10)配置为检测在内置有测试试件(112)的多层衬底(110)的中间层(255)中的埋入式目标件(257)的深度，所述测试试件(112)包括在相对各端处具有探针位点(117)的迹线，所述系统包括：钻孔器，配置为钻孔通过所述多层衬底(110)内的所述测试试件(112)的迹线；连续性测量计(140)，配置为在所述钻孔器进行钻孔期间监控所述测试试件(112)；控制器(130)，配置为响应于所述连续性测量计(140)来确定所述埋入式目标件(257)的深度。

Description

钻孔系统
技术领域
本申请涉及钻孔系统。
背景技术
传统上，过孔用于将一个或多个层叠印制电路板(PCB)的内层(例如铜层)电连接到PCB的外层。过孔是通过钻孔到PCB中、然后电镀所钻孔的小孔以将多个PCB层连接在一起而形成的。特别地，盲过孔仅将PCB的一个外层连接到PCB的一个或多个内层，而并未将PCB的顶部外层连接到PCB的底部外层。也就是说，盲过孔是通过不会从顶部外层到底部外层完全钻通PCB的钻孔技术来产生。然而，目前不存在用于精确地将机械钻出的盲过孔连接到PCB的内层的方式。
例如，当受机械钻孔时，盲过孔将典型地由于钻孔过冲而延伸穿过埋入式目标件层，产生在埋入式目标件层之下延伸的长孔根。该孔根是电镀特征。从PCB的外层外部施加到盲过孔的电信号将典型地沿着该孔根越过埋入式目标件层而传导，并且可能将盲过孔(孔根)的底部反射回到埋入式目标件层，使得提供给埋入式目标件层的信号的质量降级。信号质量降级直接与孔根长度的增加有关。此外，信号频率越高，信号对于孔根所感生的降级越敏感。
因此需要提供一种用于精确地测量并且控制机械钻出的小孔相对于埋入式目标件层的深度的方式。
实用新型内容
在一代表性实施例中，一种钻孔系统配置为检测在内置有测试试件112的多层衬底110的中间层255中的埋入式目标件257的深度，所述测试试件112包括在相对各端处具有探针位点117的迹线，所述系统包括：钻孔器，配置为钻孔通过所述多层衬底110内的所述测试试件112的迹线；连续性测量计140，配置为在所述钻孔器进行钻孔期间监控所述测试试件112；控制器130，配置为响应于所述连续性测量计140来确定所述埋入式目标件257的深度。
在代表性实施例中，一种检测多层衬底内的中间层上所布置的埋入式目标件的深度的方法包括：在制造所述多层衬底期间，在所述中间层上形成测试试件，所述测试试件包括在相对各端处具有探针位点的迹线；在所述多层衬底内，钻孔通过所述测试试件的所述迹线；在所述钻孔期间，监控所述测试试件的电连续性；以及响应于所述监控来确定所述埋入式目标件的深度。
在另一代表性实施例中，一种将过孔连接到多层衬底内的中间层上所布置的埋入式目标件的方法包括：在制造所述多层衬底期间在所述中间层上形成测试试件，所述测试试件包括在相对各端处具有探针位点的迹线；在所述多层衬底内，使第一小孔钻孔通过所述测试试件的所述迹线；在所述第一小孔的所述钻孔期间，监控所述测试试件的电连续性；以及响应于所述监控来确定所述埋入式目标件的深度；使第二小孔钻孔到所述多层衬底内的所述埋入式目标件，所述第二小孔具有响应于所确定的深度而选择的深度；以及电镀所述第二小孔，以形成连接到所述埋入式目标件的过孔。
在又一代表性实施例中，一种将过孔连接到多层衬底内的第一中间层上所布置的埋入式目标件的方法，所述多层衬底具有相对第一和第二表面，所述方法包括：在制造所述多层衬底期间，在所述第一中间层之下的第二中间层上形成测试试件，所述测试试件包括在相对各端处具有探针位点的迹线；在所述多层衬底内，使第一小孔从所述第二表面钻孔通过所述测试试件的所述迹线；在所述第一小孔的所述钻孔期间，监控所述测试试件的电连续性；以及响应于所述监控来确定所述第二中间层距所述第二表面的深度；使第二小孔钻孔以完全通过所述多层衬底和所述埋入式目标件；电镀所述第二小孔以形成连接到所述埋入式目标件的过孔；以及朝向所述埋入式目标件从所述第二表面钻出第三小孔，其中，所述第三小孔具有响应于所确定的深度而选择的距离所述第二表面的深度，并且具有大于所述第二小孔的直径的直径，并且其中，所述第二和第三小孔彼此对准。
附图说明
当结合附图阅读时，据以下具体实施方式最佳地理解说明性实施例。只要是可应用的并且实际的，相同标号就指代相同特征。
图1是根据代表性实施例的示出钻孔系统的框图。
图2是根据代表性实施例的示出包括测试试件和主电路区域的多层衬底的平面图。
图3是包括测试试件和埋入式目标件的多层衬底的截面图，示出根据代表性实施例的形成盲过孔的方法。
图4是包括第一和第二测试试件和埋入式目标件的多层衬底的截面图，示出根据代表性实施例的形成盲过孔的方法。
图5是包括测试试件和埋入式目标件的多层衬底的截面图，示出根据代表性实施例的形成通孔过孔的方法。
图6是根据代表性实施例的示出在第一位置处具有对应钻孔的测试试件的平面图。
图7是根据代表性实施例的示出在第二位置处具有对应钻孔的测试试件的平面图。
具体实施方式
在以下具体实施方式中，为了解释而非限制，阐述公开具体细节的代表性实施例，以提供本发明的透彻理解。然而，本领域技术人员应理解，脱离在此所公开的具体细节的根据该教导的其它实施例，仍然在所附权利要求的范围内。此外，可以省略公知装置和方法的描述，以便突出对代表性实施例的描述。这些方法和装置显然在本教导的范围内。
通常，应理解，附图以及其中所描述的各个要素并不是按比例绘制的。此外，相对术语(例如“之上”、“之下”、“顶部”、“底部”、“上”、“下”、“左”、“右”、“垂直”和“水平”)用于描述各个要素对于彼此的关系，如附图所示的那样。应理解，除了附图中所描述的方位之外，这些相对术语意图还涵盖设备和/或元件的不同方位。例如，如果设备相对于附图中的视图反转，则描述为在另一元件“之上”的元件例如将现在处于该元件“之下”。类似地，如果设备相对于附图中的视图旋转90度，则例如描述为垂直的元件将现在是“水平”的。
通常，还应理解，如说明书和所附权利要求中使用的，术语“一个”、“某个”以及“这个”包括单数和复数指代，除非上下文另外清楚地指明。因此，例如，“设备”包括一个设备或多个设备。
如在说明书和所附权利要求中所使用的那样，并且外加它们的普通意义，术语“基本”或“基本上”还表示可接受的极限或程度。例如，“基本上取消”表示本领域技术人员会认为所述取消是可接受的。作为另一示例，“基本上移除”表示本领域技术人员会认为所述移除是可接受的。
如在说明书和所附权利要求中所使用的那样，并且外加其普通意义，术语“近似”表示在本领域技术人员可接受的极限或量值之内。例如，“近似相同”表示本领域技术人员会认为所比较的项是相同的。
图1是根据代表性实施例的示出钻孔系统10的框图。
参照图1，在代表性实施例中，钻孔系统10包括：多层衬底110、包括钻孔头122的机械钻孔器120、电探针150、连续性测量计140以及响应于连续性测量计140而控制机械钻孔器120的控制器130。
如图1所示，多层衬底110包括顶部外表面101和底部外表面103，其间包括多个多层(未示出)。主电路区域111可以包括在顶部外表面101、底部外表面103上、和/或顶部外表面101与底部外表面103之间的中间层上的多层衬底110内所形成的任何各种导电迹线(例如铜)和电路组件(例如球栅阵列(BGA)、四边扁平封装无引线(QFN)、电阻器或电容器(未示出))。主电路区域111可以变化地或重复地在多层衬底110之上或之内延伸。测试试件112布置在主电路区域111外部的任何地方或与之分隔。在代表性实施例中，测试试件112可以布置成沿着多层衬底110的边沿或外围、或位于与主电路区域111分隔的多层衬底110的中心部分处。测试试件112布置或形成在顶部外表面101与底部外表面103之间的多层衬底110内的中间层上。测试试件112可以是导电迹线(例如铜迹线)。所示的测试试件112在点113与114之间具有蜿蜒形状。在其它代表性实施例中，测试试件112在点113与114之间可以具有任何各种形状，包括直线或蜿蜒线。测试试件112的点113和114分别通过导电迹线115和116连接到探针位点117和118。在其它代表性实施例中，点113和114可以在其间无延伸的导电迹线115和116的情况下连接到探针位点117和118。探针位点117和118可以是完全通过多层衬底110形成的过孔，并且可以布置成沿着多层衬底110的边沿。在其它代表性实施例中，探针位点117和118可以形成在与主电路区域111分隔的多层衬底110的其它区域(例如多层衬底110的中心部分)处。总体上，多层衬底110可以是印制电路板(PCB)、电路板、半导体材料、绝缘材料、其任何组合、或通常的任何类型的衬底或结构。在代表性实施例中，多级衬底110可以是半导体材料和绝缘材料中的至少一个。
图1所示的机械钻孔器120配置为可响应于控制器130而在多层衬底110之上的任何方向上横向移动或而上/下移动，以在多层衬底110内钻孔。机械钻孔器120可以可移动钻孔，通过多层衬底110或部分地通过多层衬底110而达到任何期望深度。机械钻孔器可以钻孔通过测试试件112，和/或部分地或完全地通过主电路区域111。在代表性实施例中，机械钻孔器120可以包括具有送进深度计的送进头，并且可以将送进深度位置数据提供给控制器130，而且可以从控制器130接收送进停止深度数据。钻孔头122可以具有平坦尖端或锥形尖端，并且可以是任何类型的适合于钻孔通过多层衬底110的各个层、迹线和电路组件的钻孔头。
如图1进一步所示，连续性测量计140可连接，以在钻孔期间，通过电探针150测试并且确定多层衬底110的测试试件112的电连续性，并且配置为在测试试件112的连续性被破坏或丢失的时间点，将信号提供给控制器130。也就是说，连续性测量计140配置为在测试试件112的迹线因钻孔而被破坏的时间点将信号提供给控制器130。电探针150(其可以在下文中指代为电探针150)包括分别在钻孔期间可插入到多层衬底110的探针位点117和118之中或之上的测试探针152和154。电探针150的测试探针152和154通过相应的引线或缆线142和144连接到连续性测量计140。倘若机械钻孔器120的钻孔头122钻孔通过测试试件112的任何部分，或通过迹线115和116，那么连接到测试试件112的点113和114的探针位点117与118之间的电连续性将被破坏或丢失。相应地，在代表性实施例中，监控测试试件112的电连续性包括：使用连续性测量计140，测试探针位点117与118之间的电连续性。应理解，并且如随后描述的那样，用于钻孔通过测试试件112的钻孔头122的直径必须被规定尺寸，以确保钻孔头122将测试试件112的至少一部分完全与测试试件112的另一部分断连。
图1所示的控制器130可以是微处理器、专用集成电路(ASIC)、或任何类型的能够被编程以响应于从连续性测量计140提供的连续性/不连续性的指示以及从机械钻孔器120提供的送进深度位置数据而将控制数据(或信号)(例如送进停止深度数据)提供给机械钻孔器120的计算机处理设备或电路。控制器130可以将控制数据提供给机械平移装置(未示出)，以在多层衬底110上的任何方向上横向并且上下移动机械钻孔器120，以钻孔在各个位置处的各种深度的小孔。在代表性实施例中，控制器130可以将控制数据提供给机械钻孔器120，以启动/停止钻孔头122的旋转并且控制前向和反向钻孔头旋转。响应于送进深度位置数据，在连续性测量计140的监控指示出测试试件112的电连续性被破坏或丢失的时间点，或换言之，在监控指示出测试试件112的电不连续性时，控制器130可以记录机械钻孔器120的钻孔头122所钻出的小孔的实际深度。控制器130可以连接到主机设备，以接收操作指令和/或设置。
图2是根据代表性实施例的示出包括测试试件212和主电路区域211的多层衬底210的平面图。图2中的多层衬底210包括与图1所示的多层衬底110具有相似标号的相似特征，并且以下可以省略这些相似特征的详细描述。
参照图2，多层衬底210包括顶部外表面201和底部外表面203，其间包括多个多层(未示出)。主电路区域211可以包括在顶部外表面201、底部外表面203上、和/或顶部外表面201与底部外表面203之间的中间层上的多层衬底210内所形成的各个导电迹线和电路组件。主电路区域211可以变化地在多层衬底210之上或之内延伸。测试试件212布置成沿着多层衬底210的边沿或外围，与主电路区域211分隔。测试试件212形成或布置在顶部外表面201与底部外表面203之间的多层衬底210内的中间层上。测试试件212是导电迹线，并且在点213与214之间具有蜿蜒形状。在其它实施例中，测试试件212可以具有直线形状或其它形状。测试试件212的点213和214分别通过导电迹线和215和216连接到探针位点217和218。在其它代表性实施例中，点和213和214可以在其间无延伸的导电迹线和215和216的情况下连接到探针位点217和218。探针位点和217和218可以是完全通过多层衬底210形成的过孔，并且布置成沿着多层衬底210的边沿。
图3是包括测试试件212和埋入式目标件257的多层衬底210的截面图，示出根据代表性实施例的形成盲过孔的方法。图3是沿着图2所示的直线3-3的截面图。
参照图3，多层衬底210包括顶部外表面201(其可以表征为第一表面)和底部外表面203(其可以表征为第二表面)，并且(以假想直线204)分隔为测试区域209和主电路区域211。在代表性实施例中，多层衬底210可以是单或多层叠PCB，并且可以制造为在绝缘体层上所形成或布置的具有各个不同导电迹线和电路组件的多个堆叠绝缘体层。在该代表性实施例中，中间层255示出为处于顶部外表面201与底部外表面203之间的多层衬底210内。埋入式目标件257(其可以是导电迹线或电路组件)形成或布置在多层衬底210内的中间层255上。多层衬底210可以具有大约0.030英寸至0.300英寸的范围内的厚度。在其它实施例中，多层衬底210可以具有不同范围内的厚度。
为了精确地测量并且控制到达在主电路区域211内的中间层255上所形成或布置的埋入式目标件257的所钻出的小孔的深度，以使得在形成盲过孔期间在埋入式目标件257之下的孔根的长度最小化，在制造多层衬底210期间，测试试件212形成或布置在测试区域209中的多层衬底210内的中间层255上。在图3的截面图中，仅示出一部分测试试件212，而沿着对应截面并未示出探针位点217和218和/或迹线215和216。
可以使用如图1所示的钻孔系统10如下间接地测量，制造为包括图3所示的测试试件212的多层衬底210内的埋入式目标件257的深度。
控制器130将控制数据提供给机械钻孔器120，以将机械钻孔器120定位在图3所示的测试区域209的测试试件212上，并且将控制数据提供给连续性测量计140，以开始通过插入到测试试件212的对应探针位点之中或之上的电探针150的测试探针152和154来监控测试试件212的电连续性。
控制器130随后将控制数据提供给机械钻孔器120，以开始从多层衬底210的顶部外表面201使第一小孔261钻孔通过测试试件212并且穿过中间层255。第一小孔261可以具有大约0.008英寸至0.018英寸的范围中的直径。在其它代表性实施例中，取决于对应应用，第一小孔261的直径可以处于不同范围内。
在第一小孔261完全钻孔通过测试试件212从而测试试件212的至少一部分完全与测试试件212的另一部分断连的时间点，测试试件212的电连续性被破坏或丢失，连续性测量计140将指示测试试件212的不连续性的信号提供给控制器130。
然后，响应于机械钻孔器120所提供的送进深度位置数据以及连续性测量计140所提供的不连续性信号，控制器130确定在不连续性的点处的第一小孔261的深度(基本上等于中间层255的深度)。
由于测试试件212和埋入式目标件257都形成在图3所示的中间层255上，因此所确定的第一小孔261的深度基本上对应于埋入式目标件257的深度。也就是说，在第一小孔261的钻孔期间，响应于监控测试试件212的电连续性而确定埋入式目标件257的深度。
然后，可以使用图1所示的钻孔系统10，响应于所确定的埋入式目标件257的深度，形成连接到图3所示的中间层255上所形成或布置的埋入式目标件257的盲过孔。
控制器130将控制数据提供给机械钻孔器120，以将机械钻孔器120定位在图3所示的主电路区域211的埋入式目标件257上，并且然后从多层衬底210的顶部外表面201到埋入式目标件257，开始钻出第二小孔263。控制器130将送进停止深度数据提供给机械钻孔器120，从而第二小孔263停止于具有基本上等于先前所确定的埋入式目标件257的深度的深度。如所示，第二小孔267在多层衬底110内具有终止端。由于可以响应于先前所确定的埋入式目标件257的深度来提供送进停止深度数据，因此第二小孔263的钻孔可以更精确地受控为在中间层255的附近停止或结束，由此使得钻孔过冲最小化。
此后可以使用任何公知的适当技术以铜等来电镀第二小孔263，以从多层衬底210的顶部外表面201形成连接到埋入式目标件257的盲过孔。作为最小钻孔过冲的结果，被电镀的孔根的长度得以最小化，并且可以保持通过盲过孔施加到埋入式目标件257的外部电信号的信号质量得以改进。例如，在代表性实施例中，被电镀的孔根267可以最小化为大约0.002英寸，而典型孔根长度可以是0.020英寸或更长。
在代表性实施例中，至少一个附加测试试件(例如图3所示的测试试件212)可以形成在多层衬底210内的远离测试试件212的另一位置中的中间层255上。图3所示的相应小孔(例如第一小孔261)可以钻孔通过至少一个附加测试试件。图1所示的连续性测量计140可以在将相应小孔钻孔通过所述至少一个附加测试试件期间监控所述至少一个附加测试试件的连续性。控制器130可以响应于监控测试试件212的连续性以及监控至少一个附加测试试件的连续性来确定埋入式目标件257的深度。通过使用位于不同位置处的附加测试试件，可以更精确地确定埋入式目标件257的深度。
图4是包括第一和第二测试试件412和422以及埋入式目标件457的多层衬底的截面图，示出根据代表性实施例的形成盲过孔的方法。图4中的多层衬底410包括与图3所示的多层衬底210具有稍微相似标号的相似特征，并且以下可以省略这些相似特征的详细描述。
参照图4，多层衬底410包括顶部外表面401(其可以表征为第一表面)和底部外表面403(其可以表征为第二表面)，并且(以假想直线404)分隔为测试区域409和主电路区域411。在代表性实施例中，多层衬底410可以是单或多层叠PCB，并且可以制造为绝缘体层上所形成或布置的具有各个不同导电迹线和电路组件的多个堆叠绝缘体层。在该代表性实施例中，第一中间层455示出为处于顶部外表面401与底部外表面403之间的多层衬底410内。埋入式目标件457(其可以是导电迹线或电路组件)形成或布置在多层衬底410内的第一中间层455上。
为了精确地测量并且控制到达主电路区域411内的第一中间层455上所布置的埋入式目标件457的所钻出的小孔的深度，以在形成盲过孔期间最小化并且精确控制埋入式目标件457之下的孔根的长度，在制造多层衬底410期间，第一测试试件412形成或布置在测试区域409中的多层衬底410内的第一中间层455上。在制造多层衬底410期间，第二测试试件422还形成在第一中间层455之下。第二测试试件422可以形成或布置在第一中间层455与底部外表面403之间的测试区域409中的多层衬底410内的第二中间层465上。
可以使用如图1所示的钻孔系统10如下间接测量，制造为包括图4所示的第一和第二测试试件412和422的多层衬底410内的埋入式目标件457的深度。
控制器130将控制数据提供给机械钻孔器120，以将机械钻孔器120定位在图4所示的测试区域409的第一测试试件412和第二测试试件422上，并且将控制数据提供给连续性测量计140，以开始通过插入到第一测试试件412的对应探针位点之中或之上的电探针150的测试探针152和154来监控第一测试试件412的电连续性。
随后，控制器130将控制数据提供给机械钻孔器120，以开始从多层衬底410的顶部外表面401起，使第一小孔461钻孔通过第一测试试件412并且穿过第一中间层455。
在第一小孔461完全钻孔通过第一测试试件412的时间点，第一测试试件412的电连续性被破坏或丢失，连续性测量计140将指示第一测试试件412的不连续性的信号提供给控制器130。
响应于机械钻孔器120所提供的送进深度位置数据、以及连续性测量计140响应于监控第一测试试件412(基本上等于第一中间层455的深度)的电连续性所提供的不连续性信号，在第一测试试件412的不连续性的点处，控制器130确定第一小孔461的深度。
然后，控制器130将控制数据提供给连续性测量计140，以开始通过插入到第二测试试件422的对应探针位点之中或之上的电探针150的测试探针152和154来监控第二测试试件422的电连续性。控制器130将控制数据提供给机械钻孔器120，以继续钻孔第一小孔461。
在第一小孔461完全钻孔通过第二测试试件422的时间点，第二测试试件422的电连续性被破坏或丢失，连续性测量计140将指示出第二测试试件422的不连续性的信号提供给控制器130。
响应于机械钻孔器120所提供的送进深度位置数据以及连续性测量计140响应于监控第二测试试件422(基本上等于待钻孔通过埋入式目标件457的第二小孔463的期望下限)的电连续性所提供的不连续性信号，在第二测试试件422的不连续性的点处，控制器130确定第一小孔461的深度。
由于第一测试试件412和埋入式目标件457都形成在图4所示的第一中间层455上，因此在第一测试试件412的不连续性之时的所确定的第一小孔461的深度基本上对应于埋入式目标件457的深度。此外，在第二测试试件422的不连续性之时，所确定的第一小孔461的深度对应于待钻孔通过埋入式目标件457的第二小孔463的期望下限。
然后，控制器130将控制数据提供给机械钻孔器120，以将机械钻孔器120定位在图4所示的主电路区域411的埋入式目标件457上，并且然后开始使第二小孔463从多层衬底410的顶部外表面401钻孔到埋入式目标件457。控制器130将送进停止深度数据提供给机械钻孔器120，从而第二小孔463停止于具有基本上等于先前所确定的埋入式目标件457的深度、并且精确地受限在埋入式目标件层457的深度与第二测试试件422所设置的第二小孔463的期望下限之间的深度。第二小孔463的钻孔可以更精确地受控，以在第一中间层455的附近停止或结束，由此使得钻孔过冲最小化。
此后，第二小孔463可以如先前关于图3所描述的那样电镀以铜等，以从多层衬底410的顶部外表面401形成连接到埋入式目标件457的盲过孔。作为最小钻孔过冲的结果，被电镀的孔根的长度得以最小化并且精确地受控，并且可以保持通过盲过孔施加到埋入式目标件457的外部电信号的信号质量得以改进。
在代表性实施例中，当连续性测量计140提供指示第一测试试件412的不连续性的信号时，关于图4所描述的控制器130可以记录第一小孔461的深度，并且当连续性测量计140提供指示第二测试试件422的不连续性的信号时，可以记录第一小孔461的深度。
在关于图4所描述的代表性实施例中，第一测试试件412示出为具有相同大小并且在第二测试试件422上直接对准。然而，在其它代表性实施例中，第一测试试件412和第二测试试件422可以具有不同大小，和/或可以不必在彼此上完全对准。也就是说，在这些其它代表性实施例中，仅第一小孔461的钻孔通过第一和第二测试试件412和422的一部分可以对准以重叠。
图5是包括测试试件512和埋入式目标件557的多层衬底的截面图，示出根据代表性实施例的形成通孔过孔的方法。与关于图3和图4所描述的盲过孔相比，通孔过孔完全延伸通过多层衬底。图5中的多层衬底510包括与图4所示的多层衬底410具有稍微相似标号的相似特征，并且以下可以省略这些相似特征的详细描述。
参照图5，多层衬底510包括顶部外表面501(其可以表征为第一表面)和底部外表面503(其可以表征为第二表面)，并且(以假想直线504)分隔为测试区域509和主电路区域511。在代表性实施例中，多层衬底510可以是单或多层叠PCB，并且可以制造为绝缘体层上所形成或布置的具有各个不同导电迹线和电路组件的多个堆叠绝缘体层。在该代表性实施例中，第一中间层555处于顶部外表面501与底部外表面503之间的多层衬底510内，第二中间层565处于第一中间层555与底部外表面503之间的多层衬底510内。埋入式目标件557(其可以是导电迹线或电路组件)形成或布置在多层衬底510内的第一中间层555上。
为了精确地测量并且控制从在主电路区域511内的第一中间层555上所布置的埋入式目标件557到底部外表面503的所钻孔的小孔的深度，使得埋入式目标件557之下的被电镀的孔根567的长度最小化，在制造多层衬底510期间，测试试件512形成或布置在测试区域509中的多层衬底510内的第二中间层565上。
可以使用如图1所示的钻孔系统10如下间接测量，制造为包括图5所示的测试试件512的多层衬底510内的第二中间层565的深度。
多层衬底510翻转，从而面向上，朝向图1所示的机械钻孔器120。然后控制器130将控制数据提供给机械钻孔器120，以将机械钻孔器120定位在图5所示的测试区域509的测试试件512上，并且将控制数据提供给连续性测量计140，以开始通过插入到测试试件512的对应探针位点之中或之上的电探针150的测试探针152和154来监控测试试件512的电连续性。
随后控制器130将控制数据提供给机械钻孔器120，以开始从多层衬底510的底部外表面503使第一小孔561钻孔通过测试试件512。
在第一小孔561完全钻孔通过测试试件512的时间点，测试试件512的电连续性被破坏或丢失，连续性测量计140将指示测试试件512的不连续性的信号提供给控制器130。
然后响应于机械钻孔器120所提供的送进深度位置数据以及连续性测量计140所提供的不连续性信号，在不连续性的点处，控制器130确定第一小孔561的深度(基本上等于第二中间层565的深度)。
由于图5所示的测试试件512和第二中间层565处于基本上相同层级，因此所确定的测试试件512的深度基本上对应于第二中间层565距底部外表面503的深度。也就是说，在第一小孔561的钻孔期间，响应于监控测试试件512的电连续性而确定第二中间层565的深度。
控制器130将控制数据提供给机械钻孔器120，以将机械钻孔器120定位在图5所示的主电路区域511的埋入式目标件557上，并且然后开始从底部外表面503到顶部外表面501使第二小孔569钻孔得完全通过多层衬底510和埋入式目标件557。在其它代表性实施例中，多层衬底510可以翻转过来，使得顶部外表面501面向上，朝向图1所示的机械钻孔器120，从而从顶部外表面501到底部外表面503，机械钻孔器120使第二小孔569钻孔完全通过多层衬底510和埋入式目标件557。
第二小孔569可以此后如先前关于图3所描述的那样电镀以铜等，以从多层衬底510的顶部外表面501形成连接到埋入式目标件557的通孔过孔。
取决于从哪个外表面起钻出第二小孔569，多层衬底510得以保持，或可选地翻转过来，从而底部外表面503面向上，朝向图1所示的机械钻孔器120。然后控制器130将控制数据提供给机械钻孔器120，以将机械钻孔器120定位在图5所示的主电路区域511的埋入式目标件557上，并且然后开始将第三小孔563从多层衬底510的底部外表面503钻向埋入式目标件557。机械钻孔器120得以定位，从而第三小孔563的中轴线与第二小孔569的中轴线对准。
注意，机械钻孔器120的用于钻孔第三小孔563的对应钻孔头具有大于机械钻孔器120的用于钻孔第二小孔569的对应钻孔头的直径的直径。也就是说，第三小孔563的直径大于第二小孔569的直径。相应地，由于第三小孔563的中轴线与第二小孔569的中轴线对准，因此从多层衬底510的底部外表面503基本上到所确定的第二中间层565的深度，钻出第三小孔563有效地从第二小孔569消除电镀。在代表性实施例中，第二和第三小孔569和563的直径可以分别是大约0.012英寸和0.025英寸。在其它代表性实施例中，只要从第二小孔569有效地消除电镀，第二和第三小孔569和563就可以具有不同直径。
由于可以响应于先前所确定的第二中间层565的深度，将送进停止深度数据提供给控制器130，因此第三小孔563的钻孔可以更精确地受控，以在第一与第二中间层555与565之间在第一中间层555附近停止或结束，由此使得被电镀的孔根567在埋入式目标件557之下延伸的长度最小化。因此，可以保持施加到埋入式目标件557的外部电信号的信号质量得以改进。
在代表性实施例中，可以在第二小孔569之后，钻出关于图5所描述的第一和第三小孔561和563。
图6是根据代表性实施例的示出在第一位置处具有对应钻孔的测试试件的平面图。
图7是根据代表性实施例的示出在第二位置处具有对应钻孔的测试试件的平面图。
参照图6，点613与614之间的测试试件612示出为具有蜿蜒形状，具有迹线宽度W和迹线间隔S。点613和614可以被看作对应于图1所示的点113和114以及图2所示的点213和214。待钻孔通过测试试件612的对应小孔示出为在目标件点670处居中，并且具有直径D。只要钻孔头的直径D大于迹线宽度W，当所钻孔的小孔672在图6所示的目标件点670处在迹线上居中时，测试试件612的连续性就将被破坏。
在代表性实施例中，钻孔直径D可以定义如下：
D>(S+2W)...........(1).
参照图7，如果根据公式(1)来选择钻孔头的直径D，则倘若所钻孔的小孔682转变为在图7所示的测试试件612的相邻各迹线之间的目标件点680处居中，那么测试试件612的连续性将被破坏。也就是说，即使在钻孔通过测试试件612期间钻孔头失准，如果根据公式(1)来选择钻孔直径D，则测试试件612的至少一个迹线的连续性也将被破坏，因此确保连续性可以如愿地被破坏，以使得能够测量测试试件612的深度。
在关于图4所描述的代表性实施例中，倘若第一和第二测试试件412和422并未完美地关于彼此对准，那么在第一和第二测试试件412和422都是具有迹线宽度W和迹线间隔S的蜿蜒体并且根据公式(1)来选择钻孔直径D的情况下，可以确保第一和第二测试试件412和422的连续性将被破坏。
在代表性实施例中，测试试件(例如图1所示的测试试件112)描述为在各点(例如图1所示的点113与114)之间具有任何各种形状。然而，例如，代表性实施例的测试试件(例如图1所示的测试试件112)可以表征为在相对各端处具有探针位点117和118的迹线，由此测试试件的迹线包括图1所示的迹线115和116、点113和114以及测试试件112。也就是说，测试试件可以总体上表征为包括迹线115和116、点113和114以及测试试件112。小孔可以因此表征为沿着图1所示的迹线115和116、点113和114以及测试试件112钻孔通过测试试件的迹线的任何地方。
在此在说明书和权利要求中所使用的术语“和/或”应理解为表示如此所结合的要素的“任一或二者”。在权利要求以及以上的说明书中，诸如“包括”、“包含”、“携带”、“具有”、“含有”、“涉及”、“保持”、“组成”等之类的所有连接词应理解为开放式的，即表示“包括但不限于”。仅连接词“构成”以及“基本上构成应分别为封闭或半封闭连接词。”
此外，仅通过说明和示例的方式而非通过任何限制的意义包括各种组件、材料、结构以及参数。根据本公开，在保持在所附权利要求的范围内的同时，本领域技术人员可以在确定他们自身的应用和所需要的组件、材料、结构和装备中实现本教导，以实现这些应用。
因此，本发明不应受限于以上详细描述的特定示例实施例。
虽然在此公开了示例实施例，但本领域技术人员应理解，根据该教导的很多变形是可能的，并且仍然在所附权利要求的范围内。除了在所附权利要求范围内之外，本发明因此并不受限。

Claims (10)

1.一种钻孔系统(10)，配置为检测在内置有测试试件(112)的多层衬底(110)的中间层(255)中的埋入式目标件(257)的深度，所述测试试件(112)包括在相对各端处具有探针位点(117)的迹线，所述系统包括：
钻孔器，配置为钻孔通过所述多层衬底(110)内的所述测试试件(112)的迹线；
连续性测量计(140)，配置为在所述钻孔器进行钻孔期间监控所述测试试件(112)；以及
控制器(130)，配置为响应于所述连续性测量计(140)来确定所述埋入式目标件(257)的深度。
2.如权利要求1所述的钻孔系统(10)，其中，所述连续性测量计(140)测试所述各探针位点(117)之间的电连续性。
3.如权利要求2所述的钻孔系统(10)，其中，所述探针位点(117)包括通过所述多层衬底(110)形成的过孔。
4.如权利要求1所述的钻孔系统(10)，其中，所述迹线包括蜿蜒形状。
5.如权利要求1所述的钻孔系统(10)，其中，至少一个附加测试试件(112)布置在所述中间层(255)上，所述至少一个附加测试试件(112)包括在所述相对各端处具有其它探针位点(117)的另一迹线，其中，所述钻孔系统(10)进一步配置为：
将相应小孔钻孔通过所述多层衬底(110)内的所述至少一个附加测试试件(112)的所述另一迹线；以及
在所述钻孔期间，监控所述至少一个附加测试试件(112)的电连续性；并且所述控制器(130)进一步配置为响应于所述连续性测量计(140)来确定所述埋入式目标件(257)的深度。
6.如权利要求1所述的钻孔系统(10)，其中，在制造所述多层衬底(110)期间，第二测试试件(422)布置在所述中间层(255)之下，所述第二测试试件(422)包括在所述相对各端处具有第二探针位点(117)的第二迹线，其中，所述钻孔系统(10)进一步配置为：
将相应小孔钻孔通过所述多层衬底(110)内的所述第二测试试件(422)的所述第二迹线；以及
在所述钻孔期间，监控所述第二测试试件(422)的电连续性；并且所述控制器(130)进一步配置为响应于所述连续性测量计(140)来确定所述埋入式目标件(257)的深度。
7.如权利要求1所述的钻孔系统(10)，其中，所述多层衬底(110)包括电路板。
8.如权利要求1所述的钻孔系统(10)，其中，所述多层衬底(110)包括半导体材料和绝缘材料中的至少一个。
9.如权利要求1所述的钻孔系统(10)，其中，所述迹线包括铜。
10.如权利要求1所述的钻孔系统(10)，其中，所述控制器(130)配置为，当所述监控指示所述测试试件(112)的电不连续性时，记录小孔的深度。
CN201520389422.2U 2014-06-06 2015-06-08 钻孔系统 Active CN205085738U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/298,002 2014-06-06
US14/298,002 US20150359110A1 (en) 2014-06-06 2014-06-06 Inner layer depth detection during controlled-depth drilling using continuity test coupon

Publications (1)

Publication Number Publication Date
CN205085738U true CN205085738U (zh) 2016-03-16

Family

ID=54770715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520389422.2U Active CN205085738U (zh) 2014-06-06 2015-06-08 钻孔系统

Country Status (2)

Country Link
US (1) US20150359110A1 (zh)
CN (1) CN205085738U (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108323019B (zh) * 2018-03-28 2020-03-27 生益电子股份有限公司 Pcb上背钻方法
CN108959995B (zh) * 2018-08-17 2022-10-14 张家港康得新光电材料有限公司 一种基板信息管理方法、装置、电子设备及存储介质
DE102020113134A1 (de) * 2020-05-14 2021-11-18 Skybrain Vermögensverwaltungs Gmbh Bearbeitungsstation und Verfahren zur Bearbeitung von Werkstücken

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1285334B1 (it) * 1996-05-17 1998-06-03 Pluritec Italia Apparecchiatura e relativo metodo di controllo della profondita' di lavorazione per una macchina operatrice per piastre di circuiti
CN101547561A (zh) * 2003-09-19 2009-09-30 通道系统集团公司 闭合反钻系统

Also Published As

Publication number Publication date
US20150359110A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
TWI412307B (zh) Production method of printed circuit board and printing substrate
JP2007509487A (ja) 閉ループ・バックドリル加工システム
CN205085738U (zh) 钻孔系统
US9354270B2 (en) Step drill test structure of layer depth sensing on printed circuit board
KR101148317B1 (ko) 다층회로기판 및 다층회로기판의 제조방법
CN101876687B (zh) 一种pcb板背钻深度测试方法
CN203744922U (zh) 线路板背钻深度测量装置
CN103376402B (zh) 多层电路板钻孔深度测试方法
CN109121305B (zh) 一种pcb背钻控制方法及pcb
JP6654523B2 (ja) バックドリル加工の深さ測定方法及び測定装置
TWI495406B (zh) 印刷電路板之在線測試結構
CN105764241A (zh) 一种印制板产品对准度测试方法
JP4046058B2 (ja) 多層プリント配線板、そのスタブ座ぐり装置、方法
CN103517556B (zh) 一种电路板控深钻孔深度确定方法及电路板
CN104582238B (zh) 一种pcb板及其制造方法
CN105364102A (zh) 钻孔制作方法及其钻孔机
CN109001617A (zh) Ate测试板及基于ate测试板的电子元器件设置方法
CN114485366A (zh) 线路板钻孔的偏位检测方法
US20230156928A1 (en) Designing a printed circuit board (pcb) to detect slivers of conductive material included within vias of the pcb
CN105009697B (zh) 具有均匀过孔内直径的高速印刷电路板
Oien Methods for evaluating plated-through-hole reliability
KR20100060414A (ko) 인쇄회로기판의 가공 장치 및 방법
CN105115415A (zh) 一种线路板盲孔深度测试结构及其测试方法
CN205808341U (zh) 机械盲钻深度测试装置
US20220252660A1 (en) System and method for detecting defective back-drills in printed circuit boards

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant