TWI669782B - 微電子裝置、用於顯示之系統及形成微電子裝置之方法 - Google Patents

微電子裝置、用於顯示之系統及形成微電子裝置之方法 Download PDF

Info

Publication number
TWI669782B
TWI669782B TW105133125A TW105133125A TWI669782B TW I669782 B TWI669782 B TW I669782B TW 105133125 A TW105133125 A TW 105133125A TW 105133125 A TW105133125 A TW 105133125A TW I669782 B TWI669782 B TW I669782B
Authority
TW
Taiwan
Prior art keywords
thin film
metal thin
amorphous metal
interconnect
electrode
Prior art date
Application number
TW105133125A
Other languages
English (en)
Other versions
TW201729341A (zh
Inventor
西恩 威廉 莫
Original Assignee
美商非結晶公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商非結晶公司 filed Critical 美商非結晶公司
Publication of TW201729341A publication Critical patent/TW201729341A/zh
Application granted granted Critical
Publication of TWI669782B publication Critical patent/TWI669782B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Abstract

可使用非晶態多組分金屬膜來改良諸如電阻、二極體及薄膜電晶體之電子組件的效能。AMMF之介面性質優於結晶金屬膜之介面性質，且因此一AMMF與一個氧化物膜之介面處的電場更均勻。一AMMF電阻(AMNR)可經建構為一三層結構，包含一非晶態金屬、一穿隧絕緣體及一結晶金屬層。藉由修改材料之次序、電極之圖案以及重疊區域之大小及數目來調整該AMNR之I-V效能特性。一非共面AMNR具有包含由金屬氧化物穿隧絕緣體層分離之三個金屬層之一五層結構，其中使用一非晶態金屬薄膜材料來促進中間電極。

Description

微電子裝置、用於顯示之系統及形成微電子裝置之方法
本發明係關於併入一非晶態金屬膜之一或多個層之微電子裝置。
非晶態金屬係其原子結構缺乏特性化結晶材料之週期性之剛性固體材料。在一非晶態金屬中，例如藉由併入複數個組分來抑制結晶平面之形成。替代地，此可使用二進位系統達成。通常藉由從一金屬熔體快速淬滅或藉由物理氣相沈積(即，濺鍍)從一電漿形成非晶態金屬。具有更多元件可幫助實現從熔體之較慢淬滅速度，然而在使用來自一電漿之一PVD時，淬滅速度可足夠高使得多個元件並非至關重要。甚至在一二進位系統中，元件可具有極不同大小。
美國專利第8,436,337號中描述之具有四個組分(鋯、銅、鋁及鎳)之一非晶態金屬之一實例係Zr55Cu30Al10Ni5。非晶態金屬可藉由其等電阻率量測來識別，電阻率量測已展示一非晶態金屬材料(雖然仍導電)具有比其結晶對應物大約9倍之電阻率。非晶態金屬亦具有平滑於結晶金屬之表面，如由表面粗糙度量測指示。
可使用在約10nm至200nm厚之範圍中之非晶態多組分金屬膜(AMMF)來改良電子組件之效能，諸如電阻、二極體及薄膜電晶體。可使用此項技術中熟知之諸多沈積技術來形成AMMF。例如，例示性AMMF Zr55Cu30Al10Ni5可藉由習知濺鍍沈積使用四個不同金屬靶而形成於一基板上。替代地，可使用單個靶源。熟習薄膜技術者將理解，AMMF之介面性質優於結晶金屬膜之介面性質，且因此AMMF及氧化物膜之介面處之電場更均勻。例如，此均勻度已產生金屬-絕緣體-金屬(MIM)二極體及電晶體之優越電流-電壓(I-V)特性曲線，其等展現福勒-諾德漢(Fowler-Nordheim)穿隧。穿隧MIM二極體併入一AMMF作為一下電極，且併入一結晶金屬膜作為一上電極。兩個不同電極藉由一穿隧絕緣體分離，該穿隧絕緣體提供一單向穿隧路徑用於電荷載子從下非晶態電極移動至上結晶金屬電極。在美國專利第8,436,337號及第8,822,978號中論述AMMF之各種二極體及電晶體應用。
在美國專利第9,099,230號及PCT專利申請案第WO2014/074360號中論述具有優於既有薄膜非線性電阻之效能之非晶態金屬薄膜非線性電阻(AMNR)。此等AMNR受關注，部分係因為其等操作獨立於經施加電壓之極性，此不適用於其他薄膜電阻。此等極性對稱AMNR可在液晶顯示器(LCD)或有機發光二極體(OLED)顯示技術及電磁感測器陣列中提供經改良信號控制。
本發明係關於包含具有兩個或更多個主動區域之複數個非晶態金屬薄膜互連件之裝置及系統。裝置包含各自處於裝置之一不同層級上之至少三個互連件或形成於裝置之各個層級上之至少四個互連件。各裝置係一二端裝置，其中互連件之若干者係端子或耦合至端子。
在顯示技術中，此等薄、高效能裝置將取代電晶體。由於可將此等裝置製成極有效，諸如覆蓋相對於常見電晶體技術之一更小覆蓋區，故此 將留下大於50%之像素窗區域以供光穿過。
各主動區域包含三個層：一第一非晶態金屬薄膜互連件；一穿隧絕緣體，其在第一非晶態金屬薄膜互連件上；及一第二互連件，其在穿隧絕緣體上且與第一非晶態金屬薄膜互連件之一部分重疊。第二互連件可係一非晶態金屬薄膜互連件、一結晶金屬薄膜互連件或一透明導電氧化物薄膜。
為了達成兩個或更多個主動區域，系統包含一第一非晶態金屬薄膜互連件及一第二金屬薄膜互連件，其等各自與一第三互連件重疊。相關聯於第三互連件與第一互連件及第二互連件之重疊之一區域係「主動區域」。第三互連件可在第一互連件上方且定位於第二互連件下方。各種組態係可能的且在下文進一步詳細論述。
此等二端裝置可整合至顯示器中以改良效能。此等裝置允許一臨限電壓之一增大而不增大形成於互連件之間的介電質層之厚度。一特定厚度對確保達成福勒-諾德漢導電係重要的。一介電質層厚度過大或過小可影響導電且防止此等裝置之正確操作。此等裝置可以高於單個主動區域裝置之電壓操作。此可增大穿隧接面之數目且因此增大電壓。
使用非晶態金屬薄膜互連件之此等裝置具有有利性質，諸如對稱電流及電壓性質。另外，藉由添加更多主動區域及調整主動區域之一大小，可將裝置調諧至一選定電容及臨限電壓，同時維持相同穿隧絕緣體厚度。僅具有兩個主動區域之一裝置可能夠達成約5伏特之一臨限電壓，其中具有十二個主動區域之一裝置可能夠達成約30伏特之一臨限電壓。對於偶數個主動區域，維持電壓對稱性。對於奇數個主動區域，電壓回應係非對稱的。因而，可產生用於某些應用之非對稱AMNR裝置。
此等可係無任何半導體材料之主動電子器件。裝置形成於玻璃層上且使用非晶態金屬薄膜與穿隧絕緣體來形成此等主動電子器件。
100‧‧‧裝置
102‧‧‧第一互連件
104‧‧‧第二互連件
106‧‧‧第三互連件
108‧‧‧第四互連件
110‧‧‧第五互連件
112‧‧‧第一主動區域
114‧‧‧第六互連件
116‧‧‧第二主動區域
118‧‧‧第三主動區域
120‧‧‧第七互連件
122‧‧‧第四主動區域
124‧‧‧第五主動區域
126‧‧‧第六主動區域
200‧‧‧第一組態
202‧‧‧互連件
204‧‧‧互連件
206‧‧‧互連件
208‧‧‧互連件
210‧‧‧第二組態
212‧‧‧互連件
214‧‧‧互連件
216‧‧‧互連件
218‧‧‧互連件
220‧‧‧互連件
222‧‧‧第三組態
224‧‧‧互連件
226‧‧‧互連件
228‧‧‧互連件
230‧‧‧互連件
232‧‧‧互連件
234‧‧‧互連件
236‧‧‧第四組態
238‧‧‧互連件
240‧‧‧互連件
242‧‧‧互連件
244‧‧‧互連件
246‧‧‧互連件
248‧‧‧互連件
250‧‧‧互連件
252‧‧‧互連件
254‧‧‧互連件
256‧‧‧互連件
258‧‧‧互連件
260‧‧‧互連件
262‧‧‧互連件
300‧‧‧程序
302‧‧‧第一步驟
304‧‧‧第二步驟
306‧‧‧第三步驟
400‧‧‧組態
402‧‧‧主動區域
404‧‧‧主動區域
406‧‧‧互連件
408‧‧‧互連件
410‧‧‧互連件
412‧‧‧組態
414‧‧‧第三互連件
416‧‧‧第一互連件
418‧‧‧第二互連件
420‧‧‧組態
422‧‧‧第一互連件
424‧‧‧第二互連件
426‧‧‧第三互連件
428‧‧‧第四互連件
430‧‧‧第五互連件
432‧‧‧第六互連件
434‧‧‧第七互連件
500‧‧‧程序
502‧‧‧步驟
504‧‧‧步驟
506‧‧‧步驟
508‧‧‧步驟
510‧‧‧步驟
600‧‧‧程序
602‧‧‧步驟
604‧‧‧步驟
606‧‧‧步驟
700‧‧‧像素
701‧‧‧非晶態多組分金屬膜電阻(AMNR)裝置
702‧‧‧基板
704a-704f‧‧‧互連件
706‧‧‧步驟
708‧‧‧步驟
710‧‧‧第一穿隧絕緣體
712‧‧‧步驟
714a-714h‧‧‧第二互連件
716‧‧‧選擇線
718‧‧‧選擇線
720‧‧‧步驟
722‧‧‧第二絕緣體
724‧‧‧步驟
726A‧‧‧平面內電極
726B‧‧‧平面內電極
728‧‧‧頂部玻璃層
730‧‧‧液晶顯示器(LCD)層
800‧‧‧垂直對準(VA)像素
802‧‧‧第一非晶態多組分金屬膜電阻(AMNR)裝置
804‧‧‧第二非晶態多組分金屬膜電阻(AMNR)裝置
806a-806f‧‧‧第一互連件
808‧‧‧第一玻璃層/基板
810‧‧‧穿隧絕緣體
812a-812d‧‧‧第二互連件
813‧‧‧介電質層
814‧‧‧信號線
815‧‧‧介電質層
816‧‧‧第一電極
818‧‧‧第二電極
820‧‧‧信號線
822‧‧‧液晶層/其他顯示材料層
824‧‧‧第二玻璃層
900‧‧‧裝置
901‧‧‧螢幕
902‧‧‧陣列
904‧‧‧像素
906‧‧‧紅色子像素
908‧‧‧綠色子像素
910‧‧‧藍色子像素
912‧‧‧白色子像素
914‧‧‧選擇線
916‧‧‧選擇線
918‧‧‧頂部電極/第二電極
920‧‧‧頂部電極/第二電極
922‧‧‧頂部電極/第二電極
924‧‧‧頂部電極/第二電極
1000‧‧‧像素組態
1002‧‧‧第一選擇線
1004‧‧‧第二選擇線
1006‧‧‧電極區域
1008‧‧‧第一非晶態多組分金屬膜電阻(AMNR)裝置
1010‧‧‧第二非晶態多組分金屬膜電阻(AMNR)裝置
1012‧‧‧非晶態金屬互連件
1014‧‧‧第一部分
1016‧‧‧第二部分
1018‧‧‧第三部分
1020‧‧‧第四部分
1022‧‧‧非晶態金屬互連件
1024‧‧‧第一電極
1025‧‧‧第二電極
1026‧‧‧通孔
1027‧‧‧信號線
1028‧‧‧部分
1030‧‧‧耦合部分
1040‧‧‧組態
1042‧‧‧第一非晶態多組分金屬膜電阻(AMNR)裝置
1044‧‧‧第二非晶態多組分金屬膜電阻(AMNR)裝置
1046‧‧‧第一電極
1048‧‧‧第二電極
1060‧‧‧組態
1062‧‧‧第一非晶態多組分金屬膜電阻(AMNR)裝置
1064‧‧‧第二非晶態多組分金屬膜電阻(AMNR)裝置
1066‧‧‧第一電極
1068‧‧‧第二電極
1070‧‧‧選擇線
1072‧‧‧選擇線
1074‧‧‧電容器
1100‧‧‧非晶態多組分金屬膜電阻(AMNR)裝置
1102‧‧‧基板
1104‧‧‧第一穿隧絕緣體
1106‧‧‧下電極
1108‧‧‧第二絕緣體
1110‧‧‧接觸件
1112‧‧‧上電極
1200‧‧‧程序
1202‧‧‧步驟
1204‧‧‧步驟
1206‧‧‧步驟
1207‧‧‧步驟
1208‧‧‧步驟
1300‧‧‧第一子像素
1302‧‧‧第二子像素
1304‧‧‧第三子像素
1306‧‧‧第一選擇線
1308‧‧‧第二選擇線
1400‧‧‧平面內切換像素組態
1402‧‧‧儲存電容器
1404‧‧‧平面內切換(IPS)電容器
1406‧‧‧資料線
1408‧‧‧節點
1410‧‧‧非晶態多組分金屬膜電阻(AMNR)裝置
1412‧‧‧非晶態多組分金屬膜電阻(AMNR)裝置
1414‧‧‧第一選擇線
1416‧‧‧第二選擇線
1500‧‧‧非晶態多組分金屬膜電阻(AMNR)裝置
1502a-1502f‧‧‧下電極/互連件
1504‧‧‧選擇線
1506‧‧‧選擇線
1508a-1508d‧‧‧上電極/互連件
1510‧‧‧資料線
1512‧‧‧儲存電容器之第一電極
1514‧‧‧第一電極
1515‧‧‧第二電極
1516‧‧‧第一絕緣體
1517‧‧‧第二絕緣體
1518‧‧‧基板
1519‧‧‧接觸通孔
1602‧‧‧步驟
1604‧‧‧步驟
1606‧‧‧步驟
1608‧‧‧步驟
1610‧‧‧步驟
1612‧‧‧步驟
1700‧‧‧平面內切換像素組態
1702‧‧‧下電極
1704‧‧‧下電極
1706‧‧‧儲存電容器
1708‧‧‧第一穿隧絕緣體
1710‧‧‧選擇線
1712‧‧‧選擇線
1714‧‧‧上電極
1716‧‧‧第二絕緣體
1718‧‧‧接觸通孔
1720‧‧‧接觸通孔
1722‧‧‧平面內切換電極
1724‧‧‧平面內切換電極
1726‧‧‧資料線
1800‧‧‧程序
1802‧‧‧步驟
1804‧‧‧步驟
1806‧‧‧步驟
1808‧‧‧步驟
1810‧‧‧步驟
1812‧‧‧步驟
在圖式中，相同元件符號識別類似元件。圖式中之元件之大小及相對位置未必按比例繪製。
圖1係根據本發明之一實施例之具有六(n=6)個主動區域之一裝置之一俯視平面圖。
圖2包含分別具有3個、4個、5個及12個主動區域之裝置之俯視平面圖。
圖3係根據如本文中描述之一實施例之用來製造具有兩個以上主動區域之裝置之一程序之一流程圖。
圖4A至圖4C係根據本發明之非共面裝置之不同組態之俯視圖。
圖5係根據如本文中描述之一實施例之用來形成一非共面裝置之一製程之一流程圖。
圖6係根據如本文中描述之另一實施例之用來形成一裝置之一製程之一流程圖。
圖7A、圖7B及圖7C係根據本發明之一實施例之具有平面內切換之一像素之圖。
圖7D係與形成圖7A、圖7B及圖7C相關聯之一程序。
圖8A至圖8C係根據本發明之另一實施例之一垂直對準(VA)像素之俯視圖及橫截面圖。
圖8D係使用不同處理技術形成之圖8A之垂直對準像素之一替代橫截面圖。
圖9包含具有含根據本發明形成之像素及像素之增強圖的一螢幕之一裝置。
圖10A、圖10B及圖10C係根據本發明之像素之替代組態。
圖11係結合本發明之一替代實施例形成之一接觸件之一增強圖。
圖12係用來形成圖11之接觸件之一程序之一流程圖。
圖13係本發明之一實施例之一共用選擇線佈局之一俯視圖。
圖14係具有一電容器之一平面內切換組態之一示意圖。
圖15A至圖15C係本發明之一平面內切換組態之一實施例之俯視圖及橫截面圖。
圖16係用來形成圖15A至圖15C之組態之一程序之一流程圖。
圖17A至圖17B係本發明之一平面內切換組態之一實施例之俯視圖及橫截面圖。
圖18係用來形成圖17A至圖17B之組態之一程序之一流程圖。
將理解，儘管本文中出於圖解目的而描述本發明之特定實施例，但可在不背離本發明之精神及範疇之情況下作出各種修改。據此，本發明除受隨附發明申請專利範圍限制以外不受限制。
在本描述中，陳述某些具體細節以便提供對所揭示標的之各個態樣之一透徹理解。然而，可在無此等具體細節之情況下實踐所揭示標的。在一些例項中，未詳細描述包括本文中揭示之標的之實施例之熟知結構及半導體處理方法以避免混淆本發明之其他態樣之描述。
貫穿本說明書參考「一項實施例」或「一實施例」意謂結合實施例描述之一特定特徵、結構或特性包含於至少一項實施例中。因此，片語 「在一項實施例中」或「在一實施例中，」在貫穿本說明書之不同位置出現未必皆指相同態樣。此外，在本發明之一或多個態樣中，特定特徵、結構或特性可以任意合適方式組合。
圖1係根據本發明之實施例形成之一裝置100之一俯視圖。此等裝置係多穿隧接面非晶態金屬薄膜非線性電阻(AMNR)。
裝置100包含六個主動區域，其等係互連件重疊之區域。裝置100包含一第一互連件102、一第二互連件104及一第三互連件106，其等之各者係非晶態金屬薄膜層。裝置100包含一第四互連件108及一第五互連件110，其等耦合至一外部電源，諸如電源或接地。第四互連件108及第五互連件110係裝置之兩個端子。儘管圖1中不可見，但在主動區域處之互連件之各者之間存在一介電質。此將在下文更詳細描述。
第四互連件108與第一互連件之一第一部分重疊以形成一第一主動區域112。一第六互連件114與第一互連件102之一第二部分重疊以形成一第二主動區域116。第六互連件與第二互連件104之一第一部分重疊以形成一第三主動區域118。一第七互連件120與第二互連件之一第二部分重疊以形成一第四主動區域122。第七互連件120與第三互連件106之一第一部分重疊以形成一第五主動區域124。第五互連件與第三互連件106之一第二部分重疊以形成一第六主動區域126。
第四互連件108、第五互連件110、第六互連件114及第七互連件120可係相同於第一互連件102、第二互連件104及第三互連件106之非晶態金屬薄膜。替代地，第四互連件108、第五互連件110、第六互連件114及第七互連件120可係一不同材料，諸如一結晶金屬薄膜互連件或一透明導電氧化物薄膜。
在圖1中，第一互連件102、第二互連件104及第三互連件106形成於一第一平面中，且第四互連件108、第五互連件110、第六互連件114及第七互連件120形成於第一平面上方之一第二平面上。在一不同實施例中，第一平面可在第二平面上方。另外，如後圖(諸如圖4C)中展示，第四互連件108、第五互連件110、第六互連件114及第七互連件120可在不同平面上。
與互連件中為一非晶態金屬薄膜之一者相關聯之各對兩個主動區域可被視為一非晶態金屬薄膜電阻(AMNR)，使得當存在六個主動區域時，存在三個AMNR裝置。
圖2包含具有分別含3個、4個、5個及12個主動區域之組態之裝置之俯視平面圖。在此等組態之各者中，存在互連件之至少兩個層級或層，即，並非所有互連件皆係共面。此等組態之各者具有兩個端子。一些互連件形成於裝置中之一第一層級或層上，而互連件之一不同群組形成於裝置之一第二層級或層上。在裝置中可存在其上形成有互連件之不同者之兩個以上層級。
一第一組態200包含四個互連件202、204、206、208。第一互連件202及第四互連件208耦合於一控制信號線與接地之間。第二互連件204與第一互連件202重疊。第三互連件206與第二互連件及第四互連件重疊使得此組態具有三個主動區域(n=3)。互連件之各者可係一非晶態金屬薄膜或第二互連件及第三互連件可係一非晶態金屬薄膜，而第一互連件及第四互連件係一不同導電材料。
一第二組態210包含由五個互連件212、214、216、218、220形成之四個主動區域(n=4)。一第三組態222包含由六個互連件224、226、228、 230、232、234形成之五個主動區域(n=5)。一第四組態236包含由十三個互連件238至262形成之12個主動區域(n=12)。任何數目個主動區域係可達成的且如從上述組態可見，若主動區域係n，則用來達成主動區域n之互連件之一數目係n+1。
本發明中之裝置係非線性的，即，非共面的，因為並非所有互連件皆形成於單個層級或平面上。圖3係根據如本文中描述之一實施例之用來製造具有兩個以上主動區域之裝置(例如：圖1中之裝置100)之一程序300之一流程圖。程序包含一第一步驟302，其中在一基板上形成一或多個第一互連件。第一互連件係一非晶態金屬薄膜材料。首先諸如藉由物理氣相沈積而沈積此第一互連件作為非晶態金屬薄膜材料之一層。接著藉由陰影遮罩、光微影或任何合適遮罩技術圖案化該層。若使用光微影，則蝕刻劑選擇可係一濕蝕刻或亁蝕刻。
在一第二步驟304中，形成一穿隧絕緣體，其宜係藉由沈積(諸如藉由原子層沈積、化學氣相沈積、電漿增強化學氣相沈積及溶液沈積)形成之一金屬氧化物。此穿隧絕緣體具有一較佳厚度，其取決於所選定的材料而在5奈米及15奈米的範圍中。氧化鋁係一個選項。
接著，在一第三步驟306中，於穿隧絕緣體上，以其中存在兩個或更多個主動區域之一組態來形成一或多個第二互連件。可以不同次序執行此等步驟以達成本發明中描述之各項實施例。
第二互連件係一導電材料，其可係一非晶態金屬薄膜、一結晶金屬薄膜或一透明導電氧化物薄膜。使用此層來形成端子。諸如藉由物理氣相沈積來沈積此層。可使用圖案化，諸如可使用利用濕蝕刻或亁蝕刻之微影或陰影遮罩來形成下電極之一選定形狀。
圖4A至圖4C係根據本發明之非共面裝置之不同組態的俯視圖。圖4A係具有由各形成於一不同平面上之三個互連件406、408、410形成之兩個主動區域402、404之一組態400。互連件410係形成於一第一平面上，互連件408係形成於在第一平面上之一第二平面上，且互連件406係形成於在第二平面上之一第三平面上。此等互連件之各者可係非晶態金屬薄膜。至少互連件408係一非晶態金屬薄膜。
圖4B係包含兩個主動區域具有三個互連件414、416、418之一組態412。一第一互連件416及第二互連件418係形成於一下平面上，而一第三互連件414經形成於一上平面上而係形成於第一互連件及第二互連件上方。第三互連件414係一非晶態金屬薄膜。
圖4C係具有六個主動區域之一組態420，其中七個互連件經形成於至少三個不同層級上。一第一互連件422及第二互連件424經形成於一第一或最下層級上。一第三互連件426及第四互連件428經形成於一第二或中間層級上。一第五互連件430經形成於第二層級或第二層級上方之一第三層級上。一第六互連件432及第七互連件434經形成於第三層級或第三層級上方之一第四層級上。如上文已描述，各種層級可經達成使得非晶態金屬層未必係互連件堆疊中之最下互連件。在此組態中，第三互連件426、第四互連件428及第五互連件430可係非晶態金屬薄膜。
圖5係根據本發明之一實施例之用來形成一非晶態金屬薄膜非共面電阻之一程序500。該程序開始於在步驟502於一基板上形成一或多個第一互連件。此等第一互連件係一導電材料。接著，在步驟504，於第一互連件上形成一第一穿隧絕緣體層。
在步驟506，於第一穿隧絕緣體層上形成一或多個第二互連件，其中 第二互連件係由一非晶態金屬薄膜形成。在步驟508，於第二互連件上形成一第二穿隧絕緣體。在步驟510，於第二穿隧絕緣體上形成一或多個第三互連件。第三互連件係導電的，且如同第一互連件未必係一非晶態金屬薄膜。
圖6係用來形成一反轉非晶態金屬薄膜電阻之一程序600，其中該程序包含在步驟602於一基板上形成一或多個第一互連件，其中此等互連件係導電的，但未必係一非晶態金屬薄膜。接著，在步驟604，於第一互連件上形成一穿隧絕緣體層。接著，在步驟606，於穿隧絕緣體上形成一或多個第二互連件，其中第二互連件係一非晶態金屬薄膜。
圖7A、圖7B及圖7C係包含根據本發明形成之AMNR裝置之一像素之俯視圖及橫截面圖。此等裝置可用於平面內切換(IPS)。圖7D係與形成圖7A、圖7B及圖7C相關聯之一程序。如本發明中使用，像素可係指像素或子像素。
圖7A係包含複數個AMNR裝置701之一像素700之一俯視圖。圖7B係通過線A-A之像素700之一橫截面圖。圖7C係通過線B-B之像素700之一橫截面圖。像素700係形成於一基板702(其係透明的且能夠以其他方式透射來自一光源之光)上。在步驟706，於基板702上形成第一複數個互連件704a至704f。在此實施例中，第一複數個互連件704a至704f皆係由一非晶態金屬薄膜形成。
在步驟708，於第一複數個互連件上方形成一第一穿隧絕緣體710。在步驟712，於第一穿隧絕緣體710上形成第二複數個互連件714a至714h。可在相同於第二複數個互連件714a至714h之時間形成選擇線716及718。
在步驟720，於第二複數個互連件714a至714h上形成一第二絕緣體722。第二絕緣體可係不同於第一穿隧絕緣體之一材料。在步驟724，於第二絕緣體上形成複數個平面內電極726a及726b。將一頂部玻璃層728定位於一LCD層730上方。電極726a亦係一資料線。在此平面內切換組態下，相對於形成於頂部玻璃層728上，資料線形成於基板上。
電極726a及726b經形成以具有一梳指形狀。如此像素之應用可指明，可存在更少或更多數目個梳指。
圖8A至圖8C係根據本發明之另一實施例之一垂直對準(VA)像素800之俯視圖及橫截面圖。此像素800包含具有六個主動區域之一第一AMNR裝置802及具有六個主動區域之一第二AMNR裝置804。在其他實施例中，與第二AMNR裝置相比，第一AMNR裝置可具有不同數目個主動區域。在一第一玻璃層808上形成第一互連件806a至806f。此等第一互連件係非晶態金屬薄膜，其係簡化製程之一極平坦、平滑材料。接著，在第一互連件上形成一穿隧絕緣體810。
在穿隧絕緣體810上形成第二互連件812a至812d。可在相同於第二互連件812a至812d之時間形成額外信號線814及820。另外，亦可在相同於第二互連件812a至812d之時間形成一第一電極816。在第一電極及第二互連件812a至812d上形成一液晶層或其他顯示材料層822。
在一第二玻璃層824上形成一第二電極818。在此實施例中，第一電極及第二電極係交錯的；然而，電極可彼此對準使得從一俯視圖，第二電極將遮蔽第一電極之至少一中心部分。在此實施例中，第一電極及第二電極通常呈正方形形狀；然而，預想其他形狀。此等電極亦可係梳指狀的。
圖8A包含各具有六個主動區域之第一AMNR裝置802及第二AMNR 裝置804。像素800可形成為每個AMNR裝置具有僅兩個主動區域。例如，若形成第一互連件之僅兩者，則像素將包含互連件806a及806d，其中電極816之延伸部將與互連件806a及806d重疊。
換言之，像素可包含以下者：一第一玻璃層(基板808)；一第一非晶態金屬薄膜互連件及第二非晶態金屬薄膜互連件(互連件806a及806d)，其等在第一玻璃層上；一第一電極(電極816)，其在第一玻璃層上，第一電極耦合於第一非晶態金屬薄膜互連件與第二非晶態金屬薄膜互連件之間；一第二電極(電極818)；及一第二玻璃層824，第二電極在第二玻璃層上。隨著像素之要求變更，設計可變更使得可藉由組合不同數目個互連件來達成互連件及主動區域數目之各種組合。
用來構建具有一垂直對準及每個AMNR裝置兩個主動區域之此一像素之一程序係一簡單程序，其中無需半導體。用來構建像素(當像素用於一顯示器中時)之程序稱為構建一底板。此底板包含在第一玻璃層上沈積並圖案化非晶態金屬薄膜互連件。接著，沈積一穿隧絕緣體。接著，沈積並圖案化第一電極。藉由沈積及圖案化在第二玻璃層上形成第二電極。第二玻璃層可係彩色濾光片玻璃。此第二電極可係氧化銦錫。
可在相同於第一電極之時間形成用於像素之選擇線。在一替代實施例中，首先形成選擇線且接著形成第一電極並將第一電極耦合至選擇線。圖8A之選擇線係線820及814且可包含第二互連件812a至812d。選擇線可透過通孔耦合至第一電極，此將在下文更詳細說明。
若第二電極係一非透明導體，則在程序中使用四個遮罩步驟以形成其中兩個AMNR裝置各具有兩個主動區域之像素。像素窗材料必須由一透明導電氧化物形成。該程序包含沈積並圖案化一非晶態金屬薄膜以形成隔 開一距離之一第一互連件及一第二互連件。此係第一遮罩步驟。該程序包含形成一穿隧絕緣體且接著沈積並圖案化在第一互連件及第二互連件上方且與第一互連件及第二互連件重疊之選擇線。此係第二遮罩步驟。在該等選擇線上方形成一絕緣體。形成通過絕緣體之通孔以接達選擇線之若干者。接著藉由沈積並圖案化一導電材料來形成第一電極且透過通孔將第一電極耦合至選擇線之若干者。此係第三遮罩步驟。使用一導電氧化物在第二玻璃層上形成第二電極。此係第四遮罩步驟。將一液晶層定位於第一電極與第二電極之間。替代地，可使用一雙色調遮罩來減小遮罩步驟之一數目。可在形成選擇線及第一電極時使用此雙色調遮罩。
可在僅兩個遮罩步驟之後完全形成AMNR裝置。此等非晶態金屬薄膜材料極平滑，因此其等係用來開始一製程之極佳材料，其中後續步驟在該等材料上建置一致表面。此等非晶態金屬薄膜通常係形成之第一層；然而，預想其他組態，如本發明中進一步描述。
從基板之一頂部表面至互連件之第二層級之一頂部表面的AMNR裝置之一總高度係約200奈米。此等係極薄、高效能裝置。此等AMNR裝置可包含於撓性顯示器中。
具有僅兩個主動區域之一AMNR裝置可能夠達成約5伏特之一臨限電壓，其中具有十二個主動區域之一裝置可能夠達成約30伏特之臨限電壓，其中各裝置具有穿隧絕緣體之一類似或相同厚度。
具有不同數目個主動區域之兩個AMNR裝置之間的臨限電壓關係為：VThreshold AMNR-X#2-VThreshold AMNR-X#1 *(nAMNR-X#2/nAMNR-X#1)
其中AMNR-X#1係第一AMNR裝置且AMNR-X#2係第二AMNR裝置 且n係主動區域之數目。
具有不同數目個主動區域之兩個AMNR裝置之間的電容關係為：CapacitanceAMNR-X#2-CapacitanceAMNR-X#1 *(nAMNR-X#1/nAMNR-X#2)其中AMNR-X#1係第一AMNR裝置且AMNR-X#2係第二AMNR裝置且n係主動區域之數目。
圖8D係使用不同處理技術形成的圖8A之垂直對準像素之一替代橫截面圖。特定言之，圖8D包含程序中之平坦化步驟使得層並非如其等在圖8B中般保形。圖8D係具有經平坦化層之通過圖8A之線A-A之一橫截面圖。
第一互連件806a及806c形成於玻璃層808上。穿隧絕緣體810形成於第一互連件上方且經平坦化以形成選定厚度。第二互連件812a、812b及選擇線814及電極816形成於經平坦化穿隧絕緣體810上。一介電質層813形成於第二互連件及選擇線上方且接著經平坦化。液晶層822係在介電質層813上。第二電極818形成於第二玻璃層824上且藉由一介電質層815環繞於側上以產生一頂部表面，該電極與該介電質之一頂部表面係共面的。
圖9包含具有含根據本發明形成之像素904之一陣列902之一螢幕901之一裝置900。該裝置可係包含一顯示器(諸如一電視機、一電腦、一行動電話、一平板電腦或包含像素之其他裝置)之任何電子裝置。
各像素904包含一紅色子像素906、一綠色子像素908及一藍色子像素910。一些實施例將包含一白色子像素912。子像素被繪示為具有一垂直對準組態；然而，預想任何組態使得使用具有至少一個主動區域之多個AMNR裝置形成子像素。所繪示組態包含各色彩之兩個AMNR裝置，其中各AMNR裝置包含六個主動區域。跨相鄰像素及子像素共用選擇線914 及916。頂部電極或第二電極918、920、922、924以行耦合至其他相鄰像素。
圖10A、圖10B及圖10C係根據本發明之像素或子像素之替代組態。圖10A係在一電極區域1006之一相同側上包含一第一選擇線1002及一第二選擇線1004之一像素組態1000。組態1000包含定位於第一選擇線及第二選擇線與電極區域1006之間的一第一AMNR裝置1008及一第二AMNR裝置1010。
第一AMNR裝置1008包含六個主動區域；然而，基於像素之電壓要求，預想有其他數目。藉由形成於一基板上、由四個導電部分重疊之三個非晶態金屬互連件1012來達成六個主動區域。四個導電部分包含一第一部分1014，其係來自第一選擇線1002之一延伸部。一第二部分1016與互連件1012之兩者重疊。一第三部分1018與互連件1012之兩者重疊且實質上與第二部分對準或平行。且一第四部分1020與互連件1012之一者重疊。
第四部分1020係一反轉U形狀，其中其亦與來自第二AMNR裝置1010之三個非晶態金屬互連件1022之一者重疊。第四部分1020亦透過一通孔1026耦合至電極區域中之一第一電極1024。一第二電極1025具有與第一電極之梳指互動之梳指。第二電極1025包含耦合至一陣列中之不同相鄰像素之一信號線1027。
第二AMNR 1010包含類似於第一AMNR 1008而配置之四個導電部分，其中第二選擇線1004包含與互連件1022之一者重疊之一部分1028。第一選擇線1002包含一耦合部分1030，其允許第一選擇線實體地避開第二選擇線之部分1028以防止短路。此組態可用於垂直對準或平面內切換 組態。
圖10B係與垂直對準相容之一組態1040，其中一第一AMNR裝置1042及第二AMNR裝置1044形成有類似於圖10A中之組態之一組態，使得兩個選擇線在像素之一相同側上。在此組態中，相對於梳指狀，第一電極1046及第二電極1048係實心的。此組態包含AMNR裝置之第一層係一非晶態金屬薄膜，第二層係一穿隧氧化物，且第三層係不同於一像素窗之一材料。
圖10C係包含類似於圖10A而形成之一第一AMNR裝置1062及第二AMNR裝置1064之一組態1060。一第一電極1066及一第二電極1068係梳指狀的且藉由第一AMNR裝置及第二AMNR裝置與選擇線1070、1072分離。此組態包含一電容器1074。AMNR裝置包含第一互連件層(下電極)、穿隧氧化物及第二互連件層(上電極)。電容器可形成有與上電極對準之下電極。如上文所述，通常下電極歸因於其等物理性質而為非晶態金屬薄膜。
圖11係形成於一AMNR裝置1100中之一接觸件1110之一增強圖，該接觸件係結合本發明之一替代實施例而形成。此接觸件可用於任何類型之AMNR裝置中，包含具有兩個主動區域或兩個以上主動區域之裝置。此接觸件1110係結合形成於一基板1102上之一AMNR裝置1100而形成。一下電極1106形成於基板上。一第一穿隧絕緣體1104形成於下電極上且在此實施例中係保形的。一第二絕緣體1108形成於第一絕緣體1104上。一通孔形成於第二絕緣體上中且填充有一導電材料以形成接觸件1110。一上電極1112形成於通孔及第二絕緣體上以達成重疊以形成一主動區域。此提供用於穿隧接面之接觸通孔使得穿隧接面之一區域小於下電極及上電極之重 疊之一區域。
若下電極係非晶態金屬薄膜，則上電極可係任何合適導電膜。若下電極並非一非晶態金屬薄膜，則上電極係一非晶態金屬薄膜。
第二絕緣體1108可係一有機彩色濾光片材料、一有機非彩色濾光片障壁，或一無機障壁。
圖12係用來形成圖11之接觸件1110之一程序1200之一流程圖。在步驟1202，形成下電極或互連件。在步驟1204，形成第一絕緣體。在步驟1206，於第一絕緣體上形成第二絕緣體。在步驟1207，於第二絕緣體中形成通孔。在步驟1208，形成上電極並將其耦合至通孔。此程序允許與主動區域相關聯之一區域之精確選擇，此係因為可選擇通孔之尺寸。在除通孔以外之所有位置中，第二絕緣體隔離下電極及上電極。第二絕緣體可係一彩色濾光片，其允許一彩色濾光片被併入至底板中。
圖13係具有根據本發明之一實施例之一共用選擇線佈局之複數個子像素之一俯視圖。一第一子像素1300經定位於一第二子像素1302與一第三子像素1304之間。各子像素需要兩個選擇線。第一子像素1300具有與第二子像素1302共用之一第一選擇線1306及與第三子像素1304共用之一第二選擇線1308。
圖14係具有經整合於像素內之一儲存電容器1402之一平面內切換像素組態1400之一示意圖。儲存電容器1402係與可根據本發明之各項實施例形成之一平面內切換(IPS)電容器1404並聯。儲存電容器及IPS電容器經耦合於一資料線1406與一節點1408(其介於兩個AMNR裝置1410與1412之間)之間。兩個AMNR裝置經耦合於一第一選擇線1414與一第二選擇線1416之間。如下文更詳細描述，儲存電容器可係形成於資料線下方，以 使此裝置保持極緊密。
圖15A至圖15C係圖14之一平面內切換像素組態1400之一實施例之俯視圖及橫截面圖。圖16係用來形成圖15A至圖15C之組態之一程序之一流程圖。在步驟1602，於一基板1518上形成下電極或互連件1502a至1502f。此等下電極係由一非晶態金屬形成。在步驟1604，形成一第一絕緣體1516。在步驟1606，形成上電極或互連件1508a至1508d。在此步驟中，形成選擇線1504及1506以及儲存電容器1402之一第一電極1512。
在步驟1608，形成一第二絕緣體1517。在步驟1610，於第二絕緣體層1517中形成至上電極(視需要)之一接觸通孔1519，諸如圖15B。在步驟1612，形成第一電極1514及第二電極1515，其等係在一相同平面中，且在一些實施例中具有梳指狀特徵。在此步驟中亦形成一資料線1510以及儲存電容器之一第二電極(相同於資料線)。在此實施例中，儲存電容器經耦合至介於選擇線1506與第一電極及第二電極之間之一第一AMNR裝置1500。儲存電容器亦經耦合至介於選擇線1504與第一電極及第二電極之間之一第二AMNR裝置。儲存電容器之兩個部分係與非晶態金屬互連件之一者重疊且形成作為AMNR裝置之部分之主動區域的延伸部。在其他組態中，相對於互連件及儲存電容器之一部分之一直接重疊，儲存電容器可透過一通孔耦合至一互連件。
圖17A至圖17B係本發明之一平面內切換像素組態1700之一實施例之俯視圖及橫截面圖。圖18係用來形成圖17A至圖17B之組態1700之一程序1800之一流程圖。在步驟1802，形成一非晶態金屬之下電極1702及一儲存電容器1706之一下電極1704。
在步驟1804，形成一第一穿隧絕緣體1708。在步驟1806，形成 AMNR裝置之選擇線1710、1712及上電極1714。在步驟1808，形成一第二絕緣體1716。此第二絕緣體係選擇線與資料線之間之一介電質層。
在步驟1810，形成接觸通孔1718、1720。在步驟1812，形成平面內切換電極1722、1724以及資料線1726，資料線1726之各者經耦合至各自接觸通孔。
非晶態金屬層可係經沈積、圖案化及蝕刻以提供通常為矩形之一選定形狀的鈦鋁。此等經形成為薄膜，其等給定良好步階覆蓋，具有較平滑表面，且促進更可控制且均勻的福勒-諾德漢操作。
穿隧絕緣體可係氧化鋁。此絕緣體影響AMNR裝置之RC特性。此絕緣體之一厚度直接影響操作電壓及穿隧行為。上電極或第二互連件亦可係鈦鋁。
本發明之一AMNR裝置包含兩個端子且包含至少一三層結構。此等裝置可併入於顯示器中以使其等更輕且更快。此等AMNR裝置可包含於一撓性顯示器中。由於此等將極輕，故此等可係穿戴式顯示器。三個層包含：一非晶態金屬層，其在一基板上；一穿隧絕緣體(例如，氧化物層)，其在非晶態金屬層上方；及一導電層，其形成於氧化物之頂部上。非晶態金屬層可被視為一下電極且導電層可被視為上電極。為了具有兩個主動區域，存在一個非晶態金屬層及導電層之兩個電極。
當在兩個頂部導電互連件或指狀物之間施加一電壓時，一穿隧電流從頂部互連件流動通過下伏非晶態金屬層且向上返回至頂部互連件。藉由修改金屬電極相對於彼此之圖案且因此變更重疊區域，可調整AMNR電阻之I-V效能特性而不修改絕緣體。
在一實施例中，三層AMNR結構之金屬層經圖案化以產生數個重疊 電極使得形成兩個以上主動區域(n>2)。
在一實施例中，三層AMNR結構之金屬層經反轉使得上金屬層而非下金屬層係由非晶態金屬材料製成。
在一實施例中，AMNR電阻之一非共面類型具有一五層結構而非一三層結構。五層結構包含藉由金屬氧化物穿隧絕緣體層分離之三個圖案化金屬電極之一堆疊：一下電極、一中間電極及一上電極。中間電極係由一非晶態金屬薄膜製成。下電極及上電極係由具有一組分之金屬薄膜製成，該組分係非晶態金屬、結晶金屬或一透明導電氧化物(TCO)。電極彼此重疊以形成兩個或更多個主動區域(n2)。
由於可將此等裝置製成極有效，諸如覆蓋一像素窗區域之13%及16%之範圍，此將使像素窗區域之84%及87%之範圍敞開以供光穿過。與一些電流技術相比，此僅允許像素窗區域之約50%使光通過。
本發明尤其係關於一種製成一電子電阻之方法，其包含：在一玻璃基板上形成一第一導電層，該第一導電層由一非晶態金屬製成；圖案化該第一導電層以形成一或多個下電極；在該等下電極之頂部上形成一第一絕緣體；在該絕緣體之頂部上形成一第二導電層；及圖案化該第二導電層以產生一或多個上電極，以便形成至少三個主動區域，其中該等上電極之選定部分與該等下電極之選定部分重疊。
本發明之另一實施例包含一種電子電阻，其包含：一玻璃基板；複數個下電極，其等在該基板上，該等下電極由一非晶態金屬製成；一絕緣體，其在該等下電極之頂部上；及複數個上電極，其等在該絕緣體之頂部上，該等上電極與該等下電極之至少三個單獨區域重疊。
本發明之另一實施例包含一種製成一電子電阻之方法，其包含：在 一玻璃基板上形成一或多個下電極；在該等下電極之頂部上形成一絕緣體；在該絕緣體之頂部上形成一非晶態金屬層；及圖案化該非晶態金屬層以形成上電極以便產生兩個或更多個主動區域，在該等主動區域處該等上電極之選定部分與該等下電極重疊。
本發明之另一實施例包含一種製成一電子電阻之方法，其包含：在一玻璃基板上形成一下電極；在該第一電極之頂部上形成一第一絕緣體；在該絕緣體之頂部上形成一中間電極，該中間電極由一非晶態金屬製成；及圖案化該中間電極以產生主動區域，其中該中間電極之選定部分與該下電極重疊。該方法包含：在該中間電極上形成一第二絕緣體；在該第二絕緣體上形成一上電極；及圖案化該上電極以產生非共面主動區域，其中該上電極之選定部分與該中間電極之部分重疊。該方法包含圖案化該等電極以產生至少三個主動區域，該等電極之至少兩者在該等主動區域處重疊。該方法包含藉由更改該等電極之圖案化來調整該電子電阻之效能。該第一絕緣體具有一第一絕緣體厚度，該第二絕緣體具有一第二絕緣體厚度，且控制該電子電阻之效能無需調整該第一絕緣體厚度或該第二絕緣體厚度。
本發明之另一實施例包含一種電子裝置，其包含：一玻璃基板；一第一電極，其形成於該玻璃基板上；一第二電極，其在該第一電極之頂部上且藉由一第一重疊區域與該第一電極部分重疊，該第一電極及該第二電極藉由一第一絕緣層垂直隔開；及一第三電極，其在該第二電極之頂部上且藉由一第二重疊區域與該第二電極部分重疊，該第二電極及該第三電極藉由一第二絕緣層垂直隔開。該電子裝置在操作中包含一電容；且該裝置之臨限電壓可藉由更改該第一重疊區域及該第二重疊區域來調諧。該第一電極及該第三電極包含一非晶態金屬、一結晶金屬或一透明導電氧化物之 一或多者。該電子裝置係具有對稱非線性電流-電壓特性之一非晶態金屬薄膜電阻。該等電極之一或多者係由Zr55Cu30Al10Ni5製成。該等絕緣體之一或多者包含一金屬氧化物。
本發明之另一實施例包含一種電子裝置，其包含：一基板；一下電極，其形成於該基板上；一上電極，其在該下電極之頂部上且藉由一第一重疊區域與該下電極部分重疊，該上電極由一非晶態金屬薄膜製成；及一金屬氧化物絕緣層，其使該上電極與該下電極分離，該電子裝置在操作中時展現對稱非線性電流-電壓特性。
一種裝置，其包含：一基板；一第一非晶態金屬薄膜互連件，其在該基板上、具有一第一端及一第二端；一第二非晶態金屬薄膜互連件，其具有一第一端及一第二端，該第二非晶態金屬薄膜互連件之該第一端係在該第一非晶態金屬薄膜互連件之該第一端上方且與該第一非晶態金屬薄膜互連件之該第一端重疊；及一第三非晶態金屬薄膜互連件，其具有一第一端及一第二端，該第三非晶態金屬薄膜互連件之該第一端係在該第二非晶態金屬薄膜互連件之該第二端上方且與該第二非晶態金屬薄膜互連件之該第二端重疊。
該第一非晶態金屬薄膜互連件之該第二端係一第一端子且該第三非晶態金屬薄膜互連件之該第二端係一第二端子。
該裝置包含：一第四非晶態金屬薄膜互連件，其在該基板上、具有一第一端及一第二端；一第五非晶態金屬薄膜互連件，其具有一第一端及一第二端，該第五非晶態金屬薄膜互連件之該第一端係在該第四非晶態金屬薄膜互連件之該第一端上方且與該第四非晶態金屬薄膜互連件之該第一端重疊；及一第六非晶態金屬薄膜互連件，其具有一第一端及一第二端， 該第六非晶態金屬薄膜互連件之該第一端係在該第三非晶態金屬薄膜互連件之該第二端上方且與該第三非晶態金屬薄膜互連件之該第二端重疊。
該裝置包含一第一電極及一第二電極，其中該第一非晶態金屬薄膜互連件、該第二非晶態金屬薄膜互連件及該第三非晶態金屬薄膜互連件係一第一群組，且該第四非晶態金屬薄膜互連件、該第五非晶態金屬薄膜互連件及該第六非晶態金屬薄膜互連件係一第二群組，該第一電極及該第二電極係在該第一群組與該第二群組之間。
該第四非晶態金屬薄膜互連件之該第二端係一第三端子且該第六非晶態金屬薄膜互連件之該第二端係一第四端子。
該裝置包含一第一電極及一第二電極以及一第一資料線及一第二資料線，該第一資料線耦合至該第一端子，該第一電極耦合於該第二端子與該第三端子之間，且該第二資料線耦合至該第四端子。
一種系統，其包括：一第一玻璃層；一第一及第二非晶態金屬薄膜裝置，其在該第一玻璃層上；一第一電極，其在該第一玻璃層上，該第一電極耦合於該第一非晶態金屬薄膜裝置與該第二非晶態金屬薄膜裝置之間；一第二電極；及一第二玻璃層，該第二電極在該第二玻璃層上。
該系統進一步包括定位於該第一電極與該第二電極之間的一液晶層。
該等第一及第二非晶態金屬薄膜裝置各包含：一第一非晶態金屬薄膜互連件；一第二非晶態金屬薄膜互連件；及一第三非晶態金屬薄膜互連件。
該等第一、第二及第三非晶態金屬薄膜互連件形成於該第一玻璃層上且一穿隧氧化物形成於該等第一、第二及第三非晶態金屬薄膜互連件 上。
該等第一及第二非晶態金屬薄膜裝置各包含：一信號線，其與該第一非晶態金屬薄膜互連件重疊；一第一導電互連件，其與該第一非晶態金屬薄膜互連件及該第二非晶態金屬薄膜互連件重疊；一第二導電互連件，其與該第二非晶態金屬薄膜互連件及該第三非晶態金屬薄膜互連件重疊，該第一電極亦與該第三非晶態金屬薄膜互連件重疊。
該等第一及第二導電互連件係一非晶態金屬薄膜。
該第一非晶態金屬薄膜裝置之該信號線及該第二非晶態金屬薄膜裝置之該信號線藉由該等第一及第二非晶態金屬薄膜裝置與該第一電極及該第二電極分離。
該第一非晶態金屬薄膜裝置之該信號線及該第二非晶態金屬薄膜裝置之該信號線藉由該等第一及第二非晶態金屬薄膜裝置以及該等第一及第二電極彼此分離。
一種裝置，其包含：一基板；一非晶態金屬薄膜互連件，其在該基板上；一第一穿隧絕緣體，其在該非晶態金屬薄膜互連件上；一第二絕緣體，其在該第一穿隧絕緣體上；一第一導電通孔，其通過該第二絕緣體；一導電互連件，其在該第二絕緣體上且耦合至該第一導電通孔。
該第二絕緣體係一彩色濾光片。
該第二絕緣體係一有機彩色濾光片材料。
該第二絕緣體係一有機非彩色濾光片障壁。
該第二絕緣體係一無機障壁。
上文描述之各項實施例可經組合以提供進一步實施例。若需要，實施例之態樣可經修改以採用各種專利、申請案及公開案之概念以提供又進 一步實施例。
鑑於本文中提呈之[實施方式]，可對實施例進行此等及其他變更。大體言之，在下文發明專利申請範圍中，所使用之術語不應被解釋為將發明專利申請範圍限於本說明書及發明專利申請範圍中揭示之特定實施例，而應被解釋為包含所有可能實施例以及此等發明專利申請範圍含括之等效物之全範疇。據此，發明專利申請範圍不受限於本發明。

Claims (37)

  1. 一種微電子裝置，其包括：一基板；一第一非晶態金屬薄膜互連件，其係在該基板上、具有一第一端及一第二端；一第二非晶態金屬薄膜互連件，其具有一第一端及一第二端，該第二非晶態金屬薄膜互連件之該第一端係在該第一非晶態金屬薄膜互連件之該第一端上方，且與該第一非晶態金屬薄膜互連件之該第一端重疊；一第三非晶態金屬薄膜互連件，其具有一第一端及一第二端，該第三非晶態金屬薄膜互連件之該第一端係在該第二非晶態金屬薄膜互連件之該第二端上方，且與該第二非晶態金屬薄膜互連件之該第二端重疊；一第四非晶態金屬薄膜互連件，其係在該基板上、具有一第一端及一第二端；一第五非晶態金屬薄膜互連件，其具有一第一端及一第二端，該第五非晶態金屬薄膜互連件之該第一端係在該第四非晶態金屬薄膜互連件之該第一端上方，且與該第四非晶態金屬薄膜互連件之該第一端重疊；及一第六非晶態金屬薄膜互連件，其具有一第一端及一第二端，該第六非晶態金屬薄膜互連件之該第一端係在該第三非晶態金屬薄膜互連件之該第二端上方，且與該第三非晶態金屬薄膜互連件之該第二端重疊；及一第一電極及一第二電極，其中該等第一、第二及第三非晶態金屬薄膜互連件係一第一群組，且該等第四、第五及第六非晶態金屬薄膜互連件係一第二群組，該第一電極及該第二電極係在該第一群組與該第二群組之間。
  2. 如請求項1之微電子裝置，其中該第一非晶態金屬薄膜互連件之該第二端係一第一端子，且該第三非晶態金屬薄膜互連件之該第二端係一第二端子。
  3. 如請求項1之微電子裝置，其中該第四非晶態金屬薄膜互連件之該第二端係一第三端子，且該第六非晶態金屬薄膜互連件之該第二端係一第四端子。
  4. 如請求項3之微電子裝置，進一步包括一第一資料線及一第二資料線，該第一資料線經耦合至該第一端子，該第一電極經耦合於該第二端子與該第三端子之間，且該第二資料線經耦合至該第四端子。
  5. 一種用於顯示之系統，其包括：一第一玻璃層；一第一及第二非晶態金屬薄膜裝置，其在該第一玻璃層上；一第一電極，其在該第一玻璃層上，該第一電極經耦合於該第一非晶態金屬薄膜裝置與該第二非晶態金屬薄膜裝置之間；一第二電極；及一第二玻璃層，該第二電極係在該第二玻璃層上。
  6. 如請求項5之系統，進一步包括經定位於該第一電極與該第二電極之間之一液晶層。
  7. 如請求項5之系統，其中該等第一及第二非晶態金屬薄膜裝置各包含：一第一非晶態金屬薄膜互連件；一第二非晶態金屬薄膜互連件；及一第三非晶態金屬薄膜互連件。
  8. 如請求項7之系統，其中該等第一、第二及第三非晶態金屬薄膜互連件係形成於該第一玻璃層上，且一穿隧氧化物係形成於該等第一、第二及第三非晶態金屬薄膜互連件上。
  9. 如請求項8之系統，其中該等第一及第二非晶態金屬薄膜裝置各包含：一信號線，其與該第一非晶態金屬薄膜互連件重疊；一第一導電互連件，其與該第一非晶態金屬薄膜互連件及該第二非晶態金屬薄膜互連件重疊；一第二導電互連件，其與該第二非晶態金屬薄膜互連件及該第三非晶態金屬薄膜互連件重疊，該第一電極亦與該第三非晶態金屬薄膜互連件重疊。
  10. 如請求項9之系統，其中該第一導電互連件及該第二導電互連件係一非晶態金屬薄膜。
  11. 如請求項9之系統，其中該第一非晶態金屬薄膜裝置之該信號線及該第二非晶態金屬薄膜裝置之該信號線係藉由該等第一及第二非晶態金屬薄膜裝置而與該第一電極及該第二電極分離。
  12. 如請求項9之系統，其中該第一非晶態金屬薄膜裝置之該信號線及該第二非晶態金屬薄膜裝置之該信號線係藉由該等第一及第二非晶態金屬薄膜裝置以及該等第一及第二電極而彼此分離。
  13. 一種微電子裝置，其包括：一基板；一非晶態金屬薄膜互連件，其在該基板上；一第一穿隧絕緣體，其在該非晶態金屬薄膜互連件上；一第二絕緣體，其在該第一穿隧絕緣體上；一第一導電通孔，其通過該第二絕緣體；一導電互連件，其在該第二絕緣體上且經耦合至該第一導電通孔。
  14. 如請求項13之微電子裝置，其中該第二絕緣體係一彩色濾光片。
  15. 如請求項13之微電子裝置，其中該第二絕緣體係一有機彩色濾光片材料。
  16. 如請求項13之微電子裝置，其中該第二絕緣體係一有機非彩色濾光片障壁。
  17. 如請求項13之微電子裝置，其中該第二絕緣體係一無機障壁。
  18. 一種微電子裝置，其包括：一基板；一第一、第二及第三非晶態金屬薄膜互連件，其在該基板上；一第一導電互連件，其與該第一非晶態金屬薄膜互連件及該第二非晶態金屬薄膜互連件重疊；一第二導電互連件，其與該第二非晶態金屬薄膜互連件及該第三非晶態金屬薄膜互連件重疊；一第一端子，其與該第一非晶態金屬薄膜互連件重疊；一第二端子，其與該第三非晶態金屬薄膜互連件重疊。
  19. 如請求項18之微電子裝置，進一步包括：一穿隧絕緣體，其係在該第一非晶態金屬薄膜互連件、該第二非晶態金屬薄膜互連件及該第三非晶態金屬薄膜互連件與該等第一及第二導電互連件之間，該穿隧絕緣體係在該第一非晶態金屬薄膜互連件、該第二非晶態金屬薄膜互連件及該第三非晶態金屬薄膜互連件與該等第一及第二端子之間。
  20. 如請求項18或19之微電子裝置，進一步包括：一第一主動區域，其係在該第一非晶態金屬薄膜互連件與該第一端子之間；一第二主動區域，其係在該第一非晶態金屬薄膜互連件與該第一導電互連件之間；一第三主動區域，其係在該第二非晶態金屬薄膜互連件與該第一導電互連件之間；一第四主動區域，其係在該第二非晶態金屬薄膜互連件與該第二導電互連件之間；一第五主動區域，其係在該第三非晶態金屬薄膜互連件與該第二導電互連件之間；及一第六主動區域，其係在該第三非晶態金屬薄膜互連件與該第二端子之間。
  21. 一種微電子裝置，其包括：一基板；一第一及第二導電互連件，其在該基板上；一穿隧絕緣體，其在該第一及第二導電互連件上；及一第一非晶態金屬薄膜互連件，其在該穿隧絕緣體以及該等第一及第二導電互連件上。
  22. 如請求項21之微電子裝置，其中該等第一及第二導電互連件係一非晶態金屬薄膜。
  23. 如請求項21或22之微電子裝置，進一步包括：一第二及第三非晶態金屬薄膜互連件，其在該穿隧絕緣體上，該第二非晶態金屬薄膜互連件與該第一導電互連件重疊，且該第三非晶態金屬薄膜互連件與該第二導電互連件重疊。
  24. 如請求項21之微電子裝置，進一步包括：一第一端子及一第二端子，其等係透過該第一非晶態金屬薄膜互連件耦合至該等第一及第二導電互連件。
  25. 如請求項24之微電子裝置，其中該第一端子與該第二非晶態金屬薄膜互連件重疊，且該第二端子與該第三非晶態金屬薄膜互連件重疊。
  26. 一種微電子裝置，其包括：一基板；一第一非晶態金屬薄膜裝置，其具有至少一個主動區域；一第二非晶態金屬薄膜裝置，其具有至少一個主動區域；一第一電極，其係形成於該基板上且經耦合至該第一非晶態金屬薄膜裝置及該第二非晶態金屬薄膜裝置；一第二電極，其係與該第一電極對準。
  27. 如請求項26之微電子裝置，其中該第二電極及該第一電極係在該基板上，經定位於該等第一及第二非晶態金屬薄膜裝置上方。
  28. 如請求項26之微電子裝置，進一步包括該等第一及第二電極上之一玻璃層，其中該第二電極係形成於該玻璃層上。
  29. 如請求項26至28中任一項之微電子裝置，其中該等第一及第二金屬薄膜裝置之各者包含一第一及第一導電互連件及第二導電互連件。
  30. 如請求項29之微電子裝置，其中該第一金屬薄膜裝置及該第二金屬薄膜裝置之各者包含一第二及第三金屬薄膜互連件。
  31. 如請求項26之微電子裝置，其中該等第一及第二電極包含朝向彼此延伸以電容式地互動之梳指。
  32. 一種用於形成一微電子裝置之方法，其包括：藉由下列步驟來形成一第一非晶態金屬薄膜裝置：在一基板上形成一第一非晶態金屬薄膜互連件；在該基板上形成第一及第二導電互連件；在該第一非晶態金屬薄膜互連件與該第一導電互連件之間形成一第一主動區域；及在該第一非晶態金屬薄膜互連件與該第二導電互連件之間形成一第二主動區域；藉由下列步驟來形成一第二非晶態金屬薄膜裝置：在一基板上形成一第二非晶態金屬薄膜互連件；在該基板上形成第三及第四導電互連件；在該第二非晶態金屬薄膜互連件與該第三導電互連件之間形成一第三主動區域；及在該第二非晶態金屬薄膜互連件與該第四導電互連件之間形成一第四主動區域；及形成第一電極及第二電極，以及將該第一電極耦合於該第一非晶態金屬薄膜裝置與該第二非晶態金屬薄膜裝置之間。
  33. 如請求項32之方法，其中形成該第一非晶態金屬薄膜互連件發生於在該基板上形成該等第一及第二導電互連件之後。
  34. 如請求項32或33之方法，進一步包括在該第一非晶態金屬薄膜互連件與該等第一及第二導電互連件之間形成一穿隧絕緣體。
  35. 如請求項32之方法，進一步包括形成一儲存電容器。
  36. 一種用於形成一微電子裝置之方法，其包括：在一基板上形成一第一非晶態金屬薄膜互連件；在該非晶態金屬薄膜互連件上形成一第一穿隧絕緣體；在該第一穿隧絕緣體上形成一第二絕緣體；形成通過該第二絕緣體之一第一導電通孔；在該第二絕緣體上形成一第一導電互連件，且將該第一導電互連件耦合至該第一導電通孔。
  37. 如請求項36之方法，進一步包括：在該基板上形成一第二非晶態金屬薄膜互連件，該第一導電互連件與該第一非晶態金屬薄膜互連件及該第二非晶態金屬薄膜互連件重疊；形成通過該第二絕緣體之一第二導電通孔；透過該第二導電通孔，將該第一導電互連件耦合至該第二非晶態金屬薄膜互連件。
TW105133125A 2015-10-13 2016-10-13 微電子裝置、用於顯示之系統及形成微電子裝置之方法 TWI669782B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562241038P 2015-10-13 2015-10-13
US62/241,038 2015-10-13

Publications (2)

Publication Number Publication Date
TW201729341A TW201729341A (zh) 2017-08-16
TWI669782B true TWI669782B (zh) 2019-08-21

Family

ID=58518565

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133125A TWI669782B (zh) 2015-10-13 2016-10-13 微電子裝置、用於顯示之系統及形成微電子裝置之方法

Country Status (6)

Country Link
US (4) US10438841B2 (zh)
JP (2) JP6692439B2 (zh)
KR (1) KR102147141B1 (zh)
CN (1) CN108352358B (zh)
TW (1) TWI669782B (zh)
WO (1) WO2017066332A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438841B2 (en) 2015-10-13 2019-10-08 Amorphyx, Inc. Amorphous metal thin film nonlinear resistor
US10672898B2 (en) 2016-07-07 2020-06-02 Amorphyx, Incorporated Amorphous metal hot electron transistor
US10503077B2 (en) 2017-11-07 2019-12-10 International Business Machines Corporation Shadow mask area correction for tunnel junctions
CN111919302A (zh) 2018-03-30 2020-11-10 非结晶公司 非晶金属薄膜晶体管
US11741913B2 (en) 2018-12-07 2023-08-29 Amorphyx, Incorporated Methods and circuits for diode-based display backplanes and electronic displays
US20230232663A1 (en) * 2020-06-12 2023-07-20 Amorphyx, Incorporated Circuits including non-linear components for electronic devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030161181A1 (en) * 2002-01-16 2003-08-28 Kabushiki Kaisha Toshiba Magnetic memory
US20060028591A1 (en) * 1999-07-13 2006-02-09 Dong-Gyu Kim Liquid crystal display
US20100298005A1 (en) * 2009-05-19 2010-11-25 Qualcomm Incorporated Minimizing interference to non-associated users
TW201432735A (zh) * 2012-11-12 2014-08-16 Oregon State 非晶態金屬薄膜非線性電阻器
US20150055047A1 (en) * 2013-08-26 2015-02-26 Apple Inc. Liquid Crystal Displays with Oxide-Based Thin-Film Transistors

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137828A (ja) * 1988-11-18 1990-05-28 Seiko Instr Inc 電気光学装置の入力保護装置
JPH0750697B2 (ja) 1989-02-20 1995-05-31 株式会社東芝 半導体装置の製造方法
EP0434627A3 (en) * 1989-12-18 1991-10-23 Ois Optical Imaging Systems, Inc. Balanced drive symmetric mim diode configuration for liquid crystal displays and method of operating same
US5212537A (en) 1990-07-12 1993-05-18 Applied Materials, Inc. Calibration technique for monochromators and spectrophotometers
JPH05102147A (ja) 1991-10-07 1993-04-23 Sony Corp アモルフアス金属の形成方法及びアモルフアス金属膜を有する半導体装置
GB2306747B (en) 1994-07-14 1998-07-01 Citizen Watch Co Ltd Liquid crystal display and method of manufacturing the same
JPH1084146A (ja) 1996-09-06 1998-03-31 Sharp Corp 非線形抵抗素子およびその製造方法
JP3193973B2 (ja) 1997-07-03 2001-07-30 松下電器産業株式会社 容量素子およびその製造方法
JPH11305267A (ja) 1998-04-23 1999-11-05 Seiko Epson Corp アクティブマトリクス基板およびその製造方法ならびに液晶パネルおよびそれを用いた電子機器
US6657230B1 (en) 1998-11-30 2003-12-02 Seiko Epson Corporation Electro-optical device having a symmetrically located contact hole and method of producing the same
JP4019600B2 (ja) * 1998-11-30 2007-12-12 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
EP1261241A1 (en) * 2001-05-17 2002-11-27 Shipley Co. L.L.C. Resistor and printed wiring board embedding those resistor
US7173275B2 (en) 2001-05-21 2007-02-06 Regents Of The University Of Colorado Thin-film transistors based on tunneling structures and applications
US6980468B1 (en) * 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
CN100412672C (zh) * 2005-09-14 2008-08-20 友达光电股份有限公司 薄膜二极管液晶显示器面板
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
WO2007102214A1 (ja) * 2006-03-08 2007-09-13 Fujitsu Limited 半導体装置及びその製造方法
JP2008004588A (ja) * 2006-06-20 2008-01-10 Epson Imaging Devices Corp 非線形素子の製造方法、非線形素子および電気光学装置
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP4545780B2 (ja) * 2007-07-09 2010-09-15 株式会社 日立ディスプレイズ 有機発光表示装置の製造方法
JP2009130167A (ja) 2007-11-26 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法
US9306078B2 (en) 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
JP2010123338A (ja) 2008-11-18 2010-06-03 Canon Inc 画像表示装置
US8436337B2 (en) * 2009-05-12 2013-05-07 The State of Oregon Acting By and Through The State Board of Higher Education on Behalf of Oregon State Unitiversity Amorphous multi-component metallic thin films for electronic devices
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
KR102023128B1 (ko) 2009-10-21 2019-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
WO2011065198A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
US20140302310A1 (en) 2011-03-18 2014-10-09 The State of Oregon Acting by and Through the State Board of Higher Education on Behalf of Or... Amorphous multi-component metal/metal oxide nanolaminate metamaterials and devices based thereon
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103594521B (zh) 2012-08-17 2017-03-01 瀚宇彩晶股份有限公司 半导体元件
CN104022044B (zh) * 2013-03-01 2017-05-10 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
KR102101407B1 (ko) * 2013-03-14 2020-04-16 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
CN103268891B (zh) 2013-03-28 2016-08-10 北京京东方光电科技有限公司 一种薄膜晶体管、非晶硅平板探测基板及制备方法
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9876183B2 (en) 2015-01-30 2018-01-23 Northwestern University Charge-transporting metal oxide-polymer blend thin films
US10020354B2 (en) 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
WO2017019420A1 (en) 2015-07-24 2017-02-02 Oregon State University In-plane switching liquid crystal display backplane using amorphous metal non-linear resistors as active sub-pixel devices
US10438841B2 (en) 2015-10-13 2019-10-08 Amorphyx, Inc. Amorphous metal thin film nonlinear resistor
KR20170087574A (ko) 2016-01-20 2017-07-31 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US10672898B2 (en) 2016-07-07 2020-06-02 Amorphyx, Incorporated Amorphous metal hot electron transistor
US20180061867A1 (en) 2016-08-31 2018-03-01 Apple Inc. Methods of protecting semiconductor oxide channel in hybrid tft process flow
KR102071145B1 (ko) 2017-09-18 2020-01-29 고려대학교 세종산학협력단 스트레쳐블 다중모드 센서 및 그 제조 방법
KR101934026B1 (ko) 2017-09-21 2018-12-31 고려대학교 세종산학협력단 비정질 금속층을 포함하는 전극 또는 배선을 포함하는 유연 디스플레이 소자 및 이의 제조방법
CN111919302A (zh) 2018-03-30 2020-11-10 非结晶公司 非晶金属薄膜晶体管
US11741913B2 (en) 2018-12-07 2023-08-29 Amorphyx, Incorporated Methods and circuits for diode-based display backplanes and electronic displays

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060028591A1 (en) * 1999-07-13 2006-02-09 Dong-Gyu Kim Liquid crystal display
US20030161181A1 (en) * 2002-01-16 2003-08-28 Kabushiki Kaisha Toshiba Magnetic memory
US20100298005A1 (en) * 2009-05-19 2010-11-25 Qualcomm Incorporated Minimizing interference to non-associated users
TW201432735A (zh) * 2012-11-12 2014-08-16 Oregon State 非晶態金屬薄膜非線性電阻器
US20150055047A1 (en) * 2013-08-26 2015-02-26 Apple Inc. Liquid Crystal Displays with Oxide-Based Thin-Film Transistors

Also Published As

Publication number Publication date
US11610809B2 (en) 2023-03-21
KR20180054924A (ko) 2018-05-24
JP7093803B2 (ja) 2022-06-30
US10971392B2 (en) 2021-04-06
US20190385895A1 (en) 2019-12-19
US20210151346A1 (en) 2021-05-20
TW201729341A (zh) 2017-08-16
JP2018537865A (ja) 2018-12-20
US20180308744A1 (en) 2018-10-25
KR102147141B1 (ko) 2020-08-25
WO2017066332A1 (en) 2017-04-20
US20190385894A1 (en) 2019-12-19
CN108352358A (zh) 2018-07-31
CN108352358B (zh) 2022-07-26
JP6692439B2 (ja) 2020-05-13
US10777448B2 (en) 2020-09-15
JP2020145437A (ja) 2020-09-10
US10438841B2 (en) 2019-10-08

Similar Documents

Publication Publication Date Title
TWI669782B (zh) 微電子裝置、用於顯示之系統及形成微電子裝置之方法
CN104885251B (zh) 透明的有机发光显示装置及其制造方法
CN104517996B (zh) 显示装置及其制造方法
CN103456742B (zh) 一种阵列基板及其制作方法、显示装置
TWI317557B (en) Liquid crystal display device and method for manufacturing the same
CN102983151A (zh) 有机发光显示装置及其制造方法
CN104090401B (zh) 阵列基板及其制备方法、显示装置
WO2022011749A1 (zh) 触控显示装置
CN114730800B (zh) 像素阵列及显示装置
US11183585B2 (en) Amorphous metal thin film transistors
CN100550399C (zh) 薄膜晶体管衬底、薄膜晶体管的制造方法以及显示装置
WO2021227040A1 (zh) 显示基板及其制备方法、显示装置
US20210376046A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
CN110192282A (zh) 显示基板、显示设备和制造显示基板的方法
CN111258140A (zh) 一种显示基板、显示面板及显示装置
WO2022047800A1 (zh) 触控面板及其制备方法、显示装置
EP2856251A1 (en) Mask level reduction for mofet
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
CN104298020A (zh) 应用于ads显示装置中的阵列基板
CN104637957B (zh) 一种阵列基板及其制作方法、显示面板及显示装置
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
CN116888737A (zh) 阵列基板及其制备方法和显示面板
CN109643194A (zh) 触控基板、触控显示设备、以及制造触控基板的方法