JP7093803B2 - アモルファス金属薄膜非線形抵抗 - Google Patents

アモルファス金属薄膜非線形抵抗 Download PDF

Info

Publication number
JP7093803B2
JP7093803B2 JP2020072315A JP2020072315A JP7093803B2 JP 7093803 B2 JP7093803 B2 JP 7093803B2 JP 2020072315 A JP2020072315 A JP 2020072315A JP 2020072315 A JP2020072315 A JP 2020072315A JP 7093803 B2 JP7093803 B2 JP 7093803B2
Authority
JP
Japan
Prior art keywords
thin film
amorphous metal
metal thin
interconnects
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020072315A
Other languages
English (en)
Other versions
JP2020145437A (ja
Inventor
ミューア，シーン，ウイリアム
Original Assignee
アモルフィックス・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アモルフィックス・インコーポレイテッド filed Critical アモルフィックス・インコーポレイテッド
Publication of JP2020145437A publication Critical patent/JP2020145437A/ja
Application granted granted Critical
Publication of JP7093803B2 publication Critical patent/JP7093803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thermistors And Varistors (AREA)

Description

本開示は、アモルファス金属膜の1以上の層を組み込むマイクロ電子デバイスに関する。
アモルファス金属は、結晶質の材料を特徴付ける周期構造を欠いた原子構造を有するような硬質固体材料である。アモルファス金属では、たとえば、複数の成分を含有させることにより結晶面の形成を抑制する。別例として二成分系でもそれは実現される。アモルファス金属は、しばしば、金属溶融物からの急冷によって、または物理蒸着（すなわちスパッタリング）によるプラズマによって形成される。より多くの元素を有することは、溶融物からのより遅い急冷速度を可能にするのに役立ちうるものの、プラズマからのPVDを使用する場合、急冷速度は、複数の元素であることがさして重要ではない程度に十分高くなりうる。二成分系においても、元素は、大きく異なるサイズをもつことができる。
ジルコニウム、銅、アルミニウム、およびニッケルの4成分を有するアモルファス金属の例が米国特許第8,436,337号に記載されているZr55Cu30Al10Ni5である。アモルファス金属は抵抗率測定によって同定することができ、アモルファス金属材料が、導電性をもちつつ結晶質の対応物質より約10倍高い抵抗率によって示されてきた。アモルファス金属はまた、表面粗さ測定によって示されるように、結晶質金属よりも滑らかな表面を有する。
抵抗、ダイオード、および薄膜トランジスタなどの電子部品の性能を向上させるために、約10～200nmの厚さのアモルファス多成分金属膜（AMMF；amorphous multi-component metallic film）を使用することができる。当技術分野で周知の多くの堆積技術を用いてAMMFを形成することができる。たとえば、例示的なAMMFであるZr55Cu30Al10Ni5は、4つの異なる金属ターゲットを使用する従来のスパッタ堆積によって基板上に形成することができる。あるいは、単一の標的源を使用しうる。薄膜の分野の当業者には、AMMFの界面特性が結晶質金属膜の界面特性よりも優れているため、AMMFと酸化膜の界面の電界がより均一であることが理解される。たとえば、そのような均一性によって、ファウラー・ノルドハイム・トンネリングを示す金属－絶縁体－金属（MIM）ダイオードおよびトランジスタに対して優れた電流－電圧（I-V）特性曲線が生成された。トンネルMIMダイオードは、下部電極としてAMMFを含み、上部電極として結晶質金属膜を組み込んでいる。2つの異なる電極は、電荷キャリアが下部アモルファス電極から上部結晶質金属電極に移動するための一方向トンネル経路を提供するトンネル絶縁体によって分離される。AMMFの様々なダイオードおよびトランジスタの用途が米国特許第8,436,337号および米国特許第8,822,978号に記載されている。
既存の薄膜非線形抵抗器より優れた性能を有するアモルファス金属薄膜非線形抵抗器（AMNR；amorphous metal thin film non-linear resistor）が米国特許第9,099,230号およびPCT特許出願第WO2014/074360号に記載されている。このようなAMNRは、その動作が印加電圧の極性とは無関係であり、他の薄膜抵抗器には当てはまらないので、ある程度興味深い。そのような対称極性のAMNRは、液晶ディスプレー（LCD）または有機発光ダイオード（OLED）ディスプレー技術および電磁気センサーアレイにおいて改善された信号制御性を提供することができる。
本開示は、2個以上の活性領域（active area）を有する複数のアモルファス金属薄膜相互接続部を含むデバイスおよびシステムに関する。そのデバイスは、各相互接続部がデバイスの異なるレベルにある少なくとも3個の相互接続部を含んでおり、またはデバイスの様々なレベルに形成された少なくとも4個の相互接続部を含んでいる。各デバイスは二端子デバイスであり、相互接続部のいくつかは端子であるか、または端子に接続されている。
これらの薄型で高性能のデバイスは、ディスプレー技術におけるトランジスタを置き換えるものである。これらのデバイスでは、一般的なトランジスタ技術に比べて占有するフットプリントがより小さくなるなど、非常に効率的なものが作製でき、そのために光が通過する画素ウインドウ面積が50％以上になるであろう。
各活性領域は、第1のアモルファス金属薄膜相互接続部、第1のアモルファス金属薄膜相互接続部上のトンネル絶縁体、およびトンネル絶縁体上の第1のアモルファス金属薄膜相互接続部の一部と重なる第2の相互接続部、の3層を含む。第2の相互接続部は、アモルファス金属薄膜相互接続部、結晶質金属薄膜相互接続部、または透明導電性酸化物薄膜でありうる。
2個以上の活性領域を得るために、システムは、それぞれに第3の相互接続部が重なるような第1のアモルファス金属薄膜相互接続部および第2の金属薄膜相互接続部を含む。第3の相互接続部と第1および第2の相互接続部とのオーバーラップに関連する領域が「活性領域」である。第3の相互接続部は、第1の相互接続部の上、第2の相互接続部の下に配置されうる。様々な構成が可能であり、以下にさらに詳細に説明する。
これらの二端子デバイスは、性能を改善するためにディスプレーに集積化されうる。これらのデバイスでは、相互接続部間に形成される誘電体層の厚さを増すことなく、閾値電圧の増加が可能である。ファウラー・ノルドハイム伝導が確実に実現されるためには特定の厚さが重要となる。誘電体層の厚さが大きすぎたり小さすぎたりすると伝導に影響し、これらのデバイスの適切な動作が妨げられることがある。これらのデバイスは、単一の活性領域デバイスよりも高い電圧で動作することができる。このことから、トンネル接合の数を増してその電圧を増やすことができる。
アモルファス金属薄膜相互接続部を使用するこれらのデバイスは、対称的な電流電圧特性などの有利な特性を有する。加えて、活性領域をさらに追加し活性領域のサイズを調整することによって、トンネル絶縁体の厚さを一定に維持しつつ、選択された静電容量および閾値電圧をデバイスがもつように調整することができる。活性領域を2個だけもつデバイスは、約5ボルトの閾値電圧を実現することができ、12個の活性領域をもつデバイスでは、約30ボルトの閾値電圧を実現することができる。偶数個の活性領域に対して電圧対称性が維持される。奇数個の活性領域に対して電圧応答は非対称である。このように、特定の用途のための非対称AMNRデバイスを作製することができる。
これらは、半導体材料を使用しない能動エレクトロニクスとすることができる。これらのデバイスは、ガラス層上に形成され、トンネル絶縁体を有するアモルファス金属薄膜を使用してこれらの能動エレクトロニクスを形成する。
図面において、同じ参照番号は同様の要素を示す。図面中の要素のサイズおよび相対位置は、必ずしも一定の縮尺で描かれていない。
図1は、本開示の一実施形態において6個（n=6）の活性領域を有するデバイスの平面図である。 図2は、3個、4個、5個、および12個の活性領域をそれぞれ有するデバイスの平面図を含む。 図3は、本明細書で説明される一実施形態において3個以上の活性領域を有するデバイスを製造するプロセスのフロー図である。 図4A～図4Cは、本開示おいて非同一平面デバイスの異なる構成の上面図である。 図5は、本明細書に記載の一実施形態おいて非同一平面デバイスを形成するための製造プロセスのフロー図である。 図6は、本明細書に記載の別の実施形態おいてデバイスを形成するための製造プロセスのフロー図である。 図7Aは、本開示の実施形態おいてインプレインスイッチングを有する画素の図である。 図7Bおよび図7Cは、本開示の実施形態おいてインプレインスイッチングを有する画素の図である。 図7Dは、図7A、図7B、および図7Cを形成することに関連するプロセスである。 図8Aは、本開示の別の実施形態おいて垂直配向（VA）画素の上面図である。 図8B-8Cは、本開示の別の実施形態おいて垂直配向（VA）画素の断面図である。 図8Dは、異なる処理技術を用いて形成された図8Aの垂直配向画素の代替的な断面図である。 図9は、本開示に従って形成された画素を有する画面を有するデバイスと、画素の拡大図を含む。 図10Aは、本開示おいて画素の代替構成である。 図10Bは、本開示おいて画素の代替構成である。 図10Cは、本開示おいて画素の代替構成である。 図11は、本開示の代替の実施形態と関連して形成されたコンタクトの拡大図である。 図12は、図11のコンタクトを形成するプロセスのフローチャートである。 図13は、本開示の一実施形態の共有セレクト線レイアウトの上面図である。 図14は、コンデンサーを用いたインプレインスイッチング構成の概略図である。 図15Aは、本開示のインプレインスイッチング構成の一実施形態の上面図である。 図15B-15Cは、本開示のインプレインスイッチング構成の一実施形態の断面図である。 図16は、図15A～図15Cの構成を形成するためのプロセスのフローチャートである。 図17Aは、本開示のインプレインスイッチング構成の一実施形態の上面図である。 図17Bは、本開示のインプレインスイッチング構成の一実施形態の断面図である。 図18は、図17A～図17Bの構成を形成するプロセスのフローチャートである。
本明細書には本開示の特定の実施形態が説明のために記載されているが、本開示の精神および範囲から逸脱することなく様々な変更がなされうることが理解されるだろう。よって、本開示は、添付の特許請求の範囲による場合を除いて限定されるものではない。
本説明では、開示される主題の様々な態様の完全な理解を提供するために特定の詳細が述べられている。しかしながら、開示された主題はこれらの特定の詳細を用いることなく実施されうる。いくつかの例では、本開示の他の態様の説明を不明瞭にすることを避けるため、本明細書に開示された主題の実施形態を含む周知の構造および半導体処理方法は詳細には記載されていない。
本明細書を通して、「一実施形態」または「ある実施形態」は、実施形態に関連して説明される特定の特徴、構造、または特性が少なくとも1つの実施形態に含まれることを意味する。したがって、本明細書の様々な箇所において「一実施形態では」または「ある実施形態で」という表現が出現しても、必ずしもすべてが同じ態様を指しているわけではない。さらに、特定の特徴、構造、または特性は、本開示の1つまたは複数の態様において任意の適切な方法で組み合わせることができる。
図1は、本開示の実施形態に従って形成されたデバイス100の平面図である。これらのデバイスは、マルチトンネル接合アモルファス金属薄膜非線形抵抗器（AMNR）である。
デバイス100は、相互接続部が重なる領域のところにある6個の活性領域を含む。デバイス100は、それぞれがアモルファス金属薄膜層である第1の相互接続部102、第2の相互接続部104、および第3の相互接続部106を含む。デバイス100は、電力源または接地などの外部電源に接続された第4の相互接続部108および第5の相互接続部110を含む。第4の相互接続部108および第5の相互接続部110はデバイスの2つの端子である。図1には表されていないが、活性領域の各インターコネクトの間には誘電体がある。この点について以下より詳細に説明する。
第4の相互接続部108は第1の相互接続部の第1の部分と重なって第1の活性領域112を形成する。第6の相互接続部114は第1の相互接続部102の第2の部分と重なって第2の活性領域116を形成する。第6の相互接続部は第2の相互接続部104の第1の部分と重なって第3の活性領域118を形成する。第7の相互接続部120は第2の相互接続部の第2の部分と重なって第4の活性領域122を形成する。第7の相互接続部120は第3の相互接続部106の第1の部分と重なって第5の活性領域124を形成する。第5の相互接続部は第3の相互接続部106の第2の部分と重なって第6の活性領域126を形成する。
第4の相互接続部108、第5の相互接続部110、第6の相互接続部114、および第7の相互接続部120は、第1、第2、第3の相互接続部102、104、106と同じアモルファス金属薄膜でありうる。あるいは、第4の相互接続部108、第5の相互接続部110、第6の相互接続部114、および第7の相互接続部120は、結晶質金属薄膜相互接続部または透明導電性酸化物薄膜などの異なる材料でもありうる。
図1において、第1、第2、および第3の相互接続部102、104、106はある平面に形成されており、第4、第5、第6、第7の相互接続部108、110、114、120は第1の平面の上方にある第2の平面に形成されている。異なる実施形態では、第1の平面が第2の平面の上方にありうる。さらに、図4Cなど後に図示するように、第4、第5、第6、および第7の相互接続部108、110、114、および120は異なる平面上にありうる。
アモルファス金属薄膜である相互接続部のいずれかに関連する活性領域2個の対それぞれは、アモルファス金属薄膜抵抗器（AMNR）と見なすことができ、たとえば活性領域が6個ある場合はAMNRデバイス3個が存在する、となる。
図2は順に、活性領域を3個、4個、5個、および12個有する構成を有するデバイスについての平面図を含んでいる。これらの各構成において、少なくとも2つのレベルつまり相互接続部の層が存在する。すなわち、相互接続部すべてが同一平面上にあるわけではない。これらの各構成では2つの端子が存在している。相互接続部のいくつかがデバイスの第1のレベルまたは層の上に形成され、相互接続部の別のグループがデバイスの第2のレベルまたは層の上に形成される。相互接続部の別のものが形成されるようなデバイスでは、レベルが3以上存在することもできる。
第1の構成200は、4個の相互接続部202、204、206、208を含む。第1の相互接続部202および第4の相互接続部208は、制御信号線と接地との間に接続される。第2の相互接続部204は、第1の相互接続部202と重なっている。第3の相互接続部206は、第2の相互接続部および第4の相互接続部と重なっていて、この構成が3個の活性領域（n=3）を有するようになっている。第1および第4の接続部は異なる導電材料でありながら、相互接続部の各々はアモルファス金属薄膜であってもよく、第2および第3の相互接続部はアモルファス金属薄膜であってもよい。
第2の構成210は、5個の相互接続部212、214、216、218、220から形成された4個の活性領域（n=4）を含む。第3の構成222は、6個の相互接続部224、226、228、230、232、234から形成される5個の活性領域（n=5）を含む。第4の構成236は、13の相互接続部238～262から形成された12個の活性領域（n=12）を含む。任意の数の活性領域が実現可能であり、上記の構成からわかるように、活性領域がnである場合、活性領域nを実現するための相互接続部の数はn+1である。
本開示におけるデバイスは、すべての相互接続部が単一のレベルまたは平面上に形成されているわけではないという点で、非線形すなわち非同一平面（non-coplanar）である。図3は、図1のデバイス100のような、本明細書で説明する実施形態おいて、2個以上の活性領域を有するデバイスを製造するプロセス300のフロー図である。このプロセスは、1個または複数個の第1の相互接続部が基板上に形成される第1のステップ302を含む。第1の相互接続部はアモルファス金属薄膜材料である。この第1の相互接続部は、物理気相堆積などのアモルファス金属薄膜材料の層として最初に堆積される。次いでこの層は、シャドウマスキング、フォトリソグラフィー、または任意の適切なマスキング技術のいずれかによってパターン化される。フォトリソグラフィーが使用される場合、エッチャントの選択は、ウェットエッチングまたはドライエッチングとすることができる。
第2のステップ304では、好ましくは、原子層堆積、化学気相堆積、プラズマ強化化学気相成長、および溶液堆積などの堆積によって形成された金属酸化物であるトンネル絶縁体が形成される。このトンネル絶縁体の好ましい厚さは、選択された材料に応じて5～15ナノメートルの範囲である。酸化アルミニウムは選択肢の１つである。
次に、第3のステップ306において、1個以上の第2の相互接続部が、2個以上の活性領域が存在する構成でトンネル絶縁体上に形成される。これらのステップは、本開示に記載された様々な実施形態を実現するために異なる順序で実行することができる。
第2の相互接続部は導電性材料であり、アモルファス金属薄膜、結晶質金属薄膜、または透明導電性酸化物薄膜などが挙げられる。この層は端子を形成するために使用される。この層はたとえば物理蒸着によって堆積される。たとえばウェットエッチングまたはドライエッチングを用いるリソグラフィーまたはシャドウマスキングを使用して下部電極の選択された形状を形成するなどによって、パターニングを使用することができる。
図4A～図4Cは、本開示おいて非同一平面デバイスの異なる構成の上面図である。図4Aは、3個の相互接続部406、408、410から形成された2個の活性領域402、404を有する構成400であり、それぞれ異なる平面に形成されている。相互接続部410は第1の平面上に形成され、相互接続部408は第1の平面の上方の第2の平面上に形成され、相互接続部406は第2の平面の上方の第3の平面上に形成される。これらの相互接続部の各々は、アモルファス金属薄膜でありうる。少なくとも相互接続部408はアモルファス金属薄膜である。
図4Bは3個の相互接続部414、416、418を有する2個の活性領域を含む構成412である。第1および第2の相互接続部416、418は下側の面上に形成され、第3の相互接続部414は第1および第2の相互接続部の上方に形成され上側の面上に形成される。第3の相互接続部414はアモルファス金属薄膜である。
図4Cは、少なくとも3つの異なるレベルに形成された7個の相互接続部を有する6個の活性領域を有する構成420である。第1および第2の相互接続部422および424は第1または最下層レベルに形成される。第3および第4の相互接続部426および428は第2または中間レベルに形成される。第5の相互接続部430は第2のレベル上に、または第2のレベルを上回る第3のレベル上に形成される。第6および第7の相互接続部432および434は、第3のレベルまたは第3のレベルの上方の第4のレベルに形成される。上述したように、アモルファス金属層が必ずしも相互接続部のスタック中で最下層の相互接続部にならないようにして、様々なレベルを実現することができる。この構成において、第3の相互接続部426、第4の相互接続部428および第5の相互接続部430は、アモルファス金属薄膜でありうる。
図5は、本開示の一実施形態おいてアモルファス金属薄膜非平面抵抗器を形成するプロセス500である。本プロセスは、ステップ502で基板上に1個以上の第1の相互接続部を形成することによって開始する。これらの第1の相互接続部は導電性材料である。次にステップ504において、第1のトンネル絶縁体が第1の相互接続上に形成される。
ステップ506において、第1のトンネル絶縁体上に1個以上の第2の相互接続部が形成され、第2の相互接続部はアモルファス金属薄膜から形成される。ステップ508において、第2のトンネル絶縁体が第2の相互接続部上に形成される。ステップ510において、1個以上の第3の相互接続部が第2のトンネル絶縁体上に形成される。第3の相互接続部は導電性であり、第1の相互接続部は必ずしもアモルファス金属薄膜である必要はない。
図6は、反転したアモルファス金属薄膜抵抗器を形成するプロセス600であり、ステップ602にて基板上に1個以上の第1の相互接続部を形成するステップを含み、これらの相互接続部は導電性であるものの必ずしもアモルファス金属薄膜であることを要さない。次に、ステップ604において、トンネル絶縁体が第1の相互接続部上に形成される。次に、ステップ606において、第2の相互接続部がトンネル絶縁体上に形成され、その第2の相互接続部はアモルファス金属薄膜である。
図7A、図7B、および図7Cは、本開示に従って形成されたAMNRデバイスを含む画素の上面図および断面図である。これらのデバイスは、インプレインスイッチング（IPS）に使用できる。図7Dは、図7A、図7B、および図7Cを形成することに関連するプロセスである。本開示において、画素とは、画素またはサブピクセルを指しうるものとして言及される。
図7Aは複数のAMNRデバイス702を含む画素700の上面図である。図7Bは線A-Aを通る画素700の断面図である。図7Cは線B-Bを通る画素700の断面図である。画素700は、透明であるか、そうでなくとも光源からの光を透過することができる基板702上に形成される。ステップ706において、第1の複数の相互接続部704a～704fが基板702上に形成される。この実施形態では、第1の複数の相互接続部704a～704fはすべてアモルファス金属薄膜で形成される。
ステップ708において、第1のトンネル絶縁体710が第1の複数の相互接続部の上に形成される。ステップ712において、第2の複数の相互接続部714a～714hが第1のトンネル絶縁体710上に形成される。セレクト線716および718は第2の複数の相互接続部714a～714hと同時に形成することができる。
ステップ720において、第2の絶縁体722が第2の複数の相互接続部714a～714h上に形成される。第2の絶縁体は第1のトンネル絶縁体とは異なる材料でありうる。ステップ724において複数のインプレイン電極726aおよび726bが第2の絶縁体上に形成される。上部ガラス層728はLCD層730の上方に配置される。電極726aもデータ線である。このインプレインスイッチング構成において、データ線は、上部ガラス層728とは対照的に、基板上に形成される。
電極726a、726bはくし型状に形成されている。この画素のアプリケーションの要請に従ってくし型指の数がより少なくてもかまわない。
図8A～図8Cは、本開示の別の実施形態おいて垂直配向（VA）画素800の上面図および断面図である。この画素800は、6個の活性領域を有する第1のAMNRデバイス802と、6個の活性領域を有する第2のAMNRデバイス804とを含む。他の実施形態では、第1のAMNRデバイスは、第2のAMNRデバイスと比較して異なる数の活性領域を有することができる。第1の相互接続部806a～806fは、第1のガラス層808上に形成される。これらの第1の相互接続部は、アモルファス金属薄膜であり、製造プロセスを単純化する非常に平らで滑らかな材料である。次に、第1の相互接続部上にトンネル絶縁体810を形成する。
第2の相互接続部812a～812dは、トンネル絶縁体810上に形成される。追加信号線814および820は、第2の相互接続812a～812dと同時に形成されうる。さらに、第1の電極816は、第2の相互接続部812a-812dと同時に形成されうる。第1の電極および第2の相互接続部812a～812d上には、液晶層またはその他の表示材料層822が形成されている。
第2の電極818は、第2のガラス層824上に形成される。この実施形態では、第1および第2の電極は互い違いに配置されている。電極は、上面図から第2の電極が第1の電極の少なくとも中央部を覆い隠すように互いに整列していてもかまわない。この実施形態では、第1および第2の電極はおおむね正方形であり、しかし他の形状も想定される。これらの電極はまたくし形フィンガーでありうる。
図8Aは、第1のAMNRデバイス802および第2のAMNRデバイス804を含み、それぞれが6個の活性領域を有する。画素800は、AMNRデバイス当たり2個の活性領域だけで形成することができる。たとえば、第1の相互接続部のうちの2個だけが形成される場合、画素は相互接続部806aおよび806dを含み、電極816の延長部は相互接続部806aおよび806dと重なる。
言い換えれば、画素は以下のものを含みうる：第1のガラス層（基板808）、第1のガラス層上の第1および第2のアモルファス金属薄膜相互接続部（相互接続部806aおよび806d）、第1のガラス層上の第1の電極（電極816）であって第1および第2のアモルファス金属薄膜相互接続部の間に接続された第1の電極、第2の電極（電極818）、第2のガラス層824、第2のガラス層上の第2の電極。画素の変更の要求に応じて、異なる数の相互接続部を組み合わせることによって相互接続部の数および活性領域の数の様々な組み合わせを実現できるように、設計が変更されうる。
垂直配向かつAMNRデバイス当たり2個の活性領域を有するような画素を構築するプロセスは、半導体が必要とされない単純なプロセスである。画素をディスプレーに使用する場合の画素を構築するプロセスはバックプレーンの構築と呼ばれる。このバックプレーンは、アモルファス金属薄膜相互接続部を第1のガラス層上に堆積してパターニングすることを含む。次に、トンネル絶縁体が堆積される。次に、第1の電極を堆積し、パターニングする。第2の電極は、堆積およびパターニングによって第2のガラス層上に形成される。第2のガラス層は、カラーフィルターガラスとすることができる。この第2の電極は、インジウム錫酸化物でありうる。
画素のセレクト線は、第1の電極と同時に形成されてもかまわない。代替の実施形態では、セレクト線が最初に形成され、次に第1電極が形成されてセレクト線に接続される。図8Aのセレクト線は線820および814であり、第2の相互接続部812a～812dを含むことができる。セレクト線は、ビアを通じて第1の電極に接続されてもよく、これについては以下でより詳細に説明する。
もしに第2の電極が不透明な導体である場合、それぞれが2個の活性領域を有する2つのAMNRデバイスを有する画素を形成するために、4回のマスク工程がこのプロセスで使用される。画素窓材料は透明導電性酸化物から形成されなければならない。このプロセスは、アモルファス金属薄膜を堆積およびパターニングして、ある距離だけ離間した第1および第2の相互接続部を形成することを含む。これが最初のマスク工程である。このプロセスは、トンネル絶縁体を形成し、次いで、第1および第2の相互接続部の上にセレクト線を堆積およびパターニングすることを含む。これが第2のマスク工程である。セレクト線上には絶縁体が形成される。セレクト線のいくつかにアクセスできるように、ビアは絶縁体を通して形成される。次いで、第1の電極が導電材料を堆積しパターニングすることによって形成され、ビアを通じてセレクト線のいくつかに接続される。これが3番目のマスク工程である。第2の電極が導電性酸化物を用いて第2のガラス層上に形成される。これが第4のマスク工程である。液晶層は、第1電極と第2電極との間に配置される。あるいは、2トーンマスクを使用して、マスク工程の数を減らすことができる。この2トーンマスクは、セレクト線および第1の電極を形成するときに使用されうる。
AMNRデバイスは、2回のマスキング工程を経るだけで完全に形成することができる。これらのアモルファス金属薄膜材料は非常に平滑であり、製造工程を開始するのに優れた材料であり、後続の工程での構築にとって一貫した表面が得られることから、優れた材料である。これらのアモルファス金属薄膜は、形成される第1の層となることが多いとはいえるが、しかしながら、本開示においてさらに記載されるように、他の構成も想定される。
基板の上面から第2レベルの相互接続部の上面までのAMNRデバイスの全高は約200ナノメートルである。これらは非常に薄く高性能のデバイスである。これらのAMNRデバイスはフレキシブルディスプレーに含めることができる。
2個の活性領域だけを有するAMNRデバイスでは約5ボルトの閾値電圧を実現することができ、12個の活性領域を有するデバイスで、各デバイスがトンネル絶縁体に類似または同一の厚みをもつものでは、約30ボルトの閾値電圧を実現することができる。
活性領域の数が異なる2つのAMNRデバイス間の閾値電圧関係は、
Figure 0007093803000001
 となる。ここで、AMNR-X＃1は最初のAMNRデバイスであり、AMNR-X（1）はAMNR-X＃2であり、＃2は2番目のAMNRデバイス、nは活性領域の数である。
活性領域の数が異なる2つのAMNRデバイス間の静電容量（Capacitance）間の関係は、
Figure 0007093803000002
 となり、ここで、AMNR-X＃1は第1のAMNRデバイスであり、AMNR-X＃2は第2のAMNRデバイス、nは活性領域の数である。
図8Dは、異なる処理技術を用いて形成された図8Aの垂直配向画素の代替的な断面図である。詳細には図8Dは、図8Bに示すようには層が形状適合的なもの（conformal）とはいえないようなプロセスにおける平坦化ステップを含む。図8Dは平坦化された層を有する図8Aの線A-Aを通る断面図である。
第1の相互接続部806aおよび806cはガラス層808上に形成される。トンネル絶縁体810は第1の相互接続部上に形成され、平坦化されて選択された厚さを形成する。第2の相互接続部およびセレクト線814、812a、812b、816は平坦化されたトンネル絶縁体810上に形成される。誘電体層813は第2の相互接続部およびセレクト線上に形成され、次に平坦化される。液晶層822は誘電体層813上にある。第2の電極818は第2のガラス層824上に形成され、側面を誘電体層815で取り囲んで上面を形成し、電極は誘電体の上面と同一平面上にある。
図9は、本開示に従って形成された画素904のアレイ902を有するスクリーン901を有するデバイス900を含む。このデバイスは、テレビ、コンピューター、携帯電話、タブレット、または画素を含む他のデバイスのようなディスプレーを含む任意の電子デバイスでありうる。
各画素904は、赤色サブピクセル906、緑色サブピクセル908、および青色サブピクセル910を含む。いくつかの実施形態は白色サブピクセル912を含む。サブピクセルは、垂直配向構成を有するものとして示されている。しかし、少なくとも1個の活性領域を有する複数のAMNRデバイスを用いてサブピクセルが形成されるような任意の構成が想定される。図示した構成は各色の2つのAMNR装置を含み、各AMNR装置は6個の活動領域を含む。セレクト線914および916は隣接する画素およびサブピクセルにわたって共有される。上部電極または第2の電極918、920、922、924は、列内で他の隣接画素に接続される。
図10A、図10B、および図10Cは、本開示おいて画素またはサブピクセルの代替構成である。図10Aは、電極領域1006の同じ側に第1のセレクト線1002および第2のセレクト線1004を含む画素構成1000である。構成1000は、第1および第2のセレクト線ならびに電極エリア1006の間に配置された、第1のAMNRデバイス1008と第2のAMNRデバイス1010とを含む。
第1のAMNR装置1008は6個の活性領域を含む。画素の電圧要求に基づいて他の数も想定される。6個の活性領域は、基板上に形成された3個のアモルファス金属相互接続部1012によって実現され、そこには4個の導電性部分が重なっている。4個の導電性部分は第1のセレクト線1002からの延長部である第1の部分1014を含む。第2の部分1016は相互接続部1012の2個に重なっている。第3の部分1018は相互接続部1012の2個と重なっており、第2の部分と実質的に整列しているか、またはそれと平行である。第4の部分1020は相互接続部1012のいずれかに重なっている。
第4の部分1020は、第2のAMNRデバイス1010からの3個のアモルファス金属相互接続部1022のいずれかと重複するように逆U字形である。第4の部分1020はまた、ビア1026を通じて電極領域内の第1の電極1024に接続される。第2の電極1025は、第1の電極のくし形フィンガーと相互作用するくし形フィンガーを有する。第2の電極1025は、アレイ内の異なる隣接画素に接続する信号線1027を含む。
第2のAMNR1010は第1のAMNR1008と同様に配置された4個の導電性部分を含み、第2のセレクト線1004は相互接続部1022のいずれかに重なる部分1028を含む。第1のセレクト線1008は、第1のセレクト線を第2のセレクト線の部分1028によって物理的に通過させて短絡を防止する接続部分1030を含む。この構成は垂直配向またはインプレインスイッチング構成に使用することができる。
図10Bは、セレクト線が両方とも画素の同じ側方にあって、垂直配向に適合し、第1および第2のAMNRデバイス1042および1044が図10Aと同様の構成で形成された構成1040である。この構成では、第1および第2の電極1046および1048は、フィンガー状のくしではなくベタパターン（solid）である。この構成は、AMNRデバイスの第1の層をアモルファス金属薄膜とし、第2の層をトンネル酸化物とし、第3の層を画素ウインドウとは異なる材料とすることを含む。
図10Cは、図10Aと同様に形成された第1および第2AMNRデバイス1062および1064を含む構成1060である。第1の電極1066および第2の電極1068は、くし状にフィンガーとされ、第1および第2のAMNRデバイスによってセレクト線1070、1072から分離されている。この構成はコンデンサー1074を含む。AMNRデバイスは、第1の相互接続部層（下部電極）、トンネル酸化物、および第2の相互接続部層（上部電極）を含む。コンデンサーは下部電極を上部電極と整列させて形成することができる。上述したように、典型的には下部電極は、その物理的特性のためにアモルファス金属薄膜である。
図11は、AMNR装置1100に形成されたコンタクト1110の拡大図であり、コンタクトは本開示の代替の実施形態とともに形成される。このコンタクトは、2個の活性領域または3個以上の活性領域を有するデバイスを含む任意のタイプのAMNRデバイスで使用することができる。このコンタクト1110は基板1102上に形成されたAMNRデバイス1000と関連して形成される。基板上には下部電極1106が形成されている。第1のトンネル絶縁体1104が下部電極上に形成され、この実施形態では形状適合的なものである。第1の絶縁体1104上には、第2の絶縁体1108が形成されている。ビアは、コンタクト1110を形成するために第2の絶縁体に形成され導電性材料で充填される。ビア上および第2の絶縁体上に上部電極1112が形成されて、活性領域を形成する重なりが実現される。こうして、トンネル接合のための領域が下部電極と上部電極の重なり合う領域よりも小さくなるようなコンタクトビアがトンネル接合のために提供される。
下部電極がアモルファス金属薄膜である場合、上部電極は任意の適当な導電性膜とすることができる。もし下部電極がアモルファス金属薄膜でないのなら、上部電極がアモルファス金属薄膜とされる。
第2の絶縁体1108は、有機カラーフィルター材料、有機非カラーフィルターバリア、または無機バリアでありうる。
図12は、図11のコンタクト1110を形成するプロセス1200のフローチャートである。ステップ1202において、下部電極または相互接続部が形成される。ステップ1204において第1の絶縁体が形成される。ステップ1206において第2の絶縁体が第1の絶縁体上に形成される。ステップ1207ではビアが第2の絶縁体に形成される。ステップ1208において上部電極が形成され、ビアに接続される。このプロセスによりビアの寸法を選択することができるので、活性領域に関連するエリアを正確に選択することができる。第2の絶縁体はビアを除くすべての位置において下部電極および上部電極を絶縁する。第2の絶縁体は、バックプレーンにカラーフィルターを組み込むことを可能にするカラーフィルターでありうる。
図13は本開示の一実施形態おいて共有セレクト線レイアウトを有する複数のサブピクセルの上面図である。第1のサブピクセル1300は、第2のサブピクセル1302と第3のサブピクセル1304との間に配置される。各サブピクセルは2本のセレクト線を必要とする。第1のサブピクセル1300は、第2のサブピクセル1302と共有される第1のセレクト線1306と、第3のサブピクセル1304と共有される第2のセレクト線1308とを有する。
図14は、画素内に集積化された蓄積コンデンサー（storage capacitor）1402を有するインプレインスイッチング画素構成1400の概略図である。蓄積コンデンサー1402は、インプレインスイッチング（IPS）コンデンサー1404と並列であり、本開示の様々な実施形態に従って形成することができる。蓄積コンデンサーおよびIPSコンデンサーは、2つのAMNRデバイス1410、1412の間のデータ線1406とノード1408との間に接続される。2つのAMNRデバイスは第1のセレクト線1414と第2のセレクト線1416との間に接続される。以下により詳細に説明するように、この装置を非常にコンパクトに保つために、蓄積コンデンサーをデータ線の下に形成することができる。
図15A～図15Cは、図14のインプレインスイッチング画素構成1400の一実施形態の上面図および断面図である。図16は、図15A～15Cの構成を形成するプロセスのフローチャートである。ステップ1602において、下部電極または相互接続部1502a～1502fが基板1518上に形成される。これらの下部電極はアモルファス金属で形成されている。ステップ1604において第1の絶縁体1516が形成される。ステップ1606において上部電極または相互接続部1508a～1508dが形成される。セレクト線1504および1506は、蓄積コンデンサー1402の第1の電極1512とともにこのステップにおいて形成される。
ステップ1608において第2の絶縁体1517が形成される。図15Bのように、ステップ1610においてコンタクトビア1519が必要に応じ上部電極まで第2の絶縁体1517内に形成される。ステップ1612において第1および第2の電極1514および1515が形成され、これらは同じ平面内にあり、いくつかの実施形態ではくし型フィンガー状を有する。またこの工程では、蓄積コンデンサーの第2の電極（データ線と同じ）にデータ線1510が形成される。この実施形態では、蓄積コンデンサーがセレクト線1506と第1および第2の電極との間にある第1のAMNRデバイスに接続している。蓄積コンデンサーはまた、セレクト線1504と第1および第2の電極との間にある第2のAMNRデバイスにも接続する。蓄積コンデンサーの2箇所の部分は、アモルファス金属相互接続部のいずれかに重なってAMNRデバイスの一部として活性領域を形成する拡張部である。他の構成では、相互接続部と蓄積コンデンサーの一部分との直接重なりとは対照的に、蓄積コンデンサーがビアを通じて相互接続部に接続することができる。
図17A～17Bは、本開示のインプレインスイッチング画素構成1700の一実施形態の上面図および断面図である。図18は、図17A～17Bの構成1700を形成するプロセス1800のフローチャートである。ステップ1802では、アモルファス金属の下部電極1702と蓄積コンデンサー1706の下部電極1704を形成する。
ステップ1804において第1のトンネル絶縁体1708が形成される。ステップ1806においてAMNRデバイスのセレクト線1710、1712、上部電極171が形成される。1808において第2の絶縁体1716が形成される。この第2の絶縁体はセレクト線とデータ線との間の誘電体層である。
ステップ1810においてコンタクトビア1718、1720が形成される。ステップ1812においてインプレインスイッチング電極1722、1724がデータ線1726に沿って形成され、その各々はそれぞれのコンタクトビアに接続される。
アモルファス金属層は、典型的には矩形である選択された形状を提供するように堆積され、パターン化され、エッチングされるチタンアルミニウムでありうる。これらは、良好なステップカバレッジを与え、より滑らかな表面を有し、より制御性のよい均一なファウラー・ノルドハイム動作を容易にする薄膜として形成される。
トンネル絶縁体は酸化アルミニウムでありうる。この絶縁体はAMNRデバイスのRC特性に影響を与える。この絶縁体の厚さは、動作電圧およびトンネル動作に直接影響する。上部電極または第2の相互接続部はチタンアルミニウムでありうる。
本開示のAMNRデバイスは、2つの端子を含み、少なくとも3層構造を含む。これらのデバイスは、軽量化と高速化のためにディスプレーに組み込むことができる。これらのAMNRデバイスは、フレキシブルディスプレーに含めることができる。これらは非常に軽いので、これらはウエアラブルディスプレーでありうる。3つの層は、基板上のアモルファス金属層、アモルファス金属層上のトンネル絶縁体（たとえば酸化物層）、および酸化物の上に形成される導電層を含んでいる。アモルファス金属層は下部電極と考えられ、導電層は上部電極と見なすことができる。2個の活性領域を有するために、1つのアモルファス金属層と2つの導電層の電極がある。
2個の上部導電性相互接続部またはフィンガーの間に電圧が印加されると、上部相互接続部から下部アモルファス金属層を通ってトンネル電流が流れ、上部相互接続部に戻る。金属電極のパターンを互いに対して変更し、そうして重なり領域を変更することにより、絶縁体を変更することなくAMNR抵抗のI－V性能特性を調整することができる。
一実施形態では、3層AMNR構造の金属層をパターニングして、3個以上の活性領域が形成されるよう（n＞2）オーバーラップ電極を多数作製する。
一実施形態では、上部金属層が下部金属層の代わりにアモルファス金属材料で形成されるよう3層AMNR構造の金属層が反転される。
一実施形態では、非同一平面型のAMNR抵抗器が3層構造の代わりに5層構造を有している。5層構造は、金属酸化物トンネル絶縁体によって分離された3つのパターニングされた金属電極のスタック、すなわち下部電極、中間電極、および上部電極を含む。中間電極は、アモルファス金属薄膜からなる。下部電極および上部電極は、アモルファス金属、結晶質金属、または透明導電性酸化物（TCO）のいずれかの組成を有する金属薄膜からなる。電極は、互いに重なって2個以上の活性領域（n＞2）を形成する。
これらのデバイスは画素ウインドウ領域の13％および16％の範囲をカバーするなど非常に効率的なものに作製できるので、画素ウインドウ領域の84％および87％を光が通過するために残すものとなる。これは、画素ウインドウ領域が光を通すのに約50％だけしか許されないいくつかの現行技術と対比をなす。
本開示は、アモルファス金属からなる第1の導電層をガラス基板上に形成する工程と、前記第1導電層をパターニングして1つ以上の下部電極を形成する工程と、前記下部電極の上部に第1絶縁体を形成する工程と、前記絶縁体の上に第2の導電層を形成する工程と、上部電極の選択された部分が下部電極の選択された部分と重なる少なくとも3個の活性領域を形成するように、第2導電層をパターニングして1つ以上の上部電極を形成する工程とを含む電子抵抗器を作製する方法にとりわけ関連している。
本開示の他の実施形態は、ガラス基板と、基板上の複数の下部電極であって、アモルファス金属からなる下部電極と、下部電極の上の絶縁体と、絶縁体の上の複数の上部電極であって、上部電極は下部電極の少なくとも3つの別個の領域に重なる上部電極とを含む電子抵抗器を含んでいる。
本開示の別の実施形態は、ガラス基板上に1つ以上の下部電極を形成する工程と、下部電極の上に絶縁体を形成する工程と、絶縁体の上にアモルファス金属層を形成する工程と、上部電極の選択された部分が下部電極と重なる2個以上の活性領域を作り出すよう上部電極を形成するべく、アモルファス金属層をパターニングする工程とを含む電子抵抗器を作製する方法を含んでいる。
本開示の別の実施形態は、ガラス基板上に下部電極を形成する工程と、前記第1の電極の上に第1の絶縁体を形成する工程と、前記アモルファス金属からなる中間電極を前記絶縁体上に形成する工程と、前記中間電極のパターニングを行い、前記中央電極の選択された部分が前記下部電極と重っている活性領域を作り出す工程とを含む電子抵抗器を作製する方法を含んでいる。この方法は、中間電極上に第2の絶縁体を形成する工程と、前記中間絶縁体上に上部電極を形成する工程と、上部電極をパターニングして前記上部電極の選択された部分が前記中央電極の部分と重なる非同一平面活性領域を形成する工程とを含んでいる。この方法は電極の少なくとも2つが重なる少なくとも3個の活性領域を作り出すように電極をパターニングすることを含む。この方法は電極のパターニングを変えることによって電子抵抗器の性能を調整することを含む。第1の絶縁体は第1の絶縁体厚さを有し、第2の絶縁体は第2の絶縁体厚さを有し、電子抵抗体の制御性能は第1または第2の絶縁体厚さの調整を伴わない。
本開示の別の実施形態は、ガラス基板と、該ガラス基板上に形成された第1電極と、第1のオーバーラップ領域によって第1の電極上で部分的に重なっている第2の電極であって、第1電極および第2の電極が第1の絶縁体によって垂直方向に離間されている、第2の電極と、第2のオーバーラップ領域によって第2の電極上で部分的に重なっている第3の電極であって、第2の電極および第3の電極が第2の絶縁体によって垂直方向に間隔を置いて配置されている、第3の電極とを含む電子デバイスを含む。この電子デバイスは動作時にキャパシタンスを含んでおり、デバイスの閾値電圧は、第1および第2のオーバーラップ領域を変化させることによって調整可能である。第1および第3の電極は、アモルファス金属、結晶質金属、または透明導電性酸化物のうちの1つ以上を含む。この電子デバイスは対称非線形電流－電圧特性を有するアモルファス金属薄膜抵抗器である。1つ以上の電極はZr55Cu30Al10Ni5からなる。1つ以上の絶縁体が金属酸化物を含んでいる。
本開示の別の実施形態は、基板と、該基板上に形成された下部電極と、第1のオーバーラップ領域により下部電極の上で部分的に重なる、アモルファス金属薄膜から作られる上部電極と、前記上部電極および前記下部電極を分離する金属酸化物絶縁体とを含み、前記電子デバイスは、動作時に対称的な非線形電流－電圧特性を示す、電子デバイスを含む。
基板と、第1の端部および第2の端部を有する該基板上の第1のアモルファス金属薄膜相互接続部と、第1の端部および第2の端部を有し、第1のアモルファス金属薄膜相互接続部の第1の端部の上にある第2のアモルファス金属薄膜相互接続部であって、第2のアモルファス金属薄膜相互接続部の第1の端部が第1のアモルファス金属薄膜相互接続部の第1の端部の上方で重なっている、第2のアモルファス金属薄膜相互接続部と、第1の端部および第2の端部を有する第3のアモルファス金属薄膜相互接続部であって、第3のアモルファス金属薄膜相互接続部の第1の端部は、第2のアモルファス金属薄膜相互接続部の第2の端部の上方で重なっている、第3のアモルファス金属薄膜相互接続部とを含むデバイス。
第1のアモルファス金属薄膜相互接続部の第2の端部は第1の端子であり、第3のアモルファス金属薄膜相互接続部の第2の端部は第2の端子である。
第1の端部および第2の端部を有する前記基板上の第4のアモルファス金属薄膜相互接続部と、第1の端部および第2の端部を有する第5のアモルファス金属薄膜相互接続部であって、第5のアモルファス金属薄膜相互接続部の第1の端部が、第4のアモルファス金属薄膜相互接続部の第1の端部の上方にあって重なっている第5のアモルファス金属薄膜相互接続部と、第1の端部と第2の端部とを有する第6のアモルファス金属薄膜相互接続部であって、第6のアモルファス金属薄膜相互接続部の第1の端部が前記第3のアモルファス金属薄膜相互接続部の前記第2端の上方にあって重なっている、第6のアモルファス金属薄膜相互接続部とを含む前記デバイス。
第1の電極と第2の電極を含む前記デバイスであって、
前記第1、第2、および第3のアモルファス金属薄膜相互接続部が第1のグループであり、前記第4、第5、および第6のアモルファス金属薄膜相互接続部が第2のグループであり、前記第1および第2の電極が、第1のグループと第2のグループの間にある、デバイス。
第4のアモルファス金属薄膜相互接続部の第2の端部は第3の端子であり、第6のアモルファス金属薄膜相互接続部の第2の端部は第4の端子である。
第1の電極と第2の電極と第1および第2のデータ線とを含み、該第1の電極は前記第1の端子に接続され、前記第1データ線は前記第2の端子および前記第3の端子の間に接続され、前記第2データ線は前記第4の端子に接続されている、デバイス。
第1のガラス層と、前記第1のガラス層上の第1および第2のアモルファス金属薄膜デバイスと、前記第1ガラス層上の前記第1アモルファス金属薄膜デバイスと前記第2アモルファス金属薄膜デバイスとの間に連結された第1電極と、第2の電極と、該第2の電極がその上にある第2のガラス層とを含むシステム。
前記第1の電極と前記第2の電極との間に配置された液晶層をさらに含む、前記システム。
前記第1および第2のアモルファス金属薄膜デバイスであって、それぞれが、第1のアモルファス金属薄膜相互接続部と、第2のアモルファス金属薄膜相互接続部と、第3のアモルファス金属薄膜相互接続部とを含む前記第1および第2のアモルファス金属薄膜デバイス。
前記第1、第2、および第3のアモルファス金属薄膜相互接続部は、第1のガラス層上に形成され、トンネル酸化物が該第1、第2、および第3のアモルファス金属薄膜相互接続部上に形成される。
前記第1および第2のアモルファス金属薄膜デバイスであって、第1のアモルファス金属薄膜相互接続部と重なる信号線と、前記第1のアモルファス金属薄膜相互接続部と重なり、前記第2のアモルファス金属薄膜相互接続部と重なる第1の導電性相互接続部と、前記第2のアモルファス金属薄膜相互接続部と前記第3のアモルファス金属薄膜相互接続部とに重なり、前記第1の電極も前記第3のアモルファス金属薄膜相互接続部と重なる、第2の導電性相互接続部とを含む第1および第2のアモルファス金属薄膜デバイス。
前記第1および第2の導電性相互接続部はアモルファス金属薄膜である。
前記第1のアモルファス金属薄膜素子の前記信号線と前記第2のアモルファス金属薄膜素子の前記信号線は、前記第1および第2のアモルファス金属薄膜デバイスによって前記第1および第2の電極から分離されている。
前記第1のアモルファス金属薄膜デバイスの前記信号線と前記第2のアモルファス金属薄膜デバイスの前記信号線とは、前記第1および第2のアモルファス金属薄膜デバイスと前記第1および第2の電極によって互いに分離されている。
基板を含むデバイスであって、前記基板上のアモルファス金属薄膜相互接続部と、前記アモルファス金属薄膜相互接続部上の第1のトンネル絶縁体と、前記第1のトンネル絶縁体上の第2の絶縁体と、第2の絶縁体を通る第1の導電性ビアと、第2の絶縁体上の導電層を含み、第1の導電性ビアに接続される。
第2の絶縁体はカラーフィルターである。
第2の絶縁体は、有機カラーフィルター材料である。第2の絶縁体は、有機非カラーフィルターバリアである。
第2の絶縁体は無機バリアである。
上述の様々な実施形態は、さらなる実施形態を提供するために組み合わせることができる。実施形態の態様は、さらに別の実施形態を提供するために、必要に応じて様々な特許、出願および刊行物の概念を使用するように変更することができる。2015年10月13日に出願された米国仮出願第62/241,038号は、その全体が参照により本明細書に組み込まれる。これらおよび他の変更は、本明細書に提示された詳細な説明を考慮して実施形態に行うことができる。一般に、以下の特許請求の範囲において、使用される用語は、特許請求の範囲を明細書および特許請求の範囲に開示される特定の実施形態に限定するものと解釈されるべきではなく、そのようなクレームに与えられるべき均等物の全範囲とともに可能なすべての実施形態を含むと解釈されるべきである。よって、特許請求の範囲は本開示によって制限されるものではない。

Claims (22)

  1. 基板と、
    該基板の上方にあり互い違いに配置されている第１および第２のアモルファス金属薄膜相互接続部と、
    該第１および該第２のアモルファス金属薄膜相互接続部の上方にあるトンネル絶縁体と、
    該トンネル絶縁体の上方にあり前記第１のアモルファス金属薄膜相互接続部と重なっている第１の導電性相互接続部と、
    前記トンネル絶縁体の上方にあり前記第１および前記第２のアモルファス金属薄膜相互接続部と重なっている第２の導電性相互接続部と、
    前記トンネル絶縁体の上方にあり前記第２のアモルファス金属薄膜相互接続部と重なっている第３の導電性相互接続部と
    を備えてなるデバイス。
  2. 前記トンネル絶縁体が酸化アルミニウムを含む、
    請求項１に記載のデバイス。
  3. 前記第１および前記第２のアモルファス金属薄膜相互接続部がチタンアルミニウムを含む、
    請求項１に記載のデバイス。
  4. 前記第１および前記第２の導電性相互接続部のそれぞれがアモルファス金属薄膜を含む、
    請求項１に記載のデバイス。
  5. 前記第１および前記第２の導電性相互接続部のそれぞれが結晶性金属薄膜を含む、
    請求項１に記載のデバイス。
  6. 前記第１および前記第２の導電性相互接続部のそれぞれが導電性酸化物薄膜を含む、
    請求項１に記載のデバイス。
  7. 前記トンネル絶縁体が５ｎｍ～１５ｎｍの厚さを有する、
    請求項１に記載のデバイス。
  8. 基板と、
    該基板の上方にあり第１の方向に延びる複数のアモルファス金属薄膜相互接続部と、
    該複数のアモルファス金属薄膜相互接続部の上方にあるトンネル絶縁体と、
    該トンネル絶縁体の上方にあり前記第１の方向を横切る第２の方向に延びる複数の導電性相互接続部であって、該複数の導電性相互接続部は、前記第１の方向に互いに間隔を空けて配置され、該複数の導電性相互接続部の第１の導電性相互接続部が前記複数のアモルファス金属薄膜相互接続部の１つのアモルファス金属薄膜相互接続部のみと重なり、該複数の導電性相互接続部の第２の導電性相互接続部が前記複数のアモルファス金属薄膜相互接続部の２つのアモルファス金属薄膜相互接続部と重なるように配置されている、複数の導電性相互接続部と
    を備えてなるデバイス。
  9. 前記トンネル絶縁体が金属酸化物を含む、
    請求項８に記載のデバイス。
  10. 前記金属酸化物が酸化アルミニウムを含む、
    請求項９に記載のデバイス。
  11. 前記複数のアモルファス金属薄膜相互接続部がチタンアルミニウムを含む、
    請求項８に記載のデバイス。
  12. 前記複数の導電性相互接続部がアモルファス金属薄膜を含む、
    請求項８に記載のデバイス。
  13. 前記複数の導電性相互接続部が結晶性金属薄膜を含む、
    請求項８に記載のデバイス。
  14. 前記複数の導電性相互接続部が透明導電性酸化物薄膜を含む、
    請求項８に記載のデバイス。
  15. 前記複数のアモルファス金属薄膜相互接続部の数が前記複数の導電性相互接続部の数と同じである、
    請求項８に記載のデバイス。
  16. 前記複数のアモルファス金属薄膜相互接続部の数が前記複数の導電性相互接続部の数より少ない、
    請求項８に記載のデバイス。
  17. 基板の上方に、互い違いに配置されるよう第１および第２のアモルファス金属薄膜相互接続部を形成する工程と、
    該第１および該第２のアモルファス金属薄膜相互接続部の上方にトンネル絶縁体を堆積する工程と、
    該トンネル絶縁体の上方に前記第１のアモルファス金属薄膜相互接続部と重ねて第１の導電性相互接続部を形成し、前記トンネル絶縁体の上方に前記第１および前記第２のアモルファス金属薄膜相互接続部と重ねて第２の導電性相互接続部を形成し、前記トンネル絶縁体の上方に前記第２のアモルファス金属薄膜相互接続部と重ねて第３の導電性相互接続部を形成する、第１、第２、および第３の導電性相互接続部を形成する工程と
    を含む方法。
  18. 前記第１および第２のアモルファス金属薄膜相互接続部を形成する工程が、
    前記基板の上方にアモルファス金属層を堆積する工程と、
    該アモルファス金属層をパターン化する工程と
    を含む、
    請求項１７に記載の方法。
  19. 前記第１、第２、および第３の導電性相互接続部を形成する工程が、
    前記トンネル絶縁体の上方に導電性材料層を堆積する工程と、
    該導電性材料層をパターン化する工程と
    を含む、
    請求項１７に記載の方法。
  20. 前記導電性材料層がアモルファス金属または結晶性金属を含む、
    請求項１９に記載の方法。
  21. 基板の上方に、第１の方向に延びる複数のアモルファス金属薄膜相互接続部を形成する工程と、
    該複数のアモルファス金属薄膜相互接続部の上方にトンネル絶縁体を堆積する工程と、
    該トンネル絶縁体の上方に、前記第１の方向を横切る第２の方向に延びる複数の導電性相互接続部を形成する工程であって、該複数の導電性相互接続部は、前記第１の方向に互いに間隔を空けて配置され、該複数の導電性相互接続部の第１の導電性相互接続部が前記複数のアモルファス金属薄膜相互接続部の１つのアモルファス金属薄膜相互接続部のみと重なり、該複数の導電性相互接続部の第２の導電性相互接続部が前記複数のアモルファス金属薄膜相互接続部の２つのアモルファス金属薄膜相互接続部と重なるように配置されている、複数の導電性相互接続部を形成する工程と
    を含む方法。
  22. 基板と、
    該基板の上方にある複数のアモルファス金属薄膜相互接続部と、
    該複数のアモルファス金属薄膜相互接続部の上方にあるトンネル絶縁体と、
    該トンネル絶縁体の上方にある複数の導電性相互接続部であって、該複数の導電性相互接続部は、該複数の導電性相互接続部の第１の導電性相互接続部が前記複数のアモルファス金属薄膜相互接続部の１つのアモルファス金属薄膜相互接続部のみと重なり、該複数の導電性相互接続部の第２の導電性相互接続部が前記複数のアモルファス金属薄膜相互接続部の２つのアモルファス金属薄膜相互接続部と重なるように配置されている、複数の導電性相互接続部と
    を備えてなり、
    前記複数のアモルファス金属薄膜相互接続部の数が、前記複数の導電性相互接続部の数と同じである、デバイス。
JP2020072315A 2015-10-13 2020-04-14 アモルファス金属薄膜非線形抵抗 Active JP7093803B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562241038P 2015-10-13 2015-10-13
US62/241,038 2015-10-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018539228A Division JP6692439B2 (ja) 2015-10-13 2016-10-12 アモルファス金属薄膜非線形抵抗

Publications (2)

Publication Number Publication Date
JP2020145437A JP2020145437A (ja) 2020-09-10
JP7093803B2 true JP7093803B2 (ja) 2022-06-30

Family

ID=58518565

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018539228A Active JP6692439B2 (ja) 2015-10-13 2016-10-12 アモルファス金属薄膜非線形抵抗
JP2020072315A Active JP7093803B2 (ja) 2015-10-13 2020-04-14 アモルファス金属薄膜非線形抵抗

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018539228A Active JP6692439B2 (ja) 2015-10-13 2016-10-12 アモルファス金属薄膜非線形抵抗

Country Status (6)

Country Link
US (4) US10438841B2 (ja)
JP (2) JP6692439B2 (ja)
KR (1) KR102147141B1 (ja)
CN (1) CN108352358B (ja)
TW (1) TWI669782B (ja)
WO (1) WO2017066332A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438841B2 (en) 2015-10-13 2019-10-08 Amorphyx, Inc. Amorphous metal thin film nonlinear resistor
US10672898B2 (en) 2016-07-07 2020-06-02 Amorphyx, Incorporated Amorphous metal hot electron transistor
US10503077B2 (en) * 2017-11-07 2019-12-10 International Business Machines Corporation Shadow mask area correction for tunnel junctions
TWI809075B (zh) 2018-03-30 2023-07-21 美商非結晶公司 電子裝置及具有其之顯示器
KR20210090272A (ko) 2018-12-07 2021-07-19 아모르픽스, 인크 다이오드 기반 디스플레이 백플레인 및 전자 디스플레이를 위한 방법 및 회로
WO2021252934A1 (en) * 2020-06-12 2021-12-16 Amorphyx, Incorporated Circuits including non-linear components for electronic devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014074360A1 (en) 2012-11-12 2014-05-15 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Amorphous metal thin-film non-linear resistor

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137828A (ja) 1988-11-18 1990-05-28 Seiko Instr Inc 電気光学装置の入力保護装置
JPH0750697B2 (ja) 1989-02-20 1995-05-31 株式会社東芝 半導体装置の製造方法
EP0434627A3 (en) 1989-12-18 1991-10-23 Ois Optical Imaging Systems, Inc. Balanced drive symmetric mim diode configuration for liquid crystal displays and method of operating same
US5212537A (en) 1990-07-12 1993-05-18 Applied Materials, Inc. Calibration technique for monochromators and spectrophotometers
JPH05102147A (ja) 1991-10-07 1993-04-23 Sony Corp アモルフアス金属の形成方法及びアモルフアス金属膜を有する半導体装置
WO1996002867A1 (fr) 1994-07-14 1996-02-01 Citizen Watch Co., Ltd. Affichage a cristaux liquides et son procede de fabrication
JPH1084146A (ja) 1996-09-06 1998-03-31 Sharp Corp 非線形抵抗素子およびその製造方法
JP3193973B2 (ja) 1997-07-03 2001-07-30 松下電器産業株式会社 容量素子およびその製造方法
JPH11305267A (ja) 1998-04-23 1999-11-05 Seiko Epson Corp アクティブマトリクス基板およびその製造方法ならびに液晶パネルおよびそれを用いた電子機器
JP4019600B2 (ja) * 1998-11-30 2007-12-12 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
US6657230B1 (en) 1998-11-30 2003-12-02 Seiko Epson Corporation Electro-optical device having a symmetrically located contact hole and method of producing the same
TW500937B (en) 1999-07-13 2002-09-01 Samsung Electronics Co Ltd Liquid crystal display
EP1261241A1 (en) * 2001-05-17 2002-11-27 Shipley Co. L.L.C. Resistor and printed wiring board embedding those resistor
US7173275B2 (en) 2001-05-21 2007-02-06 Regents Of The University Of Colorado Thin-film transistors based on tunneling structures and applications
JP4157707B2 (ja) * 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
US6980468B1 (en) * 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
CN100412672C (zh) * 2005-09-14 2008-08-20 友达光电股份有限公司 薄膜二极管液晶显示器面板
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
WO2007102214A1 (ja) * 2006-03-08 2007-09-13 Fujitsu Limited 半導体装置及びその製造方法
JP2008004588A (ja) 2006-06-20 2008-01-10 Epson Imaging Devices Corp 非線形素子の製造方法、非線形素子および電気光学装置
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP4545780B2 (ja) 2007-07-09 2010-09-15 株式会社 日立ディスプレイズ 有機発光表示装置の製造方法
JP2009130167A (ja) 2007-11-26 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法
US9306078B2 (en) 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
JP2010123338A (ja) 2008-11-18 2010-06-03 Canon Inc 画像表示装置
US8436337B2 (en) * 2009-05-12 2013-05-07 The State of Oregon Acting By and Through The State Board of Higher Education on Behalf of Oregon State Unitiversity Amorphous multi-component metallic thin films for electronic devices
US8755749B2 (en) 2009-05-19 2014-06-17 Qualcomm Incorporated Minimizing interference to non-associated users
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
KR102023128B1 (ko) 2009-10-21 2019-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
CN102640293B (zh) 2009-11-27 2015-07-22 株式会社半导体能源研究所 半导体器件
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
WO2012129176A1 (en) 2011-03-18 2012-09-27 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Amorphous multi-component metal/metal oxide nanolaminate metamaterials and devices based thereon
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103594521B (zh) 2012-08-17 2017-03-01 瀚宇彩晶股份有限公司 半导体元件
CN104022044B (zh) 2013-03-01 2017-05-10 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
KR102101407B1 (ko) * 2013-03-14 2020-04-16 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
CN103268891B (zh) 2013-03-28 2016-08-10 北京京东方光电科技有限公司 一种薄膜晶体管、非晶硅平板探测基板及制备方法
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9876183B2 (en) 2015-01-30 2018-01-23 Northwestern University Charge-transporting metal oxide-polymer blend thin films
US10020354B2 (en) 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
WO2017019420A1 (en) 2015-07-24 2017-02-02 Oregon State University In-plane switching liquid crystal display backplane using amorphous metal non-linear resistors as active sub-pixel devices
US10438841B2 (en) 2015-10-13 2019-10-08 Amorphyx, Inc. Amorphous metal thin film nonlinear resistor
KR20170087574A (ko) 2016-01-20 2017-07-31 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US10672898B2 (en) 2016-07-07 2020-06-02 Amorphyx, Incorporated Amorphous metal hot electron transistor
US20180061867A1 (en) 2016-08-31 2018-03-01 Apple Inc. Methods of protecting semiconductor oxide channel in hybrid tft process flow
US10746614B2 (en) 2017-09-18 2020-08-18 Korea University Research And Business Foundation, Sejong Campus Stretchable multimodal sensor and method of fabricating of the same
KR101934026B1 (ko) 2017-09-21 2018-12-31 고려대학교 세종산학협력단 비정질 금속층을 포함하는 전극 또는 배선을 포함하는 유연 디스플레이 소자 및 이의 제조방법
TWI809075B (zh) 2018-03-30 2023-07-21 美商非結晶公司 電子裝置及具有其之顯示器
KR20210090272A (ko) 2018-12-07 2021-07-19 아모르픽스, 인크 다이오드 기반 디스플레이 백플레인 및 전자 디스플레이를 위한 방법 및 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014074360A1 (en) 2012-11-12 2014-05-15 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Amorphous metal thin-film non-linear resistor

Also Published As

Publication number Publication date
TW201729341A (zh) 2017-08-16
US10438841B2 (en) 2019-10-08
TWI669782B (zh) 2019-08-21
JP2018537865A (ja) 2018-12-20
JP2020145437A (ja) 2020-09-10
US10971392B2 (en) 2021-04-06
WO2017066332A1 (en) 2017-04-20
US20180308744A1 (en) 2018-10-25
CN108352358A (zh) 2018-07-31
US11610809B2 (en) 2023-03-21
KR102147141B1 (ko) 2020-08-25
JP6692439B2 (ja) 2020-05-13
KR20180054924A (ko) 2018-05-24
CN108352358B (zh) 2022-07-26
US10777448B2 (en) 2020-09-15
US20210151346A1 (en) 2021-05-20
US20190385894A1 (en) 2019-12-19
US20190385895A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
JP7093803B2 (ja) アモルファス金属薄膜非線形抵抗
CN103456742B (zh) 一种阵列基板及其制作方法、显示装置
CN104885251B (zh) 透明的有机发光显示装置及其制造方法
US9240486B2 (en) Thin-film transistor, method for manufacturing the same and display device including the same
CN105870125A (zh) 显示装置
US20080044982A1 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
TWI317557B (en) Liquid crystal display device and method for manufacturing the same
CN104062823B (zh) 一种阵列基板及显示装置
JP7068265B2 (ja) アモルファス金属ホットエレクトロントランジスタ
WO2011131143A1 (zh) 阵列基板及其制造方法和液晶显示器
US11183585B2 (en) Amorphous metal thin film transistors
CN114730800B (zh) 像素阵列及显示装置
CN107065344A (zh) 液晶显示装置及其制造方法
CN113950747A (zh) 显示基板及其制备方法、显示装置
WO2022047800A1 (zh) 触控面板及其制备方法、显示装置
CN116501196A (zh) 一种显示面板和显示装置
US20130306965A1 (en) Thin film transistor and thin film transistor array panel including the same
US20240145655A1 (en) Display device and manufacturing method thereof
JP2023534611A (ja) 電子デバイスのための非線形構成要素を含む回路
CN109643194A (zh) 触控基板、触控显示设备、以及制造触控基板的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220620

R150 Certificate of patent or registration of utility model

Ref document number: 7093803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150