TWI668960B - 壓電振動元件以及具備其的系統整合封裝(sip)模組 - Google Patents

壓電振動元件以及具備其的系統整合封裝(sip)模組 Download PDF

Info

Publication number
TWI668960B
TWI668960B TW106140482A TW106140482A TWI668960B TW I668960 B TWI668960 B TW I668960B TW 106140482 A TW106140482 A TW 106140482A TW 106140482 A TW106140482 A TW 106140482A TW I668960 B TWI668960 B TW I668960B
Authority
TW
Taiwan
Prior art keywords
sealing member
piezoelectric vibration
electrode
bonding
excitation electrode
Prior art date
Application number
TW106140482A
Other languages
English (en)
Other versions
TW201830855A (zh
Inventor
古城琢也
Original Assignee
日商大真空股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商大真空股份有限公司 filed Critical 日商大真空股份有限公司
Publication of TW201830855A publication Critical patent/TW201830855A/zh
Application granted granted Critical
Publication of TWI668960B publication Critical patent/TWI668960B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0595—Holders; Supports the holder support and resonator being formed in one body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1035—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by two sealing substrates sandwiching the piezoelectric layer of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/178—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator of a laminated structure of multiple piezoelectric layers with inner electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/071—Mounting of piezoelectric or electrostrictive parts together with semiconductor elements, or other circuit elements, on a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/1051—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/10513—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers

Abstract

本發明提供一種壓電振動元件及系統整合封裝(SIP)模組。作為壓電振動元件的晶體振盪器具備形成有第一激勵電極及第二激勵電極的壓電振動板；將壓電振動板的第一激勵電極覆蓋的第一密封構件；及將壓電振動板的第二激勵電極覆蓋的第二密封構件，第一密封構件與壓電振動板接合，第二密封構件與壓電振動板接合，形成將包括第一激勵電極和第二激勵電極的壓電振動板的振動部氣密密封的內部空間。第一密封構件的外表面上形成有包括引線鍵合用的安裝墊的電極圖案。具有該結構壓電振動元件適合於向SIP模組安裝。

Description

壓電振動元件以及具備其的系統整合封裝(SIP)模組
本發明涉及晶體振盪器等壓電振動元件以及具備其的SIP模組。
近年，各種電子設備朝著工作頻率高頻化、封裝體小型化(特別是低矮化)方向發展。因此，隨著高頻化、封裝體小型化，要求壓電振動元件(例如，晶體諧振器、晶體振盪器等)也能應對高頻化及封裝體小型化。
上述壓電振動元件的殼體由近似長方體形狀的封裝體構成。該封裝體包括例如由玻璃或石英晶體構成的第一密封構件及第二密封構件、和例如由石英晶體構成並在兩個主面上形成有激勵電極的壓電振動片，第一密封構件與第二密封構件間通過晶體振動片而層疊結合。並且，配置在封裝體內部(內部空間)的壓電振動片的振動部(激勵電極)被氣密密封(例如，專利文獻1)。以下，將採用上述層疊方式的壓電振動元件的結構稱為三明治結構。
另外，專利文獻2中公開了一種表面安裝型的壓電振動元件，該壓電振動元件的背面具有用於向電路基板安裝的安裝端子。
與現有技術的壓電振動元件相比，三明治結構的壓電振動元件容易實現薄型化，即便是作為振盪電路而安裝了IC晶片的壓電振盪器之類的元件也能被充分薄型化，從而易於內置於系統整合封裝(System in a Package；簡稱SIP)這樣的封裝體內。在此，現有技術 的壓電振動元件是指，在陶瓷構成的封裝體殼體內部封入晶體諧振元件的結構，即，陶瓷封裝體元件。
通常，SIP中內置的其它元件大多是通過引線鍵合而安裝於電路基板。然而，表面安裝型的壓電振動元件要使用與其它元件不同的安裝方法，因而會使向電路基板安裝的安裝工序變得煩雜。
另外，三明治結構的壓電振動元件由於封裝體較薄，所以容易與電路基板(特別是，採用多層電路基板的情況下)中存在的佈線等之間發生電容耦合。為了防止這樣的電容耦合，需要採取屏蔽對策。然而，表面安裝型的壓電振動元件中，由於元件的底面上形成有用於向電路基板安裝的安裝端子，所以難以設置防止電容耦合的屏蔽電極。
專利文獻1日本特開2010-252051號公報
專利文獻2日本特開2015-165613號公報
鑒於上述情況，本發明的目的在於，提供一種適合於向SIP安裝的三明治結構的壓電振動元件以及具備其的SIP模組。
作為解決上述技術問題的技術方案，本發明提供一種壓電振動元件。該壓電振動元件具備，在基板的一個主面上形成有第一激勵電極，在所述基板的另一個主面上形成有與所述第一激勵電極成對的第二激勵電極的壓電振動板；將所述壓電振動板的所述第一激勵電極覆蓋的第一密封構件；及將所述壓電振動板的所述第二激勵電極覆蓋的第二密封構件，所述第一密封構件與所述壓電振 動板接合，所述第二密封構件與所述壓電振動板接合，形成將包括所述第一激勵電極和所述第二激勵電極的所述壓電振動板的振動部氣密密封的內部空間，該壓電振動元件的其特徵在於：在所述第一密封構件的外表面形成有引線鍵合用的安裝墊。
基於上述結構，通過設置引線鍵合用的安裝墊，能實現非表面安裝型的引線鍵合安裝的壓電振動元件。利用引線鍵合安裝，能通過SIP安裝而容易地將壓電振動元件內置於封裝體。
此外，引線鍵合安裝面需要有提拉導線用的高度，同時，IC晶片安裝面中IC晶片的厚度會使高度增加。因此，通過使IC晶片安裝面與引線鍵合墊安裝面為同一個面，能防止壓電振動元件的元件高度增加。
另外，上述壓電振動元件中，較佳為，在所述第二密封構件的外表面形成有屏蔽電極。
基於上述結構，電路基板(例如多層印刷電路板)中存在與第一激勵電極及第二激勵電極相向而對的信號佈線的情況下，由於在第二密封構件的外表面設置有屏蔽電極，所以能防止激勵電極與信號佈線之間發生電容耦合。三明治結構的壓電振動元件由於採用薄型結構，激勵電極與其它佈線之間容易發生電容耦合，因而這樣的屏蔽對策較為有效。
另外，上述壓電振動元件中，較佳為，所述引線鍵合用的安裝墊被配置為，不與所述第一激勵電極及所述第二激勵電極重疊。
基於上述結構，能避免引線鍵合用的安裝墊與激勵電極之間發生電容耦合，從而能抑制由電容耦合引起的壓電振動元件的特性變動。
另外，上述壓電振動元件中，較佳為，所述引線鍵合用的安裝墊被配置為，與所述內部空間周圍的框體相向而對。
基於上述結構，由於將安裝墊配置為避開壓電振動元件的內部空間而與框體相向而對，所以在引線鍵合工序中能防止引線鍵合時的按壓力造成壓電振動元件變形的情況發生。
另外，上述壓電振動元件中，較佳為，在所述第一密封構件的外表面安裝有IC晶片。
引線鍵合安裝面需要有提拉導線用的高度，同時，IC晶片安裝面中IC晶片的厚度會使高度增加。因此，通過使IC晶片安裝面與引線鍵合墊安裝面為同一個面，能抑制壓電振動元件的元件高度增加。
另外，上述壓電振動元件中，較佳為，在所述第一密封構件的外表面形成有所述IC晶片的安裝端子，所述IC晶片的安裝端子被配置為，不與所述第一激勵電極及所述第二激勵電極重疊。
基於上述結構，能避免IC晶片的安裝端子與激勵電極之間發生電容耦合，從而能抑制電容耦合引起的壓電振動元件的特性變動。
另外，上述壓電振動元件中，較佳為，在所述引線鍵合用的安裝墊的周圍形成有溝槽。
基於上述結構，使密封樹脂在IC晶片周圍成型時，由於引線鍵合用的安裝墊周圍形成有溝槽，所以能防止密封樹脂流到該安裝墊上。
另外，本發明提供一種SIP模組，該SIP模組的特徵在於具備上述壓電振動元件。
本發明的壓電振動元件由於設置有引線鍵合用的安裝墊，所以能實現非表面安裝型的引線鍵合安裝的壓電振動元件。利用引線鍵合安裝，能通過SIP安裝而容易地將壓電振動元件內置於封裝體。
另外，引線鍵合安裝面需要有提拉導線用的高度，同時，IC晶片安裝面中IC晶片的厚度會使高度增加。因此，通過使IC晶片安裝面與引線鍵合墊安裝面為同一個面，能抑制壓電振動元件的元件高度增加。
101‧‧‧晶體諧振器(壓電振動元件)
102、103‧‧‧LSI晶片
111~144‧‧‧連接用接合圖案
12‧‧‧封裝體
13‧‧‧內部空間
15a、15b、16a~16i、17a~17h‧‧‧接合構件
151‧‧‧第一通孔
151a~156a‧‧‧貫通電極
151b~156b‧‧‧貫通部分
152‧‧‧第二通孔
153‧‧‧第三通孔
154‧‧‧第四通孔
155‧‧‧第五通孔
156‧‧‧第六通孔
2‧‧‧晶體振動片(壓電振動板)
211、212、311、312、411、412‧‧‧主面
22‧‧‧振動部
22a‧‧‧角部
22b‧‧‧空隙
221‧‧‧第一激勵電極
222‧‧‧第二激勵電極
223‧‧‧第一引出電極
224‧‧‧第二引出電極
23‧‧‧外框部
24‧‧‧連結部
251‧‧‧振動側第一接合圖案
252‧‧‧振動側第二接合圖案
3‧‧‧第一密封構件
321‧‧‧密封側第一接合圖案
33‧‧‧佈線圖案
371、372‧‧‧電極圖案
373、431‧‧‧屏蔽電極
38‧‧‧金屬凸點
39‧‧‧溝槽
4‧‧‧第二密封構件
421‧‧‧密封側第二接合圖案
5‧‧‧IC晶片
500‧‧‧SIP模組
501‧‧‧電路基板
502、6‧‧‧密封樹脂
圖1是表示本發明的實施方式所涉及的晶體振盪器的結構的概要結構示意圖。
圖2是晶體振盪器的第一密封構件的概要俯視圖。
圖3是晶體振盪器的第一密封構件的概要仰視圖。
圖4是晶體振盪器的晶體振動片的概要俯視圖。
圖5是晶體振盪器的晶體振動片的概要仰視圖。
圖6是晶體振盪器的第二密封構件的概要俯視圖。
圖7是晶體振盪器的第二密封構件的概要仰視圖。
圖8是表示晶體振盪器中的各接合構件俯視時的位置關係的圖。
圖9是表示晶體振盪器的第二密封構件的變形例的概要仰視圖。
圖10是表示晶體振盪器中的IC晶片安裝部附近的截面示意圖。
圖11是表示晶體振盪器的第一密封構件的變形例的概要俯視圖。
圖12是表示晶體振盪器的第一密封構件的變形例的概要俯視圖。
圖13是表示晶體振盪器的第一密封構件的變形例的概要俯視圖。
圖14是表示使用了晶體振盪器的SIP模組的概要結構的截面圖。
以下，參照附圖對本發明的實施方式進行詳細說明。
圖1是作為採用了本發明的壓電振動元件的晶體振盪器101的概要結構示意圖。在以下的說明中，作為壓電振動元件，列舉了將IC晶片作為構成要素的晶體振盪器101，但本發明不局限於此。本發明所涉及的壓電振動元件中也包括不將IC晶片作為構成要素的晶體諧振器等。
本發明的實施方式所涉及的晶體振盪器101如圖1所示，具備晶體振動片(壓電振動板)2、第一密封構件3、及第二密封構件4。晶體振盪器101中，晶體振動片2與第一密封構件3接合，晶體振動片2與第二密封構件4接合，從而構成三明治結構的封裝體12。第一密封構件3以將晶體振動片2的一個主面211上形成的第一激勵電極221(圖4參照)覆蓋的方式與晶體振動片2接合。第二密封構件4以將晶體振動片2的另一個主面212上形成的第二激勵電極222(參照圖5)覆蓋的方式與晶體振動片2接合。
作為晶體諧振器的封裝體12中，第一密封構件3的一個主面311上安裝有IC晶片5。作為電子部件元件的IC晶片5是與晶體諧振器一起構成振盪電路的單晶片積體電路元件。晶體振盪器101由作為晶體諧振器的封裝體12、及在其上安裝的IC晶片5構成。
晶體振盪器101中，第一密封構件3及第二密封構件4分別與晶體振動片2的兩個主面(一個主面211、另一個主面212)接合，而形成封裝體12的內部空間13，在該內部空間13中，包括第一激勵電極221和第二激勵電極222的振動部22(參照圖4、圖5)被氣密密封。本實施方式所涉及的晶體振盪器101例如採用1.0×0.8mm的封裝體尺寸，從而實現了小型化和低矮化。
下面，參照圖1~圖7，對上述晶體振盪器101的各構成部分進行說明。在此，對晶體振動片2、第一密封構件3、及第二密封構件4各自的單體結構進行說明。
晶體振動片2是由石英晶體構成的壓電基片，如圖4、圖5所示，其兩個主面211、212被加工(鏡面加工)成平坦平滑面。本實施方式中，作為晶體振動片2，採用實現厚度剪切振動的AT切石英晶體片。圖4、圖5所示的晶體振動片2中，晶體振動片2的兩個主面211、212在XZ’平面上。該XZ’平面中，晶體振動片2的短邊方向為X軸方向；晶體振動片2的長邊方向為Z’軸方向。另外，AT切是指，人工石英晶體的三個晶軸，即電軸(X軸)、機械軸(Y軸)、及光軸(Z軸)中，以相對Z軸繞X軸轉動35度15分的傾斜角度進行切割的加工手法。AT切石英晶體片中，X軸與石英晶體的晶軸一致； Y’軸及Z’軸與相對石英晶體的晶軸的Y軸及Z軸分別傾斜了35度15分的軸一致；Y’軸方向及Z’軸方向相當於將AT切石英晶體片切割時的切割方向。
晶體振動片2的兩個主面211、212上形成有一對激勵電極(第一激勵電極221、第二激勵電極222)。晶體振動片2具有被形成為近似矩形的振動部22、包圍著該振動部22的外周的外框部23、及將振動部22與外框部23連結的連結部24，振動部22、連結部24、及外框部23被構成為一體。本實施方式中，連結部24只被設置在振動部22與外框部23之間的一個部位，未設置連結部24的部位成為空隙22b。另外，雖未圖示，但振動部22和連結部24被構成為比外框部23更薄。如此，由於外框部23與連結部24厚度不同，所以外框部23的固有振動頻率與連結部24的壓電振動頻率不同，因而，外框部23不容易與連結部24的壓電振動產生共振。
連結部24只從位於振動部22的+X方向及-Z’方向的一個角部22a朝著-Z’方向延伸(突出)到外框部23。如此，振動部22的外周端部中，由於在壓電振動的位移較小的角部22a設置有連結部24，所以與將連結部24設置在角部22a以外的部分(邊的中間部分)的情況相比，能防止壓電振動經由連結部24而洩露到外框部23，從而能使振動部22高效地進行壓電振動。
第一激勵電極221設置在振動部22的一個主面側，第二激勵電極222設置在振動部22的另一個主面側。第一激勵電極221、第二激勵電極222分別與引出電極(第一引出電極223、第二引出電極224) 連接。從第一激勵電極221引出的第一引出電極223從連結部24經過而與外框部23上形成的連接用接合圖案116相連接。從第二激勵電極222引出的第二引出電極224從連結部24經過而與外框部23上形成的連接用接合圖案124相連接。第一激勵電極221及第一引出電極223由在一個主面211上進行物理氣相沉積而形成的基底PVD膜、和在該基底PVD膜上進行物理氣相沉積而疊層形成的電極PVD膜構成。第二激勵電極222及第二引出電極224由在另一個主面212上進行物理氣相沉積而形成的基底PVD膜、和在該基底PVD膜上進行物理氣相沉積而疊層形成的電極PVD膜構成。
在晶體振動片2的兩個主面211、212上，分別設置有用於將晶體振動片2與第一密封構件3及第二密封構件4接合的振動側密封部。振動側密封部由晶體振動片2的一個主面211上形成的振動側第一接合圖案251、和晶體振動片2的另一個主面212上形成的振動側第二接合圖案252構成。振動側第一接合圖案251和振動側第二接合圖案252被設置在上述外框部23，俯視呈環形。第一激勵電極221和第二激勵電極222未與振動側第一接合圖案251和振動側第二接合圖案252電連接。
振動側第一接合圖案251由在一個主面211上進行物理氣相沉積而形成的基底PVD膜、和在該基底PVD膜上進行物理氣相沉積而疊層形成的電極PVD膜構成。振動側第二接合圖案252由在另一個主面212上進行物理氣相沉積而形成的基底PVD膜、和在該基底PVD膜上進行物理氣相沉積而疊層形成的電極PVD膜構成。即，振動 側第一接合圖案251與振動側第二接合圖案252結構相同，均由多個層在兩個主面211、212上疊層而構成，從其最下層側起依次蒸鍍形成有鈦(Ti)層和金(Au)層。如此，振動側第一接合圖案251和振動側第二接合圖案252中，基底PVD膜由單一材料(鈦)構成，電極PVD膜由單一材料(金)構成，電極PVD膜比基底PVD膜更厚。另外，晶體振動片2的一個主面211上形成的第一激勵電極221與振動側第一接合圖案251厚度相同，第一激勵電極221的表面和振動側第一接合圖案251的表面由同一金屬構成。同樣，晶體振動片2的另一個主面212上形成的第二激勵電極222與振動側第二接合圖案252厚度相同，第二激勵電極222的表面和振動側第二接合圖案252的表面由同一金屬構成。另外，振動側第一接合圖案251和振動側第二接合圖案252為非錫(Sn)圖案。
在此，通過對第一激勵電極221、第一引出電極223、及振動側第一接合圖案251採用相同結構，可以通過同一工序將它們一併形成。同樣，通過對第二激勵電極222、第二引出電極224、及振動側第二接合圖案252採用相同結構，可以通過同一工序將它們一併形成。詳細而言，可通過用真空蒸鍍或濺鍍、離子鍍、分子束外延(MBE)、雷射燒蝕等PVD法(例如，光刻等加工中的圖案化用的膜形成法)形成基底PVD膜或電極PVD膜，而一併進行膜形成，如此，能縮短製造工時，有利於降低成本。
晶體振動片2的一個主面211中，如圖4所示，除了第一激勵電極221、第一引出電極223、及振動側第一接合圖案251以外，還形成 有九個連接用接合圖案111~119。連接用接合圖案111~114被設置在晶體振動片2的外框部23的、晶體振動片2的四個角落(角部)的區域。連接用接合圖案111~114被設置為與振動側第一接合圖案251相隔規定間隔。
連接用接合圖案115、116被設置在晶體振動片2的外框部23的、晶體振動片2的振動部22的-Z’方向側。另外，連接用接合圖案115、116沿著X軸方向排列，連接用接合圖案115被配置在-X方向側，連接用接合圖案116被配置在+X方向側。連接用接合圖案116如上述所述那樣與第一引出電極223相連接。
相對於連接用接合圖案115、116，連接用接合圖案117被設置在Z’軸方向的相反側(晶體振動片2的振動部22的+Z’方向側)，與連接用接合圖案115、116之間夾著晶體振動片2的振動部22。連接用接合圖案117在晶體振動片2的外框部23沿X軸方向延伸。
連接用接合圖案118、119被設置在晶體振動片2的外框部23的、振動部22的X軸方向的兩側。即，連接用接合圖案118、119被設置在沿靠晶體振動片2的長邊邊緣的長邊邊緣近傍區域，沿Z’軸方向延伸。連接用接合圖案118被設置在晶體振動片2的一個主面211上形成的連接用接合圖案111與連接用接合圖案113之間。連接用接合圖案119被設置在連接用接合圖案112與連接用接合圖案114之間。
在晶體振動片2的另一個主面212上，如圖5所示，除了第二激勵電極222、第二引出電極224、及振動側第二接合圖案252以外，還形成有八個連接用接合圖案120~127。連接用接合圖案120~123被設 置在晶體振動片2的外框部23的、晶體振動片2的四個角落(角部)的區域。連接用接合圖案120~123被設置為，與振動側第二接合圖案252相隔規定間隔。
連接用接合圖案124、125被設置在晶體振動片2的外框部23的、晶體振動片2的振動部22的Z’軸方向的兩側，連接用接合圖案124被配置在-Z’方向側；連接用接合圖案125被配置在+Z’方向側。連接用接合圖案124、125沿X軸方向延伸。另外，連接用接合圖案124如上所述那樣與第二引出電極224相連接。
連接用接合圖案126、127被設置在晶體振動片2的外框部23的、振動部22的X軸方向的兩側。即，連接用接合圖案126、127被設置在沿靠晶體振動片2的長邊邊緣的長邊邊緣近傍區域，沿Z’軸方向延伸。連接用接合圖案126被設置在晶體振動片2的一個主面211上形成的連接用接合圖案120與連接用接合圖案122之間。連接用接合圖案127被設置在連接用接合圖案121與連接用接合圖案123之間。
連接用接合圖案111~127與振動側第一接合圖案251、振動側第二接合圖案252結構相同，可以通過形成振動側第一接合圖案251、振動側第二接合圖案252的工序來形成連接用接合圖案111~127。 具體而言，連接用接合圖案111~127由在晶體振動片2的兩個主面211、212上進行物理氣相沉積而形成的基底PVD膜、和在該基底PVD膜上進行物理氣相沉積而疊層形成的電極PVD膜構成。
另外，如圖4、圖5所示，晶體振動片2上形成有將一個主面211與另一個主面212之間貫通的兩個通孔(第一通孔151、第二通孔152)。第一通孔151被形成在連接用接合圖案112與連接用接合圖案121重疊的區域，將連接用接合圖案112與連接用接合圖案121導通。第二通孔152被形成在連接用接合圖案115與連接用接合圖案124重疊的區域，將連接用接合圖案115與連接用接合圖案124導通。
第一通孔151及第二通孔152中，沿著該第一通孔151及第二通孔152各自的內壁面形成有用於將一個主面211上形成的電極與另一個主面212上形成的電極導通的貫通電極151a、152a。並且，第一通孔151及第二通孔152各自的中央部分成為將一個主面211與另一個主面212之間貫通的中空狀態的貫通部分151b、152b。
晶體振盪器101中，第一通孔151及連接用接合圖案111~114、118~123、126、127被設置為，比振動側第一接合圖案251及振動側第二接合圖案252更位於外周側。第二通孔152及連接用接合圖案115~117、124、125被設置為，比振動側第一接合圖案251及振動側第二接合圖案252更位於內周側。連接用接合圖案111~127未與振動側第一接合圖案251及振動側第二接合圖案252
第一密封構件3採用彎曲剛度(截面二階矩×楊氏模數)在1000[N．mm2]以下的材料。具體而言，如圖2、圖3所示，第一密封構件3是由一枚玻璃晶片構成的長方體基板，該第一密封構件3的另一個主面312(與晶體振動片2接合的面)被加工(鏡面加工)成平坦平滑面。
該第一密封構件3的另一個主面312上形成有密封側第一接合圖案321，作為用於與晶體振動片2接合的密封側第一密封部。密封側第一接合圖案321被形成為俯視呈環形。該密封側第一接合圖案321由在第一密封構件3上進行物理氣相沉積而形成的基底PVD膜、和在該基底PVD膜上進行物理氣相沉積而疊層形成的電極PVD膜構成。另外，本實施方式中，基底PVD膜採用鈦(Ti)，電極PVD膜採用金(Au)。另外，密封側第一接合圖案321是非錫(Sn)圖案。
如圖2所示，在第一密封構件3的一個主面311(安裝IC晶片5的面)上，形成有包括安裝作為振盪電路元件的IC晶片5的安裝墊在內的六個電極圖案(四個電極圖案371及兩個電極圖案372)。四個電極圖案371是用於將晶體振盪器101引線鍵合安裝於電路基板(未圖示)的電極圖案，在一方的端部(中央側)有安裝IC晶片5的安裝墊；在另一方的端部(外周側)有引線鍵合墊。兩個電極圖案372是用於將IC晶片5與第一激勵電極221及第二激勵電極222連接的電極圖案，一方的端部(中央側)有安裝IC晶片5的安裝墊。通過FCB(Flip Chip Bonding，倒裝焊接)法，用金屬凸點(例如金凸點等)38(參照圖1)將IC晶片5接合在電極圖案371、372上。
另外，在本發明的壓電振動元件是不安裝IC晶片的晶體諧振器的情況下，該晶體諧振器與作為另設的晶片安裝在電路基板上的IC晶片連接而發揮振盪器的功能。在此情況下，第一密封構件3的一 個主面311中，只形成用於與晶體諧振器的第一激勵電極221及第二激勵電極222連接的電極圖案，該電極圖案與IC晶片連接。
在第一密封構件3的另一個主面312上，如圖3所示，除了密封側第一接合圖案321以外，還形成有九個連接用接合圖案128~136及佈線圖案33。連接用接合圖案128~131被設置在第一密封構件3的四個角落(角部)的區域。連接用接合圖案128~131被設置為，與密封側第一接合圖案321相隔規定間隔。
連接用接合圖案132、133被設置在第一密封構件3的A2方向側。另外，連接用接合圖案132、133沿B軸方向排列，連接用接合圖案132被配置在B1方向側，連接用接合圖案133被配置在B2方向側。另外，圖3中的A1方向及A2方向與圖4中的+Z’方向及-Z’方向分別一致，B1方向及B2方向與-X方向及+X方向分別一致。
連接用接合圖案134被設置在第一密封構件3的A1方向側，沿著B軸方向延伸。另外，在連接用接合圖案132與連接用接合圖案134之間，佈線圖案33與連接用接合圖案132、134形成為一體。即，佈線圖案33的A2方向側連接著連接用接合圖案132，A1方向側連接著連接用接合圖案134。
連接用接合圖案135、136被設置在第一密封構件3的B軸方向的兩側。連接用接合圖案135、136被設置在沿靠第一密封構件3的長邊邊緣的長邊邊緣近傍區域，沿A軸方向延伸。連接用接合圖案135被設置在第一密封構件3的另一個主面312上形成的連接用接合圖 案128與連接用接合圖案130之間。連接用接合圖案136被設置在連接用接合圖案129與連接用接合圖案131之間。
連接用接合圖案128~136與密封側第一接合圖案321結構相同，可以通過形成密封側第一接合圖案321的工序來形成連接用接合圖案128~136。具體而言，連接用接合圖案128~136由在第一密封構件3的另一個主面312上進行物理氣相沉積而形成的基底PVD膜、和在該基底PVD膜上進行物理氣相沉積而疊層形成的電極PVD膜構成。
另外，如圖2、圖3所示，第一密封構件3上形成有將一個主面311與另一個主面312之間貫通的三個通孔(第三~第五通孔153~155)。第三通孔153被形成在電極圖案371中的一個(圖2中右下)與連接用接合圖案129重疊的區域，將電極圖案371與連接用接合圖案129導通。第四通孔154被形成在電極圖案372的一方(圖2中右側)與連接用接合圖案134重疊的區域，將電極圖案372與連接用接合圖案134導通。第五通孔155被形成在電極圖案372的另一方(圖2中左側)與連接用接合圖案133重疊的區域，將電極圖案372與連接用接合圖案133導通。
第三~第五通孔153~155中，如圖3所示，沿著該第三~第五通孔153~155各自的內壁面分別形成有用於將一個主面311上形成的電極與另一個主面312上形成的電極導通的貫通電極153a~155a。並且，第三~第五通孔153~155各自的中央部分成為將一個主面311與另一個主面312之間貫通的中空狀態的貫通部分153b~155b。
晶體振盪器101中，第三通孔153及連接用接合圖案128~131、135、136被設置為，比密封側第一接合圖案321更位於外周側。第四通孔154、第五通孔155、連接用接合圖案132~134、及佈線圖案33被設置為，比密封側第一接合圖案321更位於內周側。連接用接合圖案128~136未與密封側第一接合圖案321電連接。另外，佈線圖案33也未與密封側第一接合圖案321電連接。
第二密封構件4採用彎曲剛度(截面二階矩×楊氏模數)在1000[N．mm2]以下的材料。具體而言，如圖6、7所示，第二密封構件4是由一枚玻璃晶片構成的長方體基板，該第二密封構件4的一個主面411(與晶體振動片2接合的面)被加工(鏡面加工)成平坦平滑面。
該第二密封構件4的一個主面411上形成有密封側第二接合圖案421，作為與晶體振動片2接合用的密封側第二密封部。密封側第二接合圖案421被形成為俯視呈環形。該密封側第二接合圖案421由在第二密封構件4上進行物理氣相沉積而形成的基底PVD膜、和在該基底PVD膜上進行物理氣相沉積而疊層形成的電極PVD膜構成。另外，本實施方式中，基底PVD膜採用鈦，電極PVD膜採用金。另外，密封側第二接合圖案421為非錫圖案。
在第二密封構件4的一個主面411上，如圖6所示，除了密封側第二接合圖案421以外，還形成有八個連接用接合圖案137~144。連接用接合圖案137~140被設置在第二密封構件4的四個角落(角部)的區域。連接用接合圖案137~140被設置為，與密封側第二接合圖案421相隔規定間隔。
連接用接合圖案141、142被設置在第二密封構件4的A軸方向的兩側，沿B軸方向延伸。在此，連接用接合圖案141被配置在A1方向側，連接用接合圖案142被配置在A2方向側。另外，圖6中的A1方向及A2方向分別與圖4中的+Z’方向及-Z’方向一致，B1方向及B2方向分別與-X方向及+X方向一致。
連接用接合圖案143、144被設置在第二密封構件4的B軸方向的兩側。連接用接合圖案143、144被設置在沿靠第二密封構件4的長邊邊緣的長邊邊緣近傍區域，沿A軸方向延伸。連接用接合圖案143被設置在第二密封構件4的一個主面411上形成的連接用接合圖案137與連接用接合圖案139之間。連接用接合圖案144被設置在連接用接合圖案138與連接用接合圖案140之間。
連接用接合圖案137~144與密封側第二接合圖案421結構相同，可以通過形成密封側第二接合圖案421的工序來形成連接用接合圖案137~144。具體而言，連接用接合圖案137~144由在第二密封構件4的一個主面411上進行物理氣相沉積而形成的基底PVD膜、和在該基底PVD膜上進行物理氣相沉積而疊層形成的電極PVD膜構成。
第二密封構件4的另一個主面412(不與晶體振動片2相向而對的外側的主面)上設置有一個屏蔽電極431。屏蔽電極431由在另一個主面412上進行物理氣相沉積而形成的基底PVD膜、和在該基底PVD膜上進行物理氣相沉積而疊層形成的電極PVD膜構成。
如圖6、圖7所示，第二密封構件4上形成有將一個主面411與另一個主面412之間貫通的一個通孔(第六通孔156)。第六通孔156被形成在連接用接合圖案138與屏蔽電極431重疊的區域，將連接用接合圖案138與屏蔽電極431導通。
第六通孔156中，如圖6所示，沿著該第六通孔156的內壁面形成有將一個主面411上形成的電極與另一個主面412上形成的電極導通的貫通電極156a。並且，第六通孔156的中央部分成為將一個主面411與另一個主面412之間貫通的中空狀態的貫通部分156b。
晶體振盪器101中，第六通孔156及連接用接合圖案137~140、143、144被設置為，比密封側第二接合圖案421更位於外周側。連接用接合圖案141、142被設置為，比密封側第二接合圖案421更位於內周側。連接用接合圖案137~144未與密封側第二接合圖案421電連接。
包括晶體振動片2、第一密封構件3、及第二密封構件4的晶體振盪器101中，晶體振動片2與第一密封構件3在使振動側第一接合圖案251與密封側第一接合圖案321相疊合的狀態下擴散接合，晶體振動片2與第二密封構件4在使振動側第二接合圖案252與密封側第二接合圖案421相疊合的狀態下擴散接合，從而製成三明治結構的封裝體12。由此，能不另外使用黏合劑等接合專用材料而將封裝體12的內部空間13，即，振動部22的容置空間氣密密封。
並且，如圖1及圖8所示，振動側第一接合圖案251和密封側第一接合圖案321本身成為擴散接合後生成的接合構件15a，振動側第二 接合圖案252和密封側第二接合圖案421本身成為擴散接合後生成的接合構件15b。
此時，上述連接用接合圖案彼此也在相疊合的狀態下擴散接合。具體而言，晶體振動片2的四個角落上的連接用接合圖案111~114與第一密封構件3的四個角落上的連接用接合圖案128~131擴散接合。晶體振動片2的長邊邊緣近傍區域的連接用接合圖案118、119與第一密封構件3的長邊邊緣近傍區域的連接用接合圖案135、136擴散接合。晶體振動片2的連接用接合圖案115與第一密封構件3的連接用接合圖案132擴散接合。晶體振動片2的連接用接合圖案116與第一密封構件3的連接用接合圖案133擴散接合。晶體振動片2的連接用接合圖案117與第一密封構件3的連接用接合圖案134擴散接合。
並且，連接用接合圖案111~114和連接用接合圖案128~131本身成為擴散接合後生成的接合構件16a~16d。連接用接合圖案118、119和連接用接合圖案135、136本身成為擴散接合後生成的接合構件16e、16f。連接用接合圖案115和連接用接合圖案132本身成為擴散接合後生成的接合構件16g。連接用接合圖案116和連接用接合圖案133本身成為擴散接合後生成的接合構件16h。連接用接合圖案117和連接用接合圖案134本身成為擴散接合後生成的接合構件16i。這些接合構件16a~16i除了具有將晶體振動片2與第一密封構件3接合的作用之外，還有將通孔的貫通電極導通的作用，另外， 還有在晶體振動片2與第一密封構件3接合時防止第一密封構件3發生變形(彎曲)的作用。
同樣，晶體振動片2的四個角落上的連接用接合圖案120~123與第二密封構件4的四個角落上的連接用接合圖案137~140擴散接合。晶體振動片2的長邊邊緣近傍區域的連接用接合圖案126、127與第二密封構件4的長邊邊緣近傍區域的連接用接合圖案143、144擴散接合。晶體振動片2的連接用接合圖案124與第二密封構件4的連接用接合圖案142擴散接合。晶體振動片2的連接用接合圖案125與第二密封構件4的連接用接合圖案141擴散接合。
並且，連接用接合圖案120~123和連接用接合圖案137~140本身成為擴散接合後生成的接合構件17a~17d。連接用接合圖案126、127和連接用接合圖案143、144本身成為擴散接合後生成的接合構件17e，17f。連接用接合圖案124和連接用接合圖案142本身成為擴散接合後生成的接合構件17g。連接用接合圖案125和連接用接合圖案141本身成為擴散接合後生成的接合構件17h。這些接合構件17a~17h除了有將晶體振動片2與第二密封構件4接合的作用之外，還有將通孔的貫通電極導通的作用，另外，還有在晶體振動片2與第二密封構件4接合時防止第二密封構件4發生變形(彎曲)的作用。
晶體振盪器101中，第一激勵電極221經由第一電氣路徑與IC晶片5連接，第二激勵電極222經由第二電氣路徑與IC晶片5連接。第一電氣路徑由第一引出電極223、接合構件16h、貫通電極155a、及電極圖案372構成。第二電氣路徑由第二引出電極224、接合構件 17g、貫通電極152a、接合構件16g、佈線圖案33、接合構件16i、貫通電極154a、及電極圖案372構成。
第二密封構件4的另一個主面412上形成的屏蔽電極431用於防止晶體振盪器101內部的激勵電極、內部佈線與電路基板中存在的信號佈線等之間發生電容耦合。若封裝體內部的激勵電極、內部佈線與位於封裝體外側的信號佈線等之間發生電容耦合，則受該信號佈線中的電位變化的影響，有可能出現頻率或其它的特性變動。 例如，在晶體振盪器101上安裝的電路基板是多層印刷電路板的情況下，與第一激勵電極221及第二激勵電極222重疊的區域中有可能存在信號佈線。三明治結構的壓電振動元件中，由於封裝體較薄，所以容易發生電容耦合。即，晶體振盪器101內部的第一激勵電極221及第二激勵電極222與電路基板內的信號佈線之間的電容耦合不容忽視，因而需要設置屏蔽電極431來防止發生該電容耦合。
屏蔽電極431上需要施加固定電位，即，在晶體振盪器101工作期間不會變動的固定電位。作為這樣的固定電位，較佳為採用GND(接地)電位。因此，屏蔽電極431經由第三電氣路徑與第一密封構件3的一個主面311上形成的電極圖案371中的一個電連接。即，與屏蔽電極431連接的電極圖案371是用於向IC晶片5提供GND電位的佈線。由此，屏蔽電極431上一直施加有GND電位。第三電氣路徑由貫通電極153a、接合構件16b、貫通電極151a、接合構件17b、及貫通電極156a構成。
具有上述結構的晶體振盪器101中，在第一密封構件3的外表面(一個主面311)安裝有IC晶片5，並且，與IC晶片安裝面為同一面的面上形成有引線鍵合用的安裝墊(電極圖案371)。通過這樣設置引線鍵合用的安裝墊，能實現非表面安裝型的引線鍵合安裝的晶體振盪器101。並且，通過引線鍵合安裝，能利用SIP安裝容易地將晶體振盪器101內置於封裝體。
另外，引線鍵合安裝面需要有提拉導線用的高度。另一方面，IC晶片安裝面中IC晶片5的厚度會使高度增加。因此，使IC晶片安裝面與引線鍵合墊的安裝面為同一個面，能避免晶體振盪器101的元件高度增加。
另外，由於在第一密封構件3的外表面設置引線鍵合用的安裝墊，所以不在第二密封構件4的外表面(另一個主面412)形成安裝端子等，而將其作為與電路基板黏接的黏接面。並且，在電路基板(例如多層印刷電路板)中存在與第一激勵電極221及第二激勵電極222相向而對的信號佈線的情況下，可以通過在第二密封構件4的外表面設置屏蔽電極431來防止激勵電極與信號佈線之間發生電容耦合。由於三明治結構的晶體振盪器101為薄型結構，所以第一激勵電極221及第二激勵電極222容易與其它佈線之間發生電容耦合，這樣的屏蔽對策較為有效。
另外，三明治結構的晶體振盪器101中，第一激勵電極221及第二激勵電極222有可能與第一密封構件3上形成的電極圖案之間發生電容耦合。為了防止這樣的電容耦合引起晶體振盪器101的特性變 動，較佳為，將引線鍵合用的安裝墊配置為，俯視時不與第一激勵電極221及第二激勵電極222重疊(或使重疊區域盡可能小)。同樣，較佳為，將IC晶片5的安裝墊配置為，俯視時不與第一激勵電極221及第二激勵電極222重疊(或使重疊區域盡可能小)。另外，較佳為，也將第一密封構件3中的其它佈線(電極圖案371、372)、晶體振動片2中的其它佈線(第一引出電極223、第二引出電極224、及佈線圖案33等)配置為，俯視時不與其它電極、佈線重疊。
另外，晶體振盪器101中，較佳為，將設置在電極圖案371的外周側端部的引線鍵合用的安裝墊配置在俯視時與晶體振動片2的外框部23重疊的區域。在此情況下，引線鍵合工序中，由於安裝墊被配置為避開晶體振盪器101的內部空間而與外框部23相向而對，所以能避免引線鍵合時的按壓力造成晶體振盪器101變形的情況發生。
另外，圖7所示的屏蔽電極431被形成在第二密封構件4的另一個主面412的幾乎整個面上，但本發明不局限於此，也可以相應於晶體振盪器101內部的電極及佈線的形狀將屏蔽電極431圖案化。圖9示出相應於第一激勵電極221、第二激勵電極222、第一引出電極223、第二引出電極224、佈線圖案33、及接合構件16g~16i、17g、17h的形狀將屏蔽電極431圖案化的例子。
通過這樣相應於需要屏蔽的激勵電極及佈線的形狀將屏蔽電極431圖案化，能將屏蔽電極431的形成面積抑制在最小限度，從而能使因屏蔽電極431而產生的寄生電容減小。寄生電容減小，則能防止 激勵電極的頻率可變數降低的情況發生，使晶體振盪器101的頻率調節更容易。
另外，晶體振盪器101中，第一密封構件3上安裝有IC晶片5，如圖10所示，IC晶片5由在其周圍成型後的密封樹脂6固定。為了防止密封樹脂6流到引線鍵合用的安裝墊上，可以形成溝槽39。溝槽39可被形成為將整個IC晶片5周圍(如圖11所示)包圍，也可被形成為將電極圖案371中的引線鍵合用的安裝墊單獨包圍(如圖12所示)。
另外，作為屏蔽電極，除了採用第二密封構件4的另一個主面412上形成的屏蔽電極431以外，還可如圖13所示那樣，採用第一密封構件3的一個主面311上形成的屏蔽電極373。屏蔽電極373用於防止IC晶片5引起的電位變動，被配置為覆蓋IC晶片5的安裝區域中不存在電極圖案371、372的區域。另外，屏蔽電極373與電極圖案371中的一個，具體而言是向IC晶片5提供GND電位用的電極圖案371連接。由此，屏蔽電極373上一直施加有GND電位。
本實施方式所涉及的晶體振盪器101適用於將多個晶片封入一個封裝體內的SIP模組。圖14是表示使用了晶體振盪器101的SIP模組500的概要結構的截面圖。
圖14所示的SIP模組500中，多個晶片被安裝在同一個電路基板501上，晶體振盪器101作為其中一個晶片被安裝在該電路基板501上。圖14的例中，除了晶體振盪器101以外，SIP模組500中還安裝有LSI晶片102、103。LSI晶片102、103例如是處理器或記憶體晶 片。當然，SIP模組500中安裝的晶片的個數不受限定。另外，電路基板501也可以是多層佈線基板。
SIP模組500中，較佳為，用同一種安裝方法安裝所有被安裝的多個晶片。將晶片的安裝方法統一，可防止向電路基板501安裝晶片的安裝工序煩雜化。SIP中，通過引線鍵合將所要內置的各種元件安裝於電路基板的情況較多。由於晶體振盪器101具有引線鍵合安裝端子，所以適合於在SIP中使用。
SIP模組500中，晶體振盪器101及LSI晶片102、103被安裝為，晶片背面通過黏合劑等黏接在電路基板501上，晶片頂面的引線鍵合安裝端子與電路基板501的佈線之間通過導線連接。並且，電路基板501中的晶片安裝面整體被密封樹脂502密封。即，晶體振盪器101及LSI晶片102、103被封入一個封裝體內。
另外，SIP模組500中，若安裝在電路基板501上的不是晶體振盪器101而是晶體諧振器，則與該晶體諧振器一起構成振盪器的IC晶片可作為與晶體諧振器獨立的另外的晶片安裝在電路基板501上。並且，由於晶體諧振器和IC晶片分別通過引線鍵合而安裝在電路基板501上，所以晶體諧振器與IC晶片連接而發揮振盪器的功能。
上述實施方式中，第一密封構件3及第二密封構件4採用了玻璃，但不局限於此，也可以採用石英晶體。另外，壓電振動板採用了AT切石英晶體片，但不局限於此，也可以採用AT切石英晶體片以外的。壓電振動板也可以是其它材料，只要是壓電材料即可，例如可以是鈮酸鋰、鉭酸鋰等。
另外，通過用石英晶體構成第一密封構件3和第二密封構件4，晶體振動片2、第一密封構件3、及第二密封構件4的熱膨脹係數相同，能抑制由晶體振動片2、第一密封構件3、及第二密封構件4間的熱膨脹差引起的封裝體12的變形，從而能提高將晶體振動片2的振動部22氣密密封的內部空間13的氣密性。另外，因封裝體12的變形而產生的扭曲有可能經由連結部24傳遞到第一激勵電極221及第二激勵電極222，而成為頻率變動的主要原因，但通過對晶體振動片2、第一密封構件3、及第二密封構件4全部使用石英晶體，能抑制這樣的頻率變動。
另外，上述實施方式中，第一密封構件3與晶體振動片2間的接合、及晶體振動片2與第二密封構件4間的接合均是通過金與金的擴散接合而實現的，但不局限於此，也可以採用硬焊材料進行接合。
上述實施方式只不過是對各方面的示例，不能將其作為進行限定性解釋的根據。即，本發明的技術範圍由申請專利範圍的記載來界定而非僅通過上述實施方式來解釋。另外，與申請專利範圍同等範圍的變形或變更均包括在本發明的範圍之內。

Claims (9)

  1. 一種壓電振動元件，具備在一基板的一個主面上形成有一第一激勵電極，在該基板的另一個主面上形成有與該第一激勵電極成對的一第二激勵電極的一壓電振動板；將該壓電振動板的該第一激勵電極覆蓋的一第一密封構件；及將該壓電振動板的該第二激勵電極覆蓋的一第二密封構件，該第一密封構件與該壓電振動板接合，該第二密封構件與該壓電振動板接合，形成將包括該第一激勵電極和該第二激勵電極的該壓電振動板的一振動部氣密密封的一內部空間，該壓電振動元件的其特徵在於：在該第一密封構件的一外表面形成有一引線鍵合用的安裝墊；在該第二密封構件的外表面形成有一屏蔽電極。
  2. 如請求項第1項所述的壓電振動元件，其中：該壓電振動板接合至該第一密封構件，以及該壓電振動板接合至該第二密封構件，都是經由含有金的一擴散接合層；每個該第一激勵電極以及該第二激勵電極的一最上層是一金層。
  3. 如請求項第1或2項所述的壓電振動元件，其中：該屏蔽電極係依據該壓電振動元件內部的電極及佈線的個別的形狀而圖案化。
  4. 如請求項第1或2項所述的壓電振動元件，其中：該引線鍵合用的安裝墊被配置為，不與該第一激勵電極及該第二激勵電極重疊。
  5. 如請求項第1或2項所述的壓電振動元件，其中：該引線鍵合用的安裝墊被配置為，與該內部空間周圍的框體相向而對。
  6. 如請求項第1或2項所述的壓電振動元件，其中：在該第一密封構件的外表面安裝有一IC晶片。
  7. 如請求項第6項所述的壓電振動元件，其中：在該第一密封構件的外表面形成有該IC晶片的安裝端子，該IC晶片的安裝端子被配置為，不與該第一激勵電極及該第二激勵電極重疊。
  8. 如請求項第6項所述的壓電振動元件，其中：在該引線鍵合用的安裝墊的周圍形成有一溝槽。
  9. 一種系統整合封裝(SIP)模組，其特徵在於：具備請求項第1至8項中任一項所述的壓電振動元件。
TW106140482A 2016-11-24 2017-11-22 壓電振動元件以及具備其的系統整合封裝(sip)模組 TWI668960B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016227624 2016-11-24
JP2016-227624 2016-11-24

Publications (2)

Publication Number Publication Date
TW201830855A TW201830855A (zh) 2018-08-16
TWI668960B true TWI668960B (zh) 2019-08-11

Family

ID=62195150

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140482A TWI668960B (zh) 2016-11-24 2017-11-22 壓電振動元件以及具備其的系統整合封裝(sip)模組

Country Status (5)

Country Link
US (1) US11637544B2 (zh)
JP (1) JPWO2018097132A1 (zh)
CN (1) CN109716646A (zh)
TW (1) TWI668960B (zh)
WO (1) WO2018097132A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置
JP6848953B2 (ja) * 2018-11-26 2021-03-24 株式会社大真空 圧電振動デバイス
JP7211082B2 (ja) * 2018-12-28 2023-01-24 セイコーエプソン株式会社 振動デバイスおよび振動モジュール
JP6908068B2 (ja) * 2019-03-29 2021-07-21 株式会社大真空 圧電振動デバイス
CN117546415A (zh) * 2021-09-22 2024-02-09 株式会社大真空 压电振动器件
CN117546406A (zh) * 2021-09-30 2024-02-09 株式会社大真空 压电振动器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056929A (ja) * 2008-08-28 2010-03-11 Nippon Dempa Kogyo Co Ltd 圧電部品
JP2013105768A (ja) * 2011-11-10 2013-05-30 Ricoh Co Ltd 半導体装置
JP2016032154A (ja) * 2014-07-28 2016-03-07 日本電波工業株式会社 圧電デバイス
WO2016136283A1 (ja) * 2015-02-26 2016-09-01 株式会社大真空 圧電振動デバイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047476A (en) 1976-07-21 1977-09-13 Liebermann Benno E Apparatus for cooking food articles
JP2000165086A (ja) * 1998-11-30 2000-06-16 Kinseki Ltd 電子部品容器
JP4593809B2 (ja) * 2001-02-28 2010-12-08 京セラ株式会社 圧電デバイス
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
JP4222020B2 (ja) * 2002-12-17 2009-02-12 セイコーエプソン株式会社 圧電発振器
JP3841304B2 (ja) * 2004-02-17 2006-11-01 セイコーエプソン株式会社 圧電発振器、及びその製造方法
JP5049702B2 (ja) * 2006-12-26 2012-10-17 日本電波工業株式会社 積層型の水晶振動子
JP2010050778A (ja) * 2008-08-22 2010-03-04 Epson Toyocom Corp 圧電デバイス
JP5262946B2 (ja) 2009-04-15 2013-08-14 セイコーエプソン株式会社 電子デバイス
JP5862155B2 (ja) * 2011-09-26 2016-02-16 セイコーエプソン株式会社 振動デバイス及び電子機器
JP2013239947A (ja) * 2012-05-16 2013-11-28 Seiko Epson Corp 振動デバイス、振動デバイスモジュール、電子機器及び移動体
JP2013258571A (ja) * 2012-06-13 2013-12-26 Seiko Epson Corp 振動素子、振動子、電子デバイス、電子機器及び移動体
JP5527785B1 (ja) 2013-08-08 2014-06-25 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
JP6330370B2 (ja) 2014-03-03 2018-05-30 株式会社大真空 圧電振動デバイスの製造方法
JP2016039516A (ja) * 2014-08-08 2016-03-22 日本電波工業株式会社 圧電デバイス
WO2016158010A1 (ja) * 2015-03-27 2016-10-06 株式会社大真空 圧電振動デバイス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056929A (ja) * 2008-08-28 2010-03-11 Nippon Dempa Kogyo Co Ltd 圧電部品
JP2013105768A (ja) * 2011-11-10 2013-05-30 Ricoh Co Ltd 半導体装置
JP2016032154A (ja) * 2014-07-28 2016-03-07 日本電波工業株式会社 圧電デバイス
WO2016136283A1 (ja) * 2015-02-26 2016-09-01 株式会社大真空 圧電振動デバイス

Also Published As

Publication number Publication date
US11637544B2 (en) 2023-04-25
JPWO2018097132A1 (ja) 2019-10-17
US20190312189A1 (en) 2019-10-10
TW201830855A (zh) 2018-08-16
CN109716646A (zh) 2019-05-03
WO2018097132A1 (ja) 2018-05-31

Similar Documents

Publication Publication Date Title
TWI668960B (zh) 壓電振動元件以及具備其的系統整合封裝(sip)模組
TWI699014B (zh) 壓電振動元件
TWI649963B (zh) Crystal vibration element
JP7196934B2 (ja) 圧電振動デバイス
JPWO2017077972A1 (ja) 圧電振動デバイス
JP6696378B2 (ja) 圧電振動デバイス
JP2017108385A (ja) 圧電振動デバイス
JP2019009716A (ja) 水晶振動板および水晶振動デバイス
TWI823401B (zh) 壓電振動板及壓電振動裝置
TWI784278B (zh) 壓電振動板及壓電振動器件
JP2022184006A (ja) 圧電振動デバイス
TWI817286B (zh) 壓電振動裝置
JP2020120345A (ja) 圧電振動デバイス及びその製造方法
JP2020141358A (ja) 圧電振動板及び圧電振動デバイス
JP2022151106A (ja) 圧電振動板および圧電振動デバイス
JP2020092357A (ja) 圧電発振器の製造方法
JPWO2018051800A1 (ja) 圧電振動デバイス