TWI635294B - 半導體裝置及具有該半導體裝置之半導體系統 - Google Patents

半導體裝置及具有該半導體裝置之半導體系統 Download PDF

Info

Publication number
TWI635294B
TWI635294B TW103139090A TW103139090A TWI635294B TW I635294 B TWI635294 B TW I635294B TW 103139090 A TW103139090 A TW 103139090A TW 103139090 A TW103139090 A TW 103139090A TW I635294 B TWI635294 B TW I635294B
Authority
TW
Taiwan
Prior art keywords
internal
communication number
detection information
internal clock
clock clk
Prior art date
Application number
TW103139090A
Other languages
English (en)
Other versions
TW201534941A (zh
Inventor
朴嘉藍
金載鎰
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201534941A publication Critical patent/TW201534941A/zh
Application granted granted Critical
Publication of TWI635294B publication Critical patent/TWI635294B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/023—Input circuits comprising pulse shaping or differentiating circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/026—Input circuits comprising logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator

Landscapes

  • Manipulation Of Pulses (AREA)
  • Dram (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明係揭露一種半導體裝置包括一時脈分割區塊，係適用於分割一來源時脈的一頻率並產生第一及第二內部時脈；一選通分割區塊，係適用於分割一選通訊號的一頻率，並產生第一及第二內部選通訊號；以及一相位差偵測區塊，係適用於產生並交替地輸出第一及第二偵測資訊，以作為偵測結果資訊。

Description

半導體裝置及具有該半導體裝置之半導體系統
本發明之各個實施例關於一半導體設計技術，尤其是具有相位差偵測功能的一半導體裝置，以及具有該半導體裝置之半導體系統。
本發明主張的優先權為在2014年3月5日向韓國智慧財產局提出申請的申請案，其韓國申請案號為10-2014-0025959，在此併入其全部參考內容。
半導體裝置包括多個單元，以執行各種操作。
當半導體裝置之操作速度增加時，共同傳輸至不同操作單元的操作訊號可能無法同時到達，因為該等訊號具有不同長度傳輸或是該等訊號傳輸線可具有不同特性以影響訊號傳輸速度。因此，為了訊號同步，訊號同步偵測以及訊號相位差偵測是需要的。
本發明之各種示例性實施例係關於一種半導體裝置，係具有訊號相位差偵測功能，用於同步具有更高可靠性及穩定性的訊號，以及關於具有該半導體裝置之一半導體系統。
於本發明之一實施例中，一半導體裝置可包括：一時脈分割區塊， 係適用於分割一來源時脈的一頻率於一預設速率，並產生一第一內部時脈以及一第二內部時脈，且該第一內部時脈與該第二內部時脈之間具有一第一相位差；一選通分割區塊，係適用於分割於一選通訊號的一頻率於該預設速率，並產生一第一內部選通訊號以及一第二內部選通訊號，且該第一內部選通訊號與該第二內部選通訊號之間具有一第二相位差；以及一相位差偵測區塊，係適用於產生並交替地輸出第一偵測資訊及第二偵測資訊，以作為偵測結果資訊，其中該第一偵測資訊表示於該第一內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值的一組合，以及其中該第一偵測資訊表示於該第二內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值的一組合。
該第一內部時脈之啟動週期與該第二內部時脈之啟動週期可彼此重疊。
該第一相位差可為90°，以及該第二相位差可為180°。
該預設速率可為該來源時脈之一半速率。
該相位差偵測區塊可包括一第一偵測資訊產生單元，係適用藉由於該第一內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值，而產生該第一偵測資訊，並且透過一互斥或操作而組合被偵測之等邏輯值；一第二偵測資訊產生單元，係適用藉由於該第二內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值，而產生該第二偵測資訊，並且透過一互斥或操作而組合被偵測之等邏輯值；以及一偵測資訊輸出單元，係適用於交替地輸出該第一偵測資訊及該第二偵測資訊，以作為該偵測結果資訊。
該第一內部選通訊號與該第二內部選通訊號可交替地啟動，以及該偵測資訊輸出單元可交替地輸出該第一偵測資訊及該第二偵測資訊，以響應交替啟動之第一內部選通訊號與該第二內部選通訊號。
該偵測資訊輸出單元可包括一選擇訊號產生區段，係適用於產生一選擇訊號，以在第一邏輯位準與第二邏輯位準之間做切換，以響應該第一內部選通訊號與該第二內部選通訊號的交替啟動；以及一輸出選擇區段，係適用於根據該選擇訊號之等邏輯位準，而交替地輸出該第一偵測資訊及該第二偵測資訊。
於本發明之一實施例中，一半導體系統可包括一半導體控制器，係適用於輸出一來源時脈及一選通訊號；以及一半導體裝置，係適用於接收該來源時脈及該選通訊號，並產生且輸出一偵測結果資訊至該半導體控制器，該偵測結果資訊表示被接收之來源時脈以及被接收之選通訊號之間的一超前/延遲關係，其中該半導體裝置包括：一時脈分割區塊，係適用於分割被接收的來源時脈的一頻率於一預設速率，並產生一第一內部時脈以及一第二內部時脈，且該第一內部時脈與該第二內部時脈之間具有一第一相位差；一選通分割區塊，係適用於分割被接收的選通訊號的一頻率於該預設速率，並產生一第一內部選通訊號以及一第二內部選通訊號，且該第一內部選通訊號與該第二內部選通訊號之間具有一第二相位差；以及一相位差偵測區塊，係適用於產生並交替地輸出第一偵測資訊及第二偵測資訊，以作為該偵測結果資訊，其中該第一偵測資訊表示於該第一內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值的一組合，以及其中該第一偵測資訊表示於該第二內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值的一組合，以及其中該半 導體控制器根據該偵測結果資訊，來調整該來源時脈或是該選通訊號之一相位。
該第一內部時脈之啟動週期與該第二內部時脈之啟動週期可彼此重疊。
該第一相位差可為90°，以及該第二相位差可為180°。
該預設速率可為被接收之來源時脈的一半速率。
該相位差偵測區塊可包括一第一偵測資訊產生單元，係適用藉由於該第一內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值，而產生該第一偵測資訊，並且透過一互斥或操作而組合被偵測之等邏輯值；一第二偵測資訊產生單元，係適用藉由於該第二內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值，而產生該第二偵測資訊，並且透過一互斥或操作而組合被偵測之等邏輯值；以及一偵測資訊輸出單元，係適用於交替地輸出該第一偵測資訊及該第二偵測資訊，以作為該偵測結果資訊。
該第一內部選通訊號與該第二內部選通訊號可交替地啟動，以及該偵測資訊輸出單元可交替地輸出該第一偵測資訊及該第二偵測資訊，以響應交替啟動之第一內部選通訊號與該第二內部選通訊號。
該偵測資訊輸出單元可包括一選擇訊號產生區段，係適用於產生一選擇訊號，以在第一邏輯位準與第二邏輯位準之間做切換，以響應該第一內部選通訊號與該第二內部選通訊號的交替啟動；以及一輸出選擇區段，係適用於根據該選擇訊號之等邏輯位準，而交替地輸出該第一偵測資訊及該第二偵測資訊。
根據本發明之等示例性實施例，該相位差偵測無須邊緣偵測而 被執行，但與目標訊號所採樣的值相關，據此，該相位差偵測的可靠性及穩定性可被改善
此外，無論該等目標訊號的相位失真，亦可獲得該等目標訊號之間的一精確相位。
0‧‧‧第一輸入節點
1‧‧‧第二輸入節點
10‧‧‧半導體系統
100‧‧‧半導體控制器
110‧‧‧訊號產生單元
120‧‧‧傳輸單元
200‧‧‧半導體裝置
210,210a~210d‧‧‧操作單元
300‧‧‧時脈分割區塊
302‧‧‧第一中間時脈產生單元
304‧‧‧第二中間時脈產生單元
306‧‧‧第三中間時脈產生單元
308‧‧‧第一內部時脈輸出單元
309‧‧‧第二內部時脈輸出單元
320‧‧‧選通分割區塊
322‧‧‧第一內部選通訊號產生單元
324‧‧‧第二內部選通訊號產生單元
340‧‧‧相位差偵測區塊
342‧‧‧第一偵測資訊產生單元
3422‧‧‧第一相位偵測區段
3424‧‧‧第二相位偵測區段
3426‧‧‧第一組合區段
344‧‧‧第二偵測資訊產生單元
3442‧‧‧第三相位偵測區段
3444‧‧‧第四相位偵測區段
3446‧‧‧第二組合區段
346‧‧‧偵測資訊輸出單元
3462‧‧‧選擇訊號產生區段
34622‧‧‧第一脈衝產生部
34624‧‧‧第二脈衝產生部
34626‧‧‧選擇訊號輸出部
3464‧‧‧輸出選擇區段
CLK‧‧‧來源時脈
CLK_A‧‧‧第一內部時脈
CLK_B‧‧‧第二內部時脈
CLK_T1‧‧‧第一中間時脈
CLK_T2‧‧‧第二中間時脈
CLK_T3‧‧‧第三中間時脈
CON1‧‧‧第一控制訊號
CON2‧‧‧第二控制訊號
DFF1‧‧‧第一正反器
DFF2‧‧‧第二正反器
DFF3‧‧‧第三正反器
DFF4‧‧‧第四正反器
DFF5‧‧‧第五正反器
DLY‧‧‧預定時間
IN‧‧‧輸入訊號
INN‧‧‧輸入節點
INT1‧‧‧第一反相器
INT2‧‧‧第二反相器
OUT‧‧‧輸出訊號
OUTN‧‧‧輸出節點
PD‧‧‧偵測結果資訊
PDSEN‧‧‧模式訊號
R‧‧‧重設輸入終端
S‧‧‧設定輸入終端
SAP‧‧‧第一脈衝
SBP‧‧‧第二脈衝
SEL‧‧‧選擇訊號
SENS_A‧‧‧第一偵測資訊
SENS_B‧‧‧第二偵測資訊
SN‧‧‧選擇節點
SR-LAT‧‧‧SR閂鎖器
STB‧‧‧選通訊號
STB_A‧‧‧第一內部選通訊號
STB_B‧‧‧第二內部選通訊號
VSS‧‧‧接地電壓
第1圖係為根據本發明之一示例性實施例的一半導體系統的方塊圖。
第2圖係為訊號同步之方塊圖。
第3圖係為根據本發明之一實施例的一半導體裝置的一相位差偵測部的方塊圖。
第4A圖係為第3圖中所示之一時脈分割區塊的電路圖。
第4B圖係為第4A圖中所示之一時脈分割區塊的一操作之時序圖。
第5A圖係為第3圖中所示之一選通分割區塊的電路圖。
第5B圖係為第5A圖中所示之一選通分割區塊的一操作之時序圖。
第6圖係為第3圖中所示之一相位差偵測區塊的電路圖。
第7圖係為第3圖中所示之一相位差偵測區塊的一操作之時序圖。
本發明之各種實施例將藉由參考圖式來於下文中更詳細的說明。然而，本發明可以用不同之形式來實現，並不應該被解釋以此所述之實施例為限。而是提供該等實施例使得揭露更為完整，並向本發明所屬技術領域中具有通常知識者充分傳達本發明之範圍。在此揭露文件中，同樣的元件符號於本發明之各圖式及實施例中代表相同之部分。
第1圖係為根據本發明之一實施例的一半導體系統的方塊圖。
請參考第1圖，根據本發明之一示例性實施例的一半導體系統10可包括一半導體控制器100以及一半導體裝置200。
該半導體控制器100可產生並傳輸多種控制訊號以控制該半導體裝置200。根據本發明之實施例，該半導體控制器100可包括一訊號產生單元110以及一傳輸單元120。
該訊號產生單元110可產生包括控制訊號之多種訊號。在一相位差偵測模式期間，該訊號產生單元110可提供一來源時脈CLK以及一選通訊號STB至該半導體裝置200。該選通訊號STB可為於一指定時間產生的一脈衝，而該來源時脈CLK可以一預定週期震盪。
在該相位差偵測模式期間，該半導體裝置200可偵測自該半導體控制器100傳輸至該半導體裝置200的來源時脈CLK與該選通訊號STB之間的相位差。該半導體裝置200可傳輸該相位差偵測的一結果PD至該半導體控制器100。
該半導體控制器100基於該相位差偵測的結果PD，可控制該來源時脈CLK的相位或是該選通訊號STB。
該傳輸單元120可將藉由該訊號產生單元110所產生的訊號，提供至該半導體裝置200。
該半導體裝置200可包括一或多個操作單元210。該等操作單元210可獨立地執行相同或是不同的操作。
根據本發明之一示例性實施例，該等操作單元210可為用於儲存資料的記憶體模組。各該記憶體模組可根據自該半導體控制器100所接收之 控制訊號，來彼此獨立地操作。
例如，該等操作單元210可透過複數之訊號傳輸線，來與該半導體控制器100通訊。
該半導體控制器100可傳輸控制訊號至該等操作單元210。例如，該控制訊號可包括一時脈訊號、指令/位址訊號及一選通訊號等。
該等控制訊號可共同地或是分別地提供至該等操作單元210。
例如，該半導體控制器100以及該半導體裝置200可為分開的晶片，並可透過訊號傳輸線(例如針腳)來彼此通訊。在該半導體裝置200中，自該半導體控制器100傳輸的一共同訊號，可透過一共同內部路徑來傳輸至各該操作單元210，而自該半導體控制器100傳輸的一各別訊號，可透過用於各該操作單元210的多種內部路徑來傳輸至各別的操作單元210。
訊號同步之必要性將參考第2圖於下文中描述。
第2圖係為訊號同步之方塊圖。
參考第2圖，一第一控制訊號CON1透過一共同路徑來共同提供至該等操作單元210a,210b,210c以及210d，而一第二控制訊號CON2透過各別路徑來分別提供至各該操作單元210a,210b,210c以及210d。
在理想狀況下，當該第一控制訊號CON1及該第二控制訊號CON2自該半導體控制器100輸出時，在自該半導體控制器100的輸出至各別的操作單元210a,210b,210c以及210d的傳輸期間，該第一控制訊號CON1及該第二控制訊號CON2可保持一恆定相位差(可為零或是其他值)。
實際上，可能會有多種理由使該第二控制訊號CON2延遲輸入至該等操作單元210。延遲的一理由是因為用以傳輸該第二控制訊號CON2至 該等操作單元210的各別路徑之變化。然而，輸入至該等操作單元210的第一控制訊號CON1可無延遲差，係由於透過該共同路徑傳輸。
如上所述，於所有的操作單元210a,210b,210c以及210d中的相位差偵測是需要的，以使訊號同步。
例如，該第一控制訊號CON1可對應該來源時脈CLK，以及該第二控制訊號CON2可對應該選通訊號STB。
第3圖係為根據本發明之一實施例的一半導體裝置的一相位差偵測部的方塊圖。
參考第3圖，根據本發明之一示例性實施例中，該半導體裝置200中的相位差偵測部可包括一時脈分割區塊300、一選通分割區塊320以及一相位差偵測區塊340。
該時脈分割區塊300可操作，以響應表示該相位差偵測模式的一模式訊號PDSEN。該時脈分割區塊300可分割該來源時脈CLK的頻率於一預定速率，並產生一第一內部時脈CLK_A以及一第二內部時脈CLK_B，且該第一內部時脈CLK_A與該第二內部時脈CLK_B彼此之間具有一第一相位差。
該選通分割區塊320可分割該選通訊號STB的頻率於一預定速率，並產生一第一內部選通訊號STB_A與一第二內部選通訊號STB_B，且該第一內部選通訊號STB_A與該第二內部選通訊號STB_B彼此之間具有一第二相位差。
此外，該時脈分割區塊300可產生自該來源時脈CLK來的第一內部時脈CLK_A與第二內部時脈CLK_B，以此一方式使該第一內部時脈CLK_A與該第二內部時脈CLK_B具有該第一相位差。
再者，該選通分割區塊320可產生自該選通訊號STB來的第一內部選通訊號STB_A與第二內部選通訊號STB_B，以此一方式該第一內部選通訊號STB_A與該第二內部選通訊號STB_B具有該第二相位差。
於該相位差偵測模式中，該時脈分割區塊300可產生該第一內部時脈CLK_A與該第二內部時脈CLK_B，如此該第一內部時脈CLK_A的啟動週期與該第二內部時脈CLK_B的啟動週期彼此重疊，亦即表示該第一相位差不超過180°。
例如，於該相位差偵測模式中，該時脈分割區塊300可分割該來源時脈CLK於1/2之速率，並產生該第一內部時脈CLK_A與該第二內部時脈CLK_B(具有90°的一相位差)，且彼此重疊。
例如，該選通分割區塊320可分割該選通訊號STB於1/2之速率，並產生該第一內部選通訊號STB_A與該第二內部選通訊號STB_B(具有180°的一相位差)，且彼此不重疊。
當該模式訊號PDSEN啟動時，該時脈分割區塊300可產生該第一內部時脈CLK_A與該第二內部時脈CLK_B(具有該第一相位差)。
該相位差偵測區塊340可操作，以響應該模式訊號PDSEN。該相位差偵測區塊340可交替地輸出第一偵測資訊SENS_A與第二偵測資訊SENS_B，以作為偵測結果資訊PD。該第一偵測資訊SENS_A可藉由組合於一預定邊緣所偵測的第一內部時脈CLK_A之邏輯值與第二內部時脈CLK_B之邏輯值而產生，例如於該第一內部選通訊號STB_A的一上升邊緣。該第二偵測資訊SENS_B可藉由組合於一預定邊緣所偵測的第一內部時脈CLK_A之邏輯值與第二內部時脈CLK_B之邏輯值而產生，例如於該第二內部選通訊號STB_B 的一上升邊緣。
該相位差偵測區塊340可包括一第一偵測資訊產生單元342、一第二偵測資訊產生單元344以及一偵測資訊輸出單元346。
該第一偵測資訊產生單元342可藉由組合於該第一內部選通訊號STB_A之上升邊緣的第一內部時脈CLK_A之邏輯值與第二內部時脈CLK_B之邏輯值，來產生該第一偵測資訊SENS_A。
該第二偵測資訊產生單元344可藉由組合於該第二內部選通訊號STB_B之上升邊緣的第一內部時脈CLK_A之邏輯值與第二內部時脈CLK_B之邏輯值，來產生該第二偵測資訊SENS_B。
該偵測資訊輸出單元346可交替地輸出該第一偵測資訊SENS_A與該第二偵測資訊SENS_B，以作為該偵測結果資訊PD。
該偵測資訊輸出單元346可包括一選擇訊號產生區段3462以及一輸出選擇區段3464。
該選擇訊號產生區段3462可產生一選擇訊號SEL，該選擇訊號SEL轉變至一第一邏輯位準，以響應該預定邊緣(例如該第一內部選通訊號STB_A的上升邊緣)，以及該選擇訊號SEL轉變至一第二邏輯位準，以響應該預定邊緣(例如該第二內部選通訊號STB_B的上升邊緣)。如上所述，該第一內部選通訊號STB_A與該第二內部選通訊號STB_B可藉由將該選通訊號STB分割至該預設速率而被產生，並且該第一內部選通訊號STB_A與該第二內部選通訊號STB_B可交替地啟動，亦即該第一內部選通訊號STB_A的啟動期間與該第二內部選通訊號STB_B的啟動期間不會重疊。
在第一邏輯位準週期期間與第二邏輯位準週期期間(例如，該選 擇訊號SEL的邏輯高位準週期與邏輯低位準週期)，該輸出選擇區段3464可交替地各自輸出該第一偵測資訊SENS_A與該第二偵測資訊SENS_B，以作為該偵測結果資訊PD。因此，該輸出選擇區段3464可交替地輸出該第一內部選通訊號STB_A與該第二內部選通訊號STB_B，以作為該偵測結果資訊PD，以各自地響應該第一內部選通訊號STB_A之啟動與該第二內部選通訊號STB_B之啟動。
第4A圖係為第3圖中所示之時脈分割區塊300的電路圖。
參考第4A圖，該時脈分割區塊300可包括一第一中間時脈產生單元302、一第二中間時脈產生單元304、一第三中間時脈產生單元306、一第一內部時脈輸出單元308以及一第二內部時脈輸出單元309。
該第一中間時脈產生單元302可藉由分割該來源時脈CLK於該預定速率而產生一第一中間時脈CLK_T1，該預定速率可例如為於該來源時脈CLK的一上升邊緣的1/2。該第一中間時脈產生單元302可包括一第一正反器DFF1以及一第一反相器INT1，該第一正反器DFF1以及該第一反相器INT1係位於該第一正反器DFF1之一回授路徑上。該第一正反器DFF1可輸出一輸入訊號IN，以作為於該來源時脈CLK的每次上升邊緣的一輸出訊號OUT。該第一正反器DFF1可具有一第一初始值，例如為1的一值。該第一反相器INT1可反相該輸出訊號OUT，並且回授被反相之輸出訊號，以作為該第一正反器DFF1的輸入訊號IN。該第一正反器DFF1於該來源時脈CLK的每次上升邊緣，可輸出該第一中間時脈CLK_T1或該輸出訊號OUT。該第一中間時脈CLK_T1可具有該來源時脈CLK的一半頻率。
該第二中間時脈產生單元304可藉由分割該來源時脈CLK於該 預定速率，而產生一第二中間時脈CLK_T2，該預定速率可例如為於該來源時脈CLK的1/2。該第二中間時脈產生單元304可包括一第二正反器DFF2以及一第二反相器INT2，該第二反相器INT2係位於該第二正反器DFF2之一回授路徑上。該第二正反器DFF2可輸出一輸入訊號IN，以作為於該來源時脈CLK的每次上升邊緣的一輸出訊號OUT。該第二正反器DFF2可具有一第二初始值，例如為0的一值。該第一正反器DFF1的第一初始值與該第二正反器DFF2的第二初始值可分別為「0」及「1」使彼此不相同。該第二反相器INT2可反相該輸出訊號OUT，並且回授被反相之輸出訊號，以作為該第二正反器DFF2的輸入訊號IN。該第二正反器DFF2可輸出該第二中間時脈CLK_T2，或是於該來源時脈CLK的每次上升邊緣來輸出該輸出訊號OUT。該第二中間時脈CLK_T2可具有該來源時脈CLK的一半頻率。
此外，該第一中間時脈CLK_T1與該第二中間時脈CLK_T2可具有一反相關係，或者可具有180°的一相位差，係因為該第一正反器DFF1的第一初始值與該第二正反器DFF2的第二初始值可分別為「0」及「1」而不同。
該第三中間時脈產生單元306可於該來源時脈CLK的每次下降邊緣來接收並輸出該第一中間時脈CLK_T1，以作為一第三中間時脈CLK_T3。該第三中間時脈產生單元306可包括一第三正反器DFF3，其於該來源時脈CLK的每次下降邊緣來輸出一輸入訊號IN，以作為一輸出訊號OUT。因此，該第三中間時脈CLK_T3可具有與該第一中間時脈CLK_T1相關的一相位延遲，其係對應該來源時脈CLK的上升邊緣與該下降邊緣之間的相位差。例如，當該第一內部時脈CLK_A具有該來源時脈CLK的一半速率時，該第一中間時脈CLK_T1與該第三中間時脈CLK_T3具有90°的相位差。
該第一內部時脈輸出單元308可輸出該第一中間時脈CLK_T1，以作為該第一內部時脈CLK_A。該第一內部時脈輸出單元308可為一多工器，且該第一內部時脈輸出單元308於其之選擇節點SN來接收一接地電壓VSS、於其之第一輸入節點0來接收該第一中間時脈CLK_T1，以及於其之第二輸入節點1來接收該接地電壓VSS。該第一中間時脈CLK_T1可根據該接地電壓VSS而一直被選擇。因此，該第一內部時脈輸出單元308可一直輸出該第一中間時脈CLK_T1，以作為該第一內部時脈CLK_A。
該第二內部時脈輸出單元309可於該相位差偵測模式中輸出該第三中間時脈CLK_T3，以作為該第二內部時脈CLK_B。該第二內部時脈輸出單元309可為一多工器，且該第二內部時脈輸出單元309於其之選擇節點SN來接收該模式訊號PDSEN、於其之第一輸入節點0來接收該第二中間時脈CLK_T2，以及於其之第二輸入節點1來接收該第三中間時脈CLK_T3。當該模式訊號PDSEN啟動至一邏輯高位準時，該第二內部時脈輸出單元309可輸出該第三中間時脈CLK_T3，以作為該第二內部時脈CLK_B。當該模式訊號PDSEN停用至一邏輯低時，該第二內部時脈輸出單元309可輸出該第二中間時脈CLK_T2，以作為該第二內部時脈CLK_B。因此，該第二內部時脈輸出單元309可於該相位差偵測模式中輸出該第三中間時脈CLK_T3，以作為該第二內部時脈CLK_B。
據此，該時脈分割區塊300可於該相位差偵測模式中輸出該第一中間時脈CLK_T1，以作為該第一內部時脈CLK_A，以及輸出該第三中間時脈CLK_T3，以作為該第二內部時脈CLK_B。如上所述，該第一中間時脈CLK_T1與該第三中間時脈CLK_T3可具有一相位差(係對應於該來源時脈CLK之上升邊緣與該下降邊緣之間的相位差)，例如當該第一內部時脈CLK_A具有該來源 時脈CLK之一半速率時，具有90°的一相位差。
第4B圖係為第4A圖中所示之時脈分割區塊300的一操作之時序圖。第4B圖係為於該相位差偵測模式中該時脈分割區塊300的操作。
參考第4B圖，例如該時脈分割區塊300可分割該來源時脈CLK於1/2之速率，並產生該第一中間時脈CLK_T1與該第二中間時脈CLK_T2，該第一中間時脈CLK_T1與該第二中間時脈CLK_T2具有180°的相位差。
此外，該時脈分割區塊300可產生該第一內部時脈CLK_A與該第二內部時脈CLK_B，該第一內部時脈CLK_A與該第二內部時脈CLK_B具有90°的相位差。
第5A圖係為第3圖中所示之選通分割區塊320的電路圖。
參考第5A圖，該選通分割區塊320可包括一第一內部選通訊號產生單元322與一第二內部選通訊號產生單元324。
該第一內部選通訊號產生單元322與該第二內部選通訊號產生單元324可分別地相同於第4A圖及第4B圖中所述之第一中間時脈產生單元302與第二中間時脈產生單元304(除了該等單元之輸入訊號及輸出訊號以外)。
該第一內部選通訊號產生單元322與該第二內部選通訊號產生單元324可藉由分割該選通訊號STB於該預定速率，來分別地產生該第一內部選通訊號STB_A與該第二內部選通訊號STB_B，例如該選通訊號STB的一上升邊緣的1/2。該第一內部選通訊號產生單元322的第四正反器DFF4之第一初始值與該第二內部選通訊號產生單元324的第五正反器DFF5之第二初始值可分別為「0」與「1」以使彼此間不相同。例如，該第四正反器DFF4可具有為「1」的第一初始值，以及該第五正反器DFF5可具有為「0」的第二初始值。
該第一內部選通訊號STB_A與該第二內部選通訊號STB_B可具有該選通訊號STB的一半頻率。此外，該第一內部選通訊號STB_A與該第二內部選通訊號STB_B可具有一反相關係，或是可具有180°的一相位差，係因為該第四正反器DFF4的第一初始值與該第五正反器DFF5的第二初始值分別為「0」與「1」以使彼此間不相同。
第5B圖係為第5A圖中所示之一選通分割區塊的一操作之時序圖。
從第5B圖中可了解的是，該選通訊號STB、該第一內部選通訊號STB_A與該第二內部選通訊號STB_B之間的關係可類似於第4A圖及第4B圖中所述之來源時脈CLK、該第一中間時脈CLK_T1與該第二中間時脈CLK_T2之間的關係(除了週期及持續期間之外)。
第6圖係為第3圖中所示之相位差偵測區塊340的電路圖。
參考第6圖，該第一偵測資訊產生單元342可包括一第一相位偵測區段3422、一第二相位偵測區段3424以及一第一組合區段3426。該第二偵測資訊產生單元344可包括一第三相位偵測區段3442、一第四相位偵測區段3444以及一第二組合區段3446。該選擇訊號產生區段3462可包括一第一脈衝產生部34622、一第二脈衝產生部34624以及一選擇訊號輸出部34626。
藉由將於該第一內部選通訊號STB_A的上升邊緣所偵測的第一內部時脈CLK_A的邏輯值與該第二內部時脈CLK_B的邏輯值組合，該第一偵測資訊產生單元342可產生該第一偵測資訊SENS_A。
該第一相位偵測區段3422可為一正反器，並且將施加於一輸入節點INN的第一內部時脈CLK_A輸出至一輸出節點OUTN，以響應該第一內 部選通訊號STB_A之上升邊緣。也就是說，該第一相位偵測區段3422決定於該第一內部選通訊號STB_A的上升邊緣之第一內部時脈CLK_A具有哪種邏輯位準。
該第二相位偵測區段3424可為一正反器，並且將施加於一輸入節點INN的第二內部時脈CLK_B輸出至一輸出節點OUTN，以響應該第一內部選通訊號STB_A之上升邊緣。也就是說，該第二相位偵測區段3424決定於該第一內部選通訊號STB_A的上升邊緣之第二內部時脈CLK_B具有哪種的邏輯值。
該第一組合區段3426可組合該第一相位偵測區段3422的輸出結果以及該第二相位偵測區段3424的輸出結果，並且可輸出該第一偵測資訊SENS_A。換句話說，該第一組合區段3426可對該第一相位偵測區段3422的輸出結果以及該第二相位偵測區段3424的輸出結果執行一互斥或(exclusive OR)操作，並且可輸出該第一偵測資訊SENS_A的邏輯位準。
藉由將於該第二內部選通訊號STB_B的上升邊緣所偵測的第一內部時脈CLK_A的邏輯值與該第二內部時脈CLK_B的邏輯值組合，該第二偵測資訊產生單元344可產生該第二偵測資訊SENS_B。
該第二偵測資訊產生單元344可以如上述之第一偵測資訊產生單元342相同的方式操作。該第二偵測資訊產生單元344可輸出該第二偵測資訊SENS_B的邏輯位準。
該偵測資訊輸出單元346可交替地輸出該第一偵測資訊SENS_A與該第二偵測資訊SENS_B，以作為該偵測結果資訊PD，以分別響應該第一內部選通訊號STB_A的啟動與該第二內部選通訊號STB_B的啟動。如 上所述，藉由分割該選通訊號STB於該預定速率，該第一內部選通訊號STB_A與該第二內部選通訊號STB_B可被產生，並且該第一內部選通訊號STB_A與該第二內部選通訊號STB_B可交替地啟動，亦即該第一內部選通訊號STB_A的啟動期間與該第二內部選通訊號STB_B的啟動期間不會重疊。該偵測資訊輸出單元346可輸出該第一偵測資訊SENS_A，以作為該偵測結果資訊PD，以響應該第一內部選通訊號STB_A的啟動，以及該偵測資訊輸出單元346可輸出該第二偵測資訊SENS_B，以作為該偵測結果資訊PD，以響應該第二內部選通訊號STB_B。
該選擇訊號產生區段3462可產生該選擇訊號SEL，其轉變至該第一邏輯位準，以響應該第一內部選通訊號STB_A的上升邊緣，並且轉變至該第二邏輯位準，以響應該第二內部選通訊號STB_B的上升邊緣。
該第一脈衝產生部34622可偵測該第一內部選通訊號STB_A的上升邊緣，並且可產生一第一脈衝SAP，其切換一預定時間DLY。
該第二脈衝產生部34624可偵測該第二內部選通訊號STB_B的上升邊緣，並且可產生一第二脈衝SBP，其切換一預定時間DLY。
該選擇訊號輸出部34626可包括一SR閂鎖器SR-LAT，其透過一設定輸入終端S來接收該第一脈衝SAP以及透過一重設輸入終端R來接收該第二脈衝SBP，並且輸出該選擇訊號SEL。該選擇訊號輸出部34626可輸出該選擇訊號SEL，其被設定至該第一邏輯位準，以響應該第一脈衝SAP，並且被設定成該第二邏輯位準，以響應該第二脈衝SBP。
於該選擇訊號SEL之第一邏輯位準週期期間，該輸出選擇區段3464可輸出該第一偵測資訊SENS_A，以做為該偵測結果資訊PD，並且於該選 擇訊號SEL之第二邏輯位準週期期間，該輸出選擇區段3464可輸出該第二偵測資訊SENS_B，以作為該偵測結果資訊PD。
第7圖係為第3圖中所示之一相位差偵測區塊的一操作之時序圖。
於第7圖中示出三組時序圖，亦即一時脈時序圖、一選通時序圖以及一相位差偵測時序圖。該時脈時序圖及該選通時序圖係分別對應第4B圖與第5B圖所述之等時序圖。
例如，於該相位差偵測模式中，該第一內部時脈CLK_A與該第二內部時脈CLK_B可具有90°的一相位差。
例如，該選通訊號STB可與該來源時脈CLK之上升邊緣同步。據此，該第一內部選通訊號STB_A的上升邊緣與該第二內部選通訊號STB_B的上升邊緣也可與該來源時脈CLK之上升邊緣同步。當該來源時脈CLK的每第4個循環(4tck)而該選通訊號STB被輸入時，該第一內部選通訊號STB_A的上升邊緣可與該第一內部時脈CLK_A之上升邊緣同步，同時該第二內部選通訊號STB_B的上升邊緣也可與該第一內部時脈CLK_A之下降邊緣同步。
參考第7圖中所示之相位差偵測時序圖，根據該選擇訊號SEL，該相位差偵測區塊340可交替地輸出該第一偵測資訊SENS_A與該第二偵測資訊SENS_B，以作為該偵測結果資訊PD。藉由將於該第一內部選通訊號STB_A之上升邊緣所偵測的第一內部時脈CLK_A之邏輯值與該第二內部時脈CLK_B之邏輯值組合，該第一偵測資訊SENS_A可被產生。藉由將於該第二內部選通訊號STB_B之上升邊緣所偵測的第一內部時脈CLK_A之邏輯值與該第二內部時脈CLK_B之邏輯值組合，該第二偵測資訊SENS_B可被產生。
從第7圖中可了解的是，於該第一內部選通訊號STB_A之上升邊緣所偵測該第一內部時脈CLK_A之邏輯值以及於該第二內部選通訊號STB_B之上升邊緣所偵測該第一內部時脈CLK_A之邏輯值可比為不同的，其為為「0」與「1」的值之間，是因為該選通訊號STB的週期與該來源時脈CLK的週期不同。第7圖中所示該選通訊號STB具有一週期，係對應該來源時脈CLK之週期的奇倍數。第7圖中所示該選通訊號STB於該來源時脈CLK的每第4個循環(4tck)被輸入，以及該選通訊號STB具有一週期，係對應該來源時脈CLK之週期的3倍。
例如，於半導體裝置200之一操作單元中，當該選通訊號STB超前該來源時脈CLK達到該來源時脈CLK的一半週期時，其對應該第一內部時脈CLK_A的四分之一週期或是該第二內部時脈CLK_B的四分之一週期，當該第一內部時脈CLK_A或是該第二內部時脈CLK_B具有該來源時脈CLK的一半速率時，該第一內部時脈CLK_A的邏輯值「0」可於該第一內部選通訊號STB_A之上升邊緣而被偵測，同時該第一內部時脈CLK_A的邏輯值「1」可於該第二內部選通訊號STB_B之上升邊緣而被偵測。
反之，於半導體裝置200之一操作單元中，當該選通訊號STB延遲該來源時脈CLK達到該來源時脈CLK的一半週期時，其對應該第一內部時脈CLK_A的四分之一週期或是該第二內部時脈CLK_B的四分之一週期，當該第一內部時脈CLK_A或是該第二內部時脈CLK_B具有該來源時脈CLK的一半速率時，該第一內部時脈CLK_A的邏輯值「1」可於該第一內部選通訊號STB_A之上升邊緣而被偵測，同時該第一內部時脈CLK_A的邏輯值「0」可於該第二內部選通訊號STB_B之上升邊緣而被偵測。
當該半導體裝置200之一操作單元中的來源時脈CLK與該選通訊號STB彼此同步時，於該第一內部選通訊號STB_A之上升邊緣以及於該第二內部選通訊號STB_B之上升邊緣所偵測的第一內部時脈CLK_A之邏輯值可被決定。該來源時脈CLK與該選通訊號STB之間的相位超前/延遲關係，可以於該第一內部選通訊號STB_A之上升邊緣以及於該第二內部選通訊號STB_B之上升邊緣所偵測的第二內部時脈CLK_B之邏輯值來表示。根據本發明之一示例性實施例，與該第一內部時脈CLK_A之相位之間具有90°相位差的第二內部時脈CLK_B，可提供該來源時脈CLK與該選通訊號STB之間的相位超前/延遲關係的資訊。
為何可如此一判斷的理由，是在於該第二內部時脈CLK_B的相位與該第一內部時脈CLK_A之相位之間具有90°相位差的事實。換句話說，該第一內部時脈CLK_A之上升邊緣與該下降邊緣可分別發生於該第二內部時脈CLK_B的邏輯值「0」及邏輯值「1」之期間。因此，於該第一內部選通訊號STB_A之上升邊緣所偵測的邏輯值與於該第二內部選通訊號STB_B之上升邊緣所偵測的邏輯值之組合，可揭示於該半導體裝置200之一操作單元中該來源時脈CLK與該選通訊號STB之間的同步關係以及該相位超前/延遲關係。
例如，假設於該半導體裝置200之一操作單元中，該選通訊號STB以該來源時脈CLK之一半週期來超前於或是延遲於該來源時脈CLK，其對應該第一內部時脈CLK_A的一四分之一週期或是該第二內部時脈CLK_B的一四分之一週期，當該第一內部時脈CLK_A或是該第二內部時脈CLK_B具有該來源時脈CLK之一半速率。亦即，假設於該半導體裝置200之一操作單元中，該來源時脈CLK與該選通訊號STB之間相位差的一完整範圍對應該來源時脈 CLK的一訊號週期，或是該第一內部時脈CLK_A的一半週期或是該第二內部時脈CLK_B的一半週期。
於該半導體裝置200之一操作單元中，當該選通訊號STB超前該來源時脈CLK超過該來源時脈CLK的一半週期，其對應該第一內部時脈CLK_A的一四分之一週期或是該第二內部時脈CLK_B的一四分之一週期，當該第一內部時脈CLK_A或是該第二內部時脈CLK_B具有該來源時脈CLK之一半速率，於該第一內部選通訊號STB_A之上升邊緣的第一內部時脈CLK_A與該第二內部時脈CLK_B二者皆可被偵測具有「0」的值。於該第一內部選通訊號STB_A之上升邊緣所偵測的第一內部時脈CLK_A之邏輯值與該第二內部時脈CLK_B之邏輯值的組合(例如，「0」的一值)，起因於一互斥或操作(用以於該第一內部選通訊號STB_A之上升邊緣來偵測該第一內部時脈CLK_A之邏輯值與該第二內部時脈CLK_B之邏輯值)，並且可以表示在該半導體裝置200之一操作單元中，該選通訊號STB超前該來源時脈CLK超過該來源時脈CLK的一半週期。於該第二內部選通訊號STB_B之上升邊緣所偵測的第一內部時脈CLK_A之邏輯值與該第二內部時脈CLK_B之邏輯值的組合可代表相同的結果。
反之，當該選通訊號STB延遲該來源時脈CLK達到該來源時脈CLK的一半週期，其對應該第一內部時脈CLK_A的一四分之一週期或是該第二內部時脈CLK_B的一四分之一週期，當該第一內部時脈CLK_A或是該第二內部時脈CLK_B具有該來源時脈CLK之一半速率，於該第一內部選通訊號STB_A之上升邊緣的第一內部時脈CLK_A與該第二內部時脈CLK_B二者可分別被偵測具有「1」與「0」的值。於該第一內部選通訊號STB_A之上升邊緣所偵測的第一內部時脈CLK_A之邏輯值與該第二內部時脈CLK_B之邏輯值的組 合(例如，「0」的一值)，起因於一互斥或操作(用以於該第一內部選通訊號STB_A之上升邊緣來偵測該第一內部時脈CLK_A之邏輯值與該第二內部時脈CLK_B之邏輯值)，並且可以表示在該半導體裝置200之一操作單元中，該選通訊號STB延遲該來源時脈CLK達到該來源時脈CLK的一半週期。於該第二內部選通訊號STB_B之上升邊緣所偵測的第一內部時脈CLK_A之邏輯值與該第二內部時脈CLK_B之邏輯值的組合可代表相同的結果。
於此同時，該第一偵測資訊SENS_A可代表於該第一內部選通訊號STB_A之上升邊緣或是於該選通訊號STB之一第一脈衝，該來源時脈CLK與該選通訊號STB之第一脈衝之間的同步關係以及該相位超前/延遲關係，同時，該第二偵測資訊SENS_B可代表於該第二內部選通訊號STB_B之上升邊緣或是於該選通訊號STB之一第二脈衝，該來源時脈CLK與該選通訊號STB之第二脈衝之間的同步關係以及該相位超前/延遲關係。因此，該第一偵測資訊SENS_A與該第二偵測資訊SENS_B可交互地輸出，以作為該偵測結果資訊PD，來示出該來源時脈CLK與該選通訊號STB之各別脈衝之間的同步關係以及該相位超前/延遲關係。
對此，該選擇訊號SEL可啟動至一邏輯高，以響應該第一內部選通訊號STB_A之上升邊緣，以及停用至一邏輯低，以響應該第二內部選通訊號STB_B之上升邊緣。該第一偵測資訊SENS_A可被輸出，以作為在該選擇訊號SEL之啟動期間的偵測結果資訊PD，同時該第二偵測資訊SENS_B可被輸出，以作為在該選擇訊號SEL之停用期間的偵測結果資訊PD。
如上所述，根據本發明之一示例性實施例，透過該第一內部時脈CLK_A與該第二內部時脈CLK_B之間具有90°的一相位差，以及該第一內部 選通訊號STB_A與該第二內部選通訊號STB_B之間具有180°的一相位差，該相位差偵測可不與邊緣偵測一起執行，而是與目標訊號之採樣值一起執行，亦即，可改善該相位差偵測的可靠性與穩定性。此外，無論該等目標訊號的相位失真，皆可獲得該等目標訊號之間的一精準相位比較。
雖然本發明已揭示了多種實施例，但其對本發明所屬技術領域中具有通常知識者而言係顯而易見的是，可在不脫離本發明下述之申請專利範圍的精神與範圍來進行變化與修改。
例如，於上述實施例中的邏輯閘與電晶體的位置以及形式，可根據輸入於其中之訊號極性來以不同方式實現。
當上述該時脈分割區塊300僅可產生該第一內部時脈CLK_A與該第二內部時脈CLK_B，其僅為一示例。其他可能地實施例包括一配置，係為該時脈分割區塊300分割該來源時脈CLK並且產生更多於該第一內部時脈CLK_A與該第二內部時脈CLK_B以相同方法被產生的二個區塊，根據一操作週期而被設定成具有允許啟動訊號彼此重疊的一第一相位差或是允許啟動訊號彼此不重疊的一第二相位差。例如，一延伸方法可為一配置，係為該時脈分割區塊300分割該來源時脈CLK於一1/4的速率，並且以相同方式產生第一至第四內部時脈(圖未示)，於該等第一至第四內部時脈中，該第一內部時脈與該第三內部時脈被設定成具有90°的一相位差且啟動訊號彼此重疊，或是180°的一相位差且啟動訊號彼此不重疊。根據一操作週期，該第二內部時脈與該第四內部時脈被設定成具有90°的一相位差且啟動訊號彼此重疊，或是180°的一相位差且啟動訊號彼此不重疊。
相同地，當上述該選通分割區塊320僅可產生該第一內部選通 訊號STB_A與該第二內部選通訊號STB_B，其僅為一示例。其他可能地實施例包括一配置，係為該選通分割區塊320分割該第二內部選通訊號STB_B並且產生更多於該第一內部選通訊號STB_A與該第二內部選通訊號STB_B以相同方法被產生的二個訊號被設定成具有主動週期彼此不重疊的一第二相位差。例如，該選通分割區塊320分割該選通訊號STB於一1/4的速率，並且以相同方式產生第一至第四內部選通訊號(圖未示)，於該等第一至第四內部選通訊號中，該第一內部選通訊號與該第三內部選通訊號被設定成具有180°的一相位差，且啟動訊號彼此不重疊，以及該第二內部選通訊號與該第四內部選通訊號被設定成具有180°的一相位差，且啟動訊號彼此不重疊。
如上所述，該第一相位差代表啟動週期被設定成彼此重疊，以及該第二相位差代表啟動週期被設定成沒有彼此重疊。由於此一事實，於本發明上述之實施例中，該第一相位差係以90°的一相位差為例，以及該第二相位差係以180°的一相位差為例。其亦僅為一示例，且其他實施例包括一配置，係將所有相為差中彼此重疊的二對應訊號之等啟動週期設定成該第一相位差，並且將所有相為差中彼此不重疊的二對應訊號之等啟動週期設定成該第二相位差。
另一方面，根據該選通訊號STB被輸入的方式，該第一內部選通訊號STB_A的上升邊緣或是該第二內部選通訊號STB_B的上升邊緣二者可同步於該第一內部時脈CLK_A的上升邊緣輸入，並且該第一內部選通訊號STB_A的上升邊緣或是該第二內部選通訊號STB_B的上升邊緣二者可同步於該第一內部時脈CLK_A的下降邊緣輸入。再者，該第一內部選通訊號STB_A的上升邊緣可與該第一內部時脈CLK_A的下降邊緣一起同步輸入，並且該第二內部選通訊號STB_B的上升邊緣可與該第一內部時脈CLK_A的上升邊緣一起 同步輸入。亦即，若該選通訊號STB的上升邊緣與該來源時脈CLK的上升邊緣一起同步輸入，其不可能被預先了解其為該第一內部時脈CLK_A與該第二內部時脈CLK_B中之何種類型，以及產生該第一內部選通訊號STB_A與該第二內部選通訊號STB_B。雖然圖式中示出該第一內部時脈CLK_A與該第二內部時脈CLK_B的產生的方法，係為該第一內部時脈CLK_A的上升邊緣與該來源時脈CLK的上升邊緣同步以及該第二內部時脈CLK_B的上升邊緣與該來源時脈CLK的下降邊緣同步，其僅為一示例，並且可以多種形式預想一相反情況。
雖然於上述實施例中係以一互斥或操作來組合該第一內部時脈CLK_A的值與該第二內部時脈CLK_B的值(係於該第一內部選通訊號STB_A的上升邊緣或是該第二內部選通訊號STB_B的上升邊緣被偵測)，但值得注意的是，其僅為一示例，並且可根據設計者的選擇而可使用其他方法。

Claims (14)

  1. 一種半導體裝置，包括：一時脈分割區塊，係適用於分割一來源時脈的一頻率於一預設速率，並產生一第一內部時脈以及一第二內部時脈，且該第一內部時脈與該第二內部時脈之間具有一第一相位差；一選通分割區塊，係適用於分割於之一選通訊號的一頻率於該預設速率，並產生一第一內部選通訊號以及一第二內部選通訊號，且該第一內部選通訊號與該第二內部選通訊號之間具有一第二相位差；以及一相位差偵測區塊，係適用於產生並交替地輸出第一偵測資訊及第二偵測資訊，以作為偵測結果資訊，其中該第一偵測資訊表示於該第一內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值的一組合，以及其中該第一偵測資訊表示於該第二內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值的一組合。
  2. 如請求項1所述之半導體裝置，其中該第一內部時脈之啟動週期與該第二內部時脈之啟動週期彼此重疊。
  3. 如請求項2所述之半導體裝置，其中該第一相位差為90°，以及其中該第二相位差為180°。
  4. 如請求項2所述之半導體裝置，其中該預設速率為該來源時脈之一半速率。
  5. 如請求項1所述之半導體裝置，其中該相位差偵測區塊包括： 一第一偵測資訊產生單元，係適用藉由於該第一內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值，而產生該第一偵測資訊，並且透過一互斥或(exclusive OR)操作而組合被偵測之等邏輯值；一第二偵測資訊產生單元，係適用藉由於該第二內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值，而產生該第二偵測資訊，並且透過一互斥或操作而組合被偵測之等邏輯值；以及一偵測資訊輸出單元，係適用於交替地輸出該第一偵測資訊及該第二偵測資訊，以作為該偵測結果資訊。
  6. 如請求項5所述之半導體裝置，其中該第一內部選通訊號與該第二內部選通訊號交替地啟動，以及其中該偵測資訊輸出單元交替地輸出該第一偵測資訊及該第二偵測資訊，以響應交替啟動之第一內部選通訊號與該第二內部選通訊號。
  7. 如請求項5所述之半導體裝置，其中該偵測資訊輸出單元包括：一選擇訊號產生區段，係適用於產生一選擇訊號，以在第一邏輯位準與第二邏輯位準之間做切換，以響應該第一內部選通訊號與該第二內部選通訊號的交替啟動；以及一輸出選擇區段，係適用於根據該選擇訊號之等邏輯位準，而交替地輸出該第一偵測資訊及該第二偵測資訊。
  8. 一種半導體系統，包括：一半導體控制器，係適用於輸出一來源時脈及一選通訊號；以及 一半導體裝置，係適用於接收該來源時脈及該選通訊號，並產生且輸出一偵測結果資訊至該半導體控制器，該偵測結果資訊表示被接收之來源時脈以及被接收之選通訊號之間的一超前/延遲關係，其中該半導體裝置包括：一時脈分割區塊，係適用於分割被接收的來源時脈的一頻率於一預設速率，並產生一第一內部時脈以及一第二內部時脈，且該第一內部時脈與該第二內部時脈之間具有一第一相位差；一選通分割區塊，係適用於分割之被接收的選通訊號的一頻率於該預設速率，並產生一第一內部選通訊號以及一第二內部選通訊號，且該第一內部選通訊號與該第二內部選通訊號之間具有一第二相位差；以及一相位差偵測區塊，係適用於產生並交替地輸出第一偵測資訊及第二偵測資訊，以作為該偵測結果資訊，其中該第一偵測資訊表示於該第一內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值的一組合，以及其中該第一偵測資訊表示於該第二內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值的一組合，以及其中該半導體控制器根據該偵測結果資訊，來調整該來源時脈或是該選通訊號之一相位。
  9. 如請求項8所述之半導體系統，其中，該第一內部時脈之啟動週期與該第二內部時脈之啟動週期彼此重疊。
  10. 如請求項9所述之半導體系統，其中該第一相位差為90°，以及 其中該第二相位差為180°。
  11. 如請求項9所述之半導體系統，其中該預設速率為被接收之來源時脈的一半速率。
  12. 如請求項8所述之半導體系統，其中該相位差偵測區塊包括：一第一偵測資訊產生單元，係適用藉由於該第一內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值，而產生該第一偵測資訊，並且透過一互斥或操作而組合被偵測之等邏輯值；一第二偵測資訊產生單元，係適用藉由於該第二內部選通訊號之邊緣所偵測的第一內部時脈之邏輯值與該第二內部時脈之邏輯值，而產生該第二偵測資訊，並且透過一互斥或操作而組合被偵測之等邏輯值；以及一偵測資訊輸出單元，係適用於交替地輸出該第一偵測資訊及該第二偵測資訊，以作為該偵測結果資訊。
  13. 如請求項12所述之半導體系統，其中該第一內部選通訊號與該第二內部選通訊號交替地啟動，以及其中該偵測資訊輸出單元交替地輸出該第一偵測資訊及該第二偵測資訊，以響應交替啟動之第一內部選通訊號與該第二內部選通訊號。
  14. 如請求項12所述之半導體系統，其中該偵測資訊輸出單元包括：一選擇訊號產生區段，係適用於產生一選擇訊號，以在第一邏輯位準與第二邏輯位準之間做切換，以響應該第一內部選通訊號與該第二內部選通訊號的交替啟動；以及一輸出選擇區段，係適用於根據該選擇訊號之等邏輯位準，而交替地輸出該第一偵測資訊及該第二偵測資訊。
TW103139090A 2014-03-05 2014-11-11 半導體裝置及具有該半導體裝置之半導體系統 TWI635294B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140025959A KR102163431B1 (ko) 2014-03-05 2014-03-05 반도체 장치 및 그를 포함하는 반도체 시스템
??10-2014-0025959 2014-03-05

Publications (2)

Publication Number Publication Date
TW201534941A TW201534941A (zh) 2015-09-16
TWI635294B true TWI635294B (zh) 2018-09-11

Family

ID=54018452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139090A TWI635294B (zh) 2014-03-05 2014-11-11 半導體裝置及具有該半導體裝置之半導體系統

Country Status (4)

Country Link
US (1) US9191010B2 (zh)
KR (1) KR102163431B1 (zh)
CN (1) CN104901673B (zh)
TW (1) TWI635294B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102256556B1 (ko) * 2014-03-05 2021-05-26 에스케이하이닉스 주식회사 반도체 장치 및 그를 포함하는 반도체 시스템
KR20170083920A (ko) * 2016-01-11 2017-07-19 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
GB201603589D0 (en) * 2016-03-01 2016-04-13 Surecore Ltd Memory unit
KR102472123B1 (ko) * 2016-03-16 2022-11-30 에스케이하이닉스 주식회사 반도체 시스템 및 그의 동작 방법
TWI637186B (zh) * 2017-03-28 2018-10-01 奇景光電股份有限公司 異常時脈偵測方法及其電路
KR20190020390A (ko) * 2017-08-21 2019-03-04 에스케이하이닉스 주식회사 반도체장치
KR20190043875A (ko) * 2017-10-19 2019-04-29 에스케이하이닉스 주식회사 반도체 장치 및 이를 이용한 반도체 시스템
KR20190121121A (ko) * 2018-04-17 2019-10-25 에스케이하이닉스 주식회사 반도체장치
CN108809277B (zh) * 2018-06-25 2021-09-24 中国人民解放军火箭军工程大学 一种脉冲信号发生装置
KR20200119669A (ko) * 2019-04-10 2020-10-20 에스케이하이닉스 주식회사 반도체장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200407891A (en) * 2002-11-14 2004-05-16 Renesas Tech Corp Semiconductor memory device
CN1855302A (zh) * 2005-02-28 2006-11-01 英飞凌科技股份公司 用于dram器件的数据选通同步
TW200746638A (en) * 2006-01-13 2007-12-16 Renesas Tech Corp Semiconductor device
US7902887B2 (en) * 2008-04-08 2011-03-08 Samsung Electronics Co., Ltd. Method and apparatus for tuning phase of clock signal
TW201401296A (zh) * 2012-06-27 2014-01-01 愛思開海力士有限公司 時脈產生電路與包含時脈產生電路的半導體裝置
US8917113B1 (en) * 2013-09-24 2014-12-23 SK Hynix Inc. Phase detection device and phase detection method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1086521C (zh) * 1997-04-25 2002-06-19 松下电器产业株式会社 减小时钟信号和数据信号间失真的集成电路、系统和方法
US7319345B2 (en) * 2004-05-18 2008-01-15 Rambus Inc. Wide-range multi-phase clock generator
US7177208B2 (en) * 2005-03-11 2007-02-13 Micron Technology, Inc. Circuit and method for operating a delay-lock loop in a power saving manner
TWI302320B (en) * 2006-09-07 2008-10-21 Nanya Technology Corp Phase detection method, memory control method, and related device
KR100812602B1 (ko) * 2006-09-29 2008-03-13 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR100871641B1 (ko) * 2007-03-31 2008-12-02 주식회사 하이닉스반도체 데이터 스트로빙신호 생성장치를 포함하는반도체메모리소자
KR101858471B1 (ko) * 2011-12-22 2018-05-17 에스케이하이닉스 주식회사 지연고정루프
KR101893185B1 (ko) * 2012-02-20 2018-08-29 에스케이하이닉스 주식회사 반도체 장치의 데이터 출력 타이밍 제어 회로
US8823426B2 (en) * 2012-10-24 2014-09-02 SK Hynix Inc. Deserializers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200407891A (en) * 2002-11-14 2004-05-16 Renesas Tech Corp Semiconductor memory device
CN1855302A (zh) * 2005-02-28 2006-11-01 英飞凌科技股份公司 用于dram器件的数据选通同步
TW200746638A (en) * 2006-01-13 2007-12-16 Renesas Tech Corp Semiconductor device
US7902887B2 (en) * 2008-04-08 2011-03-08 Samsung Electronics Co., Ltd. Method and apparatus for tuning phase of clock signal
TW201401296A (zh) * 2012-06-27 2014-01-01 愛思開海力士有限公司 時脈產生電路與包含時脈產生電路的半導體裝置
US8917113B1 (en) * 2013-09-24 2014-12-23 SK Hynix Inc. Phase detection device and phase detection method

Also Published As

Publication number Publication date
TW201534941A (zh) 2015-09-16
KR20150104341A (ko) 2015-09-15
CN104901673B (zh) 2018-11-02
KR102163431B1 (ko) 2020-10-08
CN104901673A (zh) 2015-09-09
US9191010B2 (en) 2015-11-17
US20150256183A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
TWI635294B (zh) 半導體裝置及具有該半導體裝置之半導體系統
US9467149B2 (en) Methods and systems for distributing clock and reset signals across an address macro
JP2020513539A5 (zh)
TWI649975B (zh) 工作週期偵測器及包含工作週期偵測器的半導體積體電路裝置
US9543968B2 (en) Output control circuit for semiconductor apparatus and output driving circuit including the same
JP2016116060A5 (zh)
TW201740683A (zh) 藉由從轉換器發送至轉換器的訊號來同步化資料轉換器的方法
US8816743B1 (en) Clock structure with calibration circuitry
US9349488B2 (en) Semiconductor memory apparatus
US8427218B2 (en) Delay circuit and method for driving the same
US20160182031A1 (en) Semiconductor apparatus
KR102256556B1 (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
US8829957B1 (en) Method of distributing a clock signal, a clock distributing system and an electronic system comprising a clock distributing system
JP6221857B2 (ja) 位相調整回路、データ伝送装置、データ伝送システム及び位相調整方法
US20040178836A1 (en) Synchronous mirror delay circuit and semiconductor integrated circuit device having the same
US10049763B2 (en) Semiconductor memory apparatus
US9349421B2 (en) Memory interface
KR20100097927A (ko) 지연 동기 루프 및 이를 포함하는 전자 장치
US9484902B2 (en) Delay circuit
US9432010B2 (en) Buffer control circuit and multi-chip package including the same
US9148152B1 (en) Device for maintaining synchronization of plurality of field programmable gate arrays (FPGAs)
US9172382B2 (en) Semiconductor device and operating method thereof
KR102013583B1 (ko) 반도체 시스템
KR20160031270A (ko) 지연고정루프상의 다중딜레이라인 클럭생성기
JP2005234648A (ja) 同期システム