CN1855302A - 用于dram器件的数据选通同步 - Google Patents

用于dram器件的数据选通同步 Download PDF

Info

Publication number
CN1855302A
CN1855302A CNA2006100794247A CN200610079424A CN1855302A CN 1855302 A CN1855302 A CN 1855302A CN A2006100794247 A CNA2006100794247 A CN A2006100794247A CN 200610079424 A CN200610079424 A CN 200610079424A CN 1855302 A CN1855302 A CN 1855302A
Authority
CN
China
Prior art keywords
signal
timing
limited
control signal
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100794247A
Other languages
English (en)
Inventor
J·施内尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1855302A publication Critical patent/CN1855302A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W48/00—Access restriction; Network selection; Access point selection
    • H04W48/20—Selecting an access point
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/10—Small scale networks; Flat hierarchical networks
    • H04W84/12—WLAN [Wireless Local Area Networks]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Abstract

本发明涉及在一个器件(例如：DRAM器件)处确定两个外部供给的定时信号(例如时钟信号(CLK)和数据选通信号(DQS))之间的相位差的方法和设备。可以调节其中一个上述信号本身的定时或其它内部存储器信号的定时，所述其它内部信号可以在通过该DQS信号控制的电路中使用。

Description

用于DRAM器件的数据选通同步
技术领域
本发明主要涉及存储器器件，并且更具体地涉及检测在时钟信号和数据选通信号之间的相位差。
背景技术
在许多存储器设计中，经常有多于一个的定时信号并且这些定时信号一般会被偏斜。通常，“偏斜”是指在两个定时信号之间的定时差异，例如，从第一个定时信号的前沿到第二个定时信号的前沿的时间。在一些设计中，可允许一个定时信号向另一个定时信号偏斜预定的容差。例如，在当前的双倍数据率DDR动态随机存取存储器(DRAM)的设计中，数据选通信号(DQS)和时钟信号(CLK)的相位关系可偏斜至+/-25％。在一些存储器的设计中，在存储器内的某一逻辑可以以CLK信号或在CLK域内来定时，而在存储器内的其它逻辑则可以以DQS信号或在DQS域内来定时。
在传统的DRAM设计中，通过调节内部定时来实现内部同步，以便适应最坏情形的DQS-CLK偏斜情况。在图1中显示了这种方法的一个例子。图中显示了三种可能的DQS信号，即DQS@tDQSSnom、DQS@tDQSSnim和DQS@tDQSSmax，它们分别代表标称DQS定时以及当DQS领先CLK达25％时和当DQS滞后CLK达25％时的两种最坏情形的DQS定时。该存储器的内部定时必须能够在CLK/DQS定时的这个全部范围上操作，而当时钟速度增加时这就变得更困难了。在该例子中，假设CLK-DQS偏斜范围如图所示，则DQS信号的定时可与CLK紧密同步(DQS@tDQSSnom)，或领先CLK达25％(DQS@tDQSSnim)，或滞后CLK达25％(DQS@tDQSSmax)。
在传统的DRAM设计中，必须设定内部定时来补偿这个宽范围的定时差异，即必须在从-25％至+25％的范围上操作。现有的设计必须假设最坏情况的相位差以及处理该相位差，这或许是通过具有更严格的内部定时而实现的。当存储器的时钟速度增加时，补偿这些定时差异就变得更难了，并且从这些时钟信号和数据选通信号导出的内部信号需要与时钟更接近地对准以防止出现错误。有益的是，基于DQS和CLK信号之间的实际相位差来调节内部定时信号，而不是适应最坏情形的定时。然而，在传统的设计中，从未尝试过检测这个相位差。
因此，在存储器器件中，检测在时钟信号(CLK)和数据选通信号(DQS)之间的相位差并使用所检测到的相位差来调节信号定时的方法和设备是我们所想要的。
发明内容
本发明主要提供了用于检测两个信号之间的偏斜差(skew diffierence)、并且依赖于该偏斜差将可变数量的延迟插入到第三个信号中的方法和设备。
一个实施例提供了一种用于在集成电路内调节内部信号定时的方法。该方法一般包括：确定在第一和第二外部供给的定时信号之间的相位差、基于所确定的相位差产生一个多比特控制信号和基于该多比特控制信号调节内部信号的定时。
另一实施例提供了一种用于调节由存储器器件使用的一个或更多信号的定时的方法。该方法一般包括：确定外部供给的时钟信号(CLK)和外部供给的数据选通信号(DQS)之间的相位差、根据该确定的相位差产生一个多比特控制信号和基于该多比特控制信号调节所述一个或更多信号的定时。
另一实施例提供了一种用于基于第一和第二外部供给的定时信号来调节集成电路的内部定时的设备。该设备一般包括：至少一个相位检测电路，其被配置为检测在第一和第二外部供给的定时信号之间的相位差，并且产生至少一个延迟控制信号来表示所检测到的相位差；以及一个可调节延迟电路，其被配置为基于该延迟控制信号来调节内部定时信号的定时。
另一实施例提供了一种存储器器件，该器件一般包括一个或更多的存储器元件和至少一个相位检测电路。该相位检测电路被配置为检测在对所述一个或更多存储器元件进行写访问期间所使用的时钟信号(CLK)和数据选通信号(DQS)之间的相位差，并且产生一个多比特控制信号来表示所检测到的相位差。
另一实施例提供了一种存储器器件，该器件一般包括一个或更多的存储器元件、至少一个相位检测电路和至少一个可调节的延迟电路。一般将该相位检测电路配置为检测在对所述一个或更多存储器元件进行写访问期间所使用的时钟信号(CLK)和数据选通信号(DQS)之间的相位差，并且产生一个多比特控制信号来表示所检测到的相位差。一般将该可调节的延迟电路配置为基于该多比特控制信号来调节至少一个内部定时信号的定时。
附图说明
因此通过参照各实施例，可以详细地理解本发明的上述特征，并且将对上面简单概括的本发明进行更详细的描述，其中在附图中说明一些实施例。然而应当注意，附图仅说明了本发明的典型实施例，因此不应认为其限制本发明的范围，本发明可允许其它等效的实施例。
图1是一个时序图，其显示了现有技术的定时方法。
图2是依据本发明的一个实施例的包括典型的存储器件的系统的示意图。
图3是依据本发明的一个实施例的多相位检测器和可调节延迟电路的示意图。
图4是一个时序图，其说明了依据本发明的一个实施例可检测出的相位差。
图5是依据本发明的一个实施例的典型操作的流程图。
具体实施方式
在一个器件中(例如DRAM器件)，本发明的实施例一般确定在两个信号(例如时钟信号(CLK)和数据选通信号(DQS))之间的相位差，并且基于所检测到的相位差来调节一些定时参数。在一些实施例中，对数据选通信号本身(DQS)进行调节。在其它的实施例中，对其它的内部存储器信号进行调节，其中在由DQS信号控制的电路中可能会使用这些信号(例如这些信号在DQS域内)。
为了便于理解，下面将参照存储器器件(特别是DRAM器件)来描述本发明的实施例，其中只作为特定的、非限制性的应用例子来进行描述。然而，本领域技术人员将知道，可应用与在这里描述的相同的原理，以便基于在多种类型的其它定时信号之间检测到的相位差来调节多种其它类型的集成电路中的多种控制信号的定时。
图2显示了依据本发明的系统，其中在存储器(例如DRAM)器件230内检测CLK和DQS信号之间的相位差。该图显示一个计算机系统的部分示意图，其中显示了与本发明相关的那些部件，而未显示其它部件(例如驱动器、监视器和网络)，以便集中在本发明上。在该实施例中，通过本工业中公知的各种装置将处理器210和存储器控制器220相耦合。在该实施例中，数据总线、地址总线和控制总线将处理器210和存储器控制器220相连接。
在该实施例中，存储器器件230连接到存储器控制器220并由其控制。图中显示了从存储器控制器220发出并且在存储器230处结束的两个定时信号(CLK和DQS)、地址总线(ADDR)和数据总线(DQ)。当执行写操作以将数据信号写入存储器元件234时，该存储器控制器将CLK和DQS信号提供给存储器器件230。为简单起见，并未显示在存储器230和存储器控制器220之间的其它信号(例如控制信号)。
在所说明的实施例中，通过存储器230内的多相位检测器240来检测在CLK和DQS之间的定时关系(相位差)。该相位检测器可包括多个分立的相位检测器并且可输出多个信号，以用于表示哪个信号领先和所检测到的相位差的绝对值。在该实施例中，通过相位检测器240来产生n个输出，并且可使用这n个输出来控制可调节的延迟电路250。该可调节的延迟电路250以来自相位检测器240的相位差和DQS信号为输入，并且插入/去除可调节的延迟量以创建经调节的内部DQS信号(DQS’)，然后在存储器230内使用该信号来控制各种电路的定时。
例如，可使用DQS’在写操作期间选通一个数据先进先出(FIFO)和驱动器逻辑270。此外，如图所示，可使用DQS’在DQS’的下降沿锁存一个字序地址(word order address)(WODD)，该地址被用来在该数据FIFO逻辑270内排序所接收的(偶/奇)数据(所述数据在DQS时钟信号的上升沿与下降沿由数据接收和锁存逻辑275来接收)。可以用列地址锁存和计数器逻辑237(其从地址接收器235接收地址)与CLK一起来锁存WODD。DQS’还可被用于在该数据FIFO和驱动器逻辑270内同步数据路径逻辑，以便驱动在串行到并行转换之后的上升沿与下降沿接收的数据。列地址锁存和计数器237可将锁存的地址(WODD)提供给数据FIFO和驱动器逻辑270。无论如何，因为内部DQS’在相位上和CLK信号更紧密地匹配，所以可改善在这些地址和数据路径中的内部定时余量。
可调节的延迟电路250可包括任何适合的电路来调节外部供给的DQS的相位，从而基于多相位检测器240提供的相位差信号来产生输入信号DQS’。例如，如图3所说明的那样，可调节的延迟电路250包括延迟元件252的多抽头阵列，其将具有均匀相位间隔(例如每1/8时钟周期或45°)的DQS的多个经延迟版本提供给一个相位混合器(blender)电路370。基于由该多相位检测器240提供的信号，该相位混合器电路370将一个或更多的延迟信号进行混合，以便产生经调节的内部DQS信号DQS’。换而言之，该混合器电路370允许比延迟元件252更精细的延迟增量。
如图所示，该多相位检测器240可包括三个单独的相位检测器：相位检测器1310、相位检测器2320和相位检测器3330。如上所述，相位混合器370使用每个相位检测器(310、320和330)的输出以在各经延迟的信号中进行选择，从而混合以产生DQS’。可将各相位检测器310-330设计成基于DQS和CLK之间的相位延迟的不同大小来检测和产生不同的输出信号。可根据最大DQS-CLK定时偏移来表示相位检测器的操作范围和可调节的延迟电路中的补偿，例如在高操作频率(tCK＞-3ns)下的0.25*tCK的tDQSSmin/max(例如离相90°)。在较低操作频率下，内部定时可能不那么关键，并且可将定时调节限于最大的可调节延迟。
例如，如果DQS领先CLK超过45°，则相位检测器1310可产生一个高输出(例如：逻辑1)，反之则产生一个低输出(例如：逻辑0)。只要DQS领先CLK(例如：超过0°)则相位检测器2320可产生一个低输出，反之则产生一个高输出，同时，如果DQS滞后CLK超过45°，则相位检测器3330可产生一个高输出，反之则产生一个低输出。因此，可使用来自这些相位检测器的输出信号来表示DQS和CLK之间的相位关系的不同范围。例如，下面的表1显示了如何解释各个相位检测器(标记为1，2和3)的组合输出。
表I：由多相位检测器表示的相位范围
  相位关系   1   2   3
  DQS比CLK领先45°或更多   0   0   0
  DQS比CLK领先0°-45°   1   0   0
  DQS比CLK滞后0°-45°   1   1   0
  DQS比CLK滞后45°或更多   1   1   1
该混合电路370可随后使用这些信号来选择用来混合的延迟信号，从而产生DQS’。例如，如果所述信号表示DQS比CLK领先45°或更多，则混合电路370可选择这样的延迟信号，所述延迟信号导致相对于DQS具有明显延迟的DQS’。另一方面，如果所述信号表示DQS比CLK滞后45°或更多，则该混合电路370可以以最小延迟或无附加延迟地通过DQS。本领域技术人员将知道，可以使用任何数量的相位检测器来检测CLK和DQS之间的相位差的不同范围。
例如，图4显示了在CLK和DQS之间的6个不同的相位差，可使用6个相位检测器(以领先/滞后达三个单位延迟周期的DQS信号DQSa-f)来检测这些相位差。可将来自6个不同相位检测器的输出信号提供给所述相位混合器电路来给出精细的分辨率控制，从而产生相位更接近于CLK的DQS’。
图5显示了示例性操作的流程图，该图说明多相位检测器240和可调节的延迟电路250是如何一起工作来调节存储器器件的内部定时的。通过检测(例如由多相位检测器240检测)外部供给的CLK和DQS信号之间的相位差，所述操作开始于步骤502。在步骤504，产生一个表示所检测到的相位差的n比特输出信号。在步骤506，使用该输出信号来控制该可调节的延迟电路，以便产生相位更接近外部时钟信号的内部DQS信号(DQS’)。
如前所述，可使用该内部DQS信号来控制涉及其它信号的电路的定时，所述其它信号例如是数据和/或地址信号。作为替代或补充，也可延迟这些其它信号的定时以达到同样的效果。然而，考虑到多个其它信号，这样做可能涉及多个延迟电路，并且可能需要比延迟单个DQS信号更复杂的电路。
虽然前述内容涉及的是本发明的实施例，但是在不脱离本发明的基本范围的情况下可以设计本发明的其它的实施例，本发明的范围由所附权利要求书限定。

Claims (20)

1、一种用于在集成电路内调节一个内部信号的定时的方法，包括：
-确定在第一和第二外部供给的定时信号之间的相位差；
-基于所确定的相位差产生一个多比特控制信号；以及
-基于该多比特控制信号来调节该内部信号的定时。
2、如权利要求1所限定的方法，其中该内部信号是第二外部供给的定时信号的延迟形式。
3、如权利要求2所限定的方法，其中调节该内部信号的定时包括基于该多比特控制信号来混合该第二外部供给的定时信号的一个或多个延迟形式。
4、如权利要求1所限定的方法，其中该内部定时信号是一个到控制逻辑的输入，其中通过该第二外部供给的定时信号来控制该控制逻辑的定时。
5、如权利要求1所限定的方法，其中基于所确定的相位差产生该多比特控制信号包括连结来自多个相位检测器电路的输出信号，其中每个相位检测器电路接收所述第一和第二外部供给的定时信号作为输入。
6、一种用于调节由存储器器件使用的一个或更多信号的定时的方法，包括：
-确定外部供给的时钟信号(CLK)和外部供给的数据选通信号(DQS)之间的相位差；
-根据所确定的相位差产生一个多比特控制信号；以及
-基于该多比特控制信号调节一个或更多信号的定时。
7、如权利要求6所限定的方法，其中所述一个或更多信号包括该数据选通信号的至少一个延迟形式。
8、如权利要求7所限定的方法，其中调节一个或更多信号的定时包括基于该多比特控制信号来混合该数据选通信号的一个或更多延迟形式。
9、如权利要求6所限定的方法，其中所述一个或更多信号包括一个到控制逻辑的输入，其中通过该数据选通信号来控制该控制逻辑的定时。
10、如权利要求6所限定的方法，进一步包括将该多比特控制信号提供给一个存储器控制器，以用于调节所述时钟信号和数据选通信号当中的至少一个。
11、一种用于基于第一和第二外部供给的定时信号来调节集成电路的内部定时的设备，包括：
-至少一个相位检测电路，其被设置成检测在所述第一和第二外部供给的定时信号之间的相位差，并且产生至少一个表示所检测到的相位差的延迟控制信号；以及
-一个可调节的延迟电路，其被设置成基于该延迟控制信号来调节一个内部定时信号的定时。
12、如权利要求11所限定的设备，其中该可调节的延迟电路包括：
-多个延迟元件；以及
-一个混合器电路，其通过混合来自各延迟元件的一个或多个输出信号来产生该内部定时信号，其中通过该延迟控制信号来确定所混合的输出信号。
13、如权利要求11所限定的设备，其中所述至少一个相位检测电路包括多个分立的相位检测器。
14、如权利要求11所限定的设备，其中该内部定时信号是该第二外部供给的定时信号的延迟形式。
15、如权利要求11所限定的设备，其中该内部定时信号是到一个逻辑电路的输入，其中通过该第二外部供给的定时信号来控制该逻辑电路。
16、一种存储器器件，包括：
-一个或更多存储器元件；
-至少一个相位检测电路，其被设置成检测在对所述一个或更多存储器元件进行写访问期间所使用的时钟信号(CLK)和数据选通信号(DQS)之间的相位差，并且产生一个表示所检测到的相位差的多比特控制信号。
17、如权利要求16所限定的存储器器件，进一步包括：一个或更多引脚，用于将该多比特控制信号提供给外部器件。
18、如权利要求16所限定的存储器器件，其中该至少一个相位检测电路包括多个单独的相位检测器，其中每个相位检测器接收该时钟信号和该数据选通信号作为输入。
19、一种存储器器件，包括：
-一个或更多存储器元件；
-至少一个相位检测电路，其被设置成检测在对所述一个或更多存储器元件进行写访问期间所使用的时钟信号(CLK)和数据选通信号(DQS)之间的相位差，并且产生一个表示所检测到的相位差的多比特控制信号；以及
-至少一个可调节的延迟电路，其被设置成基于该多比特控制信号来调节至少一个内部定时信号的定时。
20、如权利要求19所限定的存储器器件，其中该可调节的延迟电路被设置成通过基于该多比特控制信号延迟该数据选通信号来产生该内部定时信号。
CNA2006100794247A 2005-02-28 2006-02-28 用于dram器件的数据选通同步 Pending CN1855302A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/068582 2005-02-28
US11/068,582 US7209396B2 (en) 2005-02-28 2005-02-28 Data strobe synchronization for DRAM devices

Publications (1)

Publication Number Publication Date
CN1855302A true CN1855302A (zh) 2006-11-01

Family

ID=36848328

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100794247A Pending CN1855302A (zh) 2005-02-28 2006-02-28 用于dram器件的数据选通同步

Country Status (4)

Country Link
US (1) US7209396B2 (zh)
KR (1) KR100767826B1 (zh)
CN (1) CN1855302A (zh)
DE (1) DE102006009216B4 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409102B (zh) * 2007-10-09 2011-06-08 海力士半导体有限公司 半导体存储器设备
CN102610268A (zh) * 2012-01-10 2012-07-25 江苏中科梦兰电子科技有限公司 应用示波器实现ddr3中数据选通信号同步的方法
CN104134454A (zh) * 2007-12-21 2014-11-05 拉姆伯斯公司 用于在存储系统中校准写入定时的方法和装置
TWI635294B (zh) * 2014-03-05 2018-09-11 韓商愛思開海力士有限公司 半導體裝置及具有該半導體裝置之半導體系統
CN111010181A (zh) * 2019-12-19 2020-04-14 深圳市普威技术有限公司 一种ddr信号时序校准方法和装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356720B1 (en) * 2003-01-30 2008-04-08 Juniper Networks, Inc. Dynamic programmable delay selection circuit and method
US7443741B2 (en) * 2005-07-07 2008-10-28 Lsi Corporation DQS strobe centering (data eye training) method
US8121237B2 (en) 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
TWI302318B (en) * 2006-09-06 2008-10-21 Nanya Technology Corp Memory control circuit and method
US7716510B2 (en) 2006-12-19 2010-05-11 Micron Technology, Inc. Timing synchronization circuit with loop counter
US7656745B2 (en) 2007-03-15 2010-02-02 Micron Technology, Inc. Circuit, system and method for controlling read latency
US7558132B2 (en) * 2007-03-30 2009-07-07 International Business Machines Corporation Implementing calibration of DQS sampling during synchronous DRAM reads
KR100907016B1 (ko) 2007-12-28 2009-07-08 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입력 회로 및 그 제어 방법
US8824223B2 (en) * 2008-02-05 2014-09-02 SK Hynix Inc. Semiconductor memory apparatus with clock and data strobe phase detection
US8121219B1 (en) * 2008-02-06 2012-02-21 Link—A—Media Devices Corporation Decision directed timing recovery using multiphase detection
KR101499176B1 (ko) * 2008-04-08 2015-03-06 삼성전자주식회사 클럭 신호의 위상 튜닝 방법 및 그 장치
US7969813B2 (en) * 2009-04-01 2011-06-28 Micron Technology, Inc. Write command and write data timing circuit and methods for timing the same
US8730758B2 (en) 2009-06-24 2014-05-20 Advanced Micro Devices, Inc. Adjustment of write timing in a memory device
US8300464B2 (en) 2010-04-13 2012-10-30 Freescale Semiconductor, Inc. Method and circuit for calibrating data capture in a memory controller
US8984320B2 (en) 2011-03-29 2015-03-17 Micron Technology, Inc. Command paths, apparatuses and methods for providing a command to a data block
US8509011B2 (en) 2011-04-25 2013-08-13 Micron Technology, Inc. Command paths, apparatuses, memories, and methods for providing internal commands to a data path
US8552776B2 (en) 2012-02-01 2013-10-08 Micron Technology, Inc. Apparatuses and methods for altering a forward path delay of a signal path
US9166579B2 (en) 2012-06-01 2015-10-20 Micron Technology, Inc. Methods and apparatuses for shifting data signals to match command signal delay
US9054675B2 (en) 2012-06-22 2015-06-09 Micron Technology, Inc. Apparatuses and methods for adjusting a minimum forward path delay of a signal path
US9001594B2 (en) 2012-07-06 2015-04-07 Micron Technology, Inc. Apparatuses and methods for adjusting a path delay of a command path
US9329623B2 (en) 2012-08-22 2016-05-03 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for synchronizing data signals with a command signal
US8913448B2 (en) 2012-10-25 2014-12-16 Micron Technology, Inc. Apparatuses and methods for capturing data in a memory
US9734097B2 (en) 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
US9727493B2 (en) 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
US9025399B1 (en) * 2013-12-06 2015-05-05 Intel Corporation Method for training a control signal based on a strobe signal in a memory module
US9183904B2 (en) 2014-02-07 2015-11-10 Micron Technology, Inc. Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path
US9508417B2 (en) 2014-02-20 2016-11-29 Micron Technology, Inc. Methods and apparatuses for controlling timing paths and latency based on a loop delay
KR102256556B1 (ko) * 2014-03-05 2021-05-26 에스케이하이닉스 주식회사 반도체 장치 및 그를 포함하는 반도체 시스템
US9530473B2 (en) 2014-05-22 2016-12-27 Micron Technology, Inc. Apparatuses and methods for timing provision of a command to input circuitry
US9111599B1 (en) * 2014-06-10 2015-08-18 Nanya Technology Corporation Memory device
US9531363B2 (en) 2015-04-28 2016-12-27 Micron Technology, Inc. Methods and apparatuses including command latency control circuit
US9813067B2 (en) 2015-06-10 2017-11-07 Micron Technology, Inc. Clock signal and supply voltage variation tracking
US9865317B2 (en) 2016-04-26 2018-01-09 Micron Technology, Inc. Methods and apparatuses including command delay adjustment circuit
US9601170B1 (en) 2016-04-26 2017-03-21 Micron Technology, Inc. Apparatuses and methods for adjusting a delay of a command signal path
US9997220B2 (en) 2016-08-22 2018-06-12 Micron Technology, Inc. Apparatuses and methods for adjusting delay of command signal path
US10224938B2 (en) 2017-07-26 2019-03-05 Micron Technology, Inc. Apparatuses and methods for indirectly detecting phase variations
US10530367B2 (en) * 2018-12-28 2020-01-07 Intel Corporation Clock synchronization in multi-die field programmable gate array devices
US11962310B1 (en) 2022-09-14 2024-04-16 Apple Inc. Synchronization between data and clock signals in high-speed interfaces

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570944B2 (en) * 2001-06-25 2003-05-27 Rambus Inc. Apparatus for data recovery in a synchronous chip-to-chip system
US5056054A (en) 1990-05-02 1991-10-08 National Semiconductor Corporation Digital phase locked loop utilizing a multi-bit phase error input for control of a stepped clock generator
US5224125A (en) 1991-04-05 1993-06-29 National Semiconductor Corporation Digital signed phase-to-frequency converter for very high frequency phase locked loops
JPH08162913A (ja) * 1994-12-08 1996-06-21 Nippon Telegr & Teleph Corp <Ntt> 直接論理合成信号発生器
JP3961072B2 (ja) 1997-06-12 2007-08-15 富士通株式会社 半導体装置及びそのタイミング調整方法
KR100295052B1 (ko) * 1998-09-02 2001-07-12 윤종용 전압제어지연라인의단위지연기들의수를가변시킬수있는제어부를구비하는지연동기루프및이에대한제어방법
US6140854A (en) * 1999-01-25 2000-10-31 Motorola, Inc. System with DLL
KR100403635B1 (ko) * 2001-11-06 2003-10-30 삼성전자주식회사 동기식 반도체 메모리 장치의 데이터 입력 회로 및 데이터입력 방법
JP4181847B2 (ja) * 2002-10-25 2008-11-19 エルピーダメモリ株式会社 タイミング調整回路、半導体装置及びタイミング調整方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409102B (zh) * 2007-10-09 2011-06-08 海力士半导体有限公司 半导体存储器设备
CN104134454A (zh) * 2007-12-21 2014-11-05 拉姆伯斯公司 用于在存储系统中校准写入定时的方法和装置
CN102610268A (zh) * 2012-01-10 2012-07-25 江苏中科梦兰电子科技有限公司 应用示波器实现ddr3中数据选通信号同步的方法
CN102610268B (zh) * 2012-01-10 2014-04-02 江苏中科梦兰电子科技有限公司 应用示波器实现ddr3中数据选通信号同步的方法
TWI635294B (zh) * 2014-03-05 2018-09-11 韓商愛思開海力士有限公司 半導體裝置及具有該半導體裝置之半導體系統
CN111010181A (zh) * 2019-12-19 2020-04-14 深圳市普威技术有限公司 一种ddr信号时序校准方法和装置
CN111010181B (zh) * 2019-12-19 2023-11-10 深圳市联洲国际技术有限公司 一种ddr信号时序校准方法和装置

Also Published As

Publication number Publication date
US7209396B2 (en) 2007-04-24
KR100767826B1 (ko) 2007-10-18
KR20060095519A (ko) 2006-08-31
DE102006009216A1 (de) 2006-09-07
US20060193194A1 (en) 2006-08-31
DE102006009216B4 (de) 2011-01-27

Similar Documents

Publication Publication Date Title
CN1855302A (zh) 用于dram器件的数据选通同步
US10348537B2 (en) Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures
CN102637155B (zh) 通过训练加修正配置ddr3中数据选通信号延时的方法
KR100832013B1 (ko) 메모리 제어 회로 및 방법
CN101369814B (zh) 数字锁相环和消除毛刺的方法
US8436670B2 (en) Power supply induced signal jitter compensation
US7778095B2 (en) Semiconductor memory device and method for driving the same
EP3215950B1 (en) Calibration in a control device receiving from a source synchronous interface
US8917132B2 (en) Apparatuses, methods, and circuits including a delay circuit
US8269538B2 (en) Signal alignment system
US8134391B2 (en) Semiconductor devices with signal synchronization circuits
US9030907B2 (en) Semiconductor device and semiconductor system with the same
CN111161766B (zh) Ddr sdram物理层接口电路与ddr sdram控制装置
WO2012059985A1 (ja) 集積回路、電圧値取得方法および送受信システム
US8941425B2 (en) Semiconductor device compensating for internal skew and operating method thereof
US8072826B2 (en) Memory control circuit and memory control method
US10715308B2 (en) Transmitting circuit, semiconductor apparatus and semiconductor system configured to use the transmitting circuit
US20040003194A1 (en) Method and apparatus for adjusting DRAM signal timings
CN110299161B (zh) 用于与时钟信号同步地发送和接收信号的半导体装置
US20170323672A1 (en) Memory controller with phase adjusted clock for performing memory operations
US20050220237A1 (en) Method and arrangement for sampling
US11210250B2 (en) Semiconductor apparatus, command training system, and command training method
US20100042863A1 (en) Memory register having an integrated delay-locked loop
CN115881198A (zh) 时钟驱动器及包括其的存储设备
CN117713763A (zh) 时钟生成电路及包括其的时钟分配网络和半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication