JP4181847B2 - タイミング調整回路、半導体装置及びタイミング調整方法 - Google Patents
タイミング調整回路、半導体装置及びタイミング調整方法 Download PDFInfo
- Publication number
- JP4181847B2 JP4181847B2 JP2002311231A JP2002311231A JP4181847B2 JP 4181847 B2 JP4181847 B2 JP 4181847B2 JP 2002311231 A JP2002311231 A JP 2002311231A JP 2002311231 A JP2002311231 A JP 2002311231A JP 4181847 B2 JP4181847 B2 JP 4181847B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock signal
- phase
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
Description
【０００１】
【発明の属する技術分野】
本発明は、入力された外部クロック信号に対して所定の位相関係を有する内部クロック信号を生成するタイミング調整回路及びそれを備えた半導体装置に関する。
【０００２】
【従来の技術】
外部クロック信号に同期して動作するシンクロナスメモリ（クロック同期型半導体メモリ、例えばＳＤＲＡＭ）やそのコントローラ（システムＬＳＩやマイクロプロセッサ）などの半導体装置では、その動作の高速化に伴い、装置内部でのクロック信号の伝播遅延が問題となってきた。そこで、従来の半導体装置では、そのインターフェース（又は入出力装置）に、外部クロック信号を受け、その外部クロック信号と同一の位相又は所定の位相差を有する内部クロックを生成するタイミング調整回路が設けられている。
【０００３】
ところが、近年の半導体装置の更なる高速化（外部クロックの高周波数化）によって、外部クロック信号と内部クロック信号の位相差について、その所定値からのずれ（タイミングずれ）が問題となりつつある。つまり、半導体装置の動作速度の向上にともない、タイミングずれに対する許容範囲が狭まり、タイミングずれの原因である製造ばらつきが問題となってきている。
【０００４】
このような問題を解決するために、外部クロック信号の位相と、内部クロック信号に同期させて出力回路から出力させたデータ信号の位相とを比較し、その比較結果に基づいて、タイミング調整回路に含まれるレプリカ回路（又はダミーロード）の遅延時間を調整することが提案されている（例えば、特許文献１参照。）。
【０００５】
この提案に係るタイミング調整回路は、概略、図５に示すようなものである。図５のタイミング調整回路５０は、外部クロック入力端子５１に供給された外部クロック信号ＣＬＫを受けて入力クロック信号を出力するクロック入力回路５２と、クロック入力回路５２からの入力クロック信号を遅延させるためのＤＬＬ（Delay Locked Loop）又はＰＬＬ（Phase Locked Loop）からなる位相／遅延調整回路５３と、位相／遅延調整回路５３からの遅延入力クロック信号を受けて内部クロック信号を出力するクロックドライバ５４と、クロックドライバ５４によって駆動されるデータ出力回路５５（又はデータストローブ出力回路５６）に対応する遅延を生じさせるレプリカ回路５７と、レプリカ回路５７の出力信号（フィードバック信号）の位相と外部クロック信号の位相とを比較し、比較結果を位相／遅延調整回路５３へ出力する位相比較回路５８とを有している。なお、レプリカ回路５７は、その遅延を調整できるように構成されている。
【０００６】
このタイミング調整回路５０は、データ出力回路５５からデータを出力させるタイミングを規定する内部クロック信号を生成するためのものであって、レプリカ回路５７からのフィードバック信号の位相が外部クロック信号の位相に一致するように位相／遅延調整回路５３の遅延をフィードバック制御する。このとき、データ出力回路５５の出力信号Ｄoutの位相とフィードバック信号の位相とが一致しているならば、位相／遅延調整回路５３をフィードバック制御することにより、データ出力回路５５の出力信号の位相は外部クロック信号の位相に一致する。
【０００７】
ところが、製造ばらつきによって、タイミング調整回路５０にタイミングずれが存在する場合には、上記のように位相／遅延調整回路５３をフィードバック制御しても、データ出力回路５５の出力信号の位相は外部クロック信号ＣＬＫの位相に一致しない。このような場合には、以下のようにして、製造ばらつきによるタイミングずれの除去が行われる。
【０００８】
まず、内部クロック信号に同期して、データ出力回路５５から“０”と“１”とが交互に繰り返し出力されるようにしておく。データストローブ回路５６を利用する場合は、データストローブ信号をそのまま利用する。
【０００９】
次に、図示しないテスト装置を用いて外部クロック入力端子５１に供給される外部クロック信号ＣＬＫの位相（立ち上がりエッジ）と、データ出力端子５９に出力されるデータ出力回路５５（又はデータストローブ出力回路５６）の出力信号の位相（変化点）とを検出する。そして、これらの位相を比較して、位相差に基づいて、レプリカ回路５７の遅延を調整する。
【００１０】
それから、再びテスト装置を用いて、データ出力回路５５の出力信号の位相が外部クロック信号の位相に一致したかどうかを調べるため、これらの信号の位相を比較する。
【００１１】
以降、データ出力回路５５の出力信号の位相が外部クロック信号ＣＬＫの位相に一致するまで、上記動作を繰り返す。
【００１２】
ここで、レプリカ回路５７について説明する。レプリカ回路５７は、例えば、レジスタに格納された値に応じてその遅延を変更できるように構成され、また、ヒューズ（ヒューズ群中の１又は複数のヒューズ）を切断することによりその遅延を変更できるように構成されている。レプリカ回路５７は、さらに、レジスタ及びヒューズ（群）の一方を選択するスイッチを有している。上記のように２つの信号の位相を比較しながらレプリカ回路５７の遅延調整を行う際には、レジスタを選択し、そこに格納される値を変更して、その遅延を調整する。そして、データ出力回路５５の出力信号の位相が外部クロック信号の位相に一致したなら、その遅延を実現するべくヒューズを切断する。それから、スイッチをレジスタ側からヒューズ側に切り換えて、レプリカ回路５７の遅延を固定する。
【００１３】
以上のようにして、図５のタイミング調整回路５０では、製造ばらつきによるタイミングずれの問題を解消することができる。
【００１４】
上述した図５のタイミング調整回路５０は、データ出力回路５５からのデータの出力タイミングを調整するためのものであるが、データ入力回路の入力タイミングを調整するタイミング調整回路も存在する。そのようなタイミング調整回路の一例を図６に示す。
【００１５】
図６のタイミング調整回路６０は、外部クロック入力端子６１に供給される外部クロック信号ＣＬＫを受けて入力クロック信号として出力するクロック入力回路６２と、入力クロック信号を遅延させる遅延調整回路６３と、遅延入力クロック信号を受けて内部クロック信号を出力するクロックドライバ６４とを有している。
【００１６】
このタイミング調整回路６０は、データ入力端子６５に与えられた入力データをラッチするデータ入力回路６６の動作タイミングを規定する内部クロック信号を生成するためのものである。データ入力回路６６から出力されるデータ信号の位相は、外部クロック信号ＣＬＫの位相と所定の関係にあればよく、必ずしも一致している必要はないので、このタイミング調整回路６０では、図５のタイミング調整回路５０のようにフィードバック制御は行われていない。
【００１７】
このタイミング調整回路６０では、遅延調整回路６３の遅延を調整することによりそのタイミングずれを除去することができる。つまり、データ入力回路６１から出力されるデータ信号の位相と外部クロック信号ＣＬＫの位相とを比較し、その位相差が所定の値となるように遅延調整回路６３の遅延を調整することにより、そのタイミングずれが除去される。遅延調整回路６３は、例えば、図５のレプリカ回路５７と同様、レジスタ、ヒューズ及びスイッチで構成される。
【００１８】
【特許文献１】
特開２０００−１６３９９９号公報（第４−５頁、図２、５及び７）
【００１９】
【発明が解決しようとする課題】
従来のタイミング調整回路では、製造ばらつきによるタイミングずれを除去するために、外部クロック信号とデータ出力回路又はデータ入力回路の出力信号との２つの信号を検出し、その位相を比較しなければならない。つまり、２つの信号を検出するために２つのピン（入力端子）を備えたテスト装置が必要である。
【００２０】
ところが、ウエハーテストなどに使用される低精度テスト装置は、そのピン間スキューが１ｎｓ以上あり、例えば５００ＭＨｚの外部クロックで動作するデバイスで許容されるタイミングずれ（５００ｐｓ程度）よりも大きい。従って、従来のタイミング調整回路は、低精度のテスト装置を用いてそのタイミングずれを検出し、除去することができない。つまり、従来のタイミング調整回路では、そのタイミングずれの除去を行う際に、それに用いるテスト装置のピン間スキューによる制限を受けるという問題点がある。
【００２１】
そこで、本発明は、テスト装置のピン間スキューによる制限を受けること無く、高い精度でタイミングずれを解消することができるタイミング調整回路を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明によれば、外部クロック信号が入力され内部クロック信号を生成する内部クロック信号生成回路と、入力された第１の信号を処理し出力するに当たって前記内部クロック信号に基づいて駆動される被駆動回路と、入力された前記内部クロック信号に付加する遅延量が調整可能な構成とされた、前記被駆動回路のレプリカ回路と、前記外部クロック信号及び前記被駆動回路の出力信号が入力され、いずれか一方を選択するセレクタ回路と、前記セレクタ回路によって選択された前記外部クロック信号又は前記被駆動回路の出力信号と前記レプリカ回路の出力信号との位相を比較し、該位相の比較結果を示す位相進み遅れ信号を生成する位相比較回路と、前記位相進み遅れ信号を出力する出力端子と、を備えることを特徴とするタイミング調整回路が得られる。
【００２３】
また、本発明によれば、上述したタイミング調整回路を備える半導体装置が得られる。
【００２４】
さらに、本発明によれば、セレクタ回路が被駆動回路の出力信号側を選択するステップと、入力された外部クロック信号を遅延調整回路を介して出力することにより内部クロック信号を生成し、前記被駆動回路が入力信号を処理し出力するに当たって該内部クロック信号に基づいて駆動されると共に、入力された前記内部クロック信号の遅延量を調整可能な、前記被駆動回路のレプリカ回路に前記内部クロック信号を入力するステップと、位相比較回路により、前記セレクタ回路が選択した前記被駆動回路の出力信号と前記レプリカ回路の出力信号との第１の位相比較を行って、該第１の位相比較の結果を示す第１の位相進み遅れ信号を生成して出力端子に出力するステップと、前記出力端子に接続されたテスト装置が、前記第１の位相進み遅れ信号に基づいて前記被駆動回路の出力信号と前記レプリカ回路の出力信号との位相関係を判定し、該判定の結果に従って前記レプリカ回路の遅延量を調整して、前記被駆動回路の出力信号と前記レプリカ回路の出力信号との位相を一致させるステップと、前記セレクタ回路が前記外部クロック信号側を選択し、前記位相比較回路により、前記外部クロック信号と前記レプリカ回路の出力信号との第２の位相比較を行って、該第２の位相比較の結果を示す第２の位相進み遅れ信号を生成し、該第２の位相進み遅れ信号に基づいて前記遅延調整回路における前記遅延量を制御して前記第２の位相を一致させるステップと、を含むことを特徴とするタイミング調整方法が得られる。
【００２５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００２６】
図１に、本発明の一実施の形態に係るタイミング調整回路のブロック図を示す。このタイミング調整回路１０は、図５のタイミング調整回路５０の構成に加えて、セレクタ１１が設けられ、また、位相比較回路５８の出力を外部に取り出すための外部出力端子１２が設けられている。
【００２７】
セレクタ１１は、２つの入力端子を有しており、その一方は外部クロック入力端子５１に、他方はデータストローブ信号出力回路５６の出力端子５９に接続されている。また、セレクタ１１の出力端子は、位相比較回路５８の一方の入力端子に接続されている。セレクタ１１は、入力される外部クロック信号ＣＬＫ及びデータストローブ信号ＤＱＳのいずれか一方を選択的に位相比較回路５８へ出力する。
【００２８】
次に、図１のタイミング調整回路のタイミングずれの除去（縮小）方法について説明する。タイミングずれを除去する場合、セレクタ１１は、データストローブ信号を選択的に位相比較回路５８へ出力するように設定される。
【００２９】
外部クロック入力端子５１に外部クロック信号ＣＬＫが与えられると、その外部クロック信号ＣＬＫは、クロック入力回路５２及びセレクタ１１に供給される。セレクタ１１は、上述のようにデータストローブ信号ＤＱＳを選択するよう設定されているので、外部クロック信号ＣＬＫは位相比較回路５８へは供給されない。
【００３０】
クロック入力回路５２は、例えば入力バッファであって、外部クロック信号ＣＬＫが入力されると、それを入力クロック信号として位相／遅延調整回路５３へ出力する。
【００３１】
位相／遅延調整回路５３は、入力クロック信号ＣＬＫを遅延させ、遅延入力クロック信号としてクロックドライバ５４へ出力する。なお、位相／遅延調整回路５３は、後述する理由によりロックしている必要はない。
【００３２】
クロックドライバ５４は、位相／遅延調整回路５３からの遅延入力クロック信号を受けて内部クロック信号をデータストローブ出力回路５６及びレプリカ回路５７へ出力する。なお、内部クロック信号は、データ出力回路５５へ出力されるので、内部出力クロックとも呼ばれる。
【００３３】
データストローブ出力回路５６は、その出力が“０”レベルと“１”レベルの繰り返し（即ち、データストローブ信号）となるよう、内部クロック信号に同期して“０”レベル又は“１”レベルを出力する。
【００３４】
一方、レプリカ回路５７は、内部クロック信号を遅延させ、フィードバッククロック信号として出力する。
【００３５】
データストローブ回路５６から出力されたデータストローブ信号ＤＱＳは、セレクタ１１を介して位相比較回路５８の一方の入力に供給され、レプリカ回路５７から出力されたフィードバッククロック信号は、位相比較回路５８の他方の入力に供給される。位相比較回路５８は、これら２つの信号の位相を比較し、その比較結果を出力する。ここで、位相比較回路５８に入力されるデータストローブ信号ＤＱＳとフィードバッククロック信号とは、共に内部クロック信号に基づいて生成されている。したがって、位相／遅延調整回路５３がロックしていない状態であっても、その位相を比較すれば、このタイミング調整回路１０のタイミングずれを検出することができる。
【００３６】
タイミング調整回路１０における、外部クロック信号ＣＬＫの入力タイミングと、内部クロック信号（内部出力クロック）、フィードバッククロック信号及びデータストローブ信号の各々の出力タイミングとの関係は、図２（ａ）又は図２（ｂ）のようになる。
【００３７】
図２（ａ）に示すように、フィードバッククロック信号がデータストローブ信号よりも進んでいる場合には、位相比較回路５８は、比較結果として“Ｌ”レベルを出力する。また、図２（ｂ）に示すように、フィードバッククロック信号がデータストローブ信号よりも遅れている場合には、位相比較回路５８は、比較結果として“Ｈ”レベルを出力する。位相比較回路５８からの出力は、位相／遅延調整回路５３へ出力されるとともに、フィードバッククロック信号の位相の進み／遅れを示す位相進み遅れ信号として外部出力端子１２へも出力される。
【００３８】
外部出力端子１２にテスト装置を接続し、位相進み遅れ信号を検出してそのレベルを確認すれば、データストローブ信号に対するフィードバック信号の進み／遅れを確認することができる。この場合、検出すべき信号が１つなので、テスト装置のピン間スキューは、検出結果に何の影響も与えない。
【００３９】
テスト装置で確認した位相進み遅れ信号が“Ｌ”レベルであれば、レプリカ回路５７の遅延を増やしてフィードバッククロック信号をさらに遅らせる。また、位相進み遅れ信号が“Ｈ”レベルであれば、レプリカ回路５７の遅延を減らして、フィードバッククロック信号を早める。こうして、レプリカ回路５７の遅延を調整し、位相進み遅れ信号のレベルが“Ｌ”と“Ｈ”との間で不安定に変動する状態を実現する。この状態で、フィードバッククロック信号の位相がデータストローブ信号の位相に一致したとみなすことができる。
【００４０】
この後、セレクタ１１を外部クロック信号ＣＬＫ側に切り替えれば、データ出力回路５５の出力の位相が、外部クロック信号の位相に一致するように、位相／遅延調整回路の遅延がフィードバック制御される。
【００４１】
以上のように、本実施の形態に係るタイミング調整回路では、レプリカ回路５７、位相比較回路５８及びセレクタ１１の組み合わせを、位相進み遅れ信号生成回路として動作させることにより、テスト装置の精度に無関係にタイミングずれを検出することが出来る。つまり、このタイミング調整回路では、テスト装置のピン間スキューの影響を受けることなくタイミングずれを検出することができ、５００ｐｓ以下のタイミングずれを除去する（減少させる）ことができる。そして、これによって、５００ＭＨｚ以上のクロックで動作する半導体装置を実現することができる。
【００４２】
なお、上記実施の形態では、データストローブ出力回路５６から出力されるデータストローブ信号を用いる場合について説明したが、データストローブ出力回路５６が存在しない場合には、データ出力回路５５から“０”及び“１”を交互に繰り返し出力させるようにして、それを利用するようにすればよい。
【００４３】
次に、図３を参照して、参考例について説明する。
【００４４】
図３のタイミング調整回路３０は、図６の構成に加えて、データ入力回路６６と同一構成のレプリカ回路３１を有している。
【００４５】
レプリカ回路３１は、初段回路３２及びラッチ回路３３を含み、外部クロック信号入力端子６１と外部出力端子３４との間に接続されている。また、ラッチ回路３３は、クロックドライバ６４に接続されている。
【００４６】
図３のタイミング調整回路３０の外部クロック入力端子６１に外部クロック信号ＣＬＫが入力されると、その外部クロック信号ＣＬＫは、クロック入力回路６２及びレプリカ回路３１に供給される。
【００４７】
クロック入力回路６２は、外部クロック信号ＣＬＫを受けると、それを入力クロック信号として遅延調整回路６３へ出力する。遅延調整回路６３は、入力クロック信号ＣＬＫを遅延させ、遅延入力クロック信号としてクロックドライバ６４へ出力する。クロックドライバ６４は、遅延入力クロック信号を受けて内部クロック信号を生成する。なお、内部クロック信号は、データ入力回路６６へ出力されるので、内部入力クロックとも呼ばれる。
【００４８】
レプリカ回路３１では、外部クロック信号ＣＬＫを受けた初段回路が、それを参照クロック信号としてラッチ回路３３へ出力する。ラッチ回路３３は、クロックドライバ６４からの内部クロック信号に同期して、初段回路３２からの参照クロック信号をラッチし、外部出力端子３４へ位相進み遅れ信号として出力する。
【００４９】
図４（ａ）及び（ｂ）に、タイミング調整回路３０における、外部クロック信号の入力タイミングと、内部クロック信号（内部入力クロック）及び参照クロック信号の各々の出力タイミングとの関係を示す。
【００５０】
図４（ａ）に示すように、内部クロック信号が参照クロック信号よりも進んでいる場合には、ラッチ回路３３からの出力、即ち位相進み遅れ信号、は“Ｌ”レベルとなる。一方、内部クロック信号が参照クロック信号よりも遅れている場合には、ラッチ回路３３からの出力、即ち位相進み遅れ信号、は“Ｈ”レベルとなる。これにより、外部出力端子３４にテスト装置を接続して位相進み遅れ信号を検出し、そのレベルを確認すれば、内部クロック信号が参照クロック信号に対して進んでいるのか遅れているのかを検出することができる。
【００５１】
本発明の一実施の形態と同様、位相進み遅れ信号のレベルを見ながら、遅延調整回路６３の遅延を調整し、位相進み遅れ信号が不安定に“Ｈ”レベルと“Ｌ”レベルとの間で変化する状態とすれば、内部クロック信号の位相が参照クロック信号の位相に一致したとみなせる。その結果、データ入力回路６６からのデータ信号と、外部クロック信号との位相差を所定の値とすることができる。
【００５２】
以上のように、参考例に係るタイミング調整回路では、レプリカ回路３１を位相進み遅れ信号生成回路として動作させるようにしたことで、テスト装置の精度によらず、タイミングずれを除去することができる。つまり、このタイミング調整回路では、テスト装置のピン間スキューの影響を受けることなく、タイミングずれを検出することができるので、５００ｐｓ以下のタイミングずれを除去することが可能となる。そして、これにより、５００ＭＨｚ以上のクロックで動作する半導体装置を実現できる。
【００５３】
なお、上記実施の形態では、外部クロック信号の立ち上がりエッジを利用して内部クロックを生成する場合について説明したが、外部クロック信号の立ち下がりエッジを利用して内部クロックを生成する場合にも、本発明のタイミング調整回路を用いることができる。もちろん、ＤＤＲと呼ばれるＳＤＲＡＭのように、外部クロック信号の立ち上がりエッジ及び立ち下がりエッジの両方を利用する半導体装置のインターフェースについても、それぞれのエッジに対応させて本発明のタイミング調整回路を用いることが可能である。
【００５４】
【発明の効果】
本発明によれば、タイミング調整回路内に位相進み遅れ信号生成回路を設けたことで、テスト装置のピン間スキューの影響を受けることなく高精度にタイミングずれを除去することができ、より高速動作が可能な半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るタイミング調整回路を備えた半導体装置のブロック図である。
【図２】図１のタイミング調整回路における各信号のタイミングチャートである。
【図３】本発明の第２の実施の形態に係るタイミング調整回路を備えた半導体装置のブロック図である。
【図４】図２のタイミング調整回路における各信号のタイミングチャートである。
【図５】従来のタイミング調整回路を備えた半導体装置のブロック図である。
【図６】従来の他のタイミング調整回路を備えた半導体装置のブロック図である。
【符号の説明】
１０ タイミング調整回路
１１ セレクタ
１２ 外部出力端子
３０ タイミング調整回路
３１ レプリカ回路
３２ 初段回路
３３ ラッチ回路
３４ 外部出力端子
５０ タイミング調整回路
５１ 外部クロック入力端子
５２ クロック入力回路
５３ 位相／遅延調整回路
５４ クロックドライバ
５５ データ出力回路
５６ データストローブ出力回路
５７ レプリカ回路
５８ 位相比較回路
５９ データ出力端子
６０ タイミング調整回路
６１ 外部クロック入力端子
６２ クロック入力回路
６３ 遅延調整回路
６４ クロックドライバ
６５ データ入力端子
６６ データ入力回路
【発明の属する技術分野】
本発明は、入力された外部クロック信号に対して所定の位相関係を有する内部クロック信号を生成するタイミング調整回路及びそれを備えた半導体装置に関する。
【０００２】
【従来の技術】
外部クロック信号に同期して動作するシンクロナスメモリ（クロック同期型半導体メモリ、例えばＳＤＲＡＭ）やそのコントローラ（システムＬＳＩやマイクロプロセッサ）などの半導体装置では、その動作の高速化に伴い、装置内部でのクロック信号の伝播遅延が問題となってきた。そこで、従来の半導体装置では、そのインターフェース（又は入出力装置）に、外部クロック信号を受け、その外部クロック信号と同一の位相又は所定の位相差を有する内部クロックを生成するタイミング調整回路が設けられている。
【０００３】
ところが、近年の半導体装置の更なる高速化（外部クロックの高周波数化）によって、外部クロック信号と内部クロック信号の位相差について、その所定値からのずれ（タイミングずれ）が問題となりつつある。つまり、半導体装置の動作速度の向上にともない、タイミングずれに対する許容範囲が狭まり、タイミングずれの原因である製造ばらつきが問題となってきている。
【０００４】
このような問題を解決するために、外部クロック信号の位相と、内部クロック信号に同期させて出力回路から出力させたデータ信号の位相とを比較し、その比較結果に基づいて、タイミング調整回路に含まれるレプリカ回路（又はダミーロード）の遅延時間を調整することが提案されている（例えば、特許文献１参照。）。
【０００５】
この提案に係るタイミング調整回路は、概略、図５に示すようなものである。図５のタイミング調整回路５０は、外部クロック入力端子５１に供給された外部クロック信号ＣＬＫを受けて入力クロック信号を出力するクロック入力回路５２と、クロック入力回路５２からの入力クロック信号を遅延させるためのＤＬＬ（Delay Locked Loop）又はＰＬＬ（Phase Locked Loop）からなる位相／遅延調整回路５３と、位相／遅延調整回路５３からの遅延入力クロック信号を受けて内部クロック信号を出力するクロックドライバ５４と、クロックドライバ５４によって駆動されるデータ出力回路５５（又はデータストローブ出力回路５６）に対応する遅延を生じさせるレプリカ回路５７と、レプリカ回路５７の出力信号（フィードバック信号）の位相と外部クロック信号の位相とを比較し、比較結果を位相／遅延調整回路５３へ出力する位相比較回路５８とを有している。なお、レプリカ回路５７は、その遅延を調整できるように構成されている。
【０００６】
このタイミング調整回路５０は、データ出力回路５５からデータを出力させるタイミングを規定する内部クロック信号を生成するためのものであって、レプリカ回路５７からのフィードバック信号の位相が外部クロック信号の位相に一致するように位相／遅延調整回路５３の遅延をフィードバック制御する。このとき、データ出力回路５５の出力信号Ｄoutの位相とフィードバック信号の位相とが一致しているならば、位相／遅延調整回路５３をフィードバック制御することにより、データ出力回路５５の出力信号の位相は外部クロック信号の位相に一致する。
【０００７】
ところが、製造ばらつきによって、タイミング調整回路５０にタイミングずれが存在する場合には、上記のように位相／遅延調整回路５３をフィードバック制御しても、データ出力回路５５の出力信号の位相は外部クロック信号ＣＬＫの位相に一致しない。このような場合には、以下のようにして、製造ばらつきによるタイミングずれの除去が行われる。
【０００８】
まず、内部クロック信号に同期して、データ出力回路５５から“０”と“１”とが交互に繰り返し出力されるようにしておく。データストローブ回路５６を利用する場合は、データストローブ信号をそのまま利用する。
【０００９】
次に、図示しないテスト装置を用いて外部クロック入力端子５１に供給される外部クロック信号ＣＬＫの位相（立ち上がりエッジ）と、データ出力端子５９に出力されるデータ出力回路５５（又はデータストローブ出力回路５６）の出力信号の位相（変化点）とを検出する。そして、これらの位相を比較して、位相差に基づいて、レプリカ回路５７の遅延を調整する。
【００１０】
それから、再びテスト装置を用いて、データ出力回路５５の出力信号の位相が外部クロック信号の位相に一致したかどうかを調べるため、これらの信号の位相を比較する。
【００１１】
以降、データ出力回路５５の出力信号の位相が外部クロック信号ＣＬＫの位相に一致するまで、上記動作を繰り返す。
【００１２】
ここで、レプリカ回路５７について説明する。レプリカ回路５７は、例えば、レジスタに格納された値に応じてその遅延を変更できるように構成され、また、ヒューズ（ヒューズ群中の１又は複数のヒューズ）を切断することによりその遅延を変更できるように構成されている。レプリカ回路５７は、さらに、レジスタ及びヒューズ（群）の一方を選択するスイッチを有している。上記のように２つの信号の位相を比較しながらレプリカ回路５７の遅延調整を行う際には、レジスタを選択し、そこに格納される値を変更して、その遅延を調整する。そして、データ出力回路５５の出力信号の位相が外部クロック信号の位相に一致したなら、その遅延を実現するべくヒューズを切断する。それから、スイッチをレジスタ側からヒューズ側に切り換えて、レプリカ回路５７の遅延を固定する。
【００１３】
以上のようにして、図５のタイミング調整回路５０では、製造ばらつきによるタイミングずれの問題を解消することができる。
【００１４】
上述した図５のタイミング調整回路５０は、データ出力回路５５からのデータの出力タイミングを調整するためのものであるが、データ入力回路の入力タイミングを調整するタイミング調整回路も存在する。そのようなタイミング調整回路の一例を図６に示す。
【００１５】
図６のタイミング調整回路６０は、外部クロック入力端子６１に供給される外部クロック信号ＣＬＫを受けて入力クロック信号として出力するクロック入力回路６２と、入力クロック信号を遅延させる遅延調整回路６３と、遅延入力クロック信号を受けて内部クロック信号を出力するクロックドライバ６４とを有している。
【００１６】
このタイミング調整回路６０は、データ入力端子６５に与えられた入力データをラッチするデータ入力回路６６の動作タイミングを規定する内部クロック信号を生成するためのものである。データ入力回路６６から出力されるデータ信号の位相は、外部クロック信号ＣＬＫの位相と所定の関係にあればよく、必ずしも一致している必要はないので、このタイミング調整回路６０では、図５のタイミング調整回路５０のようにフィードバック制御は行われていない。
【００１７】
このタイミング調整回路６０では、遅延調整回路６３の遅延を調整することによりそのタイミングずれを除去することができる。つまり、データ入力回路６１から出力されるデータ信号の位相と外部クロック信号ＣＬＫの位相とを比較し、その位相差が所定の値となるように遅延調整回路６３の遅延を調整することにより、そのタイミングずれが除去される。遅延調整回路６３は、例えば、図５のレプリカ回路５７と同様、レジスタ、ヒューズ及びスイッチで構成される。
【００１８】
【特許文献１】
特開２０００−１６３９９９号公報（第４−５頁、図２、５及び７）
【００１９】
【発明が解決しようとする課題】
従来のタイミング調整回路では、製造ばらつきによるタイミングずれを除去するために、外部クロック信号とデータ出力回路又はデータ入力回路の出力信号との２つの信号を検出し、その位相を比較しなければならない。つまり、２つの信号を検出するために２つのピン（入力端子）を備えたテスト装置が必要である。
【００２０】
ところが、ウエハーテストなどに使用される低精度テスト装置は、そのピン間スキューが１ｎｓ以上あり、例えば５００ＭＨｚの外部クロックで動作するデバイスで許容されるタイミングずれ（５００ｐｓ程度）よりも大きい。従って、従来のタイミング調整回路は、低精度のテスト装置を用いてそのタイミングずれを検出し、除去することができない。つまり、従来のタイミング調整回路では、そのタイミングずれの除去を行う際に、それに用いるテスト装置のピン間スキューによる制限を受けるという問題点がある。
【００２１】
そこで、本発明は、テスト装置のピン間スキューによる制限を受けること無く、高い精度でタイミングずれを解消することができるタイミング調整回路を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明によれば、外部クロック信号が入力され内部クロック信号を生成する内部クロック信号生成回路と、入力された第１の信号を処理し出力するに当たって前記内部クロック信号に基づいて駆動される被駆動回路と、入力された前記内部クロック信号に付加する遅延量が調整可能な構成とされた、前記被駆動回路のレプリカ回路と、前記外部クロック信号及び前記被駆動回路の出力信号が入力され、いずれか一方を選択するセレクタ回路と、前記セレクタ回路によって選択された前記外部クロック信号又は前記被駆動回路の出力信号と前記レプリカ回路の出力信号との位相を比較し、該位相の比較結果を示す位相進み遅れ信号を生成する位相比較回路と、前記位相進み遅れ信号を出力する出力端子と、を備えることを特徴とするタイミング調整回路が得られる。
【００２３】
また、本発明によれば、上述したタイミング調整回路を備える半導体装置が得られる。
【００２４】
さらに、本発明によれば、セレクタ回路が被駆動回路の出力信号側を選択するステップと、入力された外部クロック信号を遅延調整回路を介して出力することにより内部クロック信号を生成し、前記被駆動回路が入力信号を処理し出力するに当たって該内部クロック信号に基づいて駆動されると共に、入力された前記内部クロック信号の遅延量を調整可能な、前記被駆動回路のレプリカ回路に前記内部クロック信号を入力するステップと、位相比較回路により、前記セレクタ回路が選択した前記被駆動回路の出力信号と前記レプリカ回路の出力信号との第１の位相比較を行って、該第１の位相比較の結果を示す第１の位相進み遅れ信号を生成して出力端子に出力するステップと、前記出力端子に接続されたテスト装置が、前記第１の位相進み遅れ信号に基づいて前記被駆動回路の出力信号と前記レプリカ回路の出力信号との位相関係を判定し、該判定の結果に従って前記レプリカ回路の遅延量を調整して、前記被駆動回路の出力信号と前記レプリカ回路の出力信号との位相を一致させるステップと、前記セレクタ回路が前記外部クロック信号側を選択し、前記位相比較回路により、前記外部クロック信号と前記レプリカ回路の出力信号との第２の位相比較を行って、該第２の位相比較の結果を示す第２の位相進み遅れ信号を生成し、該第２の位相進み遅れ信号に基づいて前記遅延調整回路における前記遅延量を制御して前記第２の位相を一致させるステップと、を含むことを特徴とするタイミング調整方法が得られる。
【００２５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００２６】
図１に、本発明の一実施の形態に係るタイミング調整回路のブロック図を示す。このタイミング調整回路１０は、図５のタイミング調整回路５０の構成に加えて、セレクタ１１が設けられ、また、位相比較回路５８の出力を外部に取り出すための外部出力端子１２が設けられている。
【００２７】
セレクタ１１は、２つの入力端子を有しており、その一方は外部クロック入力端子５１に、他方はデータストローブ信号出力回路５６の出力端子５９に接続されている。また、セレクタ１１の出力端子は、位相比較回路５８の一方の入力端子に接続されている。セレクタ１１は、入力される外部クロック信号ＣＬＫ及びデータストローブ信号ＤＱＳのいずれか一方を選択的に位相比較回路５８へ出力する。
【００２８】
次に、図１のタイミング調整回路のタイミングずれの除去（縮小）方法について説明する。タイミングずれを除去する場合、セレクタ１１は、データストローブ信号を選択的に位相比較回路５８へ出力するように設定される。
【００２９】
外部クロック入力端子５１に外部クロック信号ＣＬＫが与えられると、その外部クロック信号ＣＬＫは、クロック入力回路５２及びセレクタ１１に供給される。セレクタ１１は、上述のようにデータストローブ信号ＤＱＳを選択するよう設定されているので、外部クロック信号ＣＬＫは位相比較回路５８へは供給されない。
【００３０】
クロック入力回路５２は、例えば入力バッファであって、外部クロック信号ＣＬＫが入力されると、それを入力クロック信号として位相／遅延調整回路５３へ出力する。
【００３１】
位相／遅延調整回路５３は、入力クロック信号ＣＬＫを遅延させ、遅延入力クロック信号としてクロックドライバ５４へ出力する。なお、位相／遅延調整回路５３は、後述する理由によりロックしている必要はない。
【００３２】
クロックドライバ５４は、位相／遅延調整回路５３からの遅延入力クロック信号を受けて内部クロック信号をデータストローブ出力回路５６及びレプリカ回路５７へ出力する。なお、内部クロック信号は、データ出力回路５５へ出力されるので、内部出力クロックとも呼ばれる。
【００３３】
データストローブ出力回路５６は、その出力が“０”レベルと“１”レベルの繰り返し（即ち、データストローブ信号）となるよう、内部クロック信号に同期して“０”レベル又は“１”レベルを出力する。
【００３４】
一方、レプリカ回路５７は、内部クロック信号を遅延させ、フィードバッククロック信号として出力する。
【００３５】
データストローブ回路５６から出力されたデータストローブ信号ＤＱＳは、セレクタ１１を介して位相比較回路５８の一方の入力に供給され、レプリカ回路５７から出力されたフィードバッククロック信号は、位相比較回路５８の他方の入力に供給される。位相比較回路５８は、これら２つの信号の位相を比較し、その比較結果を出力する。ここで、位相比較回路５８に入力されるデータストローブ信号ＤＱＳとフィードバッククロック信号とは、共に内部クロック信号に基づいて生成されている。したがって、位相／遅延調整回路５３がロックしていない状態であっても、その位相を比較すれば、このタイミング調整回路１０のタイミングずれを検出することができる。
【００３６】
タイミング調整回路１０における、外部クロック信号ＣＬＫの入力タイミングと、内部クロック信号（内部出力クロック）、フィードバッククロック信号及びデータストローブ信号の各々の出力タイミングとの関係は、図２（ａ）又は図２（ｂ）のようになる。
【００３７】
図２（ａ）に示すように、フィードバッククロック信号がデータストローブ信号よりも進んでいる場合には、位相比較回路５８は、比較結果として“Ｌ”レベルを出力する。また、図２（ｂ）に示すように、フィードバッククロック信号がデータストローブ信号よりも遅れている場合には、位相比較回路５８は、比較結果として“Ｈ”レベルを出力する。位相比較回路５８からの出力は、位相／遅延調整回路５３へ出力されるとともに、フィードバッククロック信号の位相の進み／遅れを示す位相進み遅れ信号として外部出力端子１２へも出力される。
【００３８】
外部出力端子１２にテスト装置を接続し、位相進み遅れ信号を検出してそのレベルを確認すれば、データストローブ信号に対するフィードバック信号の進み／遅れを確認することができる。この場合、検出すべき信号が１つなので、テスト装置のピン間スキューは、検出結果に何の影響も与えない。
【００３９】
テスト装置で確認した位相進み遅れ信号が“Ｌ”レベルであれば、レプリカ回路５７の遅延を増やしてフィードバッククロック信号をさらに遅らせる。また、位相進み遅れ信号が“Ｈ”レベルであれば、レプリカ回路５７の遅延を減らして、フィードバッククロック信号を早める。こうして、レプリカ回路５７の遅延を調整し、位相進み遅れ信号のレベルが“Ｌ”と“Ｈ”との間で不安定に変動する状態を実現する。この状態で、フィードバッククロック信号の位相がデータストローブ信号の位相に一致したとみなすことができる。
【００４０】
この後、セレクタ１１を外部クロック信号ＣＬＫ側に切り替えれば、データ出力回路５５の出力の位相が、外部クロック信号の位相に一致するように、位相／遅延調整回路の遅延がフィードバック制御される。
【００４１】
以上のように、本実施の形態に係るタイミング調整回路では、レプリカ回路５７、位相比較回路５８及びセレクタ１１の組み合わせを、位相進み遅れ信号生成回路として動作させることにより、テスト装置の精度に無関係にタイミングずれを検出することが出来る。つまり、このタイミング調整回路では、テスト装置のピン間スキューの影響を受けることなくタイミングずれを検出することができ、５００ｐｓ以下のタイミングずれを除去する（減少させる）ことができる。そして、これによって、５００ＭＨｚ以上のクロックで動作する半導体装置を実現することができる。
【００４２】
なお、上記実施の形態では、データストローブ出力回路５６から出力されるデータストローブ信号を用いる場合について説明したが、データストローブ出力回路５６が存在しない場合には、データ出力回路５５から“０”及び“１”を交互に繰り返し出力させるようにして、それを利用するようにすればよい。
【００４３】
次に、図３を参照して、参考例について説明する。
【００４４】
図３のタイミング調整回路３０は、図６の構成に加えて、データ入力回路６６と同一構成のレプリカ回路３１を有している。
【００４５】
レプリカ回路３１は、初段回路３２及びラッチ回路３３を含み、外部クロック信号入力端子６１と外部出力端子３４との間に接続されている。また、ラッチ回路３３は、クロックドライバ６４に接続されている。
【００４６】
図３のタイミング調整回路３０の外部クロック入力端子６１に外部クロック信号ＣＬＫが入力されると、その外部クロック信号ＣＬＫは、クロック入力回路６２及びレプリカ回路３１に供給される。
【００４７】
クロック入力回路６２は、外部クロック信号ＣＬＫを受けると、それを入力クロック信号として遅延調整回路６３へ出力する。遅延調整回路６３は、入力クロック信号ＣＬＫを遅延させ、遅延入力クロック信号としてクロックドライバ６４へ出力する。クロックドライバ６４は、遅延入力クロック信号を受けて内部クロック信号を生成する。なお、内部クロック信号は、データ入力回路６６へ出力されるので、内部入力クロックとも呼ばれる。
【００４８】
レプリカ回路３１では、外部クロック信号ＣＬＫを受けた初段回路が、それを参照クロック信号としてラッチ回路３３へ出力する。ラッチ回路３３は、クロックドライバ６４からの内部クロック信号に同期して、初段回路３２からの参照クロック信号をラッチし、外部出力端子３４へ位相進み遅れ信号として出力する。
【００４９】
図４（ａ）及び（ｂ）に、タイミング調整回路３０における、外部クロック信号の入力タイミングと、内部クロック信号（内部入力クロック）及び参照クロック信号の各々の出力タイミングとの関係を示す。
【００５０】
図４（ａ）に示すように、内部クロック信号が参照クロック信号よりも進んでいる場合には、ラッチ回路３３からの出力、即ち位相進み遅れ信号、は“Ｌ”レベルとなる。一方、内部クロック信号が参照クロック信号よりも遅れている場合には、ラッチ回路３３からの出力、即ち位相進み遅れ信号、は“Ｈ”レベルとなる。これにより、外部出力端子３４にテスト装置を接続して位相進み遅れ信号を検出し、そのレベルを確認すれば、内部クロック信号が参照クロック信号に対して進んでいるのか遅れているのかを検出することができる。
【００５１】
本発明の一実施の形態と同様、位相進み遅れ信号のレベルを見ながら、遅延調整回路６３の遅延を調整し、位相進み遅れ信号が不安定に“Ｈ”レベルと“Ｌ”レベルとの間で変化する状態とすれば、内部クロック信号の位相が参照クロック信号の位相に一致したとみなせる。その結果、データ入力回路６６からのデータ信号と、外部クロック信号との位相差を所定の値とすることができる。
【００５２】
以上のように、参考例に係るタイミング調整回路では、レプリカ回路３１を位相進み遅れ信号生成回路として動作させるようにしたことで、テスト装置の精度によらず、タイミングずれを除去することができる。つまり、このタイミング調整回路では、テスト装置のピン間スキューの影響を受けることなく、タイミングずれを検出することができるので、５００ｐｓ以下のタイミングずれを除去することが可能となる。そして、これにより、５００ＭＨｚ以上のクロックで動作する半導体装置を実現できる。
【００５３】
なお、上記実施の形態では、外部クロック信号の立ち上がりエッジを利用して内部クロックを生成する場合について説明したが、外部クロック信号の立ち下がりエッジを利用して内部クロックを生成する場合にも、本発明のタイミング調整回路を用いることができる。もちろん、ＤＤＲと呼ばれるＳＤＲＡＭのように、外部クロック信号の立ち上がりエッジ及び立ち下がりエッジの両方を利用する半導体装置のインターフェースについても、それぞれのエッジに対応させて本発明のタイミング調整回路を用いることが可能である。
【００５４】
【発明の効果】
本発明によれば、タイミング調整回路内に位相進み遅れ信号生成回路を設けたことで、テスト装置のピン間スキューの影響を受けることなく高精度にタイミングずれを除去することができ、より高速動作が可能な半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るタイミング調整回路を備えた半導体装置のブロック図である。
【図２】図１のタイミング調整回路における各信号のタイミングチャートである。
【図３】本発明の第２の実施の形態に係るタイミング調整回路を備えた半導体装置のブロック図である。
【図４】図２のタイミング調整回路における各信号のタイミングチャートである。
【図５】従来のタイミング調整回路を備えた半導体装置のブロック図である。
【図６】従来の他のタイミング調整回路を備えた半導体装置のブロック図である。
【符号の説明】
１０ タイミング調整回路
１１ セレクタ
１２ 外部出力端子
３０ タイミング調整回路
３１ レプリカ回路
３２ 初段回路
３３ ラッチ回路
３４ 外部出力端子
５０ タイミング調整回路
５１ 外部クロック入力端子
５２ クロック入力回路
５３ 位相／遅延調整回路
５４ クロックドライバ
５５ データ出力回路
５６ データストローブ出力回路
５７ レプリカ回路
５８ 位相比較回路
５９ データ出力端子
６０ タイミング調整回路
６１ 外部クロック入力端子
６２ クロック入力回路
６３ 遅延調整回路
６４ クロックドライバ
６５ データ入力端子
６６ データ入力回路
Claims (9)
- 外部クロック信号が入力され内部クロック信号を生成する内部クロック信号生成回路と、
入力された第１の信号を処理し出力するに当たって前記内部クロック信号に基づいて駆動される被駆動回路と、
入力された前記内部クロック信号に付加する遅延量が調整可能な構成とされた、前記被駆動回路のレプリカ回路と、
前記外部クロック信号及び前記被駆動回路の出力信号が入力され、いずれか一方を選択するセレクタ回路と、
前記セレクタ回路によって選択された前記外部クロック信号又は前記被駆動回路の出力信号と前記レプリカ回路の出力信号との位相を比較し、該位相の比較結果を示す位相進み遅れ信号を生成する位相比較回路と、
前記位相進み遅れ信号を出力する出力端子と、
を備えることを特徴とするタイミング調整回路。 - 前記内部クロック生成回路が、前記外部クロック信号と前記内部クロック信号との間に介挿された遅延調整回路を備え、前記遅延調整回路における前記外部クロック信号と前記内部クロック信号との間の遅延量は、前記外部クロック信号と前記レプリカ回路の出力信号との位相の比較結果を示す位相進み遅れ信号に基づいて制御されることを特徴とする請求項１に記載のタイミング調整回路。
- 前記内部クロック生成回路が、
外部クロック信号が入力され入力クロック信号を出力するクロック入力回路と、
前記入力クロック信号が入力され、前記入力クロック信号の遅延量を制御して遅延入力クロック信号を出力する遅延調整回路と、
前記遅延入力クロック信号が入力され前記内部クロック信号を出力するクロックドライバと、
を備え、
前記遅延調整回路における前記入力クロック信号と前記遅延入力クロック信号との間の遅延量は、前記外部クロック信号と前記レプリカ回路の出力信号との位相の比較結果を示す前記位相進み遅れ信号に基づいて制御されることを特徴とする請求項１に記載のタイミング調整回路。 - 前記セレクタ回路が前記被駆動回路の出力信号を選択したとき、前記位相比較回路により前記被駆動回路の出力信号と前記レプリカ回路の出力信号との第１の位相の比較を行って第１の位相進み遅れ信号を生成して前記出力端子に出力すると共に、前記レプリカ回路の前記遅延量調整を行って前記第１の位相を一致させ、
前記セレクタ回路が前記外部クロック信号を選択したとき、前記位相比較回路により外部クロック信号と前記レプリカ回路の出力信号との第２の位相の比較を行って第２の位相進み遅れ信号を生成し、該第２の位相進み遅れ信号に基づいて前記遅延調整回路における前記遅延量を制御して前記第２の位相を一致させることを特徴とする請求項２又は３に記載のタイミング調整回路。 - 前記被駆動回路が、
入力された前記第１の信号を前記内部クロック信号に同期させてラッチし出力するラッチ回路を備えることを特徴とする請求項１乃至４のいずれか１項に記載のタイミング調整回路。 - 前記位相進み遅れ信号が、前記比較される２信号のうち、いずれの信号の位相が進んでいるかを示す２値信号であることを特徴とする請求項１乃至５のいずれか１項に記載のタイミング調整回路。
- 前記レプリカ回路が、レジスタの保持内容の変更により、又は、ヒューズの切断により、前記遅延量を調整できる構成とされていることを特徴とする請求項１乃至４のいずれか１項に記載のタイミング調整回路。
- 請求項１乃至７のいずれか１項に記載のタイミング調整回路を備えたことを特徴とする半導体装置。
- セレクタ回路が被駆動回路の出力信号側を選択するステップと、
入力された外部クロック信号を遅延調整回路を介して出力することにより内部クロック信号を生成し、前記被駆動回路が入力信号を処理し出力するに当たって該内部クロック信号に基づいて駆動されると共に、入力された前記内部クロック信号の遅延量を調整可能な、前記被駆動回路のレプリカ回路に前記内部クロック信号を入力するステップと、
位相比較回路により、前記セレクタ回路が選択した前記被駆動回路の出力信号と前記レプリカ回路の出力信号との第１の位相比較を行って、該第１の位相比較の結果を示す第１の位相進み遅れ信号を生成して出力端子に出力するステップと、
前記出力端子に接続されたテスト装置が、前記第１の位相進み遅れ信号に基づいて前記被駆動回路の出力信号と前記レプリカ回路の出力信号との位相関係を判定し、該判定の結果に従って前記レプリカ回路の遅延量を調整して、前記被駆動回路の出力信号と前記レプリカ回路の出力信号との位相を一致させるステップと、
前記セレクタ回路が前記外部クロック信号側を選択し、前記位相比較回路により、前記外部クロック信号と前記レプリカ回路の出力信号との第２の位相比較を行って、該第２の位相比較の結果を示す第２の位相進み遅れ信号を生成し、該第２の位相進み遅れ信号に基づいて前記遅延調整回路における前記遅延量を制御して前記第２の位相を一致させるステップと、
を含むことを特徴とするタイミング調整方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311231A JP4181847B2 (ja) | 2002-10-25 | 2002-10-25 | タイミング調整回路、半導体装置及びタイミング調整方法 |
| US10/693,191 US7137022B2 (en) | 2002-10-25 | 2003-10-23 | Timing adjustment circuit and semiconductor device including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311231A JP4181847B2 (ja) | 2002-10-25 | 2002-10-25 | タイミング調整回路、半導体装置及びタイミング調整方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008059061A Division JP2008211809A (ja) | 2008-03-10 | 2008-03-10 | タイミング調整回路及びそれを備えた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004145999A JP2004145999A (ja) | 2004-05-20 |
| JP4181847B2 true JP4181847B2 (ja) | 2008-11-19 |
Family
ID=32456521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002311231A Expired - Fee Related JP4181847B2 (ja) | 2002-10-25 | 2002-10-25 | タイミング調整回路、半導体装置及びタイミング調整方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7137022B2 (ja) |
| JP (1) | JP4181847B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065666B2 (en) * | 2003-11-13 | 2006-06-20 | Micron Technology, Inc. | Apparatus and method for generating a delayed clock signal |
| JP4416580B2 (ja) * | 2004-06-28 | 2010-02-17 | 株式会社リコー | 遅延制御装置 |
| JP2006128221A (ja) * | 2004-10-26 | 2006-05-18 | Fujitsu Ltd | 半導体装置 |
| KR100678463B1 (ko) * | 2004-12-24 | 2007-02-02 | 삼성전자주식회사 | 데이터 출력 회로, 데이터 출력 방법, 및 반도체 메모리장치 |
| KR100636930B1 (ko) | 2004-12-28 | 2006-10-19 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 스트로브신호 발생회로 |
| WO2006080065A1 (ja) | 2005-01-27 | 2006-08-03 | Spansion Llc | 記憶装置、およびその制御方法 |
| JP4428246B2 (ja) | 2005-02-03 | 2010-03-10 | エルピーダメモリ株式会社 | デューティ検出回路及びデューティ検出方法 |
| US7209396B2 (en) * | 2005-02-28 | 2007-04-24 | Infineon Technologies Ag | Data strobe synchronization for DRAM devices |
| JP4448076B2 (ja) | 2005-09-16 | 2010-04-07 | 富士通株式会社 | データ送受信回路のタイミング調整回路、ｌｓｉ及びデータ送受信システム |
| US7446579B2 (en) * | 2005-09-28 | 2008-11-04 | Hynix Semiconductor Inc. | Semiconductor memory device having delay locked loop |
| MY143574A (en) * | 2005-11-22 | 2011-05-31 | Theravance Inc | Carbamate compounds as 5-ht4 receptor agonists |
| US7646840B2 (en) * | 2005-12-08 | 2010-01-12 | Infineon Technologies Ag | Clock recovery circuit and a memory device employing the same |
| KR100891326B1 (ko) | 2006-07-31 | 2009-03-31 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 클럭 신호를 데이터 스트로브신호로서 이용하는 반도체 메모리 장치의 테스트 방법 및테스트 시스템 |
| DE102006042858B4 (de) * | 2006-09-13 | 2008-12-18 | Qimonda Ag | Schaltungsanordnung zum Abtasten angeforderter Datenbits und Speicherbaustein |
| DE102006044854A1 (de) * | 2006-09-22 | 2008-03-27 | Qimonda Ag | Verzögerungsschaltung |
| US20080129357A1 (en) * | 2006-11-30 | 2008-06-05 | Chlipala James D | Adaptive Integrated Circuit Clock Skew Correction |
| JP4790023B2 (ja) * | 2006-12-05 | 2011-10-12 | 富士通セミコンダクター株式会社 | デジタルｄｌｌ回路 |
| US8149972B2 (en) * | 2007-05-30 | 2012-04-03 | Rambus Inc. | Signaling with superimposed clock and data signals |
| JP5006723B2 (ja) * | 2007-07-09 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置とそのテスト方法 |
| US7961533B2 (en) * | 2008-05-27 | 2011-06-14 | Advanced Micro Devices, Inc. | Method and apparatus for implementing write levelization in memory subsystems |
| KR101022675B1 (ko) * | 2008-06-04 | 2011-03-22 | 주식회사 하이닉스반도체 | 반도체 소자 |
| US8159888B2 (en) * | 2010-03-01 | 2012-04-17 | Qualcomm Incorporated | Recalibration systems and techniques for electronic memory applications |
| JP5343916B2 (ja) | 2010-04-16 | 2013-11-13 | 富士通セミコンダクター株式会社 | 半導体メモリ |
| JP2012008881A (ja) | 2010-06-25 | 2012-01-12 | Elpida Memory Inc | メモリシステム及びその制御方法 |
| JP5600049B2 (ja) * | 2010-11-11 | 2014-10-01 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
| US9780795B2 (en) * | 2013-09-16 | 2017-10-03 | Rambus Inc. | Source-synchronous receiver using edge-detection clock recovery |
| KR102143654B1 (ko) * | 2014-02-18 | 2020-08-11 | 에스케이하이닉스 주식회사 | 반도체장치 |
| KR20160029391A (ko) * | 2014-09-05 | 2016-03-15 | 에스케이하이닉스 주식회사 | 반도체 장치의 출력 타이밍 제어 회로 및 방법 |
| US10152437B2 (en) | 2015-07-10 | 2018-12-11 | Megachips Corporation | Memory system |
| KR102610279B1 (ko) | 2017-12-12 | 2023-12-07 | 삼성전자주식회사 | 메모리 장치, 메모리 장치의 동작 방법 및 메모리 장치를 포함하는 테스트 시스템의 동작 방법 |
| KR102495361B1 (ko) * | 2018-03-14 | 2023-02-06 | 에스케이하이닉스 주식회사 | 입출력 회로 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3729582B2 (ja) | 1996-08-13 | 2005-12-21 | 富士通株式会社 | 半導体装置、半導体装置システム及びディジタル遅延回路 |
| US6239892B1 (en) * | 1998-05-31 | 2001-05-29 | Sun Microsystems, Inc. | Method and apparatus for bit synchronization in optical communication and networking systems |
| US6043694A (en) * | 1998-06-24 | 2000-03-28 | Siemens Aktiengesellschaft | Lock arrangement for a calibrated DLL in DDR SDRAM applications |
| JP2000163999A (ja) | 1998-11-20 | 2000-06-16 | Fujitsu Ltd | セルフタイミングコントロール回路 |
| JP2000269423A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Microelectronics Corp | 半導体集積回路 |
| JP2001195355A (ja) * | 2000-01-14 | 2001-07-19 | Sony Corp | データ処理回路 |
| JP4446070B2 (ja) | 2000-04-11 | 2010-04-07 | エルピーダメモリ株式会社 | Ｄｌｌ回路、それを使用する半導体装置及び遅延制御方法 |
-
2002
- 2002-10-25 JP JP2002311231A patent/JP4181847B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-23 US US10/693,191 patent/US7137022B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004145999A (ja) | 2004-05-20 |
| US20040222828A1 (en) | 2004-11-11 |
| US7137022B2 (en) | 2006-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4181847B2 (ja) | タイミング調整回路、半導体装置及びタイミング調整方法 | |
| KR100696957B1 (ko) | 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법 | |
| US7642825B2 (en) | DLL circuit and test method thereof | |
| US7535270B2 (en) | Semiconductor memory device | |
| US7778095B2 (en) | Semiconductor memory device and method for driving the same | |
| JP3630291B2 (ja) | タイミング発生回路 | |
| US20070176658A1 (en) | Timing adjustment circuit | |
| US8698533B2 (en) | Phase mixer with adjustable load-to-drive ratio | |
| US8766688B2 (en) | DLL circuit and delay-locked method using the same | |
| JPH10336008A (ja) | クロック発生回路及び半導体装置 | |
| US7298189B2 (en) | Delay locked loop circuit | |
| US6836165B2 (en) | DLL circuit and method of generating timing signals | |
| US7605624B2 (en) | Delay locked loop (DLL) circuit for generating clock signal for memory device | |
| KR100839499B1 (ko) | 딜레이 제어 장치 및 방법 | |
| JP2006333472A (ja) | 遅延ロックループ、および、遅延鎖の設定方法 | |
| JP3560319B2 (ja) | 位相調整回路 | |
| KR20060135234A (ko) | 디엘엘 장치 | |
| KR100942942B1 (ko) | 다양한 입/출력 모드를 갖는 반도체장치 | |
| JP2008211809A (ja) | タイミング調整回路及びそれを備えた半導体装置 | |
| KR100784028B1 (ko) | 지연 동기 루프 | |
| JPH10301663A (ja) | クロックスキュー補正回路 | |
| US20060232314A1 (en) | Phase adjustment device, phase adjustment method, and semiconductor integrated circuit | |
| US7017070B1 (en) | Apparatus for synchronization of double data rate signaling | |
| KR100545075B1 (ko) | 스큐 억제 기능을 갖는 출력 버퍼회로 | |
| JP3188679B2 (ja) | スキュー抑制機能を有する出力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080813 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080901 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |