CN102610268B

CN102610268B - 应用示波器实现ddr3中数据选通信号同步的方法

Info

Publication number: CN102610268B
Application number: CN201210005304.8A
Authority: CN
Inventors: 张福新; 吴少刚; 周国强; 张斌
Original assignee: JIANGSU LEMOTE TECHNOLOGY Corp Ltd
Current assignee: Jiangsu Aerospace dragon dream Information Technology Co., Ltd.
Priority date: 2012-01-10
Filing date: 2012-01-10
Publication date: 2014-04-02
Anticipated expiration: 2032-01-10
Also published as: CN102610268A

Abstract

本发明公开了一种应用示波器实现DDR3中数据选通信号同步的方法，以实现合理配置数据组的写操作数据选通信号延时值。本方法首先通过高带宽示波器观测每个内存芯片端，得出默认写操作数据选通信号(Write DQS)延时值设置下，数据选通信号(DQS)与时钟信号(Clock)间的相位差(fDQSS)；再结合Write DQS延时值寄存器的最小单元值对Write DQS延时值做粗调和微调，若微调后的延时值满足要求，则将当前Write DQS延时值作为该Write DQS延时值的最终值。本方法可以简单方便地对Write DQS延时值进行合理配置。

Description

应用示波器实现DDR3中数据选通信号同步的方法

技术领域

本发明涉及计算机领域的内存控制器，尤其是DDR3内存控制器写操作数据选通信号延时配置方法。

背景技术

双倍数据速率2（DDR2）中，内存模组（Module）上，时钟信号（Clock）、地址信号（Address）、命令信号（Command）、控制信号（Controll）采用T型走线方式导致这些信号在传输的过程中反射及衰减严重，导致了DDR2的数据传输频率受到限制。在双倍数据速率3（DDR3）中，内存模组上，时钟信号、地址信号、命令信号、控制信号采用飞越总线（Fly‐By Bus）走线方式，以尽量减少这些信号的反射与衰减，让内存频率能够跑的更高。

DDR3采用Fly‐By Bus走线方式之后，频率的瓶颈是解决了，可是同时又带来一个麻烦，那就是同一个通道（Channel）内每个内存芯片接收到时钟信号、地址信号、命令信号、控制信号的时间都不一样，因为Fly‐By Bus走线依次经过每个内存芯片，而信号在印制电路板传输线（PCB Trace）上面传输必然带来物理延时。举例说明，在DDR3无缓冲双列直插模组中，Fly‐By Bus走线经过的第一个内存芯片与经过的最后一个内存芯片之间的时钟信号延时差达到1ns之多。在DDR3中，800MT/s对应的时钟长度为2.5ns，1600MT/s对应的时钟长度为1.25ns，足可以看出在DDR3中，Fly‐By Bus走线经过的第一个内存芯片与经过的最后一个内存芯片之间的延时差不容忽视。

写操作中，内存芯片要求控制器发来的数据选通信号（DQS）的上升沿和控制器发来的时钟信号（Clock）的上升沿尽量对齐。每个内存芯片接收到时钟信号的时间点是不一样的，换句话说，内存控制器需要对各个数据组的写操作数据选通信号（Write DQS）延时做单独配置。

内存控制器要保证所有内存芯片都能正常接收控制器发来的数据，每个内存芯片都需满足DQS上升沿与Clock上升沿之间的相位差（tDQSS）的规范（Spec）。理论上tDQSS越小越好，即Write DQS与Clock完全对齐。按照固态技术协会（JEDEC）协议的定义，|tDQSS|<1/4Tck，Tck指时钟周期，即数据选通信号与时钟信号之间的相位差允许达到25%的时钟周期长度。

在JEDEC协议中，定义了一种叫做写水准测量（Write Leveling）的方式，以让所有内存芯片满足DQS上升沿与Clock上升沿之间的相位差tDQSS的规范（Spec）。写水准测量方式的实现步骤如下：

1、上电之后，开始内存正常读写操作之前，让内存控制器进入写水准测量模式；

2、内存控制器往内存芯片发不同相位的DQS，即将Write DQS的延时值一直从大往小设置，每设置一个延时值，内存控制器对应发出一个DQS；

3、内存芯片用控制器发过来的DQS去采样Clock；

4、当采样到的Clock由0变为1时，从某个数据信号（DQ）反馈值给控制器；

5、控制器收到反馈后，将当前的Write DQS延时值作为最终值。

该写水准测量方式需要在内存控制器定义大量的Write Leveling寄存器，并需要大量相应代码配合完成控制器与内存芯片之间的交互，手段复杂，给实践应用造成很多不便。

专利公开号为CN1855302A的专利申请公开了一种用于DRAM器件的数据选通同步的方法和设备，该申请提供了用于检测数据选通信号和时钟信号之间的相位差、并使用所检测到的相位差来调节信号定时的方法，该方法主要是通过添加相位检测电路和可调节延迟电路的方式实现数据选通同步。由于该方法是对硬件做出的改进，对技术工艺水平要求较高，同时也增加了产品成本。

发明内容

为了实现合理配置数据组的写操作数据选通信号延时值，本发明提供了一种应用示波器实现DDR3中数据选通信号同步的方法，该方法采用硬件的测试测量的方法来完成DDR3内存平台必须要完成的一个写操作数据选通信号延时配置过程，其根本原理是通过调试tDQSS的绝对值最小来保证写操作数据被内存芯片正确接收，本方法可以应用于所有使用确定频率、确定内存模组或内存芯片的平台上。

本发明方法首先是在内存频率、内存芯片已知的DDR3中，选取某个数据组的合适点进行测试，得到写操作数据选通信号延时值寄存器的最小单元值t₀，再根据t₀完成所有数据组的写操作数据选通信号延时值配置，包括如下步骤：

（1）设数据组的数据选通信号上升沿与时钟信号上升沿之间的相位差为tDQSS；取通道内一数据组0，测量数据组0在默认写操作数据选通信号延时值配置下的tDQSS₀；

（2）计算数据组0粗调所需要调整的值的大小，粗调值N_g=|tDQSS0|/t₀；根据N_g的值对数据组0的写操作数据选通信号延时值做粗调，即在默认Write DQS延时值基础上做一个粗略的调整，粗调是以tDQSS绝对值最小为原则，若需要将数据选通信号延时值减小，就将写操作数据选通信号延时寄存器值减小N_g；若需要将数据选通信号延时值增加，就将写操作数据选通信号延时寄存器值增加N_g。

（3）测量粗调后数据组0的tDQSS，记为tDQSS₀’；

（4）计算数据组0微调所需要调整的值的大小，微调值N_f=|tDQSS₀’|/t₀；根据N_f的值对数据组0的写操作数据选通信号延时值做微调，微调是以tDQSS绝对值最小为原则，若需要将数据选通信号延时值减小，就将写操作数据选通信号延时寄存器值减小N_f；若需要将数据选通信号延时值增加，就将写操作数据选通信号延时寄存器值增加N_f；由于在粗调Write DQS延时值之后，因为内存控制器内部的DLL单元通常有一定的精度误差，导致粗调之后Write DQS和Clock还是不能完全对齐，因此需再做微调；粗调和微调，调整时需要注意调整的方向：如果调整前DQS在Clock的左边，那么调整时应该在调整前Write DQS延时值基础上增加调整值；如果调整前DQS在Clock的右边，那么调整时应该在调整前Write DQS延时值基础上减少调整值；

（5）测量微调后数据组0的tDQSS，记为tDQSS₀’’；

（7）按照步骤（1）至步骤（6）的方法，完成通道内所有数据组的写操作数据选通信号延时值配置，得到所有数据组的写操作数据选通信号延时值的最终值；

（8）将各个数据组的写操作数据选通信号延时值的最终值写入相应寄存器，控制相应写操作时序。

本发明方法还提供了写操作数据选通信号延时值寄存器的最小单元值t₀的计算方法，即分别测量写操作数据选通信号延时寄存器值为N和M时的tDQSS，记为tDQSSN和tDQSSM，其中N和M两个值之间的差值应大于16（十进制），若差值越大，计算出来的最小单元值越准确。写操作数据选通信号延时值寄存器的最小单元值t₀=|tDQSSM‐tDQSSN|/|M‐N|。Write DQS寄存器的最小单元，是指明确Write DQS这个寄存器每调整一个最小单元，Write DQS相应会提前或者延后多少时间。

本发明方法中，在测量相位差tDQSS时还应注意，不管是用内存模组的方案还是板载内存芯片的方案，都应将测量点选择在离内存芯片引脚最近的地方；可以将测量点选择在电路板PCB背面、正对内存芯片的对应信号过孔上，如果该PCB背面正对内存芯片的位置上有其他内存芯片，可以将该内存芯片背面的内存芯片拆除之后再测量；如果在该PCB背面正对内存芯片的位置上没有相应过孔，应该将测试点选择在离所述内存芯片引脚最近的PCB表层走线上。测量相位差tDQSS的方法如下：

（1）校正示波器及探头，校正通道与通道之间的相位差；

（2）被测信号包括时钟正、时钟负、数据选通信号正、数据选通信号负；在PCB背面正对内存芯片的位置上，找到被测数据组涉及的数据选通信号及时钟信号的过孔，将过孔表层的绿油刮除到露出裸铜为止，将示波器的焊入式探头焊到刮开的过孔上；

（3）用示波器触发写操作，并测量出tDQSS。

本发明方法不需要使用JEDEC中定义的复杂的Write Leveling方式，不用定义相当数量的Write Leveling寄存器，也不需要大量相应代码配合完成控制器与内存芯片之间的相互交互，不管整个内存系统有多少个内存通道，所有通道的配置方法相同，且同一个内存通道内的各个数据组的配置方法也相同。本发明方法简单实用，容易操作，且实现成本较低。一方面是只需要通过示波器在内存芯片端精确测量tDQSS值，另一方面是只需要根据Write DQS延时寄存器最小单元值大小来计算需要调整的单元数量，并根据计算做成相应调整，最终实现合理配置每个数据组的Write DQS的延时值。如果使用内存模组或者内存芯片布局发生变化时，可以采用同样方法重新针对每个通道重新配置每个数据组的Write DQS延时值就可以了。

附图说明

图1是合理配置单个数据组的写操作数据选通信号延时值的过程框图。

图2是获知Write DQS延时寄存器最小单元值的方法示意图。

图3是使用高带宽示波器测量tDQSS的测量方法示意图。

图4是选择tDQSS测量点的示意图。

图5是内存时序中tDQSS定义示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细说明。

本发明方法中涉及的高带宽示波器指带宽4GHz以上的示波器，满足DDR3频率范围要求的示波器。本发明的实施例使用Agilent公司的DSA91304A，测量调试过程中需要保证示波器探头带宽4GHz以上。

图1示出了数据组0的详细配置过程，各个数据组都按照这个流程去完成配置。如图1所示，本发明方法实现DDR3中写操作数据选通信号（Write DQS）延时值的合理配置，实现的过程包括：

（1）校正高带宽示波器及探头，尤其要注意校正通道与通道之间的相位差（SKEW）；

（2）获知写操作数据选通信号（Write DQS）延时寄存器的最小单元值大小t₀；

（3）测量数据组0在默认写操作数据选通信号（Write DQS）延时配置下的tDQSS₀；

（4）计算数据组0粗调所需要调整的值大小，粗调值N_g=|tDQSS₀|/t₀；

（5）针对写操作数据选通信号（Write DQS）延时做粗调，以tDQSS绝对值为原则，如果需要将数据选通信号（DQS）延时减小，就将写操作数据选通信号（Write DQS）延时寄存器值减小N_g；如果需要将数据选通信号（DQS）延时增加，就将写操作数据选通信号（Write DQS）延时寄存器值增加N_g；

（6）测量粗调后数据组0的tDQSS，记为tDQSS₀’；

（7）计算数据组0微调所需要调整的值大小，微调值N_f=|tDQSS₀’|/t₀；

（8）针对写操作数据选通信号（Write DQS）延时做微调，以tDQSS绝对值为原则，如果需要将数据选通信号（DQS）延时减小，就将写操作数据选通信号（Write DQS）延时寄存器值减小N_f；如果需要将数据选通信号（DQS）延时增加，就将写操作数据选通信号（Write DQS）延时寄存器值增加N_f；粗调和微调，调整时需要注意调整的方向：如果调整前DQS在Clock的左边，那么调整时应该在调整前Write DQS延时值基础上增加调整值；如果调整前DQS在Clock的右边，那么调整时应该在调整前Write DQS延时值基础上减少调整值；

（9）测量微调后数据组0的tDQSS，记为tDQSS₀’’；

（11）按照步骤（3）到步骤（10）的方法完成通道内所有数据组的Write DQS延时配置，得到所有数据组（数据组0～数据组7）的Write DQS延时最终值；

（12）将各个数据组的Write DQS延时最终值写入相应寄存器，控制相应写操作时序。

如图2所示，获知写操作数据选通信号（Write DQS）延时寄存器的最小单元值，需要在某个数据组基础上进行测量，数据组的选择对最小单元值没有影响，计算结果是一样的。原理上，通过变大或者变小Write DQS延时寄存器之后，测量变化之前和变化之后的tDQSS值就能很快算出Write DQS延时寄存器的最小单元值，具体方法步骤如下：

（1）写操作数据选通信号（Write DQS）延时寄存器值设为N，测量此时的tDQSSN；

（2）写操作数据选通信号（Write DQS）延时寄存器值设为M，测量此时的tDQSSM；

（3）计算最小单元，t₀=|tDQSSM‐tDQSSN|/|M‐N|。

获知Write DQS延时寄存器最小单元值的过程中，需要注意N和M两个值之间的差值应大于16（十进制），因为差值越大，计算出来的最小单元值会越准确。

图3示出了使用高带宽示波器测量tDQSS的测量方法。如图3所示，测量tDQSS的方法步骤如下：

（1）先校正示波器及探头，尤其要注意校正通道与通道之间的相位差；

（2）在PCB背面正对内存芯片的位置上，找到被测数据组涉及的数据选通（DQS）信号及时钟信号（Clock）的过孔，将过孔表层的绿油刮除到露出裸铜为止，将示波器的焊入式探头焊到刮开的过孔上。

（3）用示波器触发写操作，并测量出tDQSS。

测量tDQSS，在选择测量点时，被测信号包括时钟正（CLK）、时钟负（CLKn）、数据选通信号正（DQS）、数据选通信号负（DQSn）。选择合适测量点位置，不管是用内存模组的方案还是板载内存芯片的方案，都将测量点选择在离内存芯片引脚最近的地方。本方法将测量点选择在电路板PCB背面、正对内存芯片的对应信号过孔上，如果该正对内存芯片的位置上有其他内存芯片，可以将内存芯片背面的内存芯片拆除之后再测量；如果在电路板PCB背面、正对内存芯片的位置上没有相应过孔，应该将测试点选择在离内存芯片引脚最近的PCB表层走线上。

图4是tDQSS测量点选择的示意图。如图4所示，小方框1标识的是DQS的测试点，小方框2标识的是Clock的测试点。因为内存芯片所在的PCB上，过孔在打孔时通常会就近打孔，这很利于测量tDQSS信号，因为反射相对小，也较易焊接。

图5示出了内存时序中tDQSS定义。如图5所示，tDQSS在固态技术协会（JEDEC）中的定义为DQS,DQS#rising edge to CK,CK#risingedge，即内存写操作中内存控制器（Controller）发出的数据选通信号与时钟信号之间的相位差值。DDR3中要保证每个内存芯片都能正常稳定接收到内存控制器发过来的数据，必须要保证tDQSS的绝对值小于0.25Tck,Tck为时钟周期。理想情况下就是让每个内存芯片接收到的控制器发出来的数据选通信号与控制器发出来的时钟信号完全对齐，即tDQSS绝对值越小越好。图中示出的是数据选通信号在时钟信号之后到达内存芯片的状况，还有一种状况是数据选通信号在时钟信号之前到达内存芯片。本发明方法中，应用的根本原理就是通过调试tDQSS的绝对值最小来保证写操作数据被内存芯片正确接收。

Claims

1.一种应用示波器实现DDR3中数据选通信号同步的方法，其特征在于，在内存频率、内存芯片已知的DDR3中，选取某个数据组的点进行测试，得到写操作数据选通信号延时值寄存器的最小单元值，记为t₀；根据这个最小单元值t₀，完成所有数据组的写操作数据选通信号延时值配置，包括如下步骤：

（2）计算数据组0粗调所需要调整的值的大小，粗调值N_g=|tDQSS₀|/t₀；根据N_g的值对数据组0的写操作数据选通信号延时值做粗调；

（3）测量粗调后数据组0的tDQSS，记为tDQSS₀’；

（4）计算数据组0微调所需要调整的值的大小，微调值N_f=|tDQSS₀’|/t₀；根据N_f的值对数据组0的写操作数据选通信号延时值做微调；

（5）测量微调后数据组0的tDQSS，记为tDQSS₀’’；

2.根据权利要求1所述的应用示波器实现DDR3中数据选通信号同步的方法，其特征是所述写操作数据选通信号延时值寄存器的最小单元值t₀的计算方法是：分别测量写操作数据选通信号延时寄存器值为N和M时的tDQSS，记为tDQSSN和tDQSSM，则写操作数据选通信号延时值寄存器的最小单元值t₀=|tDQSSM‐tDQSSN|/|M‐N|。

3.根据权利要求2所述的方法，其中N和M两个值之间的差值应大于十进制数字16。

4.根据权利要求1所述的应用示波器实现DDR3中数据选通信号同步的方法，其特征是，在测量所述相位差tDQSS时，应该将测量点选择在离内存芯片引脚最近的地方。

5.根据权利要求4所述的方法，其中所述测量点应选择在电路板PCB背面、正对内存芯片的对应信号过孔上，若该PCB背面正对内存芯片的位置上没有相应过孔，应将测量点选择在离所述内存芯片引脚最近的电路板PCB表层走线上。

6.根据权利要求1到5中任意一项所述的方法，其特征是，所述tDQSS的测量步骤如下：

（1）校正示波器及探头，校正通道与通道之间的相位差；

（3）用示波器触发写操作，并测量出tDQSS。

7.根据权利要求1所述的应用示波器实现DDR3中数据选通信号同步的方法，其特征是，所述对数据组0的写操作数据选通信号延时值做粗调，是以tDQSS绝对值最小为原则，若需要将数据选通信号延时值减小，就将写操作数据选通信号延时寄存器值减小N_g；若需要将数据选通信号延时值增加，就将写操作数据选通信号延时寄存器值增加N_g。

8.根据权利要求1所述的应用示波器实现DDR3中数据选通信号同步的方法，其特征是，所述对数据组0的写操作数据选通信号延时值做微调，是以tDQSS绝对值最小为原则，若需要将数据选通信号延时值减小，就将写操作数据选通信号延时寄存器值减小N_f；若需要将数据选通信号延时值增加，就将写操作数据选通信号延时寄存器值增加N_f。

9.根据权利要求1所述的应用示波器实现DDR3中数据选通信号同步的方法，其特征是，所述粗调和微调，调整时需要注意调整的方向：若调整前数据选通信号在时钟信号的左边，调整时应该在调整前的写操作数据选通信号延时值基础上增加调整值；若调整前数据选通信号在时钟信号的右边，调整时应该在调整前的写操作数据选通信号延时值基础上减少调整值。