TWI621009B - 電源控制裝置 - Google Patents

電源控制裝置 Download PDF

Info

Publication number
TWI621009B
TWI621009B TW102109633A TW102109633A TWI621009B TW I621009 B TWI621009 B TW I621009B TW 102109633 A TW102109633 A TW 102109633A TW 102109633 A TW102109633 A TW 102109633A TW I621009 B TWI621009 B TW I621009B
Authority
TW
Taiwan
Prior art keywords
data processing
processing device
circuit
switch
memory unit
Prior art date
Application number
TW102109633A
Other languages
English (en)
Other versions
TW201346525A (zh
Inventor
高橋圭
廣木正明
佐藤岳尙
山本朗央
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201346525A publication Critical patent/TW201346525A/zh
Application granted granted Critical
Publication of TWI621009B publication Critical patent/TWI621009B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F5/00—Systems for regulating electric variables by detecting deviations in the electric input to the system and thereby controlling a device within the system to obtain a regulated output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

本發明的目的是在具有資料處理裝置的電源控制裝置的結構中在不影響其方便性的情況下實現待機功耗的降低。在藉由主開關對外部裝置進行供給電源的電源控制裝置的結構中，除了在其中設置資料處理裝置進行主開關的控制的結構以外，該電源控制裝置還採用設置對資料處理裝置供給電源的亞開關並在該資料處理裝置中設置揮發性記憶體單元及非揮發性記憶體單元的結構。進一步地，在將資料儲存於資料處理裝置的非揮發性記憶體單元中的期間使亞開關截止而控制間歇停止向資料處理裝置供給電源。

Description

電源控制裝置
本發明涉及係一種具有資料處理功能的電源控制裝置。明確而言，涉及一種具備即使停止供給電源也能夠保持資料的資料處理裝置的電源控制裝置。
注意，在本說明書中，電源控制裝置是指能夠控制向電子裝置等外部裝置供給電源的裝置。例如，電源控制裝置包括：多位插座(也稱為電源插座)；電源適配器；商用電源的固定式插座；為了向外部裝置內的電源電路供給電源設置在外部裝置內部的裝置。
近年來，對全球暖化和能源問題的關心得到提高，對低耗電量化技術的需求增高。關於在日常生活中使用的電子裝置，積極開發具有方便性且實現低耗電量化的商品。
在使電子裝置工作的期間中電子裝置的低耗電量化很重要，在不使電子裝置工作的期間中也電子裝置的低耗電量化很重要。就是說，減少待機時的功耗(以下，稱為待機功率)是很重要的。
對於減少待機功耗的問題，在專利文獻1中著眼於電源控制裝置的多位插座公開了在該多位插座中設置資料處理裝置的CPU(Central Processing Unit)的結構。該專利文獻1公開了如下結構：利用設置在多位插座的CPU，根據電子裝置的使用情況控制供給電源。
[專利文獻1]日本專利申請公開2006-172723號公報
當採用將資料處理裝置的CPU設置在電源控制裝置的多位插座中的專利文獻1的結構時，雖然可以減少電子裝置的待機功率，但是不能減少設置在電源控制裝置的資料處理裝置中的CPU的待機功率。
於是，本發明的一實施例的目的之一是在具有資料處理裝置的電源控制裝置的結構中在不影響其方便性的情況下實現待機功耗的降低。
為了達成上述目的，本發明的一實施例採用藉由主開關(第一開關)對外部裝置供給電源的電源控制裝置的結構，該電源控制裝置採用除了在其中設置資料處理裝置進行主開關的控制的結構以外，還採用設置對資料處理裝置供給電源的亞開關(第二開關)並在該資料處理裝置中設置揮發性記憶體單元及非揮發性記憶體單元的結構。進一步地，在本發明的一實施例中，在將資料儲存於資料處理裝置的非揮發性記憶體單元中的期間使亞開關截止而控制間歇停止向資料處理裝置供給電源。
本發明的一實施例是一種電源控制裝置，該電源控制裝置包括具有揮發性記憶體單元和非揮發性記憶體單元的資料處理裝置、對應於資料處理裝置的控制向外部裝置供給電源的第一開關、對應於資料處理裝置的控制向資料處理裝置供給電源的第二開關，其中，該資料處理裝置不但根據外部裝置的使用情況控制第一開關，而且在將資料儲存於揮發性記憶體單元的期間使第二開關導通，在將資料儲存於非揮發性記憶體單元的期間使第二開關截止。
本發明的一實施例是一種電源控制裝置，該電源控制裝置包括：具有揮發性記憶體單元、非揮發性記憶體單元以及計時器電路的資料處理裝置；對應於資料處理裝置的控制向外部裝置供給電源的第一開關；對應於資料處理裝置的控制向資料處理裝置供給電源的第二開關，其中，該資料處理裝置不但根據外部裝置的使用情況控制第一開關，而且在將資料儲存於揮發性記憶體單元的期間使第二開關導通，在將資料儲存於非揮發性記憶體單元的期間使第二開關截止，對應於來自計時器電路的信號使第二開關導通。
本發明的一實施例是一種電源控制裝置，該電源控制裝置包括：具有揮發性記憶體單元、非揮發性記憶體單元以及計時器電路的資料處理裝置；檢測來自外部裝置的信號的信號檢測電路；人體移動感應器電路；用來儲存外部裝置的資訊的非揮發性記憶體；對應於資料處理裝置的控制向外部裝置供給電源的第一開關；對應於資料處理裝置 的控制向資料處理裝置供給電源的第二開關，其中，該非揮發性記憶體儲存信號檢測電路中檢測的來自外部裝置的信號，並且，該資料處理裝置不但根據外部裝置的使用情況控制第一開關，而且在將資料儲存於揮發性記憶體單元的期間使第二開關導通，在將資料儲存於非揮發性記憶體單元的期間使第二開關截止，對應於來自信號檢測電路或人體移動感應器電路的信號或者來自計時器電路的信號使第二開關導通。
在本發明的一實施例中，在第二開關與資料處理裝置之間設置有整流電路、AC/DC轉換器以及DC/DC轉換器的電源控制裝置是較佳的。
本發明的一實施例是一種電源控制裝置，其中資料處理裝置不但在將資料儲存於非揮發性記憶體單元的期間使第二開關截止，而且控制停止AC/DC轉換器以及DC/DC轉換器的工作，該電源控制裝置是較佳的。
本發明的一實施例是一種電源控制裝置，其中DC/DC轉換器和資料處理裝置之間的佈線與電容器電連接，資料處理裝置包括檢測使電容器連接的佈線的電位的電壓監視電路，並且電壓監視電路根據檢測出的電位使第二開關導通，該電源控制裝置是較佳的。
本發明的一實施例是一種電源控制裝置，其中非揮發性記憶體單元包括使用包括氧化物半導體層的電晶體來保持電荷以保持資料的電路，該電源控制裝置是較佳的。
藉由本發明的一實施例的電源控制裝置包括對資料處 理裝置供給電源的亞開關以及控制亞開關的資料處理裝置，可以間歇停止向資料處理裝置供給電源並實現低耗電量化。另外，在本發明的一實施例的電源控制裝置中，控制亞開關的資料處理裝置包括揮發性記憶體單元及非揮發性記憶體單元，所以當使亞開關截止時可以將資料從揮發性記憶體單元保存於非揮發性記憶體單元，由此在不使資料處理裝置的性能降低的情況下可以停止向資料處理裝置供給電源。
本發明的一實施例的電源控制裝置包括檢測來自外部裝置的信號的信號檢測電路以及人體移動感應器電路，當需要向外部裝置供給電源時，可以使主開關以及亞開關導通。所以根據需要資料處理裝置可以向外部裝置供給電源以及向資料處理裝置供給電源，藉由減少外部裝置的待機功耗以及間歇停止資料處理裝置中供給電源，可以實現低耗電量化。
D_n‧‧‧資料
D_1‧‧‧資料
Q_n‧‧‧資料
Q_1‧‧‧資料
T0‧‧‧期間
T1‧‧‧期間
T2‧‧‧期間
T3‧‧‧期間
W1‧‧‧通道寬度
INV‧‧‧反相器
100‧‧‧電源控制裝置
101‧‧‧主開關
102‧‧‧亞開關
103‧‧‧資料處理裝置
104‧‧‧整流電路
105‧‧‧AC/DC轉換器
106‧‧‧DC/DC轉換器
107‧‧‧電容器
108‧‧‧非揮發性記憶體
109‧‧‧揮發性記憶體單元
110‧‧‧非揮發性記憶體單元
200‧‧‧電源控制裝置
201‧‧‧主開關
202‧‧‧亞開關
203‧‧‧資料處理裝置
204‧‧‧整流電路
205‧‧‧AC/DC轉換器
206‧‧‧DC/DC轉換器
207‧‧‧電容器
208‧‧‧非揮發性記憶體
209‧‧‧揮發性記憶體單元
210‧‧‧非揮發性記憶體單元
211‧‧‧計時器電路
212‧‧‧電流檢測電路
213‧‧‧信號檢測電路
214‧‧‧人體移動感應器電路
215‧‧‧顯示部
216‧‧‧外部裝置
400‧‧‧資料處理部
401‧‧‧地址管理部
402‧‧‧程式記憶體
403‧‧‧指令暫存器
404‧‧‧指令解碼器
405‧‧‧控制部
406‧‧‧暫存器群
407‧‧‧運算邏輯單元(ALU)
408‧‧‧運算暫存器
410‧‧‧看門狗電路
411‧‧‧計算電路
412‧‧‧控制電路
413‧‧‧電壓監視電路
414‧‧‧功率電晶體
500‧‧‧暫存器
501‧‧‧單位記憶體單元
502‧‧‧揮發性記憶體單元
503‧‧‧非揮發性記憶體單元
511‧‧‧控制電路
512‧‧‧非揮發性記憶元件
513‧‧‧控制電路
601‧‧‧控制電路
602‧‧‧可變電阻記憶元件
603‧‧‧控制電路
611‧‧‧OS電晶體
612‧‧‧p通道型電晶體
613‧‧‧n通道型電晶體
614‧‧‧n通道型電晶體
615‧‧‧反相器
621‧‧‧控制電路
622‧‧‧非揮發性記憶元件
623‧‧‧控制電路
在圖式中：圖1是示出電源控制裝置的結構的方塊圖；圖2是示出電源控制裝置的結構的方塊圖；圖3是示出資料處理裝置的結構的方塊圖；圖4A和4B是示出資料處理裝置所具有的揮發性記憶體單元以及非揮發性記憶體單元的結構的方塊圖；圖5是說明揮發性記憶體單元以及非揮發性記憶體單 元的工作的時序圖；圖6A和6B是說明非揮發性記憶體單元的結構實例的電路圖；圖7是說明電源控制裝置的工作的流程圖；圖8是說明電源控制裝置的工作的流程圖；圖9是說明電源控制裝置的工作的流程圖；圖10是說明關態電流的阿累尼烏斯曲線的圖。
下面，關於本發明的實施例參照圖式給予說明。但是，所屬發明所屬之技術領域的普通技術人員可以很容易地理解一個事實，就是本發明可以以多個不同形式來實施，其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施例所記載的內容中。另外，在以下說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分。
另外，在圖式中，為便於清楚地說明有時對大小、層的厚度和/或區域進行誇張的描述。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，而不侷限於圖式所示的形狀或數值等。例如，可以包括因雜波或定時偏差等所引起的信號、電壓或電流的不均勻等。
此外，在本說明書等中，電晶體是指至少包括閘極、 汲極以及源極的三個端子的元件。在汲極(汲極端子、汲極區或汲極電極)與源極(源極端子、源極區或源極電極)之間具有通道區，並能夠藉由汲極、通道區以及源極使電流流過。
在此，因為源極和汲極根據電晶體的結構或工作條件等而更換，因此很難限定哪個是源極哪個是汲極。因此，有時將用作源極的部分或用作汲極的部分不稱為源極或汲極，而將源極和汲極中的一方稱為第一電極並將源極和汲極中的另一方稱為第二電極。
注意，本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免結構要素的混同而附上的，而不是為了在數目方面上進行限定而附上的。
注意，在本說明書中，“使A與B連接”的描述除了使A與B直接連接的情況以外，還包括使A與B電連接的情況。在此，“使A與B電連接”的描述是指當在A與B之間存在具有某種電作用的目標物時，能夠進行A和B的電信號的授受。
注意，在本說明書中，為了方便起見，使用“上”“下”等的表示配置的詞句以參照圖式簡單說明結構的位置關係。另外，結構的位置關係根據描述各結構的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，根據情況可以適當地換詞句。
另外，圖式中的方塊圖的各電路方塊的配置是為了說明而特定位置關係的，雖然其示出為使用不同的電路方塊 使不同的功能實現，但是有時在實際上的電路或區域中，將其設置為有可能在相同的電路或相同的區域中使不同的功能實現。此外，圖式中的方塊圖的各電路方塊的功能是為了說明而特定功能的，雖然其示出為一個電路方塊，但是有時在實際上的電路或區域中，將藉由一個電路方塊進行的處理設定為藉由多個電路方塊進行。
實施例1
圖1示出電源控制裝置的結構的方塊圖的一個例子。圖1所示的電源控制裝置100藉由將從端子AC_IN及端子AC_INB輸入的交流信號從端子AC_OUT及端子AC_OUTB輸出，向外部裝置供給電源。
電源控制裝置100包括主開關101(也稱為第一開關)、亞開關102(也稱為第二開關)以及資料處理裝置103。除了上述以外，電源控制裝置100還包括整流電路104、AC/DC轉換器105、DC/DC轉換器106、電容器107以及非揮發性記憶體108。資料處理裝置103包括揮發性記憶體單元109以及非揮發性記憶體單元110。
藉由使主開關101導通，將從端子AC_IN及端子AC_INB輸入的交流信號從端子AC_OUT及端子AC_OUTB輸出到外部裝置。另外，藉由使主開關101截止，停止將從端子AC_IN及端子AC_INB輸入的交流信號從端子AC_OUT及端子AC_OUTB輸出到外部裝置。藉由受到資料處理裝置103的控制，主開關101根據外部裝 置的使用情況可以切換導通或截止。藉由使主開關101截止，可以減少外部裝置的待機功耗。
藉由使亞開關102導通，將從端子AC_IN及端子AC_INB輸入的交流信號輸出到整流電路104。另外，藉由使亞開關102截止，停止將從端子AC_IN及端子AC_INB輸入的交流信號輸出到整流電路104。藉由受到資料處理裝置103的控制，可以亞開關102切換導通或截止。
另外，作為本說明書所說明的主開關以及亞開關，可以使用如中繼電路那樣可以機械工作的開關以及如閘流體或功率電晶體那樣電可動的開關。
整流電路104是使輸入的交流信號整流的電路。
AC/DC轉換器105是使整流電路104中整流的包括紋波的電流平滑化而成為直流電流並調整功率因數的電路。
DC/DC轉換器106是將AC/DC轉換器105中轉換了的直流電流成為資料處理裝置103能夠工作的電壓的直流電流的電路。
為了保持藉由DC/DC轉換器106所得到且資料處理裝置103能夠工作的電壓，設置電容器107。
非揮發性記憶體108是儲存資料處理裝置103中處理的資料或程式的電路。另外，作為非揮發性記憶體108所具有的記憶元件，除了快閃記憶體以外，還使用鐵電隨機存取記憶體(FeRAM)、磁阻隨機存取記憶體(MRAM)、相變化記憶體(PRAM)、利用巨電致電阻 效應(colossal electro-resistance)的阻變式記憶體(ReRAM)，即可。或者，只要是即使停止供給電源都能夠保持資料的記憶元件，也可以是其他的。
資料處理裝置103所包括的揮發性記憶體單元109是一種儲存電路，該儲存電路當供給電源時在資料處理裝置103中進行運算，並且儲存該運算的結果或者用於運算的資料或程式。該儲存電路相當於具有儲存資料處理裝置103中的暫時的資料的功能的暫存器。作為一個例子，揮發性記憶體單元109可以由正反器構成。以揮發性記憶體單元109的儲存資料的速度比非揮發性記憶體單元110快的方式構成揮發性記憶體單元109。藉由高速進行揮發性記憶體單元109中的資料的儲存，可以提高資料處理裝置103的性能。
資料處理裝置103所包括的非揮發性記憶體單元110是一種電路，該電路儲存當不進行電源的供給時在資料處理裝置103中儲存的運算的結果或者用於運算的資料或程式。作為一個例子，非揮發性記憶體單元110可以由具有非揮發性的記憶元件構成。
資料處理裝置103控制主開關101的導通或截止、亞開關102的導通或截止以及進行使電源控制裝置100中設置的裝置工作時需要的運算處理。
例如，按每個規定的期間，資料處理裝置103將進行運算處理中的資料從揮發性記憶體單元109保存於非揮發性記憶體單元110而使亞開關102截止。另外，資料處理 裝置103使亞開關102導通，將保存於非揮發性記憶體單元110的資料返回到揮發性記憶體單元109而再次進行運算處理。
另外，作為資料處理裝置103也可以採用如下結構：在電源控制裝置100中設置感測器以及信號檢測電路，根據來自外部裝置的信號以及來自感測器的信號進行運算處理，根據需要控制主開關101的導通或截止。
藉由採用本實施例所示的上述的結構，可以在將資料儲存於非揮發性記憶體單元的期間使亞開關截止，其之間將進行運算處理中的資料保存於非揮發性記憶體單元。並且，當再次進行運算處理時，藉由使亞開關導通並將保存的資料返回，可以重新開始中斷的運算處理。由此，可以採用如下結構：在不降低資料處理裝置的性能的情況下控制間歇停止向資料處理裝置供給電源。並且，根據本發明的一實施例，可以間歇停止向資料處理裝置供給電源，所以可以實現低耗電量化。
實施例2
在本實施例中，關於實施例1所說明的電源控制裝置，示出具有如下具體的功能的結構並詳細地描述其工作，該具體的功能是監視外部裝置中的耗電量，並且將停止資料處理裝置的期間中節電的電量顯示在顯示部上。
<電源控制裝置的結構>
圖2示出對圖1所示的電源控制裝置100追加多種結構的電源控制裝置200的結構的方塊圖的一個例子。圖2所示的電源控制裝置200藉由將從端子AC_IN及端子AC_INB輸入的交流信號從端子AC_OUT及端子AC_OUTB輸出，向外部裝置供給電源。
電源控制裝置200包括主開關201、亞開關202以及資料處理裝置203。除了上述以外，電源控制裝置200還包括整流電路204、AC/DC轉換器205、DC/DC轉換器206、電容器207、非揮發性記憶體208、電流檢測電路212、信號檢測電路213、人體移動感應器電路214以及顯示部215。資料處理裝置203包括揮發性記憶體單元209、非揮發性記憶體單元210以及計時器電路211。另外，圖2示出電源控制裝置200向設置在電源控制裝置200的外部的外部裝置216供給電源的結構。
藉由使主開關201導通，將從端子AC_IN及端子AC_INB輸入的交流信號從端子AC_OUT及端子AC_OUTB輸出到外部裝置。另外，藉由使主開關201截止，停止將從端子AC_IN及端子AC_INB輸入的交流信號從端子AC_OUT及端子AC_OUTB輸出到外部裝置。藉由受到資料處理裝置203的控制，可以主開關201根據外部裝置的使用情況切換導通或截止。
藉由使亞開關202導通，將從端子AC_IN及端子AC_INB輸入的交流信號輸出到整流電路204。另外，藉由使亞開關202截止，停止將從端子AC_IN及端子 AC_INB輸入的交流信號輸出到整流電路204。藉由受到資料處理裝置203的控制，可以亞開關202切換導通或截止。
整流電路204是使輸入的交流信號整流的電路。
AC/DC轉換器205是使整流電路204中整流的包括紋波的電流平滑化而成為直流電流並調整功率因數的電路。
DC/DC轉換器206是將AC/DC轉換器205中轉換了的直流電流成為資料處理裝置203能夠工作的電壓的直流電流的電路。
為了保持藉由DC/DC轉換器206所得到且資料處理裝置203能夠工作的電壓，設置電容器207。另外，在圖2中，將與電容器207中的一方的電極連接的佈線的電位圖示為高電源電位VDD，將與另一方的電極連接的佈線的電位圖示為接地電位GND。
非揮發性記憶體208是儲存資料處理裝置203中處理的資料或程式的電路。另外，作為非揮發性記憶體208所具有的記憶元件，除了快閃記憶體以外，還使用FeRAM、MRAM、PRAM、ReRAM，即可。或者，只要是即使停止供給電源都能夠保持資料的記憶元件，也可以是其他的。
對應於資料處理裝置203的指令，電流檢測電路212是檢測外部裝置216中消耗的電流值的電路。外部裝置216中消耗的檢測的電流值被輸入到資料處理裝置203，藉由進行運算處理使其轉換為電力值而儲存在非揮發性記 憶體208。另外，本實施例所示的電流檢測電路212是用來得到以在電源控制裝置中進行運算為目的的資料的檢測電路的一個例子，可以將其置換為用來得到別的物理量的電路。
信號檢測電路213是一種電路，該電路是接收來自外部裝置216的信號並將接收的信號輸出到資料處理裝置203或者將該信號儲存於非揮發性記憶體208。例如，當從外部裝置216接收的信號是該外部裝置216的ID資訊時，將與ID資訊有關的資料儲存於非揮發性記憶體208。或者，當接收要求顯示檢測外部裝置216中的耗電量的信號時，將該信號輸出到資料處理裝置203並在資料處理裝置203中進行電量的運算。另外，從外部裝置216到信號檢測電路213的信號較佳為利用電磁波或紅外線的無線收發方式。
人體移動感應器電路214是檢測出周圍的人的移動或電源控制裝置的周圍的動作並作為電信號輸出的電路。明確而言，設置振動感測器、溫度感測器或攝影機等，當檢測出周圍的人的移動或電源控制裝置的周圍中的移動動作時將電信號輸出到資料處理裝置203。
顯示部215顯示藉由進行資料處理裝置203的運算處理來得到的外部裝置216中的耗電量。作為顯示部215，可以利用液晶顯示裝置、EL顯示裝置以及LED的點亮來進行顯示。另外，本實施例所示的顯示部215是用來將藉由進行資料處理裝置203的運算處理來得到的資料輸出的 裝置的一個例子，可以將其置換為使用藉由進行運算處理來得到的資料的裝置。
資料處理裝置203所包括的揮發性記憶體單元209是一種儲存電路，該儲存電路當供給電源時在資料處理裝置203中進行運算，並且儲存該運算的結果或者用於運算的資料或程式。該儲存電路相當於具有儲存資料處理裝置203中的暫時的資料的功能的暫存器。作為一個例子，揮發性記憶體單元209可以由正反器構成。與非揮發性記憶體單元210的儲存的速度相比，揮發性記憶體單元209中的儲存的結構較佳為其儲存的速度快。藉由高速進行揮發性記憶體單元209中的資料的儲存，可以提高資料處理裝置203的性能。
資料處理裝置203所包括的非揮發性記憶體單元210是一種電路，該電路儲存當不進行電源的供給時在資料處理裝置203中儲存的運算的結果或者用於運算的資料或程式。作為一個例子，非揮發性記憶體單元210可以由具有非揮發性的記憶元件構成。
資料處理裝置203所包括的計時器電路211是一種電路，該電路生成利用資料處理裝置203而使亞開關202導通的信號。計時器電路211可以使用看門狗電路構成。
另外，分別進行向計時器電路211的電源的供給與向上述的揮發性記憶體單元209以及非揮發性記憶體單元210的電源的供給。就是說，即使停止向揮發性記憶體單元209以及非揮發性記憶體單元210供給電源，也可以計 時器電路211工作。關於計時器電路211，以因電容器207保持的高電源電位VDD以及接地電位GND為電源電壓可以工作。因此，按每個規定的期間，資料處理裝置203可以分別進行運算處理與亞開關202的導通或截止的控制。
<資料處理裝置的結構>
接著，關於資料處理裝置203參照方塊圖進行說明。
圖3示出資料處理裝置203的方塊圖的一個例子。在圖3所示的方塊圖中，資料處理裝置203大致分為資料處理部400、看門狗電路410、電壓監視電路413以及功率電晶體414。資料處理部400包括位址管理部401、程式記憶體402、指令暫存器403、指令解碼器404、控制部405、暫存器群406、相當於運算器的運算邏輯單元407(ALU；Arithmetic logic unit)以及運算暫存器408。另外，看門狗電路410包括計算電路411以及控制電路412。
另外，圖2所示的揮發性記憶體單元209以及非揮發性記憶體單元210雖然對應於用於資料處理部400所包括的指令暫存器403、暫存器群406和運算暫存器408中的各暫存器的電路，但是在此省略圖示出其對應關係。
藉由受到控制部405的控制，資料處理部400所包括的位址管理部401指定用來從程式記憶體402讀出指令的位址，將指令提取到指令暫存器403。另外，位址管理部 401管理暫存器群406中的位址。
資料處理部400所包括的程式記憶體402儲存有多個提取到指令暫存器403的指令。指令因位址被指定而藉由資料匯流排提取到指令存器。
資料處理部400所包括的指令暫存器403接收從程式記憶體402提取的指令，輸出到指令解碼器404。
資料處理部400所包括的指令解碼器404解碼從指令暫存器403接收的指令，使控制部405進行處理。
資料處理部400所包括的控制部405根據被解碼的指令控制將儲存於暫存器群406或運算暫存器408中的資料讀出到ALU407，使ALU407進行根據指令的運算處理。另外，在圖2所示的方塊圖中，作為進行運算處理的資料的一個例子，可以舉出根據電流檢測電路212中檢測出的電流值的信號、儲存於非揮發性記憶體208中的外部裝置216的ID資訊以及用來在顯示部215上進行顯示的顯示用程式等。
資料處理部400所包括的暫存器群406暫時儲存用於指令的資料以及運算結果。
資料處理部400所包括的ALU407對從暫存器群406或運算暫存器408輸入的資料進行運算處理，再次將其儲存於暫存器群406或運算暫存器408。
資料處理部400所包括的運算暫存器408從暫存器群406或程式記憶體402提取資料，輸出到ALU407。
上述說明的資料處理部400的工作大致劃分成提取、 解碼、執行以及寫回。明確而言，藉由提取處理，指定程式記憶體402的位址，將指令提取到指令暫存器403。另外，藉由解碼處理，將提取到指令暫存器403的指令利用指令解碼器404翻譯。控制部405根據翻譯了的指令，控制將指令儲存到暫存器群406的資料以及ALU407來進行運算處理。藉由寫回處理，在將ALU407中運算出的結果寫入到暫存器群406之後，將被寫入的資料再次回到運算暫存器408。
另外，當資料處理部400進行運算處理時，寫入資料的指令暫存器403、暫存器群406以及運算暫存器408中的各暫存器構成為在該暫存器的揮發性記憶體單元中暫時儲存資料。此外，當停止向資料處理部400供給電源時，指令暫存器403、暫存器群406以及運算暫存器408中的各暫存器構成為將該暫存器中的揮發性記憶體單元的資料保存於非揮發性記憶體單元來儲存該資料。
根據來自晶體振盪器的基準時脈信號，看門狗電路410所包括的計算電路411是按每個規定的期間將信號輸出到控制電路412的電路。
對應於從信號檢測電路213或人體移動感應器電路214接收的信號、來自計算電路411的信號或者來自電壓監視電路413的信號，看門狗電路410所包括的控制電路412控制功率電晶體414的導通狀態、控制主開關201以及亞開關202的導通或截止以及控制輸出或不輸出將資料處理部400所包括的各暫存器中的揮發性記憶體單元的資 料保存於非揮發性記憶體單元的信號。
電壓監視電路413是一種電路，該電路監視高電源電位VDD被供給的佈線的電位以該電位不低於資料處理裝置203的驅動電壓的方式控制。明確而言，利用比較器對比驅動電壓稍高的參考電壓和高電源電位VDD進行比較，當高電源電位VDD低於參考電壓時，將信號輸出到控制電路412。
功率電晶體414是一種電晶體，該電晶體對應於來自控制電路412的信號切換導通狀態和非導通狀態，控制是否停止向資料處理部400供給電源。另外，圖3示出將功率電晶體414設置在接地電位GND一側的結構，也可以是設置在高電源電位VDD一側的結構。
另外，分別進行向看門狗電路410以及電壓監視電路413的電源的供給與向資料處理部400的電源的供給。就是說，藉由使功率電晶體414處於非導通狀態，看門狗電路410以及電壓監視電路413即使停止向資料處理部400供給電源也可以工作。關於看門狗電路410以及電壓監視電路413，以因電容器207而保持的高電源電位VDD以及接地電位GND為電源電壓可以工作。因此，根據看門狗電路410中設定的期間或者電壓監視電路413的電位的變化，分別進行資料處理部400中的運算處理和亞開關202的導通或截止的控制。
藉由上述說明的資料處理裝置203包括始終監視高電源電位VDD被供給的佈線的電位的電壓監視電路413， 在發生高電源電位VDD的電位下降引起的工作故障之前可以使亞開關導通。另外，藉由資料處理裝置203包括按每個規定的期間能夠輸出信號的看門狗電路410，在發生高電源電位VDD的電位下降引起的工作故障之前可以使亞開關導通。另外，藉由對應於從信號檢測電路213或人體移動感應器電路214接收的信號、從計時器電路211接收的信號或者從電壓監視電路413接收的信號，資料處理裝置203控制功率電晶體414的導通狀態，所以可以根據使用的情況使亞開關導通。
<揮發性記憶體單元以及非揮發性記憶體單元的結構>
接著，說明可以用於資料處理部400所包括的指令暫存器403、暫存器群406以及運算暫存器408中的各暫存器的揮發性記憶體單元以及非揮發性記憶體單元的結構。圖4A和4B示出包括揮發性記憶體單元以及非揮發性記憶體單元的暫存器的方塊圖的一個例子。
以揮發性記憶體單元和非揮發性記憶體單元為一組構成暫存器500。利用以該揮發性記憶體單元和非揮發性記憶體單元為一組的單位記憶體單元，可以儲存一位元或多位元的資料。在圖4A中說明保持n位元(n為自然數)的資料的暫存器，接著在圖4B中說明保持一位元的資料的單位記憶體單元的結構。
圖4A示出包括揮發性記憶體單元以及非揮發性記憶體單元的暫存器的方塊圖的一個例子。圖4A所示的暫存 器500具有n個單位記憶體單元501。
單位記憶體單元501包括揮發性記憶體單元502以及非揮發性記憶體單元503。
作為一個例子，揮發性記憶體單元502可以由正反器構成。在圖4A中，作為正反器示出D-正反器。在揮發性記憶體單元502中，藉由從高電源電位VDD以及接地電位GND供給電源，時脈信號CLK以及資料D_1至D_n被輸入。另外，根據揮發性記憶體單元502的電路結構，也可以採用輸入用來控制的信號的結構。在揮發性記憶體單元502中，與時脈信號同步地進行輸入到揮發性記憶體單元502的端子D的資料D_1至D_n的保持以及來自輸出端子Q的資料Q_1至Q_n的輸出。
在非揮發性記憶體單元503中，藉由從高電源電位VDD以及低電源電位VSS供給電源，儲存於寫入控制信號EN_W、讀出控制信號EN_R以及揮發性記憶體單元502中的資料被輸入。另外，根據不揮發性記憶體單元503的電路結構，也可以採用輸入用來控制的信號的結構。在非揮發性記憶體單元503中，藉由受到寫入控制信號EN_W以及讀出控制信號EN_R的控制，進行資料的寫入以及讀出。
作為非揮發性記憶體單元503所包括的非揮發性記憶元件，除了快閃記憶體以外，還可以使用FeRAM、MRAM、PRAM、ReRAM。
另外，尤其是，作為用於非揮發性記憶體單元503的 非揮發性記憶元件，較佳地使用包括氧化物半導體層的電晶體來保持電荷的電路構成的非揮發性記憶元件。藉由使用氧化物半導體層所包括的電晶體來形成非揮發性記憶體單元503，可以與電晶體的製程同樣地製造非揮發性記憶體單元503，並且可以實現儲存電路的製造的低成本化。
寫入控制信號EN_W以及讀出控制信號EN_R是控制對非揮發性記憶體單元503中的非揮發性記憶元件的資料的寫入以及資料的讀出。明確而言，藉由寫入控制信號EN_W以及讀出控制信號EN_R切換非揮發性記憶體單元503所包括的各開關的導通或截止或者電晶體的導通或截止並切換對非揮發性記憶元件施加的電信號，進行資料的寫入或讀出。
另外，基於從看門狗電路410的控制電路412輸出的信號，生成寫入控制信號EN_W以及讀出控制信號EN_R。所以，根據亞開關202的導通或截止的控制，可以控制從揮發性記憶體單元502向非揮發性記憶體單元503的資料的保存以及從非揮發性記憶體單元503向揮發性記憶體單元502的資料的返回。
接著，圖4B示出圖4A所示的單位記憶體單元501所包括的揮發性記憶體單元502以及非揮發性記憶體單元503的具體的電路結構。
作為揮發性記憶體單元502的具體的電路結構，圖4B示出組合反相器和時脈反相器的正反器。另外，在圖4B中採用時脈信號CLK被輸入到反相器INV而生成反轉 時脈信號的結構。也可以採用反轉時脈信號從外部被輸入的結構。
另外，在圖4B中，為了停止向暫存器500供給電源，當將儲存於揮發性記憶體單元502的資料寫入到非揮發性記憶體單元503時，以節點Sig的電位為資料取樣。另外，為了重新開始向暫存器500供給電源，當將儲存於非揮發性記憶體單元503的資料讀出到揮發性記憶體單元502時，將根據資料的電位輸出到節點Out。
另外，圖4B所示的非揮發性記憶體單元503包括寫入控制電路511、非揮發性記憶元件512以及讀出控制電路513。
寫入控制電路511是根據儲存於揮發性記憶體單元502的資料切換輸入到非揮發性記憶元件512的信號的電路。明確而言，例如，其是如下電路：當非揮發性記憶元件512為ReRAM時，根據資料切換對ReRAM的雙端施加的寫入電壓的極性。根據寫入控制信號EN_W以及資料，進行寫入控制電路511的控制。
作為非揮發性記憶元件512，除了快閃記憶體以外，還使用FeRAM、MRAM、PRAM、ReRAM，即可。或者，使用由使用包括氧化物半導體層的電晶體來保持電荷的電路構成的非揮發性記憶元件，即可。
讀出控制電路513是根據儲存於非揮發性記憶元件512的資料切換輸入到揮發性記憶體單元502的信號的電路。明確而言，例如當非揮發性記憶元件512為ReRAM 時，根據被寫入的資料切換高電阻狀態或低電阻狀態。讀出控制電路513是一種電路，該電路接收讀出控制信號EN_R，藉由使用定電流源或電阻元件的電阻分割等，以根據作為ReRAM的電阻值的高低儲存的資料取出為電壓值。
另外，圖4A所說明的暫存器500即使停止供給電源也能夠保持資料。所以，圖3所說明的資料處理部400中的指令暫存器403、暫存器群406以及運算暫存器408可以在不喪失資料的情況下間歇停止供給電源。因此，只在需要進行資料處理的期間中供給電源，根據使用的情況可以適當地停止供給電源。此外，在保持資料處理能力的同時，可以為由圖3所說明的功率電晶體414進行能夠電源閘控的資料處理部400。
<關於非揮發性記憶體單元的工作>
接著，參照時序圖說明單位記憶體單元501所包括的圖4B所示的非揮發性記憶體單元503的電路工作。
圖5所示的時序圖示出圖4B所示的揮發性記憶體單元502的節點Sig的電位、寫入控制信號EN_W的電位、讀出控制信號EN_R的電位、電源電壓的供給或停止的狀態以及非揮發性記憶元件的狀態。
另外，在圖5中，以H位準或L位準的二值說明各信號的電位。另外，在圖5中，作為節點Sig中的資料的電位，以在揮發性記憶體單元502工作的期間中使H位準 和L位準中的任一個保持的狀態表示為“H/L”，以藉由停止向揮發性記憶體單元502供給電源而沒有儲存的資料的狀態表示為“OFF”。
另外，在圖5中，寫入控制信號EN_W的電位以及讀出控制信號EN_R的電位示出當EN_W的電位和/或EN_R的電位為H位準時使讀出控制電路513以及寫入控制電路511處於工作狀態，當EN_W的電位和/或EN_R的電位為L位準時使讀出控制電路513以及寫入控制電路511處於非工作狀態。
另外，在圖5中，關於電源的供給的有無，以在電源被供給的期間表示為“供給”，以在停止供給電源的期間表示為“停止”。另外，以非揮發性記憶元件的資料的保持、寫入或者讀出分別表示為“保持”“寫入”“讀出”進行說明。
期間T0表示對暫存器500供給電源而使揮發性記憶體單元502工作來保持資料的期間。在期間T0中，將寫入控制信號EN_W設定為L位準，將讀出控制信號EN_R設定為L位準，供給電源。另外，在非揮發性記憶元件中保持在前一段期間中被寫入的資料，在期間T0中表示為“保持”。
期間T1表示對暫存器500供給電源而將保持在揮發性記憶體單元502中的H位準或L位準的資料(H/L)寫入到非揮發性記憶元件的期間。在期間T1中，將寫入控制信號EN_W設定為H位準，將讀出控制信號EN_R設定 為L位準，供給電源。另外，在期間T1中，根據揮發性記憶體單元502中保持的資料，對非揮發性記憶元件進行寫入。
期間T2表示由於非揮發性記憶元件512保持期間T1中寫入的資料而停止向暫存器500供給電源也不喪失資料的期間。在期間T2中，沒有輸入來自揮發性記憶體單元502的資料(OFF)，將寫入控制信號EN_W設定為L位準，將讀出控制信號EN_R設定為L位準，停止供給電源。另外，在非揮發性記憶元件中保持期間T1中寫入的資料，在期間T2中表示為“保持”。
期間T3表示重新開始向暫存器500供給電源，將寫入到非揮發性記憶元件的H位準或L位準的資料(H/L)再次讀出到揮發性記憶體單元502的期間。在期間T3中，在揮發性記憶體單元502中保持從非揮發性記憶體單元503讀出的資料(H/L)，將寫入控制信號EN_W設定為L位準，將讀出控制信號EN_R設定為H位準，供給電源。另外，在期間T2中，根據非揮發性記憶體單元503中保持的資料對非揮發性記憶元件進行讀出。
以上是參照時序圖說明單位記憶體單元501所包括的圖4B所示的非揮發性記憶體單元503的具體的電路工作。
<非揮發性記憶元件的電路結構>
接著，參照圖6A和6B說明圖4B所示的非揮發性記 憶元件512有可能採用的電路結構的一個例子。
圖6A示出作為非揮發性記憶元件使用可變電阻記憶元件602的情況。對寫入控制電路601，輸入寫入控制信號EN_W以及揮發性記憶體單元502的資料的節點Sig的電位。另外，對讀出控制電路603輸入讀出控制信號EN_R，將根據可變電阻記憶元件602的電阻值的高低的資料輸出到節點Out。
寫入控制電路601是根據節點Sig的電位切換輸出到可變電阻記憶元件602的信號的電路。明確而言，當可變電阻記憶元件602為ReRAM時，根據資料切換對可變電阻記憶元件602的雙端施加電壓的寫入電壓的極性。另外，當可變電阻記憶元件602為MRAM時，根據資料切換流過在可變電阻記憶元件602的雙端的電流的方向。
讀出控制電路603是根據儲存於可變電阻記憶元件602的資料切換輸入到揮發性記憶體單元502的信號的電路。明確而言，藉由使用定電流源或電阻元件的電阻分割等，以根據作為可變電阻記憶元件602的電阻值的高低儲存的資料取出為電壓值。
另外，圖6B示出使用包括氧化物半導體層的電晶體來保持電荷而保持資料的電路的一個例子。圖6B所示的電路具有包括氧化物半導體層的電晶體(以下，OS電晶體611)、p通道型電晶體612、n通道型電晶體613、n通道型電晶體614以及反相器615構成。在圖6B中，為了表示包括氧化物半導體層，在OS電晶體611附近附上 “OS”的符號。
在此，詳細說明用於OS電晶體611的半導體層中的氧化物半導體。
用於電晶體的半導體層中的通道形成區的氧化物半導體較佳為至少包含銦(In)或鋅(Zn)。尤其是較佳地包含In及Zn。此外，除了上述元素以外，較佳地還包含使氧堅固地結合的穩定劑(stabilizer)。作為穩定劑，包含鎵(Ga)、錫(Sn)、鋯(Zr)、鉿(Hf)以及鋁(Al)中的至少一種即可。
另外，作為其他穩定劑，也可以具有鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，可以使用In-Sn-Ga-Zn類氧化物、In-Ga-Zn類氧化物、In-Sn-Zn類氧化物、In-Zr-Zn類氧化物、In-Al-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧 化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物、In類氧化物、Sn類氧化物、Zn類氧化物等。
另外，在此，例如，“In-Ga-Zn類氧化物”是指以In、Ga及Zn為主要成分的氧化物，對In、Ga及Zn的比率沒有限制。
另外，可以作為氧化物半導體使用以InMO3(ZnO)m(m>0)表示的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種或多種金屬元素。另外，作為氧化物半導體，也可以使用以In2SnO5(ZnO)n(n>0)表示的材料。
例如，可以使用In：Ga：Zn=3：1：2、In：Ga：Zn=1：1：1或In：Ga：Zn=2：2：1的原子數比的In-Ga-Zn類氧化物或與該組成相似的氧化物。或者，使用In：Sn：Zn=1：1：1、In：Sn：Zn=2：1：3或In：Sn：Zn=2：1：5的原子數比的In-Sn-Zn類氧化物或與該組成相似的氧化物即可。
另外，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成與原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成相似是指a、b、c滿足算式(1)的情況。
r例如可以為0.05。其他氧化物也是同樣的。
但是，不侷限於上述材料，根據所需要的半導體特性(場效應遷移率、臨界電壓等)可以使用適當的組成的氧化物半導體。另外，較佳地採用適當的載流子濃度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間距離 以及密度等，以得到所需要的半導體特性。
在將氧化物半導體用於半導體層中的通道形成區的電晶體中，藉由使氧化物半導體高度純化，可以充分降低關態電流(這裏是指，當在截止狀態下例如以源電位為基準的源電位與閘電位之間的電位差為臨界電壓以下時的汲極電流：off-sate current)。例如，藉由加熱成膜不使氧化物半導體中包含氫及羥基或者藉由在成膜後的加熱從膜中去除該氫及羥基，以能夠進行高度純化。藉由高度純化，在將In-Ga-Zn類氧化物用於通道形成區的電晶體中，當通道長度為10μm，半導體膜的膜厚度為30nm，並且汲極電壓為1V至10V左右時，可以將關態電流降低到1×10-13A以下。並且將每通道寬度的關態電流(關態電流除以電晶體的通道寬度的值)降低到1×10-23A/μm(10yA/μm)至1×10-22A/μm(100yA/μm)左右。
另外，為了使氧化物半導體高度純化而檢測出極小的關態電流，藉由製造尺寸較大的電晶體檢測出其關態電流，可以估計實際上流過的關態電流。圖10示出當作為尺寸較大的電晶體採用通道寬度W為1m(1000000μm)且通道長度L為3μm的電晶體時，以阿累尼烏斯曲線表示對將溫度變化為150℃、125℃、85℃、27℃時的每通道寬度W 1μm的關態電流的圖。從圖10可知關態電流極小，即其為3×10-26A/μm。注意，在升溫的條件下測量關態電流是因為在室溫下電流極小，所以測量關態電流值變得困難的緣故。
另外，被形成的氧化物半導體膜例如可以處於非單晶狀態。非單晶狀態例如由c-axis aligned crystal(CAAC：c軸配向結晶)、多晶、微晶和非晶部中的至少一個構成。非晶部的缺陷態密度高於微晶和CAAC的缺陷態密度。微晶的缺陷態密度高於CAAC的缺陷態密度。注意，將包括CAAC的氧化物半導體稱為CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)。另外，將包括CAAC的氧化物半導體膜稱為CAAC-OS膜。
例如，氧化物半導體膜可以包括CAAC-OS。在CAAC-OS中，例如c軸配向且a軸及/或b軸不宏觀地一致。
例如，氧化物半導體膜可以包括微晶。注意，將包括微晶的氧化物半導體稱為微晶氧化物半導體。微晶氧化物半導體膜例如包括大於或等於1nm且小於10nm的尺寸的微晶(也稱為奈米晶)。或者，微晶氧化物半導體膜例如包括結晶部(其每一個大於或等於1nm且小於10nm)分佈的結晶-非晶混合相結構。
例如，氧化物半導體膜可以包括非晶部。注意，將包括非晶部的氧化物半導體稱為非晶氧化物半導體。非晶氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶氧化物半導體膜例如是完全的非晶，並且不具有結晶部。
另外，氧化物半導體膜可以是包括CAAC-OS、微晶 氧化物半導體和非晶氧化物半導體中的任一個的混合膜。混合膜例如包括非晶氧化物半導體的區域、微晶氧化物半導體的區域和CAAC-OS的區域。並且，混合膜例如可以具有包括非晶氧化物半導體的區域、微晶氧化物半導體的區域和CAAC-OS的區域的疊層結構。
另外，氧化物半導體膜例如可以處於單晶狀態。
氧化物半導體膜較佳地包括多個結晶部。在結晶部的每一個中，c軸較佳為在平行於形成有氧化物半導體膜的表面的法線向量或氧化物半導體膜的表面的法線向量的方向上一致。注意，在結晶部之間，一個結晶部的a軸和b軸的方向可以與另一個結晶部的a軸和b軸的方向不同。這種氧化物半導體膜的一個例子是CAAC-OS膜。
CAAC-OS膜不是完全的非晶。CAAC-OS膜例如包括具有結晶部和非晶部混合的結晶-非晶混合相結構的氧化物半導體。另外，在大多情況下，該結晶部適合在一個邊長小於100nm的立方體內。在利用透射電子顯微鏡(TEM：Transmission Electron Microscope)所得到的影像中，明確地觀察不到CAAC-OS膜中的非晶部與結晶部之間的邊界以及結晶部與結晶部之間的邊界。另外，利用TEM，觀察不到CAAC-OS膜中的明確的晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
在包括在CAAC-OS膜中的結晶部的每一個中，例如c軸在平行於形成有CAAC-OS膜的表面的法線向量或 CAAC-OS膜的表面的法線向量的方向上一致。並且，在結晶部的每一個中，當從垂直於ab面的方向看時金屬原子排列為三角形或六角形的結構，且當從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。注意，在結晶部之間，一個結晶部的a軸和b軸的方向可以與另一個結晶部的a軸和b軸的方向不同。在本說明書中，“垂直”的用語包括80°以上且100°以下的範圍，較佳為也包括85°以上且95°以下的範圍。並且，“平行”的用語包括-10°以上且10°以下的範圍，較佳為也包括從-5°以上且5°以下的範圍。
在CAAC-OS膜中，結晶部的分佈不一定是均勻的。 例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側產生結晶生長的情況下，有時氧化物半導體膜的表面附近的結晶部的比例高於形成有氧化物半導體膜的表面附近的結晶部的比例。另外，當將雜質添加到CAAC-OS膜時，有時添加有雜質的區域中的結晶部變為非晶。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於形成有CAAC-OS膜的表面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(形成有CAAC-OS膜的表面的剖面形狀或CAAC-OS膜的表面的剖面形狀)c軸的方向可以彼此不同。另外，伴隨結晶部的形成或在藉由諸如加熱處理等晶化處理的結晶部的形成之後，實現成膜。因此，結晶部的 c軸的方向在平行於形成有CAAC-OS膜的表面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致。
在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。因此，該電晶體具有高可靠性。
以上是說明用於OS電晶體611的半導體層的氧化物半導體。
在圖6B所示的電路中，OS電晶體611的用作源極和汲極中的一方與揮發性記憶體單元502的資料的節點Sig的電位被供給的佈線連接。OS電晶體611的閘極與寫入控制信號EN_W被輸入的佈線連接。OS電晶體611的用作源極和汲極中的另一方與n通道型電晶體614的閘極連接。
另外，將OS電晶體611的用作源極和汲極中的另一方與n通道型電晶體614的閘極連接的節點設定為Node_M。在該Node_M中，藉由使OS電晶體611截止，可以根據揮發性記憶體單元502的資料保持電荷。
另外，OS電晶體611的閘極電壓是OV時的汲極電流較佳為小，此時的汲極電流與上述的關態電流同樣較佳為1×10-23A/μm(10yA/μm)至1×10-22A/μm(100yA/μm)左右。因此，較佳地採用使OS電晶體611的臨界電壓向正方向漂移的結構。明確而言，藉由在OS電晶體中設置背閘極電極並對通道形成區施加負偏壓，可以使臨界電壓向正方向漂移。
在圖6B所示的電路中，p通道型電晶體612的用作源極和汲極中的一方與供給高電源電位VDD的佈線連接。p通道型電晶體612的閘極與讀出控制信號EN_R被輸入的佈線連接。p通道型電晶體612的用作源極和汲極中的另一方與n通道型電晶體613的用作源極和汲極中的一方連接。
在圖6B所示的電路中，n通道型電晶體613的閘極與讀出控制信號EN_R被輸入的佈線連接。n通道型電晶體613的用作源極和汲極中的另一方與n通道型電晶體614的用作源極和汲極中的一方連接。
在圖6B所示的電路中，n通道型電晶體614的用作源極和汲極中的另一方與接地線連接。
在圖6B所示的電路中，反相器615的輸入端子與p通道型電晶體612的用作源極和汲極中的另一方以及n通道型電晶體613的用作源極和汲極中的一方連接。反相器615的輸出端子與節點Out連接。
在圖6B所示的電路中，OS電晶體611是寫入控制電路621，Node_M是非揮發性記憶元件622，p通道型電晶體612、n通道型電晶體613、n通道型電晶體614以及反相器615是讀出控制電路623。就是說，根據寫入控制信號EN_W，寫入控制電路621在不揮發性記憶元件622的Node_M中保持電荷。根據不揮發性記憶元件622中保持的電荷，在讀出控制電路623中可以將根據資料的信號輸出到節點Out。
<關於電源控制裝置的工作>
接著，圖7示出關於圖2所示的電源控制裝置200的工作的一個例子的流程圖。
首先，在步驟701中，進行使電源控制裝置200的主開關201以及亞開關202都導通的處理。因此，開始向外部裝置216供給電源，電容器207的一方的電極的電位(在圖2中VDD一側)上升。
在步驟702中，判斷電容器207中的一方的電極的電位是否上升到使資料處理裝置203能夠驅動的電壓(驅動電壓)。當電容器207中的一方的電極的電位上升到資料處理裝置203的驅動電壓時，進入下一步驟703，當不上升到時，反復進行步驟701。
在步驟703中，藉由對外部裝置216供給電源，判斷從外部裝置216向信號檢測電路213是否有信號的響應。另外，信號檢測電路213中接收的來自外部裝置216的信號是外部裝置216的識別資料(ID)等。當從外部裝置216向信號檢測電路213有信號的回應時，進入下一步驟704，當沒有信號的回應時，跳過步驟704進入步驟705。
在步驟704中，當信號檢測電路213中接收的來自外部裝置216的信號是外部裝置216的識別資料時，進行將該識別資料儲存於非揮發性記憶體208的處理。另外，當信號檢測電路213中接收的來自外部裝置216的信號是新 識別資料時，進行資料的寫入，當該信號是已儲存了的識別資料時，也可以不進行資料的寫入並進行將不需要對信號檢測電路213的信號回應的信號等傳送到外部裝置216的處理。
在步驟705中，停止資料處理裝置203。由於該處理，停止藉由亞開關202的向資料處理裝置203供給電源。因此，可以消除資料處理裝置203不工作時的待機功耗。另外，在進行使亞開關202截止的處理之前，在資料處理裝置203中，藉由以上述的方式將揮發性記憶體單元209的資料保存於非揮發性記憶體單元210，可以在不喪失資料的情況下停止供給電源。因此，藉由不使資料處理裝置203的功能降低間歇供給電源，可以實現低耗電量化。
在步驟706中，進行停止AC/DC轉換器205、DC/DC轉換器206、非揮發性記憶體208以及電流檢測電路212的處理。明確而言，對各電路進行電源閘控而使功率電晶體截止的處理，即可。
在步驟707中，進行使亞開關202截止的處理。
藉由使亞開關202截止，電容器207中的一方的電極的電位開始降低。在步驟708中，在使亞開關202截止之後，判斷電容器207中的一方的電極的電位是否低於驅動電壓。當電容器207中的一方的電極的電位低於驅動電壓時，進入下一步驟709，當不降低到時，進入步驟710。
在步驟709中，進行使亞開關202導通的處理。藉由 使亞開關202導通，電容器207中的一方的電極的電位上升到使資料處理裝置203能夠驅動的電壓(驅動電壓)。
在步驟710中，計算計時器電路211的看門狗電路中的規定期間。在經過規定期間之後，進入步驟709。
在步驟711中，使AC/DC轉換器205、DC/DC轉換器206、非揮發性記憶體208以及電流檢測電路212工作。明確而言，對各電路進行電源閘控而使功率電晶體導通的處理，即可。
在步驟712中，進行使資料處理裝置203工作。藉由進行該處理，與上述那樣，可以在資料處理裝置203中將非揮發性記憶體單元210的資料返回到揮發性記憶體單元209而在不喪失資料的情況下重新開始運算處理。
在步驟712以後再次進行運算處理之後，回到步驟706反復進行上述的步驟的迴圈處理。
接著，關於由於信號檢測電路213和人體移動感應器電路214在步驟706至步驟712之間插入的流程，在圖8和圖9中示出流程圖進行說明。
圖8示出由於人體移動感應器電路214中得到的信號產生中斷處理時的流程圖。圖8所示的流程圖示出在圖7所說明的步驟706至步驟712中的任一處理之間產生的流程。另外，在到達圖8所示的流程圖中的結束步驟之後，回到圖7所示的步驟705並以步驟705為起點進行迴圈各步驟的處理。
首先，在步驟801中，進行人體移動感應器電路214 判斷有沒有周圍的動作的處理。當人體移動感應器電路214檢測出周圍的動作時進行下一步驟802，當不檢測出時進入結束步驟。另外，周圍的動作的檢測根據人體移動感應器電路214所包括的感應器而不同，舉出具體的例子，當作為感應器使用振動感應器時，進行以由於人的動作的振動檢測為電信號的處理。
在步驟802中，判斷亞開關202是否導通。當亞開關202是導通時，進入下一步驟806，當截止時，進入步驟803。
在步驟803中，進行使亞開關202導通的處理。
在步驟804中，使AC/DC轉換器205、DC/DC轉換器206、非揮發性記憶體208以及電流檢測電路212工作。明確而言，對各電路進行電源閘門控而使功率電晶體導通的處理，即可。
在步驟805中，使資料處理裝置203工作。藉由進行該處理，與上述那樣，可以在資料處理裝置203中將非揮發性記憶體單元210的資料返回到揮發性記憶體單元209而在不喪失資料的情況下重新開始運算處理。
在步驟806中，資料處理裝置203進行如下處理：根據電流檢測電路212中檢測的電流值，電壓值乘以時間來運算外部裝置216中的耗電量。另外，在儲存有前一段期間的耗電量的情況下，資料處理裝置203可以進行運算耗電量的變化量的處理。另外，在步驟806中，當主開關201是導通時，根據電流檢測電路212中檢測的電流值， 進行運算處理而估計出藉由運算得到的外部裝置216的耗電量，當主開關201是截止時，估計出外部裝置216的耗電量是幾乎沒有的。
在步驟807中，將經過進行步驟806中的運算處理得到的耗電量的資料儲存在資料處理裝置203中的揮發性記憶體單元209。
在步驟808中，進行將步驟807中儲存的耗電量的資料顯示在顯示部215上的處理。
在步驟809中，藉由人體移動感應器電路214檢測出周圍的動作，判斷是否使主開關201導通。當使主開關201導通時，進入下一步驟810，當不使主開關201導通時，進入圖7的步驟705。
在步驟810中，進行使主開關201導通的處理。在進行步驟810的處理之後，進入結束步驟，回到圖7的步驟705。
以上是由於人體移動感應器電路214中得到的信號產生中斷處理時的流程圖。
接著，圖9示出由於信號檢測電路213中得到的信號產生中斷處理時的流程圖。圖9所示的流程圖示出在圖7所說明的步驟706至步驟712中的任一處理之間產生的流程。另外，在到達圖9所示的流程圖中的結束步驟之後，回到圖7所示的步驟705並以步驟705為起點進行迴圈各步驟的處理。
首先，在步驟901中，判斷信號檢測電路213是否接 收來自外部裝置216的信號。當信號檢測電路213接收來自外部裝置216的信號時，進入下一步驟902，當不接收時，進入結束步驟。另外，關於來自外部裝置216的信號，例如，當規定期間中沒有利用外部裝置216時，傳送到信號檢測電路213，即可。
在步驟902中，進行使亞開關202導通的處理。
在步驟903中，使AC/DC轉換器205、DC/DC轉換器206、非揮發性記憶體208以及電流檢測電路212工作。明確而言，對各電路進行電源閘控而使功率電晶體導通的處理，即可。
在步驟904中，使資料處理裝置203工作。藉由進行該處理，與上述那樣，可以在資料處理裝置203中將非揮發性記憶體單元210的資料返回到揮發性記憶體單元209而在不喪失資料的情況下重新開始運算處理。
在步驟905中，判斷在信號檢測電路213中對應於從外部裝置216接收的信號的識別資料是否儲存到非揮發性記憶體208中。當識別資料不儲存在非揮發性記憶體208中時，進入下一步驟906，當儲存有時，跳過步驟906進入步驟907。
在步驟906中，當信號檢測電路213中接收的來自外部裝置216的信號是沒有儲存在非揮發性記憶體208的識別資料時，進行將該識別資料儲存於非揮發性記憶體208的處理。
在步驟907中，判斷是否使主開關201截止。在規定 期間中沒有利用外部裝置216的情況下當信號來自外部裝置216傳送到信號檢測電路213時，進行該判斷。當使主開關201截止時，進入下一步驟908，當不使主開關201截止時，進入結束步驟回到圖7的步驟705。
在步驟908中，進行使主開關201截止的處理。在進行步驟908的處理之後，進入結束步驟，回到圖7的步驟705。
以上是由於信號檢測電路213中得到的信號產生中斷處理時的流程圖。
上述說明的本發明的一實施例的電源控制裝置包括檢測來自外部裝置的信號的信號檢測電路以及人體移動感應器電路，當需要向外部裝置供給電源時，可以使主開關以及亞開關導通。所以根據需要資料處理裝置可以向外部裝置供給電源以及向資料處理裝置供給電源，藉由減少外部裝置的待機功耗以及間歇停止向資料處理裝置供給電源，可以實現低耗電量化。
本實施例可以與上述實施例適當地組合而實施。

Claims (13)

  1. 一種電源控制裝置，包括：AC輸入端子；具有計時器電路、第一記憶體單元和第二記憶體單元的資料處理裝置；保持由該AC輸入端子供給的電源所產生的電壓的電容器；對應於該資料處理裝置的控制向外部裝置供給由該AC輸入端子供給的電源的第一開關；以及對應於該資料處理裝置的控制向該資料處理裝置供給由該AC輸入端子供給的電源的第二開關，其中，該計時器電路使用由該電容器保持的該電壓來操作，其中，該第一記憶體單元包括揮發性記憶體以及該第二記憶體單元包括第一非揮發性記憶體，其中，該資料處理裝置構成為根據該外部裝置的使用情況控制該第一開關，並且其中，該資料處理裝置在將資料儲存於該第一記憶體單元的期間使該第二開關導通，及在將資料儲存於該第二記憶體單元的期間使該第二開關截止。
  2. 根據申請專利範圍第1項之電源控制裝置，還包括：檢測來自該外部裝置的信號的信號檢測電路；人體移動感應器電路；以及 用來儲存該外部裝置的資訊的第二非揮發性記憶體，其中，該第二非揮發性記憶體是電路，其儲存該信號檢測電路中檢測的來自該外部裝置的信號，並且其中，該資料處理裝置對應於來自該信號檢測電路或該人體移動感應器電路的信號使該第二開關導通。
  3. 一種電源控制裝置，包括：AC輸入端子；具有計時器電路、第一記憶體單元和第二記憶體單元的資料處理裝置；保持由該AC輸入端子供給的電源所產生的電壓的電容器；對應於該資料處理裝置的控制向外部裝置供給由該AC輸入端子供給的電源的第一開關；以及對應於該資料處理裝置的控制向該資料處理裝置供給由該AC輸入端子供給的電源的第二開關，其中，該計時器電路使用由該電容器保持的該電壓來操作，其中，當停止供給電源時將資料保持於該第二記憶體單元中，其中，該資料處理裝置構成為根據該外部裝置的使用情況控制該第一開關，並且其中，該資料處理裝置在將資料儲存於該第一記憶體單元的期間使該第二開關導通，及在將資料儲存於該第二記憶體單元的期間使該第二開關截止。
  4. 根據申請專利範圍第3項之電源控制裝置，還包括：檢測來自該外部裝置的信號的信號檢測電路；人體移動感應器電路；以及用來儲存該外部裝置的資訊的記憶體，其中，當停止供給電源時將資料保持於該記憶體中，其中，該記憶體是儲存信號檢測電路中檢測的來自外部裝置的信號的電路，並且其中，該資料處理裝置對應於來自該信號檢測電路或該人體移動感應器電路的信號使該第二開關導通。
  5. 根據申請專利範圍第1或3項之電源控制裝置，其中在該第二開關與該資料處理裝置之間設置有整流電路、AC/DC轉換器以及DC/DC轉換器。
  6. 根據申請專利範圍第5項之電源控制裝置，其中該資料處理裝置在將資料儲存於該第二記憶體單元的期間使該第二開關截止，控制停止該AC/DC轉換器以及該DC/DC轉換器的工作。
  7. 根據申請專利範圍第1或3項之電源控制裝置，其中該第二記憶體單元包括使用包括氧化物半導體層的電晶體來保持電荷而保持該資料的電路。
  8. 一種電源控制裝置，包括：AC輸入端子；具有計時器電路和記憶體單元的資料處理裝置；保持由該AC輸入端子供給的電源所產生的電壓的電 容器；用來儲存外部裝置的資訊的記憶體；對應於該資料處理裝置的控制向外部裝置供給由該AC輸入端子供給的電源的第一開關；以及對應於該資料處理裝置的控制向資料處理裝置供給由該AC輸入端子供給的電源的第二開關，其中，該計時器電路使用由該電容器保持的該電壓來操作，其中，該記憶體包括使用包括氧化物半導體層的電晶體來保持電荷以保持資料的電路，其中，當停止供給電源時將資料保持於該記憶體中，其中，該記憶體構成為儲存來自該外部裝置的信號，其中，該資料處理裝置構成為根據該外部裝置的使用情況控制該第一開關，並且其中，該資料處理裝置在將資料儲存於該記憶體單元的期間使該第二開關導通。
  9. 根據申請專利範圍第1、3及8項任一項之電源控制裝置，其中，該資料處理裝置對應於來自該計時器電路的信號使該第二開關導通。
  10. 根據申請專利範圍第8項之電源控制裝置，還包括：檢測來自該外部裝置的信號的信號檢測電路；以及人體移動感應器電路，其中，該處理裝置對應於來自該信號檢測電路或該人 體移動感應器電路的信號使該第二開關導通。
  11. 根據申請專利範圍第8項之電源控制裝置，其中在該第二開關與該資料處理裝置之間設置有整流電路、AC/DC轉換器以及DC/DC轉換器。
  12. 根據申請專利範圍第11項之電源控制裝置，其中該資料處理裝置在將資料不儲存於記憶體單元的期間使該第二開關截止，控制停止該AC/DC轉換器以及該DC/DC轉換器的工作。
  13. 根據申請專利範圍第11項之電源控制裝置，其中，該DC/DC轉換器和該資料處理裝置之間的佈線與該電容器電連接，其中，該資料處理裝置包括檢測與電容器連接的佈線的電位的電壓監視電路，並且其中，該電壓監視電路根據該電壓監視電路檢測出的電位使該第二開關導通。
TW102109633A 2012-03-29 2013-03-19 電源控制裝置 TWI621009B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012076764 2012-03-29
JP2012-076764 2012-03-29

Publications (2)

Publication Number Publication Date
TW201346525A TW201346525A (zh) 2013-11-16
TWI621009B true TWI621009B (zh) 2018-04-11

Family

ID=49236073

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109633A TWI621009B (zh) 2012-03-29 2013-03-19 電源控制裝置

Country Status (5)

Country Link
US (1) US9507366B2 (zh)
JP (1) JP6088873B2 (zh)
KR (1) KR102044725B1 (zh)
TW (1) TWI621009B (zh)
WO (1) WO2013146154A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8995218B2 (en) * 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013180016A1 (en) 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and alarm device
WO2014065389A1 (en) 2012-10-25 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Central control system
JP6462404B2 (ja) 2014-02-28 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、半導体装置、及び電子機器
US9971535B2 (en) 2014-11-05 2018-05-15 Industrial Technology Research Institute Conversion method for reducing power consumption and computing apparatus using the same
JP2016157383A (ja) * 2015-02-26 2016-09-01 富士通株式会社 半導体集積回路装置、無線センサーネットワーク端末および半導体集積回路装置のメモリ制御方法
US10453404B2 (en) 2016-08-17 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Display method, display device, display module, and electronic device
US11367739B2 (en) 2017-06-27 2022-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic component
WO2020053701A1 (ja) 2018-09-12 2020-03-19 株式会社半導体エネルギー研究所 表示装置
JP7441176B2 (ja) 2018-11-09 2024-02-29 株式会社半導体エネルギー研究所 表示装置および電子機器
US11908947B2 (en) 2019-08-08 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2021053453A1 (ja) 2019-09-20 2021-03-25 株式会社半導体エネルギー研究所 半導体装置
KR20210047399A (ko) * 2019-10-21 2021-04-30 삼성디스플레이 주식회사 표시 장치의 전력 관리 회로 및 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200719134A (en) * 2005-11-15 2007-05-16 Mitac Int Corp PDA power saving method

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4999575A (en) 1989-09-25 1991-03-12 General Electric Company Power supply and monitor for controlling an electrical load following a power outage
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002318624A (ja) 2001-04-23 2002-10-31 Mitsubishi Electric Corp 保護回路、電気機器、及び保護回路の制御方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005031828A (ja) 2003-07-09 2005-02-03 Hitachi Industrial Equipment Systems Co Ltd 監視装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP2006172723A (ja) 2004-12-13 2006-06-29 Shindengen Electric Mfg Co Ltd 通信機能付きテーブルタップ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4771828B2 (ja) 2006-02-24 2011-09-14 富士通セミコンダクター株式会社 電源装置の制御回路、電源装置及びその制御方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140027A (ja) 2006-11-30 2008-06-19 Toshiba Corp 情報処理装置及び情報処理装置の電源制御方法
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TW200934215A (en) 2008-01-16 2009-08-01 Alcor Micro Corp Digital photo frame with power saving function and power saving method thereof
JP5140459B2 (ja) 2008-02-28 2013-02-06 ローム株式会社 不揮発性記憶ゲートおよびその動作方法、および不揮発性記憶ゲート組込み型論理回路およびその動作方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5203142B2 (ja) 2008-11-04 2013-06-05 株式会社日立製作所 電子回路及び無線通信システム
JP5562054B2 (ja) 2010-01-29 2014-07-30 富士通株式会社 テーブルタップ及び電力測定システム
JP2011211864A (ja) * 2010-03-30 2011-10-20 Sharp Corp 電気機器、電気機器システム、及び給電制御方法
US8787083B2 (en) 2011-02-10 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Memory circuit
US8760903B2 (en) 2011-03-11 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Storage circuit
JP5797809B1 (ja) 2014-05-09 2015-10-21 三菱電機株式会社 電気負荷の給電制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200719134A (en) * 2005-11-15 2007-05-16 Mitac Int Corp PDA power saving method

Also Published As

Publication number Publication date
US9507366B2 (en) 2016-11-29
JP6088873B2 (ja) 2017-03-01
WO2013146154A1 (en) 2013-10-03
US20130261835A1 (en) 2013-10-03
KR20140144238A (ko) 2014-12-18
JP2013229014A (ja) 2013-11-07
KR102044725B1 (ko) 2019-11-14
TW201346525A (zh) 2013-11-16

Similar Documents

Publication Publication Date Title
TWI621009B (zh) 電源控制裝置
JP6815544B2 (ja) 半導体装置
US20230121832A1 (en) Portable electronic device
TWI576691B (zh) 微控制器
JP5985339B2 (ja) 半導体装置
JP6316630B2 (ja) 半導体装置
US9058867B2 (en) Semiconductor device and driving method thereof
JP5952077B2 (ja) 記憶素子
TW201308325A (zh) 記憶體元件及信號處理電路
US9729149B2 (en) Low power storage device in which operation speed is maintained
US8873308B2 (en) Signal processing circuit
TW201447890A (zh) 狀態保留邏輯胞元
JP6097101B2 (ja) 記憶装置、データ処理装置及び記憶装置の駆動方法
JPWO2013172066A1 (ja) 双安定回路と不揮発性素子とを備える記憶回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees