JP4771828B2 - 電源装置の制御回路、電源装置及びその制御方法 - Google Patents

電源装置の制御回路、電源装置及びその制御方法 Download PDF

Info

Publication number
JP4771828B2
JP4771828B2 JP2006047819A JP2006047819A JP4771828B2 JP 4771828 B2 JP4771828 B2 JP 4771828B2 JP 2006047819 A JP2006047819 A JP 2006047819A JP 2006047819 A JP2006047819 A JP 2006047819A JP 4771828 B2 JP4771828 B2 JP 4771828B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
value
initial
supply device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006047819A
Other languages
English (en)
Other versions
JP2007228743A (ja
Inventor
秀清 小澤
享 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006047819A priority Critical patent/JP4771828B2/ja
Priority to TW095118227A priority patent/TWI349414B/zh
Priority to US11/447,022 priority patent/US20070201294A1/en
Priority to CN2006100875032A priority patent/CN101026335B/zh
Priority to KR1020060054291A priority patent/KR100963549B1/ko
Publication of JP2007228743A publication Critical patent/JP2007228743A/ja
Application granted granted Critical
Publication of JP4771828B2 publication Critical patent/JP4771828B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

この発明は、電源装置の制御回路、電源装置及びその制御方法に関する。
一般に、集積回路（例えば、ＬＳＩ，ＩＣ）は、製造プロセスのばらつきにより、該集積回路を構成するトランジスタのスレッシュホールド電圧値や抵抗値等が所定の値にならずにばらつくことがある。また、集積回路は、使用環境（例えば周囲温度）の違いによっても、トランジスタのスレッシュホールド電圧値や抵抗値等が所定の値にならずにばらつくことがある。集積回路は、トランジスタのスレッシュホールド電圧値や抵抗値等の違いにより、遅延時間が異なるため、動作速度が変化してしまうことがある。そこで、動作速度が大幅に変化してしまうことを防ぐために、電源装置により、集積回路には、スレッシュホールド電圧値や抵抗値等を考慮して、最適な電圧が印加される。
特許文献１及び特許文献２には、電源装置によって制御される電子機器及び集積回路が記載されている。特許文献１に記載された電子機器は、外部電源によって付属バッテリを充電し、該バッテリの充電電力によってシステム機器を作動させており、電源装置（電源部）によって、システム機器の作動電力とバッテリの充電電力との総和がほぼ一定値になるように電力を供給するものである。この電子機器によれば、電源装置の制御部が、該電源装置が供給する電力（電流）を監視し、電子機器に接続されるシステム機器へ供給する電力及び前記付属バッテリへ供給する電力が調整され、電力を無駄なく消費することができる。
また、特許文献２に記載された集積回路は、相対的に電位差の小さな第１の電位組を動作電源とする第１の論理ゲートと、相対的に電位差の大きな第２の電位組を動作電源とする第２の論理ゲートとを有し、第１及び第２の論理ゲートがそれぞれ有するＭＩＳトランジスタの基準電位を共通化したものである。この集積回路によれば、第２の論理ゲートのＭＩＳトランジスタが出力する電圧の振幅を、第１の論理ゲートのＭＩＳトランジスタが出力する電圧の振幅よりも大きくして、第２の論理ゲートを、第１の論理ゲートに比べて高速に動作させることができる。さらに、各論理ゲートの消費電力が、ＭＩＳトランジスタの出力電圧の振幅の２乗に比例するから、この集積回路においては、第１の論理ゲートのＭＩＳトランジスタが出力する電圧の振幅を、第２の論理ゲートのＭＩＳトランジスタが出力する電圧の振幅よりも小さくして、第１の論理ゲートを、第２の論理ゲートに比べて低電力で動作させることができる。
特開２０００−２２８８３３号公報 特開２００１−３３２６９５号公報
ところで、電源装置は、上述した集積回路を搭載した様々な機器に接続される。この電源装置においては、トランジスタのスレッシュホールド電圧値や抵抗値等がばらつくことにより、集積回路の動作速度が大幅に変化してしまうことを防ぐため、様々な機器に対応させて、出力電圧値を最適な値に調整することが必要となる。
しかしながら、上記の電源装置においては、該電源装置の電源を投入する毎に、出力電圧値が最適な値になるように調整しなければならず、出力電圧値を、固定された初期値から様々な機器に対応させて最適な値に調整するから、様々な機器に対応させて出力電圧値を最適な値に調整するまでに時間を要することになり、出力電圧値を高速で最適な値に立ち上げることが困難になることがあった。
さらに、上記の電源装置は、出力電圧値を、固定された初期値から様々な機器に対応させて最適な値に調整するから、出力電圧値を効率的に最適な値に立ち上げることができるものであるとは言い難かった。
この発明は、このような状況に鑑み提案されたものであって、様々な機器に対して出力電圧値を最適な値に高速かつ効率的に立ち上げることができる電源装置の制御回路、電源装置及びその制御方法を提供することを目的とする。
請求項１の発明に係る電源装置の制御回路及び請求項６の発明に係る電源装置は、複数の電圧供給ユニットを備え、複数の電圧供給ユニットの各々から初期電圧を供給した後に複数の電圧供給ユニットの各々に対して該初期電圧とは異なる必要電圧を要求する機器に対して該必要電圧を供給する電源装置の制御回路及び電源装置であって、複数の電圧供給ユニットの各々に要求される必要電圧の要求値を受信する通信部と、複数の電圧供給ユニットの各々に対応して、初期電圧の設定に用いる初期設定値をあらかじめ記憶すると共に通信部によって受信した要求値を記憶する記憶部と、を備え、複数の電圧供給ユニットの各々は、対応する初期設定値または要求値に基づいて、初期電圧または必要電圧を制御することを特徴とする。
請求項１の発明に係る電源装置の制御回路及び請求項６の発明に係る電源装置によれば、複数の電圧供給ユニットの各々に対応して、機器の必要電圧の要求値を受信する通信部と、初期電圧の設定に用いる初期設定値をあらかじめ記憶すると共に通信部によって受信した要求値を記憶する記憶部とを備え、初期設定値または要求値に基づいて、初期電圧または必要電圧を制御するから、電源を投入する毎に、機器に対応させて供給電圧を調整する場合とは異なり、記憶部が記憶する要求値に基づいて、機器が要求する必要電圧に直接立ち上げる時間を短縮することができ、機器に供給する電圧を、効率的かつ高速に必要電圧へ立ち上げることができる。
請求項１１の発明に係る電源装置の制御方法は、複数の電圧供給ユニットを備え、複数の電圧供給ユニットの各々から初期電圧を供給した後に複数の電圧供給ユニットの各々に対して該初期電圧とは異なる必要電圧を要求する機器に対して該必要電圧を供給する電源装置の制御方法であって、複数の電圧供給ユニットの各々に要求される必要電圧の要求値を受信し、複数の電圧供給ユニットの各々に対応して、初期電圧の設定に用いる初期設定値をあらかじめ記憶すると共に受信した要求値を記憶し、複数の電圧供給ユニットの各々は、対応する初期設定値または要求値に基づいて、初期電圧または必要電圧を制御することを特徴とする。
請求項１１の発明に係る電源装置の制御方法によれば、複数の電圧供給ユニットの各々に対応して、機器の必要電圧の要求値を受信し、初期電圧の設定に用いる初期設定値をあらかじめ記憶すると共に受信した要求値を記憶し、記憶された初期設定値または記憶された要求値に基づいて、初期電圧または必要電圧を制御するから、電源を投入する毎に、機器に対応させて供給電圧を調整する場合とは異なり、記憶された要求値に基づいて、機器が要求する必要電圧に直接立ち上げる時間を短縮することができ、機器に供給する電圧を、効率的かつ高速に必要電圧へ立ち上げることができる。
本発明の電源装置の制御回路、電源装置及びその制御方法によれば、機器の必要電圧の要求値を受信し、初期電圧の設定に用いる初期設定値をあらかじめ記憶すると共に受信した要求値を記憶し、記憶された初期設定値または記憶された要求値に基づいて、初期電圧または必要電圧を制御するから、電源を投入する毎に、機器に対応させて供給電圧を調整する場合とは異なり、記憶された要求値に基づいて、機器が要求する必要電圧に直接立ち上げる時間を短縮することができ、機器に供給する電圧を、効率的かつ高速に必要電圧へ立ち上げることができる。
＜実施形態＞
本発明の実施形態を、図１ないし図３を参照しつつ説明する。本実施形態の電源装置１０は、図１に図示するように、アイアイシーバスＩＩＣ（通信手段）によって、電子機器６０（外部装置）に接続されている。アイアイシーバスＩＩＣは、電源装置１０と電子機器６０との間で、各種のデータを相互に転送するものである。図示の電源装置１０は、３チャンネル（ＣＨ−１〜ＣＨ−３）の出力部を有する。電子機器６０は、単一又は複数の集積回路を搭載して構成されている。
電源装置１０は、図２に図示するように、通信制御部２０と、第１ないし第３ＤＣ−ＤＣコンバータ３０〜５０とによって構成されている。通信制御部２０は、インタフェース制御部２１と、フラッシュメモリ２２と、情報処理装置２３（例えばＭＰＵ）と、３つのレジスタＲＥＧ１〜ＲＥＧ３とを有する。なお、図中の符号１０Ａは、電源装置１０の制御回路を示す。
インタフェース制御部２１には、アイアイシーバスＩＩＣが接続されている。このアイアイシーバスＩＩＣは、図２及び図３から理解できるように、電子機器６０のインタフェース制御部６１に接続されている。電子機器６０は、図３に図示するように、リングオシレータＲＩＮＧＯＳＣ及び発振器ＯＳＣ４を備えている。リングオシレータＲＩＮＧＯＳＣ及び発振器ＯＳＣ４は、位相同期回路ＰＬＬに接続されている。この位相同期回路ＰＬＬは、周波数電圧変換回路６３に接続され、周波数電圧変換回路６３は、インタフェース制御部６１に接続されている。
さらに、インタフェース制御部２１には、図２に図示するように、レジスタＲＥＧ１、レジスタＲＥＧ２、レジスタＲＥＧ３、情報処理装置２３がそれぞれ並列に接続されている。フラッシュメモリ２２は情報処理装置２３に接続され、情報処理装置２３には、レジスタＲＥＧ１、レジスタＲＥＧ２、レジスタＲＥＧ３がそれぞれ並列に接続されている。
レジスタＲＥＧ１は、図示するように、第１ＤＣ−ＤＣコンバータ３０のＤ−ＡコンバータＤＡＣ１に接続されている。レジスタＲＥＧ２は、第２ＤＣ−ＤＣコンバータ４０のＤ−ＡコンバータＤＡＣ２に接続されている。レジスタＲＥＧ３は、第３ＤＣ−ＤＣコンバータ５０のＤ−ＡコンバータＤＡＣ３に接続されている。
第１ＤＣ−ＤＣコンバータ３０は、図示するように、メインスイッチングトランジスタＦＥＴ１と、同期側スイッチングトランジスタＦＥＴ２と、チョークコイルＬ１と、コンデンサＣ１とを有する。メインスイッチングトランジスタＦＥＴ１は、ドレインに入力端子（ＩＮ１）が接続され、直流入力電圧ＶＩＮが、入力端子（ＩＮ１）を介して印加される。直流入力電圧ＶＩＮは、メインスイッチングトランジスタＦＥＴ１に加え、図３に図示するように、入力端子（ＩＮ４）を介して通信制御部２０に印加される。メインスイッチングトランジスタＦＥＴ１のソースは、同期側スイッチングトランジスタＦＥＴ２のドレインに接続されている。同期側スイッチングトランジスタＦＥＴ２のソースは、グランドに接続されている。さらに、メインスイッチングトランジスタＦＥＴ１のソース及び同期側スイッチングトランジスタＦＥＴ２のドレインは、チョークコイルＬ１に接続されている。このチョークコイルＬ１は、出力端子（ＯＵＴ１）に接続されている。また、コンデンサＣ１は、出力端子（ＯＵＴ１）とグランドとの間に接続されている。なお、出力端子（ＯＵＴ１）は、電子機器６０に接続されている。
さらに、第１ＤＣ−ＤＣコンバータ３０は、誤差増幅器ＥＲＡ１と、Ｄ−ＡコンバータＤＡＣ１と、三角波発振器ＯＳＣ１と、ＰＷＭ比較器ＰＷＭ１とを有する。誤差増幅器ＥＲＡ１の反転入力端子は、出力端子（ＯＵＴ１）に接続されている。一方、誤差増幅器ＥＲＡ１の非反転入力端子は、Ｄ−ＡコンバータＤＡＣ１に接続されている。
三角波発振器ＯＳＣ１は、三角波信号を出力する。三角波信号は、一定の電圧値の範囲（例えば、１．０Ｖ〜２．０Ｖ）で振幅する。三角波発振器ＯＳＣ１は、例えば、ＯＰアンプ、抵抗、コンデンサ等を用いて構成される。
ＰＷＭ比較器ＰＷＭ１は、プラス側入力端子（＋）及びマイナス側入力端子（−）を有する。このプラス側入力端子（＋）は、誤差増幅器ＥＲＡ１の出力端子（Ｎ１）に接続されている。一方、マイナス側入力端子（−）は、三角波発振器ＯＳＣ１に接続されている。さらに、ＰＷＭ比較器ＰＷＭ１の出力端子（Ｑ１）は、メインスイッチングトランジスタＦＥＴ１のゲートに接続され、ＰＷＭ比較器ＰＷＭ１の反転出力端子（＊Ｑ１）は、同期側スイッチングトランジスタＦＥＴ２のゲートに接続されている。
第２ＤＣ−ＤＣコンバータ４０は、上述した第１ＤＣ−ＤＣコンバータ３０と同様に構成される。本実施形態では、前記誤差増幅器ＥＲＡ１を誤差増幅器ＥＲＡ２、前記Ｄ−ＡコンバータＤＡＣ１をＤ−ＡコンバータＤＡＣ２、前記三角波発振器ＯＳＣ１を三角波発振器ＯＳＣ２、前記ＰＷＭ比較器ＰＷＭ１をＰＷＭ比較器ＰＷＭ２、前記メインスイッチングトランジスタＦＥＴ１をメインスイッチングトランジスタＦＥＴ３、前記同期側スイッチングトランジスタＦＥＴ２を同期側スイッチングトランジスタＦＥＴ４、チョークコイルＬ１をチョークコイルＬ２、コンデンサＣ１をコンデンサＣ２にそれぞれ置き換えると、第２ＤＣ−ＤＣコンバータ４０を構成することができる。三角波発振器ＯＳＣ２は、三角波発振器ＯＳＣ１と同様に、一定の電圧値の範囲（例えば、１．０Ｖ〜２．０Ｖ）で振幅する三角波信号を出力する。
図中の符号（Ｎ２）は誤差増幅器ＥＲＡ２の出力端子、（ＩＮ２）は第２ＤＣ−ＤＣコンバータ４０の入力端子、（ＯＵＴ２）は第２ＤＣ−ＤＣコンバータ４０の出力端子、（Ｑ２）及び（＊Ｑ２）は、それぞれＰＷＭ比較器ＰＷＭ２の出力端子及び反転出力端子である。なお、出力端子（ＯＵＴ２）は、電子機器６０に接続されている。
第３ＤＣ−ＤＣコンバータ５０は、ＮＭＯＳトランジスタＦＥＴ５と、ＮＭＯＳトラジスタＦＥＴ６と、チョークコイルＬ３と、コンデンサＣ３とを有する。ＮＭＯＳトランジスタＦＥＴ５は、図示するように、ドレインに入力端子（ＩＮ３）が接続され、直流入力電圧ＶＩＮが、入力端子（ＩＮ３）を介して印加される。ＮＭＯＳトランジスタＦＥＴ５のソースは、チョークコイルＬ３に接続され、このチョークコイルＬ３は、グランドに接続されている。
ＮＭＯＳトランジスタＦＥＴ５のソースは、ＮＭＯＳトランジスタＦＥＴ６のドレインに接続されている。さらに、ＮＭＯＳトランジスタＦＥＴ６のソ−スは、出力端子（ＯＵＴ３）に接続されている。また、コンデンサＣ３は、出力端子（ＯＵＴ３）とグランドとの間に接続されている。なお、出力端子（ＯＵＴ３）は、電子機器６０に接続されている。
第３ＤＣ−ＤＣコンバータ５０は、誤差増幅器ＥＲＡ３と、Ｄ−ＡコンバータＤＡＣ３と、三角波発振器ＯＳＣ３と、ＰＷＭ比較器ＰＷＭ３とを有する。誤差増幅器ＥＲＡ３の反転入力端子は、出力端子（ＯＵＴ３）に接続されている。一方、誤差増幅器ＥＲＡ３の非反転入力端子は、Ｄ−ＡコンバータＤＡＣ３に接続されている。なお、三角波発振器ＯＳＣ３は、三角波発振器ＯＳＣ１，ＯＳＣ２と同様に、三角波信号を出力する。
ＰＷＭ比較器ＰＷＭ３のプラス側入力端子（＋）は、誤差増幅器ＥＲＡ３の出力端子（Ｎ３）に接続されている。一方、ＰＷＭ比較器ＰＷＭ３のマイナス側入力端子（−）は、三角波発振器ＯＳＣ３に接続されている。さらに、ＰＷＭ比較器ＰＷＭ３の出力端子（Ｑ３）は、ＮＭＯＳトランジスタＦＥＴ５のゲートに接続され、ＰＷＭ比較器ＰＷＭ３の反転出力端子（＊Ｑ３）は、ＮＭＯＳトランジスタＦＥＴ６のゲートに接続されている。
次に、電源装置１０の制御方法を説明する。図２に図示する電源装置１０は、電源が投入されると、インタフェース制御部２１が、リセット信号Ｓ１を、情報処理装置２３に出力する。情報処理装置２３は、リセット信号Ｓ１を受信すると、フラッシュメモリ２２にアクセスして初期データを読み出す。この初期データは、第１ＤＣ−ＤＣコンバータ３０の出力端子（ＯＵＴ１）に接続された電子機器６０に供給する電圧Ｖ１の値を、初期電圧値に設定するものであってあらかじめフラッシュメモリ２２に不揮発状態で記憶されている。ここでは、初期電圧値が、例えば、電源機器６０の定格電圧値（例えば５Ｖ）に設定されており、本発明の初期設定値に相当する。情報処理装置２３は、前記初期データに応じた電圧指令信号Ｓ２を、レジスタＲＥＧ１に出力する。フラッシュメモリ２２は、あらかじめ初期データ（初期設定値）が不揮発状態で記憶されているので、本発明の不揮発性記憶部（記憶部）に相当する。なお、初期電圧値は、電子機器６０の定格電圧値（ここでは５Ｖ）に限らず、定格電圧の許容範囲値（例えば４．５Ｖ〜５．５Ｖ）に設定してもよい。
レジスタＲＥＧ１は、電圧指令信号Ｓ２を保持した後に、該電圧指令信号Ｓ２を、第１ＤＣ−ＤＣコンバータ３０のＤ−ＡコンバータＤＡＣ１に出力する。このレジスタＲＥＧ１は、電源装置１０の電源が投入されると、前記初期データ（初期設定値）に対応する電圧指令信号Ｓ２を揮発状態で保持するから、本発明の保持部（揮発性の記憶部）に相当する。
Ｄ−ＡコンバータＤＡＣ１は、前記電圧指令信号Ｓ２に応じたアナログ信号（基準電圧）を、誤差増幅器ＥＲＡ１の非反転入力端子に出力する。誤差増幅器ＥＲＡ１の反転入力端子には、図示するように、前記電圧Ｖ１が帰還される。誤差増幅器ＥＲＡ１は、帰還された電圧Ｖ１と基準電圧とを比較し、誤差出力電圧を、ＰＷＭ比較器ＰＷＭ１のプラス側入力端子（＋）に出力する。
ＰＷＭ比較器ＰＷＭ１のマイナス側入力端子（−）には、三角波発振器ＯＳＣ１によって、三角波信号が入力される。ＰＷＭ比較器ＰＷＭ１は、前記誤差出力電圧と三角波信号の電圧値とを比較する。
誤差出力電圧の値が、三角波信号の電圧値よりも大きいときは、ＰＷＭ比較器ＰＷＭ１が、ハイレベルのＰＷＭ信号を、出力端子（Ｑ１）から出力する。このとき、ＰＷＭ比較器ＰＷＭ１は、ローレベルの反転ＰＷＭ信号を、反転出力端子（＊Ｑ１）から出力する。一方、誤差出力電圧の値が、三角波信号の電圧値よりも小さいときは、ＰＷＭ比較器ＰＷＭ１が、ローレベルのＰＷＭ信号を、出力端子（Ｑ１）から出力する。このとき、ＰＷＭ比較器ＰＷＭ１は、ハイレベルの反転ＰＷＭ信号を、反転出力端子（＊Ｑ１）から出力する。
ＰＷＭ信号は、メインスイッチングトランジスタＦＥＴ１のゲートに入力される。メインスイッチングトランジスタＦＥＴ１は、ＰＷＭ信号が、ハイレベルのときにオン状態になり、ローレベルのときにオフ状態になる。反転ＰＷＭ信号は、同期側スイッチングトランジスタＦＥＴ２のゲートに入力される。同期側スイッチングトランジスタＦＥＴ２は、反転ＰＷＭ信号が、ローレベルのときにオフ状態になり、ハイレベルのときにオン状態になる。ＰＷＭ信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転ＰＷＭ信号がローレベルとハイレベルとの間で繰り返し変化することにより、電圧Ｖ１が、初期電圧値（ここでは５Ｖ）を有するように制御されて、出力端子（ＯＵＴ１）を介して電子機器６０に供給される。なお、第１ＤＣ−ＤＣコンバータ３０は、帰還電圧Ｖ１と電圧指令信号Ｓ２に応じたアナログ信号（基準電圧）とを比較し、前記スイッチングトランジスタＦＥＴ１，ＦＥＴ２をオン・オフ状態にして、電圧Ｖ１の値を初期電圧値に制御するから、本発明の電圧制御部に相当する。
電子機器６０に搭載された集積回路においては、上述したように、トランジスタのスレッシュホールド電圧値や抵抗値等がばらつくことがあり、集積回路に最適な電圧値が、前記スレッシュホールド電圧値や抵抗値等によって異なる。電子機器６０は、以下に説明するように、電圧Ｖ１の値が最適な電圧値（例えば４．８Ｖ、本発明の必要電圧の要求値に相当する。）になるように、電圧調整信号Ｓ１４（図３参照。）を、インタフェース制御部２１に出力する。
図３に図示するように、位相同期回路ＰＬＬには、リングオシレータＲＩＮＧＯＳＣによって周波数信号Ｓ１１が入力されるとともに、発振器ＯＳＣ４によって基準周波数信号Ｓ１２が入力される。リングオシレータＲＩＮＧＯＳＣは、例えば、インバータを奇数段に亘って接続してループ状にした回路を有する。周波数信号Ｓ１１の周期は、インバータの接続段数と該インバータの遅延時間との積によって定まる。この遅延時間は、前記スレッシュホールド電圧値や抵抗値等のばらつきによって変化するため、周波数信号Ｓ１１の周期も、前記スレッシュホールド電圧値や抵抗値等のばらつきによって変化する。位相同期回路ＰＬＬは、周波数信号Ｓ１１と基準周波数信号Ｓ１２とを比較し、出力信号Ｓ１３を出力する。この出力信号Ｓ１３は、基準周波数信号Ｓ１２と周波数信号Ｓ１１との差に応じた信号である。出力信号Ｓ１３は、周波数電圧変換回路６３に入力される。周波数電圧変換回路６３は、出力信号Ｓ１３に応じた電圧調整信号Ｓ１４を出力する。電圧調整信号Ｓ１４は、インタフェース制御部６１を介し、アイアイシーバスＩＩＣによって必要に応じて電源装置１０のインタフェース制御部２１に送信される。この電圧調整信号Ｓ１４は、前記基準周波数信号Ｓ１２と前記周波数信号Ｓ１１との差を解消するように電圧Ｖ１を制御し、第１ＤＣ−ＤＣコンバータ３０は、電子機器６０に、最適な電圧Ｖ１（ここでは、電圧値が４．８Ｖ）を供給する。なお、インタフェース制御部２１は、前記電圧Ｖ１を最適な電圧値に設定する電圧調整信号Ｓ１４を受信するから、本発明の通信部に相当する。
インタフェース制御部２１は、図２に図示するように、電圧調整信号Ｓ１４を、レジスタＲＥＧ１及び情報処理装置２３に出力する。レジスタＲＥＧ１は、前記電圧指令信号Ｓ２に代えて電圧調整信号Ｓ１４を保持した後に、該電圧調整信号Ｓ１４を、第１ＤＣ−ＤＣコンバータ３０のＤＡＣ１に出力する。レジスタＲＥＧ１は、電源装置１０が電圧Ｖ１を電子機器６０に供給するときに、インタフェース制御部２１が受信した電圧調整信号Ｓ１４を揮発状態で保持するから、本発明の保持部に相当する。一方、情報処理装置２３は、前記初期データ（初期設定値）に代えて、電圧調整信号Ｓ１４に対応した電圧調整データ（受信電圧値）を、フラッシュメモリ２２に書き込む。なお、フラッシュメモリ２２は、情報処理装置２３によって、インタフェース制御部２１が受信した電圧調整信号Ｓ１４に対応した電圧調整データ（受信電圧値）が書き込まれるから、本発明の記憶部に相当する。
Ｄ−ＡコンバータＤＡＣ１は、前記電圧調整信号Ｓ１４に応じたアナログ電圧信号（基準電圧）を、誤差増幅器ＥＲＡ１の非反転入力端子に出力する。誤差増幅器ＥＲＡ１は、図２から理解できるように、帰還された電圧Ｖ１と基準電圧とを比較し、誤差出力電圧を、ＰＷＭ比較器ＰＷＭ１のプラス側入力端子（＋）に出力する。
ＰＷＭ比較器ＰＷＭ１は、上述した制御方法と同様に、ＰＷＭ信号及び反転ＰＷＭ信号を、メインスイッチングトランジスタＦＥＴ１のゲート及び同期側スイッチングトランジスタＦＥＴ２のゲートにそれぞれ出力する。そして、上述した制御方法と同様に、ＰＷＭ信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転ＰＷＭ信号がローレベルとハイレベルとの間で繰り返し変化することにより、電圧Ｖ１が、最適な電圧値（４．８Ｖ）を有するように制御されて、出力端子（ＯＵＴ１）を介して電子機器６０に供給される。なお、第１ＤＣ−ＤＣコンバータ３０は、帰還電圧Ｖ１と電圧調整信号Ｓ１４に応じたアナログ信号（基準電圧）とを比較し、前記スイッチングトランジスタＦＥＴ１，ＦＥＴ２をオン・オフ状態にして、電圧Ｖ１の値を最適な電圧値に制御するから、本発明の電圧制御部に相当する。
また、情報処理装置２３は、前記リセット信号Ｓ１を受信すると、電圧Ｖ２の初期データを、フラッシュメモリ２２にアクセスして読み出す。その後、情報処理装置２３は、電圧指令信号Ｓ３を、レジスタＲＥＧ２に出力する。この電圧指令信号Ｓ３は、第２ＤＣ−ＤＣコンバータ４０の出力端子（ＯＵＴ２）に接続された電子機器６０に供給する電圧Ｖ２の値を、初期電圧値に設定するために用いられる。ここでは、初期電圧値が、電子機器６０の定格電圧値（例えば２．５Ｖ）に設定される。
レジスタＲＥＧ２は、電圧指令信号Ｓ３を保持した後に、該電圧指令信号Ｓ３を、第２ＤＣ−ＤＣコンバータ４０のＤ−ＡコンバータＤＡＣ２に出力する。このレジスタＲＥＧ２は、初期データ（初期設定値）に対応する電圧指令信号Ｓ３を揮発状態で保持するから、本発明の保持部（揮発性の記憶部）に相当する。
Ｄ−ＡコンバータＤＡＣ２は、前記電圧指令信号Ｓ３に応じたアナログ電圧信号（基準電圧）を、誤差増幅器ＥＲＡ２の非反転入力端子に出力する。誤差増幅器ＥＲＡ２の反転入力端子には、図示するように、前記電圧Ｖ２が帰還される。誤差増幅器ＥＲＡ２は、帰還された電圧Ｖ２と基準電圧とを比較し、誤差出力電圧を、ＰＷＭ比較器ＰＷＭ２のプラス側入力端子（＋）に出力する。
ＰＷＭ比較器ＰＷＭ２のマイナス側入力端子（−）には、三角波発振器ＯＳＣ２によって、三角波信号が入力される。ＰＷＭ比較器ＰＷＭ２は、上述したＰＷＭ比較器ＰＷＭ１と同様に、ＰＷＭ信号及び反転ＰＷＭ信号を、メインスイッチングトランジスタＦＥＴ３のゲート及び同期側スイッチングトランジスタＦＥＴ４のゲートにそれぞれ出力する。そして、上述した電圧Ｖ１を制御する方法と同様に、ＰＷＭ信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転ＰＷＭ信号がローレベルとハイレベルとの間で繰り返し変化することにより、電圧Ｖ２が、初期電圧値（ここでは２．５Ｖ）を有するように制御されて、出力端子（ＯＵＴ２）を介して電子機器６０に供給される。なお、第２ＤＣ−ＤＣコンバータ４０は、帰還電圧Ｖ２と電圧指令信号Ｓ３に応じたアナログ信号（基準電圧）とを比較し、前記スイッチングトランジスタＦＥＴ３，ＦＥＴ４をオン・オフ状態にして、電圧Ｖ２の値を初期電圧値に制御するから、本発明の電圧制御部に相当する。
第２ＤＣ−ＤＣコンバータ４０によって電子機器６０に供給される電圧Ｖ２の値は、電子機器６０のトランジスタのスレッシュホールド電圧値や抵抗値等がばらつくことにより、最適な電圧値（例えば２．７Ｖ）ではないことがある。この場合には、図３に例示したものと同様に、電子機器６０が、アイアイシーバスＩＩＣによって、電圧調整信号Ｓ１５（図２参照。）を、インタフェース制御部２１に出力する。この電圧調整信号Ｓ１５は、第２ＤＣ−ＤＣコンバータ４０が、電子機器６０に、最適な電圧Ｖ２（ここでは、電圧値が２．７Ｖ）を供給するために用いられる。
インタフェース制御部２１は、電圧調整信号Ｓ１５を、レジスタＲＥＧ２及び情報処理装置２３に出力する。レジスタＲＥＧ２は、前記電圧指令信号Ｓ３に代えて電圧調整信号Ｓ１５を保持した後に、該電圧調整信号Ｓ１５を、第２ＤＣ−ＤＣコンバータ４０のＤＡＣ２に出力する。レジスタＲＥＧ２は、電源装置１０が電圧Ｖ２を電子機器６０に供給するときに、インタフェース制御部２１が受信した電圧調整信号Ｓ１５を揮発状態で保持するから、本発明の保持部に相当する。一方、情報処理装置２３は、前記初期データ（初期設定値）に代えて、電圧調整信号Ｓ１５に対応した電圧調整データ（受信電圧値）を、フラッシュメモリ２２に書き込む。
Ｄ−ＡコンバータＤＡＣ２は、前記電圧調整信号Ｓ１５に応じたアナログ電圧信号（基準電圧）を、誤差増幅器ＥＲＡ２の非反転入力端子に出力する。誤差増幅器ＥＲＡ２は、帰還された電圧Ｖ２と基準電圧とを比較し、誤差出力電圧を、ＰＷＭ比較器ＰＷＭ２のプラス側入力端子（＋）に出力する。
ＰＷＭ比較器ＰＷＭ２のマイナス側入力端子（−）には、三角波発振器ＯＳＣ２によって、三角波信号が入力される。ＰＷＭ比較器ＰＷＭ２は、ＰＷＭ信号及び反転ＰＷＭ信号を、メインスイッチングトランジスタＦＥＴ３のゲート及び同期側スイッチングトランジスタＦＥＴ４のゲートにそれぞれ出力する。そして、上述した制御方法と同様に、ＰＷＭ信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転ＰＷＭ信号がローレベルとハイレベルとの間で繰り返し変化することにより、電圧Ｖ２が、最適な電圧値（２．７Ｖ）を有するように制御されて、出力端子（ＯＵＴ２）を介して電子機器６０に供給される。なお、第２ＤＣ−ＤＣコンバータ４０は、帰還電圧Ｖ２と電圧調整信号Ｓ１５に応じたアナログ信号（基準電圧）とを比較し、前記スイッチングトランジスタＦＥＴ３，ＦＥＴ４をオン・オフ状態にして、電圧Ｖ２の値を最適な電圧値に制御するから、本発明の電圧制御部に相当する。
さらに、情報処理装置２３は、前記リセット信号Ｓ１を受信すると、負の電圧Ｖ３の初期データを、フラッシュメモリ２２にアクセスして読み出す。その後、情報処理装置２３は、電圧指令信号Ｓ４を、レジスタＲＥＧ３に出力する。この電圧指令信号Ｓ４は、第３ＤＣ−ＤＣコンバータ５０の出力端子（ＯＵＴ３）に接続された電子機器６０に供給する負の電圧Ｖ３の値を、初期電圧値に設定するために用いられる。ここでは、初期電圧値が、電子機器６０の定格電圧値（例えば、−２．５Ｖ）に設定される。
レジスタＲＥＧ３は、電圧指令信号Ｓ４を保持した後に、該電圧指令信号Ｓ４を、第３ＤＣ−ＤＣコンバータ５０のＤ−ＡコンバータＤＡＣ３に出力する。このレジスタＲＥＧ３は、初期データ（初期設定値）に対応する電圧指令信号Ｓ４を揮発状態で保持するから、本発明の保持部（揮発性の記憶部）に相当する。
Ｄ−ＡコンバータＤＡＣ３は、前記電圧指令信号Ｓ４に応じたアナログ電圧信号（基準電圧）を、誤差増幅器ＥＲＡ３の非反転入力端子に出力する。誤差増幅器ＥＲＡ３の反転入力端子には、図示するように、前記電圧Ｖ３が帰還される。誤差増幅器ＥＲＡ３は、帰還された電圧Ｖ３と基準電圧とを比較し、誤差出力電圧を、ＰＷＭ比較器ＰＷＭ３のプラス側入力端子（＋）に出力する。
ＰＷＭ比較器ＰＷＭ３のマイナス側入力端子（−）には、三角波発振器ＯＳＣ３によって、三角波信号が入力される。ＰＷＭ比較器ＰＷＭ３は、上述したＰＷＭ比較器ＰＷＭ１，２と同様に、ＰＷＭ信号及び反転ＰＷＭ信号を、ＮＭＯＳトランジスタＦＥＴ５のゲート及びＮＭＯＳトランジスタＦＥＴ６のゲートにそれぞれ出力する。そして、ＰＷＭ信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転ＰＷＭ信号がローレベルとハイレベルとの間で繰り返し変化することにより、電圧Ｖ３が、初期電圧値（ここでは、−２．５Ｖ）を有するように制御されて、出力端子（ＯＵＴ３）を介して電子機器６０に供給される。なお、第３ＤＣ−ＤＣコンバータ５０は、帰還電圧Ｖ３と電圧指令信号Ｓ４に応じたアナログ信号（基準電圧）とを比較し、前記ＮＭＯＳトランジスタＦＥＴ５，６をオン・オフ状態にして、電圧Ｖ３の値を初期電圧値に制御するから、本発明の電圧制御部に相当する。
第３ＤＣ−ＤＣコンバータ５０によって電子機器６０に供給される電圧Ｖ３の値（ここでは、−２．５Ｖ）が、最適な値（例えば、−２．９Ｖ）ではないときは、図３に図示したものと同様に、電子機器６０が、アイアイシーバスＩＩＣによって、電圧調整信号Ｓ１６（図２参照。）を、インタフェース制御部２１に出力する。この電圧調整信号Ｓ１６は、第３ＤＣ−ＤＣコンバータ５０が、電子機器６０に、最適な電圧Ｖ３（ここでは、電圧値が、−２．９Ｖ）を供給するために用いられる。
インタフェース制御部２１は、電圧調整信号Ｓ１６を、レジスタＲＥＧ３及び情報処理装置２３に出力する。レジスタＲＥＧ３は、前記電圧指令信号Ｓ４に代えて電圧調整信号Ｓ１６を保持した後に、該電圧調整信号Ｓ１６を、第３ＤＣ−ＤＣコンバータ５０のＤＡＣ３に出力する。レジスタＲＥＧ３は、電源装置１０が電圧Ｖ３を電子機器６０に供給するときに、インタフェース制御部２１が受信した電圧調整信号Ｓ１６を揮発状態で保持するから、本発明の保持部に相当する。一方、情報処理装置２３は、前記初期データ（初期設定値）に代えて、電圧調整信号Ｓ１６に対応した電圧調整データ（受信電圧値）を、フラッシュメモリ２２に書き込む。
Ｄ−ＡコンバータＤＡＣ３は、前記電圧調整信号Ｓ１６に応じたアナログ電圧信号（基準電圧）を、誤差増幅器ＥＲＡ３の非反転入力端子に出力する。誤差増幅器ＥＲＡ３は、帰還された電圧Ｖ３と基準電圧とを比較し、誤差出力電圧を、ＰＷＭ比較器ＰＷＭ３のプラス側入力端子（＋）に出力する。
ＰＷＭ比較器ＰＷＭ３は、ＰＷＭ信号及び反転ＰＷＭ信号を、ＭＯＳトランジスタＦＥＴ５のゲート及びＮＭＯＳトランジスタＦＥＴ６のゲートにそれぞれ出力する。そして、上述した制御方法と同様に、ＰＷＭ信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転ＰＷＭ信号がローレベルとハイレベルとの間で繰り返し変化することにより、電圧Ｖ３が、最適な電圧値（−２．９Ｖ）を有するように制御されて、出力端子（ＯＵＴ３）を介して電子機器６０に供給される。なお、第３ＤＣ−ＤＣコンバータ５０は、帰還電圧Ｖ３と電圧調整信号Ｓ１６に応じたアナログ信号（基準電圧）とを比較し、前記ＮＭＯＳトランジスタＦＥＴ５，６をオン・オフ状態にして、電圧Ｖ３の値を最適な電圧値に制御するから、本発明の電圧制御部に相当する。
本実施形態の電源装置１０は、電源を遮断した場合であっても、各電圧調整信号Ｓ１４〜Ｓ１６に対応した電圧調整データ（受信電圧値）が、それぞれフラッシュメモリ２２（不揮発性記憶部）に書き込まれている。この電源装置１０においては、前記電圧調整データ（受信電圧値）がフラッシュメモリ２２に書き込まれた状態で、電源が投入されると、第１ないし第３ＤＣ−ＤＣコンバータ３０〜５０が、前記帰還電圧Ｖ１〜Ｖ３の値と各信号Ｓ１４〜Ｓ１６（受信電圧値）とを比較した結果に基づいて、電圧Ｖ１〜Ｖ３を制御する。そして、電圧Ｖ１等の値が、電子機器６０に最適な電圧値ではないときは、電源回路１０が、電子機器６０が出力した電圧調整信号（受信電圧値）を用い、電圧Ｖ１〜Ｖ３の値を、最適な電圧値になるように制御する。
＜本実施形態の効果＞
本実施形態の電源装置の制御回路１０Ａ及び電源装置１０においては、インタフェース制御部２１には、電圧調整信号Ｓ１４〜Ｓ１６が入力され、フラッシュメモリ２２には、電圧Ｖ１〜Ｖ３の値を初期電圧値に設定する初期データ（初期設定値）があらかじめ記憶されていると共に、各信号Ｓ１４〜Ｓ１６に対応した電子機器６０に最適な電圧値が記憶され、前記初期設定値または前記最適な電圧値に基づいて、電圧Ｖ１〜Ｖ３が、調整されて電子機器６０に供給される。これによって、電源装置１０の電源を投入すると、この電源装置１０は、フラッシュメモリ２２に記憶された初期設定値に基づいて、電圧Ｖ１〜Ｖ３を初期電圧値に立ち上げることができると共に、電子機器６０に最適な電圧値を、フラッシュメモリ２２に記憶することができる。そして、電源装置１０の電源を遮断した場合であっても、再度電源を投入すると、電源装置１０は、フラッシュメモリ２２に記憶された最適な電圧値（初期設定値）に基づいて、電圧Ｖ１〜Ｖ３を、電子機器６０に最適な電圧値へ立ち上げることができる。したがって、この電源装置１０は、電源を投入する毎に、電子機器６０に対応させて電圧Ｖ１〜Ｖ３を調整する場合とは異なり、フラッシュメモリ２２に記憶された最適な電圧値に基づいて、電圧Ｖ１〜Ｖ３の値を、電子機器６０に最適な電圧値に立ち上げる時間を短縮し、電圧Ｖ１〜Ｖ３の値を、効率的かつ高速に最適な電圧値へ立ち上げる。
また、本実施形態の電源装置１０の制御方法によれば、電圧調整信号Ｓ１４〜Ｓ１６が入力され、電圧Ｖ１〜Ｖ３の値を初期電圧値に設定する初期データ（初期設定値）があらかじめ記憶されていると共に、各信号Ｓ１４〜Ｓ１６に対応した電子機器６０に最適な電圧値が記憶され、前記初期設定値または前記最適な電圧値に基づいて、電圧Ｖ１〜Ｖ３が、調整されて電子機器６０に供給される。これによって、この電源装置１０の制御方法においては、電源装置１０の電源を投入すると、初期設定値に基づいて、電圧Ｖ１〜Ｖ３を初期電圧値に立ち上げることができると共に、電子機器６０に最適な電圧値を、記憶することができる。そして、この電源装置１０の制御方法においては、電源装置１０の電源を遮断した場合であっても、再度電源を投入すると、記憶された最適な電圧値（初期設定値）に基づいて、電圧Ｖ１〜Ｖ３を、電子機器６０に最適な電圧値へ立ち上げることができる。したがって、この電源装置１０の制御方法においては、電源を投入する毎に、電子機器６０に対応させて電圧Ｖ１〜Ｖ３を調整する場合とは異なり、前記最適な電圧値に基づいて、電圧Ｖ１〜Ｖ３の値を、電子機器６０に最適な電圧値に立ち上げる時間を短縮することができ、電圧Ｖ１〜Ｖ３の値を、効率的かつ高速に最適な電圧値へ立ち上げることができる。
本実施形態の電源装置の制御回路１０Ａ及び電源装置１０においては、フラッシュメモリ２２及びレジスタＲＥＧ１〜ＲＥＧ３を備え、電源装置１０の電源を投入したときに、レジスタＲＥＧ１〜ＲＥＧ３が、情報処理装置２３によってフラッシュメモリ２２から読み出された初期データ（初期設定値）を保持すると共に、該レジスタＲＥＧ１〜ＲＥＧ３は、電源装置１０が電圧Ｖ１等を電子機器６０に供給しているときに、各電圧調整信号Ｓ１４〜Ｓ１６に対応した電子機器６０に最適な電圧値を保持する。これによって、電源装置１０の電源を投入したときには、レジスタＲＥＧ１〜ＲＥＧ３に保持された初期データ（初期設定値）に基づいて、電源装置１０が、直ちに電圧Ｖ１等の値を初期電圧値に立ち上げることができる状態に設定することができると共に、電源装置１０が電圧Ｖ１等を電子機器６０に供給しているときには、レジスタＲＥＧ１〜ＲＥＧ３に保持された電子機器６０に最適な電圧値に基づいて、電源装置１０が、電圧Ｖ１等の値を最適な電圧値に立ち上げることができる状態に設定することができる。
また、本実施形態の電源装置１０の制御方法によれば、電源装置１０の電源を投入したときに、不揮発状態で記憶した初期データ（初期設定値）を読み出して該初期設定値を揮発状態で記憶すると共に、電源装置１０が電圧Ｖ１等を電子機器６０に供給しているときに、各電圧調整信号Ｓ１４〜Ｓ１６に対応した電子機器６０に最適な電圧値を揮発状態で記憶する。これによって、電源装置１０の電源を投入したときには、揮発状態で記憶された初期設定値に基づいて、電源装置１０が、直ちに電圧Ｖ１等の値を初期電圧に立ち上げることができる状態に設定することができると共に、電源装置１０が電圧Ｖ１等を電子機器６０の供給しているときには、揮発状態で記憶された電子機器６０に最適な電圧値に基づいて、電源装置１０が、電圧Ｖ１等の値を最適な電圧値に立ち上げることができる状態に設定することができる。
本実施形態の電源装置の制御回路１０Ａ及び電源装置１０においては、第１ないし第３ＤＣ−ＤＣコンバータ３０〜５０が、レジスタＲＥＧ１〜ＲＥＧ３に保持された初期データ（初期設定値）または電子機器６０に最適な電圧値に基づいて、電圧Ｖ１〜Ｖ３を、調整して電子機器６０に供給する。これによって、電源装置１０の電源を投入する毎に、電圧Ｖ１〜Ｖ３の値を個別に初期電圧値に調整する必要がなく、初期設定値に基づいて、第１ないし第３ＤＣ−ＤＣコンバータ３０〜５０が、電圧Ｖ１〜Ｖ３を、効率的に電子機器６０へ供給することができる。加えて、電源装置の制御回路１０Ａ及び電源装置１０は、電源装置１０が電圧Ｖ１〜Ｖ３を電子機器６０に供給しているときには、電子機器６０に対応させて電圧Ｖ１〜Ｖ３の値を個別に調整する必要がなく、前記レジスタＲＥＧ１等に保持された電子機器６０に最適な電圧値に基づいて、第１ないし第３ＤＣ−ＤＣコンバータ３０〜５０が、前記電圧Ｖ１〜Ｖ３を、効率的かつ高速に最適な電圧へ立ち上げることができる。
また、本実施形態の電源装置１０の制御方法によれば、揮発状態で記憶する初期データ（初期設定値）または揮発状態で記憶する電子機器６０に最適な電圧値に基づいて、電圧Ｖ１〜Ｖ３を、調整して電子機器６０に供給する。これによって、電源装置１０の電源を投入する毎に、電圧Ｖ１〜Ｖ３の値を個別に初期電圧値に調整する必要がなく、初期設定値に基づいて、電圧Ｖ１〜Ｖ３を、効率的に電子機器６０へ供給することができる。加えて、電源装置１０の制御方法により、電源装置１０が電圧Ｖ１〜Ｖ３を電子機器６０に供給しているときには、電子機器６０に対応させて電圧Ｖ１〜Ｖ３の値を個別に調整する必要がなく、揮発状態で記憶された電子機器６０に最適な電圧値に基づいて、前記電圧Ｖ１〜Ｖ３を、効率的かつ高速に最適な電圧へ立ち上げることができる。
本実施形態の電源装置の制御回路１０Ａ及び電源装置１０においては、レジスタＲＥＧ１〜ＲＥＧ３は、電源装置１０が電圧Ｖ１〜Ｖ３を電子機器６０に供給しているときに、初期データ（初期設定値）に代えて、電子機器６０に最適な電圧値を保持する。これによって、電源装置１０が電圧Ｖ１〜Ｖ３を電子機器６０に供給しているときには、レジスタＲＥＧ１〜ＲＥＧ３に保持された電子機器６０に最適な電圧値に基づいて、電源装置１０が、電圧Ｖ１〜Ｖ３を、効率的かつ高速に最適な電圧へ立ち上げることができる状態に設定することができる。
また、本実施形態の電源装置１０の制御方法によれば、電源装置１０が電圧Ｖ１〜Ｖ３を電子機器６０に供給しているときには、初期データ（初期設定値）に代えて、電子機器６０に最適な電圧値を不揮発状態で記憶するから、該不揮発状態で記憶された最適な電圧値に基づいて、電圧Ｖ１〜Ｖ３を、効率的かつ高速に最適な電圧へ立ち上げることができる状態に設定することができる。
本実施形態の電源装置の制御回路１０Ａ及び電源装置１０においては、フラッシュメモリ２２には、情報処理装置２３によって、初期データ（初期設定値）に代えて、電圧調整信号Ｓ１４〜Ｓ１６に対応した電圧調整データ（受信電圧値）が書き込まれる。これによって、電圧Ｖ１〜Ｖ３の値が最適な電圧値となる電圧調整データ（受信電圧値）を、フラッシュメモリ２２（不揮発性記憶部）に消失させることなく記憶することができる。
また、電源装置１０の制御方法によれば、あらかじめ不揮発状態で記憶された初期データ（初期設定値）に代えて電圧調整データ（受信電圧値）が不揮発状態で記憶されるから、電圧Ｖ１〜Ｖ３の値が最適な電圧値となる電圧調整データ（受信電圧値）を、不揮発状態を保って消失させることなく記憶することができる。
本実施形態の電源装置の制御回路１０Ａ及び電源装置１０においては、フラッシュメモリ２２（不揮発性記憶部）は、電圧調整データ（受信電圧値）を記憶するから、電源を遮断した場合であっても、電圧調整データ（受信電圧値）を、不揮発状態を保って消失させることなく記憶することができる。
本実施形態の電源装置１０の制御方法によれば、電圧調整データ（受信電圧値）を不揮発状態で記憶するから、電圧調整データ（受信電圧値）を、不揮発状態を保って消失させることなく記憶することができる。
本実施形態の電源装置の制御回路１０Ａ及び電源装置１０においては、インタフェース制御部２１が、電圧調整信号Ｓ１４〜Ｓ１６を、レジスタＲＥＧ１〜ＲＥＧ３及び情報処理装置２３に出力し、電圧調整信号Ｓ１４〜Ｓ１６（電圧調整データ）を、レジスタＲＥＧ１〜ＲＥＧ３（揮発性記憶部）に保持すると共に、前記信号Ｓ１４〜Ｓ１６に対応した電圧調整データ（受信電圧値）を、フラッシュメモリ２２（不揮発性記憶部）に記憶する。これによって、電圧調整データをレジスタＲＥＧ１等に保持する状態と受信電圧値をフラッシュメモリ２２に記憶する状態とを並行して設定することができ、電圧調整データと受信電圧値とを順番にレジスタＲＥＧ１等とフラッシュメモリ２２とに保持・記憶する場合に比べて、電源装置１０の動作効率を向上させることができる。
また、電源装置１０の制御方法によれば、電圧調整データを揮発状態で保持すると共に受信電圧値を不揮発状態で記憶するから、電圧調整データを揮発状態で保持する状態と受信電圧値を不揮発状態で記憶する状態とを並行して設定することができ、電圧調整データと受信電圧値とを順番に揮発状態と不揮発状態とで保持・記憶する場合に比べて、電源装置１０の動作効率を向上させることができる。
本発明は、上述した実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において構成の一部を適宜変更して実施することができる。上述した実施形態の電源装置の制御回路１０Ａ及び電源装置１０においては、電圧調整信号Ｓ１４〜Ｓ１６（電圧調整データ）を、レジスタＲＥＧ１〜ＲＥＧ３（揮発性記憶部）に保持すると共に、電圧調整信号Ｓ１４〜Ｓ１６に対応した受信電圧値を、フラッシュメモリ２２（不揮発性記憶部）に記憶するが、前記電圧調整信号Ｓ１４〜Ｓ１６（電圧調整データ）を、レジスタＲＥＧ１〜ＲＥＧ３（揮発性記憶部）に保持してから、前記受信電圧値を、フラッシュメモリ２２（不揮発性記憶部）に記憶してもよい。これによって、レジスタＲＥＧ１〜ＲＥＧ３に保持された電圧調整データに基づいて、電源装置１０が、電圧Ｖ１〜Ｖ３を、効率的かつ高速に電子機器６０に最適な電圧へ立ち上げることができる状態に設定した後に、前記受信電圧値を消失させずにフラッシュメモリ２２に記憶することができ、電圧Ｖ１等を電子機器６０に最適な電圧へ立ち上げることができる状態を、優先して設定しながら、前記受信電圧値を、フラッシュメモリ２２に記憶することができる。
また、上述した電源装置１０の制御方法に代えて、前記電圧調整信号Ｓ１４〜Ｓ１６（電圧調整データ）を、揮発状態で保持してから、前記受信電圧値を、不揮発状態で記憶するようにすれば、揮発状態で保持された電圧調整データに基づいて、電圧Ｖ１〜Ｖ３を、効率的かつ高速に電子機器６０に最適な電圧へ立ち上げることができる状態に設定した後に、前記受信電圧値を消失させずに記憶することができ、電圧Ｖ１等を電子機器６０に最適な電圧へ立ち上げることができる状態を、優先して設定しながら、前記受信電圧値を記憶することができる。
また、上述した実施形態においては、図１に図示したように、電源装置１０が、３チャンネル（ＣＨ−１〜ＣＨ−３）の出力部を有するが、電源装置は、４チャンネル以上の出力部を有するものであってもよい。さらに、フラッシュメモリ２２は、初期データ（初期設定値）に加えて、電源装置１０の制御プログラムが記憶されたものであってもよい。なお、上述した実施形態の電源装置１０の制御回路１０Ａは、単一の半導体チップ又は複数の半導体チップにより構成してもよい。また、電源装置１０を、単一の半導体チップ又は複数の半導体チップにより構成してもよい。また、電源装置１０及びその制御回路１０Ａを、モジュールとして構成してもよい。さらに、電子機器を、制御回路及びＤＣ−ＤＣコンバータを備える電源装置を用いるものとしてもよい。
本発明の技術思想により背景技術における課題を解決するための手段を、以下に列記する。
（付記１） 初期電圧を供給した後に該初期電圧とは異なる必要電圧を要求する機器に対して該必要電圧を供給する電源装置の制御回路であって、
前記必要電圧の要求値を受信する通信部と、
前記初期電圧の設定に用いる初期設定値をあらかじめ記憶すると共に前記通信部によって受信した前記要求値を記憶する記憶部と、を備え、
前記初期設定値または前記要求値に基づいて、前記初期電圧または前記必要電圧を制御することを特徴とする電源装置の制御回路。
（付記２） 前記記憶部は、少なくとも前記初期設定値をあらかじめ記憶した不揮発性記憶部と、前記初期設定値及び前記要求値を保持する保持部と、を備え、前記保持部は、前記電源装置の起動時に前記不揮発性記憶部から読み出した前記初期設定値を保持すると共に、前記電源装置の動作時に前記通信部によって受信した前記要求値を保持することを特徴とする付記１に記載の電源装置の制御回路。
（付記３） 前記保持部に保持する前記初期設定値または前記要求値に基づいて前記初期電圧または前記必要電圧を制御する電圧制御部を備えることを特徴とする付記２に記載の電源装置の制御回路。
（付記４） 前記保持部は、前記電源装置の動作時に、前記初期設定値に代えて前記要求値を保持することを特徴とする付記２に記載の電源装置の制御回路。
（付記５） 前記不揮発性記憶部は、前記要求値を記憶することを特徴とする付記２に記載の電源装置の制御回路。
（付記６） 前記不揮発性記憶部は、あらかじめ記憶した前記初期設定値に代えて前記要求値を記憶することを特徴とする付記５に記載の電源装置の制御回路。
（付記７） 前記要求値は、前記通信部によって受信された後に、前記保持部に保持されると共に前記不揮発性記憶部に記憶されることを特徴とする付記５に記載の電源装置の制御回路。
（付記８） 前記要求値は、前記通信部によって受信された後に、前記保持部に保持されてから前記不揮発性記憶部に記憶されることを特徴とする付記５に記載の電源装置の制御回路。
（付記９） 初期電圧を供給した後に該初期電圧とは異なる必要電圧を要求する機器に対して該必要電圧を供給する電源装置であって、
前記必要電圧の要求値を受信する通信部と、
前記初期電圧の設定に用いる初期設定値をあらかじめ記憶すると共に前記通信部によって受信した前記要求値を記憶する記憶部と、を備え、
前記初期設定値または前記要求値に基づいて、前記初期電圧または前記必要電圧を制御することを特徴とする電源装置。
（付記１０） 前記記憶部は、少なくとも前記初期設定値をあらかじめ記憶した不揮発性記憶部と、前記初期設定値及び前記要求値を保持する保持部と、を備え、前記保持部は、前記電源装置の起動時に前記不揮発性記憶部から読み出した前記初期設定値を保持すると共に、前記電源装置の動作時に前記通信部によって受信した前記要求値を保持することを特徴とする付記９に記載の電源装置。
（付記１１） 前記保持部に保持する前記初期設定値または前記要求値に基づいて前記初期電圧または前記必要電圧を制御する電圧制御部を備えることを特徴とする付記１０に記載の電源装置。
（付記１２） 前記保持部は、前記電源装置の動作時に、前記初期設定値に代えて前記要求値を保持することを特徴とする付記１０に記載の電源装置。
（付記１３） 前記不揮発性記憶部は、前記要求値を記憶することを特徴とする付記１０に記載の電源装置。
（付記１４） 前記不揮発性記憶部は、あらかじめ記憶した前記初期設定値に代えて前記要求値を記憶することを特徴とする付記１３に記載の電源装置。
（付記１５） 前記要求値は、前記通信部によって受信された後に、前記保持部に保持されると共に前記不揮発性記憶部に記憶されることを特徴とする付記１３に記載の電源装置。
（付記１６） 前記要求値は、前記通信部によって受信された後に、前記保持部に保持されてから前記不揮発性記憶部に記憶されることを特徴とする付記１３に記載の電源装置。
（付記１７） 初期電圧を供給した後に該初期電圧とは異なる必要電圧を要求する機器に対して該必要電圧を供給する電源装置の制御方法であって、
前記必要電圧の要求値を受信し、
前記初期電圧の設定に用いる初期設定値をあらかじめ記憶すると共に前記受信した前記要求値を記憶し、
前記初期設定値または前記要求値に基づいて、前記初期電圧または前記必要電圧を制御することを特徴とする電源装置の制御方法。
（付記１８） 少なくとも前記初期設定値をあらかじめ不揮発状態で記憶し、前記初期設定値及び前記要求値を揮発状態で保持し、前記電源装置の起動時には、前記不揮発状態で記憶した前記初期設定値を読み出して該初期設定値を前記揮発状態で保持すると共に、前記電源装置の動作時には、前記受信した前記要求値を前記揮発状態で保持することを特徴とする付記１７に記載の電源装置の制御方法。
（付記１９） 前記要求値を前記不揮発状態で記憶することを特徴とする付記１８に記載の電源装置の制御方法。
（付記２０） あらかじめ前記不揮発状態で記憶した前記初期設定値に代えて前記要求値を前記不揮発状態で記憶することを特徴とする付記１９に記載の電源装置の制御方法。
本発明の実施形態に係る電源装置と電子機器との接続状態を表すブロック図である。 電子機器に接続された電源装置の回路構成図である。 同電源装置に接続された電子機器の概略構成図である。
１０ 電源装置
１０Ａ 電源装置の制御回路
２１ インタフェース制御部（通信部）
２２ フラッシュメモリ（不揮発性記憶部）
３０，４０，５０ ＤＣ−ＤＣコンバータ（電圧制御部）
６０ 電子機器
ＲＥＧ１〜ＲＥＧ３ レジスタ（保持部）

Claims (12)

  1. 複数の電圧供給ユニットを備え、前記複数の電圧供給ユニットの各々から初期電圧を供給した後に前記複数の電圧供給ユニットの各々に対して該初期電圧とは異なる必要電圧を要求する機器に対して該必要電圧を供給する電源装置の制御回路であって、
    前記複数の電圧供給ユニットの各々に要求される前記必要電圧の要求値を受信する通信部と、
    前記複数の電圧供給ユニットの各々に対応して、前記初期電圧の設定に用いる初期設定値をあらかじめ記憶すると共に前記通信部によって受信した前記要求値を記憶する記憶部と、を備え、
    前記複数の電圧供給ユニットの各々は、対応する前記初期設定値または前記要求値に基づいて、前記初期電圧または前記必要電圧を制御することを特徴とする電源装置の制御回路。
  2. 前記記憶部は、少なくとも前記初期設定値をあらかじめ記憶した不揮発性記憶部と、前記初期設定値及び前記要求値を保持する保持部と、を備え、前記保持部は、前記電源装置の起動時に前記不揮発性記憶部から読み出した前記初期設定値を保持すると共に、前記電源装置の動作時に前記通信部によって受信した前記要求値を保持することを特徴とする請求項１に記載の電源装置の制御回路。
  3. 前記保持部に保持する前記初期設定値または前記要求値に基づいて前記初期電圧または前記必要電圧を制御する電圧制御部を備えることを特徴とする請求項２に記載の電源装置の制御回路。
  4. 前記保持部は、前記電源装置の動作時に、前記初期設定値に代えて前記要求値を保持することを特徴とする請求項２に記載の電源装置の制御回路。
  5. 前記不揮発性記憶部は、前記通信部によって受信され前記保持部により保持された前記要求値を記憶し、その後の前記電源装置の起動時に読み出す前記初期設定値とすることを特徴とする請求項２に記載の電源装置の制御回路。
  6. 複数の電圧供給ユニットを備え、前記複数の電圧供給ユニットの各々から初期電圧を供給した後に前記複数の電圧供給ユニットの各々に対して該初期電圧とは異なる必要電圧を要求する機器に対して該必要電圧を供給する電源装置であって、
    前記複数の電圧供給ユニットの各々に要求される前記必要電圧の要求値を受信する通信部と、
    前記複数の電圧供給ユニットの各々に対応して、前記初期電圧の設定に用いる初期設定値をあらかじめ記憶すると共に前記通信部によって受信した前記要求値を記憶する記憶部と、を備え、
    前記複数の電圧供給ユニットの各々は、対応する前記初期設定値または前記要求値に基づいて、前記初期電圧または前記必要電圧を制御することを特徴とする電源装置。
  7. 前記記憶部は、少なくとも前記初期設定値をあらかじめ記憶した不揮発性記憶部と、前記初期設定値及び前記要求値を保持する保持部と、を備え、前記保持部は、前記電源装置の起動時に前記不揮発性記憶部から読み出した前記初期設定値を保持すると共に、前記電源装置の動作時に前記通信部によって受信した前記要求値を保持することを特徴とする請求項６に記載の電源装置。
  8. 前記保持部に保持する前記初期設定値または前記要求値に基づいて前記初期電圧または前記必要電圧を制御する電圧制御部を備えることを特徴とする請求項７に記載の電源装置。
  9. 前記保持部は、前記電源装置の動作時に、前記初期設定値に代えて前記要求値を保持することを特徴とする請求項７に記載の電源装置。
  10. 前記不揮発性記憶部は、前記通信部によって受信され前記保持部により保持された前記要求値を記憶し、その後の前記電源装置の起動時に読み出す前記初期設定値とすることを特徴とする請求項７に記載の電源装置。
  11. 複数の電圧供給ユニットを備え、前記複数の電圧供給ユニットの各々から初期電圧を供給した後に前記複数の電圧供給ユニットの各々に対して該初期電圧とは異なる必要電圧を要求する機器に対して該必要電圧を供給する電源装置の制御方法であって、
    前記複数の電圧供給ユニットの各々に要求される前記必要電圧の要求値を受信し、
    前記複数の電圧供給ユニットの各々に対応して、前記初期電圧の設定に用いる初期設定値をあらかじめ記憶すると共に前記受信した前記要求値を記憶し、
    前記複数の電圧供給ユニットの各々は、対応する前記初期設定値または前記要求値に基づいて、前記初期電圧または前記必要電圧を制御することを特徴とする電源装置の制御方法。
  12. 少なくとも前記初期設定値をあらかじめ不揮発状態で記憶し、前記初期設定値及び前記要求値を揮発状態で保持し、前記電源装置の起動時には、前記不揮発状態で記憶した前記初期設定値を読み出して該初期設定値を前記揮発状態で保持すると共に、前記電源装置の動作時には、前記受信した前記要求値を前記揮発状態で保持することを特徴とする請求項１１に記載の電源装置の制御方法。
JP2006047819A 2006-02-24 2006-02-24 電源装置の制御回路、電源装置及びその制御方法 Expired - Fee Related JP4771828B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006047819A JP4771828B2 (ja) 2006-02-24 2006-02-24 電源装置の制御回路、電源装置及びその制御方法
TW095118227A TWI349414B (en) 2006-02-24 2006-05-23 Control circuit for power supply device, power supply device, and control method thereof
US11/447,022 US20070201294A1 (en) 2006-02-24 2006-06-06 Control circuit for power supply device, power supply device, and control method thereof
CN2006100875032A CN101026335B (zh) 2006-02-24 2006-06-13 电源装置控制电路、电源装置及其控制方法
KR1020060054291A KR100963549B1 (ko) 2006-02-24 2006-06-16 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006047819A JP4771828B2 (ja) 2006-02-24 2006-02-24 電源装置の制御回路、電源装置及びその制御方法

Publications (2)

Publication Number Publication Date
JP2007228743A JP2007228743A (ja) 2007-09-06
JP4771828B2 true JP4771828B2 (ja) 2011-09-14

Family

ID=38443812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006047819A Expired - Fee Related JP4771828B2 (ja) 2006-02-24 2006-02-24 電源装置の制御回路、電源装置及びその制御方法

Country Status (5)

Country Link
US (1) US20070201294A1 (ja)
JP (1) JP4771828B2 (ja)
KR (1) KR100963549B1 (ja)
CN (1) CN101026335B (ja)
TW (1) TWI349414B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5267055B2 (ja) * 2008-10-31 2013-08-21 富士通株式会社 電源電圧出力回路
TWI412216B (zh) * 2009-09-02 2013-10-11 Delta Electronics Inc 交錯式脈波寬度調變控制之電力模組系統及其操作方法
CN102130573B (zh) * 2010-01-13 2013-03-27 台达电子工业股份有限公司 具关机保护的多组输出降压型转换装置
US8797813B2 (en) * 2011-05-17 2014-08-05 Maxlinear, Inc. Method and apparatus for memory power and/or area reduction
KR20130017335A (ko) * 2011-08-10 2013-02-20 삼성전자주식회사 싱크 기기, 소스 기기 및 그 제어 방법
WO2013146154A1 (en) * 2012-03-29 2013-10-03 Semiconductor Energy Laboratory Co., Ltd. Power supply control device
KR101961424B1 (ko) 2012-10-26 2019-03-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN103902000A (zh) * 2012-12-29 2014-07-02 鸿富锦精密工业（深圳）有限公司 电源时序电路
KR102192590B1 (ko) * 2014-02-04 2020-12-18 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US9912325B2 (en) * 2015-04-10 2018-03-06 Drexel University Power supply voltage detection and power delivery circuit
US11216323B2 (en) * 2015-09-16 2022-01-04 Samsung Electronics Co., Ltd. Solid state memory system with low power error correction mechanism and method of operation thereof
US10248147B2 (en) 2015-11-17 2019-04-02 Motorola Mobility Llc Power supply with variable configurable current limit
JP7194597B2 (ja) * 2019-01-16 2022-12-22 リンナイ株式会社 電源装置
TWI819959B (zh) * 2023-02-02 2023-10-21 群光電子股份有限公司 控制裝置、控制訊號產生方法以及電壓轉換裝置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577897B2 (ja) * 1986-10-31 1997-02-05 日本テキサス・インスツルメンツ 株式会社 定電圧電源回路
JPH02151264A (ja) * 1988-11-29 1990-06-11 Toshiba Corp スイッチング電源装置
US5218704A (en) * 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
US5721648A (en) * 1992-04-10 1998-02-24 Seagate Technology, Inc. Multirate digital control system for use with a system having a linear transfer function, such as a head positioning system in a magnetic disc drive
US5537360A (en) * 1994-09-16 1996-07-16 Dallas Semiconductor Corporation Programmable power supply systems and methods providing a write protected memory having multiple interface capability
JP3508384B2 (ja) * 1996-04-05 2004-03-22 ソニー株式会社 バッテリ充電装置及び方法、並びにバッテリパック
US6459175B1 (en) * 1997-11-17 2002-10-01 Patrick H. Potega Universal power supply
US6229432B1 (en) * 1997-10-30 2001-05-08 Duane Patrick Fridley Intelligent transceiver module particularly suited for power line control systems
JP4124873B2 (ja) * 1997-12-17 2008-07-23 キヤノン株式会社 電力制御システム
AU3875100A (en) * 1999-03-11 2000-09-28 Power Circuit Innovations, Inc. A networkable power controller
US6651178B1 (en) * 2000-02-29 2003-11-18 3Com Corporation Communication module having power supply requirement identification
US6693571B2 (en) * 2000-05-10 2004-02-17 Cirrus Logic, Inc. Modulation of a digital input signal using a digital signal modulator and signal splitting
GB0103837D0 (en) * 2001-02-16 2001-04-04 Nallatech Ltd Programmable power supply for field programmable gate array modules
US7203852B2 (en) * 2001-06-29 2007-04-10 Intel Corporation System and process for making power readily available to newly added computers
JP4038134B2 (ja) * 2003-02-05 2008-01-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 電源制御装置及び情報処理装置
US7240225B2 (en) * 2003-11-10 2007-07-03 Dell Products L.P. System and method for throttling power in one or more information handling systems
US7017063B2 (en) * 2004-03-05 2006-03-21 Lattice Semiconductor Corporation Systems and methods for controlling voltage regulator module power supplies
US7327612B2 (en) * 2005-01-31 2008-02-05 Hewlett-Packard Development Company, L.P. Method and apparatus for providing the proper voltage to a memory
US7467306B2 (en) * 2005-03-08 2008-12-16 Hewlett-Packard Development Company, L.P. Methods and systems for allocating power to an electronic device
US7274175B2 (en) * 2005-08-03 2007-09-25 Mihai-Costin Manolescu Multiple output power supply that configures itself to multiple loads
US7461274B2 (en) * 2005-08-23 2008-12-02 International Business Machines Corporation Method for maximizing server utilization in a resource constrained environment

Also Published As

Publication number Publication date
US20070201294A1 (en) 2007-08-30
CN101026335A (zh) 2007-08-29
CN101026335B (zh) 2011-11-23
JP2007228743A (ja) 2007-09-06
TWI349414B (en) 2011-09-21
KR20070088232A (ko) 2007-08-29
TW200733530A (en) 2007-09-01
KR100963549B1 (ko) 2010-06-15

Similar Documents

Publication Publication Date Title
JP4771828B2 (ja) 電源装置の制御回路、電源装置及びその制御方法
US7579902B2 (en) Charge pump for generation of multiple output-voltage levels
JP4823604B2 (ja) ソフトスタート回路、電源装置、電気機器
TWI652564B (zh) 用以穩定一供應電壓之裝置及方法
EP1690331B1 (en) Power circuit and method of rising output voltage of power circuit
KR101579838B1 (ko) 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템
US9948186B2 (en) Master-slave digital voltage regulators
JP5640562B2 (ja) 多出力電源装置
US20140354258A1 (en) Supply voltage circuit
JP2009296852A (ja) 電源装置
US7525369B2 (en) Semiconductor circuit apparatus with voltage boost
JP6406947B2 (ja) 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法
US11545899B2 (en) Semiconductor device, system, and control method
US20200409442A1 (en) Power supply circuit and power supply voltage supply method
JP5529178B2 (ja) 電源接続装置
JP2010206382A (ja) 電源シーケンス回路
JP2008131763A (ja) 電圧生成回路、それを用いたスイッチングレギュレータの制御回路ならびに電子機器
US20120218031A1 (en) Method for controlling the supply voltage for an integrated circuit and an apparatus with a voltage regulation module and an integrated circuit
JP4328084B2 (ja) 昇圧制御回路
JP2007336744A (ja) 電源回路および電源供給装置
JP2010045944A (ja) 電源装置
US7902911B2 (en) Booster circuit
US20100013446A1 (en) method for controlling the supply voltage for an integrated circuit and an apparatus with a voltage regulation module and an integrated circuit
US20050283631A1 (en) System and method for performing power sequencing
KR20150112586A (ko) 시스템-온-칩용 범용 전원 장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4771828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees