KR20070088232A - 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법 - Google Patents

전원 장치의 제어 회로, 전원 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR20070088232A
KR20070088232A KR1020060054291A KR20060054291A KR20070088232A KR 20070088232 A KR20070088232 A KR 20070088232A KR 1020060054291 A KR1020060054291 A KR 1020060054291A KR 20060054291 A KR20060054291 A KR 20060054291A KR 20070088232 A KR20070088232 A KR 20070088232A
Authority
KR
South Korea
Prior art keywords
voltage
value
power supply
initial
supply device
Prior art date
Application number
KR1020060054291A
Other languages
English (en)
Other versions
KR100963549B1 (ko
Inventor
히데키요 오자와
도루 나카무라
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070088232A publication Critical patent/KR20070088232A/ko
Application granted granted Critical
Publication of KR100963549B1 publication Critical patent/KR100963549B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

본 발명은 여러 가지 기기에 대하여 출력 전압치를 최적의 값으로 고속이고 또 효율적으로 올릴 수 있는 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법을 제공하는 것을 과제로 한다.
초기 전압을 공급한 후에 상기 초기 전압과는 다른 필요 전압을 요구하는 기기(60)에 대하여 필요 전압(V1∼V3)을 공급하는 전원 장치의 제어 회로(10A)로서, 필요 전압(V1) 등의 요구치를 수신하는 통신부(21)와, 초기 전압의 설정에 이용하는 초기 설정치를 미리 기억하는 동시에 통신부(21)에 의해서 수신한 요구치를 기억하는 기억부(22), 레지스터(REG1∼REG3)를 구비하여, 초기 설정치 또는 요구치에 기초하여 초기 전압 또는 필요 전압(V1∼V3)을 제어한다.

Description

전원 장치의 제어 회로, 전원 장치 및 그 제어 방법{CONTROL CIRCUIT FOR POWER SUPPLY DEVICE, POWER SUPPLY DEVICE, AND CONTROL METHOD THEROF}
도 1은 본 발명의 실시형태에 따른 전원 장치와 전자 기기와의 접속 상태를 나타내는 블록도이다.
도 2는 전자 기기에 접속된 전원 장치의 회로 구성도이다.
도 3은 동 전원 장치에 접속된 전자 기기의 개략 구성도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 전원 장치
10A : 전원 장치의 제어 회로
21 : 인터페이스 제어부(통신부)
22 : 플래시 메모리(불휘발성 기억부)
30, 40, 50 : DC-DC 컨버터(전압 제어부)
60 : 전자 기기
REG1∼REG3 : 레지스터(유지부)
본 발명은 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법에 관한 것이다.
일반적으로, 집적 회로(예컨대, LSI, IC)는 제조 프로세스의 변동에 의해, 그 집적 회로를 구성하는 트랜지스터의 임계 전압치나 저항치 등이 소정의 값으로 되지 않고서 변동되는 경우가 있다. 또한, 집적 회로는 사용 환경(예컨대 주위 온도)의 차이에 의해, 트랜지스터의 임계 전압치나 저항치 등이 소정의 값에 도달하지 않은 상태에서도 변동되는 경우가 있다. 집적 회로는 트랜지스터의 임계 전압치나 저항치 등의 차이에 따라서 지연 시간이 다르기 때문에, 동작 속도가 변화되어 버리는 경우가 있다. 그래서, 동작 속도가 대폭 변화되어 버리는 것을 막기 위해서, 전원 장치에 의해, 집적 회로에는, 임계 전압치나 저항치 등을 고려하여, 최적의 전압이 인가된다.
특허문헌 1 및 특허문헌 2에는 전원 장치에 의해서 제어되는 전자 기기 및 집적 회로가 기재되어 있다. 특허문헌 1에 기재된 전자 기기는, 외부 전원에 의해서 부속 배터리를 충전하여, 상기 배터리의 충전 전력에 의해서 시스템 기기를 작동시키고 있으며, 전원 장치(전원부)에 의해서, 시스템 기기의 작동 전력과 배터리의 충전 전력과의 총합이 거의 일정치가 되도록 전력을 공급하는 것이다. 이 전자 기기에 따르면, 전원 장치의 제어부는 상기 전원 장치가 공급하는 전력(전류)을 감시하여, 전자 기기에 접속되는 시스템 기기에 공급하는 전력 및 상기 부속 배터리에 공급하는 전력이 조정됨으로써, 전력을 낭비하지 않고서 소비할 수 있다.
또한, 특허문헌 2에 기재된 집적 회로는, 상대적으로 전위차(potential difference)가 작은 제1의 전위조(a first set of potential)를 동작 전원으로 하는 제1의 논리 게이트와, 상대적으로 전위차가 큰 제2의 전위 조를 동작 전원으로 하는 제2의 논리 게이트를 가지며, MIS 트랜지스터에서 기준 전위는 제1 및 제2의 논리 게이트에 공통으로 할당된다. 이 집적 회로에 따르면, 제2의 논리 게이트의 MIS 트랜지스터가 출력하는 전압의 진폭을, 제1의 논리 게이트의 MIS 트랜지스터가 출력하는 전압의 진폭보다도 크게 하여, 제2의 논리 게이트를 제1의 논리 게이트에 비해서 고속으로 동작시킬 수 있다. 또한, 각 논리 게이트의 소비 전력이 MIS 트랜지스터의 출력 전압의 진폭의 2승(square)에 비례하므로, 이 집적 회로에 있어서는, 제1의 논리 게이트의 MIS 트랜지스터가 출력하는 전압의 진폭을 제2의 논리 게이트의 MIS 트랜지스터가 출력하는 전압의 진폭보다도 작게 하여, 제1의 논리 게이트를 제2의 논리 게이트에 비해서 낮은 전력으로 동작시킬 수 있다.
<특허문헌 1>
일본 특허 공개 2000-228833호 공보
<특허문헌 2>
일본 특허 공개 2001-332695호 공보
그런데, 전원 장치는 상술한 집적 회로를 탑재한 여러 가지 기기에 접속된다. 이 전원 장치에 있어서는, 트랜지스터의 임계 전압치이나 저항치 등이 변동됨으로써, 집적 회로의 동작 속도가 대폭 변화되어 버리는 것을 막기 위해서, 여러 가지 기기에 대응시켜, 출력 전압치를 최적의 값으로 조정할 필요가 생긴다.
그러나, 상기한 전원 장치에 있어서는, 상기 전원 장치에 전원을 투입할 때마다 출력 전압치가 최적의 값으로 되도록 조정해야만 하여, 출력 전압치를 고정된 초기치(initial setting)에서 여러 가지 기기에 대응시켜 최적의 값(optimum level)으로 조정하기 때문에, 여러 가지 기기에 대응시켜 출력 전압치를 최적의 값으로 조정할 때까지 시간이 필요하게 되어, 출력 전압치를 고속으로 최적의 값으로 올리기 어렵게 되는 경우가 있었다.
또한, 상기한 전원 장치는, 출력 전압치를 고정된 초기치에서 여러 가지 기기에 대응시켜 최적의 값으로 조정하므로, 출력 전압치를 효율적으로 최적의 값으로 올릴 수 있는 것이라고는 말하기 어려웠다.
본 발명은, 이러한 상황에 감안하여 제안된 것으로, 여러 가지 기기에 대하여 출력 전압치를 최적의 값으로 고속으로 또 효율적으로 올릴 수 있는 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 전원 장치의 제어 회로 및 전원 장치는, 초기 전압을 공급한 후에 상기 초기 전압과는 다를 필요 전압을 요구하는 기기에 대하여 상기 필요 전압을 공급하는 전원 장치의 제어 회로 및 전원 장치로서, 상기 필요 전압의 요구치를 수신하는 통신부와, 상기 초기 전압의 설정에 이용하는 초기 설정치를 미리 기억하는 동시에 상기 통신부에 의해서 수신한 상기 요구치를 기억하는 기억부를 구비하고, 상기 초기 설정치 또는 상기 요구치에 기초하여, 상기 초기 전압 또는 상기 필요 전압을 제어하는 것을 특징으로 한다.
본 발명에 따른 전원 장치의 제어 회로 및 전원 장치에 의하면, 기기의 필요 전압의 요구치를 수신하는 통신부와, 초기 전압의 설정에 이용하는 초기 설정치를 미리 기억하는 동시에 통신부에 의해서 수신한 요구치를 기억하는 기억부를 구비하고, 초기 설정치 또는 요구치에 기초하여, 초기 전압 또는 필요 전압을 제어하기 때문에, 전원을 투입할 때마다 기기에 대응시켜 공급 전압을 조정하는 경우와는 달리, 기억부가 기억하는 요구치에 기초하여, 기기가 요구하는 필요 전압으로 직접 올리는 시간을 단축할 수 있어, 기기에 공급하는 전압을 효율적이고 또 고속으로 필요 전압으로 올릴 수 있다.
본 발명에 따른 전원 장치의 제어 방법은, 초기 전압을 공급한 후에 상기 초기 전압과는 다른 필요 전압을 요구하는 기기에 대하여 상기 필요 전압을 공급하는 전원 장치의 제어 방법으로서, 상기 필요 전압의 요구치를 수신하여, 상기 초기 전압의 설정에 이용하는 초기 설정치를 미리 기억하는 동시에 상기 수신한 상기 요구치를 기억하여, 상기 초기 설정치 또는 상기 요구치에 기초하여, 상기 초기 전압 또는 상기 필요 전압을 제어하는 것을 특징으로 한다.
본 발명에 따른 전원 장치의 제어 방법에 의하면, 기기의 필요 전압의 요구치를 수신하여, 초기 전압의 설정에 이용하는 초기 설정치를 미리 기억하는 동시에 수신한 요구치를 기억하고, 기억된 초기 설정치 또는 기억된 요구치에 기초하여, 초기 전압 또는 필요 전압을 제어하기 때문에, 전원을 투입할 때마다 기기에 대응시켜 공급 전압을 조정하는 경우와는 달리, 기억된 요구치에 기초하여, 기기가 요구하는 필요 전압으로 직접 올리는 시간을 단축할 수 있어, 기기에 공급하는 전압 을 효율적으로 또 고속으로 필요 전압으로 올릴 수 있다.
<실시형태>
본 발명의 실시형태를, 도 1 내지 도 3을 참조하면서 설명한다. 본 실시형태의 전원 장치(10)는 도 1에 도시하는 것과 같이, 아이 아이씨 버스(IIC)(통신 수단)에 의해서, 전자 기기(60)(외부 장치)에 접속되어 있다. 아이 아이씨 버스(IIC)는 전원 장치(10)와 전자 기기(60) 사이에서 각종 데이터를 서로 전송하는 것이다. 도시한 전원 장치(10)는 3 채널(CH-1∼CH-3)의 출력부를 갖는다. 전자 기기(60)는 단일 또는 복수의 집적 회로를 탑재하여 구성되어 있다.
전원 장치(10)는 도 2에 도시하는 것과 같이, 통신 제어부(20)와, 제1 내지 제3 DC-DC 컨버터(30∼50)에 의해 구성되어 있다. 통신 제어부(20)는 인터페이스 제어부(21)와, 플래시 메모리(22)와, 정보 처리 장치(23)(예컨대 MPU)와, 3개의 레지스터(REG1∼REG3)를 갖는다. 한편, 도면 중의 부호 10A는 전원 장치(10)의 제어 회로를 나타낸다.
인터페이스 제어부(21)에는 아이 아이씨 버스(IIC)가 접속되어 있다. 이 아이 아이씨 버스(IIC)는 도 2 및 도 3으로부터 이해할 수 있는 것과 같이, 전자 기기(60)의 인터페이스 제어부(61)에 접속되어 있다. 전자 기기(60)는 도 3에 도시하는 것과 같이, 링 오실레이터(RINGOSC) 및 발진기(OSC4)를 갖추고 있다. 링 오실레이터(RINGOSC) 및 발진기(OSC4)는 위상 동기 회로(PLL)에 접속되어 있다. 이 위상 동기 회로(PLL)는 주파수 전압 변환 회로(63)에 접속되고, 주파수 전압 변환 회로(63)는 인터페이스 제어부(61)에 접속되어 있다.
또한, 인터페이스 제어부(21)에는 도 2에 도시하는 것과 같이, 레지스터(REG1), 레지스터(REG2), 레지스터(REG3), 정보 처리 장치(23)가 각각 병렬로 접속되어 있다. 플래시 메모리(22)는 정보 처리 장치(23)에 접속되고, 정보 처리 장치(23)에는 레지스터(REG1), 레지스터(REG2), 레지스터(REG3)가 각각 병렬로 접속되어 있다.
레지스터(REG1)는 도시하는 것과 같이, 제1 DC-DC 컨버터(30)의 D-A 컨버터(DAC1)에 접속되어 있다. 레지스터(REG2)는 제2 DC-DC 컨버터(40)의 D-A 컨버터(DAC2)에 접속되어 있다. 레지스터(REG3)는 제3 DC-DC 컨버터(50)의 D-A 컨버터(DAC3)에 접속되어 있다.
제1 DC-DC 컨버터(30)는 도시하는 것과 같이, 메인 스위칭 트랜지스터(FET1)와, 동기측 스위칭 트랜지스터(FET2)와, 쵸크 코일(L1)과, 콘덴서(C1)를 갖는다. 메인 스위칭 트랜지스터(FET1)는 드레인에 입력 단자(INl)가 접속되어, 직류 입력 전압(VIN)이 입력 단자(IN1)를 통해 인가된다. 직류 입력 전압(VIN)은 메인 스위칭 트랜지스터(FET1)에 더하여, 도 3에 도시하는 것과 같이, 입력 단자(IN4)를 통해 통신 제어부(20)에 인가된다. 메인 스위칭 트랜지스터(FET1)의 소스는 동기측 스위칭 트랜지스터(FET2)의 드레인에 접속되어 있다. 동기측 스위칭 트랜지스터(FET2)의 소스는 그라운드에 접속되어 있다. 또한, 메인 스위칭 트랜지스터(FET1)의 소스 및 동기측 스위칭 트랜지스터(FET2)의 드레인은 쵸크 코일(L1)에 접속되어 있다. 이 쵸크 코일(L1)은 출력 단자(OUT1)에 접속되어 있다. 또한, 콘덴서(C1)는 출력 단자(OUT1)와 그라운드 사이에 접속되어 있다. 한편, 출력 단 자(OUT1)는 전자 기기(60)에 접속되어 있다.
또한, 제1 DC-DC 컨버터(30)는 오차 증폭기(ERA1)와, D-A 컨버터(DAC1)와, 삼각파 발진기(OSC1)와, PWM 비교기(PWM1)를 갖는다. 오차 증폭기(ERA1)의 반전 입력 단자는 출력 단자(OUT1)에 접속되어 있다. 한편, 오차 증폭기(ERA1)의 비반전 입력 단자는 D-A 컨버터(DAC1)에 접속되어 있다.
삼각파 발진기(OSC1)는 삼각파 신호를 출력한다. 삼각파 신호는 일정한 전압치의 범위(예컨대, 1.0 V∼2.0 V)에서 진폭한다. 삼각파 발진기(OSC1)는 예컨대, OP 앰프, 저항, 콘덴서 등을 이용하여 구성된다.
PWM 비교기(PWM1)는 플러스측 입력 단자(+) 및 마이너스측 입력 단자(-)를 갖는다. 이 플러스측 입력 단자(+)는 오차 증폭기(ERA1)의 출력 단자(N1)에 접속되어 있다. 한편, 마이너스측 입력 단자(-)는 삼각파 발진기(OSC1)에 접속되어 있다. 또한, PWM 비교기(PWM1)의 출력 단자(Q1)는 메인 스위칭 트랜지스터(FET1)의 게이트에 접속되고, PWM 비교기(PWM1)의 반전 출력 단자(*Q1)는 동기측 스위칭 트랜지스터(FET2)의 게이트에 접속되어 있다.
제2 DC-DC 컨버터(40)는 상술한 제1 DC-DC 컨버터(30)와 같은 식으로 구성된다. 본 실시형태에서는, 상기 오차 증폭기(ERA1)를 오차 증폭기(ERA2), 상기 D-A 컨버터(DAC1)를 D-A 컨버터(DAC2), 상기 삼각파 발진기(OSC1)를 삼각파 발진기(OSC2), 상기 PWM 비교기(PWM1)를 PWM 비교기(PWM2), 상기 메인 스위칭 트랜지스터(FET1)를 메인 스위칭 트랜지스터(FET3), 상기 동기측 스위칭 트랜지스터(FET2)를 동기측 스위칭 트랜지스터(FET4), 쵸크 코일(L1)을 쵸크 코일(L2), 콘 덴서(C1)를 콘덴서(C2)로 각각 치환하면, 제2 DC-DC 컨버터(40)를 구성할 수 있다. 삼각파 발진기(OSC2)는 삼각파 발진기(OSC1)와 마찬가지로, 일정한 전압치의 범위(예컨대, 1.0 V∼2.0 V)에서 진폭하는 삼각파 신호를 출력한다.
도면 중의 부호(N2)는 오차 증폭기(ERA2)의 출력 단자, (IN2)는 제2 DC-DC 컨버터(40)의 입력 단자, (OUT2)는 제2 DC-DC 컨버터(40)의 출력 단자, (Q2) 및 (*Q2)는 각각 PWM 비교기(PWM2)의 출력 단자 및 반전 출력 단자이다. 한편, 출력 단자(OUT2)는 전자 기기(60)에 접속되어 있다.
제3 DC-DC 컨버터(50)는 NMOS 트랜지스터(FET5)와, NMOS 트랜지스터(FET6)와, 쵸크 코일(L3)과, 콘덴서(C3)를 갖는다. NMOS 트랜지스터(FET5)는 도시하는 것과 같이, 드레인에 입력 단자(IN3)가 접속되어, 직류 입력 전압(VIN)이 입력 단자(IN3)를 통해 인가된다. NMOS 트랜지스터(FET5)의 소스는 쵸크 코일(L3)에 접속되고, 이 쵸크 코일(L3)은 그라운드에 접속되고 있다.
NMOS 트랜지스터(FET5)의 소스는 NMOS 트랜지스터(FET6)의 드레인에 접속되어 있다. 또한, NMOS 트랜지스터(FET6)의 소스는 출력 단자(OUT3)에 접속되어 있다. 또한, 콘덴서(C3)는 출력 단자(OUT3)와 그라운드 사이에 접속되어 있다. 한편, 출력 단자(OUT3)는 전자 기기(60)에 접속되어 있다.
제3 DC-DC 컨버터(50)는 오차 증폭기(ERA3)와, D-A 컨버터(DAC3)와, 삼각파 발진기(OSC3)와, PWM 비교기(PWM3)를 갖는다. 오차 증폭기(ERA3)의 반전 입력 단자는 출력 단자(OUT3)에 접속되어 있다. 한편, 오차 증폭기(ERA3)의 비반전 입력 단자는 D-A 컨버터(DAC3)에 접속되어 있다. 한편, 삼각파 발진기(OSC3)는 삼각파 발진기(OSC1, OSC2)와 마찬가지로, 삼각파 신호를 출력한다.
PWM 비교기(PWM3)의 플러스측 입력 단자(+)는 오차 증폭기(ERA3)의 출력 단자(N3)에 접속되어 있다. 한편, PWM 비교기(PWM3)의 마이너스측 입력 단자(-)는 삼각파 발진기(OSC3)에 접속되어 있다. 또한, PWM 비교기(PWM3)의 출력 단자(Q3)는 NMOS 트랜지스터(FET5)의 게이트에 접속되고, PWM 비교기(PWM3)의 반전 출력 단자(*Q3)는 NMOS 트랜지스터(FET6)의 게이트에 접속되어 있다.
이어서, 전원 장치(10)의 제어 방법을 설명한다. 도 2에 도시하는 전원 장치(10)는, 전원이 투입되면, 인터페이스 제어부(21)가 리셋 신호(S1)를 정보 처리 장치(23)에 출력한다. 정보 처리 장치(23)는 리셋 신호(S1)를 수신하면, 플래시 메모리(22)에 액세스하여 초기 데이터를 독출한다. 이 초기 데이터는 제1 DC-DC 컨버터(30)의 출력 단자(OUT1)에 접속된 전자 기기(60)에 공급하는 전압(V1)의 값을 초기 전압치로 설정하는 것으로 미리 플래시 메모리(22)에 불휘발 상태(nonvolatile mode)로 기억되어 있다. 여기서는, 초기 전압치는 예컨대, 전원 기기(60)의 정격 전압치(예컨대 5 V)로 설정되어 있으며, 본 발명의 초기 설정치에 해당한다. 정보 처리 장치(23)는 상기 초기 데이터에 따른 전압 지령 신호(S2)를 레지스터(REG1)에 출력한다. 플래시 메모리(22)는 미리 초기 데이터(초기 설정치)가 불휘발 상태로 기억되어 있기 때문에, 본 발명의 불휘발성 기억부(기억부)에 해당한다. 한편, 초기 전압치는 전자 기기(60)의 정격 전압치(여기서는 5 V)에 한정되지 않고, 정격 전압의 허용 범위치(예컨대 4.5 V∼5.5 V)로 설정될 수도 있다.
레지스터(REG1)는 전압 지령 신호(S2)를 유지한 후에, 상기 전압 지령 신 호(S2)를 제1 DC-DC 컨버터(30)의 D-A 컨버터(DAC1)에 출력한다. 이 레지스터(REG1)는 전원 장치(10)의 전원이 투입되면, 상기 초기 데이터(초기 설정치)에 대응하는 전압 지령 신호(S2)를 휘발 상태로 유지하기 때문에, 본 발명의 유지부(휘발성의 기억부)에 해당한다.
D-A 컨버터(DAC1)는 상기 전압 지령 신호(S2)에 따른 아날로그 신호(기준 전압)를 오차 증폭기(ERAl)의 비반전 입력 단자에 출력한다. 오차 증폭기(ERA1)의 반전 입력 단자에는 도시하는 것과 같이, 상기 전압(V1)이 귀환된다. 오차 증폭기(ERA1)는 귀환된 전압(V1)과 기준 전압을 비교하여, 오차 출력 전압을 PWM 비교기(PWM1)의 플러스측 입력 단자(+)에 출력한다.
PWM 비교기(PWM1)의 마이너스측 입력 단자(-)에는 삼각파 발진기(OSC1)에 의해서 삼각파 신호가 입력된다. PWM 비교기(PWM1)는 상기 오차 출력 전압과 삼각파 신호의 전압치를 비교한다.
오차 출력 전압의 값이 삼각파 신호의 전압치보다도 클 때는, PWM 비교기(PWM1)가 하이 레벨의 PWM 신호를 출력 단자(Q1)로부터 출력한다. 이 때, PWM 비교기(PWM1)는 로우 레벨의 반전 PWM 신호를 반전 출력 단자(*Q1)로부터 출력한다. 한편, 오차 출력 전압의 값이 삼각파 신호의 전압치보다도 작을 때는, PWM 비교기(PWM1)가 로우 레벨의 PWM 신호를 출력 단자(Q1)로부터 출력한다. 이 때, PWM 비교기(PWM1)는 하이 레벨의 반전 PWM 신호를 반전 출력 단자(*Q1)로부터 출력한다.
PWM 신호는 메인 스위칭 트랜지스터(FET1)의 게이트에 입력된다. 메인 스위 칭 트랜지스터(FET1)는 PWM 신호가 하이 레벨일 때에 온 상태가 되고, 로우 레벨일 때에 오프 상태가 된다. 반전 PWM 신호는 동기측 스위칭 트랜지스터(FET2)의 게이트에 입력된다. 동기측 스위칭 트랜지스터(FET2)는 반전 PWM 신호가 로우 레벨일 때에 오프 상태가 되고, 하이 레벨일 때에 온 상태가 된다. PWM 신호가 하이 레벨과 로우 레벨 사이에서 반복 변화되고, 동시에 반전 PWM 신호가 로우 레벨과 하이 레벨 사이에서 반복 변화함으로써, 전압(V1)이 초기 전압치(여기서는 5 V)를 갖도록 제어되어 출력 단자(OUT1)를 통해 전자 기기(60)에 공급된다. 한편, 제1 DC-DC 컨버터(30)는 귀환 전압(V1)과 전압 지령 신호(S2)에 따른 아날로그 신호(기준 전압)를 비교하여, 상기 스위칭 트랜지스터(FET1, FET2)를 온·오프 상태로 하여, 전압(V1)의 값을 초기 전압치로 제어하므로, 본 발명의 전압 제어부에 해당한다.
전자 기기(60)에 탑재된 집적 회로에 있어서는, 상술한 바와 같이, 트랜지스터의 임계 전압치나 저항치 등이 변동되는 경우가 있어, 집적 회로에 최적인 전압치가 상기 임계 전압치나 저항치 등에 따라서 다르다. 전자 기기(60)는 이하에 설명하는 것과 같이, 전압(V1)의 값이 최적의 전압치(예컨대 4.8 V, 본 발명의 필요 전압의 요구치에 상당함)가 되도록, 전압 조정 신호(S14)(도 3 참조)를 인터페이스 제어부(21)에 출력한다.
도 3에 도시하는 것과 같이, 위상 동기 회로(PLL)에는 링 오실레이터(RINGOSC)에 의해서 주파수 신호(S11)가 입력되는 동시에, 발진기(OSC4)에 의해서 기준 주파수 신호(S12)가 입력된다. 링 오실레이터(RINGOSC)는 예컨대, 인버터를 홀수단에 걸쳐 접속하여 루프형으로 한 회로를 갖는다. 주파수 신호(S11)의 주 기는 인버터의 접속 단수와 상기 인버터의 지연 시간과의 곱에 의해서 정해진다. 이 지연 시간은 상기 임계 전압치나 저항치 등의 변동에 의해서 변화되기 때문에, 주파수 신호(S11)의 주기도 상기 임계 전압치나 저항치 등의 변동에 의해서 변화된다. 위상 동기 회로(PLL)는 주파수 신호(S11)와 기준 주파수 신호(S12)를 비교하여, 출력 신호(S13)를 출력한다. 이 출력 신호(S13)는 기준 주파수 신호(S12)와 주파수 신호(S11)와의 차에 따른 신호이다. 출력 신호(S13)는 주파수 전압 변환 회로(63)에 입력된다. 주파수 전압 변환 회로(63)는 출력 신호(S13)에 따른 전압 조정 신호(S14)를 출력한다. 전압 조정 신호(S14)는 인터페이스 제어부(61)를 통하여, 아이 아이씨 버스(IIC)에 의해서 필요에 따라서 전원 장치(10)의 인터페이스 제어부(21)에 송신된다. 이 전압 조정 신호(S14)는 상기 기준 주파수 신호(S12)와 상기 주파수 신호(S11)와의 차를 해소하도록 전압(V1)을 제어하고, 제1 DC-DC 컨버터(30)는, 전자 기기(60)에 최적의 전압(V1)(여기서는, 전압치가 4.8 V)을 공급한다. 한편, 인터페이스 제어부(21)는 상기 전압(V1)을 최적의 전압치로 설정하는 전압 조정 신호(S14)를 수신하므로, 본 발명의 통신부에 해당한다.
인터페이스 제어부(21)는 도 2에 도시하는 것과 같이, 전압 조정 신호(S14)를 레지스터(REG1) 및 정보 처리 장치(23)에 출력한다. 레지스터(REG1)는 상기 전압 지령 신호(S2) 대신에 전압 조정 신호(S14)를 유지한 후에, 상기 전압 조정 신호(S14)를 제1 DC-DC 컨버터(30)의 DAC1에 출력한다. 레지스터(REG1)는 전원 장치(10)가 전압(V1)을 전자 기기(60)에 공급할 때에, 인터페이스 제어부(21)가 수신한 전압 조정 신호(S14)를 휘발 상태로 유지하므로, 본 발명의 유지부에 해당한다. 한편, 정보 처리 장치(23)는 상기 초기 데이터(초기 설정치) 대신에, 전압 조정 신호(S14)에 대응한 전압 조정 데이터(수신 전압치)를 플래시 메모리(22)에 기록한다. 한편, 플래시 메모리(22)는 정보 처리 장치(23)에 의해서, 인터페이스 제어부(21)가 수신한 전압 조정 신호(S14)에 대응한 전압 조정 데이터(수신 전압치)가 기록되므로, 본 발명의 기억부에 해당한다.
D-A 컨버터(DAC1)는 상기 전압 조정 신호(S14)에 따른 아날로그 전압 신호(기준 전압)를 오차 증폭기(ERA1)의 비반전 입력 단자에 출력한다. 오차 증폭기(ERA1)는 도 2로부터 이해할 수 있는 것과 같이, 귀환된 전압(V1)과 기준 전압을 비교하여, 오차 출력 전압을 PWM 비교기(PWM1)의 플러스측 입력 단자(+)에 출력한다.
PWM 비교기(PWM1)는 상술한 제어 방법과 마찬가지로, PWM 신호 및 반전 PWM 신호를 메인 스위칭 트랜지스터(FET1)의 게이트 및 동기측 스위칭 트랜지스터(FET2)의 게이트에 각각 출력한다. 그리고, 상술한 제어 방법과 마찬가지로, PWM 신호가 하이 레벨과 로우 레벨 사이에서 반복 변화되고, 동시에 반전 PWM 신호가 로우 레벨과 하이 레벨 사이에서 반복 변화함으로써, 전압(V1)이, 최적의 전압치(4.8 V)를 갖도록 제어되어, 출력 단자(OUT1)를 통해 전자 기기(60)에 공급된다. 한편, 제1 DC-DC 컨버터(30)는 귀환 전압(V1)과 전압 조정 신호(S14)에 따른 아날로그 신호(기준 전압)를 비교하여, 상기 스위칭 트랜지스터(FET1, FET2)를 온·오프 상태로 하여, 전압(V1)의 값을 최적의 전압치로 제어하므로, 본 발명의 전압 제어부에 해당한다.
또한, 정보 처리 장치(23)는 상기 리셋 신호(S1)를 수신하면, 전압(V2)의 초기 데이터를 플래시 메모리(22)에 액세스하여 독출한다. 그 후, 정보 처리 장치(23)는 전압 지령 신호(S3)를 레지스터(REG2)에 출력한다. 이 전압 지령 신호(S3)는, 제2 DC-DC 컨버터(40)의 출력 단자(OUT2)에 접속된 전자 기기(60)에 공급하는 전압(V2)의 값을 초기 전압치로 설정하기 위해서 이용된다. 여기서는, 초기 전압치가 전자 기기(60)의 정격 전압치(예컨대 2.5 V)로 설정된다.
레지스터(REG2)는 전압 지령 신호(S3)를 유지한 후에, 상기 전압 지령 신호(S3)를 제2 DC-DC 컨버터(40)의 D-A 컨버터(DAC2)에 출력한다. 이 레지스터(REG2)는 초기 데이터(초기 설정치)에 대응하는 전압 지령 신호(S3)를 휘발 상태로 유지하므로, 본 발명의 유지부(휘발성의 기억부)에 해당한다.
D-A 컨버터(DAC2)는 상기 전압 지령 신호(S3)에 따른 아날로그 전압 신호(기준 전압)를 오차 증폭기(ERA2)의 비반전 입력 단자에 출력한다. 오차 증폭기(ERA2)의 반전 입력 단자에는 도시하는 것과 같이, 상기 전압(V2)이 귀환된다. 오차 증폭기(ERA2)는 귀환된 전압(V2)과 기준 전압을 비교하여, 오차 출력 전압을 PWM 비교기(PWM2)의 플러스측 입력 단자(+)에 출력한다.
PWM 비교기(PWM2)의 마이너스측 입력 단자(-)에는 삼각파 발진기(OSC2)에 의해서 삼각파 신호가 입력된다. PWM 비교기(PWM2)는 상술한 PWM 비교기(PWM1)와 마찬가지로, PWM 신호 및 반전 PWM 신호를 메인 스위칭 트랜지스터(FET3)의 게이트 및 동기측 스위칭 트랜지스터(FET4)의 게이트에 각각 출력한다. 그리고, 상술한 전압(V1)을 제어하는 방법과 마찬가지로, PWM 신호가 하이 레벨과 로우 레벨 사이 에서 반복 변화되고, 동시에 반전 PWM 신호가 로우 레벨과 하이 레벨 사이에서 반복 변화함으로써, 전압(V2)이, 초기 전압치(여기서는 2.5 V)를 갖도록 제어되어, 출력 단자(OUT2)를 통해 전자 기기(60)에 공급된다. 한편, 제2 DC-DC 컨버터(40)는 귀환 전압(V2)과 전압 지령 신호(S3)에 따른 아날로그 신호(기준 전압)를 비교하여, 상기 스위칭 트랜지스터(FET3, FET4)를 온·오프 상태로 하여, 전압(V2)의 값을 초기 전압치로 제어하기 때문에, 본 발명의 전압 제어부에 해당한다.
제2 DC-DC 컨버터(40)에 의해서 전자 기기(60)에 공급되는 전압(V2)의 값은, 전자 기기(60)의 트랜지스터의 임계 전압치나 저항치 등이 변동됨으로 인해, 최적의 전압치(예컨대 2.7 V)가 아닌 경우가 있다. 이 경우에는 도 3에 예시한 것과 마찬가지로, 전자 기기(60)가 아이 아이씨 버스(IIC)에 의해서 전압 조정 신호(S15)(도 2 참조)를 인터페이스 제어부(21)에 출력한다. 이 전압 조정 신호(S15)는 제2 DC-DC 컨버터(40)가 전자 기기(60)에 최적의 전압(V2)(여기서는, 전압치가 2.7 V)을 공급하기 위해서 이용된다.
인터페이스 제어부(21)는 전압 조정 신호(S15)를 레지스터(REG2) 및 정보 처리 장치(23)에 출력한다. 레지스터(REG2)는 상기 전압 지령 신호(S3) 대신에 전압 조정 신호(S15)를 유지한 후에, 상기 전압 조정 신호(S15)를 제2 DC-DC 컨버터(40)의 DAC2에 출력한다. 레지스터(REG2)는 전원 장치(10)가 전압(V2)을 전자 기기(60)에 공급할 때에, 인터페이스 제어부(21)가 수신한 전압 조정 신호(S15)를 휘발 상태로 유지하므로, 본 발명의 유지부에 해당한다. 한편, 정보 처리 장치(23)는 상기 초기 데이터(초기 설정치) 대신에, 전압 조정 신호(S15)에 대응한 전압 조 정 데이터(수신 전압치)를 플래시 메모리(22)에 기록한다.
D-A 컨버터(DAC2)는 상기 전압 조정 신호(S15)에 따른 아날로그 전압 신호(기준 전압)를 오차 증폭기(ERA2)의 비반전 입력 단자에 출력한다. 오차 증폭기(ERA2)는 귀환된 전압(V2)과 기준 전압을 비교하여, 오차 출력 전압을 PWM 비교기(PWM2)의 플러스측 입력 단자(+)에 출력한다.
PWM 비교기(PWM2)의 마이너스측 입력 단자(-)에는 삼각파 발진기(OSC2)에 의해서 삼각파 신호가 입력된다. PWM 비교기(PWM2)는 PWM 신호 및 반전 PWM 신호를 메인 스위칭 트랜지스터(FET3)의 게이트 및 동기측 스위칭 트랜지스터(FET4)의 게이트에 각각 출력한다. 그리고, 상술한 제어 방법과 마찬가지로, PWM 신호가 하이 레벨과 로우 레벨 사이에서 반복 변화되고, 동시에 반전 PWM 신호가 로우 레벨과 하이 레벨 사이에서 반복 변화함으로써, 전압(V2)이, 최적의 전압치(2.7 V)를 갖도록 제어되어, 출력 단자(OUT2)를 통해 전자 기기(60)에 공급된다. 한편, 제2 DC-DC 컨버터(40)는 귀환 전압(V2)과 전압 조정 신호(S15)에 따른 아날로그 신호(기준 전압)를 비교하여, 상기 스위칭 트랜지스터(FET3, FET4)를 온·오프 상태로 하여, 전압(V2)의 값을 최적의 전압치로 제어하므로, 본 발명의 전압 제어부에 해당한다.
또한, 정보 처리 장치(23)는 상기 리셋 신호(S1)를 수신하면, 마이너스의 전압(V3)의 초기 데이터를 플래시 메모리(22)에 액세스하여 독출한다. 그 후, 정보 처리 장치(23)는 전압 지령 신호(S4)를 레지스터(REG3)에 출력한다. 이 전압 지령 신호(S4)는 제3 DC-DC 컨버터(50)의 출력 단자(OUT3)에 접속된 전자 기기(60)에 공급하는 마이너스의 전압(V3)의 값을, 초기 전압치로 설정하기 위해서 이용된다. 여기서는, 초기 전압치가 전자 기기(60)의 정격 전압치(예컨대, -2.5 V)로 설정된다.
레지스터(REG3)는 전압 지령 신호(S4)를 유지한 후에, 상기 전압 지령 신호(S4)를 제3 DC-DC 컨버터(50)의 D-A 컨버터(DAC3)에 출력한다. 이 레지스터(REG3)는 초기 데이터(초기 설정치)에 대응하는 전압 지령 신호(S4)를 휘발 상태로 유지하므로, 본 발명의 유지부(휘발성의 기억부)에 해당한다.
D-A 컨버터(DAC3)는 상기 전압 지령 신호(S4)에 따른 아날로그 전압 신호(기준 전압)를 오차 증폭기(ERA3)의 비반전 입력 단자에 출력한다. 오차 증폭기(ERA3)의 반전 입력 단자에는 도시하는 것과 같이 상기 전압(V3)이 귀환된다. 오차 증폭기(ERA3)는 귀환된 전압(V3)과 기준 전압을 비교하여, 오차 출력 전압을 PWM 비교기(PWM3)의 플러스측 입력 단자(+)에 출력한다.
PWM 비교기(PWM3)의 마이너스측 입력 단자(-)에는 삼각파 발진기(OSC3)에 의해서 삼각파 신호가 입력된다. PWM 비교기(PWM3)는 상술한 PWM 비교기(PWM1,2)와 마찬가지로, PWM 신호 및 반전 PWM 신호를 NMOS 트랜지스터(FET5)의 게이트 및 NMOS 트랜지스터(FET6)의 게이트에 각각 출력한다. 그리고, PWM 신호가 하이 레벨과 로우 레벨 사이에서 반복 변화되고, 동시에 반전 PWM 신호가 로우 레벨과 하이 레벨 사이에서 반복 변화함으로써, 전압(V3)이, 초기 전압치(여기서는 -2.5 V)를 갖도록 제어되어, 출력 단자(OUT3)를 통해 전자 기기(60)에 공급된다. 한편, 제3 DC-DC 컨버터(50)는 귀환 전압(V3)과 전압 지령 신호(S4)에 따른 아날로그 신호(기준 전압)를 비교하여, 상기 NMOS 트랜지스터(FET5,6)를 온·오프 상태로 하여, 전 압(V3)의 값을 초기 전압치로 제어하므로, 본 발명의 전압 제어부에 해당한다.
제3 DC-DC 컨버터(50)에 의해서 전자 기기(60)에 공급되는 전압(V3)의 값(여기서는 -2.5 V)이 최적의 값(예컨대,-2.9 V)이 아닐 때는, 도 3에 도시한 것과 마찬가지로, 전자 기기(60)가 아이 아이씨 버스(IIC)에 의해서, 전압 조정 신호(S16)(도 2 참조)를 인터페이스 제어부(21)에 출력한다. 이 전압 조정 신호(S16)는 제3 DC-DC 컨버터(50)가 전자 기기(60)에 최적의 전압(V3)(여기서는 전압치가 -2.9 V)을 공급하기 위해서 이용된다.
인터페이스 제어부(21)는 전압 조정 신호(S16)를 레지스터(REG3) 및 정보 처리 장치(23)에 출력한다. 레지스터(REG3)는 상기 전압 지령 신호(S4) 대신에 전압 조정 신호(S16)를 유지한 후에, 상기 전압 조정 신호(S16)를 제3 DC-DC 컨버터(50)의 DAC3에 출력한다. 레지스터(REG3)는 전원 장치(10)가 전압(V3)을 전자 기기(60)에 공급할 때에, 인터페이스 제어부(21)가 수신한 전압 조정 신호(S16)를 휘발 상태로 유지하므로, 본 발명의 유지부에 해당한다. 한편, 정보 처리 장치(23)는 상기 초기 데이터(초기 설정치) 대신에, 전압 조정 신호(S16)에 대응한 전압 조정 데이터(수신 전압치)를 플래시 메모리(22)에 기록한다.
D-A 컨버터(DAC3)는 상기 전압 조정 신호(S16)에 따른 아날로그 전압 신호(기준 전압)를 오차 증폭기(ERA3)의 비반전 입력 단자에 출력한다. 오차 증폭기(ERA3)는 귀환된 전압(V3)과 기준 전압을 비교하여, 오차 출력 전압을 PWM 비교기(PWM3)의 플러스측 입력 단자(+)에 출력한다.
PWM 비교기(PWM3)는 PWM 신호 및 반전 PWM 신호를 MOS 트랜지스터(FET5)의 게이트 및 NMOS 트랜지스터(FET6)의 게이트에 각각 출력한다. 그리고, 상술한 제어 방법과 마찬가지로, PWM 신호가 하이 레벨과 로우 레벨 사이에서 반복 변화되고, 동시에 반전 PWM 신호가 로우 레벨과 하이 레벨 사이에서 반복 변화함으로써, 전압(V3)이 최적의 전압치(-2.9 V)를 갖도록 제어되어, 출력 단자(OUT3)를 통해 전자 기기(60)에 공급된다. 한편, 제3 DC-DC 컨버터(50)는 귀환 전압(V3)과 전압 조정 신호(S16)에 따른 아날로그 신호(기준 전압)를 비교하여, 상기 NMOS 트랜지스터(FET5,6)를 온·오프 상태로 하여, 전압(V3)의 값을 최적의 전압치로 제어하므로, 본 발명의 전압 제어부에 해당한다.
본 실시형태의 전원 장치(10)는 전원을 차단한 경우라도, 각 전압 조정 신호(S14∼S16)에 대응한 전압 조정 데이터(수신 전압치)가 각각 플래시 메모리(22)(불휘발성 기억부)에 기록되고 있다. 이 전원 장치(10)에 있어서는, 상기 전압 조정 데이터(수신 전압치)가 플래시 메모리(22)에 기록된 상태에서, 전원이 투입되면, 제1 내지 제3 DC-DC 컨버터(30∼50)가 상기 귀환 전압(V1∼V3)의 값과 각 신호(S14∼S16)(수신 전압치)를 비교한 결과에 기초하여, 전압(V1∼V3)을 제어한다. 그리고, 전압(V1) 등의 값이 전자 기기(60)에 최적인 전압치가 아닐 때는, 전원 회로(10)가, 전자 기기(60)가 출력한 전압 조정 신호(수신 전압치)를 이용하여, 전압(V1∼V3)의 값을 최적의 전압치가 되도록 제어한다.
<본 실시형태의 효과>
본 실시형태의 전원 장치의 제어 회로(10A) 및 전원 장치(10)에 있어서는, 인터페이스 제어부(21)에는 전압 조정 신호(S14∼S16)가 입력되고, 플래시 메모 리(22)에는 전압(V1∼V3)의 값을 초기 전압치로 설정하는 초기 데이터(초기 설정치)가 미리 기억되고 있는 동시에, 각 신호(S14∼S16)에 대응한 전자 기기(60)에 최적인 전압치가 기억되어, 상기 초기 설정치 또는 상기 최적의 전압치에 기초하여, 전압(V1∼V3)이 조정되어 전자 기기(60)에 공급된다. 이로써, 전원 장치(10)의 전원을 투입하면, 이 전원 장치(10)는 플래시 메모리(22)에 기억된 초기 설정치에 기초하여, 전압(V1∼V3)을 초기 전압치로 올릴 수 있는 동시에, 전자 기기(60)에 최적인 전압치를 플래시 메모리(22)에 기억할 수 있다. 그리고, 전원 장치(10)의 전원을 차단한 경우라도, 재차 전원을 투입하면, 전원 장치(10)는 플래시 메모리(22)에 기억된 최적의 전압치(초기 설정치)에 기초하여, 전압(V1∼V3)을 전자 기기(60)에 최적인 전압치로 올릴 수 있다. 따라서, 이 전원 장치(10)는 전원을 투입할 때마다 전자 기기(60)에 대응시켜 전압(V1∼V3)을 조정하는 경우와는 달리, 플래시 메모리(22)에 기억된 최적의 전압치에 기초하여, 전압(V1∼V3)의 값을 전자 기기(60)에 최적인 전압치로 올리는 시간을 단축함으로써, 전압(V1∼V3)의 값을 효율적이고 또 고속으로 최적의 전압치로 올린다.
또한, 본 실시형태의 전원 장치(10)의 제어 방법에 따르면, 전압 조정 신호(S14∼S16)가 입력되어, 전압(V1∼V3)의 값을 초기 전압치로 설정하는 초기 데이터(초기 설정치)가 미리 기억되어 있는 동시에, 각 신호(S14∼S16)에 대응한 전자 기기(60)에 최적인 전압치가 기억되어, 상기 초기 설정치 또는 상기 최적의 전압치에 기초하여 전압(V1∼V3)이 조정되어 전자 기기(60)에 공급된다. 이로써, 이 전원 장치(10)의 제어 방법에 있어서는, 전원 장치(10)의 전원을 투입하면, 초기 설 정치에 기초하여 전압(V1∼V3)을 초기 전압치로 올릴 수 있는 동시에, 전자 기기(60)에 최적인 전압치를 기억할 수 있다. 그리고, 이 전원 장치(10)의 제어 방법에 있어서는, 전원 장치(10)의 전원을 차단한 경우라도, 재차 전원을 투입하면, 기억된 최적의 전압치(초기 설정치)에 기초하여, 전압(V1∼V3)을 전자 기기(60)에 최적인 전압치로 올릴 수 있다. 따라서, 이 전원 장치(10)의 제어 방법에 있어서는, 전원을 투입할 때마다 전자 기기(60)에 대응시켜 전압(V1∼V3)을 조정하는 경우와는 달리, 상기 최적의 전압치에 기초하여 전압(V1∼V3)의 값을 전자 기기(60)에 최적인 전압치로 올리는 시간을 단축할 수 있어, 전압(V1∼V3)의 값을 효율적이고 또 고속으로 최적의 전압치로 올릴 수 있다.
본 실시형태의 전원 장치의 제어 회로(10A) 및 전원 장치(10)에 있어서는, 플래시 메모리(22) 및 레지스터(REG1∼REG3)를 구비하여, 전원 장치(10)의 전원을 투입했을 때에, 레지스터(REG1∼REG3)가, 정보 처리 장치(23)에 의해서 플래시 메모리(22)로부터 독출된 초기 데이터(초기 설정치)를 유지하는 동시에, 상기 레지스터(REG1∼REG3)는 전원 장치(10)가 전압(V1) 등을 전자 기기(60)에 공급하고 있을 때에, 각 전압 조정 신호(S14∼S16)에 대응한 전자 기기(60)에 최적인 전압치를 유지한다. 이로써, 전원 장치(10)의 전원을 투입했을 때에는, 레지스터(REG1∼REG3)에 유지된 초기 데이터(초기 설정치)에 기초하여, 전원 장치(10)가 즉시 전압(V1) 등의 값을 초기 전압치로 올릴 수 있는 상태로 설정할 수 있는 동시에, 전원 장치(10)가 전압(V1) 등을 전자 기기(60)에 공급하고 있을 때에는, 레지스터(REG1∼REG3)에 유지된 전자 기기(60)에 최적인 전압치에 기초하여, 전원 장치(10)가 전 압(V1) 등의 값을 최적의 전압치로 올릴 수 있는 상태로 설정할 수 있다.
또한, 본 실시형태의 전원 장치(10)의 제어 방법에 따르면, 전원 장치(10)에 전원을 투입했을 때에, 불휘발 상태에서 기억한 초기 데이터(초기 설정치)를 독출하여 상기 초기 설정치를 휘발 상태로 기억하는 동시에, 전원 장치(10)가 전압(V1) 등을 전자 기기(60)에 공급하고 있을 때에, 각 전압 조정 신호(S14∼S16)에 대응한 전자 기기(60)에 최적인 전압치를 휘발 상태로 기억한다. 이로써, 전원 장치(10)에 전원을 투입했을 때에는, 휘발 상태로 기억된 초기 설정치에 기초하여, 전원 장치(10)가, 즉시 전압(V1) 등의 값을 초기 전압으로 올릴 수 있는 상태로 설정할 수 있는 동시에, 전원 장치(10)가 전압(V1) 등을 전자 기기(60)의 공급하고 있을 때에는, 휘발 상태로 기억된 전자 기기(60)에 최적인 전압치에 기초하여, 전원 장치(10)가 전압(V1) 등의 값을 최적의 전압치로 올릴 수 있는 상태로 설정할 수 있다.
본 실시형태의 전원 장치의 제어 회로(10A) 및 전원 장치(10)에 있어서는, 제1 내지 제3 DC-DC 컨버터(30∼50)가, 레지스터(REG1∼REG3)에 유지된 초기 데이터(초기 설정치) 또는 전자 기기(60)에 최적인 전압치에 기초하여, 전압(V1∼V3)을 조정하여 전자 기기(60)에 공급한다. 이로써, 전원 장치(10)에 전원을 투입할 때마다 전압(V1∼V3)의 값을 개별적으로 초기 전압치로 조정할 필요가 없고, 초기 설정치에 기초하여, 제1 내지 제3 DC-DC 컨버터(30∼50)가 전압(V1∼V3)을 효율적으로 전자 기기(60)에 공급할 수 있다. 아울러, 전원 장치의 제어 회로(10A) 및 전원 장치(10)는 전원 장치(10)가 전압(V1∼V3)을 전자 기기(60)에 공급하고 있을 때 에는, 전자 기기(60)에 대응시켜 전압(V1∼V3)의 값을 개별적으로 조정할 필요가 없고, 상기 레지스터(REG1) 등에 유지된 전자 기기(60)에 최적인 전압치에 기초하여, 제1내지 제3 DC-DC 컨버터(30∼50)가 상기 전압(V1∼V3)을 효율적이고 또 고속으로 최적의 전압으로 올릴 수 있다.
또한, 본 실시형태의 전원 장치(10)의 제어 방법에 따르면, 휘발 상태로 기억하는 초기 데이터(초기 설정치) 또는 휘발 상태로 기억하는 전자 기기(60)에 최적인 전압치에 기초하여 전압(V1∼V3)을 조정하여 전자 기기(60)에 공급한다. 이로써, 전원 장치(10)의 전원을 투입할 때마다, 전압(V1∼V3)의 값을 개별적으로 초기 전압치로 조정할 필요가 없고, 초기 설정치에 기초하여 전압(V1∼V3)을 효율적으로 전자 기기(60)에 공급할 수 있다. 아울러, 전원 장치(10)의 제어 방법에 의해, 전원 장치(10)가 전압(V1∼V3)을 전자 기기(60)에 공급하고 있을 때에는, 전자 기기(60)에 대응시켜 전압(V1∼V3)의 값을 개별적으로 조정할 필요가 없고, 휘발 상태로 기억된 전자 기기(60)에 최적인 전압치에 기초하여, 상기 전압(V1∼V3)을 효율적이고 또 고속으로 최적의 전압으로 올릴 수 있다.
본 실시형태의 전원 장치의 제어 회로(10A) 및 전원 장치(10)에 있어서는, 레지스터(REG1∼REG3)는 전원 장치(10)가 전압(V1∼V3)을 전자 기기(60)에 공급하고 있을 때에, 초기 데이터(초기 설정치) 대신에, 전자 기기(60)에 최적인 전압치를 유지한다. 이로써, 전원 장치(10)가 전압(V1∼V3)을 전자 기기(60)에 공급하고 있을 때에는, 레지스터(REG1∼REG3)에 유지된 전자 기기(60)에 최적인 전압치에 기초하여, 전원 장치(10)가 전압(V1∼V3)을 효율적이고 또 고속으로 최적의 전압으로 올릴 수 있는 상태로 설정할 수 있다.
또한, 본 실시형태의 전원 장치(10)의 제어 방법에 따르면, 전원 장치(10)가 전압(V1∼V3)을 전자 기기(60)에 공급하고 있을 때에는, 초기 데이터(초기 설정치) 대신에, 전자 기기(60)에 최적인 전압치를 불휘발 상태로 기억하므로, 상기 불휘발 상태로 기억된 최적의 전압치에 기초하여, 전압(V1∼V3)을 효율적이고 또 고속으로 최적의 전압으로 올릴 수 있는 상태로 설정할 수 있다.
본 실시형태의 전원 장치의 제어 회로(10A) 및 전원 장치(10)에 있어서는, 플래시 메모리(22)에는 정보 처리 장치(23)에 의해서, 초기 데이터(초기 설정치) 대신에, 전압 조정 신호(S14∼S16)에 대응한 전압 조정 데이터(수신 전압치)가 기록된다. 이로써, 전압(V1∼V3)의 값이 최적의 전압치로 되는 전압 조정 데이터(수신 전압치)를 플래시 메모리(22)(불휘발성 기억부)에 소실시키지 않고서 기억할 수 있다.
또한, 전원 장치(10)의 제어 방법에 따르면, 미리 불휘발 상태로 기억된 초기 데이터(초기 설정치) 대신에 전압 조정 데이터(수신 전압치)가 불휘발 상태로 기억되므로, 전압(V1∼V3)의 값이 최적의 전압치로 되는 전압 조정 데이터(수신 전압치)를 불휘발 상태를 유지하여 소실시키지 않고서 기억할 수 있다.
본 실시형태의 전원 장치의 제어 회로(10A) 및 전원 장치(10)에 있어서는, 플래시 메모리(22)(불휘발성 기억부)는 전압 조정 데이터(수신 전압치)를 기억하므로, 전원을 차단한 경우라도, 전압 조정 데이터(수신 전압치)를 불휘발 상태를 유지하여 소실시키지 않고서 기억할 수 있다.
본 실시형태의 전원 장치(10)의 제어 방법에 따르면, 전압 조정 데이터(수신 전압치)를 불휘발 상태로 기억하므로, 전압 조정 데이터(수신 전압치)를 불휘발 상태를 유지하여 소실시키지 않고서 기억할 수 있다.
본 실시형태의 전원 장치의 제어 회로(10A) 및 전원 장치(10)에 있어서는, 인터페이스 제어부(21)가, 전압 조정 신호(S14∼S16)를 레지스터(REG1∼REG3) 및 정보 처리 장치(23)에 출력하여, 전압 조정 신호(S14∼S16)(전압 조정 데이터)를 레지스터(REG1∼REG3)(휘발성 기억부)에 유지하는 동시에, 상기 신호(S14∼S16)에 대응한 전압 조정 데이터(수신 전압치)를 플래시 메모리(22)(불휘발성 기억부)에 기억한다. 이로써, 전압 조정 데이터를 레지스터(REG1) 등에 유지하는 상태와 수신 전압치를 플래시 메모리(22)에 기억하는 상태를 병행하여 설정할 수 있어, 전압 조정 데이터와 수신 전압치를 순서대로 레지스터(REG1) 등과 플래시 메모리(22)에 유지·기억하는 경우에 비해서, 전원 장치(10)의 동작 효율을 향상시킬 수 있다.
또한, 전원 장치(10)의 제어 방법에 따르면, 전압 조정 데이터를 휘발 상태로 유지하는 동시에 수신 전압치를 불휘발 상태로 기억하므로, 전압 조정 데이터를 휘발 상태로 유지하는 상태와 수신 전압치를 불휘발 상태로 기억하는 상태를 병행하여 설정할 수 있어, 전압 조정 데이터와 수신 전압치를 순서대로 휘발 상태와 불휘발 상태로 유지·기억하는 경우에 비해서, 전원 장치(10)의 동작 효율을 향상시킬 수 있다.
본 발명은 상술한 실시형태에 한정되는 것이 아니라, 발명의 취지를 일탈하지 않는 범위 내에서 구성의 일부를 적절하게 변경하여 실시할 수 있다. 상술한 실시형태의 전원 장치의 제어 회로(10A) 및 전원 장치(10)에 있어서는, 전압 조정 신호(S14∼S16)(전압 조정 데이터)를 레지스터(REG1∼REG3)(휘발성 기억부)에 유지하는 동시에, 전압 조정 신호(S14∼S16)에 대응한 수신 전압치를 플래시 메모리(22)(불휘발성 기억부)에 기억하지만, 상기 전압 조정 신호(S14∼S16)(전압 조정 데이터)를 레지스터(REG1∼REG3)(휘발성 기억부)에 유지하고 나서, 상기 수신 전압치를 플래시 메모리(22)(불휘발성 기억부)에 기억할 수도 있다. 이로써, 레지스터(REG1∼REG3)에 유지된 전압 조정 데이터에 기초하여, 전원 장치(10)가 전압(V1∼V3)을 효율적이고 또한 고속으로 전자 기기(60)에 최적인 전압으로 올릴 수 있는 상태로 설정한 후에, 상기 수신 전압치를 소실시키지 않고서 플래시 메모리(22)에 기억할 수 있어, 전압(V1) 등을 전자 기기(60)에 최적인 전압으로 올릴 수 있는 상태를 우선적으로 설정하면서 상기 수신 전압치를 플래시 메모리(22)에 기억할 수 있다.
또한, 상술한 전원 장치(10)의 제어 방법 대신에, 상기 전압 조정 신호(S14∼S16)(전압 조정 데이터)를 휘발 상태로 유지하고 나서, 상기 수신 전압치를 불휘발 상태로 기억하도록 하면, 휘발 상태로 유지된 전압 조정 데이터에 기초하여, 전압(V1∼V3)을 효율적이고 또 고속으로 전자 기기(60)에 최적인 전압으로 올릴 수 있는 상태로 설정한 후에, 상기 수신 전압치를 소실시키지 않고서 기억할 수 있어, 전압(V1) 등을 전자 기기(60)에 최적인 전압으로 올릴 수 있는 상태를 우선적으로 설정하면서 상기 수신 전압치를 기억할 수 있다.
또한, 상술한 실시형태에 있어서는 도 1에 도시한 것과 같이, 전원 장치(10) 가 3 채널(CH-1∼CH-3)의 출력부를 갖지만, 전원 장치는 4 채널 이상의 출력부를 갖는 것일 수도 있다. 또한, 플래시 메모리(22)는 초기 데이터(초기 설정치)에 더하여, 전원 장치(10)의 제어 프로그램이 기억된 것일 수도 있다. 한편, 상술한 실시형태의 전원 장치(10)의 제어 회로(10A)는 단일의 반도체 칩 또는 복수의 반도체 칩에 의해 구성하더라도 좋다. 또한, 전원 장치(10)를 단일의 반도체 칩 또는 복수의 반도체 칩에 의해 구성할 수도 있다. 또, 전원 장치(10) 및 그 제어 회로(10A)를 모듈로서 구성할 수도 있다. 또한, 전자 기기를 제어 회로 및 DC-DC 컨버터를 구비하는 전원 장치를 포함할 수도 있다.
본 발명의 기술 사상에 의해 배경기술에 있어서의 과제를 해결하기 위한 수단을 이하에 열거한다.
(부기 1) 초기 전압을 공급한 후에 상기 초기 전압과는 다른 필요 전압을 요구하는 기기에 대하여 상기 필요 전압을 공급하는 전원 장치의 제어 회로로서,
상기 필요 전압의 요구치를 수신하는 통신부와,
상기 초기 전압의 설정에 이용하는 초기 설정치를 미리 기억하는 동시에 상기 통신부에 의해서 수신한 상기 요구치를 기억하는 기억부를 구비하고,
상기 초기 설정치 또는 상기 요구치에 기초하여, 상기 초기 전압 또는 상기 필요 전압을 제어하는 것을 특징으로 하는 전원 장치의 제어 회로.
(부기 2) 상기 기억부는, 적어도 상기 초기 설정치를 미리 기억한 불휘발성 기억부와, 상기 초기 설정치 및 상기 요구치를 유지하는 유지부를 구비하고, 상기 유지부는, 상기 전원 장치의 기동시에 상기 불휘발성 기억부로부터 독출한 상기 초 기 설정치를 유지하는 동시에, 상기 전원 장치의 동작시에 상기 통신부에 의해서 수신한 상기 요구치를 유지하는 것을 특징으로 하는 부기 1에 기재한 전원 장치의 제어 회로.
(부기 3) 상기 유지부에 유지하는 상기 초기 설정치 또는 상기 요구치에 기초하여 상기 초기 전압 또는 상기 필요 전압을 제어하는 전압 제어부를 구비하는 것을 특징으로 하는 부기 2에 기재한 전원 장치의 제어 회로.
(부기 4) 상기 유지부는, 상기 전원 장치의 동작시에, 상기 초기 설정치 대신에 상기 요구치를 유지하는 것을 특징으로 하는 부기 2에 기재한 전원 장치의 제어 회로.
(부기 5) 상기 불휘발성 기억부는, 상기 요구치를 기억하는 것을 특징으로 하는 부기 2에 기재한 전원 장치의 제어 회로.
(부기 6) 상기 불휘발성 기억부는, 미리 기억한 상기 초기 설정치 대신에 상기 요구치를 기억하는 것을 특징으로 하는 부기 5에 기재한 전원 장치의 제어 회로.
(부기 7) 상기 요구치는, 상기 통신부에 의해서 수신된 후에, 상기 유지부에 유지되는 동시에 상기 불휘발성 기억부에 기억되는 것을 특징으로 하는 부기 5에 기재한 전원 장치의 제어 회로.
(부기 8) 상기 요구치는, 상기 통신부에 의해서 수신된 후에, 상기 유지부에 유지되고 나서 상기 불휘발성 기억부에 기억되는 것을 특징으로 하는 부기 5에 기재한 전원 장치의 제어 회로.
(부기 9) 초기 전압을 공급한 후에 상기 초기 전압과는 다른 필요 전압을 요구하는 기기에 대하여 상기 필요 전압을 공급하는 전원 장치로서,
상기 필요 전압의 요구치를 수신하는 통신부와,
상기 초기 전압의 설정에 이용하는 초기 설정치를 미리 기억하는 동시에 상기 통신부에 의해서 수신한 상기 요구치를 기억하는 기억부를 구비하고,
상기 초기 설정치 또는 상기 요구치에 기초하여, 상기 초기 전압 또는 상기 필요 전압을 제어하는 것을 특징으로 하는 전원 장치.
(부기 10) 상기 기억부는, 적어도 상기 초기 설정치를 미리 기억한 불휘발성 기억부와, 상기 초기 설정치 및 상기 요구치를 유지하는 유지부를 구비하고, 상기 유지부는, 상기 전원 장치의 기동시에 상기 불휘발성 기억부로부터 독출한 상기 초기 설정치를 유지하는 동시에, 상기 전원 장치의 동작시에 상기 통신부에 의해서 수신한 상기 요구치를 유지하는 것을 특징으로 하는 부기 9에 기재한 전원 장치.
(부기 11) 상기 유지부에 유지하는 상기 초기 설정치 또는 상기 요구치에 기초하여 상기 초기 전압 또는 상기 필요 전압을 제어하는 전압 제어부를 구비하는 것을 특징으로 하는 부기 10에 기재한 전원 장치.
(부기 12) 상기 유지부는, 상기 전원 장치의 동작시에, 상기 초기 설정치 대신에 상기 요구치를 유지하는 것을 특징으로 하는 부기 10에 기재한 전원 장치.
(부기 13) 상기 불휘발성 기억부는, 상기 요구치를 기억하는 것을 특징으로 하는 부기 10에 기재한 전원 장치.
(부기 14) 상기 불휘발성 기억부는, 미리 기억한 상기 초기 설정치 대신에 상기 요구치를 기억하는 것을 특징으로 하는 부기 13에 기재한 전원 장치.
(부기 15) 상기 요구치는, 상기 통신부에 의해서 수신된 후에, 상기 유지부에 유지되는 동시에 상기 불휘발성 기억부에 기억되는 것을 특징으로 하는 부기 13에 기재한 전원 장치.
(부기 16) 상기 요구치는, 상기 통신부에 의해서 수신된 후에, 상기 유지부에 유지되고 나서 상기 불휘발성 기억부에 기억되는 것을 특징으로 하는 부기 13에 기재한 전원 장치.
(부기 17) 초기 전압을 공급한 후에 상기 초기 전압과는 다른 필요 전압을 요구하는 기기에 대하여 상기 필요 전압을 공급하는 전원 장치의 제어 방법으로서,
상기 필요 전압의 요구치를 수신하고,
상기 초기 전압의 설정에 이용하는 초기 설정치를 미리 기억하는 동시에 상기 수신한 상기 요구치를 기억하고,
상기 초기 설정치 또는 상기 요구치에 기초하여, 상기 초기 전압 또는 상기 필요 전압을 제어하는 것을 특징으로 하는 전원 장치의 제어 방법.
(부기 18) 적어도 상기 초기 설정치를 미리 불휘발 상태로 기억하고, 상기 초기 설정치 및 상기 요구치를 휘발 상태로 유지하여, 상기 전원 장치의 기동시에는, 상기 불휘발 상태로 기억한 상기 초기 설정치를 독출하여 상기 초기 설정치를 상기 휘발 상태로 유지하는 동시에, 상기 전원 장치의 동작시에는, 상기 수신한 상기 요구치를 상기 휘발 상태로 유지하는 것을 특징으로 하는 부기 17에 기재한 전원 장치의 제어 방법.
(부기 19) 상기 요구치를 상기 불휘발 상태로 기억하는 것을 특징으로 하는 부기 18에 기재한 전원 장치의 제어 방법.
(부기 20) 미리 상기 불휘발 상태로 기억한 상기 초기 설정치 대신에 상기 요구치를 상기 불휘발 상태로 기억하는 것을 특징으로 하는 부기 19에 기재한 전원 장치의 제어 방법.
본 발명의 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법에 따르면, 기기의 필요 전압의 요구치를 수신하여, 초기 전압의 설정에 이용하는 초기 설정치를 미리 기억하는 동시에 수신한 요구치를 기억하고, 기억된 초기 설정치 또는 기억된 요구치에 기초하여, 초기 전압 또는 필요 전압을 제어하기 때문에, 전원을 투입할 때마다 기기에 대응시켜 공급 전압을 조정하는 경우와는 달리, 기억된 요구치에 기초하여, 기기가 요구하는 필요 전압으로 직접 올리는 시간을 단축할 수 있어, 기기에 공급하는 전압을 효율적이고 또 고속으로 필요 전압으로 올릴 수 있다.

Claims (10)

  1. 초기 전압을 공급한 후에 상기 초기 전압과는 다른 필요 전압을 요구하는 기기에 대하여 상기 필요 전압을 공급하는 전원 장치의 제어 회로로서,
    상기 필요 전압의 요구치를 수신하는 통신부와,
    상기 초기 전압의 설정에 이용하는 초기 설정치를 미리 기억하는 동시에 상기 통신부에 의해서 수신한 상기 요구치를 기억하는 기억부를 구비하고,
    상기 초기 설정치 또는 상기 요구치에 기초하여, 상기 초기 전압 또는 상기 필요 전압을 제어하는 것을 특징으로 하는 전원 장치의 제어 회로.
  2. 제1항에 있어서, 상기 기억부는, 적어도 상기 초기 설정치를 미리 기억한 불휘발성 기억부와, 상기 초기 설정치 및 상기 요구치를 유지하는 유지부를 구비하고, 상기 유지부는, 상기 전원 장치의 기동시에 상기 불휘발성 기억부로부터 독출한 상기 초기 설정치를 유지하는 동시에, 상기 전원 장치의 동작시에 상기 통신부에 의해서 수신한 상기 요구치를 유지하는 것을 특징으로 하는 전원 장치의 제어 회로.
  3. 제2항에 있어서, 상기 유지부에 유지하는 상기 초기 설정치 또는 상기 요구치에 기초하여 상기 초기 전압 또는 상기 필요 전압을 제어하는 전압 제어부를 구비하는 것을 특징으로 하는 전원 장치의 제어 회로.
  4. 제2항에 있어서, 상기 유지부는, 상기 전원 장치의 동작시에, 상기 초기 설정치 대신에 상기 요구치를 유지하는 것을 특징으로 하는 전원 장치의 제어 회로.
  5. 초기 전압을 공급한 후에 상기 초기 전압과는 다른 필요 전압을 요구하는 기기에 대하여 상기 필요 전압을 공급하는 전원 장치로서,
    상기 필요 전압의 요구치를 수신하는 통신부와,
    상기 초기 전압의 설정에 이용하는 초기 설정치를 미리 기억하는 동시에 상기 통신부에 의해서 수신한 상기 요구치를 기억하는 기억부를 구비하고,
    상기 초기 설정치 또는 상기 요구치에 기초하여, 상기 초기 전압 또는 상기 필요 전압을 제어하는 것을 특징으로 하는 전원 장치.
  6. 제5항에 있어서, 상기 기억부는, 적어도 상기 초기 설정치를 미리 기억한 불휘발성 기억부와, 상기 초기 설정치 및 상기 요구치를 유지하는 유지부를 구비하고, 상기 유지부는, 상기 전원 장치의 기동시에 상기 불휘발성 기억부로부터 독출한 상기 초기 설정치를 유지하는 동시에, 상기 전원 장치의 동작시에 상기 통신부에 의해서 수신한 상기 요구치를 유지하는 것을 특징으로 하는 전원 장치.
  7. 제6항에 있어서, 상기 유지부에 유지하는 상기 초기 설정치 또는 상기 요구치에 기초하여 상기 초기 전압 또는 상기 필요 전압을 제어하는 전압 제어부를 구 비하는 것을 특징으로 하는 전원 장치.
  8. 제6항에 있어서, 상기 유지부는, 상기 전원 장치의 동작시에, 상기 초기 설정치 대신에 상기 요구치를 유지하는 것을 특징으로 하는 전원 장치.
  9. 초기 전압을 공급한 후에 상기 초기 전압과는 다른 필요 전압을 요구하는 기기에 대하여 상기 필요 전압을 공급하는 전원 장치의 제어 방법으로서,
    상기 필요 전압의 요구치를 수신하고,
    상기 초기 전압의 설정에 이용하는 초기 설정치를 미리 기억하는 동시에 상기 수신한 상기 요구치를 기억하고,
    상기 초기 설정치 또는 상기 요구치에 기초하여, 상기 초기 전압 또는 상기 필요 전압을 제어하는 것을 특징으로 하는 전원 장치의 제어 방법.
  10. 제9항에 있어서, 적어도 상기 초기 설정치를 미리 불휘발 상태로 기억하고, 상기 초기 설정치 및 상기 요구치를 휘발 상태로 유지하여, 상기 전원 장치의 기동시에는, 상기 불휘발 상태로 기억한 상기 초기 설정치를 독출하여 상기 초기 설정치를 상기 휘발 상태로 유지하는 동시에, 상기 전원 장치의 동작시에는, 상기 수신한 상기 요구치를 상기 휘발 상태로 유지하는 것을 특징으로 하는 전원 장치의 제어 방법.
KR1020060054291A 2006-02-24 2006-06-16 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법 KR100963549B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006047819A JP4771828B2 (ja) 2006-02-24 2006-02-24 電源装置の制御回路、電源装置及びその制御方法
JPJP-P-2006-00047819 2006-02-24

Publications (2)

Publication Number Publication Date
KR20070088232A true KR20070088232A (ko) 2007-08-29
KR100963549B1 KR100963549B1 (ko) 2010-06-15

Family

ID=38443812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060054291A KR100963549B1 (ko) 2006-02-24 2006-06-16 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법

Country Status (5)

Country Link
US (1) US20070201294A1 (ko)
JP (1) JP4771828B2 (ko)
KR (1) KR100963549B1 (ko)
CN (1) CN101026335B (ko)
TW (1) TWI349414B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9135887B2 (en) 2012-10-26 2015-09-15 Samsung Display Co., Ltd. Display device and driving method of the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5267055B2 (ja) * 2008-10-31 2013-08-21 富士通株式会社 電源電圧出力回路
TWI412216B (zh) * 2009-09-02 2013-10-11 Delta Electronics Inc 交錯式脈波寬度調變控制之電力模組系統及其操作方法
CN102130573B (zh) * 2010-01-13 2013-03-27 台达电子工业股份有限公司 具关机保护的多组输出降压型转换装置
US8797813B2 (en) * 2011-05-17 2014-08-05 Maxlinear, Inc. Method and apparatus for memory power and/or area reduction
KR20130017335A (ko) * 2011-08-10 2013-02-20 삼성전자주식회사 싱크 기기, 소스 기기 및 그 제어 방법
WO2013146154A1 (en) * 2012-03-29 2013-10-03 Semiconductor Energy Laboratory Co., Ltd. Power supply control device
CN103902000A (zh) * 2012-12-29 2014-07-02 鸿富锦精密工业（深圳）有限公司 电源时序电路
KR102192590B1 (ko) * 2014-02-04 2020-12-18 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US9912325B2 (en) * 2015-04-10 2018-03-06 Drexel University Power supply voltage detection and power delivery circuit
US11216323B2 (en) * 2015-09-16 2022-01-04 Samsung Electronics Co., Ltd. Solid state memory system with low power error correction mechanism and method of operation thereof
US10248147B2 (en) * 2015-11-17 2019-04-02 Motorola Mobility Llc Power supply with variable configurable current limit
JP7194597B2 (ja) * 2019-01-16 2022-12-22 リンナイ株式会社 電源装置
TWI819959B (zh) * 2023-02-02 2023-10-21 群光電子股份有限公司 控制裝置、控制訊號產生方法以及電壓轉換裝置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577897B2 (ja) * 1986-10-31 1997-02-05 日本テキサス・インスツルメンツ 株式会社 定電圧電源回路
JPH02151264A (ja) * 1988-11-29 1990-06-11 Toshiba Corp スイッチング電源装置
US5218704A (en) * 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
US5721648A (en) * 1992-04-10 1998-02-24 Seagate Technology, Inc. Multirate digital control system for use with a system having a linear transfer function, such as a head positioning system in a magnetic disc drive
US5537360A (en) * 1994-09-16 1996-07-16 Dallas Semiconductor Corporation Programmable power supply systems and methods providing a write protected memory having multiple interface capability
JP3508384B2 (ja) * 1996-04-05 2004-03-22 ソニー株式会社 バッテリ充電装置及び方法、並びにバッテリパック
US6229432B1 (en) * 1997-10-30 2001-05-08 Duane Patrick Fridley Intelligent transceiver module particularly suited for power line control systems
WO1999026330A2 (en) * 1997-11-17 1999-05-27 Lifestyle Technologies Universal power supply
JP4124873B2 (ja) * 1997-12-17 2008-07-23 キヤノン株式会社 電力制御システム
US6400103B1 (en) * 1999-03-11 2002-06-04 Power Circuit Innovations, Inc. Networkable power controller
US6651178B1 (en) * 2000-02-29 2003-11-18 3Com Corporation Communication module having power supply requirement identification
US6693571B2 (en) * 2000-05-10 2004-02-17 Cirrus Logic, Inc. Modulation of a digital input signal using a digital signal modulator and signal splitting
GB0103837D0 (en) * 2001-02-16 2001-04-04 Nallatech Ltd Programmable power supply for field programmable gate array modules
US7203852B2 (en) * 2001-06-29 2007-04-10 Intel Corporation System and process for making power readily available to newly added computers
JP4038134B2 (ja) * 2003-02-05 2008-01-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 電源制御装置及び情報処理装置
US7240225B2 (en) * 2003-11-10 2007-07-03 Dell Products L.P. System and method for throttling power in one or more information handling systems
US7017063B2 (en) * 2004-03-05 2006-03-21 Lattice Semiconductor Corporation Systems and methods for controlling voltage regulator module power supplies
US7327612B2 (en) * 2005-01-31 2008-02-05 Hewlett-Packard Development Company, L.P. Method and apparatus for providing the proper voltage to a memory
US7467306B2 (en) * 2005-03-08 2008-12-16 Hewlett-Packard Development Company, L.P. Methods and systems for allocating power to an electronic device
US7274175B2 (en) * 2005-08-03 2007-09-25 Mihai-Costin Manolescu Multiple output power supply that configures itself to multiple loads
US7461274B2 (en) * 2005-08-23 2008-12-02 International Business Machines Corporation Method for maximizing server utilization in a resource constrained environment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9135887B2 (en) 2012-10-26 2015-09-15 Samsung Display Co., Ltd. Display device and driving method of the same

Also Published As

Publication number Publication date
KR100963549B1 (ko) 2010-06-15
TW200733530A (en) 2007-09-01
CN101026335B (zh) 2011-11-23
JP2007228743A (ja) 2007-09-06
TWI349414B (en) 2011-09-21
US20070201294A1 (en) 2007-08-30
JP4771828B2 (ja) 2011-09-14
CN101026335A (zh) 2007-08-29

Similar Documents

Publication Publication Date Title
KR100963549B1 (ko) 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법
US7579902B2 (en) Charge pump for generation of multiple output-voltage levels
US7405549B2 (en) Soft start circuit, power supply unit and electric equipment
KR101579838B1 (ko) 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템
EP1690331B1 (en) Power circuit and method of rising output voltage of power circuit
JP4853003B2 (ja) ソフトスタート回路及びこれを用いたスイッチング電源
US9948186B2 (en) Master-slave digital voltage regulators
US7602230B2 (en) Control integrated circuit for a charge pump
CN109845081B (zh) 用于dc/dc转换器的自举电路
JP2012050216A (ja) 多出力電源装置
CN108459644B (zh) 低压差稳压装置及其操作方法
US7525369B2 (en) Semiconductor circuit apparatus with voltage boost
KR102232908B1 (ko) 시퀀스 제어가 가능한 멀티 전원 공급 장치
JP6771860B2 (ja) 電源制御回路
US20200409442A1 (en) Power supply circuit and power supply voltage supply method
US8471624B2 (en) Method for controlling the supply voltage for an integrated circuit and an apparatus with a voltage regulation module and an integrated circuit
JP5181959B2 (ja) 直流電源装置および電源制御用半導体集積回路
KR101585872B1 (ko) 시스템-온-칩용 범용 전원 장치
JP7304712B2 (ja) 半導体装置
US20100013446A1 (en) method for controlling the supply voltage for an integrated circuit and an apparatus with a voltage regulation module and an integrated circuit
JP2023172339A (ja) 電源回路、電源管理回路および電子機器
JP2006318192A (ja) 電子機器
US20050206355A1 (en) Configurable internal/external linear voltage regulator
US7902911B2 (en) Booster circuit
KR20220101930A (ko) 커패시터 공유 방식의 소프트 스타트업 회로 및 이를 포함하는 스위치 제어 회로 및 dc-dc 컨버터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 10