CN101026335B - 电源装置控制电路、电源装置及其控制方法 - Google Patents
电源装置控制电路、电源装置及其控制方法 Download PDFInfo
- Publication number
- CN101026335B CN101026335B CN2006100875032A CN200610087503A CN101026335B CN 101026335 B CN101026335 B CN 101026335B CN 2006100875032 A CN2006100875032 A CN 2006100875032A CN 200610087503 A CN200610087503 A CN 200610087503A CN 101026335 B CN101026335 B CN 101026335B
- Authority
- CN
- China
- Prior art keywords
- level
- voltage
- supply unit
- requires
- initial setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000004044 response Effects 0.000 claims abstract description 28
- 238000004891 communication Methods 0.000 claims abstract description 20
- 230000015654 memory Effects 0.000 claims description 64
- 101001044053 Mus musculus Lithostathine-1 Proteins 0.000 abstract 1
- 101000581817 Rattus norvegicus Regenerating islet-derived protein 3-alpha Proteins 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 description 46
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 25
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 25
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 description 25
- 108091058543 REG3 Proteins 0.000 description 24
- 102100027336 Regenerating islet-derived protein 3-alpha Human genes 0.000 description 24
- 230000001360 synchronised effect Effects 0.000 description 12
- 101100225969 Aquifex aeolicus (strain VF5) era gene Proteins 0.000 description 11
- 101100120423 Arabidopsis thaliana FTB gene Proteins 0.000 description 11
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 11
- 101100065508 Zea mays ERA1 gene Proteins 0.000 description 11
- 108700012361 REG2 Proteins 0.000 description 9
- 101150108637 REG2 gene Proteins 0.000 description 9
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 9
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 9
- 101150079361 fet5 gene Proteins 0.000 description 9
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 description 8
- 101100119059 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ERG25 gene Proteins 0.000 description 8
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 8
- 101100331289 Aquifex aeolicus (strain VF5) der gene Proteins 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 101100067427 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FUS3 gene Proteins 0.000 description 6
- 101150073536 FET3 gene Proteins 0.000 description 5
- 101150015217 FET4 gene Proteins 0.000 description 5
- 101100284548 Neosartorya fumigata (strain ATCC MYA-4609 / Af293 / CBS 101355 / FGSC A1100) helA gene Proteins 0.000 description 4
- 230000003750 conditioning effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
本发明提供了用于电源装置的控制电路、电源装置及其控制方法，其中要供应到各种设备的输出电压被高速而高效地确定并设定到最优电平。电源装置中的控制电路(10A)向设备(60)供应从V1到V3范围内的所需电压电平，所述设备提供初始电压，然后要求接收所需电压电平。控制电路(10A)包括用于接收诸如V1之类的要求电平的通信单元(21)，以及包括REG1至REG3在内的用于预先存储用于确定初始电压的初始设定电平和通信单元(21)所接收的要求电平的存储单元(22)。从V1到V3范围内的初始电压或所需电压可以响应于初始设定电平或要求电平来控制。
Description
技术领域
本发明涉及用于电源装置的控制电路、电源，以及用于控制电源的方法。
背景技术
由于集成电路(例如LSI或IC)通常在制造工艺上有所不同，因此其晶体管的阈值电压电平或电阻水平可能不一致。而且，取决于使用条件(包括周围温度)，这种集成电路的晶体管的阈值电压电平或电阻水平可能不同。在晶体管的阈值电压电平或电阻水平不一致的情况下，集成电路的延迟时间将因此不同，从而操作速度也不同。为了消除操作速度上的任何显著变化，设置了电源装置，用于向集成电路施加与阈值电压电平或电阻水平相关的最优电压。
在日本未实审专利公开第2000-228833和2001-332695号中分别公开了电源装置控制的电子设备和集成电路。第2000-228833号公开的电子设备被设置为通过外部电源对其相关联的电池进行充电，并为操作系统组件而放电。具体而言，对其电源装置(电源)的输出进行控制，以使得系统组件的操作功率与对电池的充电的总和保持基本一定。该电子设备使得电源装置的控制器可以监控电源装置的输出(电流)，并控制供应到系统组件的功率和对相关联的电池的充电，从而使功耗最小化。
第2001-332695号公开的集成电路包括第一逻辑门和第二逻辑门，所述第一逻辑门由电位差较小的第一组电位供电，所述第二逻辑门由电位差较大的第二组电位供电，而MIS晶体管处的参考电位由第一逻辑门和第二逻辑门共享。该集成电路使得第二逻辑门中的MIS晶体管的电压输出幅值变得大于第一逻辑门中的MIS晶体管的电压输出幅值，从而以高于第一逻辑门的速度来操作第二逻辑门。而且，由于集成电路中每个逻辑门的功耗与MIS晶体管的电压输出幅值的平方成比例，因此将第一逻辑门中的MIS晶体管的电压输出幅值设置为小于第二逻辑门中的MIS晶体管的电压输出幅值，从而可以利用比第二逻辑门更低的功耗来操作第一逻辑门。
发明内容
电源装置与包括上述集成电路在内的各种设备相连接。因此，有必要将电源装置的输出电压修改到其最优电平以匹配于连接的设备，同时防止集成电路的操作速度由于晶体管阈值电压电平或电阻水平的任何不同而出现显著的不同。
然而，电源装置的电压输出不得不在每次启动电源装置时被调节到最优电平。由于电压输出被从其固定的初始设定值修改为随着每个设备而不同的最优电平，因此其修改所需的时间将会被显著延长。换言之，难以高速地将电压输出修改到其最优电平。
而且，电源装置允许其电压输出被根据所连接设备的每个类型而从固定的初始设定值修改到最优电平，因此其设定动作将是效率非常低的。
本发明是考虑到以上缺点而设计的，其目的在于提供一种用于电源装置的控制电路、一种电源装置及其控制方法，其中可以高速而高效地将要供应到多种设备的电压输出设定为最优电平。
本发明第一技术方案的用于电源装置的控制电路，以及本发明第二技术方案的用于向提供初始电压然后要求接收不同于初始电压的所需电压的设备供应所需电压的电源装置包括：用于接收所需电压的要求电平的通信单元；以及用于预先存储用于确定初始电压的初始设定电平和存储通信单元所接收到的要求电平的存储单元，其中响应于初始设定电平或要求电平来控制初始电压或所需电压。
本发明第一技术方案的用于电源装置的控制电路，以及本发明第二技术方案的电源装置包括用于接收所需电压的要求电平的通信单元，以及用于预先存储用于确定初始电压的初始设定电平和存储通信单元所接收到的要求电平的存储单元，其中响应于初始设定电平或要求电平来控制初始电压或所需电压。结果，与每次电源装置启动时都将电压调节到设备的最优电平的情况相比，响应于存储在存储单元中的要求电平而直接将电压设定到所连接的设备所需的最优电平所需的时间可以变得更短。换言之，可以高效而高速的将要供应到设备的电压设定到最优电平。
本发明第三技术方案的电源装置控制方法用于向提供初始电压然后要求接收不同于初始电压的所需电压的设备供应所需电压，该方法包括以下步骤：接收所需电压的要求电平；预先存储用于确定初始电压的初始设定电平，并存储所接收到的要求电平；以及响应于初始设定电平或要求电平来控制初始电压或所需电压。
本发明第三技术方案的电源装置控制方法包括以下步骤：接收所需电压的要求电平；预先存储用于确定初始电压的初始设定电平，并存储所接收到的要求电平；以及响应于初始设定电平或要求电平来控制初始电压或所需电压。结果，与每次电源装置启动时都将电压调节到设备的最优电平的情况相比，响应于所存储的要求电平而直接将电压设定到所连接的设备所需的最优电平所需的时间可以变得更短。换言之，可以高效而高速的将要供应到设备的电压设定到最优电平。
附图说明
当结合附图来阅读时，从以下的详细描述中，本发明的上述及其它目的和新特征将会更充分地呈现出来。但是应当明确理解的是，附图仅用于说明性目的，而非意在定义对本发明的限定。
图1是示出本发明第一实施例的电源装置和电子设备之间的连接的框图；
图2是连接到电子设备的电源装置的电路图；
图3是与电源装置相连的电子设备的示意图。
具体实施方式
(实施例)
下面参照图1至3来描述本发明的一个实施例。如图1所示，该实施例的电源装置10通过IIC总线IIC(通信装置)连接到电子设备60(外部设备)。IIC总线IIC用于在电源装置10和电子设备60之间交换多种数据。如图所示，电源装置10具有三个(CH-1至CH-3)通道输出。电子设备60包括一个或多个集成电路。
如图2所示，电源装置10包括通信控制器20，以及第一至第三DC-DC变换器30至50。通信控制器20包括接口控制器21、闪存22、数据处理器23(例如MPU)，以及三个寄存器REG1至REG3。图中10A表示的是电源装置10的控制电路。
接口控制器21与IIC总线IIC相连。从图2和3中可以看出，IIC总线IIC连接到电子设备60的接口控制器61。如图3所示，电子设备60包括环形振荡器RINGOSC和振荡器OSC4。环形振荡器RINGOSC和振荡器OSC4连接到锁相环电路PLL。锁相环电路PLL连接到频率/电压转换器63。频率/电压转换器63接着与接口控制器61相连。
如图2所示，寄存器REG1、REG2和REG3以及数据处理器23与接口控制器21并联连接。闪存22连接到数据处理器23，数据处理器23又并联连接到寄存器REG1、REG2和REG3。
如图所示，寄存器REG1连接到第一DC-DC变换器30的D/A转换器DAC1。寄存器REG2连接到第二DC-DC变换器40的D/A转换器DAC2。寄存器REG3连接到第三DC-DC变换器50的D/A转换器DAC3。
如图所示，第一DC-DC变换器30包括主开关晶体管FET1、同步侧开关晶体管FET2、扼流圈L1和电容器C1。主开关晶体管FET1的漏极连接到输入端(IN1)，用于接收直流输入电压VIN。如图3所示，直流输入电压VIN既施加到主开关晶体管FET1，又经由输入端(IN4)施加到通信控制器20。主开关晶体管FET1的源极连接到同步侧开关晶体管FET2的漏极。同步侧开关晶体管FET2的源极连接到地。而且，主开关晶体管FET1的源极和同步侧开关晶体管FET2的漏极连接到扼流圈L1。扼流圈L1连接到输出端(OUT1)。电容器C1连接在输出端(OUT1)和地之间。输出端(OUT1)连接到电子设备60。
第一DC-DC变换器30还包括误差放大器ERA1、D/A转换器DAC1、三角波振荡器OSC1和PWM比较器PWM1。误差放大器ERA1的反相输入端连接到输出端(OUT1)。误差放大器ERA1的同相输入端连接到D/A转换器DAC1。
三角波振荡器OSC1输出三角波信号。该三角波信号在一个电压幅值范围内(例如在1.0V到2.0V之间)振荡。三角波振荡器OSC1可以包括OP放大器、电阻器、电容器等等。
PWM比较器PWM1具有正输入端(+)和负输入端(-)。正输入端(+)连接到误差放大器ERA1的输出端(N1)，而负输入端(-)连接到三角波振荡器OSC1。PWM比较器PWM1的输出端(Q1)连接到主开关晶体管FET1的栅极，并且PWM比较器PWM1的反相输出端(*Q1)连接到同步侧开关晶体管FET2的栅极。
第二DC-DC变换器40在结构上与第一DC-DC变换器30基本相同。更具体而言，可以分别用误差放大器ERA2、D/A转换器DAC2、三角波振荡器OSC2、PWM比较器PWM2、主开关晶体管FET3、同步侧开关晶体管FET4、扼流圈L2和电容器C2来代替误差放大器ERA1、D/A转换器DAC1、三角波振荡器OSC1、PWM比较器PWM1、主开关晶体管FET1、同步侧开关晶体管FET2、扼流圈L1和电容器C1，从而构造出本实施例的第二DC-DC变换器40。三角波振荡器OSC2和三角波振荡器OSC1一样地输出在一个电压幅值范围内(例如在1.0V到2.0V之间)振荡的三角波信号。
N2、IN2和OUT2分别表示的是误差放大器ERA2的输出端、第二DC-DC变换器40的输入端和第二DC-DC变换器40的输出端。PWM比较器PWM2的输出端和反相输出端分别用Q2和*Q2表示。输出端OUT2连接到电子设备60。
第三DC-DC变换器50包括NMOS晶体管FET5、NMOS晶体管FET6、扼流圈L3和电容器C3。如图所示，NMOS晶体管FET5的漏极连接到输入端IN3，用于接收直流输入电压VIN。NMOS晶体管FET5的源极连接到扼流圈L3，该扼流圈L3又连接到地。
NMOS晶体管FET5的源极连接到NMOS晶体管FET6的漏极。而且，NMOS晶体管FET6的源极连接到输出端OUT3。电容器C3连接在输出端OUT3和地之间。输出端OUT3连接到电子设备60。
第三DC-DC变换器50包括误差放大器ERA3、D/A转换器DAC3、三角波振荡器OSC3和PWM比较器PWM3。误差放大器ERA3的反相输入端连接到输出端OUT3。误差放大器ERA3的同相输入端连接到D/A转换器DAC3。三角波振荡器OSC3和三角波振荡器OSC1及OSC2一样地输出三角波信号。
PWM比较器PWM3的正输入端(+)连接到误差放大器ERA3的输出端N3，其负输入端(-)连接到三角波振荡器OSC3。PWM比较器PWM3的输出端Q3连接到NMOS晶体管FET5的栅极。PWM比较器PWM3的反相输出端*Q3连接到NMOS晶体管FET6的栅极。
现在描述电源装置10的控制方法。当图2所示的电源装置10通电时，其接口控制器21将复位信号S1输出到数据处理器23。当接收到复位信号S1时，数据处理器23访问闪存22以读取初始数据。该初始数据用于将电压V1设为在闪存22中预先存储于非易失模式的初始电平，所述电压V1要被供应到与第一DC-DC变换器30的输出端OUT1相连的电子设备60。更具体而言，初始电压被设为与本发明的初始设定电平相对应的电子设备60的额定电平(例如5V)。数据处理器23将与初始数据相对应的电压命令信号S2输出到寄存器REG1。由于闪存22以非易失模式存储初始数据(初始设定电平)，其对应于本发明的非易失性存储装置(存储器)。初始设定电平不局限于电子设备60的额定电平(5V)，而是可以从额定电压的允许范围(例如从4.5V到5.5V)中选择。
寄存器REG1存储电压命令信号S2，然后将信号S2输出到第一DC-DC变换器30的D/A转换器DAC1。当电源装置10通电时，寄存器REG1以易失模式存储初始数据(初始设定电平)的电压命令信号S2，并且对应于本发明的寄存器单元(易失性存储单元)。
D/A转换器DAC1从电压命令信号S2产生模拟电压信号(参考电压)，该模拟电压信号然后被误差放大器ERA1的同相输入端所接收。如图所示，电压V1被反馈到误差放大器ERA1的反相输入端。误差放大器ERA1将反馈电压V1与参考电压比较，以将误差输出电压输出到PWM比较器PWM1的正输入端(+)。
PWM比较器PWM1的负输入端(-)接收来自三角波振荡器OSC1的三角波信号。PWM比较器PWM1将三角波信号的电压与来自误差放大器ERA1的误差输出电压比较。
当误差输出电压大于三角波信号的电压时，PWM比较器PWM1从输出端Q1输出高电平的PWM信号。同时，PWM比较器PWM1从输出端*Q1输出低电平的PWM信号。当误差输出电压小于三角波信号的电压时，PWM比较器PWM1从输出端Q1输出低电平的PWM信号。同时，PWM比较器PWM1从输出端*Q1输出高电平的PWM信号。
PWM信号输入到主开关晶体管FET1的栅极。主开关晶体管FET1在PWM信号处于高电平时导通，低电平时截止。反相的PWM信号输入到同步侧开关晶体管FET2的栅极。同步侧开关晶体管FET2在反相PWM信号处于低电平时截止，高电平时导通。通过重复进行PWM信号在高电平和低电平之间的变化以及反相PWM信号在低电平和高电平之间的变化，将电压V1调节到初始电平(本实施例中是5V)，然后将其经由输出端OUT1供应到电子设备60。由于第一DC-DC变换器30将反馈电压V1与从电压命令信号S2转换来的模拟信号(参考电压)比较并通过导通和截止两个开关晶体管FET1和FET2而将电压V1调节到初始设定值，因此其对应于本发明的电压控制器。
电子设备60中的集成电路在晶体管的阈值电压或电阻水平上可能有所不同。因此，集成电路电压的最优电平可能取决于阈值电压或电阻水平等而不一致。为了获得电压V1的最优电平(例如，对应于本发明所需电压的所需电平的4.8V)，电子设备60将电压调节信号S14(见图3)输出到接口控制器21，这将在下面描述。
如图3所示，锁相环电路PLL接收来自环形振荡器RINGOSC的频率信号S11和来自振荡器OSC4的参考频率信号S12。例如，环形振荡器RINGOSC包括环路，在该环路中可将一组反相器连成奇数级。频率信号S11的周期是由反相器的奇数级数和反相器的延迟时间之积决定的。该延迟时间根据阈值电压或电阻水平等而不同。因此，频率信号S11的周期根据阈值电压或电阻水平等而不同。锁相环电路PLL将频率信号S11与参考频率信号S12比较以输出输出信号S13。输出信号S13表示频率信号S11与参考频率信号S12间的差。然后将输出信号S13输入到频率/电压转换器63。频率/电压转换器63输出从输出信号S13转换来的电压调节信号S14。如果需要的话，则将电压调节信号S14从接口控制器61经由IIC总线IIC传送到电源装置10中的接口控制器21。电压调节信号S14调节电压V1以消除频率信号S11与参考频率信号S12间的差。这使得第一DC-DC变换器30可以向电子设备60供应电压V1的最优电平(4.8V)。由于接口控制器21接收用于将电压V1调节到最优电平的电压调节信号S14，因此其对应于本发明的通信单元。
如图2所示，接口控制器21将电压调节信号S14输出到寄存器REG1和数据处理器23。寄存器REG1将电压调节信号S14代替电压命令信号S2而存储，然后将电压调节信号S14输出到第一DC-DC变换器30的转换器DAC1。由于寄存器REG1在电压V1被从电源装置10供应到电子设备60时以易失模式存储接口控制器21所接收到的电压调节信号S14，因此其对应于本发明的寄存器单元。数据处理器23在闪存22中写下对应于电压调节信号S14的电压调节数据(接收到的电压电平)，其替换了初始数据(初始设定电平)。由于闪存22存储了在接口控制器21处接收到并由数据处理器23写下的电压调节信号S14的电压调节数据(接收到的电压电平)，因此其对应于本发明的存储单元。
D/A转换器DAC1将对应于电压调节信号S14的模拟电压信号(参考电压)输出到误差放大器ERA1的同相输入端。从图2可以见，误差放大器ERA1将反馈电压V1与参考电压比较，以将误差输出电压输出到PWM比较器PWM1的正输入端(+)。
与上述控制方法类似，PWM比较器PWM1将PWM信号和反相PWM信号分别输出到主开关晶体管FET1的栅极和同步侧开关晶体管FET2的栅极。与上述控制方法类似，PWM信号在高电平和低电平之间重复变化，同时反相PWM信号在低电平和高电平之间重复变化，从而可以将经由输出端OUT1供应到电子设备60的电压V1控制在最优电平(4.8V)。由于第一DC-DC变换器30比较反馈电压V1和对应于电压调节信号S14的模拟信号(参考电压)，并通过导通和截止两个晶体管FET1和FET2而将电压V1调节到最优电平，因此其对应于本发明的电压控制器。
在接收到复位信号S1时，数据处理器23访问闪存22以读取电压V2的初始数据。然后，数据处理器23将电压命令信号S3输出到寄存器REG2。电压命令信号S3用于将供应到与第二DC-DC变换器40的输出端OUT2相连的电子设备60的电压V2调节到初始设定电平。在本实施例中，初始设定电平等于电子设备60的额定电压(例如2.5V)。
寄存器REG2存储电压命令信号S3，并将信号S3输出到第二DC-DC变换器40的D/A转换器DAC2。由于寄存器REG2以易失模式存储对应于初始数据(初始设定电平)的电压命令信号S3，因此其对应于本发明的寄存器单元(易失性存储装置)。
D/A转换器DAC2将对应于电压命令信号S3的模拟电压信号(参考电压)输出到误差放大器ERA2的同相输入端。如图所示，电压V2被反馈到误差放大器ERA2的反相输入端。误差放大器ERA2将反馈电压V2与参考电压比较，以将误差输出电压输出到PWM比较器PWM2的正输入端(+)。
三角波信号由三角波振荡器OSC2输入到PWM比较器PWM2的负输入端(-)。与上述的PWM比较器PWM1类似，PWM比较器PWM2将PWM信号和反相PWM信号分别输出到主开关晶体管FET3的栅极和同步侧开关晶体管FET4的栅极。通过与电压V1的控制方法一样地重复进行PWM信号在高电平和低电平之间的变化以及反相PWM信号在低电平和高电平之间的变化，将电压V2调节到初始电平(本实施例中是2.5V)，然后将其经由输出端OUT2供应到电子设备60。由于第二DC-DC变换器40将反馈电压V2与对应于电压命令信号S3的模拟信号(参考电压)比较并通过导通和截止两个开关晶体管FET3和FET4而将电压V2调节到初始设定值，因此其表示本发明的电压控制器单元。
然而，要由第二DC-DC变换器40供应到电子设备60的电压V2可能根据阈值电压或电阻水平等而不同，并不处于最优电平(例如2.7V)。在这种不利情况下，与图3所示的方法类似，电子设备60将电压调节信号S15(见图2)沿IIC总线IIC输出到接口控制器21。电压调节信号S15用于指导第二DC-DC变换器40向电子设备60供应电压V2的最优电平(本实施例中是2.7V)。
然后，接口控制器21将电压调节信号S15输出到寄存器REG2和数据处理器23。寄存器REG2将电压调节信号S15代替电压命令信号S3而存储，并将信号S15输出到第二DC-DC变换器40的D/A转换器DAC2。由于寄存器REG2在电源装置10向电子设备60供应电压V2时以易失模式存储接口控制器21所接收到的电压调节信号S15，因此其对应于本发明的寄存器单元。另一方面，数据处理器23在闪存22中写下电压调节信号S15的数据(接收到的电压电平)代替初始数据(初始设定电平)。
D/A转换器DAC2将对应于电压调节信号S15的模拟电压信号(参考电压)输出到误差放大器ERA2的同相输入端。误差放大器ERA2将反馈电压V2与参考电压比较，以将误差输出电压输出到PWM比较器PWM2的正输入端(+)。
三角波信号由三角波振荡器OSC2输入到PWM比较器PWM2的负输入端(-)。PWM比较器PWM2将PWM信号和反相PWM信号分别输出到主开关晶体管FET3的栅极和同步侧开关晶体管FET4的栅极。与上述控制方法类似，PWM信号在高电平和低电平之间重复变化，同时反相PWM信号在低电平和高电平之间重复变化，从而可以将经由输出端OUT2供应到电子设备60的电压V2控制在最优电平(2.7V)。由于第二DC-DC变换器40比较反馈电压V2和对应于电压调节信号S15的模拟信号(参考电压)，并通过导通和截止两个晶体管FET3和FET4而将电压V2调节到最优电平，因此其对应于本发明的电压控制器单元。
在接收到复位信号S1时，数据处理器23访问闪存22以读取负电压V3的初始数据。然后，数据处理器23将电压命令信号S4输出到寄存器REG3。电压命令信号S4用于将供应到与第三DC-DC变换器50的输出端OUT3相连的电子设备60的负电压V3调节到初始设定电平。在本实施例中，初始设定电平等于电子设备60的额定电压(例如-2.5V)。
寄存器REG3存储电压命令信号S4，并将信号S4输出到第三DC-DC变换器50的D/A转换器DAC3。由于寄存器REG3以易失模式存储对应于初始数据(初始设定电平)的电压命令信号S4，因此其对应于本发明的寄存器单元(易失性存储单元)。
D/A转换器DAC3将对应于电压命令信号S4的模拟电压信号(参考电压)输出到误差放大器ERA3的同相输入端。如图所示，电压V3被反馈到误差放大器ERA3的反相输入端。误差放大器ERA3将反馈电压V3与参考电压比较，以将误差输出电压输出到PWM比较器PWM3的正输入端(+)。
三角波信号由三角波振荡器OSC3输入到PWM比较器PWM3的负输入端(-)。与上述的PWM比较器PWM1或PWM2类似，PWM比较器PWM3将PWM信号和反相PWM信号分别输出到NMOS晶体管FET5的栅极和NMOS晶体管FET6的栅极。通过重复进行PWM信号在高电平和低电平之间的变化以及反相PWM信号在低电平和高电平之间的变化，将电压V3调节到初始电平(本实施例中是-2.5V)，并将其经由输出端OUT3供应到电子设备60。由于第三DC-DC变换器50将反馈电压V3与对应于电压命令信号S4的模拟信号(参考电压)比较并通过导通和截止两个开关晶体管FET5和FET6而将电压V3调节到初始设定值，因此其表示本发明的电压控制器单元。
当从第三DC-DC变换器50供应到电子设备60的电压V3不是处于最优电平(例如-2.9V)而是另一电平(-2.5V)时，与图3所示的方法类似，电子设备60将电压调节信号S 16(见图2)沿IIC总线IIC输出到接口控制器21。电压调节信号S16用于指导第三DC-DC变换器50向电子设备60供应电压V3的最优电平(-2.9V)。
接口控制器21将电压调节信号S16输出到寄存器REG3和数据处理器23。寄存器REG3将电压调节信号S16代替电压命令信号S4而存储，并将信号S16输出到第三DC-DC变换器50的D/A转换器DAC3。由于寄存器REG3在电源装置10向电子设备60供应电压V3时以易失模式存储接口控制器21所接收到的电压调节信号S16，因此其对应于本发明的寄存器单元。另一方面，数据处理器23在闪存22中写下电压调节信号S16的数据(接收到的电压电平)代替初始数据(初始设定电平)。
D/A转换器DAC3将对应于电压调节信号S16的模拟电压信号(参考电压)输出到误差放大器ERA3的同相输入端。误差放大器ERA3将反馈电压V3与参考电压比较，以将误差输出电压输出到PWM比较器PWM3的正输入端(+)。
PWM比较器PWM3将PWM信号和反相PWM信号分别输出到NMOS晶体管FET5的栅极和NMOS晶体管FET6的栅极。与上述控制方法类似，PWM信号在高电平和低电平之间重复变化，同时反相PWM信号在低电平和高电平之间重复变化，从而可以将经由输出端OUT3供应到电子设备60的电压V3控制在最优电平(-2.9V)。由于第三DC-DC变换器50比较反馈电压V3和对应于电压调节信号S16的模拟信号(参考电压)，并通过导通和截止两个NMOS晶体管FET5和FET6而将电压V3调节到最优电平，因此其对应于本发明的电压控制器单元。
本实施例的电源装置10允许电压调节信号S14至S16的数据(接收到的电压电平)保持存储在闪存22(非易失性存储单元)中，即使电源中断也是如此。当在电压调节信号S14至S16的数据(接收到的电压电平)保持存储在闪存22中时接通电源装置10时，其第一至第三DC-DC变换器30、40和50被激活，以响应于电压V1、v2和V3与其各自相应的信号S14、S15和S16(接收到的电压电平)的比较结果来确定电压V1、V2和V3。当电压V1、V2和V3中的任何电压不处于为电子设备60设定的最优电平时，电源装置10响应于接收自电子设备60的电压调节信号(接收到的电压电平)，将电压V1、V2或V3控制到其最优电平。
(实施例的效果)
实施例中的用于电源装置的控制电路10A和电源装置10使得接口控制器21可以接收电压调节信号S14至S16，并使得闪存22可以预先存储用于确定电压V1至V3的初始电平的初始数据(初始设定电平)和与电压调节信号S14至S16相对应的电子设备60的电压的最优电平，以使得电压V1至V3在响应于(初始设定电平的)数据和最优电平而被修改之后被供应到电子设备60。因此，当接通电源装置10时，其电压V1至V3被设定到由存储在闪存22中的初始设定电平决定的初始电平，并且可以将用于电子设备60的最优电平存储在闪存22中。当在中断后再次接通电源装置10时，可以响应于存储在闪存22中的最优设定电平(初始设定电平)而容易地将其电压V1至V3设定到其电子设备60所需的最优电平。结果，与每次当电源装置10被启动以向电子设备60供电时都调节电压V1至V3的情况相比，电源装置10响应于存储在闪存22中的最优设定电平而将电压V1至V3设定到用于电子设备60的最优设定电平所需的时间可以变得更短，从而允许高速而高效地将电压V1至V3设定到最优电平。
类似地，该实施例的电源装置10的控制方法使得在已接收到电压调节信号S14至S16时，可以将用于确定电压V1至V3初始电平的初始数据(初始设定电平)预先存储，并可以存储由电压调节信号S14至S16决定的用于电子设备60的电压的最优电平，以使得电压V1至V3在响应于(初始设定电平的)数据和最优电平而被修改之后被供应到电子设备60。因此，当接通电源装置10时，其电压V1至V3被设定到由初始设定电平决定的初始电平，并可以存储用于电子设备60的最优电平。在电源装置10的控制方法中，当在中断后再次接通电源装置10时，可以响应于预先存储的最优设定电平(初始设定电平)而容易地将其电压V1至V3设定到其电子设备60所需的最优电平。结果，与每次当电源装置10被启动以向电子设备60供电时都调节电压V1至V3的情况相比，电源装置10响应于最优设定电平而将电压V1至V3设定到用于电子设备60的最优设定电平所需的时间可以变得更短，从而允许高速而高效地将电压V1至V3设定到最优电平。
而且，实施例中的用于电源装置的控制电路10A和电源装置10使得闪存22和寄存器REG1至REG3可以进行如下操作：当接通电源装置10时，寄存器REG1至REG3保存数据处理器23从闪存22中读出的初始数据(初始设定电平)，并且当电源装置10向电子设备60供应诸如V1之类的电压时，保存由电压调节信号S14至S16决定的用于电子设备60的最优电压电平。因此，当接通电源装置10时，参照寄存器REG1至REG3中保存的初始数据(初始设定电平)，电源装置10的诸如V1之类的电压被设定到其初始设定电平。当电源装置10向电子设备60供应诸如V1之类的电压时，参照寄存器REG1至REG3中保存的最优电平，电源装置10的诸如V1之类的电压被设定到其最优电平。
类似地，实施例中的电源装置控制方法使得在接通电源装置10时，可以将以非易失模式存储的初始数据(初始设定电平)读出并以易失模式存储起来，并且当电源装置10向电子设备60供应诸如V1之类的电压时，可以将由电压调节信号S14至S16决定的用于电子设备60的最优电压电平以易失模式存储起来。因此，当接通电源装置10时，参照以易失模式保存的初始数据(初始设定电平)，电源装置10的诸如V1之类的电压被设定到其初始设定电平。当电源装置10向电子设备60供应诸如V1之类的电压时，参照以易失模式存储的最优电平，电源装置10的诸如V1之类的电压被设定到其最优电平。
而且，实施例中的用于电源装置的控制电路10A和电源装置10使得第一至第三DC-DC变换器30至50可以向电子设备60供应响应于存储在寄存器REG1至REG3中的初始数据(初始设定电平)或最优电平而修改了的电压V1至V3。因此，不需要在每次接通电源装置10时都单独将电压V1至V3调节到其初始设定值。参照初始设定电平，可以由第一至第三DC-DC变换器30至50有效地向电子设备60供应电压V1至V3。另外，在用于电源装置的控制电路10A和电源装置10中，不需要在电源装置10向电子设备60供应电压V1至V3时单独将电压V1至V3调节到其初始设定值。相反，参照存储在包括REG1在内的寄存器中的最优电平，可以由第一至第三DC-DC变换器30至50高效而高速地将电压V1至V3设定到其最优电平。
类似地，实施例中的电源装置控制方法允许向电子设备60供应响应于以易失模式存储的初始数据(初始设定电平)或最优电平而修改了的电压V1至V3。因此，不需要在每次接通电源装置10时都单独将电压V1至V3调节到其初始设定值。可以有效地向电子设备60供应由初始设定电平决定的电压V1至V3。另外，电源装置10的控制方法不需要在电源装置10向电子设备60供应电压V1至V3时单独将电压V1至V3调节到其初始设定值。相反，参照以易失模式存储的用于电子设备60的最优电平，可以高效而高速地将电压V1至V3设定到其最优电平。
实施例中的用于电源装置的控制电路10A和电源装置10使得在电源装置10向电子设备60供应电压V1至V3时，寄存器REG1至REG3可以将用于电子设备60的最优电平代替初始数据(初始设定电平)而存储。因此，当电源装置10向电子设备60供应电压V1至V3时，可以响应于存储在寄存器REG1至REG3中的用于电子设备60的最优电平，高效而高速地将电压V1至V3设定到其最优电平。
类似地，实施例中的电源装置控制方法使得在电源装置10向电子设备60供应电压V1至V3时，可以将用于电子设备60的最优电平代替初始数据(初始设定电平)而以非易失模式存储。因此，可以响应于以非易失模式存储的最优电平，高效而高速地将电压V1至V3设定到其最优电平。
实施例中的用于电源装置的控制电路10A和电源装置10使得数据处理器23可以在闪存22中写入和存储电压调节信号S14至S16的数据(接收到的电压电平)，来代替初始数据(初始设定电平)。因此，可以将用于确定电压V1至V3最优电平的数据(接收到的电压电平)存储在闪存22(非易失性存储单元)中而不丢失任何数据。
类似地，实施例中的电源装置控制方法允许存储电压调节信号的数据(接收到的电压电平)，来代替预先以非易失模式存储的初始数据(初始设定电平)。因此，可以以非易失模式存储用于确定电压V1至V3最优电平的数据(接收到的电压电平)而不丢失任何数据。
实施例中的用于电源装置的控制电路10A和电源装置10使得闪存22(非易失性存储单元)可以保存电压调节数据(接收到的电压电平)。因此，可以以非易失模式安全地存储电压调节数据(接收到的电压电平)而不丢失任何数据，即使电源中断时也是如此。
类似地，实施例中的电源装置控制方法允许以非易失模式存储电压调节信号的电压调节数据(接收到的电压电平)。因此，可以安全地存储电压调节数据(接收到的电压电平)而不丢失任何数据。
实施例中的用于电源装置的控制电路10A和电源装置10使得接口控制器21可以将电压调节信号S14至S16输出到寄存器REG1至REG3以及数据处理器23，以使得电压调节信号S14至S16(电压调节数据)存储在寄存器REG1至REG3(易失性存储单元)中，并且与信号S14至S16相对应的其电压调节数据(接收到的电压电平)存储在闪存22(非易失性存储单元)中。在将电压调节数据存储在寄存器REG1至REG3中时，并行地将接收到的电压电平的数据存储在闪存22中。因此，与电压调节数据和接收到的电压电平的数据相继存储在寄存器REG1至REG3和闪存22中的情形相比，可以提高电源装置10的效率。
类似地，实施例中的电源装置10的控制方法允许以易失模式存储电压调节数据，并且以非易失模式存储接收到的电压电平的数据。在以易失模式存储电压调节数据时，并行地以非易失模式存储接收到的电压电平的数据。因此，与电压调节数据和接收到的电压电平的数据相继以易失模式和非易失模式存储的情形相比，可以提高电源装置10的效率。
本发明并不局限于以上实施例，而是可以在结构上进行部分修改来实现，这不会脱离本发明的范围。实施例中的用于电源装置的控制电路10A和电源装置10允许将电压调节信号S14至S16(电压调节数据)存储在寄存器REG1至REG3(易失性存储单元)中，并将与电压调节信号S14至S16相对应的接收到的电压电平的数据存储在闪存22(非易失性存储单元)中。或者，可以在将接收到的电压电平的数据存储在闪存22(非易失性存储单元)中之前，将电压调节信号S14至S16(电压调节数据)存储在寄存器REG1至REG3(易失性存储单元)中。因此，在已经响应于存储在寄存器REG1至REG3中的电压调节数据而将要供应给电子设备60的电压V1至V3高效而高速地设定成了最优电平时，将接收到的电压电平的数据存储在闪存22中而不丢失任何数据。换言之，可以优先地将要供应给电子设备60的电压V1至V3设定到最优电平，然后再将接收到的电压电平的数据存储在闪存22中而不丢失数据。
可以修改电源装置10的控制方法，其中在以非易失模式存储接收到的电压电平的数据之前，以易失模式存储电压调节信号S14至S16(电压调节数据)。因此，在已经响应于以易失模式存储的电压调节数据而将要供应给电子设备60的电压V1至V3高效而高速地设定成了最优电平时，存储接收到的电压电平的数据而不丢失任何数据。换言之，可以优先地将要供应给电子设备60的电压V1至V3设定到最优电平，然后再存储接收到的电压电平的数据。
虽然如图1所示，实施例中的电源装置10具有用于三个通道(CH1到CH3)的输出单元，但其也可具有四个或更多个相应通道的输出单元。而且，闪存22除了保存初始数据(初始设定电平)之外，还可以保持用于电源装置10的控制程序。实施例的电源装置10中的控制电路10A可以包括一个或多个半导体芯片。电源装置10也可以包括一个或多个半导体芯片。电源装置10及其控制电路10A可以设置在模块中。而且，电子设备可以包括具有控制电路和DC-DC变换器的电源装置。
本发明的用于电源装置的控制电路、电源装置及其控制方法被设置为在已预先存储了用于确定初始电压电平的初始设定电平时，接收并存储来自要被供电的电子设备要求的电压电平。这使得可以响应于初始设定电平和要求电平来控制要供应的电压。结果，与每次在电源装置启动以对电子设备供电时都调节电压的情况相比，响应于所存储的设定电平而将电压设定到电子设备所要求的最优设定电平所需的时间可以变得更短，从而允许高速而高效地将电压设定到最优电平。
本申请基于申请日为2006年2月24日的在先日本专利申请第2006-047819号，并要求其优先权，在此通过引用合并了该在先申请的全部内容。
Claims (14)
1.一种用于电源装置的控制电路，所述电源装置用于向设备供应所需电压，所述设备提供初始电压，然后要求接收不同于所述初始电压的所述所需电压，所述控制电路包括：
通信单元，用于接收所述所需电压的要求电平；以及
存储单元，用于预先存储用于确定所述初始电压的初始设定电平，以及存储所述通信单元接收到的所述要求电平，其中
响应于所述初始设定电平或所述要求电平来控制所述初始电压或所述所需电压，
其中所述存储单元包括：
非易失性存储单元，其中至少预先存储了所述初始设定电平；以及
寄存器单元，用于存储所述初始设定电平和所述要求电平，并且
其中所述寄存器单元在所述电源装置启动时存储从所述非易失性存储单元中读出的初始设定电平，并在所述电源装置被操作时存储所述通信单元所接收的要求电平。
2.如权利要求1所述的用于电源装置的控制电路，还包括：
电压控制器单元，用于响应于存储在所述寄存器单元中的所述初始设定电平或所述要求电平来控制所述初始电压或所述所需电压。
3.如权利要求1所述的用于电源装置的控制电路，其中
当所述电源装置被操作时，所述寄存器单元将所述要求电平代替所述初始设定电平而存储。
4.如权利要求1所述的用于电源装置的控制电路，其中
所述非易失性存储单元将所述要求电平代替所述预先存储的初始设定电平而存储。
5.如权利要求1所述的用于电源装置的控制电路，其中
所述要求电平是由所述通信单元接收，然后同时存储在所述寄存器单元和所述非易失性存储单元中的。
6.如权利要求1所述的用于电源装置的控制电路，其中
所述要求电平在由所述通信单元接收到以后，被存储在所述寄存器单元中，然后被存储在所述非易失性存储单元中。
7.一种电源装置，用于向设备供应所需电压，所述设备提供初始电压，然后要求接收不同于所述初始电压的所述所需电压，所述电源装置包括：
通信单元，用于接收所述所需电压的要求电平；以及
存储单元，用于预先存储用于确定所述初始电压的初始设定电平，以及存储所述通信单元接收到的所述要求电平，其中
响应于所述初始设定电平或所述要求电平来控制所述初始电压或所述所需电压，
其中所述存储单元包括：
非易失性存储单元，其中至少预先存储了所述初始设定电平；以及
寄存器单元，用于存储所述初始设定电平和所述要求电平，并且
其中所述寄存器单元在所述电源装置启动时存储从所述非易失性存储单元中读出的初始设定电平，并在所述电源装置被操作时存储所述通信单元所接收的要求电平。
8.如权利要求7所述的电源装置，包括：
电压控制器单元，用于响应于存储在所述寄存器单元中的所述初始设定电平或所述要求电平来控制所述初始电压或所述所需电压。
9.如权利要求7所述的电源装置，其中
当所述电源装置被操作时，所述寄存器单元将所述要求电平代替所述初始设定电平而存储。
10.如权利要求7所述的电源装置，其中
所述非易失性存储单元将所述要求电平代替所述预先存储的初始设定电平而存储。
11.如权利要求7所述的电源装置，其中
所述要求电平是由所述通信单元接收，然后同时存储在所述寄存器单元和所述非易失性存储单元中的。
12.如权利要求7所述的电源装置，其中
所述要求电平在由所述通信单元接收到以后，被存储在所述寄存器单元中，然后被存储在所述非易失性存储单元中。
13.一种电源装置控制方法，所述电源装置用于向设备供应所需电压，所述设备提供初始电压，然后要求接收不同于所述初始电压的所述所需电压，所述方法包括以下步骤：
接收所述所需电压的要求电平；
预先存储用于确定所述初始电压的初始设定电平，并存储所接收到的所述要求电平；以及
响应于所述初始设定电平或所述要求电平来控制所述初始电压或所述所需电压，
其中所述存储步骤包括：
以非易失模式至少预先存储所述初始设定电平；
以易失模式存储所述初始设定电平和所述要求电平；并且
当所述电源装置启动时，读出所述以非易失模式存储的初始设定电平，并以易失模式存储所述初始设定电平；以及当所述电源装置被操作时，以易失模式存储所接收到的要求电平。
14.如权利要求13所述的电源装置控制方法，其中
将所述要求电平代替预先以非易失模式存储的初始设定电平而以非易失模式存储。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006047819 | 2006-02-24 | ||
| JP2006047819A JP4771828B2 (ja) | 2006-02-24 | 2006-02-24 | 電源装置の制御回路、電源装置及びその制御方法 |
| JP2006-047819 | 2006-02-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101026335A CN101026335A (zh) | 2007-08-29 |
| CN101026335B true CN101026335B (zh) | 2011-11-23 |
Family
ID=38443812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100875032A Expired - Fee Related CN101026335B (zh) | 2006-02-24 | 2006-06-13 | 电源装置控制电路、电源装置及其控制方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20070201294A1 (zh) |
| JP (1) | JP4771828B2 (zh) |
| KR (1) | KR100963549B1 (zh) |
| CN (1) | CN101026335B (zh) |
| TW (1) | TWI349414B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5267055B2 (ja) * | 2008-10-31 | 2013-08-21 | 富士通株式会社 | 電源電圧出力回路 |
| TWI412216B (zh) * | 2009-09-02 | 2013-10-11 | Delta Electronics Inc | 交錯式脈波寬度調變控制之電力模組系統及其操作方法 |
| CN102130573B (zh) * | 2010-01-13 | 2013-03-27 | 台达电子工业股份有限公司 | 具关机保护的多组输出降压型转换装置 |
| US8797813B2 (en) * | 2011-05-17 | 2014-08-05 | Maxlinear, Inc. | Method and apparatus for memory power and/or area reduction |
| KR20130017335A (ko) * | 2011-08-10 | 2013-02-20 | 삼성전자주식회사 | 싱크 기기, 소스 기기 및 그 제어 방법 |
| WO2013146154A1 (en) * | 2012-03-29 | 2013-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Power supply control device |
| KR101961424B1 (ko) | 2012-10-26 | 2019-03-25 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| CN103902000A (zh) * | 2012-12-29 | 2014-07-02 | 鸿富锦精密工业（深圳）有限公司 | 电源时序电路 |
| KR102192590B1 (ko) * | 2014-02-04 | 2020-12-18 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| US9912325B2 (en) * | 2015-04-10 | 2018-03-06 | Drexel University | Power supply voltage detection and power delivery circuit |
| US11216323B2 (en) * | 2015-09-16 | 2022-01-04 | Samsung Electronics Co., Ltd. | Solid state memory system with low power error correction mechanism and method of operation thereof |
| US10248147B2 (en) | 2015-11-17 | 2019-04-02 | Motorola Mobility Llc | Power supply with variable configurable current limit |
| JP7194597B2 (ja) * | 2019-01-16 | 2022-12-22 | リンナイ株式会社 | 電源装置 |
| TWI819959B (zh) * | 2023-02-02 | 2023-10-21 | 群光電子股份有限公司 | 控制裝置、控制訊號產生方法以及電壓轉換裝置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721648A (en) * | 1992-04-10 | 1998-02-24 | Seagate Technology, Inc. | Multirate digital control system for use with a system having a linear transfer function, such as a head positioning system in a magnetic disc drive |
| US6693571B2 (en) * | 2000-05-10 | 2004-02-17 | Cirrus Logic, Inc. | Modulation of a digital input signal using a digital signal modulator and signal splitting |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2577897B2 (ja) * | 1986-10-31 | 1997-02-05 | 日本テキサス・インスツルメンツ 株式会社 | 定電圧電源回路 |
| JPH02151264A (ja) * | 1988-11-29 | 1990-06-11 | Toshiba Corp | スイッチング電源装置 |
| US5218704A (en) * | 1989-10-30 | 1993-06-08 | Texas Instruments | Real-time power conservation for portable computers |
| US5537360A (en) * | 1994-09-16 | 1996-07-16 | Dallas Semiconductor Corporation | Programmable power supply systems and methods providing a write protected memory having multiple interface capability |
| JP3508384B2 (ja) * | 1996-04-05 | 2004-03-22 | ソニー株式会社 | バッテリ充電装置及び方法、並びにバッテリパック |
| US6459175B1 (en) * | 1997-11-17 | 2002-10-01 | Patrick H. Potega | Universal power supply |
| US6229432B1 (en) * | 1997-10-30 | 2001-05-08 | Duane Patrick Fridley | Intelligent transceiver module particularly suited for power line control systems |
| JP4124873B2 (ja) * | 1997-12-17 | 2008-07-23 | キヤノン株式会社 | 電力制御システム |
| AU3875100A (en) * | 1999-03-11 | 2000-09-28 | Power Circuit Innovations, Inc. | A networkable power controller |
| US6651178B1 (en) * | 2000-02-29 | 2003-11-18 | 3Com Corporation | Communication module having power supply requirement identification |
| GB0103837D0 (en) * | 2001-02-16 | 2001-04-04 | Nallatech Ltd | Programmable power supply for field programmable gate array modules |
| US7203852B2 (en) * | 2001-06-29 | 2007-04-10 | Intel Corporation | System and process for making power readily available to newly added computers |
| JP4038134B2 (ja) * | 2003-02-05 | 2008-01-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電源制御装置及び情報処理装置 |
| US7240225B2 (en) * | 2003-11-10 | 2007-07-03 | Dell Products L.P. | System and method for throttling power in one or more information handling systems |
| US7017063B2 (en) * | 2004-03-05 | 2006-03-21 | Lattice Semiconductor Corporation | Systems and methods for controlling voltage regulator module power supplies |
| US7327612B2 (en) * | 2005-01-31 | 2008-02-05 | Hewlett-Packard Development Company, L.P. | Method and apparatus for providing the proper voltage to a memory |
| US7467306B2 (en) * | 2005-03-08 | 2008-12-16 | Hewlett-Packard Development Company, L.P. | Methods and systems for allocating power to an electronic device |
| US7274175B2 (en) * | 2005-08-03 | 2007-09-25 | Mihai-Costin Manolescu | Multiple output power supply that configures itself to multiple loads |
| US7461274B2 (en) * | 2005-08-23 | 2008-12-02 | International Business Machines Corporation | Method for maximizing server utilization in a resource constrained environment |
-
2006
- 2006-02-24 JP JP2006047819A patent/JP4771828B2/ja not_active Expired - Fee Related
- 2006-05-23 TW TW095118227A patent/TWI349414B/zh not_active IP Right Cessation
- 2006-06-06 US US11/447,022 patent/US20070201294A1/en not_active Abandoned
- 2006-06-13 CN CN2006100875032A patent/CN101026335B/zh not_active Expired - Fee Related
- 2006-06-16 KR KR1020060054291A patent/KR100963549B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721648A (en) * | 1992-04-10 | 1998-02-24 | Seagate Technology, Inc. | Multirate digital control system for use with a system having a linear transfer function, such as a head positioning system in a magnetic disc drive |
| US6693571B2 (en) * | 2000-05-10 | 2004-02-17 | Cirrus Logic, Inc. | Modulation of a digital input signal using a digital signal modulator and signal splitting |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070201294A1 (en) | 2007-08-30 |
| CN101026335A (zh) | 2007-08-29 |
| JP2007228743A (ja) | 2007-09-06 |
| TWI349414B (en) | 2011-09-21 |
| JP4771828B2 (ja) | 2011-09-14 |
| KR20070088232A (ko) | 2007-08-29 |
| TW200733530A (en) | 2007-09-01 |
| KR100963549B1 (ko) | 2010-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101026335B (zh) | 电源装置控制电路、电源装置及其控制方法 | |
| US7579902B2 (en) | Charge pump for generation of multiple output-voltage levels | |
| JP4870058B2 (ja) | 定電流駆動回路 | |
| US6927441B2 (en) | Variable stage charge pump | |
| US10126791B2 (en) | Configurable power management integrated circuit | |
| RU2172525C2 (ru) | Генератор накачки с изменяемым числом ступеней | |
| US8030988B2 (en) | Method for generating multiple incremental output voltages using a single charge pump chain | |
| US8344791B2 (en) | Charge pump circuits and methods | |
| US20090058507A1 (en) | Bottom Plate Regulated Charge Pump | |
| US20090058506A1 (en) | Bottom Plate Regulation of Charge Pumps | |
| EP1753117A2 (en) | Power supply apparatus | |
| KR20140078609A (ko) | 판독 및 프로그램을 위해 동적으로 재구성가능한 충전 펌프 시스템 | |
| US7843712B2 (en) | Charge pump for positive pumping and negative pumping | |
| US10312709B2 (en) | Multi-configurable switch mode charging system, charging circuit, and charging method | |
| US20080143401A1 (en) | Charge pump circuit | |
| JP2008118847A (ja) | 充電器／昇圧制御器を備える電源管理システム | |
| US7489109B1 (en) | Integrated battery charger and system regulator circuit | |
| KR20110043268A (ko) | 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템 | |
| CN101026334A (zh) | 电源控制电路、电源设备及其控制方法 | |
| JP2006502689A (ja) | 電源制御回路 | |
| US20120218031A1 (en) | Method for controlling the supply voltage for an integrated circuit and an apparatus with a voltage regulation module and an integrated circuit | |
| KR101585872B1 (ko) | 시스템-온-칩용 범용 전원 장치 | |
| US8035939B2 (en) | Tracking and fault communication for DC power supply modules | |
| CN116868474A (zh) | 电力存储设备控制系统及备用电源系统 | |
| US9819265B1 (en) | Multiphase power controller with dynamic phase management |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081024 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20081024 Address after: Tokyo, Japan Applicant after: Fujitsu Microelectronics Ltd. Address before: Kanagawa Applicant before: Fujitsu Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SUOSI FUTURE CO., LTD. Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD. Effective date: 20150515 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150515 Address after: Kanagawa Patentee after: Co., Ltd. Suo Si future Address before: Kanagawa Patentee before: Fujitsu Semiconductor Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111123 Termination date: 20210613 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |