TWI613886B - 半導體裝置及其控制方法 - Google Patents

半導體裝置及其控制方法 Download PDF

Info

Publication number
TWI613886B
TWI613886B TW102126653A TW102126653A TWI613886B TW I613886 B TWI613886 B TW I613886B TW 102126653 A TW102126653 A TW 102126653A TW 102126653 A TW102126653 A TW 102126653A TW I613886 B TWI613886 B TW I613886B
Authority
TW
Taiwan
Prior art keywords
mode
terminal
circuit
power supply
supply voltage
Prior art date
Application number
TW102126653A
Other languages
English (en)
Other versions
TW201424253A (zh
Inventor
小澤治
掘口真志
伊藤崇泰
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201424253A publication Critical patent/TW201424253A/zh
Application granted granted Critical
Publication of TWI613886B publication Critical patent/TWI613886B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/0046—Circuit elements of oscillators including measures to switch the gain of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/005—Circuit elements of oscillators including measures to switch a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0082—Lowering the supply voltage and saving power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0088—Reduction of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0094—Measures to ensure starting of oscillations

Abstract

有關振盪電路，實現併存低消耗電力與高雜訊抗擾性。
其解決手段為半導體裝置係具備：各連接於石英振盪器兩端之第1端子及第2端子，和於第1端子連接有輸入而於第2端子連接有輸出之反相器電路，和連接在第1端子與第2端子之間的回授電阻，和連接於第1端子與第2端子之至少一方之可變電容，和控制電路。控制電路係反相器電路之驅動能力及可變電容之容量值雙方呈較第1模式而在第2模式中變大地進行控制。

Description

半導體裝置及其控制方法
本發明係有關具備振盪電路的半導體裝置及其控制方法。
在半導體裝置所使用之時脈信號係典型來說，係經由使用石英振盪器與振盪電路之時而加以生成。為了得到安定之時脈信號，振盪電路之雜訊抗擾性係為高者為佳。
專利文獻1係揭示有振盪電路。其振盪電路係具備：具有1個電晶體之反相器，和回授電阻，和電容元件，和可變電流源，和時計電路，和電流控制部。回授電阻係與反相器並聯地加以連接。電容元件係設置於各反相器之輸入側及輸出側。可變電流源係將位準不同之2種類的電流任一供給至反相器。時計電路係從振盪電路的電源之啟動計數特定時間。電流控制部係可變電流源所能供給之2種類的電流之內，經由時計電路之計數時間則至經過特定時間為止之間係呈將位準大者之電流，而經過特定 時間之後係呈將位準小者之電流供給至反相器地控制可變電流源。
專利文獻2係揭示有將其他電子電路與電源線作為相同之石英振盪電路。於電源線與石英振盪電路之間，設置有為了除去重疊於電源線之雜訊侵入至石英振盪電路之低通濾波器。
專利文獻3係揭示有石英振盪器。其石英振盪器係具備：石英振盪電路，和緩衝電路。石英振盪電路係連接於電源電路，輸入控制電壓產生電路之輸出。緩衝電路係連接於電源電路，輸入石英振盪電路之輸出。更且，於電源電路與緩衝電路之間，連接有低通濾波器。
〔專利文獻〕
[專利文獻1]日本特開2009-105611號公報
[專利文獻2]日本特開2001-136030號公報
[專利文獻3]日本特開2008-103808號公報
為了抑制振盪電路之消耗電力，係以低電流而驅動小容量電容器者則為有效。但在如此之小容量電容器係對於雜訊或電源電壓變動等之環境變化的抗擾性為低。隨之，對於在將振盪電路安裝於製品晶片時，如此小容量電容器則有成為振盪電路之錯誤動作的原因之可能 性。有關振盪電路，期望有併存低消耗電力與高雜訊抗擾性。
其他課題與新穎的特徵係從本說明書之記載及附加圖面明確了解到。
在一實施形態中，提供有半導體裝置。其半導體裝置係具備各連接於石英振盪器的兩端之第1端子及第2端子。其半導體裝置係更具備反相器電路，回授電阻，可變電容，及控制電路。反相器電路之輸入係連接於第1端子，而其輸出係連接於第2端子。回授電阻係連接在第1端子與第2端子之間。可變電容係連接於第1端子與第2端子之至少一方。控制電路係依據指定第1模式與第2模式之模式信號，控制反相器電路之驅動能力及可變電容之容量值。更為詳細係為控制電路係反相器電路之驅動能力及可變電容之容量值雙方呈較第1模式而在第2模式中變大地進行控制。
在一實施形態中，提供有半導體裝置之製造方法。半導體裝置係具備：各連接於石英振盪器兩端之第1端子及第2端子，和於第1端子連接有輸入而於第2端子連接有輸出之反相器電路，和連接在第1端子與第2端子之間的回授電阻，和連接於第1端子與第2端子之至少一方之可變電容。控制方法係包含：(A)將動作模式由第1模式與第2模式進行切換的步驟，和(B)反相器電 路之驅動能力及可變電容之容量值雙方呈較第1模式而在第2模式中變大地進行控制之步驟。
有關振盪電路，成為可實現併存低消耗電力與高雜訊抗擾性。
1‧‧‧石英振盪器
2‧‧‧電源
3‧‧‧電池
5‧‧‧半導體晶片
10‧‧‧振盪電路
20‧‧‧RTC電路
30‧‧‧系統控制器
40‧‧‧邏輯電路
50‧‧‧電源切換電路
60‧‧‧電源檢測電路
70‧‧‧低通濾波器
71‧‧‧可變電阻
72‧‧‧電容
100‧‧‧反相器電路
101‧‧‧輸入端子
102‧‧‧輸出端子
110‧‧‧NMOS電晶體
120‧‧‧可變電流源
121~125‧‧‧PMOS電晶體
126，127‧‧‧NMOS電晶體
128‧‧‧可變電阻
130‧‧‧反相器
140‧‧‧NAND閘極
150‧‧‧反相器
160‧‧‧反相器
170‧‧‧開關
200‧‧‧可變電容
200-1‧‧‧第1可變電容
200-2‧‧‧第2可變電容
210‧‧‧電容
220‧‧‧開關
230‧‧‧電容
240‧‧‧開關
300‧‧‧回授電阻
400‧‧‧比較器電路
401，402‧‧‧節點
410‧‧‧比較器
420‧‧‧參照電壓電源
430‧‧‧比較器
440‧‧‧電容
450‧‧‧阻抗
460‧‧‧參照電壓電源
470‧‧‧電容
480‧‧‧選擇電路
500‧‧‧控制電路
600‧‧‧分頻電路
C1‧‧‧第1電容
C2‧‧‧第2電容
N1~N3‧‧‧節點
P1‧‧‧第1引腳
P2‧‧‧第2引腳
PA‧‧‧鄰接引腳
SW‧‧‧電源切換信號
T1‧‧‧第1端子
T2‧‧‧第2端子
CLK‧‧‧時脈信號
CLK1‧‧‧第1時脈信號
CLK2‧‧‧第2時脈信號
CON1‧‧‧第1控制信號
CON2‧‧‧第2控制信號
CON3‧‧‧第3控制信號
MODE‧‧‧模式信號
VCC‧‧‧電源電壓
VBAT‧‧‧電池電源電壓
VRTC‧‧‧RTC電源電壓
XMOD‧‧‧偵錯模式信號
XVOL‧‧‧電源切換許可信號
[圖1]圖1係顯示有關本發明之實施形態的振盪電路之構成電路圖。
[圖2]圖2係顯示有關本發明之實施形態的振盪電路之控制方法的時間圖。
[圖3]圖3係顯示有關本發明之實施形態的振盪電路之變形例的電路圖。
[圖4]圖4係為了說明分頻電路之動作的概念圖。
[圖5]圖5係顯示有關本發明之實施形態的振盪電路中之反相器電路的構成例之電路圖。
[圖6]圖6係顯示有關本發明之實施形態的振盪電路中之反相器電路的構成例之電路圖。
[圖7]圖7係顯示有關本發明之實施形態的振盪電路中之反相器電路的其他構成例之電路圖。
[圖8]圖8係顯示有關本發明之實施形態的振盪電路中之反相器電路的又其他構成例之電路圖。
[圖9]圖9係顯示有關本發明之實施形態的振盪電路之變形例的電路圖。
[圖10]圖10係顯示有關本發明之實施形態的振盪電路之其他變形例的電路圖。
[圖11]圖11係顯示有關本發明之實施形態的振盪電路之又其他變形例的電路圖。
[圖12]圖12係顯示關於本發明之實施形態之半導體裝置之構成例的方塊圖。
[圖13]圖13係為了說明有關本發明之實施形態的振盪電路之適用例的電路圖。
[圖14]圖14係為了說明有關本發明之實施形態的振盪電路之適用例的時間圖。
[圖15]圖15係為了說明有關本發明之實施形態的振盪電路之其他適用例的概念圖。
[圖16]圖16係為了說明有關本發明之實施形態的振盪電路之其他適用例的時間圖。
[圖17]圖17係顯示有關本發明之實施形態的振盪電路中之比較器電路的變形例之電路圖。
[圖18]圖18係顯示有關本發明之實施形態的振盪電路中之比較器電路的其他變形例之電路圖。
[圖19]圖19係顯示有關本發明之實施形態的振盪電路中之比較器電路的又其他變形例之電路圖。
[圖20]圖20係顯示關於本發明之實施形態之半導體裝置之變形例的方塊圖。
1.振盪電路1-1.基本構成圖1係顯示有關本發明之實施形態的振盪電路10之構成電路圖。振盪電路10係連接於外裝構件之石英振盪器1，第1電容C1及第2電容C2。更詳細為振盪電路10係具有第1端子T1及第2端子T2，此等第1端子T1及第2端子T2則各連接於石英振盪器1的兩端。另外，第1電容C1係連接於第1端子T1與接地端子之間，而第2電容C2係連接於第2端子T2與接地端子之間。振盪電路10係與此等石英振盪器1，第1電容C1及第2電容C2同時動作，經由此而生成，輸出時脈信號CLK。
振盪電路10係具備反相器電路100，回授電阻300，及比較器電路400。
反相器電路100係具有反轉邏輯機能，在輸入端子101與輸出端子102之間進行邏輯反轉。此等反相器電路100之輸入端子101及輸出端子102係各連接於第1端子T1及第2端子T2。然而，如後述，有關本實施形態之反相器電路100的驅動能力係為可變控制。
回授電阻300係成連接在第1端子T1及第2端子T2之間地加以設置。經由以上所說明之石英振盪器1，第1電容C1，第2電容C2，反相器電路100及回授電阻300，與典形的振盪電路同樣地產生有振盪動作。
比較器電路400之輸入係連接於第2端子T2(反相器電路100之輸出端子102)。此比較器電路400 係依據第2端子T2的電壓(振盪電壓波形)而生成時脈信號CLK，輸出生成之時脈信號CLK。例如，比較器電路400係具備比較器410及參照電壓電源420。參照電壓電源420係生成參照電壓。其參照電壓與第2端子T2之電壓則加以輸入至比較器410，由此而生成時脈信號CLK。
有關本實施形態之振盪電路10係更具備可變電容200與控制電路500。
可變電容200係連接於第1端子T1與第2端子T2之至少一方。在圖1所示的例中，第1可變電容200-1則連接於第1端子T1，而第2可變電容200-2則連接於第2端子T2。經由控制第1可變電容200-1(第2可變電容200-2)的電容值，而可變地控制連接於第1端子T1(第2端子T2)之電容值者。例如，各可變電容200係具備電容210與開關220。電容210之容量值係例如為10pF。開關220係介入存在於電容210與第1端子T1(第2端子T2)之間，經由ON/OFF控制此開關220之時，能可變地控制連接於第1端子T1(第2端子T2)之電容值者。
在本實施形態中，反相器電路100之驅動能力與可變電容200之電容值係能可變控制者。進行此控制者為控制電路500。具體而言，控制電路500係將第1控制信號CON1輸出至反相器電路100，由此，控制反相器電路100之驅動能力。另外，控制電路500係將第2控制 信號CON2輸出至各可變電容200，由此，控制各可變電容200的容量值。
經由控制電路500之控制係依據模式信號MODE而加以實施。模式信號MODE係指定「第1模式」與「第2模式」之任一。控制電路500係因應其模式信號MODE之內容(第1模式或者第2模式)而輸出第1控制信號CON1及第2控制信號CON2。即，控制電路500係因應模式信號MODE，控制反相器電路100之驅動能力及可變電容200之電容值。
1-2.動作及效果。
圖2係顯示有關本實施形態的振盪電路10之控制方法的時間圖。在本例中，作為Low位準之模式信號MODE係表示第1模式，High位準之模式信號MODE係表示第2模式。
在時刻t0中，模式信號MODE則從Low位準切換為High位準。由此，動作模式則從第1模式切換為第2模式。此情況，控制電路500係反相器電路100之驅動能力與可變電容200之電容值的“雙方”則呈增加地進行控制。即，反相器電路100之驅動能力與可變電容200之電容值之雙方則較第1模式而在第2模式中變大。其結果，在第2模式中，因振盪電路之驅動電流與負荷電容則增加之故，振盪電路10之雜訊抗擾性則大幅提升。
在此，在反相器電路100之驅動能力之增加 之前，可變電容200之電容值則增加時，比較於驅動電流而負荷電容則變大之故而振盪電壓振幅則變小，振盪安定性則下降。最差的情況，亦有振盪停止的可能性。從振盪維持之觀點，控制電路500係從第1模式切換成第2模式時，進行如以下的控制則最佳。即，控制電路500係在時刻t0之後的時刻t1中，使反相器電路100之驅動能力增加，更加地在時刻t1之後的時刻t2中，使可變電容200之電容值增加。由此，於驅動電流增加之後，負荷電容則增加之故，振盪電壓振幅則並未極端變小而防止有振盪安定性的下降。
在時刻t3中，模式信號MODE則從High位準切換為Low位準。由此，動作模式則從第2模式切換為第1模式。此情況，控制電路500係反相器電路100之驅動能力與可變電容200之電容值的“雙方”則呈減少地進行控制。在此，亦從振盪維持的觀點，控制電路500係進行如以下之控制者為最佳。即，控制電路500係在時刻t3之後的時刻t4中，使可變電容200之電容值減少，更且在時刻t4之後的時刻t5中，使反相器電路100之驅動能力減少。由此，於驅動電流減少之前，負荷電容則減少之故，而防止有振盪安定性的下降。
如以上所說明地，如根據本實施形態，振盪電路10之驅動電流與負荷電容之雙方則較第1模式而在第2模式中變大。其結果，在第2模式中，振盪電路10之雜訊抗擾性則大幅地提升。其另一方面，在第1模式 中，負荷電容以及驅動電流亦為小之故，抑制消耗電力。也就是，亦可說是第1模式係「低電力模式」，第2模式係「高雜訊抗擾性模式」者。
為了抑制振盪電路10之消耗電力，係以低電流而驅動小容量電容器(C1，C2)者則為有效。此消耗電力之抑制係經由第1模式而實現。例如，在準備時，僅使內藏於半導體裝置之計時計(RTC電路)動作之情況，考慮將動作模式設定為第1模式者。經由此，可加長準備時之電池驅動時間者。
在其一方，如此之小容量電容器(C1，C2)係對於雜訊或電源電壓變動等之環境變化的抗擾性為低。對於在將振盪電路10安裝於製品晶片時，如此小容量電容器(C1，C2)則有成為振盪電路10之錯誤動作的原因之可能性。因此，對於在高雜訊抗擾性為佳時，係利用第2模式即可。驅動電流與負荷電容增加之故，振盪電路10之雜訊抗擾性則大幅度地提升。
如此，經由因應情況而分開使用第1模式與第2模式之時，成為可併存低消耗電力與高雜訊抗擾性。
1-3.變形例
圖3係顯示振盪電路10之變形例的電路圖。如上述，在本實施形態中，在第1模式與第2模式，改變有振盪電路10之負荷電容。當改變有負荷電容時，改變有共振條件之故，振盪頻率數亦產生變動。具體而言，如圖4 所示，當負荷電容增加時，振盪頻率數則下降。振盪頻率數之下降係意味從比較器電路400所輸出之時脈信號CLK的頻率數之下降。即，動作模式從第1模式切換為第2模式時，從比較器電路400所輸出之時脈信號CLK的頻率數則下降。
因此，未依據動作模式而為了將時脈頻率數作為一定，而如圖3所示，於比較器電路400之後段設置有分頻電路600亦可。此分頻電路600係進行從比較器電路400所輸出之時脈信號CLK的分頻，由此而進行時脈頻率數的調整。更詳細為分頻電路600係在第1模式與第2模式，時脈信號CLK之頻率數則呈成為相等地，切換分頻比。
進行分頻電路600之分頻比的切換者係為上述之控制電路500。控制電路500係將因應模式信號MODE之第3控制信號CON3輸出至分頻電路600，由此而切換分頻電路600之分頻比。具體而言為控制電路500係在第1模式與第2模式，時脈信號CLK之頻率數則呈成為相等地，切換分頻電路600之分頻比。由此，從振盪電路10係輸出一定頻率數之時脈信號CLK。
1-4.反相器電路之各種的例
如上述，反相器電路100之驅動能力係經由第1控制信號CON1而加以可變控制。作為如此之反相器電路100之構成例係考慮各種者。
圖5係顯示反相器電路100之一構成例。在圖5所示的例中，反相器電路100係具備NMOS電晶體110與可變電流源120。NMOS電晶體110之閘極，汲極，及源極係各連接於輸入端子101(第1端子T1)，輸出端子102(第2端子T2)，及接地端子。可變電流源120係供給電流於NMOS電晶體110之汲極，即輸出端子102(第2端子T2)。
可變電流源120之供給電流係經由從控制電路500所輸出之第1控制信號CON1所控制。具體而言，可變電流源120之供給電流係較第1模式而在第2模式中呈變大地加以控制。經由此，反相器電路100之驅動能力則較第1模式而在第2模式中變大。
圖6係顯示可變電流源120之構成例。可變電流源120係具備PMOS電晶體121~125，NMOS電晶體126，127，及可變電阻128。
PMOS電晶體121~124之各閘極係共通地連接於節點N1。PMOS電晶體121~124之源極係連接於電源端子。PMOS電晶體121之汲極係連接於節點N2。PMOS電晶體122之汲極係連接於節點N1。PMOS電晶體123之汲極係連接於節點N3。PMOS電晶體124之汲極係連接於節點N4。
PMOS電晶體125之汲極係連接於節點N3，其源極係連接於節點N4。對於PMOS電晶體125之閘極係輸入有第1控制信號CON1。也就是，PMOS電晶體 125係經由第1控制信號CON1而加以ON/OFF控制。
NMOS電晶體126之閘極及汲極係同時連接於節點N2。NMOS電晶體126之源極係連接於接地端子。NMOS電晶體127之閘極係連接於節點N2，其汲極係連接於節點N1。NMOS電晶體127之源極係藉由可變電阻128而連接於接地端子。可變電阻128之阻抗值係可經由第1控制信號CON1而加以可變控制。
經由如此之電流鏡電路而構成可變電流源120。經由使用第1控制信號CON1而ON/OFF控制PMOS電晶體125之時，可切換電流鏡電路之鏡化。或者，經由使用第1控制信號CON1而控制可變電阻128之阻抗值之時，可切換電流鏡電路之基準電流。經由如此之鏡化及/或基準電流之切換，可切換可變電流源120供給電流。
圖7係顯示反相器電路100之其他構成例。在圖7所示的例中，反相器電路100係具備反相器130與NAND閘極140。反相器130之輸入端子及輸出端子係各連接於輸入端子101(第1端子T1)及輸出端子102(第2端子T2)。NAND閘極140之一方的輸入端子係連接於輸入端子101(第1端子T1)，而對於另一方之輸入端子係輸入有第1控制信號CON1。NAND閘極140之輸出端子係連接於輸出端子102(第2端子T2)。
第1控制信號CON1為Low位準之情況，NAND閘極140之輸出係被固定。另一方面，第1控制信 號CON1為High位準之情況，NAND閘極140係作為反相器而發揮機能。此情況，作為反相器電路100全體之驅動能力則增加。即，因應第1控制信號CON1，而可切換作為反相器電路100全體之驅動能力。
圖8係顯示反相器電路100之又其他構成例。在圖8所示的例中，反相器電路100係具備反相器150，160，及開關170。反相器150，160之各輸入端子係連接於輸入端子101(第1端子T1)。另一方面，反相器150，160之各輸出端子係連接於輸出端子102(第2端子T2)。更且，對於反相器160與電源端子之間係介入存在有開關170。
開關170係經由第1控制信號CON1而加以ON/OFF控制。開關170為ON之情況，反相器160係進行動作，而開關170為OFF之情況，反相器160係不進行動作。隨之，因應第1控制信號CON1，而可切換作為反相器電路100全體之驅動能力。
1-5.可電電容之各種的例
在已述之圖1所示的例中，第1可變電容200-1則連接於第1端子T1，而第2可變電容200-2則連接於第2端子T2。但可變電容200之配置係並不限於此。可變電容200係如連接於第1端子T1與第2端子T2之至少一方即可，由此而得到雜訊抗擾性提升的效果。
例如，如圖9所示，僅設置有第1可變電容 200-1，而省略第2可變電容200-2亦可。此情況，與圖1之情況作比較，縮小振盪電路10之面積。
另外，如圖10所示，1個可變電容200則呈連接在第1端子T1與第2端子T2之間地加以設置亦可。如此之連接構成之情況，期待有所看到之電容值增加之「米勒效應」，而為最佳。另外，可變電容200的數減少之故，而亦得到面積縮小之效果。然而可變電容200之電容值係可經由第2控制信號CON2而控制。例如，可變電容200係具備串聯地連接於第1端子T1與第2端子T2之間之電容230與開關240。經由以第2控制信號CON2而ON/OFF控制開關240之時，可切換連接於第1端子T1及第2端子T2之間的電容值者。
另外，如圖11所示，各可變電容200之電容210則與第1電容C1及第2電容C2同樣地，設置於半導體晶片之外部亦可。經由此，抑制晶片面積的增加
2.振盪電路之適用例 2-1.半導體裝置
圖12係顯示適用有關本實施形態之振盪電路10之半導體裝置(半導體晶片5)之構成例。半導體晶片5係連接於電源2，從電源2對於半導體晶片5係供給有電源電壓VCC(通常電源電壓)。另外，半導體晶片5係連接於預備電源之電池3，從電池3對於半導體晶片5係供給有電池電源電壓VBAT(預備電源電壓)。
半導體晶片5係具備上述之振盪電路10，RTC(Real Time Clock)電路20，系統控制器30，邏輯電路40，電源切換電路50，及電源檢測電路60。
振盪電路10之第1端子T1及第2端子T2係各連接於半導體晶片5之第1引腳P1及第2引腳P2。第1引腳P1及第2引腳P2係連接於外裝構件之石英振盪器1等。具體而言，第1引腳P1及第2引腳P2係連接於石英振盪器1之兩端。另外，第1引腳P1係連接於第1電容C1，第2引腳P2係連接於第2電容C2。如上述，振盪電路10係生成時脈信號CLK而進行輸出。
RTC電路20係接收經由振盪電路10所生成之時脈信號CLK，依據其時脈信號CLK而進行動作。
系統控制器30係控制半導體晶片5全體之動作。例如，系統控制器30係因應半導體晶片5之動作模式而生成上述之模式信號MODE，而將其模式信號MODE輸出至振盪電路10。由此，振盪電路10係進行因應模式信號MODE之動作。
邏輯電路40係依據電源電壓VCC而進行動作，提供特定的機能。
振盪電路10及RTC電路20係使用於計時計之故，要求經常進行動作者。隨之，例如對於電源電壓VCC下降之情況，取代電源電壓VCC而將電池電源電壓VBAT供給至振盪電路10及RTC電路20。即，供給至振盪電路10及RTC電路20之電源電壓(以下，參照「RTC 電源電壓VRTC」)係因應狀況，可由電源電壓VCC與電池電源電壓VBAT而切換。為了如此之RTC電源電壓VRTC的自動切換，設置有電源切換電路50及電源檢測電路60。
電源切換電路50係接受電源電壓VCC及電池電源電壓VBAT，將此等之中任一方作為RTC電源電壓VRTC而供給至振盪電路10及RTC電路20。其RTC電源電壓VRTC係經由電源切換信號SW而加以指定。即，電源切換電路50係因應電源切換信號SW，將RTC電源電壓VRTC，由電源電壓VCC與電池電源電壓VBAT而切換。
電源檢測電路60係監測電源電壓VCC。電源電壓VCC成為特定之臨界值以下的情況，電源檢測電路60係將電源下降信號輸出至系統控制器30。回應於其電源下降信號，系統控制器30係將電源切換信號SW輸出至電源切換電路50，控制電源切換。具體而言，系統控制器30係RTC電源電壓VRTC則呈從電源電壓VCC切換為電池電源電壓VBAT地，控制電源切換電路50。
另一方面，電源電壓VCC成為特定之臨界值以上的情況，電源檢測電路60係將電源回復信號輸出至系統控制器30。回應於其電源回復信號，系統控制器30係將電源切換信號SW輸出至電源切換電路50，控制電源切換。具體而言，系統控制器30係RTC電源電壓VRTC則呈從電池電壓VBAT切換為電源電壓VCC地，控制電 源切換電路50。
2-2.使用鄰接引腳的模擬
振盪電路10係以小電流進行微弱之振盪的電路。因此，輸入至連接於振盪電路10及石英振盪器1之鄰接於第1引腳P1之引腳PA(參照圖12)的信號，則有對於振盪電路10的動作帶來影響之可能性。隨之，其鄰接引腳PA係呈在最終製品中未被使用的引腳為佳。例如，鄰接引腳PA係在進行半導體晶片5之模擬「偵錯模式」中所使用的引腳為佳。
圖13係顯示偵錯時之狀態。鄰接引腳PA係連接於外部之模擬器(未圖示)。經由使用此模擬器之時，通過鄰接引腳PA而進行偵錯。此時，如圖13所示，在連結於鄰接引腳PA之配線與振盪電路10之間產生有耦合。隨之，經由偵錯模式時之鄰接引腳PA的雜訊，有著振盪電路10的錯誤動作(時脈退出等)之虞。
對於如此之偵錯模式時之鄰接引腳PA之雜訊而言，有關本實施形態之振盪電路10係為有效。即，高雜訊抗擾性模式之第2模式則對應於進行模擬之偵錯模式即可。另一方面，低電力模式之第1模式係未進行有模擬之模式。顯示是否為偵錯模式之模式信號MODE係以下，參照「偵錯模式信號XMOD」。偵錯模式信號XMOD係從系統控制器30供給至振盪電路10。即，動作模式之切換係經由系統控制器30而自動地加以控制。
圖14係顯示在本例中的振盪電路10之控制方法的時間圖。在本例中，作為Low位準之偵錯模式信號XMOD係表示第1模式，High位準之偵錯模式信號XMOD係表示第2模式(偵錯模式)。
在時刻t0中，偵錯模式信號XMOD則從Low位準切換為High位準。由此，動作模式則從第1模式切換為第2模式(偵錯模式)。此情況，控制電路500係反相器電路100之驅動能力與可變電容200之電容值的“雙方”則呈增加地進行控制。具體而言，控制電路500係在時刻t0之後的時刻t1中，使反相器電路100之驅動能力增加，更加地在時刻t1之後的時刻t2中，使可變電容200之電容值增加。
由此，振盪電路10之驅動電流與負荷電容則增加之故，與鄰接引腳PA之耦合的影響則變小。例如，連結於第1端子T1之容量值則從3pF增加至12pF之情況，與鄰接引腳PA之耦合的影響係降低為略1/4。其結果，有效果地抑制經由鄰接引腳PA之雜訊的振盪電路10之錯誤動作。並且，在時刻t2之後，許可有使用鄰接引腳PA之模擬。
模擬結束後，在時刻t3中，偵錯模式信號XMOD則從High位準切換為Low位準。由此，動作模式則從第2模式(偵錯模式)切換為第1模式。此情況，控制電路500係反相器電路100之驅動能力與可變電容200之電容值的“雙方”則呈減少地進行控制。具體而言，控制 電路500係在時刻t3之後的時刻t4中，使可變電容200之電容值減少，更且在時刻t4之後的時刻t5中，使反相器電路100之驅動能力減少。由此，降低消耗電力。
然而，使用於模擬之鄰接引腳PA係鄰接於第1引腳P1之故，僅設置有接近於雜訊源之第1引腳P1側的第1可變電容200-1即可(參照圖9)。在此情況，亦得到相當高雜訊抗擾性。另外，經由省略第2引腳P2側之第2可變電容200-2之時，可得到面積縮小效果。
2-3.電源電壓之切換
如上述，經由電源切換電路50，電源檢測電路60及系統控制器30，自動地進行RTC電源電壓VRTC的切換(參照圖12)。對於此RTC電源電壓VRTC之切換，參照圖15而更詳細地加以說明。
最初，RTC電源電壓VRTC係電源電壓VCC。在時刻t10中，電源電壓VCC則開始下降。在時刻t11中，電源電壓VCC則低於特定之臨界值Vt。回應於此，系統控制器30係將電源切換信號SW輸出至電源切換電路50，而將RTC電源電壓VRTC從電源電壓VCC切換為電池電源電壓VBAT。但實際上產生有回應延遲之故，RTC電源電壓VRTC則從電源電壓VCC切換為電池電源電壓VBAT之情況係時刻t11之後的時刻t12。
時刻t12之後，RTC電源電壓VRTC係為電池電源電壓VBAT。之後，電源電壓VCC則開始上升。 在時刻t21中，電源電壓VCC則高於特定之臨界值Vt。回應於此，系統控制器30係將電源切換信號SW輸出至電源切換電路50，而將RTC電源電壓VRTC從電池電源電壓VBAT切換為電源電壓VCC。但實際上產生有回應延遲之故，RTC電源電壓VRTC則從電池電源電壓VBAT切換為電源電壓VCC之情況係時刻t21之後的時刻t22。
如此，電源切換時，RTC電源電壓VRTC係暫時之間，從電源電壓VCC的位準下降。特別是電源電壓VCC下降之時刻t10~t12之期間係RTC電源電壓VRTC亦大大的下降。此等情況則成為振盪電路10之錯誤動作(時脈退出等)之原因。
對於如此之RTC電源電壓VRTC之切換時之電壓下降而言，有關本實施形態之振盪電路10係為有效。即，高雜訊抗擾性模式之第2模式則對應於“許可”RTC電源電壓VRTC之切換之模式即可。另一方面，低電力模式之第1模式則對應於“禁止”RTC電源電壓VRTC之切換之模式。顯示切換的許可/禁止之模式信號MODE係以下，參照「電源切換許可信號XVOL」。電源切換許可信號XVOL係從系統控制器30供給至振盪電路10。即，動作模式之切換係經由系統控制器30而自動地加以控制。
圖16係顯示在本例中的振盪電路10之控制方法的時間圖。在本例中，作為Low位準之電源切換許可信號XVOL係表示第1模式(切換禁止)，而High位 準電源切換許可信號XVOL係表示第2模式(切換許可)。
RTC電源電壓VRTC則從電源電壓VCC切換為電池電源電壓VBAT時之控制係如以下。
在時刻t30中，電源切換許可信號XVOL則從Low位準切換為High位準。由此，動作模式則從第1模式切換為第2模式。此情況，控制電路500係反相器電路100之驅動能力與可變電容200之電容值的“雙方”則呈增加地進行控制。具體而言，控制電路500係在時刻t30之後的時刻t31中，使反相器電路100之驅動能力增加，更加地在時刻t31之後的時刻t32中，使可變電容200之電容值增加。作為結果，RTC電源電壓VRTC的下降則對於振盪電路10之動作帶來的影響則變小。
在時刻t33中，電源切換許可信號XVOL則從High位準切換為Low位準。由此，動作模式則從第2模式切換為第1模式。此情況，控制電路500係反相器電路100之驅動能力與可變電容200之電容值的“雙方”則呈減少地進行控制。具體而言，控制電路500係在時刻t33之後的時刻t34中，使可變電容200之電容值減少，更且在時刻t34之後的時刻t35中，使反相器電路100之驅動能力減少。由此，降低消耗電力。
在此，上述之時刻t32~t34之期間則為允許RTC電源電壓VRTC之切換的電源切換許可期間。因此，系統控制器30係呈於其電源切換許可期間切換RTC電源 電壓VRTC地，切換電源切換信號SW。換言之，系統控制器30係先行於電源切換信號SW之切換，而將電源切換許可信號XVOL從Low位準切換為High位準。另外，系統控制器30係於電源切換信號SW之切換之後，而將電源切換許可信號XVOL從High位準切換為Low位準。
RTC電源電壓VRTC則從電池電源電壓VBAT切換為電源電壓VCC時之控制係如以下。
在時刻t40中，電源切換許可信號XVOL則從Low位準切換為High位準。由此，動作模式則從第1模式切換為第2模式。此情況，控制電路500係反相器電路100之驅動能力與可變電容200之電容值的“雙方”則呈增加地進行控制。具體而言，控制電路500係在時刻t40之後的時刻t41中，使反相器電路100之驅動能力增加，更加地在時刻t41之後的時刻t42中，使可變電容200之電容值增加。作為結果，RTC電源電壓VRTC的下降則對於振盪電路10之動作帶來的影響則變小。
在時刻t43中，電源切換許可信號XVOL則從High位準切換為Low位準。由此，動作模式則從第2模式切換為第1模式。此情況，控制電路500係反相器電路100之驅動能力與可變電容200之電容值的“雙方”則呈減少地進行控制。具體而言，控制電路500係在時刻t43之後的時刻t44中，使可變電容200之電容值減少，更且在時刻t44之後的時刻t45中，使反相器電路100之驅動能力減少。由此，降低消耗電力。
在此，上述之時刻t42~t44之期間則為允許RTC電源電壓VRTC之切換的電源切換許可期間。因此，系統控制器30係呈於其電源切換許可期間切換RTC電源電壓VRTC地，切換電源切換信號SW。換言之，系統控制器30係先行於電源切換信號SW之切換，而將電源切換許可信號XVOL從Low位準切換為High位準。另外，系統控制器30係於電源切換信號SW之切換之後，而將電源切換許可信號XVOL從High位準切換為Low位準。
如此，電源切換許可期間中，振盪電路10之驅動電流與負荷電容則增加。因而，經由於其電源切換許可期間中切換RTC電源電壓VRTC之時，可將其切換對於振盪電路10的動作帶來的影響作為最小限度者。
2-4.其他的適用例
例如，考慮半導體晶片5含有容易產生雜訊之機能組合之情況。於其機能組合之動作開始及動作停止時，振盪電路10之動作模式則設定為第2模式即可。由此，可將來自機能組合之雜訊對於振盪電路10之動作帶來的影響作為最小限度。
3.對於比較器電路
以下，說明為了提高雜訊抗擾性之比較器電路400之各種構成例。
在圖17所示的例中，比較器電路400係具備 差動型之比較器410。其比較器410之2個輸入係各連接於第1端子T1及第2端子T2。此情況，比較器410係為了進行差動動作，如於第1端子T1與第2端子T2之間稍微有電位差而可得到輸出。另外，於第1端子T1與第2端子T2施加有同相的雜訊的情況，此等係加以取消，未對於時脈信號CLK帶來影響。本例之比較器電路400係特別對於電源電壓的切換(參照第2-3節)之情況而為有效果。
圖18係顯示電容結合方式之比較器電路400。更詳細為比較器電路400係具備比較器430，電容440，阻抗450，參照電壓電源460，及電容470。比較器430之2個輸入係各連接於節點401及節點402。電容440係連接於節點401與反相器電路100之輸出端子102之間。阻抗450係連接於節點401與節點402之間參照電壓電源460係連接於節點402，供給參照電壓於節點402。電容470係連接於節點402與接地端子之間。經由比較器430之輸入的電容結合，即使由任何理由而DC動作點(振盪之中心電壓)產生偏移之情況，亦無問題而可得到輸出。
圖19係顯示混合方式之比較器電路400。更詳細為設置有在圖1所示之比較器電路400與在圖18所示之比較器電路400的雙方。在圖1所示之比較器電路400係生成第1時脈信號CLK1。另一方面，在圖18所示之比較器電路400係生成第2時脈信號CLK2。選擇電路 480係接受第1時脈信號CLK1及第2時脈信號CLK2，將此等之中一方作為時脈信號CLK而輸出。因應動作模式，可選擇第1時脈信號CLK1與第2時脈信號CLK2之中適當的一方而使用，而為最佳。
4.對於電源線
圖20係顯示為了使對於電源切換而言之雜訊抗擾性的其他的構成例。在圖20所示的例中，於為了供給RTC電源電壓VRTC於振盪電路10的電源線上，設置有低通濾波器70。低通濾波器70係具備可變電阻71與電容72。
RTC電源電壓VRTC之切換時，因應電源切換許可信號XVOL，而切換低通濾波器70之可變電阻71的阻抗值。具體而言，在上述之電源切換許可期間，低通濾波器70之可變電阻71的阻抗值則增加。由此，RTC電源電壓VRTC之變動梯度則變為緩慢，作為其結果，抑制了振盪電路10之錯誤動作的產生。
然而，在未有矛盾的範圍，亦可組合上述的例彼此者。
以上，將經由本發明者所成之發明，依據實施形態已具體做過說明，但本發明並不限定於前述實施形態，在不脫離其內容之範圍當然可做各種變更。
100‧‧‧反相器電路
101‧‧‧輸入端子
102‧‧‧輸出端子
1‧‧‧石英振盪器
10‧‧‧振盪電路
200-1‧‧‧第1可變電容
200-2‧‧‧第2可變電容
210‧‧‧電容
220‧‧‧開關
300‧‧‧回授電阻
400‧‧‧比較器電路
410‧‧‧比較器
420‧‧‧參照電壓電源
C1‧‧‧第1電容
C2‧‧‧第2電容
T1‧‧‧第1端子
T2‧‧‧第2端子
CLK‧‧‧時脈信號
CON1‧‧‧第1控制信號
CON2‧‧‧第2控制信號
MODE‧‧‧模式信號
500‧‧‧控制電路

Claims (11)

  1. 一種半導體裝置，其特徵為具備：各連接於石英振盪器的兩端之第1端子及第2端子，和連接輸入於前述第1端子，而連接輸出於前述第2端子之反相器電路，和連接在前述第1端子與前述第2端子之間的回授電阻，和連接於前述第1端子與前述第2端子之至少一方的可變電容，和依據指定第1模式與第2模式之模式信號，控制前述反相器電路之驅動能力及前述可變電容之容量值之控制電路，前述控制電路係前述反相器電路之前述驅動能力及前述可變電容之前述容量值雙方為在前述第2模式中比在前述第1模式呈變大地進行控制，從前述第1模式切換為前述第2模式時，前述控制電路係在使前述反相器電路之前述驅動能力增加後，使前述可變電容之前述容量值增加，從前述第2模式切換為前述第1模式時，前述控制電路係在使前述可變電容之前述容量值減少之後，使前述反相器電路之前述驅動能力減少者，連接於前述第2端子，從前述第2端子之電壓生成時脈信號之比較器電路，和進行從前述比較器電路所輸出之前述時脈信號之分 頻的分頻電路，前述控制電路係在前述第1模式與前述第2模式，前述時脈信號的頻率數呈成為相等地，因應前述模式信號而切換前述分頻電路之分頻比。
  2. 如申請專利範圍第1項記載之半導體裝置，其中，前述第2模式係進行前述半導體裝置之模擬的偵錯模式，前述第1模式係未進行前述模擬之模式者。
  3. 如申請專利範圍第2項記載之半導體裝置，其中，在前述模擬中所使用的引腳係鄰接於連接在前述石英振盪器的引腳。
  4. 如申請專利範圍第3項記載之半導體裝置，其中，前述可變電容係僅連接於前述第1端子與前述第2端子之中接近於使用在前述模擬之前述引腳的一方者。
  5. 如申請專利範圍第1項記載之半導體裝置，其中，前述第2模式係許可前述半導體裝置之電源電壓的切換之模式，前述第1模式係禁止前述電源電壓之切換的模式者。
  6. 如申請專利範圍第5項記載之半導體裝置，其中，具備： 備有前述第1端子，前述第2端子，前述反相器電路，前述回授電阻，前述可變電容，及前述控制電路的振盪電路，和依據經由前述振盪電路所生成之時脈信號而動作之時脈電路，和將供給至前述振盪電路及前述時脈電路的前述電源電壓，由通常電源電壓與預備電源電壓而切換之電源切換電路，前述通常電源電壓為特定臨界值以下的情況，前述電源電壓則呈從前述通常電源電壓切換為前述預備電源電壓地，且前述通常電源電壓為前述特定臨界值以上的情況，前述電源電壓則呈從前述預備電源電壓切換為前述通常電源電壓地，控制前述電源切換電路的控制器，前述控制器係依據前述電源電壓的切換而生成前述模式信號，將前述模式信號輸出至前述控制電路者。
  7. 如申請專利範圍第6項記載之半導體裝置，其中，前述控制器係先行於前述電源電壓之切換使模式呈切換成前述第2模式地控制前述模式信號，且在前述電源電壓之切換結束後，使模式呈切換成前述第1模式地控制前述模式信號者。
  8. 如申請專利範圍第1項記載之半導體裝置，其中，前述反相器電路係具備： 閘極連接於前述第1端子，而汲極連接於前述第2端子，源極連接於接地端子之電晶體，和供給電流至前述第2端子之可變電流源，前述控制電路係經由因應前述模式信號，控制前述可變電流源之電流供給能力之時，控制前述反相器電路的前述驅動能力者。
  9. 如申請專利範圍第1項記載之半導體裝置，其中，前述可變電容係連接在前述第1端子與前述第2端子之間。
  10. 一種半導體裝置之控制方法，其特徵為前述半導體裝置係具備：各連接於石英振盪器的兩端之第1端子及第2端子，和連接輸入於前述第1端子，而連接輸出於前述第2端子之反相器電路，和連接在前述第1端子及前述第2端子之間的回授電阻，和連接於前述第1端子與前述第2端子之至少一方的可變電容，前述控制方法係含有：以第1模式與第2模式而切換動作模式之步驟，和前述反相器電路之驅動能力及前述可變電容之容量值雙方為在前述第2模式中比在前述第1模式呈變大地進行控制之步驟； 進行前述控制之步驟係含有：從前述第1模式切換為前述第2模式時，使前述反相器電路之前述驅動能力增加後，使前述可變電容之前述容量值增加之步驟，從前述第2模式切換為前述第1模式時，使前述可變電容之前述容量值減少後，使前述反相器電路之前述驅動能力減少之步驟；前述第2模式係進行前述半導體裝置之模擬的偵錯模式，前述第1模式係未進行前述模擬之模式者。
  11. 一種半導體裝置之控制方法，其特徵為前述半導體裝置係具備：各連接於石英振盪器的兩端之第1端子及第2端子，和連接輸入於前述第1端子，而連接輸出於前述第2端子之反相器電路，和連接在前述第1端子及前述第2端子之間的回授電阻，和連接於前述第1端子與前述第2端子之至少一方的可變電容，前述控制方法係含有：以第1模式與第2模式而切換動作模式之步驟，和前述反相器電路之驅動能力及前述可變電容之容量值雙方為在前述第2模式中比在前述第1模式呈變大地進行控制之步驟； 進行前述控制之步驟係含有：從前述第1模式切換為前述第2模式時，使前述反相器電路之前述驅動能力增加後，使前述可變電容之前述容量值增加之步驟，前述第2模式係許可前述半導體裝置之電源電壓的切換之模式，前述第1模式係禁止前述電源電壓之切換的模式者。
TW102126653A 2012-07-31 2013-07-25 半導體裝置及其控制方法 TWI613886B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012170337A JP6013070B2 (ja) 2012-07-31 2012-07-31 半導体装置及びその制御方法
JP2012-170337 2012-07-31

Publications (2)

Publication Number Publication Date
TW201424253A TW201424253A (zh) 2014-06-16
TWI613886B true TWI613886B (zh) 2018-02-01

Family

ID=48856548

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126653A TWI613886B (zh) 2012-07-31 2013-07-25 半導體裝置及其控制方法

Country Status (5)

Country Link
US (2) US9093952B2 (zh)
EP (1) EP2693629B8 (zh)
JP (1) JP6013070B2 (zh)
CN (1) CN103580606B (zh)
TW (1) TWI613886B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6013070B2 (ja) * 2012-07-31 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
EP3092714A4 (en) 2014-01-10 2017-10-11 University Of Virginia Patent Foundation, D/B/A University Of Virginia Licensing & Ventures Group A low voltage crystal oscillator (xtal) driver with feedback controlled duty cycling for ultra low power
US9178554B2 (en) * 2014-03-28 2015-11-03 Futurewei Technologies, Inc. Phase correction apparatus and method
US10110146B2 (en) * 2014-09-30 2018-10-23 Lawrence Livermore National Security, Llc Pulse-train drive system for electrostatic generators and motors
JP6509037B2 (ja) * 2015-05-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた半導体システム及び半導体装置の制御方法
US10921553B2 (en) * 2015-11-13 2021-02-16 Duvas Technologies Limited Optical alignment apparatuses and methods for optics used in absorption cell spectrometers
JP6682845B2 (ja) * 2015-12-21 2020-04-15 セイコーエプソン株式会社 発振器、電子機器、及び、移動体
JP2017152788A (ja) * 2016-02-22 2017-08-31 日本電波工業株式会社 ２波出力水晶発振器
JP6750314B2 (ja) * 2016-05-31 2020-09-02 セイコーエプソン株式会社 発振器、電子機器、移動体及び発振器の製造方法
US10164599B2 (en) 2016-09-06 2018-12-25 Mediatek Singapore Pte. Ltd. Circuitry with a noise attenuation circuit to reduce noise generated by an aggressor circuit
US10536115B2 (en) 2017-06-30 2020-01-14 Silicon Laboratories Inc. Crystal driver circuit with external oscillation signal amplitude control
US10574185B2 (en) * 2017-06-30 2020-02-25 Silicon Laboratories Inc. Crystal driver circuit with core amplifier having unbalanced tune capacitors
US10367462B2 (en) 2017-06-30 2019-07-30 Silicon Laboratories Inc. Crystal amplifier with additional high gain amplifier core to optimize startup operation
US10454420B2 (en) 2017-06-30 2019-10-22 Silicon Laboratories Inc. Crystal driver circuit configurable for daisy chaining
JP7173745B2 (ja) * 2018-03-30 2022-11-16 ラピスセミコンダクタ株式会社 半導体システム
US10491157B1 (en) 2018-07-11 2019-11-26 Silicon Laboratories Inc. Crystal oscillator adaptive startup energy minimization
US10601369B2 (en) 2018-07-11 2020-03-24 Silicon Laboratories Inc. Crystal oscillator startup time optimization
EP3965290A1 (en) * 2020-09-07 2022-03-09 The Swatch Group Research and Development Ltd Crystal oscillator and startup method for a crystal oscillator
EP4007160A1 (en) 2020-11-30 2022-06-01 Nxp B.V. Crystal oscillator start-up circuit and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060030358A1 (en) * 2004-08-06 2006-02-09 Kappes Michael S Multi-mode crystal oscillator
US20090261914A1 (en) * 2008-04-17 2009-10-22 Mediatek Inc. Crystal oscillator circuits
US20120098609A1 (en) * 2010-10-26 2012-04-26 Ashutosh Verma Crystal Oscillator With Low-Power Mode

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001136030A (ja) 1999-11-02 2001-05-18 Meidensha Corp 水晶発振回路
JP4455734B2 (ja) * 2000-06-05 2010-04-21 京セラキンセキ株式会社 発振回路
SE0201774L (sv) * 2002-06-07 2003-12-08 Ericsson Telefon Ab L M Anordning för effektsnål klockgenerering
US6943639B2 (en) * 2002-06-07 2005-09-13 Infineon Technologies Ag Arrangement for low power clock generation
US7287169B2 (en) * 2002-10-10 2007-10-23 Stmicroelectronics, Inc. Electronic device and timer therefor with tamper event stamp features and related methods
JP2005012813A (ja) * 2003-06-19 2005-01-13 Rakon Ltd 低電力水晶発振器
US6888418B2 (en) * 2003-06-24 2005-05-03 Stmicroelectronics, Inc. Control circuit and method for a crystal oscillator using a timer
JP2008103808A (ja) 2006-10-17 2008-05-01 Matsushita Electric Ind Co Ltd 水晶発振器
JP2008252783A (ja) * 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd 圧電発振器
JP5023282B2 (ja) * 2007-04-10 2012-09-12 英彰 高島 圧電発振器
JP2009105611A (ja) * 2007-10-23 2009-05-14 Panasonic Corp 発振回路及び発振器
JP2009232018A (ja) * 2008-03-21 2009-10-08 Epson Toyocom Corp 圧電発振器およびリアルタイムクロック
JP2011135316A (ja) * 2009-12-24 2011-07-07 Seiko Epson Corp 発振回路、集積回路装置及び電子機器
JP2012182663A (ja) * 2011-03-01 2012-09-20 Seiko Instruments Inc 発振回路及び発振回路を搭載した電子機器
US8644781B2 (en) * 2012-01-03 2014-02-04 Mediatek Inc. Clock generator with frequency error compensation and mobile device using the same
JP6013070B2 (ja) * 2012-07-31 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060030358A1 (en) * 2004-08-06 2006-02-09 Kappes Michael S Multi-mode crystal oscillator
US20090261914A1 (en) * 2008-04-17 2009-10-22 Mediatek Inc. Crystal oscillator circuits
US20120098609A1 (en) * 2010-10-26 2012-04-26 Ashutosh Verma Crystal Oscillator With Low-Power Mode

Also Published As

Publication number Publication date
US20140035689A1 (en) 2014-02-06
CN103580606A (zh) 2014-02-12
EP2693629A2 (en) 2014-02-05
CN103580606B (zh) 2018-01-26
JP6013070B2 (ja) 2016-10-25
EP2693629A3 (en) 2014-03-05
US20150326209A1 (en) 2015-11-12
JP2014030141A (ja) 2014-02-13
US9093952B2 (en) 2015-07-28
EP2693629B8 (en) 2016-09-07
EP2693629B1 (en) 2016-03-16
TW201424253A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
TWI613886B (zh) 半導體裝置及其控制方法
TWI409613B (zh) 微電腦的電子電路
CN101836351B (zh) 具有脉动补偿的电压调节器
CN103684355A (zh) 门控时钟锁存器、其操作方法和采用其的集成电路
US9502971B2 (en) Charge pump circuit, integrated circuit, electronic device and method therefor
JP2003174361A (ja) 半導体装置及びチャージポンプ回路
TWI435222B (zh) 半導體積體電路及電子資訊裝置
EP3195317B1 (en) Delay circuit with parallel delay lines and internal switches between the delay lines
US8797077B2 (en) Master-slave flip-flop circuit
JP2011071841A (ja) 半導体装置、及びその制御方法
JP3795884B2 (ja) Ｐｌｌ回路
JP2007027849A (ja) 遅延回路
US20130200937A1 (en) Delay line with cell by cell power down capability
CN105577119A (zh) 交叉耦合振荡器排列、集成电路以及电子设备
US9391623B1 (en) Voltage controlled oscillator runaway prevention
US11169563B2 (en) Semiconductor circuit apparatus and system equipped with semiconductor circuit apparatus
US20100109727A1 (en) Semiconductor device
US9581973B1 (en) Dual mode clock using a common resonator and associated method of use
JP2011014629A (ja) 半導体装置
US9660638B1 (en) One wire parasite power switch control circuit
JP2008510411A (ja) 混成信号集積回路
JP2006054913A (ja) オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
JP2013102371A (ja) 半導体集積回路装置
JP2002111484A (ja) Ｐｌｌ回路及び半導体集積回路
JP2000148280A (ja) クロック信号生成システム