JP6509037B2 - 半導体装置、それを備えた半導体システム及び半導体装置の制御方法 - Google Patents

半導体装置、それを備えた半導体システム及び半導体装置の制御方法 Download PDF

Info

Publication number
JP6509037B2
JP6509037B2 JP2015104579A JP2015104579A JP6509037B2 JP 6509037 B2 JP6509037 B2 JP 6509037B2 JP 2015104579 A JP2015104579 A JP 2015104579A JP 2015104579 A JP2015104579 A JP 2015104579A JP 6509037 B2 JP6509037 B2 JP 6509037B2
Authority
JP
Japan
Prior art keywords
potential
detection line
modules
variable
potential detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015104579A
Other languages
English (en)
Other versions
JP2016218846A (ja
Inventor
池永 佳史
佳史 池永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015104579A priority Critical patent/JP6509037B2/ja
Priority to US15/095,034 priority patent/US10025743B2/en
Publication of JP2016218846A publication Critical patent/JP2016218846A/ja
Application granted granted Critical
Publication of JP6509037B2 publication Critical patent/JP6509037B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置、それを備えた半導体システム及び半導体装置の制御方法に関し、例えば何れかのモジュールの通信バスへの接続及び通信バスからの切断を正確に判定するのに適した半導体装置、それを備えた半導体システム及び半導体装置の制御方法に関する。
コントローラとモジュールとの間のデータ通信には、通信方式としてI2C(Inter-Integrated Circuit)方式が広く用いられている。I2C通信では、コントローラと複数のモジュールとが共通バスを介して接続できるため、信号配線数の低減が可能である。
I2C通信では、コントローラ(マスター)は、モジュール(スレーブ)に対してデータの書き込み又は読み出し命令を送信した後、それに対するモジュールからの応答(ACK信号)を受け取った場合に、実際にモジュールに対してデータの書き込み又は読み出しを行う。
ここで、コントローラは、そのモジュールに対してデータの書き込み又は読み出し命令を送信した後、それに対するモジュールからの応答を正しく受け取れなかった場合に、初めてモジュールの故障や切断を認識することができる。
しかし、このような構成では、例えば、コントローラがモータ等の可動部を持つモジュールに対して定常動作するように命令を与えている場合、コントローラは、そのモジュールが途中でバスから切断されても、そのモジュールに対して定常動作とは異なる命令を与えるまでは、そのモジュールが定常動作していると誤認識してしまう。その結果、システムが誤動作してしまう可能性がある。
この問題に対する解決策が、特許文献1に開示されている。特許文献1に開示された接続検知装置は、接続検知端子に外部ユニットが接続されることによりA点電位が変化する接続検知回路と、A点電位に応じたデジタル信号を出力するAD変換部と、AD変換部の出力信号に基づいて接続検知端子に外部ユニットが接続されているか否かを判断する接続検知制御部と、を備える。それにより、接続検知装置を備えたメインユニット(コントローラ)は、速やかに外部ユニットの接続状態を判断することができる。
特開2008−158700号公報
しかしながら、特許文献1に開示された構成では、例えば抵抗値の小さな外部ユニットが接続されたり、多数の外部ユニットが接続されたりした場合、A点電位が必要以上に低下してしまうため、その後の外部ユニットの接続及び切断によるA点電位の変化量が小さくなってしまう。その結果、外部ユニットの接続及び切断を正確に判定することができないという問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、第1可変抵抗素子と、前記第1可変抵抗素子と外部の一又は複数のモジュールの各々に設けられた第1抵抗素子と、によって決定される第1電位検知線の電位が所定範囲内を示すように、前記第1可変抵抗素子の抵抗値を変化させる制御回路と、を備える。
また、一実施の形態によれば、半導体装置の制御方法は、第1可変抵抗素子と、外部の一又は複数のモジュールの各々に設けられた第1抵抗素子と、によって決定される第1電位検知線の電位が所定範囲内を示すように、前記第1可変抵抗素子の抵抗値を変化させ、前記第1可変抵抗素子の抵抗値を変化させた後の前記第1電位検知線の電位に基づいて、前記一又は複数のモジュールのそれぞれが信号線を介して前記半導体装置に接続されているか否かを判定する。
前記一実施の形態によれば、何れかのモジュールの通信バスへの接続及び通信バスからの切断を正確に判定することが可能な半導体装置、それを備えた半導体システム及び半導体装置の制御方法を提供することができる。
実施の形態1にかかる半導体システムの構成例を示す図である。 図1に示す半導体システムのホストコントローラに設けられた可変抵抗素子の具体的な構成例を示す図である。 図1に示す半導体システムの動作を示すフローチャートである。 実施の形態2にかかる半導体システムの構成例を示す図である。 図4に示す半導体システムの動作を示すフローチャートである。 実施の形態3にかかる半導体システムの構成例を示す図である。 図6に示す半導体システムのホストコントローラに設けられた選択回路を示す概略図である。 図6に示す半導体システムの動作を示すフローチャートである。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(動作ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等(個数、数値、量、範囲等を含む)についても同様である。
<実施の形態1>
図1は、実施の形態1にかかる半導体システム1を示す図である。本実施の形態にかかる半導体システム1では、ホストコントローラ11が、可変抵抗素子Ru1とモジュール12_1〜12_n(nは1以上の整数)に設けられた抵抗素子Rd1とによって決定される電位検知線INT1の電位VINT1が所定範囲内を示すように、可変抵抗素子Ru1の抵抗値を制御する。それにより、新たなモジュールの通信バスB1への接続、及び、モジュール12_1〜12_nの通信バスB1からの切断等による電位検知線の電位の変化量を一定以上に大きく維持することができるため、新たなモジュールの通信バスB1への接続及びモジュール12_1〜12_nの通信バスB1からの切断等を正確に判定することができる。以下、具体的に説明する。
図1に示すように、半導体システム1は、ホストコントローラ(半導体装置)11と、モジュール12_1〜12_n(nは1以上の整数)と、ホストコントローラ11とモジュール12_1〜12_nとを接続する通信バスB1及び電位検知線(第1電位検知線)INT1と、を備える。通信バスB1は、少なくとも電源線VDD、接地線GND、クロックの信号線SCL及びデータの信号線SDAにより構成されている。
通信バスB1を構成する電源線VDD、接地線GND、信号線SCL及び信号線SDAと、電位検知線INT1とは、ホストコントローラ11のコネクタ、バスケーブル、及び、モジュール12_1〜12_nのコネクタを経由して、ホストコントローラと、モジュール12_1〜12_nと、によって共用されている。
なお、本実施の形態では、ホストコントローラ11とモジュール12_1〜12_nとのデータ通信方式として、I2C方式が採用される場合を例に説明するが、これに限られず、一つの通信バスを介して通信が行われる他の通信方式が採用されてもよい。
(ホストコントローラ11)
ホストコントローラ11は、一つ又は複数のチップからなり、制御回路111と、可変抵抗素子(第1可変抵抗素子)Ru1と、を備える。
制御回路111は、例えばマイコンであって、通信バスB1を介して、モジュール12_1〜12_nとデータ通信を行う。
また、制御回路111は、電位検知線INT1の電位VINT1の変化に基づいて、通信バスB1に接続されたモジュールの切断、及び、通信バスB1への新たなモジュールの接続、を検出する機能を有する。
さらに、制御回路111は、可変抵抗素子Ru1の抵抗値を制御することにより電位検知線INT1の電位VINT1を調整する機能も有する。
可変抵抗素子Ru1は、電源線VDDと電位検知線INT1との間に設けられている。即ち、本例では、可変抵抗素子Ru1がプルアップ抵抗として用いられている。そして、可変抵抗素子Ru1は、制御回路111からの制御信号S1に基づいて抵抗値を変化させる。
(可変抵抗素子Ru1の具体的構成例)
図2は、可変抵抗素子Ru1の具体的な構成例を示す図である。
図2に示すように、可変抵抗素子Ru1は、電源線VDDと電位検知線INT1との間に並列接続された複数の抵抗素子R1〜Rm(mは2以上の整数)と、抵抗素子R1〜Rmのそれぞれに直列接続されたスイッチSW1〜SWmと、を備える。
抵抗素子Ri(iは1〜mの任意の値)の抵抗値は例えば2^(i−1)kΩである。即ち、抵抗素子R1、R2、R3、Rmの抵抗値は、それぞれ、1kΩ、2kΩ、4kΩ、2^(m−1)kΩである。ここで、制御回路111からの制御信号S1に基づいてスイッチSW1〜SWmの何れか一つがオンする。それにより、可変抵抗素子Ru1の抵抗値が決定する。
(モジュール12_1〜12_n)
モジュール12_1は、内部回路121と、抵抗素子(第1抵抗素子)Rd1と、を備える。なお、抵抗素子Rd1は、モジュール12_1の外部に設けられてもよい。即ち、抵抗素子Rd1は、モジュール12_1に対して外付けされたものであってもよい。
抵抗素子Rd1は、電位検知線INT1と接地線GNDとの間に設けられている。即ち、本例では、抵抗素子Rd1がプルダウン抵抗として用いられている。
モジュール12_2〜12_nの構成については、モジュール12_1の場合と同様であるため、その説明を省略する。
(半導体システム1の動作)
続いて、半導体システム1の動作について説明する。
図3は、半導体システム1の動作を示すフローチャートである。以下では、通信バスB1に接続されているモジュールの数が1つである場合を例に説明する。
まず、半導体システム1が起動されると、ホストコントローラ11は、通信バスB1に接続されているモジュール12_1の認識処理を行う(ステップS101)。
具体的には、制御回路111は、全てのスレーブアドレスを送信し、それに応答したスレーブアドレスのモジュールが通信バスB1に接続されていると判断する。
その後、制御回路111は、電位検知線INT1の電位VINT1を計測する。例えば制御回路111は、AD変換器を用いて電位VINT1をデジタル値に変換した後、そのデジタル値を基に電位VINT1を計測する。
なお、電位検知線INT1の電位VINT1は、ホストコントローラ11に設けられた可変抵抗素子Ru1と、モジュール12_1〜12_nのそれぞれに設けられたn個の抵抗素子R1と、に基づいて決定される。
例えば、電源電圧VDDが5V、抵抗素子Rd1の抵抗値が100kΩ、可変抵抗素子Ru1の抵抗値が1kΩの場合、電位VINT1は4.95V(=0.99×VDD)である。
ここで、仮にモジュール12_1が通信バスB1から切断された場合、電位VINT1が4.95Vから5Vに変化するが、その変化量ΔVINT1は0.05Vと小さい。この値が制御回路111に搭載されたADコンバータの分解能よりも小さければ、モジュール12_1が通信バスB1から切断されたことを検出するのは困難である。
そこで、制御回路111は、電位VINT1が所定範囲外(例えば電源電圧VDDの0.2〜0.8倍の範囲外)を示す場合(ステップS102のNO)、電位VINT1が所定範囲内を示すように可変抵抗素子Ru1の抵抗値を制御する(ステップS104)。例えば、制御回路111は、可変抵抗素子Ru1の抵抗値を32kΩに変更する。それにより、電位VINT1は3.78V(=0.76×VDD)になる。つまり、電位VINT1は所定範囲内を示すようになる。
電位VINT1が所定範囲内を示すようになると(ステップS102のYES)、ホストコントローラ11はモジュール12_1とデータ通信(メイン動作)を開始する(ステップS103)。
メイン動作中、制御回路111は定期的(例えば1msに1回)に電位VINT1を計測する。
電位VINT1に変化がない場合(ステップS105のNO)、モジュール12_1の通信バスB1からの切断及び新たなモジュールの通信バスB1への接続がないものとし、メイン動作を継続する(ステップS106のNO→ステップS103)。そして、メイン動作が完了すると(ステップS106のYES)、例えば動作が停止する(ステップS107)。
それに対し、電位VINT1に変化があった場合(ステップS105のYES)、続けて、電位VINT1の変化の極性が判定される。
例えば、電位VINT1が負側に変化した場合(ステップS108のNO)、プルダウン抵抗の抵抗値が低下したということを意味する。これは、通信バスB1に新たにモジュールが接続されたことを意味する。
具体的には、電位VINT1が3.78Vから3.05Vに負側に変化した場合、通信バスB1に新たにモジュールが1つ接続されたことになる。なお、このとき、電位VINT1の変化量ΔVINT1は0.73Vと大きいため、通信バスB1に新たにモジュールが接続されたことを正確に検出することが可能である。
通信バスB1に新たにモジュールが接続された場合、ホストコントローラ11は、通信バスB1に接続されているモジュールの認識処理を再度行う(ステップS101)。以降、ステップS102〜S108の処理が実行される。
他方、電位VINT1が正側に変化した場合(ステップS108のYES)、プルダウン抵抗の抵抗値が上昇したことを意味する。これは、通信バスB1に接続されていたモジュールが切断されたことを意味する。
具体的には、電位VINT1が3.78Vから5Vに正側に変化した場合、通信バスB1に接続されていた1つのモジュール12_1が切断されたことになる。なお、このとき、電位VINT1の変化量ΔVINT1は1.22Vと大きいため、モジュール12_1が通信バスB1から切断されたことを正確に検出することが可能である。
その後、ホストコントローラ11は、通信バスB1から切断されたモジュールを特定する処理を行う(ステップS109)。
具体的には、ホストコントローラ11において、制御回路111は、通信バスB1に接続されていたすべてのモジュール(本例では1つのモジュール12_1)のスレーブアドレスを送信し、それに応答しないスレーブアドレスのモジュールが通信バスB1から切断されたと判断する。
その後、ホストコントローラ11は、モジュール12_1の通信バスB1からの切断により動作停止の指示を受けた場合(ステップS110のYES)には動作を停止する(ステップS111)。なお、複数のモジュールが接続されている場合において、あるモジュールが通信バスB1から切断されても動作停止の指示を受けなかった場合(ステップS110のNO)には、動作を継続する(ステップS101)。
このように、本実施の形態にかかる半導体システム1は、モジュールの通信バスB1への接続及びモジュールの通信バスB1からの切断を検知するための電位VINT1を生成する電位検知線INT1を備える。そして、半導体システム1に設けられたホストコントローラ11は、可変抵抗素子Ru1と、モジュール側に設けられた抵抗素子Rd1と、によって決定される電位検知線INT1の電位VINT1が所定範囲内を示すように、可変抵抗素子Ru1の抵抗値を制御する。それにより、モジュールの通信バスB1への接続及びモジュールの通信バスB1からの切断等による電位VINT1の変化量を一定以上に大きく維持することができるため、モジュールの通信バスB1への接続及びモジュールの通信バスB1からの切断等を正確に判定することができる。
なお、本実施の形態では、可変抵抗素子Ru1が電位VINT1のプルアップ抵抗として用いられ、抵抗素子Rd1が電位VINT1のプルダウン抵抗として用いられた場合を例に説明したが、これに限られない。半導体システム1は、可変抵抗素子Ru1及び抵抗素子Rd1に基づいて電位VINT1を決定することが可能な他の構成に適宜変更可能である。
また、本実施の形態では、通信バスB1に接続されたモジュールの数が1つである場合を例に説明したが、これに限られない。通信バスB1に接続されたモジュールの数が多いほど、本実施の形態に係る半導体システム1は効果的に作用する。以下、簡単に説明する。
まず、電位検知線INT1の電位VINT1は、以下の式(1)のように表される。
Figure 0006509037
式(1)を見るとわかるように、通信バスB1に接続されるモジュールの数nが大きいほど、電位VINT1は低くなる。
また、n個のモジュールのうちの1つが通信バスB1から切断されたときの電位VINT1の変化量ΔVINT1は、以下の式(2)のように表される。
Figure 0006509037
式(2)を見るとわかるように、通信バスB1に接続されるモジュールの数nが大きいほど、n個のモジュールのうちの1つが通信バスB1から切断されたときの変化量ΔVINT1は小さくなる。
つまり、式(1)及び式(2)によれば、通信バスB1に接続されるモジュールの数nが大きくなるほど、n個のモジュールのうちの1つが通信バスB1から切断されたときの変化量ΔVINT1は小さくなる。ここで、変化量ΔVINT1が制御回路111に搭載されたADコンバータの分解能よりも小さければ、モジュールの通信バスB1への接続及びモジュールの通信バスB1からの切断を検出するのが困難になる。
例えば、接続モジュールの数nが10個、電源電圧VDDが5V、抵抗素子Rd1の抵抗値が10kΩ、可変抵抗素子Ru1の抵抗値が8kΩの場合、電位VINT1は0.56V(=0.11×VDD)である。
ここで、仮にモジュールの1つが通信バスB1から切断された場合、電位VINT1の変化量ΔVINT1は0.05Vと小さい。この値が制御回路111に搭載されたADコンバータの分解能よりも小さければ、モジュールの通信バスB1からの切断を検出するのは困難である。
そこで、制御回路111は、電位VINT1が所定範囲外(例えば電源電圧VDDの0.2〜0.8倍の範囲外)を示す場合、電位VINT1が所定範囲内を示すように可変抵抗素子Ru1の抵抗値を制御する。例えば、制御回路111は、可変抵抗素子Ru1の抵抗値を2kΩに変更する。それにより、電位VINT1は1.67V(=0.33×VDD)になる。つまり、電位VINT1は所定範囲内を示すようになる。
電位VINT1が所定範囲内を示す場合において、仮にモジュールの1つが通信バスB1から切断された場合、電位VINT1の変化量ΔVINT1は0.12Vと大きい。そのため、モジュールの通信バスB1からの切断を正確に判定することが可能となる。
このように、本実施の形態に係る半導体システム1は、通信バスB1に多数のモジュールが接続されている場合でも、電位VINT1を所定範囲内に制御することでその変化量ΔVINT1を大きく維持することができる。そのため、本実施の形態に係る半導体システム1は、モジュールの通信バスB1からの切断及びモジュールの通信バスB1への接続を正確に判定することができる。
<実施の形態2>
図4は、実施の形態2にかかる半導体システム2の構成例を示す図である。
半導体システム2では、半導体システム1と比較して、各モジュールの構成が異なる。以下、具体的に説明する。
図4に示すように、半導体システム2は、ホストコントローラ(半導体装置)21と、モジュール22_1〜22_n(nは1以上の整数)と、ホストコントローラ21とモジュール22_1〜22_nとを接続する通信バスB1及び電位検知線INT1と、を備える。ホストコントローラ21及びモジュール22_1〜22_nは、それぞれ、ホストコントローラ11及びモジュール12_1〜12_nに対応する。
(ホストコントローラ21)
ホストコントローラ21は、制御回路211と、可変抵抗素子Ru1と、を備える。制御回路211は、制御回路111に対応する。ホストコントローラ21の構成及び動作については、ホストコントローラ11の場合と同様であるため、その説明を省略する。
(モジュール22_1〜22_n)
モジュール22_1は、内部回路221と、抵抗素子(第1抵抗素子)Rd1と、抵抗素子(第2抵抗素子)Rd2と、選択回路(第1選択回路)222と、を備える。内部回路221は、内部回路121に対応する。なお、抵抗素子Rd1,Rd2及び選択回路222は、モジュール22_1の外部に設けられてもよい。即ち、抵抗素子Rd1,Rd2及び選択回路222は、モジュール22_1に対し外付けされたものであってもよい。
抵抗素子Rd1,Rd2は、電位検知線INT1と接地線GNDとの間に並列に設けられている。本例では、抵抗素子Rd1,Rd2がプルダウン抵抗として用いられている。また、本例では、抵抗素子Rd1の抵抗値が抵抗素子Rd2の抵抗値よりも大きい。
選択回路222は、電位検知線INT1と抵抗素子Rd1,Rd2との間に設けられ、制御回路211から内部回路221を介して供給された制御信号CTL1に基づいて抵抗素子Rd1,Rd2の何れかを選択し、電位検知線INT1に接続する。
モジュール22_2〜22_nの構成については、モジュール22_1の場合と同様であるため、その説明を省略する。
(半導体システム2の動作)
続いて、半導体システム2の動作について説明する。
図5は、半導体システム2の動作を示すフローチャートである。
まず、半導体システム2が起動されると、ホストコントローラ21は、通信バスB1に接続されているモジュール22_1〜22_nの認識処理を行う(ステップS201)。
その後、ホストコントローラ21は、各モジュール22_1〜22_nに対して緊急度を設定する(ステップS212)。具体的には、制御回路211は、各モジュール22_1〜22_nの抵抗素子Rd1,Rd2の何れかを電位検知線INT1に接続するように各モジュール22_1〜22_nに対して命令を送る。なお、初期状態では、抵抗素子Rd1が選択され、電位検知線INT1に接続されている。
例えば、モータ等のように通信バスB1から切断された時に即座にシステムを停止させる必要があるモジュールについては、緊急度を高く設定する。具体的には、抵抗素子Rd1,Rd2のうち抵抗素子Rd1が選択され、電位検知線INT1に接続される。他方、ディスプレイ等のように通信バスB1から切断されても即座にシステムを停止させる必要がないモジュールについては、緊急度を低く設定する。具体的には、抵抗素子Rd1,Rd2のうち抵抗素子Rd2が選択され電位検知線INT1に接続される。
その後、制御回路211は、電位検知線INT1の電位VINT1を計測する。例えば制御回路211は、AD変換器を用いて電位VINT1をデジタル値に変換した後、そのデジタル値を基に電位VINT1を計測する。
なお、電位検知線INT1の電位VINT1は、ホストコントローラ21に設けられた可変抵抗素子Ru1と、可変抵抗素子Ru1と共に電位検知線INT1に接続された複数の抵抗素子Rd1,Rd2と、によって決定される。
制御回路211は、電位VINT1が所定範囲外(例えば電源電圧VDDの0.2〜0.8倍の範囲外)を示す場合(ステップS202のNO)、電位VINT1が所定範囲内を示すように可変抵抗素子Ru1の抵抗値を制御する(ステップS204)。
電位VINT1が所定範囲内を示すようになると(ステップS202のYES)、ホストコントローラ31はモジュール22_1〜22_nとデータ通信(メイン動作)を開始する(ステップS203)。
メイン動作中、制御回路211は定期的(例えば1msに1回)に電位VINT1を計測する。
電位VINT1に変化がない場合(ステップS205のNO)、モジュール22_1〜22_nの通信バスB1からの切断及び新たなモジュールの通信バスB1への接続がないものとし、メイン動作を継続する(ステップS206のNO→ステップS203)。そして、メイン動作が完了すると(ステップS206のYES)、例えば動作が停止する(ステップS207)。
それに対し、電位VINT1に変化があった場合(ステップS205のYES)、続けて、電位VINT1の変化の極性が判定される。
例えば、電位VINT1が負側に変化した場合(ステップS208のNO)、通信バスB1に新たなモジュールが接続されたことを意味する。この場合、ホストコントローラ21は、通信バスB1に接続されているモジュールの認識処理を再度行う(ステップS201)。以降、ステップS202〜S208の処理が実行される。
他方、電位VINT1が正側に変化した場合(ステップS208のYES)、通信バスB1に接続されていたモジュールが切断されたことを意味する。
ここで、緊急度の高いモジュールが通信バスB1から切断された場合、緊急度の低いモジュールが通信バスB1から切断された場合と比較して、電位VINT1の変化量ΔVINT1が大きくなる。この変化量ΔVINT1の大きさによって、通信バスB1から切断されたモジュールの緊急度が判断される。
例えば、緊急度の低いモジュールが通信バスB1から切断された場合(ステップS213のNO)、ホストコントローラ21は、通信バスB1から切断されたモジュールの特定を行い(ステップS209)、その後、動作停止の指示を受けた場合(ステップS210のYES)には動作を停止し(ステップS211)、動作停止の指示を受けなかった場合(ステップS210のNO)には動作を継続する(ステップS201)。
他方、緊急度の高いモジュールが通信バスB1から切断された場合(ステップS213のYES)、ホストコントローラ21は、通信バスB1から切断されたモジュールの特定を行うことなく、動作を停止させる(ステップS211)。
本実施の形態にかかる半導体システム2は、半導体システム1とほぼ同等の効果を奏することができる。さらに、本実施の形態にかかる半導体システム2は、モジュール毎に緊急度を設定することができるため、通信バスB1から切断されたモジュールの緊急度に応じた処理を行うことができる。
なお、本実施の形態では、モジュール22_1〜22_nのそれぞれに設けられた複数の抵抗素子Rd1は何れも略同一の値を示し、複数の抵抗素子Rd2は何れも略同一の値を示している。つまり、モジュール22_1〜22_nのそれぞれに設けられた複数の抵抗素子Rd1は異なる抵抗値に設定される必要はなく、複数の抵抗素子Rd2は異なる抵抗値に設定される必要はない。そのため、モジュール22_1〜22_nのそれぞれに設けられた複数の抵抗素子Rd1,Rd2の全ての抵抗値を記憶しておく必要はない。
また、本実施の形態では、同じ種類の複数のモジュールに対して異なる緊急度を設定することができるため、同じ種類の複数のモジュールのうち緊急度の低いモジュールが通信バスB1から切断された場合と、緊急度の高いモジュールが通信バスB1から切断された場合とで、異なる処理を行うことが可能である。
<実施の形態3>
図6は、実施の形態3にかかる半導体システム3の構成例を示す図である。
半導体システム3では、半導体システム1と比較して、ホストコントローラの構成が異なる。以下、具体的に説明する。
図6に示すように、半導体システム3は、ホストコントローラ(半導体装置)31と、モジュール32_1〜32_n(nは1以上の整数)と、ホストコントローラ31とモジュール32_1〜32_nとを接続する通信バスB1及び電位検知線(第1及び第2電位検知線)INT1,INT2と、を備える。ホストコントローラ31及びモジュール32_1〜32_nは、それぞれ、ホストコントローラ11及びモジュール12_1〜12_nに対応する。
(ホストコントローラ31)
ホストコントローラ31は、制御回路311と、可変抵抗素子(第1可変抵抗素子)Ru1と、可変抵抗素子(第2可変抵抗素子)Ru2と、選択回路(第2選択回路)312と、を備える。制御回路311は、制御回路111に対応する。
可変抵抗素子Ru1は、電源線VDDと電位検知線INT1との間に設けられ、制御回路311からの制御信号S1に基づいて抵抗値を変化させる。可変抵抗素子Ru2は、電源線VDDと電位検知線INT2との間に設けられ、制御回路311からの制御信号S2に基づいて抵抗値を変化させる。即ち、本例では、可変抵抗素子Ru1,Ru2が何れもプルアップ抵抗として用いられている。
選択回路312は、電位検知線INT1,INT2と、各モジュール32_1〜32_nの抵抗素子Rd1と、の間に設けられ、制御回路311からの制御信号CTL2に基づいて、各モジュール32_1〜32_nの抵抗素子Rd1を電位検知線INT1,INT2の何れかに接続する。
図7は、選択回路312を示す概略図である。
図7に示すように、選択回路312は、電位検知線INT1,INT2と、モジュール32_1〜32_nのそれぞれの抵抗素子Rd1と、の間にマトリックス状に設けられた複数のスイッチSWを備える。各スイッチSWは、例えば、PチャネルMOSトランジスタであって、制御信号CTL2の値に基づいてオンオフ制御される。本例では、スイッチSWの個数は、2n個(=電位検知線数×モジュール数)である。
(モジュール32_1〜32_n)
モジュール32_1は、内部回路321と、抵抗素子Rd1と、を備える。内部回路321は、内部回路121に対応する。なお、抵抗素子Rd1は、モジュール32_1の外部に設けられてもよい。即ち、抵抗素子Rd1は、モジュール32_1に対し外付けされたものであってもよい。
モジュール32_2〜32_nの構成については、モジュール32_1の場合と同様であるため、その説明を省略する。
(半導体システム3の動作)
続いて、半導体システム3の動作について説明する。
図8は、半導体システム3の動作を示すフローチャートである。
まず、半導体システム3が起動されると、ホストコントローラ31は、通信バスB1に接続されているモジュール32_1〜32_nの認識処理を行う(ステップS301)。
その後、ホストコントローラ31は、各モジュール32_1〜32_nに対して緊急度を設定する(ステップS312)。具体的には、制御回路311は、各モジュール32_1〜32_nの抵抗素子Rd1を電位検知線INT1,INT2の何れかに接続するように各モジュール32_1〜32_nに対して命令を送る。なお、初期状態では、各モジュール32_1〜32_nの抵抗素子Rd1は電位検知線INT1に接続されている。
例えば、モータ等のように通信バスB1から切断された時に即座にシステムを停止させる必要があるモジュールについては、緊急度を高く設定する。具体的には、抵抗素子Rd1が電位検知線INT1,INT2のうち電位検知線INT1に接続される。他方、ディスプレイ等のように通信バスB1から切断されても即座にシステムを停止させる必要が無いモジュールについては、緊急度を低く設定する。具体的には、抵抗素子Rd1が電位検知線INT1,INT2のうち電位検知線INT2に接続される。
その後、制御回路311は、電位検知線INT1,INT2のそれぞれの電位VINT1,VINT2を計測する。例えば、制御回路311は、AD変換器を用いて電位VINT1,VINT2をデジタル値に変換した後、それらデジタル値を基に電位VINT1,VINT2を計測する。
なお、電位検知線INT1の電位VINT1は、ホストコントローラ31に設けられた可変抵抗素子Ru1と、可変抵抗素子Ru1と共に電位検知線INT1に接続された一又は複数の抵抗素子Rd1と、によって決定される。また、電位検知線INT2の電位VINT2は、ホストコントローラ31に設けられた可変抵抗素子Ru2と、可変抵抗素子Ru2と共に電位検知線INT2に接続された一又は複数の抵抗素子Rd1と、によって決定される。
制御回路311は、電位VINT1が所定範囲外(例えば電源電圧VDDの0.2〜0.8倍の範囲外)を示す場合(ステップS302のNO)、電位VINT1が所定範囲内を示すように可変抵抗素子Ru1の抵抗値を制御する(ステップS304)。同様に、制御回路311は、電位VINT2が所定範囲外を示す場合(ステップS302のNO)、電位VINT2が所定範囲内を示すように可変抵抗素子Ru2の抵抗値を制御する(ステップS304)。
電位VINT1,VINT2が所定範囲内を示すようになると(ステップS302のYES)、ホストコントローラ31はモジュール32_1〜32_nとデータ通信(メイン動作)を開始する(ステップS303)。
メイン動作中、制御回路311は定期的(例えば1msに1回)に電位VINT1,VINT2を計測する。
電位VINT1,VINT2に変化がない場合(ステップS305のNO)、モジュール32_1〜32_nの通信バスB1からの切断及び新たなモジュールの通信バスB1への接続はないものとし、メイン動作を継続する(ステップS306のNO→ステップS303)。そして、メイン動作が完了すると(ステップS306のYES)、例えば動作が停止する(ステップS307)。
それに対し、電位VINT1,VINT2の何れかに変化があった場合(ステップS305のYES)、続けて、電位VINT1,VINT2の変化の極性が判定される。
例えば、電位VINT1が負側に変化した場合(ステップS308のNO)、通信バスB1に緊急度の高いモジュールが新たに接続されたことを意味する。また、電位VINT2が負側に変化した場合(ステップS308のNO)、通信バスB1に緊急度の低いモジュールが新たに接続されたことを意味する。
この場合、ホストコントローラ31は、通信バスB1に接続されているモジュールの認識処理を再度行う(ステップS301)。以降、ステップS302〜S308の処理が実行される。
他方、電位VINT1が正側に変化した場合(ステップS308のYES)、通信バスB1に接続されていた緊急度の高いモジュールが切断されたことを意味する。また、電位VINT2が正側に変化した場合(ステップS308のYES)、通信バスB1に接続されていた緊急度の低いモジュールが切断されたことを意味する。
つまり、電位VINT1,VINT2のうち何れの電位が変化したかによって、通信バスB1から切断されたモジュールの緊急度が判断される。
例えば、緊急度の低いモジュールが通信バスB1から切断された場合(ステップS313のNO)、ホストコントローラ31は、通信バスB1から切断されたモジュールの特定を行い(ステップS309)、その後、動作停止の指示を受けた場合(ステップS310のYES)には動作を停止し(ステップS311)、動作停止の指示を受けなかった場合(ステップS310のNO)には動作を継続する(ステップS301)。
他方、緊急度の高いモジュールが通信バスB1から切断された場合(ステップS313のYES)、ホストコントローラ31は、通信バスB1から切断されたモジュールの特定を行うことなく、動作を停止させる(ステップS311)。
本実施の形態にかかる半導体システム3は、半導体システム1とほぼ同等の効果を奏することができる。また、本実施の形態にかかる半導体システム3は、モジュール毎に緊急度を設定することができるため、通信バスB1から切断されたモジュールの緊急度に応じた処理を行うことができる。さらに、本実施の形態にかかる半導体システム1では、モジュール側での抵抗素子の切り替えが不要であるため、モジュールの設計コストを低減することができる。
なお、本実施の形態では、モジュール32_1〜32_nのそれぞれに設けられた複数の抵抗素子Rd1は何れも略同一の値を示している。つまり、モジュール32_1〜32_nのそれぞれに設けられた複数の抵抗素子Rd1は異なる抵抗値に設定される必要はない。そのため、モジュール32_1〜32_nのそれぞれに設けられた複数の抵抗素子Rd1,Rd2の全ての抵抗値を記憶しておく必要はない。
また、本実施の形態では、同じ種類の複数のモジュールに対して異なる緊急度を設定することができるため、同じ種類の複数のモジュールのうち緊急度の低いモジュールが通信バスB1から切断された場合と、緊急度の高いモジュールが通信バスB1から切断された場合とで、異なる処理を行うことが可能となる。
以上のように、上記実施の形態1〜3にかかる半導体システムは、モジュールの通信バスB1への接続及びモジュールの通信バスB1からの切断を検知するための電位VINT1を生成する電位検知線INT1を備える。そして、半導体システムに設けられたホストコントローラは、可変抵抗素子Ru1と、モジュール側に設けられた抵抗素子Rd1と、によって決定される電位検知線INT1の電位VINT1が所定範囲内を示すように、可変抵抗素子Ru1の抵抗値を制御する。それにより、モジュールの通信バスB1への接続及びモジュールの通信バスB1からの切断等による電位VINT1の変化量を一定以上に大きく維持することができるため、モジュールの通信バスB1への接続及びモジュールの通信バスB1からの切断等を正確に判定することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層(拡散領域)などの導電型(p型もしくはn型)を反転させた構成としてもよい。そのため、n型、及びp型の一方の導電型を第1の導電型とし、他方の導電型を第2の導電型とした場合、第1の導電型をp型、第2の導電型をn型とすることもできるし、反対に第1の導電型をn型、第2の導電型をp型とすることもできる。
1〜3 半導体システム
11 ホストコントローラ
21 ホストコントローラ
31 ホストコントローラ
12_1〜12_n モジュール
22_1〜22_n モジュール
32_1〜32_n モジュール
111 制御回路
121 内部回路
211 制御回路
221 内部回路
222 選択回路
311 制御回路
312 選択回路
321 内部回路
B1 通信バス
GND 接地線
INT1 電位検知線
INT2 電位検知線
R1〜Rm 抵抗素子
Rd1 抵抗素子
Rd2 抵抗素子
Ru1 可変抵抗素子
Ru2 可変抵抗素子
SW1〜SWm スイッチ素子
VDD 電源線

Claims (11)

  1. 第1可変抵抗素子と、
    前記第1可変抵抗素子と外部の一又は複数のモジュールの各々に設けられた第1抵抗素子と、によって決定される第1電位検知線の電位が所定範囲内を示すように、前記第1可変抵抗素子の抵抗値を変化させる制御回路と、を備え
    前記所定範囲は、前記第1電位検知線の電位に基づいて、前記外部の一又は複数のモジュールの半導体装置への接続状態を判定できる範囲である、
    半導体装置。
  2. 前記制御回路は、前記第1可変抵抗素子の抵抗値を変化させた後の前記第1電位検知線の電位に基づいて、前記一又は複数のモジュールのそれぞれが信号線を介して前記半導体装置に接続されているか否かを判定する、請求項1に記載の半導体装置。
  3. 前記一又は複数のモジュールの各々は、
    前記第1抵抗素子に並列に設けられ、前記第1抵抗素子とは異なる抵抗値の第2抵抗素子と、
    前記制御回路から出力された制御信号に基づいて、前記第1及び前記第2抵抗素子のうち何れかを前記第1電位検知線に接続する第1選択回路と、をさらに備え、
    前記制御回路は、
    前記第1可変抵抗素子と、前記一又は複数のモジュールの各々に設けられた前記第1及び前記第2抵抗素子のうち前記第1選択回路によって選択された何れかの抵抗素子と、によって決定される前記第1電位検知線の電位が前記所定範囲内を示すように、前記第1可変抵抗素子の抵抗値を変化させる、請求項1に記載の半導体装置。
  4. 第2電位検知線に接続された第2可変抵抗素子と、
    前記制御回路から出力された制御信号に基づいて、前記一又は複数のモジュールの各々に設けられた前記第1抵抗素子を前記第1電位検知線及び前記第2電位検知線の何れかに接続する第2選択回路と、をさらに備え、
    前記制御回路は、
    前記第1可変抵抗素子と、前記第1可変抵抗素子と共に前記第1電位検知線に接続された一又は複数の前記第1抵抗素子と、によって決定される前記第1電位検知線の電位が前記所定範囲内を示すように、前記第1可変抵抗素子の抵抗値を変化させるとともに、
    前記第2可変抵抗素子と、前記第2可変抵抗素子と共に前記第2電位検知線に接続された一又は複数の前記第1抵抗素子と、によって決定される前記第2電位検知線の電位が前記所定範囲内を示すように、前記第2可変抵抗素子の抵抗値を変化させる、請求項1に記載の半導体装置。
  5. 請求項1に記載の半導体装置と、
    前記一又は複数のモジュールと、
    前記半導体装置と前記一又は複数のモジュールのそれぞれとを接続する信号線と、
    前記半導体装置に設けられた前記第1可変抵抗素子と、前記一又は複数のモジュールの各々に設けられた前記第1抵抗素子と、を接続する前記第1電位検知線と、
    を備えた半導体システム。
  6. 請求項3に記載の半導体装置と、
    前記一又は複数のモジュールと、
    前記半導体装置と前記一又は複数のモジュールのそれぞれとを接続する信号線と、
    前記半導体装置に設けられた前記第1可変抵抗素子と、前記一又は複数のモジュールの各々に設けられた前記第1及び前記第2抵抗素子のうち前記第1選択回路によって選択された何れかの抵抗素子と、を接続する前記第1電位検知線と、
    を備えた半導体システム。
  7. 請求項4に記載の半導体装置と、
    前記一又は複数のモジュールと、
    前記半導体装置と前記一又は複数のモジュールのそれぞれとを接続する信号線と、
    前記半導体装置に設けられた前記第1可変抵抗素子と、前記一又は複数のモジュールの各々に設けられた前記第1抵抗素子の一部と、を接続する前記第1電位検知線と、
    前記半導体装置に設けられた前記第2可変抵抗素子と、前記一又は複数のモジュールの各々に設けられた前記第1抵抗素子の残りの一部と、を接続する前記第2電位検知線と、
    を備えた半導体システム。
  8. 半導体装置に設けられた第1可変抵抗素子と、外部の一又は複数のモジュールの各々に設けられた第1抵抗素子と、によって決定される第1電位検知線の電位が所定範囲内を示すように、前記半導体装置に設けられた制御回路が前記第1可変抵抗素子の抵抗値を変化させ、
    前記第1可変抵抗素子の抵抗値を変化させた後の前記第1電位検知線の電位に基づいて、前記一又は複数のモジュールのそれぞれが信号線を介して前記半導体装置に接続されているか否かを前記制御回路が判定する、
    半導体装置の制御方法。
  9. 前記一又は複数のモジュールの各々に並列に設けられた前記第1抵抗素子及び前記第1抵抗素子とは異なる抵抗値の第2抵抗素子のうち何れか前記制御回路からの信号に基づいて前記第1電位検知線に接続し、
    前記第1可変抵抗素子の抵抗値を変化させるステップでは、
    前記第1可変抵抗素子と、前記一又は複数のモジュールの各々に設けられた前記第1及び前記第2抵抗素子のうち前記第1電位検知線に接続された何れかの抵抗素子と、によって決定される前記第1電位検知線の電位が前記所定範囲内を示すように、前記制御回路が前記第1可変抵抗素子の抵抗値を変化させる、
    請求項8に記載の半導体装置の制御方法。
  10. 前記一又は複数のモジュールの各々に設けられた前記第1抵抗素子を、前記第1可変抵抗素子に接続された前記第1電位検知線及び前記半導体装置に設けられた第2可変抵抗素子に接続された第2電位検知線の何れかに前記制御回路からの制御信号に基づいて接続し、
    前記第1可変抵抗素子の抵抗値を変化させるステップでは、
    前記第1可変抵抗素子と、前記第1可変抵抗素子と共に前記第1電位検知線に接続された一又は複数の前記第1抵抗素子と、によって決定される前記第1電位検知線の電位が前記所定範囲内を示すように、前記制御回路が前記第1可変抵抗素子の抵抗値を変化させるとともに、
    前記第2可変抵抗素子と、前記第2可変抵抗素子と共に前記第2電位検知線に接続された一又は複数の前記第1抵抗素子と、によって決定される前記第2電位検知線の電位が前記所定範囲内を示すように、前記制御回路が前記第2可変抵抗素子の抵抗値を変化させる、
    請求項8に記載の半導体装置の制御方法。
  11. 前記第1可変抵抗素子及び複数の前記第1抵抗素子は、前記第1電位検知線に共通接続されるように構成され、
    前記制御回路は、共通接続された前記第1可変抵抗素子と前記複数の第1抵抗素子とによって決定される前記第1電位検知線の電位が所定範囲内を示すように、前記第1可変抵抗素子の抵抗値を変化させる、請求項1に記載の半導体装置。
JP2015104579A 2015-05-22 2015-05-22 半導体装置、それを備えた半導体システム及び半導体装置の制御方法 Expired - Fee Related JP6509037B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015104579A JP6509037B2 (ja) 2015-05-22 2015-05-22 半導体装置、それを備えた半導体システム及び半導体装置の制御方法
US15/095,034 US10025743B2 (en) 2015-05-22 2016-04-09 Semiconductor device, semiconductor system including same, and semiconductor device control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015104579A JP6509037B2 (ja) 2015-05-22 2015-05-22 半導体装置、それを備えた半導体システム及び半導体装置の制御方法

Publications (2)

Publication Number Publication Date
JP2016218846A JP2016218846A (ja) 2016-12-22
JP6509037B2 true JP6509037B2 (ja) 2019-05-08

Family

ID=57324758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015104579A Expired - Fee Related JP6509037B2 (ja) 2015-05-22 2015-05-22 半導体装置、それを備えた半導体システム及び半導体装置の制御方法

Country Status (2)

Country Link
US (1) US10025743B2 (ja)
JP (1) JP6509037B2 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4841162A (en) * 1988-07-14 1989-06-20 Lay Bor Cherng Limiter switching apparatus
JPH05303456A (ja) * 1992-04-24 1993-11-16 Fuji Xerox Co Ltd 情報処理装置
JPH1165615A (ja) * 1997-08-11 1999-03-09 Fuji Electric Co Ltd 機能モジュールの位置検出方法
US6509796B2 (en) * 2000-02-15 2003-01-21 Broadcom Corporation Variable transconductance variable gain amplifier utilizing a degenerated differential pair
JP3677256B2 (ja) * 2002-06-11 2005-07-27 株式会社東芝 拡張カードの実装認識装置、拡張カードおよび拡張カードの実装検知方法
JP3949647B2 (ja) * 2003-12-04 2007-07-25 Necエレクトロニクス株式会社 半導体集積回路装置
JP4885699B2 (ja) 2006-12-21 2012-02-29 株式会社リコー 接続検知装置及び接続検知システム
EP3346611B1 (en) * 2008-02-28 2021-09-22 pSemi Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
WO2010003158A2 (en) * 2008-07-04 2010-01-07 Vampire Labs Automatic coupling of an alternating current power source and an inductive power apparatus to charge a target device battery
WO2010109876A1 (ja) * 2009-03-25 2010-09-30 パナソニック株式会社 抵抗変化素子の駆動方法及び不揮発性記憶装置
WO2013178271A1 (en) * 2012-05-31 2013-12-05 Advantest (Singapore) Pte. Ltd. Variable attenuator
US9172562B2 (en) * 2012-06-18 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Calibration circuit, integrated circuit having calibration circuit, and calibration method
JP6013070B2 (ja) * 2012-07-31 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法

Also Published As

Publication number Publication date
US20160342552A1 (en) 2016-11-24
JP2016218846A (ja) 2016-12-22
US10025743B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
CN104637524A (zh) 半导体器件和包括半导体器件的半导体系统
CN111833938B (zh) 电源管理集成电路和包括其的半导体存储器模块
JP4988671B2 (ja) シリアルバスシステム及びハングアップスレーブリセット方法
US10817452B2 (en) Bus system and detection method thereof
JP4740824B2 (ja) ファンシステム及びサーモ起動モジュール
US20190361833A1 (en) Bus system
US20210294504A1 (en) Memory system
WO2016075727A1 (ja) 半導体装置及びその制御方法
US9819518B2 (en) Semiconductor device, semiconductor system including the same, and control method of semiconductor device
US9454165B2 (en) Semiconductor device and current control method that controls amount of current used for voltage generation based on connection state of external capacitor
KR20170102215A (ko) 전압 램핑 검출
CN113704157A (zh) 一种基于总线控制多路不同电平复位信号的系统
KR20030069050A (ko) 표시장치
JP6509037B2 (ja) 半導体装置、それを備えた半導体システム及び半導体装置の制御方法
US9854531B2 (en) Integrated circuit system and integrated circuit
KR20220085619A (ko) 비전 센서 및 이의 동작 방법
JP2010055472A (ja) シリアルバスシステム、ハングアップスレーブ特定方法及びハングアップスレーブ特定プログラム
JP2006268306A (ja) 半導体装置及びその接続処理方法
US20090237130A1 (en) Dual power-up signal generator
KR102081186B1 (ko) 엑스선 검출 장치 및 엑스선 검출 패널의 구동 방법
US8996894B2 (en) Method of booting a motherboard in a server upon a successful power supply to a hard disk driver backplane
JP2012038201A (ja) 外部記憶装置およびそのパワーオンリセット方法
US10901935B2 (en) IC, bus system and control method thereof
US9660618B2 (en) Voltage level shifter, and embedded nonvolatile memory and system using the same
JP2017106811A (ja) 診断回路、半導体装置、車載用電子制御ユニット及び診断回路による診断方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190402

R150 Certificate of patent or registration of utility model

Ref document number: 6509037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees