JP6509037B2 - 半導体装置、それを備えた半導体システム及び半導体装置の制御方法 - Google Patents
半導体装置、それを備えた半導体システム及び半導体装置の制御方法 Download PDFInfo
- Publication number
- JP6509037B2 JP6509037B2 JP2015104579A JP2015104579A JP6509037B2 JP 6509037 B2 JP6509037 B2 JP 6509037B2 JP 2015104579 A JP2015104579 A JP 2015104579A JP 2015104579 A JP2015104579 A JP 2015104579A JP 6509037 B2 JP6509037 B2 JP 6509037B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- detection line
- modules
- variable
- potential detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
図1は、実施の形態1にかかる半導体システム1を示す図である。本実施の形態にかかる半導体システム1では、ホストコントローラ11が、可変抵抗素子Ru1とモジュール12_1〜12_n(nは1以上の整数)に設けられた抵抗素子Rd1とによって決定される電位検知線INT1の電位VINT1が所定範囲内を示すように、可変抵抗素子Ru1の抵抗値を制御する。それにより、新たなモジュールの通信バスB1への接続、及び、モジュール12_1〜12_nの通信バスB1からの切断等による電位検知線の電位の変化量を一定以上に大きく維持することができるため、新たなモジュールの通信バスB1への接続及びモジュール12_1〜12_nの通信バスB1からの切断等を正確に判定することができる。以下、具体的に説明する。
ホストコントローラ11は、一つ又は複数のチップからなり、制御回路111と、可変抵抗素子(第1可変抵抗素子)Ru1と、を備える。
図2は、可変抵抗素子Ru1の具体的な構成例を示す図である。
図2に示すように、可変抵抗素子Ru1は、電源線VDDと電位検知線INT1との間に並列接続された複数の抵抗素子R1〜Rm(mは2以上の整数)と、抵抗素子R1〜Rmのそれぞれに直列接続されたスイッチSW1〜SWmと、を備える。
モジュール12_1は、内部回路121と、抵抗素子(第1抵抗素子)Rd1と、を備える。なお、抵抗素子Rd1は、モジュール12_1の外部に設けられてもよい。即ち、抵抗素子Rd1は、モジュール12_1に対して外付けされたものであってもよい。
続いて、半導体システム1の動作について説明する。
図3は、半導体システム1の動作を示すフローチャートである。以下では、通信バスB1に接続されているモジュールの数が1つである場合を例に説明する。
図4は、実施の形態2にかかる半導体システム2の構成例を示す図である。
半導体システム2では、半導体システム1と比較して、各モジュールの構成が異なる。以下、具体的に説明する。
ホストコントローラ21は、制御回路211と、可変抵抗素子Ru1と、を備える。制御回路211は、制御回路111に対応する。ホストコントローラ21の構成及び動作については、ホストコントローラ11の場合と同様であるため、その説明を省略する。
モジュール22_1は、内部回路221と、抵抗素子(第1抵抗素子)Rd1と、抵抗素子(第2抵抗素子)Rd2と、選択回路(第1選択回路)222と、を備える。内部回路221は、内部回路121に対応する。なお、抵抗素子Rd1,Rd2及び選択回路222は、モジュール22_1の外部に設けられてもよい。即ち、抵抗素子Rd1,Rd2及び選択回路222は、モジュール22_1に対し外付けされたものであってもよい。
続いて、半導体システム2の動作について説明する。
図5は、半導体システム2の動作を示すフローチャートである。
図6は、実施の形態3にかかる半導体システム3の構成例を示す図である。
半導体システム3では、半導体システム1と比較して、ホストコントローラの構成が異なる。以下、具体的に説明する。
ホストコントローラ31は、制御回路311と、可変抵抗素子(第1可変抵抗素子)Ru1と、可変抵抗素子(第2可変抵抗素子)Ru2と、選択回路(第2選択回路)312と、を備える。制御回路311は、制御回路111に対応する。
図7に示すように、選択回路312は、電位検知線INT1,INT2と、モジュール32_1〜32_nのそれぞれの抵抗素子Rd1と、の間にマトリックス状に設けられた複数のスイッチSWを備える。各スイッチSWは、例えば、PチャネルMOSトランジスタであって、制御信号CTL2の値に基づいてオンオフ制御される。本例では、スイッチSWの個数は、2n個(=電位検知線数×モジュール数)である。
モジュール32_1は、内部回路321と、抵抗素子Rd1と、を備える。内部回路321は、内部回路121に対応する。なお、抵抗素子Rd1は、モジュール32_1の外部に設けられてもよい。即ち、抵抗素子Rd1は、モジュール32_1に対し外付けされたものであってもよい。
続いて、半導体システム3の動作について説明する。
図8は、半導体システム3の動作を示すフローチャートである。
11 ホストコントローラ
21 ホストコントローラ
31 ホストコントローラ
12_1〜12_n モジュール
22_1〜22_n モジュール
32_1〜32_n モジュール
111 制御回路
121 内部回路
211 制御回路
221 内部回路
222 選択回路
311 制御回路
312 選択回路
321 内部回路
B1 通信バス
GND 接地線
INT1 電位検知線
INT2 電位検知線
R1〜Rm 抵抗素子
Rd1 抵抗素子
Rd2 抵抗素子
Ru1 可変抵抗素子
Ru2 可変抵抗素子
SW1〜SWm スイッチ素子
VDD 電源線
Claims (11)
- 第1可変抵抗素子と、
前記第1可変抵抗素子と外部の一又は複数のモジュールの各々に設けられた第1抵抗素子と、によって決定される第1電位検知線の電位が所定範囲内を示すように、前記第1可変抵抗素子の抵抗値を変化させる制御回路と、を備え、
前記所定範囲は、前記第1電位検知線の電位に基づいて、前記外部の一又は複数のモジュールの半導体装置への接続状態を判定できる範囲である、
半導体装置。 - 前記制御回路は、前記第1可変抵抗素子の抵抗値を変化させた後の前記第1電位検知線の電位に基づいて、前記一又は複数のモジュールのそれぞれが信号線を介して前記半導体装置に接続されているか否かを判定する、請求項1に記載の半導体装置。
- 前記一又は複数のモジュールの各々は、
前記第1抵抗素子に並列に設けられ、前記第1抵抗素子とは異なる抵抗値の第2抵抗素子と、
前記制御回路から出力された制御信号に基づいて、前記第1及び前記第2抵抗素子のうち何れかを前記第1電位検知線に接続する第1選択回路と、をさらに備え、
前記制御回路は、
前記第1可変抵抗素子と、前記一又は複数のモジュールの各々に設けられた前記第1及び前記第2抵抗素子のうち前記第1選択回路によって選択された何れかの抵抗素子と、によって決定される前記第1電位検知線の電位が前記所定範囲内を示すように、前記第1可変抵抗素子の抵抗値を変化させる、請求項1に記載の半導体装置。 - 第2電位検知線に接続された第2可変抵抗素子と、
前記制御回路から出力された制御信号に基づいて、前記一又は複数のモジュールの各々に設けられた前記第1抵抗素子を前記第1電位検知線及び前記第2電位検知線の何れかに接続する第2選択回路と、をさらに備え、
前記制御回路は、
前記第1可変抵抗素子と、前記第1可変抵抗素子と共に前記第1電位検知線に接続された一又は複数の前記第1抵抗素子と、によって決定される前記第1電位検知線の電位が前記所定範囲内を示すように、前記第1可変抵抗素子の抵抗値を変化させるとともに、
前記第2可変抵抗素子と、前記第2可変抵抗素子と共に前記第2電位検知線に接続された一又は複数の前記第1抵抗素子と、によって決定される前記第2電位検知線の電位が前記所定範囲内を示すように、前記第2可変抵抗素子の抵抗値を変化させる、請求項1に記載の半導体装置。 - 請求項1に記載の半導体装置と、
前記一又は複数のモジュールと、
前記半導体装置と前記一又は複数のモジュールのそれぞれとを接続する信号線と、
前記半導体装置に設けられた前記第1可変抵抗素子と、前記一又は複数のモジュールの各々に設けられた前記第1抵抗素子と、を接続する前記第1電位検知線と、
を備えた半導体システム。 - 請求項3に記載の半導体装置と、
前記一又は複数のモジュールと、
前記半導体装置と前記一又は複数のモジュールのそれぞれとを接続する信号線と、
前記半導体装置に設けられた前記第1可変抵抗素子と、前記一又は複数のモジュールの各々に設けられた前記第1及び前記第2抵抗素子のうち前記第1選択回路によって選択された何れかの抵抗素子と、を接続する前記第1電位検知線と、
を備えた半導体システム。 - 請求項4に記載の半導体装置と、
前記一又は複数のモジュールと、
前記半導体装置と前記一又は複数のモジュールのそれぞれとを接続する信号線と、
前記半導体装置に設けられた前記第1可変抵抗素子と、前記一又は複数のモジュールの各々に設けられた前記第1抵抗素子の一部と、を接続する前記第1電位検知線と、
前記半導体装置に設けられた前記第2可変抵抗素子と、前記一又は複数のモジュールの各々に設けられた前記第1抵抗素子の残りの一部と、を接続する前記第2電位検知線と、
を備えた半導体システム。 - 半導体装置に設けられた第1可変抵抗素子と、外部の一又は複数のモジュールの各々に設けられた第1抵抗素子と、によって決定される第1電位検知線の電位が所定範囲内を示すように、前記半導体装置に設けられた制御回路が前記第1可変抵抗素子の抵抗値を変化させ、
前記第1可変抵抗素子の抵抗値を変化させた後の前記第1電位検知線の電位に基づいて、前記一又は複数のモジュールのそれぞれが信号線を介して前記半導体装置に接続されているか否かを前記制御回路が判定する、
半導体装置の制御方法。 - 前記一又は複数のモジュールの各々に並列に設けられた前記第1抵抗素子及び前記第1抵抗素子とは異なる抵抗値の第2抵抗素子のうち何れかを前記制御回路からの信号に基づいて前記第1電位検知線に接続し、
前記第1可変抵抗素子の抵抗値を変化させるステップでは、
前記第1可変抵抗素子と、前記一又は複数のモジュールの各々に設けられた前記第1及び前記第2抵抗素子のうち前記第1電位検知線に接続された何れかの抵抗素子と、によって決定される前記第1電位検知線の電位が前記所定範囲内を示すように、前記制御回路が前記第1可変抵抗素子の抵抗値を変化させる、
請求項8に記載の半導体装置の制御方法。 - 前記一又は複数のモジュールの各々に設けられた前記第1抵抗素子を、前記第1可変抵抗素子に接続された前記第1電位検知線及び前記半導体装置に設けられた第2可変抵抗素子に接続された第2電位検知線の何れかに前記制御回路からの制御信号に基づいて接続し、
前記第1可変抵抗素子の抵抗値を変化させるステップでは、
前記第1可変抵抗素子と、前記第1可変抵抗素子と共に前記第1電位検知線に接続された一又は複数の前記第1抵抗素子と、によって決定される前記第1電位検知線の電位が前記所定範囲内を示すように、前記制御回路が前記第1可変抵抗素子の抵抗値を変化させるとともに、
前記第2可変抵抗素子と、前記第2可変抵抗素子と共に前記第2電位検知線に接続された一又は複数の前記第1抵抗素子と、によって決定される前記第2電位検知線の電位が前記所定範囲内を示すように、前記制御回路が前記第2可変抵抗素子の抵抗値を変化させる、
請求項8に記載の半導体装置の制御方法。 - 前記第1可変抵抗素子及び複数の前記第1抵抗素子は、前記第1電位検知線に共通接続されるように構成され、
前記制御回路は、共通接続された前記第1可変抵抗素子と前記複数の第1抵抗素子とによって決定される前記第1電位検知線の電位が所定範囲内を示すように、前記第1可変抵抗素子の抵抗値を変化させる、請求項1に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015104579A JP6509037B2 (ja) | 2015-05-22 | 2015-05-22 | 半導体装置、それを備えた半導体システム及び半導体装置の制御方法 |
US15/095,034 US10025743B2 (en) | 2015-05-22 | 2016-04-09 | Semiconductor device, semiconductor system including same, and semiconductor device control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015104579A JP6509037B2 (ja) | 2015-05-22 | 2015-05-22 | 半導体装置、それを備えた半導体システム及び半導体装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016218846A JP2016218846A (ja) | 2016-12-22 |
JP6509037B2 true JP6509037B2 (ja) | 2019-05-08 |
Family
ID=57324758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015104579A Expired - Fee Related JP6509037B2 (ja) | 2015-05-22 | 2015-05-22 | 半導体装置、それを備えた半導体システム及び半導体装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10025743B2 (ja) |
JP (1) | JP6509037B2 (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4841162A (en) * | 1988-07-14 | 1989-06-20 | Lay Bor Cherng | Limiter switching apparatus |
JPH05303456A (ja) * | 1992-04-24 | 1993-11-16 | Fuji Xerox Co Ltd | 情報処理装置 |
JPH1165615A (ja) * | 1997-08-11 | 1999-03-09 | Fuji Electric Co Ltd | 機能モジュールの位置検出方法 |
US6509796B2 (en) * | 2000-02-15 | 2003-01-21 | Broadcom Corporation | Variable transconductance variable gain amplifier utilizing a degenerated differential pair |
JP3677256B2 (ja) * | 2002-06-11 | 2005-07-27 | 株式会社東芝 | 拡張カードの実装認識装置、拡張カードおよび拡張カードの実装検知方法 |
JP3949647B2 (ja) * | 2003-12-04 | 2007-07-25 | Necエレクトロニクス株式会社 | 半導体集積回路装置 |
JP4885699B2 (ja) | 2006-12-21 | 2012-02-29 | 株式会社リコー | 接続検知装置及び接続検知システム |
EP3346611B1 (en) * | 2008-02-28 | 2021-09-22 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
WO2010003158A2 (en) * | 2008-07-04 | 2010-01-07 | Vampire Labs | Automatic coupling of an alternating current power source and an inductive power apparatus to charge a target device battery |
WO2010109876A1 (ja) * | 2009-03-25 | 2010-09-30 | パナソニック株式会社 | 抵抗変化素子の駆動方法及び不揮発性記憶装置 |
WO2013178271A1 (en) * | 2012-05-31 | 2013-12-05 | Advantest (Singapore) Pte. Ltd. | Variable attenuator |
US9172562B2 (en) * | 2012-06-18 | 2015-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Calibration circuit, integrated circuit having calibration circuit, and calibration method |
JP6013070B2 (ja) * | 2012-07-31 | 2016-10-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその制御方法 |
-
2015
- 2015-05-22 JP JP2015104579A patent/JP6509037B2/ja not_active Expired - Fee Related
-
2016
- 2016-04-09 US US15/095,034 patent/US10025743B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20160342552A1 (en) | 2016-11-24 |
JP2016218846A (ja) | 2016-12-22 |
US10025743B2 (en) | 2018-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104637524A (zh) | 半导体器件和包括半导体器件的半导体系统 | |
CN111833938B (zh) | 电源管理集成电路和包括其的半导体存储器模块 | |
JP4988671B2 (ja) | シリアルバスシステム及びハングアップスレーブリセット方法 | |
US10817452B2 (en) | Bus system and detection method thereof | |
JP4740824B2 (ja) | ファンシステム及びサーモ起動モジュール | |
US20190361833A1 (en) | Bus system | |
US20210294504A1 (en) | Memory system | |
WO2016075727A1 (ja) | 半導体装置及びその制御方法 | |
US9819518B2 (en) | Semiconductor device, semiconductor system including the same, and control method of semiconductor device | |
US9454165B2 (en) | Semiconductor device and current control method that controls amount of current used for voltage generation based on connection state of external capacitor | |
KR20170102215A (ko) | 전압 램핑 검출 | |
CN113704157A (zh) | 一种基于总线控制多路不同电平复位信号的系统 | |
KR20030069050A (ko) | 표시장치 | |
JP6509037B2 (ja) | 半導体装置、それを備えた半導体システム及び半導体装置の制御方法 | |
US9854531B2 (en) | Integrated circuit system and integrated circuit | |
KR20220085619A (ko) | 비전 센서 및 이의 동작 방법 | |
JP2010055472A (ja) | シリアルバスシステム、ハングアップスレーブ特定方法及びハングアップスレーブ特定プログラム | |
JP2006268306A (ja) | 半導体装置及びその接続処理方法 | |
US20090237130A1 (en) | Dual power-up signal generator | |
KR102081186B1 (ko) | 엑스선 검출 장치 및 엑스선 검출 패널의 구동 방법 | |
US8996894B2 (en) | Method of booting a motherboard in a server upon a successful power supply to a hard disk driver backplane | |
JP2012038201A (ja) | 外部記憶装置およびそのパワーオンリセット方法 | |
US10901935B2 (en) | IC, bus system and control method thereof | |
US9660618B2 (en) | Voltage level shifter, and embedded nonvolatile memory and system using the same | |
JP2017106811A (ja) | 診断回路、半導体装置、車載用電子制御ユニット及び診断回路による診断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190402 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6509037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |