JP2012038201A - 外部記憶装置およびそのパワーオンリセット方法 - Google Patents
外部記憶装置およびそのパワーオンリセット方法 Download PDFInfo
- Publication number
- JP2012038201A JP2012038201A JP2010179604A JP2010179604A JP2012038201A JP 2012038201 A JP2012038201 A JP 2012038201A JP 2010179604 A JP2010179604 A JP 2010179604A JP 2010179604 A JP2010179604 A JP 2010179604A JP 2012038201 A JP2012038201 A JP 2012038201A
- Authority
- JP
- Japan
- Prior art keywords
- power
- circuit element
- reset
- circuit
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
【課題】半導体を用いた外部記憶装置の内部にパワーオンリセット可能な複数の回路素子が内蔵されていると、信頼性の低い側の回路素子のパワーオンリセットにチャタリング動作を生じて、上手く起動できない場合があった。
【解決手段】外部の汎用バスの信号と内部バスの信号との変換を行なう変換回路素子のパワーオンリセット回路と、前記内部バスに接続されて、前記半導体メモリとの間のデータの読み書きを制御するメモリ制御回路素子のパワーオンリセット回路との一方に、電源ラインを接続し、変換回路素子およびメモリ制御回路素子の他方のパワーオンリセット回路の入力端子に、一方の回路素子のプログラム可能なI/Oポートの出力を接続し、一方の回路素子のI/Oポートの出力を、回路素子のパワーオンリセット回路への電源の投入を契機として、所定期間、パワーオフの状態に保ってからパワーオンの状態に切り換える。
【選択図】図1
【解決手段】外部の汎用バスの信号と内部バスの信号との変換を行なう変換回路素子のパワーオンリセット回路と、前記内部バスに接続されて、前記半導体メモリとの間のデータの読み書きを制御するメモリ制御回路素子のパワーオンリセット回路との一方に、電源ラインを接続し、変換回路素子およびメモリ制御回路素子の他方のパワーオンリセット回路の入力端子に、一方の回路素子のプログラム可能なI/Oポートの出力を接続し、一方の回路素子のI/Oポートの出力を、回路素子のパワーオンリセット回路への電源の投入を契機として、所定期間、パワーオフの状態に保ってからパワーオンの状態に切り換える。
【選択図】図1
Description
本発明は、半導体メモリを用いた外部記憶装置および外部記憶装置のパワーオンリセット方法に関する。
半導体メモリを用いて構成された記憶装置としては、ハードディスクなどの外部記憶装置を代替して用いられるものがある。こうした半導体メモリを用いた外部記憶装置は、外部の汎用バス(例えばSATAやUSB)の信号と内部バスの信号との変換を行なう変換回路素子や、内部バスに接続されて、半導体メモリとの間のデータの読み書きを制御するメモリ制御回路素子などを備えている。
半導体メモリを用いた外部記憶装置では、半導体メモリとして、フラッシュメモリを用いれば、電源を遮断した後でも記憶内容は保存されるから、電源投入時にメモリの内容を初期化する必要はないものの、内部の回路素子の動作状態を初期化するために、パワーオンリセットが行なわれている(例えば下記特許文献1参照)。
近年、こうした半導体メモリを用いた外部記憶装置では、内部回路の標準化、汎用化が進んでいるものの、内蔵している複数の回路素子の動作にはバラツキがあり、パワーオンリセットが上手く動作しないという不具合が指摘されていた。この問題を図3、図4を用いて説明する。図3は、フラッシュメモリFMを用いたSSDの内部構成を模式的に示す説明図である。このSSDは、PCに接続して、ハードディスクなどの外部記憶装置と同様に動作するものであり、内部には、SATAのインタフェースを司るブリッジチップBCC、フラッシュメモリFMとの間でデータの読み書きを行なうSSDコントローラSCCが設けられている。SSDコントローラSCCは、ブリッジチップBCCで変換された後の内部処理用の信号ISを受け取って動作する。
これらのブリッジチップBCCとSSDコントローラSCCとには、それぞれパワーオンリセット回路が内蔵されており、パワーオンリセットを受け付ける端子BC1、SC1が設けられている。この端子BC1、SC1には、それぞれパワーオンリセットのタイミングを決定するための外付け回路EBC、ESCが接続されている。
電源が投入されると、各回路素子BCC,SCCの内部はまずリセット状態となり、すべての入出力ポートは初期状態(例えば、イネーブル状態またはグランドレベル)となる。その後、パワーオンリセット回路の端子BC1、SC1の電圧が上昇し、所定の電圧以上となったタイミング(あるいはこのタイミングから一定の時間が経過した時点)で、パワーオンリセットが解除され、各回路素子BCC,SCCは、予め定めた制御を開始する。端子BC1、SC1の電圧は、接続された外付け回路EBC,ESCの抵抗器とコンデンサによる時定数で徐々に上昇していく。この電圧信号を用いてパワーオンリセットのタイミングを一意に定めるため、端子BC1、SC1の内部には、オン電圧、オフ電圧に所定幅のヒステリシスΔVを備えたシュミットトリガ回路が設けられ、パワーオンリセットのタイミングにチャタリングが生じないようにしている。一般に、電源電圧をRCによる時定数を利用して上昇させていく回路では、グリッジノイズが重畳するので、閾値が一つしかないと、ノイズの影響を受けて、チャタリングが発生するからである。
しかしながら、こうした回路素子BCC,SCCは一般的に、環境温度が上昇すると、閾値のヒステリシスΔVが小さくなることが知られており、高温環境下では、パワーオンリセット回路がチャタリングを起こし、パワーオンリセットが上手く働かないということがあり得た。図4は、パワーオンリセット用の端子電圧Vopが上昇していくとき、ヒステリシスΔVが小さいと、グリッジノイズのために、パワーオンリセットにチャタリングが生じる様子を示している。複数の回路素子の一方が設計上のタイミングでパワーオンリセットしても、他方の回路素子が、何度もパワーオンリセット動作をしてしまうと、結果的に両者の情報のやり取りが上手く行かず、外部記憶装置が正常に起動しないことも考えられた。
本発明は、上述の課題の少なくとも一部を解決することを目的としてなされたものであり、以下の形態又は適用例として実現することが可能である。
[適用例1]
半導体メモリを用いた外部記憶装置であって、
電源の立ち上がりから一定時間内部動作をリセットするパワーオンリセット回路を内蔵した2つの回路素子を備え、
少なくとも一方の回路素子は、プログラム可能なI/Oポートを備えており、
前記一方の回路素子のパワーオンリセット回路に、電源投入から所定の時定数で立ち上がる電源信号を入力し、
2つの回路素子の他方の前記パワーオンリセット回路の入力端子に、前記一方の回路素子の前記プログラム可能なI/Oポートの出力を接続し、
前記一方の回路素子の前記パワーオンリセットの処理に際して、当該一方の回路素子の前記I/Oポートに、前記他方の回路素子にパワーオンリセットを引き起こす信号を出力するリセット制御回路を設けた
外部記憶装置。
半導体メモリを用いた外部記憶装置であって、
電源の立ち上がりから一定時間内部動作をリセットするパワーオンリセット回路を内蔵した2つの回路素子を備え、
少なくとも一方の回路素子は、プログラム可能なI/Oポートを備えており、
前記一方の回路素子のパワーオンリセット回路に、電源投入から所定の時定数で立ち上がる電源信号を入力し、
2つの回路素子の他方の前記パワーオンリセット回路の入力端子に、前記一方の回路素子の前記プログラム可能なI/Oポートの出力を接続し、
前記一方の回路素子の前記パワーオンリセットの処理に際して、当該一方の回路素子の前記I/Oポートに、前記他方の回路素子にパワーオンリセットを引き起こす信号を出力するリセット制御回路を設けた
外部記憶装置。
かかる外部記憶装置では、2つの回路素子の他方のパワーオンリセット回路の入力端子に、一方の回路素子のI/Oポートの出力を接続している。そして、一方の回路素子にはリセット制御回路を設け、その回路素子のパワーオンリセットの処理に際して、この回路素子のI/Oポートに、他方の回路素子にパワーオンリセットを引き起こす信号を出力する。従って、一方の回路素子により、他方の回路素子のパワーオンリセット動作を制御することができる。
[適用例2]
適用例1記載の外部記憶装置であって、
前記回路素子の一つは、外部の汎用バスの信号と内部バスの信号との変換を行なう変換回路素子であり、前記回路素子のもう一つは、前記半導体メモリとの間のデータの読み書きを制御するメモリ制御回路素子である
外部記憶装置。
かかる外部記憶装置では、メモリ制御回路素子と変換回路素子とのパワーオンリセットを適切に実現することができる。
適用例1記載の外部記憶装置であって、
前記回路素子の一つは、外部の汎用バスの信号と内部バスの信号との変換を行なう変換回路素子であり、前記回路素子のもう一つは、前記半導体メモリとの間のデータの読み書きを制御するメモリ制御回路素子である
外部記憶装置。
かかる外部記憶装置では、メモリ制御回路素子と変換回路素子とのパワーオンリセットを適切に実現することができる。
[適用例3]
前記リセット制御回路は、メモリ制御回路素子に設けられた適用例2記載の外部記憶装置。
一般にメモリ制御回路素子の方が、動作を保証している温度範囲が広いため、リセット制御回路をメモリ制御回路素子に設ければ、外部記憶装置全体のパワーオンリセット動作の信頼性を高くすることができる。もとより、リセット制御回路は、温度補償回路などを内蔵した信頼性の高い側の回路素子に設ければ、パワーオンリセットの制御を、より確実に実現することができる。
前記リセット制御回路は、メモリ制御回路素子に設けられた適用例2記載の外部記憶装置。
一般にメモリ制御回路素子の方が、動作を保証している温度範囲が広いため、リセット制御回路をメモリ制御回路素子に設ければ、外部記憶装置全体のパワーオンリセット動作の信頼性を高くすることができる。もとより、リセット制御回路は、温度補償回路などを内蔵した信頼性の高い側の回路素子に設ければ、パワーオンリセットの制御を、より確実に実現することができる。
[適用例4]
前記I/Oポートの出力は、トーテムポール出力である適用例1ないし適用例3のいずれか記載の外部記憶装置。
I/Oポートの出力がトーテムポール出力であれば、出力をハイレベル、ロウレベルの間で素早く切り換えることができ、このI/Oポートに接続された他方の回路素子のパワーオンリセット回路の入力をいずれのレベルであれ、素早く切り換えることができる。
前記I/Oポートの出力は、トーテムポール出力である適用例1ないし適用例3のいずれか記載の外部記憶装置。
I/Oポートの出力がトーテムポール出力であれば、出力をハイレベル、ロウレベルの間で素早く切り換えることができ、このI/Oポートに接続された他方の回路素子のパワーオンリセット回路の入力をいずれのレベルであれ、素早く切り換えることができる。
[適用例5]
適用例1ないし適用例4のいずれか記載の外部記憶装置であって、
前記一方の回路素子が、前記I/Oポートの出力に前記他方の回路素子にパワーオンリセットを引き起こす信号を出力するタイミングは、前記他方の回路素子のパワーオンリセット回路のリセット時間の終了以前のタイミングである
外部記憶装置。
かかる構成によれば、他方の回路素子は、自身のパワーオンリセット回路のリセット処理の終了以前のタイミングで、一方の回路素子のI/Oポートからパワーオンリセットを引き起こす信号を受け取るので、他の回路素子が二度以上パワーオンリセット動作を行なうことがない。従って、両方の回路素子のパワーオンリセットを好適に行なうことができる。
適用例1ないし適用例4のいずれか記載の外部記憶装置であって、
前記一方の回路素子が、前記I/Oポートの出力に前記他方の回路素子にパワーオンリセットを引き起こす信号を出力するタイミングは、前記他方の回路素子のパワーオンリセット回路のリセット時間の終了以前のタイミングである
外部記憶装置。
かかる構成によれば、他方の回路素子は、自身のパワーオンリセット回路のリセット処理の終了以前のタイミングで、一方の回路素子のI/Oポートからパワーオンリセットを引き起こす信号を受け取るので、他の回路素子が二度以上パワーオンリセット動作を行なうことがない。従って、両方の回路素子のパワーオンリセットを好適に行なうことができる。
[適用例6]
前記外部の汎用バスは、USBまたはSATAである適用例2または適用例3記載の外部記憶装置。
[適用例7]
前記プログラム可能なI/Oポートは、汎用ポートである適用例1ないし適用例6のいずれか記載の外部記憶装置。
これらの構成を採用すれば、汎用性の高い回路素子を用いて、外部記憶装置を構成することができ、好適である。
前記外部の汎用バスは、USBまたはSATAである適用例2または適用例3記載の外部記憶装置。
[適用例7]
前記プログラム可能なI/Oポートは、汎用ポートである適用例1ないし適用例6のいずれか記載の外部記憶装置。
これらの構成を採用すれば、汎用性の高い回路素子を用いて、外部記憶装置を構成することができ、好適である。
[適用例8]
半導体メモリを用いた外部記憶装置のパワーオンリセット方法であって、
電源の立ち上がりから一定時間内部動作をリセットするパワーオンリセット回路を内蔵した2つの回路素子の少なくとも一つの回路素子に、プログラム可能なI/Oポートが設けられており、前記一方の回路素子のパワーオンリセット回路に、電源投入から所定の時定数で立ち上がる電源信号を入力し、
2つの回路素子の他方の前記パワーオンリセット回路の入力端子に、一方の回路素子の前記プログラム可能なI/Oポートの出力を接続し、
前記一方の回路素子の前記パワーオンリセットの処理に際して、当該一方の回路素子の前記I/Oポートに、前記他方の回路素子にパワーオンリセットを引き起こす信号を出力することで、前記他方の回路素子にパワーオンリセットさせる
外部記憶装置のパワーオンリセット方法。
半導体メモリを用いた外部記憶装置のパワーオンリセット方法であって、
電源の立ち上がりから一定時間内部動作をリセットするパワーオンリセット回路を内蔵した2つの回路素子の少なくとも一つの回路素子に、プログラム可能なI/Oポートが設けられており、前記一方の回路素子のパワーオンリセット回路に、電源投入から所定の時定数で立ち上がる電源信号を入力し、
2つの回路素子の他方の前記パワーオンリセット回路の入力端子に、一方の回路素子の前記プログラム可能なI/Oポートの出力を接続し、
前記一方の回路素子の前記パワーオンリセットの処理に際して、当該一方の回路素子の前記I/Oポートに、前記他方の回路素子にパワーオンリセットを引き起こす信号を出力することで、前記他方の回路素子にパワーオンリセットさせる
外部記憶装置のパワーオンリセット方法。
かかる方法によれば、他方の回路素子により、一方の回路素子のパワーオンリセット動作を制御することができる。
本発明の実施の形態を実施例を挙げて説明する。図1は、本発明の一実施例としてのSSD10の内部構成を示す概略構成図である。図示するように、このSSDは、外部のPC11とデータの交換を行なうバスとして、SATAとUSBの2つの外部バス用のコネクタ12、14を備えている。図1では、SATA用のコネクタ12にPC11との接続ケーブル15が接続されている。SATA用コネクタ12およびUSB用コネクタ14は、SSD10の内部の信号バス25とのデータ変換を行なうブリッジチップと呼ばれるデータ変換用回路素子20に接続されている。
このデータ変換用回路素子20は、SATAおよびUSBと、SSD10の内部の信号バス25とのデータ変換を行なう。SATAインタフェースまたはUSBインタフェースのいずれを使用するかは、図示しないディップスイッチにより設定するものとされている。なお、コネクタ12,14のいずれかから信号が入力されれば、信号が入力された側のインタフェースを用いるものとし、両方から信号が入力された場合には、デフォルトとして定めたいずれか一方のインタフェースを優先して用いるものとすることも差し支えない。この場合には、ディップスイッチを省略しても良いし、ディップスイッチでデフォルトとなる側を設定するものとしても良い。
データ変換用回路素子20は、図1に示したように、SATA用の信号線、USB用の信号線、内部の信号バス25用の信号線などが接続されているが、更に、パワーオンリセット用の端子PORST1を備えており、ここにRCの時定数回路が接続されている。具体的には、端子PORST1は、片側が3.3Vの電源ラインに接続された470KΩの抵抗器R11と、片側が接地された0.2μFのコンデンサC11との接続点に接続されている。従って、SSD10に電源が投入されると、端子PORST1の電圧は、抵抗器R11の抵抗値R1とコンデンサC11の容量C1とで決まる時定数τ1で上昇していく。この結果、端子PORST1の電圧が、パワーオンリセットの動作電圧として定められた電圧Vref1以上となったとき、データ変換用回路素子20は、パワーオンリセットされることになる。
SSD10の内部には、データ変換用回路素子20の他に、フラッシュメモリ31ないし38へのデータの書き込みおよび読み出しをコントロールするSSD制御回路素子40、2つのDC/DCコンバータ52,54等が設けられている。フラッシュメモリ31ないし38は、本実施例では、一つ当たり32Gバイトの記憶容量を持ち、SSD10全体では、32×8個=256Gバイトの容量を実現している。もとより、フラッシュメモリの数を変更し、あるいは一つ当たりの容量を変更すれば、更に大容量のSSDを構成することも可能である。2つのDC/DCコンバータ52,54は、5Vの電源から各回路素子20,40用の3.3Vおよび1.3Vの電源を生成する。もとよりDC/DCコンバータは、SSD10内部の回路素子が必要とする電圧に応じて、必要な数だけ用意すればよい。
SSD制御回路素子40は、データ変換用回路素子20から記憶用のデータを受け取ってこれをフラッシュメモリ31ないし38の対応するページに書き込んだり、データ変換用回路素子20からの指定に従ってフラッシュメモリ31ないし38の対応するアドレスからデータを読み出すなどの処理を行なうチップである。フラッシュメモリ31ないし38は、所定の大きさのブロックを単位としてデータの消去を行ない、ページ単位でデータの読み出し、消去、書き込みを行なうものであること、繰り返しの書き込み回数に制限があることなどの理由から、SSD制御回路素子40は、データのアクセスをこれらの単位で行ない、かつ各ブロックの書き換え回数に偏りが生じないようにする処理を行なっている。
このSSD制御回路素子40は、内部の信号バス25用の信号線、フラッシュメモリ31ないし38とのデータ交換用の信号線などの他、パワーオンリセット端子PORST2と汎用のI/OポートSPIを備えている。パワーオンリセット端子PORST2には、RCの時定数回路が接続されている。具体的には、端子PORST2は、片側が3.3Vの電源ラインに接続された470KΩの抵抗器R22と、片側が接地された0.1μFのコンデンサC22との接続点に接続されている。従って、SSD10に電源が投入されると、端子PORST2の電圧は、抵抗器R22の抵抗値R2とコンデンサC22の容量C2とで決まる時定数τ2で上昇していく。この結果、端子PORST2の電圧が、パワーオンリセットの動作電圧として定められた電圧Vref2以上となったとき、SSD制御回路素子40は、パワーオンリセットされることになる。
更に、SSD制御回路素子40に汎用のI/OポートSPIは、上述したデータ変換用回路素子20のパワーオンリセット用の端子PORST1に接続されている。この汎用のI/OポートSPIは、SSD制御回路素子40に8つ設けられた汎用のI/Oポートの一つである。この汎用I/OポートSPIは、電源投入直後は入力ポートとして扱われる仕様となっているため、インピーダンスが高い状態に保たれており、その後、内部の処理が実行されて初めて出力ポートとして扱うことが可能となる。本実施例のSSD制御回路素子40の汎用I/OポートSPIの場合、SSD制御回路素子40に電源が投入された直後はハイインピーダンス状態に保たれる。初期化の処理の後、汎用I/OポートSPIを出力ポートとして機能するように設定すると、汎用I/OポートSPIの最終段は、通常のトーテムポール出力の構成となる。この図示しないトーテムポール出力は一対のスイッチング素子(電源側と接地側)とからなり、接地側のスイッチング素子がターンオンされて電源側のスイッチング素子がターンオフされるとロウレベル(接地された状態)となり、電源側のスイッチング素子がターンオンされて接地側のスイッチング素子がターンオフされるとハイレベル(電源電圧に対応した電位とする状態)となる。汎用のI/OポートSPIは、データ変換用回路素子20の端子PORST1に接続されているので、汎用I/OポートSPIがハイインピーダンス状態になっていれば、データ変換用回路素子20の端子PORST1は、外付けの時定数回路の時定数τ1で上昇していくことになる。他方、汎用I/OポートSPIが出力ポートとして扱われるようにされた後は、内部のスイッチング素子がターンオンすれば、データ変換用回路素子20の端子PORST1も接地された状態となる。従って、SSD制御回路素子40が汎用I/OポートSPIを接地状態にすることにより、データ変換用回路素子20をパワーオンリセット状態にすることができるのである。
本実施例では、データ変換用回路素子20として、INITIO CORPORATION製ブリッジチップINIC−1610を用いた。また、SSD制御回路素子40としてはINITIO CORPORATION製SSDコントローラINIC−1811を用いた。本実施例で用いたSSD制御回路素子40の動作保証温度範囲は、0〜+115℃であり、データ変換用回路素子20の動作保証温度は0〜125℃であるが、SSD制御回路素子40には内蔵のパワーオンリセット回路に温度補償機能が設けられており、SSD制御回路素子40の方が、データ変換用回路素子20よりも、パワーオンリセットの動作に高い信頼性を期待することができる。なお、回路素子は、少なくとも一方の回路素子に、他方の回路素子のパワーオンリセットを制御できるポートが設けられていれば、これら以外の回路素子を用いることもできる。また、汎用I/OポートSPIは、電源投入後、ハイインピーダンス状態となるタイプのもの以外に、電源投入直後からハイ・ロウいずれかの電圧レベルに確定する通常のTTLやCMOSの出力を備えたものなど、種々のタイプのものを用いることができる。
以上図1を用いて説明したSSD10の各回路素子20,40のパワーオンリセット時の状態を、図2に示した。SSD10に電源が投入されると、内部の3.3Vの電源ラインは、図2(A)に示したように、短時間のうちに立ち上がる。他方、SSD制御回路素子40の端子PORST2の端子電圧Vpo2は、図2(B)に示したように、時定数τ2により、徐々に上昇していく。この端子電圧Vpo2には、グリッジノイズが重畳されることがあるが、SSD制御回路素子40のパワーオンリセット用の端子PORST2は、内部のシュミットトリガのヒステリシスにより、グリッジノイズによる誤動作を防止している。またこの回路は、カウンタ回路を用いた温度補償機能を備えているので、SSD制御回路素子40の温度が高くなってヒステリシスが小さくなり、その結果、チャタリングが発生したとしてもパワーオンリセット動作を繰り返すことがない。チャタリングが発生しても、内蔵されたカウンタ回路によって内部クロックがゼロクリアされるので、チャタリングの影響を取り除いて、パワーオンリセット動作を確実に行ない、安定に起動する。このため、この端子電圧Vpo2が、パワーオン電圧Vref2を越えるまで、SSD制御回路素子40は、その汎用のI/OポートSPIをハイインピーダンス状態に保つことになる。汎用I/OポートSPIの端子の状態を、図2(C)に示した。I/OポートSPIがハイインピーダンス状態に保たれている期間を、図2(C)では、ハッチングで示した。
この間、つまりSSD制御回路素子40の汎用I/OポートSPIがハイインピーダンス状態に保たれている間、汎用I/OポートSPIはデータ変換用回路素子20のパワーオンリセット用の端子PORST1に接続されているものの、I/OポートSPIを介して電流は流れないから、データ変換用回路素子20のパワーオンリセット用の端子PORST1の電圧は、外付けの時定数回路の時定数τ1で上昇していく。この様子を図2(D)に示した。端子PORST1の電圧が所定の電圧Vref1となるまで、データ変換用回路素子20は、パワーオンリセット状態に保たれている。SSD制御回路素子40用に設けられた時定数回路の時定数τ2は、データ変換用回路素子20用に設けられた時定数回路の時定数τ1より小さいから、SSD制御回路素子40に内蔵されたパワーオンリセット回路は、先にパワーオンリセット状態から脱し、汎用I/OポートSPIの出力をロウレベル(接地状態)とする。この動作は、SSD制御回路素子40に内蔵されたマイクロプログラムにより実現される。これが、「リセット制御回路」に相当する。
汎用I/OポートSPIがロウレベル(接地状態)となると、抵抗器R11を介して3.3ボルトの電源ラインから流れ込む電流は、そのままI/OポートSPIを介して流れるので、端子PORST1の電位は、0ボルトとなる。このため、データ変換用回路素子20は20は、引き続きパワーオンリセット状態に保たれる。SSD制御回路素子40は、パワーオンリセット後に、汎用I/OポートSPIの出力がロウレベル(接地状態)としてから所定時間が経過すると、出力をハイレベル(電源電圧に対応した電位)に切り換える。すると、データ変換用回路素子20の端子PORST1の電圧は、時定数回路の時定数τ1とは関係なく、直ちにほぼ電源電圧まで上昇し、予め設定されたパワーオン電圧Vref1を越えることになる。このため、仮に端子PORST1の電圧にグリッジノイズが重畳したとしても、データ変換用回路素子20は、パワーオンリセットの時間の経過を確実に検出することができる。例え、データ変換用回路素子20の環境温度が高くなっており、データ変換用回路素子20内部のシュミットトリガのヒステリシスの幅が狭くなっていたとしても、端子PORST1の電圧が素早く上昇することから、データ変換用回路素子20がパワーオンリセットを何度も繰り返すといった状態を生じることはない。
以上説明した本実施例のSSD10によれば、それぞれがパワーオンリセット用の回路を内蔵した2つの回路素子20,40を用いながら、パワーオンリセットを、信頼性の高い側の回路素子のパワーオンリセットに合わせて実施することができるという効果を奏する。本実施例では、SSD制御回路素子40の動作保証範囲に大きな相違はないものの、SSD制御回路素子40にはパワーオンリセット回路に温度補償機能が設けられているので、SSD制御回路素子40に内蔵されたパワーオンリセット回路を利用してパワーオンリセットを実施することにより、広い温度範囲で、確実にパワーオンリセットを行なうことができた。
以上説明した実施例では、SSD制御回路素子40に内蔵されたパワーオンリセット回路を用い、パワーオンリセットにより汎用のI/OポートSPIの状態を反転させて、データ変換用回路素子20のパワーオンリセットを解除する構成としたが、データ変換用回路素子20の方が信頼性が高い回路素子を用いる場合には、図1とは逆に、データ変換用回路素子20に内蔵されたパワーオンリセット回路の状態によりデータ変換用回路素子20の汎用のI/Oポートの状態を反転させて、SSD制御回路素子40のパワーオンリセットを解除する構成とすればよい。
また、上記実施例では、SSD制御回路素子40の汎用I/OポートSPIは、電源投入時にハイインピーダンス状態となるが、電源投入時にハイレベルになる仕様の回路素子を用いる場合は、汎用I/OポートSPIから他の回路素子(図1では、データ変換用回路素子20)のパワーオンリセット用の端子PORST1に接続するラインにインバータ回路を介装し、電源投入後、SSD制御回路素子40がパワーオンリセットを脱してから所定時間後に、汎用I/OポートSPIをロウレベルに反転するようにすれば良い。
また、上記実施例では、2つの回路素子を用いた例を示したが、3つ以上の回路素子を接続して同様のパワーオンリセットのシーケンスを組むことができる。この場合は、信頼性の高いとされた一つの回路素子のパワーオンリセットにより反転するI/Oポートの出力を他の2つ以上の回路素子のパワーオンリセット用の端子に出力するものとしても良いし、3つ以上の回路素子をディジーチェーン接続して、順次パワーオンリセットを解除していく構成としても良い。
以上本発明の実施例について説明したが、本発明はこうした実施例に何ら制限されるものではなく、本発明の要旨を変更しない範囲内において種々の態様で実施できることはもちろんである。例えば半導体メモリとして、フラッシュメモリに代えてダイナミックRAMを用いた構成、5ボルトあるいは1.8ボルトなどの電源電圧を用いた構成、パワーオンリセット中であることを示すLEDなどのインジケータを備えた構成、PCとの接続をUSBにより行なう構成、など種々の変形が可能である。
10…SSD
12…SATA用コネクタ
14…USB用コネクタ
15…接続ケーブル
20…データ変換用回路素子
25…信号バス
31〜38…フラッシュメモリ
40…SSD制御回路素子
52,54…DC/DCコンバータ
C11,C22…コンデンサ
FM…フラッシュメモリ
R11,R22…抵抗器
Vref1,Vref2…パワーオン電圧
12…SATA用コネクタ
14…USB用コネクタ
15…接続ケーブル
20…データ変換用回路素子
25…信号バス
31〜38…フラッシュメモリ
40…SSD制御回路素子
52,54…DC/DCコンバータ
C11,C22…コンデンサ
FM…フラッシュメモリ
R11,R22…抵抗器
Vref1,Vref2…パワーオン電圧
Claims (8)
- 半導体メモリを用いた外部記憶装置であって、
電源の立ち上がりから一定時間内部動作をリセットするパワーオンリセット回路を内蔵した2つの回路素子を備え、
少なくとも一方の回路素子は、プログラム可能なI/Oポートを備えており、
前記一方の回路素子のパワーオンリセット回路に、電源投入から所定の時定数で立ち上がる電源信号を入力し、
2つの回路素子の他方の前記パワーオンリセット回路の入力端子に、前記一方の回路素子の前記プログラム可能なI/Oポートの出力を接続し、
前記一方の回路素子の前記パワーオンリセットの処理に際して、当該一方の回路素子の前記I/Oポートに、前記他方の回路素子にパワーオンリセットを引き起こす信号を出力するリセット制御回路を設けた
外部記憶装置。 - 請求項1記載の外部記憶装置であって、
前記回路素子の一つは、外部の汎用バスの信号と内部バスの信号との変換を行なう変換回路素子であり、前記回路素子のもう一つは、前記半導体メモリとの間のデータの読み書きを制御するメモリ制御回路素子である
外部記憶装置。 - 前記リセット制御回路は、メモリ制御回路素子に設けられた請求項2記載の外部記憶装置。
- 前記I/Oポートの出力は、トーテムポール出力である請求項1ないし請求項3のいずれか記載の外部記憶装置。
- 請求項1ないし請求項4のいずれか記載の外部記憶装置であって、
前記一方の回路素子が、前記I/Oポートの出力に前記他方の回路素子にパワーオンリセットを引き起こす信号を出力するタイミングは、前記他方の回路素子のパワーオンリセット回路のリセット時間の終了以前のタイミングである
外部記憶装置。 - 前記外部の汎用バスは、USBまたはSATAである請求項2または請求項3記載の外部記憶装置。
- 前記プログラム可能なI/Oポートは、汎用ポートである請求項1ないし請求項6のいずれか記載の外部記憶装置。
- 半導体メモリを用いた外部記憶装置のパワーオンリセット方法であって、
電源の立ち上がりから一定時間内部動作をリセットするパワーオンリセット回路を内蔵した2つの回路素子の少なくとも一つの回路素子に、プログラム可能なI/Oポートが設けられており、前記一方の回路素子のパワーオンリセット回路に、電源投入から所定の時定数で立ち上がる電源信号を入力し、
2つの回路素子の他方の前記パワーオンリセット回路の入力端子に、一方の回路素子の前記プログラム可能なI/Oポートの出力を接続し、
前記一方の回路素子の前記パワーオンリセットの処理に際して、当該一方の回路素子の前記I/Oポートに、前記他方の回路素子にパワーオンリセットを引き起こす信号を出力することで、前記他方の回路素子にパワーオンリセットさせる
外部記憶装置のパワーオンリセット方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010179604A JP2012038201A (ja) | 2010-08-10 | 2010-08-10 | 外部記憶装置およびそのパワーオンリセット方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010179604A JP2012038201A (ja) | 2010-08-10 | 2010-08-10 | 外部記憶装置およびそのパワーオンリセット方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012038201A true JP2012038201A (ja) | 2012-02-23 |
Family
ID=45850113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010179604A Pending JP2012038201A (ja) | 2010-08-10 | 2010-08-10 | 外部記憶装置およびそのパワーオンリセット方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012038201A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6467078B1 (ja) * | 2018-01-30 | 2019-02-06 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
CN113611352A (zh) * | 2021-08-11 | 2021-11-05 | 深圳豪杰创新电子有限公司 | 固态硬盘测试方法、装置、系统和可读存储介质 |
CN117423366A (zh) * | 2023-12-14 | 2024-01-19 | 武汉麓谷科技有限公司 | 一种用于ssd固态硬盘的上电回路 |
-
2010
- 2010-08-10 JP JP2010179604A patent/JP2012038201A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6467078B1 (ja) * | 2018-01-30 | 2019-02-06 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP2019133726A (ja) * | 2018-01-30 | 2019-08-08 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
CN113611352A (zh) * | 2021-08-11 | 2021-11-05 | 深圳豪杰创新电子有限公司 | 固态硬盘测试方法、装置、系统和可读存储介质 |
CN113611352B (zh) * | 2021-08-11 | 2024-01-19 | 深圳豪杰创新电子有限公司 | 固态硬盘测试方法、装置、系统和可读存储介质 |
CN117423366A (zh) * | 2023-12-14 | 2024-01-19 | 武汉麓谷科技有限公司 | 一种用于ssd固态硬盘的上电回路 |
CN117423366B (zh) * | 2023-12-14 | 2024-03-15 | 武汉麓谷科技有限公司 | 一种用于ssd固态硬盘的上电回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8269531B1 (en) | Programmable power supervisor | |
US8230151B2 (en) | Configurable data port for I2C or single-wire broadcast interface | |
KR20070046140A (ko) | 하나의 데이터 버스를 통해 디지털 및 아날로그 데이터통신을 가능케 하기 위한 장치 및 방법 | |
US8582388B1 (en) | Serial advanced technology attachment dual in-line memory module (SATA DIMM) capable of preventing data loss | |
TWI484338B (zh) | 單針腳埠電力控制 | |
TWI408899B (zh) | 電腦主機板及其sata硬碟供電電路 | |
CN113688078A (zh) | 支持m.2接口兼容不同硬盘的实现方法和m.2连接器 | |
CN113704157B (zh) | 一种基于总线控制多路不同电平复位信号的系统 | |
JP2012038201A (ja) | 外部記憶装置およびそのパワーオンリセット方法 | |
CN102540104A (zh) | 测试装置 | |
CN105676982A (zh) | 电源匹配电路 | |
US9557789B2 (en) | Power control device | |
US20160335097A1 (en) | Program loading system for multiple motherboards | |
CN209821822U (zh) | 一种pcie设备热插拔的控制电路及计算机 | |
US10438668B2 (en) | Power supply management device and memory system | |
CN115453404A (zh) | 电源电压差检测电路、芯片、电子部件及电子设备 | |
EP1869563B1 (en) | Configurable data port for i2c or single-wire broadcast interface | |
US10235308B2 (en) | Write enable circuit, access switching circuit and analog-to-digital converter unit | |
TWI413905B (zh) | 通用序列匯流排埠測試裝置 | |
CN113805786B (zh) | 一种模拟信号采集系统 | |
CN101847082B (zh) | 外部设备接口控制电路 | |
US20090212834A1 (en) | Sequencing control circuit | |
JP2014127207A (ja) | ソリッドステートディスク | |
TWI544218B (zh) | 過電流偵測系統及偵測電路 | |
US20160335213A1 (en) | Motherboard with multiple interfaces |