TWI597805B - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI597805B
TWI597805B TW102124460A TW102124460A TWI597805B TW I597805 B TWI597805 B TW I597805B TW 102124460 A TW102124460 A TW 102124460A TW 102124460 A TW102124460 A TW 102124460A TW I597805 B TWI597805 B TW I597805B
Authority
TW
Taiwan
Prior art keywords
package substrate
mold
molding
package
molding portion
Prior art date
Application number
TW102124460A
Other languages
English (en)
Other versions
TW201409623A (zh
Inventor
金鍾局
朴壽珉
朴秀貞
白寶娜
任浩赫
張炳旭
鄭允河
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201409623A publication Critical patent/TW201409623A/zh
Application granted granted Critical
Publication of TWI597805B publication Critical patent/TWI597805B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

半導體封裝及其製造方法 【相關申請案交叉參考】
本美國非臨時專利申請案根據35 U.S.C.§119主張於2012年7月9日向韓國專利局提出申請，第10-2012-0074722號的韓國專利申請案之優先權，其完整內容以全文引用的方式併入本文參考。
本發明是關於一種半導體封裝及其製造方法。
發明概念的一些示例性實施例包括半導體封裝及/或其製造方法。
隨著電子工業的持續發展，對高性能、高速和小尺寸的電子系統的需求也增加。針對此需求，提出了各種半導體封裝技術。例如，已提出覆晶接合技術(flip-chipbonding technique)，相較於打線接合技術(wire-bonding technique)而言，可縮短墊(pad)之間路徑長，並可因而具有改善的訊號傳輸速度。此外，使用覆晶接合技術可降低導線之間電性短路的風險。然而，當使用覆晶 接合技術製造半導體封裝時，可能在凸塊(bump)之間生成空隙(void)。為解決此問題，可提供底層填料(under-fill)樹脂層以填充凸塊之間的間隙。然而，若使用底層填料樹脂層，會需要壩(dam)以預防底層填料溶液的非刻意流動(unintentional flow)，且因此造成減少半導體封裝的水平和垂直尺寸的困難。
發明概念的一些示例性實施例提供具有高速且小尺寸規格(form factor)的半導體封裝。
發明概念的其他示例性實施例提供了製造半導體封裝的簡化方法。
根據發明概念的一些示例性實施例，半導體封裝可包括封裝基板，所述封裝基板具有至少一個孔洞(hole)、至少一個在封裝基板的底表面上的下導電圖案、至少一個以覆晶接合方式安裝在封裝基板上的半導體晶片、與在封裝基板上的模封層(mold layer)。模封層可包括上模封部分與下模封部分，其中所述上模封部分覆蓋所述至少一個半導體晶片與封裝基板的頂表面，而下模封部分透過所述至少一個孔洞與上模封部分連接，以覆蓋封裝基板的至少部分底表面且暴露至少部分的下導電圖案。下模封部分可包括模封底表面，所述模封底表面定義出暴露至少一部分的下導電圖案的下模封孔洞。
在一些示例性實施例，下模封部分可包括與下導電圖案 相鄰的第一模封側表面，模封底表面可以是下模封部分的最底表面，且模封底表面的表面粗糙度可與第一模封側表面的表面粗糙度不同。
在一些示例性實施例，模封底表面具有第一表面粗糙度，且第一模封側表面具有大於第一表面粗糙度的第二表面粗糙度。
在一些示例性實施例，第一模封側表面對應至下模封孔洞的內側表面。
在一些示例性實施例，封裝更可包括絕緣層，所述絕緣層在封裝基板的底表面與下模封部分之間以覆蓋至少部分的下導電圖案。絕緣層可包括與下模封孔洞重疊的下絕緣孔洞，且下絕緣孔洞的內寬(inner width)可相當於或大於下模封孔洞的內寬。
在一些示例性實施例，封裝更可包括至少一個與下導電圖案接觸的下銲球。所述至少一個下銲球可與第一模封側表面相鄰。
在一些示例性實施例，從封裝基板的底表面至模封底表面的高度可小於從封裝基板的底表面至下銲球的底部的高度。
在一些示例性實施例，下模封部分可在相鄰的下銲球之間。
在一些示例性實施例，封裝更可包括提供在封裝基板的頂表面上的上銲球。上模封部分可包括暴露出上銲球的上模封孔洞，且上模封孔洞的內側表面具有實質上與所述第二表面粗糙度 相同的表面粗糙度。
在一些示例性實施例，封裝更可包括提供在上模封部分上的上半導體封裝，且所述上半導體封裝透過上銲球電性連接至封裝基板。
在一些示例性實施例，下模封部分從封裝基板的底表面之第一邊緣延伸至與第一邊緣相對之底表面的第二邊緣，或覆蓋整個封裝基板的底表面。
在一些示例性實施例，下模封部分具有與封裝基板的側表面對準的第二模封側表面，第二模封側表面的表面粗糙度與第一模封側表面不同。
在一些示例性實施例，上模封部分填充在半導體晶片和封裝基板之間的空間。
根據發明概念的一些示例性實施例，製造半導體封裝的方法可包括以覆晶接合方式將至少一個半導體晶片安裝在封裝基板上、形成包括上模封部分與下模封部分的模封層、與移除部分的下模封部分以暴露至少部分的下導電圖案；其中所述封裝基板包括彼此相對的頂表面及底表面、至少一個從頂表面至底表面的孔洞、和至少一個提供在底表面上的下導電圖案；所述上模封部分覆蓋封裝基板的至少部分頂表面，所述下模封部分透過所述至少一個孔洞與上模封部分連接以覆蓋封裝基板的至少部分底表面。
在一些示例性實施例，可用雷射進行移除部分的下模封 部分。
在一些示例性實施例，此方法可更包括將下銲球附加至下導電圖案，且依序地切割上模封部分、封裝基板以及下模封部分，以形成彼此分離的單位半導體封裝。
在一些示例性實施例，封裝基板可更包括附加至封裝基板的第一上銲球。第一上銲球可被上模封部分覆蓋。此方法可更包括移除部分的上模封部分以形成上模封孔洞，所述上模封孔洞暴露至少部分的第一上銲球。
在一些示例性實施例，移除部分的下模封部分與移除部分的上模封部分可使用相同製程。
在一些示例性實施例，此方法可更包括在上模封部分上置放上半導體封裝，所述上半導體封裝包括上封裝基板、安裝在所述上封裝基板上的上半導體晶片、及附接至所述上封裝基板的底表面的第二上銲球，使得第一上銲球與第二上銲球接觸，以及藉由加熱第一上銲球與第二上銲球以焊接第一銲球與第二銲球。
在一些示例性實施例，封裝基板更可包括絕緣層，所述絕緣層覆蓋封裝基板的底表面且暴露部分的下導電圖案，而移除部分的下模封部分會部分地移除所述絕緣層。
根據一些發明概念的示例性實施例，半導體封裝可包括封裝基板、在封裝基板的下表面上的下導電圖案、至少一個以覆晶接合方式安裝在封裝基板的上表面上面的半導體晶片、與模封層，模封層包括上模封部分、下模封部分與連接部分；其中上模 封部分在所述至少一個半導體晶片之上且在封裝基板的至少部分的頂表面之上；其中下模封部分覆蓋封裝基板的至少部分的下表面，且暴露至少部分被下模封部分覆蓋的下導電圖案；其中連接部分延伸穿過所述封裝基板且一體地(integrally)連接上模封部分和下模封部分。
在一些示例性實施例，半導體封裝更可包括絕緣層，所述絕緣層在封裝基板的下表面與下模封部分之間，所述絕緣層覆蓋至少部分的下導電圖案，且暴露被絕緣層覆蓋且被下模封部分暴露的至少部分的下導電圖案。
在一些示例性實施例，被絕緣層暴露的至少部分的下導電圖案的寬度是相當於或大於被下模封部分暴露的至少部分的下導電圖案的寬度。
在一些示例性實施例，下模封部分包括底表面與模封側表面，其中所述底表面是所述下模封部分的最底表面，所述模封側表面連接至其中下模封部分暴露至少部分的下導電圖案的底表面，模封側表面的側表面粗糙度與底表面的底表面粗糙度不同。
在一些示例性實施例，側表面粗糙度大於底表面粗糙度。
在一些示例性實施例，半導體封裝更可包括至少一個下銲球，所述至少一個下銲球與下導電圖案接觸且與模封側表面相鄰。
在一些示例性實施例，從封裝基板的底表面至下模封部分的底表面的高度小於從封裝基板的底表面至下銲球的底部的高 度。
在一些示例性實施例，半導體封裝更可包括上銲球，所述上銲球提供在封裝基板的上表面上，其中上模封部分暴露至少部分的上銲球，且所述上模封部分的內側表面的表面粗糙度實質上與下模封部分的側表面粗糙度相同。
在一些示例性實施例，半導體封裝更可包括提供在上模封部分上的上半導體封裝，且所述上半導體封裝透過上銲球電性連接至封裝基板。
在一些示例性實施例，上模封部分填充在所述至少一個半導體晶片和封裝基板的上表面之間的空間。
1‧‧‧封裝基板
1a‧‧‧頂表面
1b‧‧‧底表面
3a‧‧‧圖案
3b‧‧‧圖案
3c‧‧‧圖案
3d‧‧‧圖案
5a‧‧‧絕緣層
5b‧‧‧絕緣層
7‧‧‧孔洞
10‧‧‧晶片
15‧‧‧接合墊
20‧‧‧凸塊
25‧‧‧銲球
26‧‧‧黏著層
30a‧‧‧上模封部分
30b‧‧‧下模封部分
34‧‧‧銲球
40‧‧‧晶片
42‧‧‧接合墊
44‧‧‧導線
50‧‧‧基板
52a‧‧‧圖案
52b‧‧‧圖案
56‧‧‧黏著層
60‧‧‧晶片
62‧‧‧接合墊
66‧‧‧導線
70‧‧‧模封部分
75‧‧‧銲球
80‧‧‧銲球
100‧‧‧封裝
101‧‧‧封裝
120‧‧‧模具
122‧‧‧模具
125‧‧‧陷落部
200‧‧‧基板
210‧‧‧絕緣層
215‧‧‧導線
218‧‧‧導線
225‧‧‧保護層
1200‧‧‧封裝模組
1210‧‧‧基板
1220‧‧‧元件
1230‧‧‧元件
1240‧‧‧外部連接端
1300‧‧‧電子系統
1310‧‧‧控制器
1320‧‧‧單元
1330‧‧‧記憶體元件
1340‧‧‧介面單元
1350‧‧‧資料匯流排
1400‧‧‧記憶體系統
1410‧‧‧記憶體元件
1420‧‧‧記憶體控制器
1430‧‧‧主機
B1‧‧‧表面
H1‧‧‧孔洞
H2‧‧‧孔洞
P2‧‧‧部分
P3‧‧‧部分
R1‧‧‧凹部區域
S1‧‧‧表面
S2‧‧‧表面
S3‧‧‧表面
S4‧‧‧表面
U1‧‧‧表面
將在以下簡單說明伴隨附圖更清楚地理解示例性實施例。附圖代表如本文所述的非限制性的示例性實施例。
圖1A是根據發明概念的一些示例性實施例的俯視圖，繪示出封裝基板的底表面。
圖1B是圖1A中沿著A至A’線的剖視圖。
圖1C是根據發明概念的一些示例性實施例的封裝基板的底表面透視圖。
圖2是繪示圖1B中的「P1」部分的放大剖視圖。
圖3A與圖3B是繪示圖1B中的「P2」部分的實例的放大剖視圖。
圖4、圖5與圖7繪示半導體封裝的製造過程，其截面形狀與圖1B所示相似。
圖6A是繪示根據發明概念的一些示例性實施例的模製製程(molding process)的剖視圖。
圖6B是根據發明概念的一些示例性實施例所繪示的下模具的透視圖。
圖8A是根據發明概念的其他示例性實施例所繪示的封裝基板的底表面俯視圖。
圖8B是圖8A中沿著A至A’線的剖視圖。
圖9是繪示圖8B的「P3」部分的放大剖視圖。
圖10至圖15是繪示製造半導體封裝製程的剖示圖，其中所述半導體封裝截面形狀與圖8B所示相似。
圖16A是根據發明概念中再其他示例性實施例所繪示的封裝基板底表面俯視圖。
圖16B是圖16A中沿著A至A’線的剖視圖。
圖17A是根據發明概念中又其他示例性實施例所繪示的封裝基板的底表面俯視圖。
圖17B是圖17A中沿著A至A’線的剖視圖。
圖18與圖19是根據發明概念中一些修改的示例性實施例所繪示的封裝基板底表面俯視圖。
圖20是根據發明概念中一些示例性實施例所繪示的包括半導體封裝的一個封裝模組(package module)實例的圖。
圖21是根據發明概念中一些示例性實施例所繪示的包括半導體封裝的電子系統實例的示意方塊圖。
圖22是根據發明概念中一些示例性實施例所繪示的包括半導體封裝的記憶體系統實例的示意方塊圖。
應該注意到，這些圖是意圖說明使用於特定示例性實施例的方法、結構及/或材料的一般特性，與補充以下提供的描述。然而這些圖並非按比例且並不能精確地反應任何給定的實施例的精確結構或性能特性，且不應被詮釋為限定或限制為被示例性實施例所涵蓋的數值範圍或性質。舉例來說，為了清楚起見，相對厚度與分子、層、區域及/或結構元件的定位可縮小或誇大。在各種圖式中使用的類似或相同的標號是意圖表示類似或相同的元件或特徵的存在。
將參照附圖更全面地描述一些發明概念的示例性實施例，其中已繪示一些示例性實施例。然而，本發明可藉由許多不同形式實施並且不應解釋為侷限於本文所述的示例性實施例。更確切地，提供這些示例性實施例使得本揭露更加透徹且完整，並且將向本領域熟知此項技藝者完整地傳達示例性實施例的概念。為了清晰起見，將誇大圖式中層和區域的厚度。圖式中類似的參考數字表示類似的元件，因此將省略其描述。
將理解到，當元件被稱為與另一元件「連接」或「耦接」 時，它可以直接連接或耦接到其他元件或者可以存在中間元件。相反的，當元件被稱為「直接連接」、或「直接耦接」到另一元件時，則不存在中間元件。全文中類似的標號表示類似的元件。如本文所使用的，術語“及/或”包括相關列舉項目中的一項或多項的任意以及所有組合。其他用於描述元件與層之間關係的字應以類似方式詮釋。(例如：「在…之間」之於「直接在…之間」、「相鄰」之於「直接相鄰」、「在…上」之於「直接在…上」)
將理解到，即使本文中可使用「第一」、「第二」等詞彙以描述各種的元件、組件、區域、層及/或部分，這些元件、組件、區域、層及/或部分不應被侷限於這些詞彙。這些詞彙僅用於將一個元件、組件、區域、層或部分與另一個元件、組件、區域、層或部分作區分。因此，下述的第一元件、第一組件、第一區域、第一層或第一部分可以被稱為第二元件、第二組件、第二區域、第二層或第二部分而不脫離教示的示例性實施例。
為了便於描述，本文中可使用空間相對詞彙，例如「在…之下」、「在…下面」、「…下」、「在…上面」、「…上」及其類似語，以描述如圖所繪式的一個元件或特徵與另一個或多個元件或特徵的關係。將理解到，空間相對詞彙意在涵蓋除了在圖中描畫的方位之外的使用中或操作中的設備的不同方位。例如，如果圖中的裝置被翻轉，則被描述為「在其他元件或特徵下面」、「在其他元件或特徵之下」的元件或特徵將被定向為「在其他元件或特徵上面」。因此，示例性詞彙「在…下面」可涵蓋上方和下方兩種方位。 裝置可被另外定位(旋轉90度或者在其它方位)，並相應地解釋本文所用的空間相對描述語。
本文使用的術語是為了描述特定的示例性實施例，而並非意圖為限制示例性實施例。如本文所使用的單數形式的「一」、「一個」和「所述」也旨在包括複數形式，除非上下文另有清楚地其他指示。將進一步理解，若於本文使用詞彙「包括」則指定特徵、整數、步驟、操作、元件及/或組件的存在，但不排除存在或添加一個或多個其它特徵、整數、步驟、操作、元件、組件及/或它們的組合。
將參考剖面繪示，於本文描述發明概念的示例性實施例，所述剖面繪示為一些示例性實施例的理想實施例(與中間結構)的示意圖。因此，例如製作技術及/或公差(tolerance)所致的與繪示形狀的變化是可以預期的。因此，發明概念的示例性實施例不應被詮釋為侷限於本文所繪示的區域的特定形狀，而是應該包括從例如製造所致的形狀的偏差。例如，繪示為矩形的植入區域可具有圓的或彎曲的特徵及/或在其邊緣的植入濃度梯度，而非從植入區域至非植入區域的二元變化(binary change)。相同地，由植入所形成的埋入區(buried region)可造成在埋區與進行植入所透過的表面之間的區域的一些植入。因此，繪示於圖中的區域本質上為示意性的，其形狀不旨在繪示元件的區域的實際形狀，且不旨在侷限示例性實施例的範疇。
除非另有定義，否則本文使用的所有詞彙(包括技術和 科學詞彙)具有本領域具有通常知識者一般所理解的相同意義，所述詞彙屬於發明概念的示例性實施例。將進一步理解，例如在常用字典中定義的那些術語，應解釋為具有與在相關領域的上下文中的辭彙相一致的詞彙含義，且除非有明確定義，將不以理想化或過於正式的方式詮釋。
示例性實施例
圖1A是根據發明概念的一些示例性實施例的俯視圖，其繪示出封裝基板的底表面。圖1B是圖1A中沿著A至A’線的剖視圖。圖1C是根據發明概念的一些示例性實施例的封裝基板底表面透視圖。
參照圖1A、1B與1C，半導體封裝可包括封裝基板1。封裝基板1可以是單層或多層結構的印刷電路板。封裝基板1可由雙馬來酰亞胺三嗪樹脂樹脂(bismaleimide triazine resin)、氧化鋁系陶瓷(alumina-based ceramics)、玻璃系陶瓷(glass-based ceramics)或矽所形成。封裝基板1可包括彼此相對的頂表面1a與底表面1b。封裝基板1可具有至少一個孔洞7，所述孔洞7貫通封裝基板1，且將頂表面1a連接至底表面1b。可在封裝基板1的頂表面1a上提供上導電圖案3a，且可在底表面1b上提供下導電圖案3b。下導電圖案3b可以是例如為一個球形銲點(ball land)。下導電圖案3b可以由會反射雷射但不吸收雷射的導電材料所形成。舉例來說，下導電圖案3b可以由鎳、鉛、金與銅至少其中一者所形成。形成上導電圖案3a的材料可以與形成下導電圖案 3b的材料相同，但示例性實施例並不限於此。頂表面1a與底表面1b可分別被上絕緣層5a與下絕緣層5b所覆蓋。上絕緣層5a與下絕緣層5b可作為阻焊層(solder resist layer)，且可由例如光敏抗蝕劑層(photo-sensitive resist layer)所形成。孔洞7可延伸進入上絕緣層5a與下絕緣層5b的至少其中一者。
半導體晶片10可以覆晶接合方式安裝在封裝基板1的頂表面1a上。半導體晶片10可包括接合墊(bonding pad)15。接合墊15可藉由凸塊20連接到上導電圖案3a。孔洞7可與半導體晶片10重疊。舉例來說，孔洞7可與封裝基板1及/或半導體晶片10的中心重疊。
圖2是繪示圖1B中的部分「P1」的放大剖視圖。
參照圖1B與圖2，第一半導體晶片10可包括半導體基板200與提供在半導體基板200上的多數個電晶體(transistor)TR，且所述多數個電晶體TR與導線215電性連接。電晶體TR可用作邏輯或非記憶體元件(non-memory element)的一部分，或作為資料儲存元件(如電容)的開關元件(switching element)。導線215與電晶體TR可被層間絕緣層(inter layered insulating layer)210覆蓋。最上方的導線215可透過重配置導線(re-distributed line)218與接合墊15電性連接。重配置導線218與接合墊15可部分地被保護層(passivation layer)225覆蓋。凸塊20可提供在第一接合墊15a上。凸塊20可由金屬(例如鉛、錫、銦、鉍、銻、銀或其合金)形成。
參照圖1A、1B與1C，模封層30a與模封層30b可提供在封裝基板1上。模封層30a與模封層30b可包括上模封部分30a與下模封部分30b。半導體晶片10與封裝基板1的頂表面1a可被上模封部分30a覆蓋。上模封部分30a可延伸以填滿在半導體晶片10與封裝基板1之間的空間、和填滿凸塊20之間的空間。根據發明概念的示例性實施例，可在沒有底層填料樹脂層與空隙的情況下，在半導體晶片10與封裝基板1之間的空間填滿上模封部分30a。因此，可不包括底層填料樹脂層，且可簡化製造製程。下模封部分30b可透過孔洞7與上模封部分30a連接，且覆蓋封裝基板1的部分底表面1b。可以單一主體(single body)的形式提供上模封部分30a與下模封部分30b，兩者之間沒有任何界面(interfacial surface)，且兩者可以由相同材料形成。孔洞7中的下模封部分30b可以是連接部分，所述連接部分延伸穿過封裝基板且整體地連接上模封部分與下模封部分。
模封層30a與模封層30b可包括樹脂層與多數個分散在樹脂層內的填料顆粒(filler particle)。樹脂層可包括至少一種聚合物材料。填料顆粒可包括例如矽或氧化鋁。在一些示例性實施例，下模封部分30b的寬度W2可以大於最鄰近孔洞7的一對下銲球34的外表面之間的距離W1。舉例來說，可形成下模封部分30b以具有覆蓋最鄰近孔洞7的兩行下銲球34的側壁的線性結構(linear structure)。下模封部分30b可包括突出於封裝基板1的底表面1b的底表面。上絕緣層5a可提供在封裝基板1的頂表面1a 與上模封部分30a之間，所述上絕緣層5a覆蓋一些或部分的上導電圖案3a。下絕緣層5b可提供在封裝基板1的底表面1b與下模封部分30b之間，所述下絕緣層5b覆蓋一些或部分的下導電圖案3b。
圖3A與圖3B是繪示圖1B中的部分「P2」的實例的放大剖視圖。
參照圖1B、1C、3A與3B，可形成下絕緣層5b以具有暴露下導電圖案3b的下絕緣孔洞H1。下模封部分30b可與下絕緣孔洞H1重疊，且所述下模封部分30b具有暴露出下導電圖案3b的下模封孔洞H2。如圖3A所示，下絕緣孔洞H1的寬度W3可大於在下導電圖案3b處的下模封孔洞H2的寬度W4，或如圖3B所示，下絕緣孔洞H1的寬度W3可相當於在下導電圖案3b處的下模封孔洞H2的寬度W4。下模封部分30b可包括第一模封側表面S1、第二模封側表面S2、第三模封側表面S3、與模封底表面B1，所述模封底表面B1將第一模封側表面S1、第二模封側表面S2與第三模封側表面S3連接在一起。可使用雷射鑽孔製程(laser drilling process)以形成第一模封側表面S1。可使用模製製程形成第二模封側表面S2。可使用切割製程(singulation process)形成第三模封側表面S3。因此，可形成第一模封側表面S1、第二模封側表面S2與第三模封側表面S3具有與彼此相異的表面粗糙度。第一模封側表面S1可對應至下模封孔洞H2的內側壁(inner sidewall)。第一模封側表面S1的表面粗糙度(例如：中心線平均 (center-line average)或粗糙度平均(roughness average，Ra)或十點高度(ten point height，Rz))可以是例如為約2μm。第二模封側表面S2可以定位於第一模封側表面S1的對側。第二模封側表面S2可具有實質上與模封底表面B1相同的表面粗糙度。第一模封側表面S1的表面粗糙度可大於第二模封側表面S2與模封底表面B1的表面粗糙度。第三模封側表面S3可與封裝基板1的側壁對準。下銲球34可提供在下模封孔洞H2之內，以與下導電圖案3b接觸。下銲球34可與第一模封側表面S1部分接觸。從底表面1b至下模封部分30b的底表面的距離可小於下銲球34的高度。舉例來說，下模封部分30b的底表面相較於下銲球34的底部可更接近底表面1b。下銲球34可從下模封部分30b隔開(space apart)。下銲球34可由金屬形成(例如鉛、錫、銦、鉍、銻、銀或其合金)。下模封部分30b可以在相鄰的下銲球34之間，以預防下銲球34之間的電氣短路(electrical short)。
圖4、圖5與圖7繪示半導體封裝的製造過程，其截面形狀與圖1B所示相似。
參照圖4，可製備封裝基板1。封裝基板1可包括彼此相對的頂表面1a與底表面1b、各自提供在頂表面1a與底表面1b上的上導電圖案3a與下導電圖案3b、將頂表面1a連接至底表面1b的孔洞7、以及各自覆蓋著頂表面1a與底表面1b的上絕緣層5a與下絕緣層5b。半導體晶片10可提供在封裝基板1上。半導體晶片10可包括接合墊15與凸塊20。之後，可加熱所形成的結構至 凸塊20的熔點的溫度或更高的溫度，使得凸塊20可焊接在上導電圖案3a上。因此，半導體晶片10可以覆晶接合方式安裝在封裝基板1的頂表面1a上。
參照圖5，可進行模製製程以形成上模封部分30a與下模封部分30b。在下文中，將會更詳細地描述模製製程。
圖6A是繪示根據發明概念的一些示例性實施例的模製製程的剖視圖。圖6B是根據發明概念的一些示例性實施例所繪示的下模具的透視圖。
參照圖5、圖6A與圖6B，封裝基板1可配置在下模具120與上模具122之間。可形成下模具120以劃定(delimit)多數個線狀凹部(recess)區域R1，每個凹部區域R1與孔洞7重疊以定義下模封部分30b的形狀。可形成上模具122以劃定出定義上模封部分30a的形狀的陷落部(subsided portion)125。此外，可形成樹脂溶液進樣口(inlet)(未繪示)在上模具122的一側，將用於形成模封層的樹脂溶液供給至所述樹脂溶液進樣口。當開始從樹脂溶液進樣口(未繪示)供給樹脂溶液，在下模具120與上模具122之間的空氣可從與樹脂溶液進樣口隔開的出口排出。孔洞7可作為通氣孔(air vent)且維持樹脂溶液向前流動(forward flowing)。如此一來可避免產生空隙或減少所產生的空隙數目。如果沒有孔洞7，樹脂溶液的流速將會不同，且可能因此在凸塊之間產生空隙。若在凸塊之間產生空隙，凸塊可能在接續的迴焊製程(reflow process)熔化且與彼此相連接，而這可能造成凸塊之間 電氣短路。此外，若空隙被水氣(moisture)所填滿，空隙可能在接續的高溫製程因水氣的膨脹而爆裂(burst)。根據發明概念的一些示例性實施例，由於孔洞7的存在，樹脂溶液可在沒有任何空隙或較少空隙形成的情況下填滿陷落部125、凹部區域R1、以及半導體晶片10與封裝基板1之間的空間。樹脂溶液可在接續的固化製程(curing process)轉化成模封層30a與模封層30b，且可移除模具122與模具120。因此，可形成上模封部分30a以覆蓋半導體晶片10與封裝基板1的頂表面1a，且上模封部分30a可填滿半導體晶片10與封裝基板1之間的空間，且可形成下模封部分30b以覆蓋封裝基板1的底表面1b。上模封部分30a可與下模封部分30b相連接，且可使用相同的製程同時地形成。此外，由此製程可定義出下模封部分30b的模封底表面B1與第二側壁S2。可由模製製程形成第二側壁S2。第二側壁S2可由下模具120的凹部區域R1的內側壁所形成。在特定示例性實施例，可形成下模封部分30b以完全地或部分地覆蓋下導電圖案3b。由於下模封部分30b的存在，這可能會造成下銲球34附接至下導電圖案3b的困難。
參照圖7，可至少部分地移除下模封部分30b，以暴露出下導電圖案3b。可使用雷射(如具有波長約1064nm的紅外線雷射)以進行下模封部分30b的移除。在一些示例性實施例，雷射的輸出功率可以是約7W。藉由雷射的使用，可將下模封部分30b加熱至能夠燃燒掉構成下模封部分30b的樹脂層或聚合物層的溫度。舉例來說，若下模封部分30b包括由環氧樹脂模封化合物 (epoxy mold compound)所製成的聚合物層，則可用將下模封部分30b加熱至溫度約300-500℃的這種方式進行雷射照射製程(illumination process)。在一些示例性實施例，下模封部分30b的移除率(removal rate)可以是約為650mm/sec。因此，可暴露出下導電圖案3b。由於下導電圖案3b可由反射性材料(如：從鎳、鉛、金、和銅所組成的族群中選擇至少一者)形成，因此預防下導電圖案3b被雷射破壞是可能的。當部分的下導電圖案30b被雷射移除時，也可移除部分的下絕緣層5b。以雷射移除部分的下模封部分30b的製程之結果為，可形成下模封孔洞H2以暴露出下導電圖案3b，同時可形成具有粗糙(rugged)表面的第一模封側表面S1，如圖3A與圖3B所示。
回頭參照圖1A與圖1B，可以單位半導體封裝進行切割製程(singulation process)，以切割上模封部分30a、封裝基板1與下模封部分30b。可使用鑽石切割刀進行切割製程。切割製程的結果為，可形成第三模封側表面S3。隨後，可將下銲球34附接或焊接至下導電圖案3b。可在切割製程前進行下銲球34的附接或焊接製程。
根據發明概念的一些示例性實施例，可使用例如雷射來移除下模封部分30b，以暴露出下導電圖案3b。因此，下銲球34的形成可不被下模封部分30b的存在影響，且形成的銲球34具有改善的可佈線性(routability)。此外，可在對下模封部分30b的形狀無任何限制或較少限制的情況下形成下模封部分30b。
可分別使用雷射鑽孔製程、模製製程與切割製程形成下模封部分30b的第一模封側表面S1、第二模封側表面S2與第三模封側表面S3，使得三者具有與彼此相異的表面粗糙度。
其他示例性實施例
圖8A是根據發明概念的其他示例性實施例所繪示的封裝基板的底表面俯視圖。圖8B是圖8A中沿著A至A’線的剖視圖。圖9是繪示圖8B的部分「P3」的放大剖視圖。
參照圖8A、圖8B與圖9，可以封裝堆疊(package-on-package)的結構提供半導體封裝，其中第二半導體封裝101安裝在第一半導體封裝100上。
第一半導體封裝100可包括第一封裝基板1。第一封裝基板1可包括彼此相對的頂表面1a與底表面1b。第一封裝基板1可包括孔洞7，所述孔洞7貫通第一封裝基板1且將頂表面1a連接至底表面1b。第一上導電圖案3a、第二上導電圖案3c與第三上導電圖案3d可提供在第一封裝基板1的頂表面1a上，且第一下導電圖案3b可提供在底表面1b上。頂表面1a與底表面1b可分別被上絕緣層5a與下絕緣層5b覆蓋。第一半導體晶片10可以覆晶接合方式安裝在封裝基板1的頂表面1a上。第一半導體晶片10的第一接合墊15可使用凸塊20連接至第一上導電圖案3a。孔洞7可與第一半導體晶片10重疊。第二半導體晶片40可使用介於第一半導體晶片10與第二半導體晶片40之間的第一黏著層26而連接至第一半導體晶片10。第二半導體晶片40的第二接合墊42可 使用第一導線44連接至第二上導電圖案3c。
第一半導體晶片10與第二半導體晶片40與第一封裝基板1可被上模封部分30a覆蓋。上模封部分30a可延伸以填滿在半導體晶片10與封裝基板1之間的空隙、和填滿凸塊20之間的空隙。下模封部分30b可透過孔洞7連接至第一上模封部分30a，且所述下模封部分30b覆蓋封裝基板1的部分底表面1b。在一些示例性實施例，可以單一主體的形式提供上模封部分30a與下模封部分30b，兩者之間沒有任何界面，且兩者可以由相同材料形成。在一些示例性實施例，在俯視圖中，可形成具有線狀的橫跨底表面1b中心的下模封部分30b。下模封部分30b的底表面可突出於第一封裝基板1的底表面1b。圖8B中的部分「P2」類似於圖3A與圖3B所描畫的形狀。因此，將不贅述此部分的實施方式。
第二半導體封裝101可包括第二封裝基板50。可分別在第二封裝基板50的上表面與下表面提供第四上導電圖案52a與第二下導電圖案52b。可以打線接合方式安裝多數個第三半導體晶片60在第二封裝基板50上。舉例來說，提供在第三半導體晶片60上的第三接合墊62可使用第二導線66連接至第四上導電圖案52a。第三半導體晶片60可使用第二黏著層56附接至第二封裝基板50。第二封裝基板50與第三半導體晶片60可被第二上模封部分70覆蓋。
參照圖8B與圖9，可在第一上模封部分30a中形成上模封孔洞H3，以暴露出第三上導電圖案3d。第一上模封部分30a可 包括模封頂表面U1與第四模封側表面S4。第四模封側表面S4可對應至上模封孔洞H3的內側壁。第四模封側表面S4的表面粗糙度可與模封頂表面U1的表面粗糙度不同。第四模封側表面S4可具有與參照圖3A與圖3B中所描述的第一模封側表面S1實質上相同的表面粗糙度。模封頂表面U1可具有與參照圖3A與圖3B中所描述的模封底表面B1與第二模封側表面S2實質上相同的表面粗糙度。可在上模封孔洞H3中提供上銲球80。可形成上銲球80以將第三上導電圖案3d連接至第二下導電圖案52b。
除了上述差異，根據本實施例的半導體封裝可經設置為實質上具有與先前示例性實施例的半導體封裝相同的特徵。
圖10至圖15為繪示製造半導體封裝製程的剖面圖，這些剖面的形狀類似於圖8B所繪示。
參照圖10，可製備第一封裝基板1以包括彼此相對的頂表面1a與底表面1b、提供在頂表面1a上的第一上導電圖案3a與第二上導電圖案3c與第三上導電圖案3d、提供在底表面1b上的第一下表面圖案3b、將頂表面1a與底表面1b連接的孔洞7、以及分別覆蓋頂表面1a與底表面1b的上絕緣層5a與下絕緣層5b。可以覆晶接合方式將第一半導體晶片10安裝在第一封裝基板1上。
參照圖11，可在具有第一黏著層26介於其中的情況下將第二半導體晶片40附接至第一半導體晶片10上方。第二黏著層40的第二接合墊42可使用第一導線44連接至第二上導電圖案 3c。第一初步(preliminary)上銲球25可附接在第三上導電圖案3c上方。
參照圖12，如前述，可進行模製製程以形成第一上模封部分30a與第一下模封部分30b。
參照圖13，可移除部分的覆蓋第一下導電圖案3b的下模封部分30b，以形成暴露第一下導電圖案3b的下模封孔洞H2。可由先前的示例性實施例進行形成下模封孔洞H2。
參照圖14，可移除部分的第一上模封部分30a，以形成可暴露第一初步上銲球25的上模封孔洞H3。可使用與形成下模封孔洞H2實質上相同的製程來進行上模封孔洞H3的形成。舉例來說，可使用雷射(如具有波長約1064nm的紅外線雷射)來形成上模封孔洞H3。在一些示例性實施例，雷射的輸出功率可以是約7W。藉由雷射的使用，可將上模封部分30a加熱至能夠燃燒掉構成上模封部分30a的樹脂層或聚合物層的溫度。舉例來說，若上模封部分30a包括由環氧樹脂模封化合物所製成的聚合物層，則可用將上模封部分30a熱至溫度約300-500℃的這種方式進行雷射照射製程。在一些示例性實施例，上模封部分30a的移除率可以是約為650mm/sec。因此，可暴露出第三上導電圖案3d。由於第三上導電圖案3d可由反射性材料(如：從鎳、鉛、金、和銅所組成的族群中選擇至少一者)形成，因此預防第三上導電圖案3d被雷射破壞是可能的。當部分的第一上模封部分30a被雷射移除時，也可移除部分的第一上模封部分30a。如圖9所繪示，以 雷射移除部分的第一上模封部分30a的製程之結果為，可形成上模封孔洞H3以暴露出第一上模封部分30a，同時可形成具有粗糙表面的第四模封側表面S4。
參照圖15，可以單位半導體封裝進行切割製程，以切割第一上模封部分30a、第一封裝基板1與下模封部分30b。之後，下銲球34可附接或焊接至第一下導電圖案3b，因此形成第一半導體封裝100。
此外，可製造第二半導體封裝101。第二初步上銲球75可附接至第二半導體封裝101的第二下導電圖案52b。
第二半導體封裝101可位在第一半導體封裝100上。第二初步上銲球75可插入上模封孔洞H3，以接觸第一初步上銲球25。可將初步上銲球25與初步上銲球75加熱至它們的熔點或更高的溫度，且因此初步上銲球25與初步上銲球75可形成將第一半導體封裝100與第二半導體封裝101彼此互相電性連接的上銲球80，如圖8B所繪示。因此，這些半導體封裝可形成具有如圖8B所描畫的封裝堆疊結構。
除了上述差異，可使用實質上與先前的示例性實施例中半導體封裝所使用的相同的製程來製造根據本實施例的半導體封裝。
再其他示例性實施例
圖16A是根據發明概念中再其他示例性實施例所繪示的封裝基板底表面俯視圖。圖16B是圖16A中沿著A至A’線的剖 視圖。
參照圖16A與圖16B，可形成參照圖1A與圖1B所描述的下模封部分30b以完全地覆蓋封裝基板1的底表面1b。可形成下模封部分30b以包括多數個暴露下導電圖案5b的下模封孔洞H2。此外，下模封部分30b可介於下銲球34之間。因此，下模封部分30b可預防在迴焊製程中下銲球34彼此之間電性連接，所述迴焊製程可將封裝基板1安裝在母板(mother board)上方。此外，可形成下模封部分30b以具有分別與封裝基板1的側表面對準的四個第三模封側表面S3。在一些示例性實施例，可形成無第二模封側表面S2的下模封部分30b。
除了上述差異，根據本實施例的半導體封裝可經設置為實質上具有與先前示例性實施例的半導體封裝相同的特徵。
在製造圖16A與圖16B的半導體封裝的製程中，可形成用於模製製程的下模具120而不具有圖6B中的線狀凹部區域R1。舉例來說，下模具120的整個頂表面可以是凹的。因此，可不形成第二模封側表面S2。除了上述差異，可使用實質上與先前的示例性實施例中半導體封裝所使用的相同的製程來製造根據本實施例的半導體封裝。
又其它示例性實施例
圖17A是根據發明概念中又其他示例性實施例所繪示的封裝基板的底表面俯視圖。圖17B是圖17A中沿著A至A’線的剖視圖。
參照圖17A與圖17B，可形成參照圖1A與圖1B所描述的下模封部分30b以不具有下模封孔洞H2。舉例來說，下模封部分30b的寬度W2可小於一對下銲球34的相對外側之間的距離W1，所述一對下銲球34提供在與封裝基板1的中心相鄰處。因此，可形成下模封部分30b以具有線狀結構，其沿著列的方向延伸，並與提供在與封裝基板1的中心相鄰的兩行下銲球34的側壁部分接觸。除了上述差異，根據本實施例的半導體封裝可經設置為實質上具有與先前示例性實施例的半導體封裝相同的特徵。
在圖17A與圖17B的半導體封裝製造製程中，可形成用於模製製程的下模具120，以具有小於圖6B的線狀凹部區域R1的寬度的寬度。舉例來說，模製製程可包括形成模封層30a與模封層30b，接著使用雷射移除部分的下模封部分30b。因此，可暴露下導電圖案5b，且可形成與下導電圖案5b相鄰的第一模封側壁S1。除了上述差異，可使用實質上與先前的示例性實施例中半導體封裝所使用的相同的製程來製造根據本實施例的半導體封裝。
圖18與圖19是根據發明概念中一些修改的示例性實施例所繪示的封裝基板底表面俯視圖。
如圖18所示，半導體封裝包括封裝基板1，且在封裝基板1提供有多數個孔洞7與多數個提供在封裝基板1上的下模封部分30b。在一些示例性實施例，下模封部分30b可分別與孔洞7重疊，且每個下模封部分30b可具有類似於圖17A中的平面形狀。
如圖19所示，半導體封裝可包括下模封部分30b，其覆 蓋一些(例如六個)配置於孔洞7周圍的下銲球34的側壁，且暴露剩餘的其他下銲球34。舉例來說，使用模製製程以形成下模封部分30b，以具有與圖1A所描畫的下模封部分30b相同的平面形狀，且接著以雷射鑽孔製程(drilling process)圖案化所述下模封部分30b，以局部地保留在孔洞7周圍。可形成下模封部分30b以具有第一模封側壁S1、不具有第二模封側壁S2與第三模封側壁S3，所述第一模封側壁S1是由雷射鑽孔製程所定義。
除了上述差異，根據本示例性實施例的半導體封裝可經設置以具有與先前示例性實施例的半導體封裝相同或相似的結構的或製程的特徵。
上述半導體封裝技術可應用於各種半導體元件與包括所述半導體元件的封裝模組。
圖20是根據發明概念中一些示例性實施例所繪示的包括半導體封裝的一個封裝模組實例的圖。參照圖20，封裝模組1200可包括以四方扁平形式(quad flat package type)封裝的半導體元件1220與半導體元件1230。由於應用根據發明概念的一些示例性實施例的半導體技術的半導體元件1220與半導體元件1230設置在基板1210上，因此可形成封裝模組1200。封裝模組1200可透過配置於基板1210的一側的外部連接端(external connection terminal)1240與外部電子元件連接。
上述半導體封裝技術可應用於電子系統。圖21是根據發明概念中一些示例性實施例所繪示的包括半導體封裝的電子系統 實例的示意方塊圖。參照圖21，電子系統1300可包括控制器(controller)1310、輸入/輸出單元(input/output(I/O)unit)1320與記憶體元件(memory device)1330。控制器1310、I/O單元1320與記憶體元件1330可透過資料匯流排(data bus)1350與彼此結合。資料匯流排1350可對應至傳輸電子訊號的路徑。控制器1310可包括至少一個微處理器(microprocessor)、數位訊號處理器(digital signal processor)、微控制器(microcontroller)、或另一個邏輯元件(logic device)。所述另一個邏輯元件可具有與任一微處理器、數位訊號處理器與微控制器相似的功能。I/O單元1320可包括按鍵(keypad)、鍵盤(keyboard)及/或顯示單元(display unit)。記憶體元件1330可儲存由控制器1310所執行的資料及/或指令(command)。記憶體元件1330可包括揮發性記憶體元件及/或非揮發性記憶體元件。舉例來說，記憶體元件1330可包括快閃記憶體元件。快閃記憶體元件可實作成固態硬碟(solid state disks，SSD)。電子系統1300可穩定地將大量資料儲存至快閃記憶體系統。電子系統1300可進一步包括介面單元(interface unit)1340，所述介面單元1340將電子資料傳輸至通訊網路(communication network)或從通訊網路接收電子資料。可透過無線(wireless)或電纜線(cable)操作介面單元1340。舉例來說，介面單元1340可包括用於無線通訊的天線(antenna)或用於電纜線通訊的傳收器(transceiver)。雖未繪示於圖示中，可在電子系統1300中進一步提供應用晶片組(application chipset)及/或相機 影像處理器(camera image processor，CIS)。
電子系統1300可實作為可進行各種功能的通信系統(mobile system)、個人電腦、工業用電腦或邏輯系統。舉例來說，通信系統可以是個人數位助理(PDA)、可攜式電腦、網路平板電腦、無線電話、行動電話、膝上型電腦、數位音樂系統與資訊傳輸/接收系統。當電子系統1300進行無線通訊時，電子系統1300可用於通訊系統的通訊介面協定，例如CDMA、GSM、NADC、E-TDMA、WCDMA、CDMA2000、Wi-Fi、Muni Wi-Fi、藍芽、DECT、無線USB、快閃OFDM、IEEE 802.20、GPRS、iBurst、WiBro、WiMAX、先進型WiMAX、UMTS-TDD、HSPA、EVDO、先進型LTE、MMDS等。
上述半導體封裝技術可應用於記憶體系統。圖22是根據發明概念中一些示例性實施例所繪示的包括半導體封裝的記憶體系統實例的示意方塊圖。參照圖22，記憶體系統1400可包括非揮發性記憶體元件1410與記憶體控制器1420。非揮發性記憶體元件1410與記憶體控制器1420可儲存資料或讀取儲存的資料。非揮發性記憶體元件1410可包括至少一個非揮發性記憶體元件，所述非揮發性記憶體元件是應用根據發明概念的一些示例性實施例的半導體封裝技術。記憶體控制器1420可控制非揮發性記憶體元件1410以回應於主機(host)1430的讀取或寫入請求而讀取所儲存之資料及/或儲存資料。
根據發明概念的一些示例性實施例，半導體封裝經設置 以包括使用覆晶接合技術安裝在封裝基板上的半導體晶片，因此半導體封裝可藉由其縮短的訊號傳輸長度而以增加的速度來操作。此外，可形成上模封部分以填滿半導體晶片之間的空間而在所述半導體晶片之間不具有任何空隙或具有較少空隙，如此一來可改善半導體封裝的可靠度(reliability)。此外，可在不使用底層填料樹脂層的情況下實作半導體封裝，且減低對於預防底層填料樹脂溶液的非刻意流動的壩(dam)的需求。因此，減少半導體封裝的垂直及/或水平尺寸(或實現小尺寸規格)是可能的。
根據發明概念的其他示例性實施例，半導體封裝經設置以包括提供在封裝基板的底表面上的下模封部分。下模封部分可介於下銲球之間，因此預防下銲球之間的電氣短路。
根據發明概念的一些示例性實施例，在製造半導體封裝的製程中使用到具有孔洞的封裝基板。在形成上模封部分的製程中，所述孔洞可作為通氣孔，且維持用於模封層的樹脂溶液的向前流動。因此，可形成上模封部分以填滿在半導體晶片之間的空間而無任何空隙。因此，預防凸塊非刻意地與彼此連接且減少由充滿水氣的空隙所造成的技術問題是可能的。換句話說，有可能實現具有改善的可靠度的半導體封裝與增加產率(production yield)。此外，可簡化製程，因為已無底層填料樹脂層的需求。
根據發明概念的其他示例性實施例，在製造半導體封裝的製程中，可提供下模封部分以覆蓋封裝基板的底表面上的下導電圖案，且可由雷射移除至少部分的下模封部分。因此，可在由 下模封部分所造成的限制較小的情況下自由排列下銲球。換句話說，可增加下銲球的可佈線性。
雖然發明概念的示例性實施例已特別地繪示與描述，本領域具有通常知識者將了解可在不脫離所附申請專利範圍的精神與範疇之下，進行形式及細節的變化。
1‧‧‧封裝基板
1a‧‧‧頂表面
1b‧‧‧底表面
3a‧‧‧圖案
3b‧‧‧圖案
3c‧‧‧圖案
3d‧‧‧圖案
5a‧‧‧絕緣層
5b‧‧‧絕緣層
7‧‧‧孔洞
10‧‧‧晶片
20‧‧‧凸塊
26‧‧‧黏著層
30a‧‧‧上模封部分
30b‧‧‧下模封部分
34‧‧‧銲球
40‧‧‧晶片
42‧‧‧接合墊
44‧‧‧導線
50‧‧‧基板
52a‧‧‧圖案
52b‧‧‧圖案
56‧‧‧黏著層
60‧‧‧晶片
62‧‧‧接合墊
66‧‧‧導線
70‧‧‧模封部分
80‧‧‧銲球
100‧‧‧封裝
101‧‧‧封裝
H2‧‧‧孔洞
H3‧‧‧孔洞
P2‧‧‧部分
P3‧‧‧部分

Claims (28)

  1. 一種半導體封裝，包括：封裝基板，包括至少一個孔洞；至少一個下導電圖案，在所述封裝基板的底表面上；至少一個半導體晶片，以覆晶接合方式安裝在所述封裝基板上；以及模封層，在所述封裝基板上，所述模封層包括，上模封部分，覆蓋所述至少一個半導體晶片以及所述封裝基板的頂表面，下模封部分，包括第一模封側表面，且透過所述至少一個孔洞以連接至所述上模封部分，以覆蓋所述封裝基板的至少部分底表面且暴露至少部分的所述下導電圖案，所述下模封部分包括模封底表面，所述模封底表面定義出暴露所述至少部分的所述下導電圖案的下模封孔洞；以及至少一個下銲球，位於所述下導電圖案上，所述至少一個下銲球直接接觸所述第一模封側表面。
  2. 如申請專利範圍第1項所述的半導體封裝，其中所述模封底表面是所述下模封部分的最底表面，以及所述模封底表面的表面粗糙度不同於所述第一模封側表面的表面粗糙度。
  3. 如申請專利範圍第2項所述的半導體封裝，其中所述模封底表面具有第一表面粗糙度，且所述第一模封側表面具有大於所述第一表面粗糙度的第二表面粗糙度。
  4. 如申請專利範圍第2項所述的半導體封裝，其中所述第一模封側表面對應至所述下模封孔洞的內側表面。
  5. 如申請專利範圍第1項所述的半導體封裝，更包括絕緣層，位在所述封裝基板的底表面和所述下模封部分之間以覆蓋至少部分的所述下導電圖案，其中所述絕緣層包括與所述下模封孔洞重疊的下絕緣孔洞，且所述下絕緣孔洞的內寬相當於或大於所述下模封孔洞的內寬。
  6. 如申請專利範圍第1項所述的半導體封裝，其中從所述封裝基板的底表面至所述模封底表面的高度小於從所述封裝基板的底表面至所述下銲球的底部的高度。
  7. 如申請專利範圍第1項所述的半導體封裝，其中所述下模封部分是在相鄰的所述下銲球之間。
  8. 如申請專利範圍第3項所述的半導體封裝，更包括提供在所述封裝基板的頂表面上的上銲球，其中所述上模封部分包括暴露出所述上銲球的上模封孔洞，且所述上模封孔洞的內側表面的表面粗糙度與所述第二表面粗糙度相同。
  9. 如申請專利範圍第8項所述的半導體封裝，更包括上半導體封裝，所述上半導體封裝提供在所述上模封部分上且透過所述上銲球電性連接至所述封裝基板。
  10. 如申請專利範圍第1項所述的半導體封裝，其中所述下模封部分從所述封裝基板的底表面之第一邊緣延伸至與所述第一邊緣相對之所述封裝基板的底表面的第二邊緣，且覆蓋所述封裝基板的整個底表面。
  11. 如申請專利範圍第2項所述的半導體封裝，其中所述下模封部分具有與所述封裝基板的側表面對準的第二模封側表面，所述第二模封側表面的表面粗糙度與所述第一模封側表面的表面粗糙度不同。
  12. 如申請專利範圍第1項所述的半導體封裝，其中所述上模封部分填滿所述半導體晶片與所述封裝基板之間的空間。
  13. 一種製造半導體封裝的方法，包括：以覆晶接合方式將至少一個半導體晶片安裝在封裝基板上，所述封裝基板包括彼此相對的頂表面與底表面、從所述封裝基板的頂表面至所述封裝基板的底表面的至少一個孔洞、與提供在所述封裝基板的底表面上的至少一個下導電圖案；形成包括上模封部分與下模封部分的模封層，所述上模封部分覆蓋所述封裝基板的至少部分頂表面，所述下模封部分透過所述至少一個孔洞與所述上模封部分連接且覆蓋所述封裝基板的至少部分底表面；移除部分的所述下模封部分，以暴露至少部分的所述下導電圖案，並形成第一模封側表面；以及將下銲球附接至所述下導電圖案，所述下銲球直接接觸所述第一模封側表面。
  14. 如申請專利範圍第13項所述的製造半導體封裝的方法，其中移除部分的所述下模封部分是使用雷射進行。
  15. 如申請專利範圍第13項所述的製造半導體封裝的方法，更包括： 依序地切割所述上模封部分、所述封裝基板、與所述下模封部分，以形成彼此分離的單位半導體封裝。
  16. 如申請專利範圍第13項所述的製造半導體封裝的方法，其中所述封裝基板包括第一上銲球，所述第一上銲球附接至所述封裝基板，所述第一上銲球被所述上模封部分覆蓋，所述製造半導體封裝的方法更包括移除部分的所述上模封部分以形成上模封孔洞，所述上模封孔洞暴露至少部分的所述第一上銲球。
  17. 如申請專利範圍第16項所述的製造半導體封裝的方法，其中移除部分的所述下模封部分與移除部分的所述上模封部分是使用相同製程。
  18. 如申請專利範圍第16項所述的製造半導體封裝的方法，更包括：定位上半導體封裝，所述上半導體封裝包括在所述上模封部分上的上封裝基板、安裝在所述上封裝基板上的上半導體晶片、及附接至所述上封裝基板的底表面的第二上銲球，使得所述第一上銲球與所述第二上銲球接觸；以及藉由加熱所述第一上銲球與所述第二上銲球以焊接所述第一上銲球與所述第二上銲球。
  19. 如申請專利範圍第13項所述的製造半導體封裝的方法，其中，所述封裝基板包括絕緣層，所述絕緣層覆蓋所述封裝基板的底表面並暴露部分的所述下導電圖案，且移除部分的所述下模封部分會部分地移除所述絕緣層。
  20. 一種半導體封裝，包括： 封裝基板；在所述封裝基板的下表面上的下導電圖案；至少一個半導體晶片，以覆晶接合方式安裝在所述封裝基板的上表面上面；以及模封層，所述模封層包括，上模封部分，在所述至少一個半導體晶片之上，且在所述封裝基板的至少部分的上表面之上，下模封部分，包括模封側表面，且覆蓋所述封裝基板的至少部分的下表面且暴露至少部分被所述下模封部分所覆蓋的所述下導電圖案，連接部分，延伸穿過所述封裝基板且整體地連接所述上模封部分與所述下模封部分；以及至少一個下銲球，位於所述下導電圖案上，所述至少一個下銲球直接接觸所述模封側表面。
  21. 如申請專利範圍第20項所述的半導體封裝，更包括：絕緣層，在所述封裝基板的下表面與所述下模封部分之間，所述絕緣層覆蓋至少部分的所述下導電圖案且暴露被所述絕緣層覆蓋且被所述下模封部分暴露的至少部分的所述下導電圖案。
  22. 如申請專利範圍第21項所述的半導體封裝，其中被所述絕緣層暴露的至少部分的所述下導電圖案的寬度是相當於或大於被所述下模封部分暴露的至少部分的所述下導電圖案的寬度。
  23. 如申請專利範圍第20項所述的半導體封裝，其中所述下模封部分包括，底表面，所述底表面是所述下模封部分的最底表面，以及 所述模封側表面，連接至所述底表面，在所述底表面處所述下模封部分暴露至少部分的所述下導電圖案，所述模封側表面的側表面粗糙度與所述底表面的底表面粗糙度不同。
  24. 如申請專利範圍第23項所述的半導體封裝，其中所述側表面粗糙度大於所述底表面粗糙度。
  25. 如申請專利範圍第23項所述的半導體封裝，其中從所述封裝基板的下表面至所述下模封部分的所述底表面的高度小於從所述封裝基板的下表面至所述下銲球的底部的高度。
  26. 如申請專利範圍第23項所述的半導體封裝，更包括提供在所述封裝基板的上表面上的上銲球，其中所述上模封部分暴露至少部分的所述上銲球，且所述上模封部分的內側表面的表面粗糙度與所述下模封部分的側表面粗糙度相同。
  27. 如申請專利範圍第26項所述的半導體封裝，更包括上半導體封裝，所述上半導體封裝提供在所述上模封部分上且透過所述上銲球電性連接至所述封裝基板。
  28. 如申請專利範圍第20項所述的半導體封裝，其中所述上模封部分填滿所述至少一個半導體晶片與所述封裝基板的上表面之間的空間。
TW102124460A 2012-07-09 2013-07-09 半導體封裝及其製造方法 TWI597805B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120074722A KR101902996B1 (ko) 2012-07-09 2012-07-09 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
TW201409623A TW201409623A (zh) 2014-03-01
TWI597805B true TWI597805B (zh) 2017-09-01

Family

ID=49877904

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102124460A TWI597805B (zh) 2012-07-09 2013-07-09 半導體封裝及其製造方法

Country Status (4)

Country Link
US (2) US9252095B2 (zh)
KR (1) KR101902996B1 (zh)
CN (1) CN103545266B (zh)
TW (1) TWI597805B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102084542B1 (ko) * 2013-08-14 2020-03-04 삼성전자주식회사 반도체 패키지
US9324680B2 (en) * 2013-09-19 2016-04-26 Intel Corporation Solder attach apparatus and method
KR102520258B1 (ko) * 2016-03-18 2023-04-11 에스케이하이닉스 주식회사 몰드 플래시를 억제한 반도체 패키지 및 제조 방법
KR102499518B1 (ko) * 2016-09-12 2023-02-14 삼성전자주식회사 반도체 패키지용 실장 기판, 이를 포함하는 반도체 패키지 및 반도체 패키지의 제조 방법
CN108780772B (zh) * 2017-02-13 2023-07-14 深圳市汇顶科技股份有限公司 硅通孔芯片的二次封装方法及其二次封装体
KR102415570B1 (ko) * 2017-09-11 2022-07-04 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
CN113276348B (zh) 2020-02-19 2023-01-24 长鑫存储技术有限公司 注塑模具及注塑方法
CN113284855A (zh) * 2020-02-19 2021-08-20 长鑫存储技术有限公司 封装基板及其形成方法、封装结构及其形成方法
US20240178188A1 (en) * 2022-11-30 2024-05-30 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2722915B1 (fr) * 1994-07-21 1997-01-24 Sgs Thomson Microelectronics Boitier bga a moulage par injection
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
KR0170024B1 (ko) 1995-10-27 1999-02-01 황인길 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
KR20020043398A (ko) 2000-12-04 2002-06-10 마이클 디. 오브라이언 반도체 패키지 제조용 인쇄회로기판
KR100691942B1 (ko) 2001-01-15 2007-03-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20060058376A (ko) 2004-11-25 2006-05-30 삼성전자주식회사 적층 패키지 및 그 제조 방법
KR20060079996A (ko) 2005-01-04 2006-07-07 삼성전자주식회사 칩 스케일 패키지 및 그 제조 방법
KR20070010312A (ko) 2005-07-18 2007-01-24 삼성전자주식회사 복수 개의 홀이 형성된 기판을 갖는 플립 칩 패키지
CN101060101A (zh) * 2007-05-25 2007-10-24 日月光半导体制造股份有限公司 半导体封装构造
KR100963151B1 (ko) 2007-12-28 2010-06-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
JP2009182004A (ja) * 2008-01-29 2009-08-13 Elpida Memory Inc 半導体装置
US7838975B2 (en) * 2008-05-27 2010-11-23 Mediatek Inc. Flip-chip package with fan-out WLCSP
US8076180B2 (en) 2008-07-07 2011-12-13 Infineon Technologies Ag Repairable semiconductor device and method
KR20110092045A (ko) 2010-02-08 2011-08-17 삼성전자주식회사 휨 및 보이드를 억제하는 몰디드 언더필 플립칩 패키지
KR101678052B1 (ko) 2010-02-25 2016-11-22 삼성전자 주식회사 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법
KR101148434B1 (ko) 2010-05-10 2012-05-25 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
KR101173092B1 (ko) 2010-06-11 2012-08-10 세크론 주식회사 반도체 패키지 몰딩 장치
US8273607B2 (en) 2010-06-18 2012-09-25 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and underfill and method of manufacture thereof
KR101111430B1 (ko) 2010-07-30 2012-02-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지 몰딩 방법
CN102386318A (zh) * 2010-09-03 2012-03-21 台达电子工业股份有限公司 发光二极管的封装结构及封装方法

Also Published As

Publication number Publication date
KR20140007992A (ko) 2014-01-21
KR101902996B1 (ko) 2018-10-01
US20140008795A1 (en) 2014-01-09
CN103545266A (zh) 2014-01-29
US20160111347A1 (en) 2016-04-21
TW201409623A (zh) 2014-03-01
CN103545266B (zh) 2017-08-01
US9252095B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
TWI597805B (zh) 半導體封裝及其製造方法
KR102245003B1 (ko) 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
TWI322489B (en) Semiconductor package assembly
KR102198858B1 (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
KR101736461B1 (ko) 패키지-온-패키지 적층형 초소형전자 구조물
US7723852B1 (en) Stacked semiconductor package and method of making same
US8981543B2 (en) Semiconductor package and method of forming the same
KR101963314B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101887084B1 (ko) 멀티-칩 반도체 패키지 및 그 형성 방법
US20190103357A1 (en) Methods of forming package on package assemblies with reduced z height and structures formed thereby
KR20170056071A (ko) 반도체 패키지
TW202143437A (zh) 半導體裝置、半導體裝置封裝、包括上述之電子系統、及相關方法
US9373574B2 (en) Semiconductor packages and methods of forming the same
US20130049227A1 (en) Package stacks and method of manufacturing the same
JP2006295183A (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
KR101445766B1 (ko) 반도체 패키지 및 그 제조 방법
KR102621753B1 (ko) 본딩 와이어, 이를 포함하는 반도체 패키지, 및 와이어 본딩 방법
KR20140115021A (ko) 반도체 패키지 및 그 제조방법
US20230110079A1 (en) Fan-out package structure and manufacturing method thereof
CN108288608B (zh) 芯片封装体及其制备方法
KR20160047260A (ko) 반도체 패키지의 제조 방법
TWI446463B (zh) 基板鑲接式多晶片封裝製程與構造
US20190104610A1 (en) Substrate architecture for solder joint reliabilty in microelectronic package structures and methods of forming the same
WO2019061166A1 (en) SYSTEM ASSEMBLY IN HOUSING SIX SIDES