TWI580329B - 多層佈線板及其製造方法 - Google Patents

Description

多層佈線板及其製造方法

本發明係關於一種多層佈線板及其製造方法。

探針卡(probe card)係用於測試半導體器件等。例如探針卡提供有複數個探針而與半導體器件的電極(墊片)接觸，藉以由測試件等供電至半導體器件。

日本未經審查的專利申請案公開號2010-151497揭露有一具有多層佈線板的探針卡。該探針卡，揭露於日本未經審查的專利申請案公開號2010-151497，包括一陶瓷基板以及多個電源供應路徑。在該陶瓷基板中，係將包括有加熱元件的第一層以及包括有導電路徑的第二層予以疊層。

在前述該種探針卡中，具有預定的電阻值的電阻器可用於阻抗匹配等。當一電阻器形成於探針卡的多層佈線板時，會要求其平面的電阻值變異為小於或等於標準值。然而卻存在電阻值的變異可能無法滿足標準值的問題。

鑑於以上所述，本發明之目的即是提供一種多層佈線板的製造方法及一種多層佈線板，其能抑制電阻值的變異。

本發明為解決習知技術之問題所採用之技術手段係提供一種多層線路板之製造方法，該多層線路板包括複數個佈線層及形成在最頂層的佈線層上的複數個電阻器，該方法包含：形成一電阻薄膜；量測該電阻薄膜的電阻分佈；根據該電阻分佈而計算該複數個電阻器的電阻寬度調整率；於該電阻薄膜上形成一保護膜的圖案，該保護膜的圖案具有依照該 電阻寬度調整率的一圖案寬度；在該電阻薄膜上為外露於該保護膜的位置處，形成一鍍膜的圖案；以及在外露於該鍍膜及該保護膜的位置處而蝕刻該電阻薄膜，以形成該電阻薄膜圖案。

在上述的方法中，該鍍膜的形成係包括：形成一光阻圖案於該保護膜及該電阻薄膜上；以及形成該鍍膜係於該光阻圖案的一鏤空處中。

在上述的方法中，在緊鄰於該保護膜下的該電阻薄膜的圖案寬度係為依照該電阻薄膜的薄膜電阻分佈。

在上述的方法中，該電阻寬度調整率係為調整該電阻薄膜的圖案寬度以消除由於該電阻薄膜的薄膜厚度分佈所產生的薄膜電阻值的變異。

在上述的方法中，該保護膜及緊鄰其下之該電阻薄膜的圖案邊緣係實質地相配。

在上述的方法中，在該保護膜的圖案的形成步驟中，以一光聚合物膜作為該保護膜而形成在該電阻薄膜上，且該光聚合物膜係藉由直接寫入而為外露。

本發明為解決習知技術之問題所採用之另一技術手段係提供一種多層佈線板，該多層佈線板包括複數個佈線層及形成在最頂層的佈線層上的複數個電阻器，該多層佈線板包含：一電阻薄膜的圖案；一保護薄膜，佈置於該電阻薄膜的圖案上；以及一鍍膜，佈置於該電阻薄膜上的未形成有保護膜之位置處，其中緊鄰於該保護膜下的該電阻薄膜具有依照該電阻薄膜的薄膜電阻分佈的一圖案寬度。

在上述多層佈線板中，該電阻薄膜係形成為具有該圖案寬度以消除由於該電阻薄膜的薄膜厚度分佈所產生的薄膜電阻值的變異。

在上述多層佈線板中，該保護膜及緊鄰其下之該電阻薄膜的圖案邊緣係實質地相配。

如上所述，根據本發明所提供的一種多層佈線板及探針卡的 製造方法，能夠抑制電阻值的變異。

本發明的上述及其他目的、特徵和優點藉由以下詳細說明及附呈圖式將更容易理解，其僅是作為一個舉例說明，因此不應被視為限制本發明。

100‧‧‧電阻器

100b‧‧‧電阻電極部

101‧‧‧母材

102‧‧‧多層佈線層

103‧‧‧電阻薄膜

104‧‧‧保護膜

105‧‧‧抗蝕圖案

105a‧‧‧鏤空處

106‧‧‧塗佈膜

107‧‧‧多層內部電線

10‧‧‧測試儀器

12‧‧‧晶圓

14‧‧‧接觸點

16‧‧‧探針卡

18‧‧‧檢驗平台

20‧‧‧測試頭

22‧‧‧卡匣

22a‧‧‧邊緣部

22b‧‧‧平台部

24‧‧‧卡控制部

26‧‧‧平台控制部

28‧‧‧測試件控制部

34‧‧‧強固構件

34d‧‧‧延伸部

36‧‧‧佈線板

38‧‧‧電連接件

40‧‧‧探針基板

42‧‧‧圓形蓋件

44‧‧‧連接件

50‧‧‧接腳

54‧‧‧多層片

56‧‧‧多層陶瓷基板

76‧‧‧卡盤頂部

78‧‧‧卡盤頂部移動機構

80‧‧‧導線

圖1顯示使用有根據本實施例的探針卡的一測試儀器的一例子；圖2顯示提供於探針卡的最上層的一電阻器的示意圖；圖3係顯示電阻器的配置示意圖；圖4係顯示電阻器的配置剖視圖；圖5係顯示電阻器的另一配置剖視圖；圖6係顯示一多層佈線板的製造方法的流程步驟剖視圖；圖7係顯示多層佈線板的製造方法的另一流程步驟剖視圖；圖8係顯示多層佈線板的製造方法的另一流程步驟剖視圖；圖9係顯示多層佈線板的製造方法的另一流程步驟剖視圖；圖10係顯示多層佈線板的製造方法的另一流程步驟剖視圖。

下文中，本發明的一實施例將配合圖式進行說明。以下說明闡明本發明的一優選實施例，並且本發明的範圍並不限於以下實施例。在以下的說明中，相同的元件將以相同的標號表示。

圖1表示一測試儀器的結構，其使用有根據本實施例的一探針卡。請注意，在以下的說明中，將使用XYZ軸的直角坐標軸。在圖1中，上下方向(垂直方向)稱之為Z方向，左右方向稱之為X方向，且前後方向稱之為Y方向。然而，這些方向係根據設置有複數個接觸點的探針基板的位態及探針卡的狀態而不相同。

因此，探針卡可能使用於附加在測試儀器的狀態，實際上，上下方向可能是垂直方向、上下顛倒、對角線方向或其他方式。

參閱圖1，一測試儀器10測試或檢查形成於一晶圓12的複數個積體電路，具有圓形板狀半導體的該晶圓12係作為一被測器件。該每個積體電路可以具有多個電極(圖未示)，例如在上表面的電極墊件。

該測試儀器10包括一探針卡16、一測試頭20、一卡匣22、一卡控制部24、一平台控制部26、及一測試件控制部28。該探針卡16係一板狀電連接裝置，設置有複數個接觸點14。該測試頭20係電連接於該探針卡16。該晶圓12係設置於一檢驗平台18。該卡匣22容置該探針卡16，以其外緣部固定該探針卡16。

該卡控制部24控制該卡匣22相對於該檢驗平台18的高度或傾斜度。該平台控制部26控制該檢驗平台18相對於該卡匣22的位置。該測試件控制部28控制該測試頭20，該測試頭係對於該接觸點14而傳送及接收一測試信號(亦即供給至作為測試之積體電路的供給信號、以及對應於該供給信號而來自該積體電路的應答信號等之電氣信號)。

如圖示例所示，每個接觸點14係為使用一個曲柄形的板狀探針。舉例而言，此接觸點14可以參照日本未經審查的專利申請案公開號2005-201844等所述公知物。

然而，每個接觸點14亦可使用如下公知者，例如為一金屬細線(如鎢線)製成的探針、一由光微影技術及沉積技術製成的板狀探針、一形成於一電絕緣薄膜(如聚酰亞胺)一邊之複數個佈線，且將此些佈線的一部分作為接觸點的探針等。

該探針卡16包括：一強固構件34，係具有一平坦底面、一圓形平板狀的佈線板36，係固設於該強固構件34的底面、一平板狀的電連接件38，係設置於該佈線板36的底部、一探針基板40，係設置於該電連接件38的底部、及一圓形蓋件42，係設置於該強固構件34上。該些34至42的元件可藉由複數個螺栓而可分離地牢固組裝。

該強固構件34可由如不銹鋼板之金屬材料製成。舉例而言，如在日本未經審查的專利申請案公開號2008-145238所述者，該強固構件 34可具有一內環部、一外環部、連接二個環形部之複數個連接件、由該外環部向外延伸的複數個延伸部、以及一體延伸至內環部的內側的一中央框架部，在其一部分的間隙當中，可用作於開啟上下兩個方向的的空間形狀。

另外，例如在日本未經審查的專利案申請公開號2008-145238中所述，可於強固構件34上部設置一個控制熱變形的環形熱變形控制構件，亦可於熱變形控制構件上設置一圓形蓋件42。

在圖示例中，該佈線板36係由含有玻璃之環氧樹脂的電絕緣樹脂而製成圓盤形線路，另外亦具有遞送測試信號至該接觸點14之複數個導電路徑(也就是內部導線(圖未示)。

在該佈線板36的上部的一環緣部中配置有連接至該測試頭20的複數個連接件44。每個連接件44具有電連接該內部導線的複數個端子(圖未示)。

該強固構件34的底部及該佈線基板36的上部係在相互接觸的狀態下經由複數個螺紋構件(圖未示)而予以同軸結合。

舉例而言，該電連接件38係如上述之日本未經審查專利申請案公開號2008-145238所述者。該電連接件38係具有如彈簧針般貫通電絕緣接腳座的上下方向之複數個習知的接腳50。該佈線基板36的該內部導線分別藉由該接腳50，而電連接於稍後說明之該探針基板40的該導電路徑。

該電連接件38係於緊靠該接腳座的上部及該佈線板36之底部狀態下，藉由複數個螺紋件及適配件(圖皆未示)而結合於該接腳座該佈線板36的底部的底部。

此外，該每個接腳50之上端可經由彈簧而與下端分離，且其上端按壓於該佈線板36的該內部導線的端子部下端(圖未示)的同時，其下端按壓設置於探針基板40上部的另一端子部。

在圖示例中，該探針基板40可為一併用基板，該併用基板係以如聚酰亞胺樹脂所製成之一軟質多層片54而設置於一多層陶瓷基板 56的下面，且接觸點14係以懸設狀而配置於該多層片54的下方。

該多層片54的內部具有複數個內部導線(圖未示)的同時，其電連接於該內部導線之下方亦具有複數個探針盤(圖未示)形狀構造。另外與該多層陶瓷基板56係為一體成形。該陶瓷基板56中形成有垂直穿透之垂直佈線。

該每個接觸點14前端(尖端)係於向下凸出狀態下以軟焊等導電性接合、雷射焊接等手法接合，而以懸臂式的方安裝於該探針盤。

該卡匣22可由一電絕緣材料製成，且具有如內凸緣般之一環狀的周緣部22a，以及自該周緣部22a的下端部向內延伸的一向上的平台部22b。該平台部22b具有內凸緣般之環狀形狀，可承接該佈線板36的該外緣部的下側。

該探針卡16可藉由位於該強固構件34的延伸部及該佈線板36的該外緣部中的複數個螺合部(圖未示)連接於該卡匣22的該平台部22b，如此，該佈線板36的該外緣部可承接於該平台部22b，且該探針卡16係位於該測試頭20的遮蔽物下。

該卡匣22可藉由一卡支撐機構(圖未示)連接於該測試儀器10的框架或該遮蔽物之間，其中該卡支撐機構係改變該卡匣22相對於該檢驗平台18的傾斜度。

上述之卡支撐機構，於一測試前，尤其是於一批量的晶圓12或一片晶圓12的測試前，受該卡控制部24的控制進而改變該卡匣22及該探針卡16相對於該檢驗平台18的高度或傾斜度，而改變該探針卡16的高度或傾斜度。如此一來，形成於該接觸點14前端之一假想尖端平面，對於承接於一卡盤頂部76的該晶圓12，而將探針卡16定位於預設高度位置。

上述之卡支撐機構，例如日本未經審查的專利申請案公開號2002-14047及2007-183194。

該檢測平台18可具有該卡盤頂部76，平台，係為一可藉由 真空的方式而可釋放地吸附該晶圓12之平台，以及一卡盤頂部移動機構78，係以相對於該探針卡16於而於前後方向、左右方向和上下方向之之三次元方向移動該卡盤頂部76的同時，以一θ軸線四周圍角度使其迴轉移動後而於上下方向延伸。

該檢驗平台18係藉由一平台移動機構(圖未示)相對於該探針卡16而前後左右方向移動。如此一來透過該檢驗平台18而防止該晶圓12於檢測期間向前後左右方向移動，但是可藉由該平台移動機構作前後左右方向移動而更換一欲進行檢查的批量晶圓12。

此外，於該每一批量晶圓12的檢測期間，當每次該晶圓12的測試結束後，該檢驗平台18可藉由該平台移動機構而縱向地及橫向地移動而更換欲進行測試的晶圓12。然而，於該批量晶圓12的檢查期間，也可以不移動該檢驗平台18，而更換該欲進行檢查的晶圓12。

除提供如上所述的一平台移動機構，亦可替換地使用該卡盤頂部移動機構78的一功能而於前後方向或座右方向移動該卡盤頂部76。

在測試該晶圓12之前，該卡盤頂部移動機構78通過該平台控制部26的控制而將該檢驗平台18予以三次元移動同時，而迴轉移動於θ軸線四周圍角度。如此一來承接於該卡盤頂部76的該晶片12可於設置在積體電路之電極而予以定位在面對該接觸點14的尖端。

當更換欲進行測試的晶片時，該檢驗平台18在經由上述的平台移動機構作縱向地及橫向地移動前，該晶片12在尚未與該接觸點14接觸的位置上使該卡盤頂部76藉由移動機構78而維持於下降狀態。

該測試頭20可包括複數個電路板及收納箱，係將完整之複數積體電路以佈線板方式配置於一支撐板上後，而將此些電路板容置於已知的該收納箱中後，進而配置於該探針卡16上方。

如圖示例所示，該每個電路板的積體電路係藉由導線80及連接器44電連接佈線板36的內部導線。如此一來，每個電路板的積體電路在藉由控制測試件控制部28於實際測試時，藉由該探針卡16而將測試 信號傳遞至該晶圓12的積體電路。

該多層片54係設置有一電阻器。該電阻器的結構係以圖2進行說明。圖2顯示該電阻器的結構的俯視圖，設置於沒有接觸點14的該多層片54。圖2顯示設置該多層片54的接觸點14的一平面，即圖1的下部。

多個電阻器100係形成於該多層片54的表面上。該些電阻器100係形成於一多層佈線板(即該多層片54)的最上層佈線層。該些電阻器100的圖案係分散地形成於該多層片54上。該些電阻器100的圖案係設置以匹配阻抗。因此，該電阻器100的圖案係形成以達到期望的該電阻器100的電阻值。該電阻器100係連接於鍍膜或其他製成的電線。

該電阻器100的結構將說明於下，並參考圖3。圖3係顯示該電阻器100的結構的俯視圖。如圖3所示，複數個電阻電極部100b係形成於該電阻器100的二側，其中該Y方向係為縱向方向。該電阻器100係連接於該多層片54的該最上層的該電線。該電阻器100係藉由該些電阻電極部100b連接於該電線。該些電阻電極部100b可為複數個探針區。於此，該電阻器100的中心坐標係為L(X,Y)。

該些電阻器100，如圖2所示者，係形成以使該電阻100的電阻值的變異在一個預定的標準值內。舉例而言，該些電阻器100係形成具有一參考電阻值400Ω，該製造公差可為±20%(320Ω至480Ω)。然而，當該電阻薄膜的電阻值變異增加時，所有的該形成之電阻器100的電阻值將無法滿足期望的標準值。因此，該些電阻器100的寬度W係調整用以抑制該些電阻器100的電阻值的變異。

在下文中，該抑制電阻值變異的方法係以圖4及圖5進行說明。圖4及圖5係顯示該電阻器100剖視結構圖。如圖4所示，該電阻器100包括一電阻薄膜103及一保護膜104。該保護膜104係佈設於該電阻薄膜103上。該保護膜104係形成以具有與電阻薄膜103幾乎相同的寬度。意即，該電阻薄膜103及該保護膜104的邊緣係對齊於相同位置。

該電阻薄膜103係一具有預定電阻率的導體。舉例而言，該電阻薄膜103可使用Cr、NiP、NiCr、NiB、Ni、Ta、TaN、Ti、TiO或其合金材料。該保護膜104係由聚酰亞胺或其他類似物所製成的一絕緣樹脂膜。

該電阻薄膜103係以濺鍍法、蒸鍍法或其他方法所形成。注意，其形成方法並不限於濺鍍法及蒸鍍法，亦可使用無電鍍法、電鍍法、奈米膏塗佈法、或結合這些方法。該電阻薄膜103的厚度具有平面內的變異。意即，該電阻薄膜103的厚度根據該多層片54的位置(XY座標)而有所不同。舉例而言，在圖4中的該電阻薄膜103的膜厚度係小於圖5的該電阻薄膜103的膜厚度。該電阻薄膜103的膜厚度越薄，其電阻值越高。

因此，在本實施例中，具有較小厚度的該電阻薄膜103係形成為比具有較大厚度的該電阻薄膜103更寬。意即，為了達到一致的電阻分佈，該電阻薄膜103的寬度係根據在該多層片54上的位置而有所改變。該電阻薄膜103的寬度係根據該電阻器100在該多層片54上的XY座標而作調整。該電阻器103的圖案寬度係調整用以消除由於不同膜厚度所造成的電阻值變異。然後，該電阻薄膜103的截面積可以是常數，藉以抑制電阻值在平面內的變異。

接著，以圖6至圖10說明根據本實施例之形成該電阻器100的方法。圖6至圖10係顯示該電阻器100的製造過程的流程步驟剖視圖。

如圖6所示，該多層片54係包括一母材101，係為該陶瓷基板56，以及一設置於該母材101上的多層佈線層102。一多層內部電線107形成於該多層佈線層102。舉例而言，該多層佈線層54係藉由將一無機金屬層及一有機絕緣層層壓於該陶瓷基板56上而形成。前述的該多層片54係製備。在形成該電阻薄膜103之前，可執行離子束蝕刻(Ion Beam Etching,IBE)製程於該多層片54的表面。藉由此粗糙化的該多層片54的表面層可提升該電阻薄膜103的附著力。

然後，如圖6所示，該電阻薄膜103係形成於該多層佈線層 102上。該電阻薄膜103係如前述使用濺鍍法或其他方法形成。該電阻薄膜103係形成於該多層片54的幾乎整個表面上。然後，量測該電阻薄膜103的該片電阻分佈。舉例而言，該片電阻係以一特定的間隔作量測。意即，在該片電阻於X方向或Y方向移動位置時而作量測，以量測該電阻薄膜103的片電阻的二維分佈。

然後，基於該電阻薄膜103的該片電阻分佈而推導出一數學表達式，以獲得一調整率M。該調整率M係一用於調整該電阻器100的圖案寬度的數值。舉例而言，該用於獲得該調整率M的表達式可以定義如以下表達式(1)。

M=|X|×B+|Y|×C+R×D+X2×E+Y2×F+A...(1)

於此，X及Y係分別為一X座標及一Y座標。具體而言，|X|係該電阻器100的X座標的絕對值，且|Y|係該電阻器100的Y座標的絕對值。X2係該電阻器100的X坐標的平方，和Y2係該電阻器100的Y坐標的平方。R係由該電阻器100的一原點O至該電阻器100的中心的距離。注意，如圖2所示，該電阻器100的XY坐標原點係該電阻器100的一中心點。

A、B、C、D、E及F是任意的係數。該係數A至F係以片電阻值的測量結果進行計算。舉例而言，該係數A至F可通過基於該片電阻值的量測結果的回歸分析而進行計算。具體而言，該係數A至F係使用回歸表達式由該片電阻值進行計算，其表達示中的M係由(電阻值)/(總電阻值的平均值)獲得。於此，M表示該電阻薄膜103的一電阻值，該電阻薄膜103所提供的該電阻寬度係為常數。舉例而言，迴歸分析法可使用最小平方法。量測片電阻值後而獲得的該XY座標及該片電阻值數據代入表達式(1)，且該係數A至F係計算以獲得量測結果中的最小誤差。

在上述方式中，於計算該係數A至F後，在該電阻器100形成位置的XY座標係被代入該表達式(1)，以計算該電阻寬度的該調整率M。因此，根據該電阻器100的XY座標，可計算該調整率M。在此方式 中，可計算該每個電阻器100的該調整率M。該電阻寬度係藉由該調整率M及該電組參考寬度而計算。於此，該計算藉由以下表達式而完成：電阻寬度=調整率M×電阻參考寬度。該電阻參考寬度係一參考電阻器100的圖案寬度。然後，該電阻寬度的增加或減少係基於該電阻參考寬度。舉例而言，當該電阻參考寬度係55μm，該電阻寬度的該調整率M係97%，則該電阻寬度係53.4μm，且當該電阻寬度的該調整率M係104%，則該電阻寬度係57.2μm。

計算該所有電阻器100的該調整率M，且針對該每個電阻器100取得用於調節該電阻寬度的全區域分配數據。如前所述，該電阻器100的膜愈薄，其片電阻值愈大。因此，當電阻器的膜厚度小於參考膜厚度，該電阻值會高於參考電阻值，藉此增加該調整率M。因此，該電阻寬度將大於該參考電阻寬度。同時，當電阻器的膜厚度大於參考膜厚度，該電阻值將變小，藉此降低該調整率M。相應地，該電阻寬度將小於該參考電阻寬度。在此方式中，該些電阻器100的該些電阻值的平面內變異可降低。意即，該電阻薄膜103的寬度係調整以抵消由於膜厚度差異所造成的該些電阻值的變異。根據該電阻器100的該片電阻分佈可獲得用於調整該電阻寬度的該全區域分配數據。該全區域的分配數據包括所有位置的調整率M。注意，該係數A至F及該調整率M係藉由一處理單元(如：個人電腦)計算。處理單元可使用一測定結果自動計算該係數A至F及該調整率M。

計算完全區域的分配數據之後，該保護膜104的圖案係形成於該電阻薄膜103上(見圖7)。一聚酰亞胺膜係用作為該保護膜104。舉例而言，該整個多層片54係塗佈有聚酰亞胺，其為光敏樹脂。舉例而言，該塗佈的聚酰亞胺係保存在烘箱中，且藉由直接寫入而曝光。於此，根據該全區域的分配數據直接寫入而曝光該保護膜104。當該保護膜104的曝光完成後，該保護膜104被光照射的部分則融化。然後，如圖7所示，該保護膜104的圖案係形成。

該保護膜104係形成於形成該電阻器100的位置上。於此， 形成於該電阻薄膜103上之該保護膜104的該複數個圖案個別具有對應於該調整率M的圖案寬度。意即，該保護膜104的該些圖案的圖案寬度係對應該電阻薄膜103的圖案寬度而形成。該保護膜104係形成於該電阻薄膜103上，且係形成於一塗佈膜106(說明於下文)未形成的位置上。

接著，一抗蝕圖案105係形成於該電阻薄膜103及該保護膜104上(見圖8)。舉例而言，使用抗蝕劑(例如一以旋轉塗佈法製成的光聚合物)後，並藉由一直接寫入裝置而曝光。當該抗蝕完成後則形成該抗蝕圖案105，如圖8所示。在該抗蝕圖案105的鏤空處105a中使該電阻薄膜103曝光。該抗蝕圖案105係形成於無電線形成之位置。該電阻圖案係直接形成於該保護層104及該電阻薄膜103上。在形成該電阻器100的位置上，該抗蝕圖案105係直接形成於該保護膜104上。

然後，該塗佈膜106，其係佈線於該最上層，係藉由將該抗蝕圖案105作為遮蔽而形成(見圖9)。該塗佈膜106係直接形成於該電阻薄膜103上，且係電連接該電阻薄膜103。該塗佈膜106係以特定厚度形成於該抗蝕圖案105的該鏤空處105a中。該塗佈膜106之厚度係大於該電阻薄膜103之厚度。於此，舉例而言，該塗佈膜106可以電鍍法及無電鍍法形成。注意，該塗佈膜106之圖案係藉由將電阻薄膜103作為一電鍍處理的種子層而形成於該電阻薄膜103上。然後，該塗佈膜106係設置於該電阻薄膜103上，位於未形成該保護膜104及該抗蝕圖案105之處。藉此方式形成作為最上層電線的該塗佈膜106。此外，該塗佈膜106係連接於該內部佈線107。

當該塗佈膜106的該些圖案形成後，該抗蝕圖案105則被移除。於移除該抗蝕圖案105後，從該保護膜104及該抗蝕圖案105中露出的該電阻薄膜103係被移除。而後，該電阻薄膜103係形成如圖10所示的圖案。於未形成該保護層104或該塗佈膜106之處的該電阻薄膜103則被蝕刻。注意，該電阻薄膜103可藉由乾蝕刻法或濕蝕刻法進行蝕刻。於此，該電阻薄膜103係藉由不影響該塗佈膜106及該保護層106的方法而 被蝕刻。該電阻薄膜103係藉由該塗佈膜106連接於該內部佈線107。

如目前為止所說明的，該保護膜104及該電阻薄膜103的寬度係根據該片電阻值的分佈而調整。緊鄰於該保護膜104下方的該電阻薄膜103之圖案寬度係對應該電阻薄膜103的片電阻分佈。換句話說，該電阻寬度調整率M調整該電阻薄膜103以消除由於該電阻薄膜103的膜厚度分佈所造成的片電阻值的變異。藉此得以抑制電阻值的變異。舉例而言，電阻值可以保持於任意參考電阻值的一±20%的標準值範圍內。因此，可抑制該電阻薄膜103的參考電阻值的偏差。

在本實施例中，該保護膜104係根據全區域分配數據而形成圖案。然後，該抗蝕圖案105係形成於該具有圖案的保護膜104上。該塗佈膜106係以該抗蝕圖案105作為遮蔽而形成。該電阻薄膜103係以該塗佈膜106及該保護膜104作為遮蔽而形成圖案。然後，該保護膜104或該塗佈膜106係形成於該電阻薄膜103上。如此避免了該電阻薄膜103暴露於空氣中，藉此防止該電阻薄膜103的時效性劣化。

該抗蝕圖案105係連續地形成於該保護膜104的圖案形成後。然後，該電阻薄膜103及該塗佈膜106可藉由一簡單的結構形成。在此步驟中，該電阻薄膜103具有幾乎與該保護膜104相同的寬度。意即，緊鄰於該保護膜104的該保護膜104及該電阻薄膜103的圖案的邊緣係實質地相配。此外，該電阻薄膜103係位於該塗佈膜106及該保護膜104下。換句話說，該塗佈膜106及該保護膜104係設置於該電阻薄膜103上且未凸出於該電阻薄膜103的邊緣。

注意，用於計算該調整率M的表達式並不限於表達式(1)。進一步注意的是儘管上述說明中提及用於該探針卡16的多層佈線板，該上述電阻器100可以形成於該多層佈線板上而使用於探針卡之外的用途。

根據本發明的說明，本發明的實施例顯而易見地可以具有多種變異方式。惟這些變異仍屬於本發明的發明精神和發明範圍中，且所有的本領域技術人員所顯而易見的修改將包含在以下所界定之專利範圍中。

100‧‧‧電阻器

101‧‧‧母材

102‧‧‧多層佈線層

103‧‧‧電阻薄膜

104‧‧‧保護膜

106‧‧‧塗佈膜

107‧‧‧多層內部電線

Claims (9)

1. 一種多層線路板之製造方法，該多層線路板包括形成多層構造的一內部導線的複數個佈線層及形成在最頂層的佈線層上的複數個電阻器，該方法包含：形成於該最頂層的佈線層的一電阻薄膜；量測該電阻薄膜的電阻分佈；根據該電阻分佈而計算該複數個電阻器的電阻寬度調整率；於該電阻薄膜上形成複數個保護膜的圖案，該保護膜的圖案具有依照該電阻寬度調整率的一圖案寬度；在該電阻薄膜上為外露於該保護膜的位置處，形成一鍍膜的圖案；以及在外露於該鍍膜及該保護膜的位置處而蝕刻該電阻薄膜，以形成該電阻薄膜圖案，以形成於電阻薄膜上配置有保護膜的複數個電阻、及於電阻薄膜上配置有鍍膜的佈線，其中該電阻寬度調整率，係為調整緊鄰於該保護膜下的該電阻薄膜的圖案寬度以消除由於該電阻薄膜的薄膜厚度分佈所產生的薄膜電阻值的變異。
2. 如請求項1所述之方法，其中該鍍膜圖案的形成係包括：形成一光阻圖案於該保護膜及該電阻薄膜上；以及形成該鍍膜係於該光阻圖案的一鏤空處中。
3. 如請求項1所述之方法，其中在緊鄰於該保護膜下的該電阻薄膜的圖案寬度係為依照該電阻薄膜的薄膜電阻分佈。
4. 如請求項1所述之方法，其中該保護膜及緊鄰其下之該電阻薄膜的圖案邊緣係實質地相配。
5. 如請求項1所述之方法，其中在該保護膜的圖案的形成步驟中，以一光聚合物膜作為該保護膜而形成在該電阻薄膜上，且該光聚合物膜係藉由直接寫入而為外露。
6. 一種探針卡的製造方法，包含：藉由如請求項1所述的多層線路板的製造方法，製造多層線路板；以及於該多層線路板裝設複數個接觸子，該接觸子用以接觸被檢查體的電極。
7. 一種多層佈線板，該多層佈線板包括形成多層構造的內部導線的複數個佈線層及形成在最頂層的佈線層上的複數個電阻器，該多層佈線板包含：一電阻薄膜的圖案，係藉由對形成於該最頂層的佈線層的電阻薄膜圖案成形所形成；複數個保護薄膜，佈置於該電阻薄膜的圖案上；以及一鍍膜，佈置於該電阻薄膜的圖案上的未形成有保護膜之位置處，其中緊鄰於該保護膜下的該電阻薄膜具有依照圖案成形前的該電阻薄膜的薄膜電阻分佈的一圖案寬度，其中該多層佈線板的圖案寬度係形成為消除由於該電阻薄膜的薄膜厚度分佈所產生的薄膜電阻值的變異。
8. 如請求項7所述之多層佈線板，其中該保護膜及緊鄰其下之該電阻薄膜的圖案邊緣係實質地相配。
9. 一種探針卡，包含：如請求項7或8所述的多層部線板；以及複數個接觸子，裝設於該多層線路板，用以接觸於被檢查體的電極。