TWI541983B - 具有鐵電氧化鉿之半導體裝置及形成半導體裝置之方法 - Google Patents

具有鐵電氧化鉿之半導體裝置及形成半導體裝置之方法 Download PDF

Info

Publication number
TWI541983B
TWI541983B TW103139342A TW103139342A TWI541983B TW I541983 B TWI541983 B TW I541983B TW 103139342 A TW103139342 A TW 103139342A TW 103139342 A TW103139342 A TW 103139342A TW I541983 B TWI541983 B TW I541983B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
undoped
range
titanium nitride
Prior art date
Application number
TW103139342A
Other languages
English (en)
Other versions
TW201533888A (zh
Inventor
喬漢尼斯 木拉爾
迪那Ｈ 崔尤索
羅伯特 彼德爾
喬齊 莫特爾
派崔克 波拉寇史基
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201533888A publication Critical patent/TW201533888A/zh
Application granted granted Critical
Publication of TWI541983B publication Critical patent/TWI541983B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Description

具有鐵電氧化鉿之半導體裝置及形成半導體裝置之方法
本發明大致係關於半導體裝置，且尤其是關於具有鐵電氧化鉿的複雜半導體裝置，以及用於形成相應的半導體裝置的方法。
積體電路典型地包含非常大量的電路組件形成在給定的晶片面積上，其中，半導體裝置代表電路組件的重要實現。舉例而言，目前的先進IC(積體電路，integrated circuit)是由數百萬個場效電晶體所形成，該場效電晶體又稱為MOS電晶體或MOSFET，且一般來說MOSFET可以視為在現代IC中的主要半導體裝置。因此，邁向增進的效能和較低的積集體積的努力已經主要導向減少基本電晶體結構的尺寸。持續增進半導體裝置效能的驅動力是由微縮的摩爾定律(Moore’s law of scaling)所提出，其要求在IC中的半導體裝置的數量指數級地增加，例如，每二至三年變為兩倍。結果，電晶體的最小尺寸約每一年 指數級的縮小。
儘管多種尺寸微縮製程技術已經被發展並實現來滿足摩爾定律，其無法永遠持續下去是顯而易見的，特別是當由材料所附加的限制在先進微縮節點中變得更加重要時。舉例而言，在先進電晶體結構的閘極電極中的閘極介電層厚度變得如此薄(在2nm以下)，使得從該閘極電極到通道區域(通常位於該閘極電極下方)的直接電子穿隧所造成的閘極漏電流隨著減低的厚度而增加，結果，基於這種電晶體的任何積體電路的功耗變得無法接受。
在使用高k介電材料時，該閘極漏電的問題可以由設置用高k介電材料(譬如氧化鉿基的材料)的閘極介電質來解決，其允許增加該閘極電極到該通道的電容耦合而不需要降低該閘極介電質的厚度。因此，利用高k介電材料實現閘極介電質不僅允許增加個別電晶體組件的效能，也可以降低半導體裝置的尺寸並因此在給定的晶片面積中結合了增多的功能性。
為了增加建立在給定晶片面積中的功能性的進一步努力導致了消除第二級儲存系統的方法。這些方法是基於非揮發性記憶體裝置的發展，其在沒有供電時不會失去所儲存的信息。在此，努力被導向鐵電性RAM或FeRAM的發展，其使用具有鐵電性質的介電層。相較於傳統的快閃裝置，目前的FeRAM顯示，在較高的寫入效能時有較低的功率使用以及較多的寫入-消除循環次數。因此，大量的研究投入在鐵電材料上，以提供非揮發性記憶 體裝置。
因此，鐵電材料已經被考慮用於形成高效的電容器。在此使用鐵電材料的效果是基於施加在該鐵電材料上的適當電場來調整該鐵電材料的極化狀態的可能性。因為鐵電材料的極化狀態是會保持的，除非暴露在高的關於該極化狀態反向電場或高溫下，可能可以“程式化”由鐵電材料所形成的電容器，使得所引發的極化狀態反應一信息單元。因為所引發的極化狀態可以被保持，即使將電源供應從“已程式化”的電容器移除。相對於習知快閃設計的傳統儲存電容器，該電容器的狀態更新(refreshment)是不需要的。鐵電材料的另一優點是鐵電材料相對高的介電常數(k大於4)，其可以使其能夠製造相較於傳統半導體裝置具有優越效能的半導體裝置。
雖然鐵電場效電晶體或鐵電電容器用於複雜半導體裝置，在理論上表現出非常有前景的概念，識別能夠和既有的製程兼容的適當的鐵電材料是困難的任務，特別是在先進技術節點。舉例而言，一般的習知鐵電材料，譬如PZT或鈣鈦礦(perovskites)，和標準的CMOS製程並不兼容。然而，最近的研究結果指出氧化鉿基介電材料可能代表了有前景的具有鐵電行為的材料的候選者。迄今，已知富鉿(Hf)材料展現了具有順電性行為的顯著單斜結構且純二氧化鉿(HfO2)已知是順電性的。然而，關於鉿基材料，目前的結果指出該單斜結構在Zr、Si、Y和Al摻雜的氧化鉿介電材料中是被抑制的且在因此摻雜的樣本中獲得鐵電 性的穩定結晶結構。鐵電性的鉿基材料的範例是，舉例而言，在Mueller等人的“Incipient Ferroelectricity in Al-doped HfO2 Thin Films,”Adv.Funct.Mater.,22：2412-17(2012)、Mueller等人的“Ferroelectricity in yttrium-doped hafnium oxide,”J.Appl.Phys.,110：114113(2011)、Mueller等人的“Ferroelectricity in Simple Binary ZrO2 and HfO2,”Nanoletters,12：4318-23(2012)、以及Boeske等人的“Phase Transitions in Ferroelectric Silicon-doped Hafnium Oxide,”Appl.Phys.Lett.,99：112904(2011)所討論者。
目前，相對于富鉿材料的順電性的一些鉿基材料的鐵電性被視為源自由在因此摻雜的氧化鉿材料中建立的適當結晶狀態，其提供由於其單斜結晶結構而在純氧化鉿中不具有的且未觀察到的鐵電性。
雖然基於氧化鉿的鐵電材料可期待顯示和現有CMOS製程的較佳兼容性，在實際實施中觀察到數個鐵電非揮發性記憶體裝置的缺點。特別是，摻雜所沉積的鐵電氧化鉿層，例如在ALD製程的架構中，造成許多關於如何將鐵電氧化鉿層的摻雜包含到ALD程序中的問題。舉例而言，用於包含摻雜物到鐵電氧化鉿中的必須的複雜配方結構降低了現有製程的生產率。特別是在ALD製程中，額外的摻雜前驅體(doping precursor)的需求通常會苦於低的ALD效能。觀察到在ALD製程中的摻雜不可能到達足夠的程度。對於氧化鉿而言，藉由包含摻雜物到鐵電氧化鉿中以建立鐵電相只有狹窄的製程窗口，導致製程控制困 難，例如具有XPS分析，以及不良的摻雜均勻性。當整個晶圓發生大的裝置參數波動時，舉例而言，提供用於鐵電FET裝置的足夠記憶體窗口(memory window)均勻性是不可能的。
鑒於上述習知技術的狀況，在具有和標準製造技術良好兼容性且沒有所製造的半導體裝置的劣化效能和降低產出下，亟欲提供具有結合鐵電行為的半導體裝置。更欲在和標準CMOS製程一致下，且特別是可以不導致複雜配方結構地包含到標準製程中，提供用於形成具有鐵電性質的半導體裝置的方法。
以下呈現了本發明的簡化概要以便提供對本發明的一些態樣的基本理解。此概要並非本發明的詳盡綜述。此概要並非意在標識本發明的關鍵要件，也並非意在描繪本發明的範圍。該概要的唯一目的是以簡化的形式呈現本發明的一些概念，以作為稍後呈現的更詳細描述的前序。
本揭露提供一種半導體裝置和用於形成半導體裝置的方法，其中，提供一種具有未摻雜的鐵電氧化鉿材料層的半導體基板。
在本揭露的一實施態樣中，提供一種半導體裝置。在本文的一些例示性實施例中，該半導體裝置包含基板、形成在該基板之上的未摻雜的二氧化鉿層、以及形成在該二氧化鉿層上的氮化鈦層，其中，該未摻雜的二 氧化鉿層至少是部分鐵電性的。
在本揭露的另一實施態樣中，提供一種用於形成半導體裝置的方法。在本文的一些例示性實施例中，該方法包含在基板之上形成未摻雜的非晶二氧化鉿層、在該未摻雜的非晶二氧化鉿層上形成氮化鈦層、以及實行熱退火製程用以在該未摻雜的非晶二氧化鉿層中至少部分造成鐵電相。
100‧‧‧半導體裝置
102‧‧‧基板
106‧‧‧可選層
120‧‧‧ALD製程
122‧‧‧未摻雜的非晶HfO2層
130‧‧‧沉積製程
132‧‧‧TiN層
132u‧‧‧上表面
140‧‧‧熱退火製程
300a‧‧‧半導體裝置
300b‧‧‧半導體裝置結構
302a‧‧‧基板
302b‧‧‧基板
310a‧‧‧閘極電極結構
312a‧‧‧SiON層
312b‧‧‧底部電極層
314a‧‧‧未摻雜的鐵電HfO2層
314b‧‧‧未摻雜的鐵電HfO2層
316a‧‧‧TiN層
316b‧‧‧TiN層
318‧‧‧閘極材料層
322‧‧‧源極區域
324‧‧‧汲極區域
藉由參考以下敍述結合附圖可以更瞭解本揭露，其中相同的元件符號意指類似的組件，且其中：第1a至1c圖示意地例示依據本揭露的一些例示實施例用於形成半導體裝置的方法；第2圖示意地例示代表依據本揭露的一例示實施例的氧化鉿材料層的鐵電行為的圖示關係；第3a圖示意地例示依據本揭露的一例示實施例的FeFET裝置結構；以及第3b圖示意地例示依據本揭露的一例示實施例的電容器結構。
雖然本文所揭露的標的容許各種的修改及替代形式，但其特定的實施例已通過附圖中的例子來顯示，並在本文中詳細描述。然而，應該瞭解的是，本文中特定實施例的描述不是為了要限制本發明所披露的特定形式，相反地，本發明欲涵蓋落入本發明的精神與範疇內的所有修改物、相等物、以及替代物，其將如申請專利範圍所定義。
下面將說明本發明的各種例示性實施例。為了清楚起見，本說明書中並不記載實際實施方式中的所有特徵。當然，應該理解，在研發任何這種實際實施例的過程中，必須考慮許多具體的實施因素來達到研發人員的特定目的，諸如符合系統相關以及商業相關的約束，這些約束在各個實施方式中都是不同的。而且，應該理解，這種研發的努力可能是複雜並且耗時的，雖然如此，本領域技術人員受益於本公開內容也能正常地實現。
現在參照附圖描述本發明主題。附圖中示意的各種結構、系統及裝置只是出於解釋目的並用以避免由本領域技術人員已知的細節模糊本揭露。但是，該些附圖被包括來描述並解釋本揭露的實施例。這裏所用的詞語和詞組的意思應當解釋為與相關領域技術人員對該些詞語及詞組的理解一致。在本文中的連貫使用的術語或詞組並不意圖隱含特別的定義，亦即與本領域技術人員所理解的通常慣用意思不同的定義。若術語或詞組意圖具有特定意義，亦即不同於本領域技術人員所理解的意思，則此類特別定義會以直接明確地提供該術語或詞組的特定定義的定義方式明確表示於說明書中。
本發明關於整合在晶片上的半導體裝置以及關於整合在晶片上的半導體裝置結構。舉例而言，半導體裝置可以是金氧半導體裝置(MOS裝置)、例如MIM/MIS電容器的電容器、電阻器結構等等。當參照MOS裝置時， 本領域的技術人員將瞭解到雖然使用「MOS裝置」作為表達，並於欲將本發明限制於含有金屬的閘極材料及/或含有氧化物的閘極介電材料。當參照MIM/MIS電容器時，本領域的技術人員將瞭解到雖然使用「MIM/MIS」作為表達，並不欲將本發明限制於含有金屬的電極。本揭露的半導體裝置，且特別是如本文所述的例是實施例所示的MOS裝置及/或電容器，關注由先進技術所製造的組件。本揭露的半導體裝置是由應用於小於100nm的技術節點所製造，較佳地的是小於50nm，更佳的是小於35nm。本領域技術人員會瞭解本揭露建議半導體裝置具有小於100nm的最小長度及/或寬度尺寸，較佳地的是小於50nm，更佳的是小於35nm。
本領域的技術人員理解MOS電晶體可以製作為P通道MOS電晶體或PMOS電晶體以及N通道電晶體或NMOS電晶體，且兩者均可用具有或不具有遷移性增強應力源的特徵(mobility enhancing stressor features)或應變引發特徵(strain-inducing features)的方式來製作。電路設計者可以使用PMOS和NMOS電晶體、施加應力或未施加應力，來混合並匹配裝置種類，以利用其最適用於所要設計的電路的各個裝置種類的最佳特性。本領域的技術人員瞭解該應力和應變是一般性的對應於拉伸模數來敍述的。
在以下圖式的描述中，將例示依據本揭露的各種範例實施例的半導體裝置和形成半導體裝置的方法。所述的製程步驟、程序和材料被視為僅作為設計來例 示給熟知本領域技術的人員用於實踐本發明的範例實施例。然而，要瞭解本發明並不排他性地限於所例示和敍述的範例實施例，因為存在許多可能的修飾和修改，其對於本領域的技術人員在學習本發明的詳細敍述以及隨附圖示和上述的技術背景和發明內容之後是十分清楚的。半導體裝置所例示的部分可以只包含單一個組件，雖然本領域的技術人員將理解該半導體裝置的實際實施可以包含大量的這些組件。製造半導體裝置的各種步驟是習知的，因此為了簡潔起見，許多傳統的步驟在此只會簡短的提及，或是在不提供習知的製程細節下完全被省略。
最近的測量指出已摻雜的氧化鉿薄膜可以在中間狀態的摻雜程度下產生自發極化，可能在這些層造成鐵電磁滯循環(ferroelectric hysteresis loop)。舉例而言，具有5.2mol%的YO1.5內容物的Y：HfO2薄膜顯示具有24μC/cm2的殘留極化Pr的鐵電磁滯。在3.4mol%的SiO2內容物下，Si：HfO2薄膜顯示具有10μC/cm2的殘留極化Pr的鐵電磁滯。再者，在ZrO2摻雜的氧化鉿材料中，在50mol% ZrO2的混合物中，觀察到15μC/cm2的殘留極化Pr的鐵電磁滯。
在上述範例中所獲得的資料指出在摻雜的HfO2中的自發極化的結構原點是鏈接到在摻雜的氧化鉿的安定的正交相。雖然氧化鉿基薄膜顯示鐵電行為，且藉由結合適當的摻雜結構到氧化鉿中，其似乎可能達成高密度鐵電儲存，在用於整合鐵電體到微電子裝置的現有製程 的實現中顯示如上述的關於習知技術的嚴重缺陷。
有鑒於目前的狀況，提出形成未摻雜的多晶HfO2層在基板上方，舉例而言，利用ALD製程。之後，形成TiN層在該未摻雜的多晶HfO2層上。發明者可證明具有鐵電特性的未摻雜的多晶HfO2層是能夠被製造的。
本領域的技術人員將瞭解未摻雜的氧化鉿鐵電材料層可以輕易的在現有製程流程中實現，使得在擁有整合HfO2基薄膜到先進半導體裝置中的大量經驗下，可以輕易用既有製程提供鐵電性而不影響用以達成複雜半導體裝置的可靠度和微縮的特性。特別是，可以正向地影響鐵電非揮發性儲存裝置的微縮。
參考第1a至1c圖，本揭露的一些例示範例將會被詳盡的描述。第1a圖示意地顯示在製程的早期階段的依據本揭露的一例示實施例的半導體裝置100。在這個階段，提供半導體基板102。該基板102可包含可由矽、鍺、矽/鍺、矽/鍺/碳、矽/碳、砷化鎵、砷化銦、磷化銦或其他合適的半導體材料中選出的半導體材料。在一些例示實施例中，該基板102可包含矽。本領域的技術人員將瞭解該基板102可以是具有面方位(surface orientation)的單晶矽層，亦即，作為主要的晶體方位中的一者的垂直於該基板102的頂部表面的表面晶體方位。在一些例示實施例中，該基板102可以是塊材基板、絕緣體上覆半導體(semiconductor-on-insulator,SOI)以及混合基板中的一者。該基板102可以具有內建的應變或應力，用於加強主要電 荷載體的移動性。另外，或替代地，該基板102可以被摻雜，譬如具有一個或多個阱區域。這並不對本揭露提出任何限制，且在第1a圖的階段，該基板102可以是未摻雜的。
在一些例示範例中，可以形成可選層106在該半導體基板102上。舉例而言，該可選層106可以包含TiN、SiO2和SiON中的一者。或者，該可選層106可以被省略，如在第1a圖中以虛線指出者。
非晶的未摻雜HfO2層122被形成在該基板102上方。在本文的一些例示範例中，該非晶的未摻雜HfO2層122可以沉積在該基板102上，亦即，該非晶的未摻雜HfO2層可以直接和下方的基板102接觸。在其他實施例中，該非晶的未摻雜HfO2層122可以沉積在該可選層106上。
依據本揭露的例示實施例，可以藉由執行用於沉積該非晶的未摻雜HfO2層122的ALD製程120來形成該非晶的未摻雜HfO2層122。在本文的一些特別範例中，沉積溫度可以是在從約200至400℃的範圍內，譬如，舉例而言，從約200至300℃。在一些本揭露的先進實施中，該沉積溫度小於300℃，或甚至小於250℃。
所沉積的非晶的未摻雜HfO2層122的厚度可以在約4至20nm的範圍內。在一些本揭露的先進實施中，該HfO2層122可以用減低的厚度來形成，譬如小於10nm，或甚至小於6nm。在本揭露的一明確的範例中，該未摻雜HfO2層122可以是6nm厚，且並不對本揭露做出任 何限制。
第1b圖繪示在製程中更進一步的階段中的該半導體裝置100，在該階段，覆蓋層形成在該未摻雜的非晶HfO2層122上。在本揭露的例示實施例中，該覆蓋層132可以包含TiN層132，或甚至由TiN層132所提供。在一例是範例中，該未摻雜的非晶HfO2層122可以被該TiN層132完全覆蓋。
在本文的一些例示範例中，該TiN層132具有在約2至30%的範圍內的平均含氧量，舉例而言，在約2至20%的範圍內，以及為了最佳結果，在約2至15%的範圍內。該平均含氧量，舉例而言，可以由在該TiN層132的TiN材料的既定體積中的含氧量來判定，且可以由該既定體積的含氧量來推定而獲得該平均含氧量。因此，可以獲得推定的值，其代表橫跨該TiN層132的平均含氧量。可以藉由推定多個預設量測體積的含氧量並平均該些推定的值來改善該平均含氧量。本領域的技術人員將瞭解這並不對本揭露提出任何限制且僅用於例示獲得該平均值的可能性。在一些本揭露的先進實施中，以降低的含氧量來形成該HfO2層122，譬如小於10%，或甚至小於5%。
在一些例示範例中，該TiN層可具有大於約100μΩcm且小於約400μΩcm的體電阻率，譬如，舉例而言，小於約350μΩcm，且為了最佳的結果，小於約300μΩcm。
在一些例示範例中，該TiN層132可具有在 約4.5至5.2g/cm3的範圍內，且為了最佳的結果，約4.55至5.15g/cm3的範圍內的密度。
在一些特殊的例示範例中，該TiN層132可具有在200至1500MPa的範圍內的壓縮內應力。舉例而言，該TiN層132的壓縮內應力可以是約250Mpa或更大。
在本揭露的一些特殊例示實施例中，可以沿著該TiN層132的深度方向，亦即和該TiN層132的上表面132u的法向平行，形成含氧量分佈。舉例而言，該含氧量分佈可以是在該TiN層的上表面132u的含氧量是在約5至15%的範圍內，且在該TiN層132和該未摻雜的非晶HfO2層122的界面的含氧量是小於7%。在本文的一些例示範例中，該含氧量分佈可以設置成在該TiN層的上表面132u的含氧量大於約5%並在該TiN層132和該未摻雜的非晶HfO2層122的界面降低至0%。因此，本領域的技術人員將瞭解可以在該TiN層132中設置氧梯度，該氧梯度的方向平行於該上表面132u的法向。在一明確的範例中，在該上表面132u的含氧量可以在從2至5%的範圍內且在該界面的含氧量可以低於5%。
在本揭露的例示實施例中，可以在沉積製程130中形成該TiN層132。在本揭露的一些例示實施例中，該沉積製程130可包含物理氣相沉積(physical vapor deposition,PVD)製程。該沉積製程130的沉積溫度可以實質上小於或等於約400℃，且為了最佳的結果，小於或等於約300℃。在本文的一些特殊例示範例中，該沉積溫度 可以實質上約是室溫。舉例而言，該TiN層132可以沉積在該未摻雜的非晶HfO2層122，使得該未摻雜的非晶HfO2層122在經過整個沉積製程130仍保持非晶。
依據本文的一些例示範例，可以特定的鈦/氮比例(其在該沉積製程130中被調整)來實行該PVD製程。舉例而言，該PVD製程可以是濺鍍製程。
在特定的例示範例中，鈦/氮氣體可以設置在製程腔室中，用以在該TiN層132的上表面132u上形成在從約2至15%或5至10%的範圍內的含氧量，並在該TiN層132和該未摻雜的非晶HfO2層122的界面上形成小於7%的含氧量。舉例而言，該氮含量可以在該沉積製程130中被改變以使得想要的氧含量分佈和想要的氧梯度可以被建立在整個TiN層132。在一明確的範例中，在該上表面132u的含氧量可以是在約2至5%的範圍內的且在該界面的含氧量可以低於5%。
在另一特定例示範例中，包含PVD製程的沉積製程130是在氮氣中實行。本領域的技術人員將瞭解特定的鈦/氮比例可以在該沉積製程130中被調整。在形成該TiN層132之後，可以在含氧的氣體中實行熱退火製程，用以形成在該TiN層132中想要的含氧量分佈。舉例而言，可以形成上述的含氧量分佈。在一特定的例示方法中，可以在該TiN層132中提供氧梯度。該氧梯度可以如上所述的設置。
第1c圖繪示依據的一些例示實施例的在製 程中更進一步的階段中的該半導體裝置100。熱退火製程140被實行來至少部分地在該未摻雜的非晶HfO2層122中造成鐵電相。在一些例示範例中，該TiN層132可以完全覆蓋該未摻雜的非晶HfO2層122，以便在該熱退火製程140中獲得該HfO2層晶體的完全保持的成核(fully kept nucleation)。
在本揭露的一些例示實施例中，該熱退火製程可以是快速熱退火製程，其將該半導體裝置100在該熱退火製程140中暴露在約400至1100℃的溫度中，且為了最佳結果，暴露在約800℃中。本領域的技術人員將瞭解該退火溫度可依據該未摻雜的非晶HfO2層122的厚度而定且可以對應地選擇。
第2圖繪示鐵電性的未摻雜氧化鉿材料，譬如未摻雜的HfO2層122，在實行熱退火製程140之後的磁滯曲線H。
繪示在第2圖中的圖示具有代表極化狀態P(以μC/cm2為單位)的縱坐標對應代表施加電壓U(任意單位，例如在1至5V的範圍內且不以此限制本揭露)的橫坐標。第2圖的圖示的原點O代表零極化狀態和零施加電壓U，如第2圖中的虛線所示。
如第2圖中可見的，鐵電性的特質藉由通過兩個飽和極化狀態Psat和-Psat之間的磁滯的材料極化狀態來描述。舉例而言，當從其上具有最小的極化狀態-Psat的U1增加電壓U到最大電壓U2，該材料的極化狀態沿著該磁 滯曲線H的部分曲線H1變化並變為飽和的(P假設該飽和極化狀態Psat)。當再次降低該施加電壓U從最大極化狀態Psat的U2到U1，該極化狀態如該磁滯曲線H的部分曲線H2所示地變化，直到極化狀態在U1變為飽和(負的飽和極化狀態-Psat)。注意到在該電壓U2/U1之後進一步增加/減少該電壓U不會確實改變該極化狀態，因為該鐵電材料的全部偶極子在由該施加電壓所實行的電場中對齊了，且因此預期是飽和狀態。
在從U2/U1開始減少/增加該電壓U到零的過程中，該極化狀態減少/增加(沿著H2/H1)到在U=0時不會消失的極化狀態值Pr/-Pr，通常稱為“永久極化狀態”。依據由先前施加電壓所造成的先前引起的飽和極化狀態，可因此保持鐵電材料的特定永久極化狀態，即使將該鐵電材料從電源斷接之後。以這個方法，鐵電材料可以被”程式化”成永久極化狀態，其允許用來識別先前施加的電壓水平，亦即，大於或小於零。
發明人觀察到約2μC/cm2的永久極化狀態，在依據一些例示實施例(其關於第1a至1c圖以及第2圖在以上討論)的上述由TiN層覆蓋的鐵電性的未摻雜HfO2層中。在包含具有6nm厚度的未摻雜HfO2層的其他實驗中，觀察到約10μC/cm2的永久極化狀態。
本揭露的一些例示應用將參考第3a和3b圖進一步地討論。在第3a圖中，顯示半導體裝置300a。該半導體裝置300a可以形成在基板302a中及上。該基板 302a可類似於以上參考第1a圖所述的基板102。如第3a圖所示，該半導體裝置300a包含閘極電極結構310a形成在該基板302a的表面部分上方。在一明確的範例中，該閘極電極結構310a可包含可選SiON層312a、未摻雜的鐵電HfO2層314a、TiN層316a以及閘極材料層318，譬如多晶矽材料層。在該閘極電極結構310a的相反端，源極區域322和汲極區域324形成在該基板302a中。該SiON層312a是選擇性的，如虛線所示。這並不對本揭露做出任何限制且本領域的技術人員將瞭解SiO2層可以形成來取代該SiON層312a，或者，該未摻雜的鐵電HfO2層314a可以直接沉積在該基板302a上。
在本揭露的一些例示實施例中，該半導體裝置300a可以被作為FeFET來運作。在此，該源極區域322和汲極區域324可以耦合成源極/汲極接觸(未圖示)，且該閘極電極318可以耦合成閘極接觸(未圖示)。可理解該源極區域322可耦接至源極電位Vs、該汲極區域324可耦接至汲極電位Vd且該閘極結構310a可耦接至閘極電位Vg。本領域的技術人員將瞭解靜止狀態可以是Vg=0V、Vd=0V、Vs=0V。
在以下用於該半導體裝置300a的例示運作模式的討論中，假設該半導體裝置300a是N通道FeFET配置。在此，舉例而言，該基板302a可以至少部分地鄰接到該半導體裝置300a設置為P型阱，且由內嵌在該基板302a中的N型摻雜區域來設置該源極區域322和汲極區域 324。本領域的技術人員將瞭解到，在一些例示範例中，該源極電位Vd可以由第一位元線(未圖示)供應、該源極電位Vs可以由第二位元線(未圖示)供應，且該閘極電位Vg可以由字元線(未圖示)供應。
在N通道FeFET中，可藉由提供電壓脈衝到該閘極電極結構310a，其中，該電壓脈衝具有振福Vp，來達成將該鐵電未摻雜HfO2層314a轉換到第一極化狀態來程式化該半導體裝置300a。在本文的一些例示範例中，該第一極化狀態可以關聯於訊息狀態“0”。因此，當設定該電壓脈衝的振幅為-Vp，可以在該鐵電未摻雜HfO2層314a中定義第二極化狀態。該第二極化狀態可以，舉例而言，識別為訊息狀態“1”。這並不會對本揭露做出任何限制，或者，可以反轉該訊息狀態到極化狀態的指派。
參考以上第2圖的討論，該振幅Vp可以實質上等於以上參考第2圖討論的U2。另一方面，該振幅-Vp可以實質上等於以上參考第2圖討論的U1。然而，這並不對本揭露做出任何限制，且本領域的技術人員將瞭解可以選擇不會完全引起該未摻雜的鐵電HfO2層314a的飽和極化狀態的振幅Vp和-Vp。應理解到，在程式化中，電位Vd和Vs是設為0V以得到最佳結果。
在關閉供應給該閘極電極結構310a的程式化電位之後，永久極化狀態(請見第2圖中的Pr或-Pr)將保留在該未摻雜的鐵電HfO2層314a中。因此，對應由Vp所引起的第一極化狀態的永久極化狀態可以關聯於訊息狀態 “0”而對應-Vp的永久極化狀態可以關聯於該半導體裝置300a的訊息狀態”1”。
該未摻雜的鐵電HfO2層314a的非消失性永久極化狀態造成該半導體裝置300a的臨界電壓的偏移。因為該未摻雜的鐵電HfO2層314a的不同永久極化狀態關聯於不同的訊息狀態“0”、“1”，這些不同的永久極化狀態在程式化之後造成該半導體裝置300a不同的臨界電壓。當施加預定的閘極電位到該閘極電極結構310a時，依據判定在該源極區域322和該汲極區域324之間的電流，可以判定不同的臨界電壓，且因此，可以判定不同的訊息狀態“0”、“1”。
在本文的一特殊例示範例中，可以藉由施加閘極電位Vg=Vr到該閘極電極結構310a以及汲極電位Vd=Vdr到該汲極322來實施從該半導體裝置300a進行讀取。在本文的明確範例中，該源極322可以耦接至源極電位Vs=0V。要理解到當從該半導體裝置300a讀取信息時，藉由程式化電位“+Vp”的程式化造成的訊息狀態“0”會造成比以程式化電位“-Vp”的程式化造成的訊息狀態“1”更大的源極/汲極電流。因此，藉由在施加預設的讀取電位Vr到該閘極電極結構310a和讀取電位Vdr到該汲極322下，流經該源極區域322和該汲極區域324之間的電流量可以辨別該訊息狀態“0”、“1”。此外，如上述的讀取程序可以是非破壞性的，亦即，可以保留由在該鐵電未摻雜HfO2層314a中引起的特定極化狀態所施加在該 閘極電極結構310a上的訊息狀態，特別是當選擇讀取電壓具有一絕對值，其小於所施加的程式化電位的絕對值時。
本領域的技術人員將瞭解由本揭露所提供的用於形成半導體裝置的方法非常輕易能被包含到現有的複雜半導體裝置的製造流程中。平行地製造大量的半導體裝置是可能的，其中，在半導體裝置的HfO2層中的鐵電特性可以選擇性地被調整或被「啟動」而不需要摻雜物，且因此，不需要增加額外的摻雜程序到現有的製程中。
在本揭露的一些例示實施例中，可以達成只在所選擇的半導體裝置上選擇性地形成TiN層，譬如參考第1a至1c圖所討論的該TiN層132或是以上參考第3a圖所述的該TiN層316a，舉例而言，藉由遮罩該基板302a(半導體裝置將被製造於該基板302a中)上的部分，在這些部分不應具有任何鐵電特性。
在本文的一些明確範例中，第一和第二半導體裝置可以設置在基板的第一和第二主動區域中，譬如，舉例而言，如以上參考第1a和3a圖所述的基板。該第一和第二主動區域可以由隔離結構來分開，譬如STI結構及/或在其間形成的一個或多個主動區域。
可以在該第一和第二主動區域之上形成非摻雜的非晶HfO2層，使得第一非摻雜的非晶HfO2層可以形成在該第一主動區域之上且第二非摻雜的非晶HfO2層可以形成在該第二主動區域之上。因此，在這個製造階段，該第一半導體裝置可包含第一非摻雜的非晶HfO2層，且在 這個製造階段，該第二半導體裝置可包含第二非摻雜的非晶HfO2層。本領域的技術人員將瞭解可能出現在該基板中的其他主動區域可能由適當的遮罩結構所覆蓋，使得該第一和第二主動區域曝露在用於形成該第一和第二非摻雜的非晶HfO2層的沉積製程中。在本文的一些例示範例中，該沉積製程可以是ALD製程。
接著，可以在該基板上方形成一遮罩結構，該遮罩結構覆在該第一主動區域之上並將該第二主動區域曝露在進一步的製程中。在本文的一些例示範例中，可以在該第一主動區域上形成遮罩或硬遮罩。
接著，可以依據以上的該TiN層132或該TiN層316a所述的形成製程來該形成TiN層在該第二非摻雜的非晶HfO2層上。
在該第二主動區域上方的該第二非摻雜的非晶HfO2層上方形成該TiN層之後，可移除該第一主動區域的該遮罩結構，且可形成覆蓋在該第二主動區域之上的第二遮罩結構以將該第一主動區域曝露在進一步的製程中。
可以依據傳統的技術，譬如習知的CVD製程，在該第一非摻雜的HfO2層上方形成第二TiN層。本領域的技術人員將瞭解藉由將該第二主動區域曝露到400℃或更高的溫度，可以啟動該第二HfO2層的鐵電特性，同時該第一HfO2層將不是鐵電性的，且顯現如習知技術的順電性質。
因此，鐵電性半導體裝置和非鐵電性半導體裝置可以在由現有製程所組成的方法中被輕易的製造，亦即，不需要增加額外的摻雜製程。
參考第3b圖，將描述另一半導體裝置結構300b。該半導體裝置結構300b包含類似以上參考第1a至1c圖所述的基板102或以上參考第3a圖所述的該基板302a的基板302b。另外，底部電極層312b形成在該半導體基板302b之上。雖然第3b圖繪示該底部電極層312b是直接形成在該基板302b的上表面上，這並不對本揭露做出任何限制，且本領域的技術人員將瞭解一個或多個其他的層可以形成在該底部電極層312b和該基板302b之間。舉例而言，絕緣層(未圖示)可以形成在該底部電極層312b和該基板302b之間。另外，導電結構可以形成在該底部電極層312b和該基板302b之間。在這個例子中，本領域的技術人員將瞭解該基板302b可具有形成在其中的已摻雜阱區域，至少局部地在鄰接於該半導體裝置結構300b的區域中。舉例而言，該底部電極層312b可藉由導電結構(未圖示)耦接至形成在該基板302b中的摻雜區域(未圖示)。
在該底部電極層312b上形成未摻雜的鐵電HfO2層314b。該未摻雜的鐵電HfO2層314b可以依據以上參考第1a至1c圖或參考第3a圖所述的製程來形成。
再者，該半導體裝置結構300b包含形成在該未摻雜的鐵電HfO2層314b的TiN層316b。該TiN層316b類似於以上參考第1a至1c圖所討論的該TiN層132或以 上參考第3a圖所討論的該TiN層316a。
在本揭露的一特殊例示實施例中，該半導體裝置結構300b可形成MIM或MIS電容器結構。相關的半導體裝置結構300b可以耦接到FET裝置(未圖示)，使得該底部電極層312b可以耦接到該FET裝置(未圖示)的源極或汲極的一者。FET裝置(未圖示)和該半導體裝置結構300b的對應組合可以實現1T-1C FeRAM記憶體單元結構，其包含傳統的，亦即，非鐵電性的，FET作為存取電晶體(access transistor)，同時該半導體裝置結構包含未摻雜的鐵電HfO2層314b。本領域的技術人員將瞭解其與D-RAM記憶體單元相反，僅有一個電容器和一個存取電晶體用來形成該記憶體單元。另外，本領域的技術人員將瞭解到對應的FeRAM結構可以輕易的依據現有的製造流程不需要增加不必要的摻雜製程來完成。因此，藉由現有的製造流程而不需要包含複雜的摻雜製程，可以提供跨越整個半導體晶圓的高均勻度的基於鐵電性的FeRAM裝置的非揮發性的記憶體裝置。依據上述的讀取和寫入操作的討論，可以讀取電容器。
本揭露提出使用特別工程化的TiN層用於使得純HfO2材料中能夠有鐵電性。因此，可能可以具有以ALD製程形成的非摻雜HfO2材料並在純HfO2中造成穩定的鐵電結晶相。舉例而言，發明人觀察到發生在因為PVD-TiN的覆蓋的ALD沉積的純HfO2中的穩定效果，其中，該TiN層顯現特定的氧含量分佈，譬如氧梯度。相較 於由物理氣相沉積製程沉積的HfO2或由ALD製程所形成的摻雜的HfO2材料，由本揭露提供的鐵電性純HfO2材料顯現較高的敷形性(conformality)。特別是，在ALD製程中實施摻雜使得現有半導體裝置的製造變得非常複雜，因為其需要對整個晶圓控制均勻的摻雜濃度。
以上所述的具體實施例僅是說明性的，因為本發明可以以不同的但等效的方式修改和實施，這些方式對於獲得這裏講授的益處的本領域的技術人員是顯然的。舉例而言，可以不同的順序實行所闡述的製程步驟。此外，除在下面的申請專利範圍中描述的之外，不打算限制這裏表示的構造或設計的細節。因此證實，以上公開的具體實施例可以改變或修改，並且所有這樣的變化認為在本發明的範圍和精神內。因而，這裏尋求的保護在申請專利範圍中敍述。
100‧‧‧半導體裝置
102‧‧‧基板
106‧‧‧可選層
122‧‧‧未摻雜的非晶HfO2層
132‧‧‧TiN層
132u‧‧‧上表面
140‧‧‧熱退火製程

Claims (18)

  1. 一種半導體裝置，包括：基板；未摻雜的二氧化鉿層，形成在該基板之上；以及氮化鈦層，形成在該未摻雜的二氧化鉿層上；其中，該未摻雜的二氧化鉿層至少是部分鐵電性的，且其中，該氮化鈦層具有含氧量分佈在其中，該含氧量分佈顯示在該氮化鈦層的上表面的含氧量是在約5至15%的範圍內，且在該氮化鈦層和該未摻雜的二氧化鉿層的界面的含氧量是在約0至7%的範圍內。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，該未摻雜的二氧化鉿層具有在約1至30nm的範圍內或2至20nm的範圍內的厚度。
  3. 如申請專利範圍第1項所述的半導體裝置，其中，該氮化鈦層具有在約2至30%的範圍內、或約2至20%的範圍內、或約2至15%的範圍內的平均含氧量。
  4. 如申請專利範圍第1項所述的半導體裝置，其中，該含氧量分佈代表氧梯度。
  5. 如申請專利範圍第1項所述的半導體裝置，其中，該氮化鈦層具有在約100至400μΩ cm的範圍內、或約100至350μΩ cm的範圍內、或約100至300μΩ cm的範圍內的體電阻率。
  6. 如申請專利範圍第1項所述的半導體裝置，其中，該氮化鈦層具有在約4.5至5.2g/cm3的範圍內或約4.55 至5.15g/cm3的範圍內的密度。
  7. 如申請專利範圍第1項所述的半導體裝置，還包括具有閘極介電質的閘極結構，形成在該基板之上，該閘極介電質包含該未摻雜的二氧化鉿層和該氮化鈦層。
  8. 如申請專利範圍第7項所述的半導體裝置，其中，該未摻雜的二氧化鉿層是形成在氮氧化矽層上。
  9. 如申請專利範圍第1項所述的半導體裝置，還包括具有介電結構的MIM或MIS電容結構，形成在該基板上，該介電結構包含該未摻雜的二氧化鉿層和該氮化鈦層。
  10. 一種用於形成半導體裝置的方法，包括：在半導體基板之上形成未摻雜的非晶二氧化鉿層；在該未摻雜的非晶二氧化鉿層上形成氮化鈦層，其中，該氮化鈦層具有含氧量分佈在其中，該含氧量分佈顯示在該氮化鈦層的上表面的含氧量是在約5至15%的範圍內，且在該氮化鈦層和該未摻雜的二氧化鉿層的界面的含氧量是在約0至7%的範圍內；以及實行熱退火製程用以在該未摻雜的非晶二氧化鉿層中至少部分造成鐵電相。
  11. 如申請專利範圍第10項所述的方法，其中，藉由在包含氮或氧/氮的其中一種的氣體中實行PVD製程來沉積該氮化鈦層。
  12. 如申請專利範圍第11項所述的方法，其中，該PVD製 程是在小於或等於約400℃且較佳地是小於或等於約300℃的溫度下實行。
  13. 如申請專利範圍第12項所述的方法，還包括在實行該PVD製程時，調整鈦/氮的特定比例。
  14. 如申請專利範圍第13項所述的方法，其中，該氮化鈦層具有在約2至30%的範圍內、或約2至20%的範圍內、或約2至15%的範圍內的平均含氧量。
  15. 如申請專利範圍第10項所述的方法，其中，該氮化鈦層是非晶的。
  16. 如申請專利範圍第10項所述的方法，其中，藉由實行ALD製程以沉積具有在約4至20nm的範圍內的厚度的一層未摻雜的非晶二氧化鉿來形成該未摻雜的非晶二氧化鉿層。
  17. 如申請專利範圍第16項所述的方法，其中，在該ALD製程中，沉積溫度是出自約200至400℃的範圍或約200至300℃的範圍。
  18. 如申請專利範圍第10項所述的方法，其中，在至少約400℃以及最多約1100℃或最多約800℃的退火溫度下實行該熱退火製程。
TW103139342A 2014-01-27 2014-11-13 具有鐵電氧化鉿之半導體裝置及形成半導體裝置之方法 TWI541983B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/165,209 US9269785B2 (en) 2014-01-27 2014-01-27 Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device

Publications (2)

Publication Number Publication Date
TW201533888A TW201533888A (zh) 2015-09-01
TWI541983B true TWI541983B (zh) 2016-07-11

Family

ID=53523152

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139342A TWI541983B (zh) 2014-01-27 2014-11-13 具有鐵電氧化鉿之半導體裝置及形成半導體裝置之方法

Country Status (4)

Country Link
US (1) US9269785B2 (zh)
CN (1) CN104810269B (zh)
DE (1) DE102015200946B4 (zh)
TW (1) TWI541983B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6067524B2 (ja) * 2013-09-25 2017-01-25 株式会社東芝 半導体装置および誘電体膜
US9620612B2 (en) * 2015-02-19 2017-04-11 Qualcomm Incorporated Intergrated circuit devices including an interfacial dipole layer
US9679893B2 (en) * 2015-05-15 2017-06-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and transistor
CN106558481B (zh) * 2015-09-24 2021-05-07 中国科学院微电子研究所 半导体器件制造方法
US9876018B2 (en) * 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
DE102015015854B4 (de) * 2015-12-03 2021-01-28 Namlab Ggmbh Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung
TWI690080B (zh) * 2016-06-08 2020-04-01 聯華電子股份有限公司 半導體元件
US10892330B2 (en) 2016-07-06 2021-01-12 International Business Machines Corporation FET based synapse network
US9966466B2 (en) * 2016-08-08 2018-05-08 Globalfoundries Inc. Semiconductor-on-insulator wafer, semiconductor structure including a transistor, and methods for the formation and operation thereof
US10249756B2 (en) * 2016-11-29 2019-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including memory and logic circuit having FETs with ferroelectric layer and manufacturing methods thereof
DE102016015010A1 (de) * 2016-12-14 2018-06-14 Namlab Ggmbh Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür
TWI713117B (zh) * 2017-01-05 2020-12-11 聯華電子股份有限公司 製作金屬閘極結構的方法
DE102017219741A1 (de) 2017-05-24 2018-11-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bildung einer Higher-k-Grenzfläche bei ferroelektrischen Feldeffekteinrichtungen
TWI726128B (zh) * 2017-07-17 2021-05-01 聯華電子股份有限公司 半導體元件及其製作方法
US10784362B2 (en) 2017-10-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10930751B2 (en) 2017-12-15 2021-02-23 Micron Technology, Inc. Ferroelectric assemblies
JP6920192B2 (ja) 2017-12-28 2021-08-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN111937118A (zh) * 2018-04-02 2020-11-13 朗姆研究公司 基于氧化铪的铁电材料的覆盖层
CN108416179B (zh) * 2018-05-16 2021-09-07 杭州电子科技大学 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法
JP7123622B2 (ja) * 2018-05-18 2022-08-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN109100900B (zh) * 2018-07-23 2020-11-17 电子科技大学 一种HfO2基铁电材料的使用方法
DE102018212736B4 (de) * 2018-07-31 2022-05-12 Christian-Albrechts-Universität Zu Kiel Ferroelektrische Halbleitervorrichtung mit einer einen Mischkristall aufweisenden ferroelektrischen Speicherschicht und Verfahren zu deren Herstellung
US10998338B2 (en) 2018-11-13 2021-05-04 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with heterostructure active regions
TWI739051B (zh) 2018-12-13 2021-09-11 財團法人工業技術研究院 鐵電記憶體
KR102693428B1 (ko) * 2018-12-21 2024-08-09 삼성전자주식회사 강유전 구조체 및 이를 포함하는 반도체 장치
DE112020001816T5 (de) 2019-04-08 2021-12-23 Kepler Computing, Inc. Dotierte polare Schichten Und Halbleitervorrichtung enthaltend dieselben
US20210005728A1 (en) * 2019-07-02 2021-01-07 National Taiwan Normal University Storage memory device
KR20210014017A (ko) 2019-07-29 2021-02-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN110601673B (zh) * 2019-08-12 2021-08-13 清华大学 基于铪系铁电薄膜的声表面波器件及薄膜体声波器件
US11380708B2 (en) 2019-08-30 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Analog non-volatile memory device using poly ferroelectric film with random polarization directions
DE102020100777B4 (de) 2019-08-30 2024-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Analoge nichtflüchtige Speichervorrichtung unter Verwendung eines polyferroelektrischen Films mit zufälligen Polarisationsrichtungen
KR20210033346A (ko) * 2019-09-18 2021-03-26 삼성전자주식회사 전자 소자 및 그 제조방법
KR20210035553A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
KR20210036714A (ko) * 2019-09-26 2021-04-05 삼성전자주식회사 강유전 박막 구조체 및 그 제조방법과, 강유전 박막 구조체를 포함하는 전자 소자
US11289603B2 (en) * 2019-12-27 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TWI744784B (zh) 2020-02-03 2021-11-01 財團法人工業技術研究院 鐵電記憶體及其製造方法
US11393833B2 (en) * 2020-04-22 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric random access memory device with seed layer
TWI759949B (zh) 2020-04-22 2022-04-01 台灣積體電路製造股份有限公司 積體晶片及其形成方法
US11302529B2 (en) * 2020-07-09 2022-04-12 Taiwan Semiconductor Manufacturing Company Ltd. Seed layer for ferroelectric memory device and manufacturing method thereof
KR20230048000A (ko) * 2020-08-10 2023-04-10 도쿄엘렉트론가부시키가이샤 반도체 디바이스용 선택형 분극을 갖는 유전체 재료의 형성 방법
CN112736083A (zh) * 2020-12-25 2021-04-30 光华临港工程应用技术研发(上海)有限公司 一种三维铁电存储器件的制造方法
US11508755B2 (en) * 2021-02-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked ferroelectric structure
US11825663B2 (en) 2021-08-17 2023-11-21 Globalfoundries U.S. Inc. Ferroelectric nonvolatile memory device and integration schemes
US11527649B1 (en) * 2021-08-30 2022-12-13 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric field effect transistor devices and methods for forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225656B1 (en) 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
US7183604B2 (en) * 2002-06-10 2007-02-27 Interuniversitair Microelektronica Centrum (Imec Vzw) High dielectric constant device
US7192892B2 (en) 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US20060267113A1 (en) * 2005-05-27 2006-11-30 Tobin Philip J Semiconductor device structure and method therefor
US7393736B2 (en) * 2005-08-29 2008-07-01 Micron Technology, Inc. Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
JP4833650B2 (ja) * 2005-12-08 2011-12-07 パナソニック株式会社 半導体装置及びその製造方法
JP4552973B2 (ja) * 2007-06-08 2010-09-29 セイコーエプソン株式会社 半導体装置の製造方法
US8304823B2 (en) * 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
CN102110653A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 形成双金属栅极结构的方法
US8664103B2 (en) * 2011-06-07 2014-03-04 Globalfoundries Inc. Metal gate stack formation for replacement gate technology
US9053802B2 (en) 2013-06-04 2015-06-09 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit

Also Published As

Publication number Publication date
TW201533888A (zh) 2015-09-01
CN104810269A (zh) 2015-07-29
DE102015200946B4 (de) 2023-05-25
US9269785B2 (en) 2016-02-23
US20150214322A1 (en) 2015-07-30
CN104810269B (zh) 2017-11-14
DE102015200946A1 (de) 2015-07-30

Similar Documents

Publication Publication Date Title
TWI541983B (zh) 具有鐵電氧化鉿之半導體裝置及形成半導體裝置之方法
JP6783290B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
JP6377824B2 (ja) 半導体装置
CN100530693C (zh) 控制金属栅极叠层中平带/阈值电压的方法及其结构
JP7566397B2 (ja) ロジックスイッチング素子及びその製造方法
US10573647B2 (en) CMOS circuits using n-channel and p-channel gallium nitride transistors
US10084057B2 (en) NVM device in SOI technology and method of fabricating an according device
US10056376B2 (en) Ferroelectric FinFET
JP7360203B2 (ja) 不揮発性記憶装置及びその動作方法
CN109525232A (zh) 半导体器件
KR20120116443A (ko) 반도체 장치
JP2006012878A (ja) 半導体記憶装置
US9337045B2 (en) Methods of forming a semiconductor circuit element and semiconductor circuit element
TWI700714B (zh) 鐵電組件及形成鐵電組件之方法
CN108701655A (zh) 半导体存储元件，半导体器件，电子设备，以及半导体存储元件的制造方法
WO2017179314A1 (ja) 半導体記憶素子、および電子機器
CN112531029A (zh) 电子器件和制造该电子器件的方法
WO2023279494A1 (zh) 半导体结构及其形成方法
JP2003151993A (ja) 半導体素子の薄膜トランジスタの製造方法
KR20120113520A (ko) 반도체 소자의 제조 방법
JP2007294811A (ja) 半導体集積回路及びその製造方法
JP2011228718A (ja) 半導体集積回路装置
JP2007281494A (ja) 半導体集積回路装置及びその製造方法