DE102017219741A1 - Bildung einer Higher-k-Grenzfläche bei ferroelektrischen Feldeffekteinrichtungen - Google Patents

Bildung einer Higher-k-Grenzfläche bei ferroelektrischen Feldeffekteinrichtungen Download PDF

Info

Publication number
DE102017219741A1
DE102017219741A1 DE102017219741.2A DE102017219741A DE102017219741A1 DE 102017219741 A1 DE102017219741 A1 DE 102017219741A1 DE 102017219741 A DE102017219741 A DE 102017219741A DE 102017219741 A1 DE102017219741 A1 DE 102017219741A1
Authority
DE
Germany
Prior art keywords
layer
hfo
ferroelectric
semiconductor device
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017219741.2A
Other languages
English (en)
Inventor
Johannes Müller
Patrick Polakowski
Stefan Riedel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of DE102017219741A1 publication Critical patent/DE102017219741A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ausführungsbeispiele stellen ein Halbleiterbauelement bereit, das ein Halbleitersubstrat, eine Grenzflächenschicht, die auf dem Halbleitersubstrat gebildet ist, eine zumindest teilweise ferroelektrische Schicht, die auf der Grenzflächenschicht gebildet ist, und eine Anschlussschicht aufweist, die auf der zumindest teilweise ferroelektrischen Schicht gebildet ist. Somit weist die Grenzflächenschicht zwischen dem Halbleitersubstrat und der zumindest teilweise ferroelektrischen Schicht eine Dielektrizitätskonstante auf, die größer als 5 ist.

Description

  • Ausführungsbeispiele beziehen sich auf ein ferroelektrisches Halbleiterbauelement und insbesondere auf eine ferroelektrische Feldeffekteinrichtung. Weitere Ausführungsbeispiele beziehen sich auf ein Verfahren zur Herstellung einer ferroelektrischen Feldeffekteinrichtung. Einige Ausführungsbeispiele beziehen sich auf eine Bildung einer Higher-k-Grenzfläche bei ferroelektrischen Feldeffekteinrichtungen.
  • 1 zeigt eine schematische Querschnittsansicht eines üblichen perowskitbasierten ferroelektrischen Feldeffekttransistors (FE-FET). Der FE-FET weist ein Siliciumsubstrat 10, eine Siliciumoxidschicht (SiO2) 12, die auf dem Siliciumsubstrat 10 gebildet ist, eine Grenzflächenschicht 14, die auf der Siliciumoxidschicht 12 gebildet ist, eine perowskitbasierte ferroelektrische Schicht 16, die auf der Grenzflächenschicht 14 gebildet ist, und ein Gate 18 auf, das auf der perowskitbasierten ferroelektrischen Schicht 16 gebildet ist. Die perowskitbasierte ferroelektrische Schicht 16 kann eine Dicke, die größer als 100 nm ist, und eine Dielektrizitätskonstante aufweisen, die weitaus größer als 100 (k >> 100) ist. Die Siliciumoxidschicht 12 kann eine Dicke von ca. 1 nm und eine Dielektrizitätskonstante von ca. 4 (k ~ 4) aufweisen. Die Grenzflächenschicht 14 kann Hafniumdioxid (HfO2) oder Zirconiumdioxid (ZrO2) aufweisen und kann eine Dicke von ca. 10 bis 20 nm und eine Dielektrizitätskonstante von ca. 10 - 40 (k ~ 10-40) aufweisen. Wie in 1 gezeigt ist, sind sowohl die Siliciumoxidschicht 12 als auch die Grenzflächenschicht 14 paraelektrische Schichten. Somit wächst die Siliciumoxidschicht 12 während des Aufbringens der Grenzflächenschicht 14 und/oder während anderer FE-FET-Herstellungsprozesse. Jedoch weist die Siliciumoxidschicht 12 aufgrund der Feldverteilung in dem Schichtstapel des FE-FET keine negativen Auswirkungen auf die Funktionalität des FE-FET auf. Im Gegensatz zu der Siliciumoxidschicht 12 ist die Grenzflächenschicht 14 absichtlich als Grenzfläche zwischen der Siliciumoxidschicht 12 und der perowskitbasierten ferroelektrischen Schicht 16 gebildet, da Perowskit (z. B. Blei-Zirkonat-Titanat (PZT)) auf Silicium nicht stabil ist.
  • Die US 2009/0261395 A1 und die US 9,269,785 B2 offenbaren einen ferroelektrischen Feldeffekttransistor (FE-FET) mit dotiertem/undotiertem Hafniumdioxid (HfO2), wobei eine obere Elektrode, die leitfähig ist und eine niedrige Temperatur aufweist, in einem CMOSkompatiblen Prozessfluss einen Metall-ferroelektrisch-Isolator-Halbleiter(metal ferroelectric insulator semiconductor, MFIS)-Strukturtyp ergibt, wie in 2 gezeigt ist.
  • Im Detail zeigt 2 eine schematische Querschnittsansicht eines üblichen ferroelektrischen Feldeffekttransistors. Der ferroelektrische Feldeffekttransistor weist ein Halbleitersubstrat 20, eine Isolatorschicht (oder Grenzflächenschicht) 22, die auf dem Halbleitersubstrat 20 gebildet ist, eine auf der Isolatorschicht 22 gebildete ferroelektrische Schicht 24, die dotiertes/undotiertes Hafniumdioxid (HfO2) aufweist, und ein Metall-Gate 26 auf, das auf der ferroelektrischen Schicht 24 gebildet ist.
  • MFIS-Strukturen bei Anwendungen im Stand der Technik (2) nutzen eine Low-k-Grenzflächenschicht 22, die auf Siliciumdioxid (SiO2) oder Siliciumoxidnitrid (SiON) basiert, was zu einem Kondensatorteiler zwischen der Grenzflächenschicht 22 und der ferroelektrischen Schicht 24 führt, wie in 3 angegeben ist.
  • Die Low-k-Grenzflächenschicht 22 im Stand der Technik, die auf Siliciumdioxid (SiO2) oder Siliciumoxidnitrid (SiON oder SiOxNy) basiert, führt zu den folgenden Nachteilen. Erstens bewirkt ein ausreichendes Schaltfeld in der ferroelektrischen Schicht 24 ein hohes elektrisches Feld in der Grenzflächenschicht 22 (nahe der Durchschlagspannung). Zweitens erzeugt der Kondensatorteiler ein Depolarisationsfeld in dem Stapel und bewirkt, dass ein gespeicherter Zustand in der ferroelektrischen Schicht 24 unstabil wird.
  • Daher ist es die Aufgabe der vorliegenden Erfindung, ein Konzept zu schaffen, das es ermöglicht, die hohen elektrischen Felder in der Grenzflächenschicht des FE-FET zu reduzieren und das elektrische Depolarisationsfeld in dem Schichtstapel des FE-FET zu reduzieren.
  • Diese Aufgabe wird durch die unabhängigen Patentansprüche gelöst.
  • Vorteilhafte Implementierungen werden in den abhängigen Patentansprüchen behandelt.
  • Ausführungsbeispiele stellen ein Halbleiterbauelement bereits, das ein Halbleitersubstrat, eine Grenzflächenschicht, die auf dem Halbleitersubstrat gebildet ist, eine zumindest teilweise ferroelektrische Schicht, die auf der Grenzflächenschicht gebildet ist, und eine Anschlussschicht aufweist, die auf der zumindest teilweise ferroelektrischen Schicht gebildet ist. Somit weist die Grenzflächenschicht zwischen dem Halbleitersubstrat und der zumindest teilweise ferroelektrischen Schicht eine Dielektrizitätskonstante auf, die größer als 5 ist.
  • Gemäß dem Konzept der vorliegenden Erfindung ist die Siliciumdioxid(SiO2)- oder Siliciumoxidnitrid(SiON oder SiOxNy)-Low-k-Grenzflächenschicht durch eine Higher-k-Grenzflächenschicht ausgetauscht, d. h. durch eine Grenzflächenschicht, die eine Dielektrizitätskonstante aufweist, die größer als 5 ist. Dies weist den Vorteil auf, dass das elektrische Depolarisationsfeld, das durch die Permittivitätsdifferenz zwischen der Grenzflächenschicht und der ferroelektrischen Schicht bewirkt wird, reduziert werden kann. Ferner kann die Betriebsspannung gesenkt, das Datenerhaltungsverhalten verbessert und das Grenzflächenschicht-Einfangen verringert werden.
  • Nachfolgend werden vorteilhafte Implementierungen des Halbleiterbauelements beschrieben.
  • Bei Ausführungsbeispielen kann die Grenzflächenschicht direkt auf dem Halbleitersubstrat gebildet sein, d. h., ohne eine andere Schicht zwischen denselben.
  • Bei Ausführungsbeispielen kann eine Grenzflächenschicht (k>5) direkt auf der Substratschicht gebildet sein, d. h., ohne eine weitere Schicht, beispielsweise eine SiO2-Schicht, zwischen denselben.
  • Bei Ausführungsbeispielen kann die zumindest teilweise ferroelektrische Schicht direkt auf der Grenzflächenschicht gebildet sein, d. h., ohne eine weitere Schicht zwischen denselben.
  • Bei Ausführungsbeispielen kann die Anschlussschicht direkt auf der zumindest teilweise ferroelektrischen Schicht gebildet sein, d. h., ohne eine weitere Schicht zwischen denselben.
  • Bei Ausführungsbeispielen die Grenzflächenschicht eine paraelektrische Schicht sein.
  • Bei Ausführungsbeispielen kann die zumindest teilweise ferroelektrische Schicht eine Dielektrizitätskonstante zwischen 10 und 50 aufweisen.
  • Bei Ausführungsbeispielen kann die Grenzflächenschicht eine Schichtdicke zwischen 0,1 und 3 nm aufweisen.
  • Bei Ausführungsbeispielen kann die zumindest teilweise ferroelektrische Schicht eine Schichtdicke zwischen 3 und 50 nm aufweisen.
  • Bei Ausführungsbeispielen kann die zumindest teilweise ferroelektrische Schicht Hafniumdioxid (HfO2) oder ferroelektrisches Hafniumdioxid (HfO2) aufweisen.
  • Bei Ausführungsbeispielen kann die zumindest teilweise ferroelektrische Schicht mit zumindest einem der Folgenden dotiert sein: Silicium (Si), Zirconium (Zr), Lanthan (La), Yttrium (Y), Aluminium (AI), Gadolinium (Gd) und Strontium (Sr).
  • Bei Ausführungsbeispielen kann die zumindest teilweise ferroelektrische Schicht eine ferroelektrische Hafniumdioxid(HfO2)-Schicht oder eine zumindest teilweise ferroelektrische Hafniumdioxid(HfO2)-Schicht sein. Zum Beispiel kann die zumindest teilweise ferroelektrische Schicht eine Hafniumdioxid(HfO2)-Schicht sein, die dotiert ist oder zumindest teilweise dotiert ist (z. B. dotierte Bereiche oder Implantate). Ferner kann die zumindest teilweise ferroelektrische Schicht eine undotierte Hafniumdioxid(HfO2)-Schicht sein.
  • Bei Ausführungsbeispielen kann die zumindest teilweise ferroelektrische Schicht zumindest zwei Hafniumdioxid(HfO2)-Teilschichten mit einer Einlagerung einer metallischen oder dielektrischen Schicht aufweisen.
  • Bei Ausführungsbeispielen kann die zumindest eine der zumindest zwei Hafniumdioxid(HfO2)-Teilschichten mit zumindest einem der Folgenden dotiert sein: Silicium (Si), Zirconium (Zr), Lanthan (La), Yttrium (Y), Aluminium (AI), Gadolinium (Gd) und Strontium (Sr).
  • Bei Ausführungsbeispielen kann die Grenzflächenschicht eine Isolierschicht sein.
  • Bei Ausführungsbeispielen kann die Grenzflächenschicht Aluminium(III)-Oxid (Al2O3), Seltenerd-Dioxid, Aluminiumnitrid (AIN) oder Siliciumnitrid (Si3N4) aufweisen.
  • Bei Ausführungsbeispielen kann das Halbleiterbauelement eine ferroelektrische Feldeffekteinrichtung wie beispielsweise ein ferroelektrischer Feldeffekttransistor oder eine ferroelektrische Speicherzelle sein.
  • Weitere Ausführungsbeispiele stellen ein Halbleiterbauelement bereit, das ein Halbleitersubstrat, eine Grenzflächenschicht, die auf dem Halbleitersubstrat gebildet ist, eine Hafniumdioxid(HfO2)-Schicht, die auf der Grenzflächenschicht gebildet ist, wobei die Hafniumdioxid(HfO2)-Schicht ferroelektrisch oder zumindest teilweise ferroelektrisch ist, und ein Gate-Schicht aufweist, die auf der Hafniumdioxid(HfO2)-Schicht gebildet ist. Somit weist die Grenzflächenschicht zwischen dem Substrat und der HfO2-Schicht eine Dielektrizitätskonstante auf, die größer als 5 ist.
  • Weitere Ausführungsbeispiele stellen ein Verfahren zur Herstellung eines Halbleiterbauelements bereit. Das Verfahren weist einen Schritt eines Bereitstellens eines Halbleitersubstrats auf. Ferner weist das Verfahren einen Schritt eines Bereitstellens einer Grenzflächenschicht auf dem Substrat auf, wobei die Grenzflächenschicht eine Dielektrizitätskonstante aufweist, die größer als 5 ist. Ferner weist das Verfahren einen Schritt eines Bereitstellens einer Hafniumdioxid(HfO2)-Schicht auf der Grenzflächenschicht auf, wobei die Hafniumdioxid(HfO2)-Schicht ferroelektrisch oder zumindest teilweise ferroelektrisch ist. Ferner weist das Verfahren einen Schritt eines Bereitstellens einer Gate-Schicht auf der Hafniumdioxid(HfO2)-Schicht auf.
  • Bei Ausführungsbeispielen kann das Verfahren ferner einen Schritt eines Entfernens einer Oxidschicht von dem Halbleitersubstrat aufweisen, bevor die Grenzflächenschicht auf der Substratschicht bereitgestellt wird.
  • Bei Ausführungsbeispielen kann der Schritt eines Bereitstellens der Grenzflächenschicht ein Aufbringen der Grenzflächenschicht auf dem Substrat aufweisen, während ein Siliciumdioxid(SiO2)-Wachstum vermieden wird.
  • Bei Ausführungsbeispielen kann der Schritt eines Bereitstellens einer Grenzflächenschicht ein Aufbringen einer sauerstofffreien Schicht als Grenzflächenschicht aufweisen, wobei Prozesschemikalien, die während des Aufbringens der Grenzflächenschicht verwendet werden, keine Oxidationsquellen aufweisen.
  • Bei Ausführungsbeispielen kann der Schritt eines Aufbringens der Grenzflächenschicht ein Niedertemperatur-Aufbringen einer Grenzflächenschicht aufweisen, die Sauerstoff aufweist, wobei Prozesschemikalien, die während des Aufbringens der Grenzflächenschicht verwendet werden, lediglich eine schwache Oxidationsquelle aufweisen.
  • Bei Ausführungsbeispielen weist der Schritt eines Bereitstellens der Hafniumdioxid(HfO2)-Schicht ein Aufbringen der HfO2-Schicht auf der Grenzflächenschicht auf, während ein SiO2-Wachstum vermieden wird.
  • Bei Ausführungsbeispielen kann die Hafniumdioxid(HfO2)-Schicht unter Verwendung einer Temperatur aufgebracht werden, die niedriger als eine Temperatur ist, die für ein Siliciumdioxid(SiO2)-Wachstum erforderlich ist.
  • Bei Ausführungsbeispielen kann eine Sauerstoffquelle reduziert werden, während die Hafniumdioxid(HfO2)-Schicht aufgebracht wird.
  • Ausführungsbeispiele der vorliegenden Erfindung werden hierin mit Bezugnahme auf die angehängten Zeichnungen beschrieben.
    • 1 zeigt eine schematische Querschnittsansicht eines perowskitbasierten ferroelektrischen Feldeffekttransistors (FE-FET) im Stand der Technik;
    • 2 zeigt eine schematische Querschnittsansicht eines FE-FET im Stand der Technik mit dotiertem/undotiertem Hafniumdioxid (HfO2), der auf einer Metall-ferroelektrischen-Isolator-Halbleiter(MFIS)-Struktur basiert;
    • 3 zeigt eine äquivalente Schaltung des in 2 gezeigten FE-FET im Stand der Technik, der auf der MFIS-Struktur basiert;
    • 4 zeigt eine schematische Querschnittsansicht eines Halbleiterbauelements gemäß einem Ausführungsbeispiel;
    • 5 zeigt ein Flussdiagramm eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einem Ausführungsbeispiel;
    • 6 zeigt ein TEM-Abbildung, die ein grenzflächenfreies Wachstum einer Higher-k-Schicht und von ferroelektrischem Hafniumdioxid (HfO2) veranschaulicht; und
    • 7 zeigt in einem Diagramm das Depolarisationsfeld, das über eine Permittivität der Grenzflächenschicht hinweg dargestellt ist.
  • Gleiche oder gleichwertige Elemente oder Elemente mit gleicher oder gleichwertiger Funktionalität sind der folgenden Beschreibung durch gleiche oder gleichwertige Bezugszeichen gekennzeichnet.
  • In der folgenden Beschreibung sind zahlreiche Details dargelegt, um eine gründlichere Erläuterung der Ausführungsbeispiele der vorliegenden Erfindung bereitzustellen. Es ist jedoch für Fachleute auf dem Gebiet ersichtlich, dass Ausführungsbeispiele der vorliegenden Erfindung ohne diese spezifischen Details praktiziert werden können. In anderen Fällen werden wohlbekannte Strukturen und Einrichtungen in Form eines Blockdiagramms anstatt im Detail gezeigt, um ein Verschleiern von Ausführungsbeispielen der vorliegenden Erfindung zu vermeiden. Außerdem können Merkmale der unterschiedlichen Ausführungsbeispiele, die nachfolgend beschrieben sind, miteinander kombiniert werden, sofern nicht ausdrücklich anders angegeben.
  • 4 zeigt eine schematische Querschnittsansicht eines Halbleiterbauelements 100 gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 100 weist ein Halbleitersubstrat 102, eine Grenzflächenschicht 104, die auf dem Halbleitersubstrat 102 gebildet ist, eine zumindest teilweise ferroelektrische Schicht 106, die auf der Grenzflächenschicht 104 gebildet ist, und eine Anschlussschicht 108 auf, die auf der zumindest teilweise ferroelektrischen Schicht 106 gebildet ist. Somit weist die Grenzflächenschicht 104 zwischen dem Halbleitersubstrat 102 und der zumindest teilweise ferroelektrischen Schicht 106 eine Dielektrizitätskonstante auf, die größer als 5 ist.
  • Wie in 4 gezeigt ist, ist die herkömmliche Siliciumdioxid(SiO2)/Siliciumoxidnitrid(SiON)-basierte Low-k-Grenzflächenschicht (k<5) (vgl. 2) durch eine Grenzflächenschicht mit einer höheren Dielektrizitätskonstante (Permittivität) kint ersetzt.
  • Bei Ausführungsbeispielen kann die Grenzflächenschicht 104 direkt auf dem Halbleitersubstrat (z. B. Siliciumsubstrat) 102 gebildet sein, d. h., ohne eine Siliciumdioxid(SiO2)- oder Siliciumoxidnitrid(SiON oder SiOxNy)-Schicht zwischen denselben. Die Grenzflächenschicht 104 kann ein Schichtdicke zwischen 0,5 und 1,5 nm aufweisen und/oder eine Dielektrizitätskonstante aufweisen, die größer als 5 ist, z. B. zwischen 7 und 20 beträgt. Die Grenzflächenschicht 104 kann beispielsweise eine Dielektrizitätskonstante zwischen 8 und 10 für Aluminiumdioxid (Al2O3), zwischen 7 und 8 für Siliciumnitrid (SiN oder SiOxNy), zwischen 9 und 10 für Aluminiumnitrid (AIN) und zwischen 10 und 20 für Seltenerd-Dioxide aufweisen.
  • Die Grenzflächenschicht 104 kann zum Beispiel Aluminium(III)-Oxid (Al2O3), Seltenerd-Dioxid, Aluminiumnitrid (AlN) oder Siliciumnitrid (Si3N4) aufweisen oder umfassen.
  • Bei Ausführungsbeispielen kann die zumindest teilweise ferroelektrische Schicht 106 direkt auf der Grenzflächenschicht 104 gebildet sein, d. h., ohne eine weitere Schicht zwischen denselben. Die zumindest teilweise ferroelektrische Schicht 106 kann eine Schichtdicke zwischen 5 und 20 nm aufweisen und/oder eine Dielektrizitätskonstante zwischen 10 und 40 aufweisen.
  • Die zumindest teilweise ferroelektrische Schicht 106 kann zum Beispiel Hafniumdioxid (HfO2) oder ferroelektrisches Hafniumdioxid (HfO2) aufweisen und kann optional mit einem der Folgenden dotiert oder teilweise dotiert sein: Silicium (Si), Zirconium (Zr), Lanthan (La), Yttrium (Y), Aluminium (Al), Gadolinium (Gd) und Strontium (Sr).
  • Die zumindest teilweise ferroelektrische Schicht 106 kann zum Beispiel zumindest zwei Hafniumdioxid(HfO2)-Teilschichten mit einer Einlagerung einer metallischen oder dielektrischen Schicht aufweisen. Somit kann zumindest eine der zumindest zwei Hafniumdioxid(HfO2)-Teilschichten mit zumindest einem der Folgenden dotiert sein: Silicium (Si), Zirconium (Zr), Lanthan (La), Yttrium (Y), Aluminium (Al), Gadolinium (Gd) und Strontium (Sr).
  • 5 zeigt ein Flussdiagramm eines Verfahrens 200 zur Herstellung eines Halbleiterbauelements. Das Verfahren 200 weist einen Schritt 202 eines Bereitstellens eines Substrats auf. Ferner weist das Verfahren 200 einen Schritt 204 eines Bereitstellens einer Grenzflächenschicht auf dem Substrat auf, wobei die Grenzflächenschicht eine Dielektrizitätskonstante aufweist, die größer als 5 ist. Ferner weist das Verfahren 200 einen Schritt 206 eines Bereitstellens einer HfO2-Schicht auf der Grenzflächenschicht auf, wobei die HfO2-Schicht ferroelektrisch oder zumindest teilweise ferroelektrisch ist. Ferner weist das Verfahren 200 einen Schritt 208 eines Bereitstellens einer Gate-Schicht auf der HfO2-Schicht auf.
  • Bei Ausführungsbeispielen kann das Verfahren 200 ferner einen Schritt eines Entfernens einer Oxidschicht von dem Halbleitersubstrat 102 aufweisen, bevor die Grenzflächenschicht 104 auf dem Halbleitersubstrat 102 bereitgestellt wird.
  • Bei Ausführungsbeispielen passiviert die Grenzflächenschicht 104 die Oberfläche des Halbleitersubstrats (z. B. des Siliciumsubstrats) 102 so weit, dass bei den nachfolgenden Prozessen der Herstellung des Halbleiterbauelements 100 keine Oxidation (sogenannte SiO2-Wiederherstellung) des Halbleitersubstrats 102 stattfindet, oder zumindest so weit, dass bei den nachfolgenden Prozessen der Herstellung des Halbleiterbauelements 100 die Oxidation des Halbleitersubstrats 102 reduziert oder sogar minimiert werden kann.
  • Bei Ausführungsbeispielen kann der Schritt des Bereitstellens der Grenzflächenschicht ein Aufbringen der Grenzflächenschicht auf dem Halbleitersubstrat aufweisen, während ein Siliciumdioxid(SiO2)-Wachstum vermieden wird.
  • Zum Beispiel kann der Schritt des Aufbringens der Grenzflächenschicht 104 ein Aufbringen einer sauerstofffreien Schicht wie beispielsweise Aluminiumnitrid (AIN) oder Siliciumnitrid (Si3N4) als Grenzflächenschicht aufweisen, wobei Prozesschemikalien, die während des Aufbringens der Grenzflächenschicht 104 verwendet werden, keine Oxidationsquellen aufweisen, so dass kein Siliciumdioxid(SiO2)-Wachstum möglich ist.
  • Zum Beispiel kann der Schritt des Aufbringens der Grenzflächenschicht ein Niedertemperatur-Aufbringen einer Grenzflächenschicht aufweisen, die Sauerstoff aufweist, beispielsweise Aluminium(III)-Oxid (Al2O3), wobei Prozesschemikalien, die während des Aufbringens der Grenzflächenschicht verwendet werden, lediglich eine schwache Oxidationsquelle in einer geringen Konzentration aufweisen, beispielsweise Wasser (H2O).
  • Bei Ausführungsbeispielen weist der Schritt des Bereitstellens der Hafniumdioxid(HfO2)-Schicht ein Aufbringen der HfO2-Schicht auf der Grenzflächenschicht auf, während ein SiO2-Wachstum vermieden wird.
  • Zum Beispiel kann die Hafniumdioxid(HfO2)-Schicht unter Verwendung einer Temperatur aufgebracht werden, die niedriger als eine Temperatur ist, die für ein Siliciumdioxid(SiO2)-Wachstum erforderlich ist, so dass die Grenzflächenschicht 104 eine Oberfläche des Halbleitersubstrats passiviert.
  • Zum Beispiel kann eine Sauerstoffquelle reduziert werden, während die Hafniumdioxid(HfO2)-Schicht abhängig von der erforderlichen Prozesstemperatur aufgebracht wird, um ein Siliciumdioxid(SiO2)-Wachstum zu vermeiden.
  • Bei Ausführungsbeispielen stellt das Verfahren 200 eine Reinigungssequenz bereit, um eine Siliciumdioxid(SiO2)-Grenzflächenschicht zu entfernen und eine nachfolgende ALD (atomic layer deposition=Atomare-Schicht-Aufbringung bzw. Atomlagenabscheidung) ohne Siliciumdioxid-(SiO2)-Grenzflächenwiederherstellung durchzuführen.
  • Bei Ausführungsbeispielen stellt das Verfahren 200 einen ALD-Prozess bereit, um eine Higher-k-Grenzflächenschicht ohne Siliciumdioxid(SiO2)-Wachstum auf einer gereinigten Siliciumgrenzschicht aufzubringen.
  • 6 zeigt eine TEM-Abbildung, die ein grenzflächenfreies Wachstum einer Higher-k-Schicht und von ferroelektrischem Hafniumdioxid (HfO2) veranschaulicht.
  • Die hierin beschriebenen Ausführungsbeispiele bieten die folgenden Vorteile. Eine Zunahme von kint verringert das stapelinhärente Depolarisationsfeld und die Betriebsspannung: E dep = k * P 1 + k int * d FE k Fe * d int
    Figure DE102017219741A1_0001
  • 7 zeigt in einem Diagramm das Depolarisationsfeld, das über eine Permittivität der Grenzflächenschicht 104 kint hinweg dargestellt ist.
  • Der Vorteil des verringerten Depolarisationsfelds verbessert die Datenerhaltung der Einrichtung. Der Vorteil der niedrigeren Betriebsspannung führt zu einem verringerten Grenzschichtenfeld, wodurch die Menge eingefangener Ladungen gesenkt und damit die Lebensdauer verbessert wird. Ferner führt der Vorteil der niedrigeren Betriebsspannung zu einem niedrigeren Stromverbrauch, zu kleineren oder keinen Ladungspumpen.
  • Bei Ausführungsbeispielen ist eine Low-k-Grenzflächenschicht durch eine High-k-Grenzflächenschicht ersetzt, um ein elektrisches Depolarisationsfeld zu verringern, das durch die Permittivitätsdifferenz zwischen Grenzflächenschicht und ferroelektrischem Hafniumdioxid (FE-HfO) bewirkt wird.
  • Ausführungsbeispiele stellen eine Sequenz eines Entfernens einer Low-k-Grenzfläche und einer nachfolgenden ALD von Higher-k-Material mit Prozessparametern bereit, um ein Grenzflächenwachstum zu unterdrücken.
  • Hierin beschriebene Ausführungsbeispiele sind auf alle CMOS-Prozessabläufe anwendbar: HKMG (HKMG = high k metal gate), RMG (RMG = replacement metal gate), FinFET, SOI (SOI = silicon on insulator).
  • Ausführungsbeispiele bieten die folgenden wichtigsten Vorteile. Erstens, niedrigere Betriebsspannungen. Zweitens, ein besseres Datenerhaltungsverhalten. Drittens ein geringeres Grenzflächenschicht-Einfangen.
  • Hierin beschriebene Ausführungsbeispiele verbessern das ferroelektrische Ansprechverhalten, die Lebensdauer und die Erhaltung eines neuen ferroelektrischen Hafniumdioxid(HfO2)-basierten Materialsystems, das Vorteile für ferroelektrische Speicheranwendungen bringt, indem der Kondensatorteiler zwischen Grenzfläche und ferroelektrischem HfO2 verbessert wird und damit das inhärente Depolarisationsfeld (Edep) verringert wird sowie Betriebsspannungen gesenkt werden, die für ein parasitäres Ladungseinfangen wesentlich sind.
  • Bei Ausführungsbeispielen ist ferroelektrisches HfO2 als undotiertes und dotiertes (Si, Zr, La, Y, Al, Gd, Sr) Hafniumdioxid (HfO2) und als Kombination in Mehrschichtstrukturen von dotierten (Si, Zr, La, Y, Al, Gd, Sr - bei unbegrenzter Menge des Dotierstoffs und Anzahl von Dotierstoffen) oder undotierten HfO2-Schichten mit einer Einlagerung von Dünnfilmen (metallisch oder dielektrisch) definiert.
  • Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem Verfahrensschritt beschrieben werden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar. Einige oder alle der Verfahrensschritte können durch oder unter Verwendung einer Hardwarevorrichtung, wie zum Beispiel einen Mikroprozessor, einen programmierbaren Computer oder eine elektronische Schaltung ausgeführt werden. Bei einigen Ausführungsbeispielen können ein oder mehrere der wichtigsten Verfahrensschritte durch einen solchen Apparat ausgeführt werden.
  • Je nach bestimmten Implementierungsanforderungen können Ausführungsbeispiele der Erfindung in Hardware oder in Software implementiert sein. Die Implementierung kann unter Verwendung eines digitalen Speichermediums, beispielsweise einer Floppy-Disk, einer DVD, einer Blu-ray, einer CD, eines ROM, eines PROM, eines EPROM, eines EEPROM oder eines FLASH-Speichers durchgeführt werden, auf dem elektronisch lesbare Steuersignale gespeichert sind, die mit einem programmierbaren Computersystem derart zusammenwirken können oder zusammenwirken, dass das jeweilige Verfahren durchgeführt wird. Deshalb kann das digitale Speichermedium computerlesbar sein.
  • Manche Ausführungsbeispiele gemäß der Erfindung umfassen einen Datenträger, der elektronisch lesbare Steuersignale aufweist, die in der Lage sind, mit einem programmierbaren Computersystem derart zusammenzuwirken, dass eines der hierin beschriebenen Verfahren durchgeführt wird.
  • Allgemein können Ausführungsbeispiele der vorliegenden Erfindung als Computerprogrammprodukt mit einem Programmcode implementiert sein, wobei der Programmcode dahin gehend wirksam ist, eines der Verfahren durchzuführen, wenn das Computerprogrammprodukt auf einem Computer abläuft. Der Programmcode kann beispielsweise auf einem maschinenlesbaren Träger gespeichert sein.
  • Andere Ausführungsbeispiele umfassen das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren, wobei das Computerprogramm auf einem maschinenlesbaren Träger gespeichert ist.
  • Mit anderen Worten ist ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens somit ein Computerprogramm, das einen Programmcode zum Durchführen eines der hierin beschriebenen Verfahren aufweist, wenn das Computerprogramm auf einem Computer abläuft.
  • Ein weiteres Ausführungsbeispiel der erfindungsgemäßen Verfahren ist somit ein Datenträger (oder ein digitales Speichermedium oder ein computerlesbares Medium), auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren aufgezeichnet ist. Der Datenträger, das digitale Speichermedium oder das aufgezeichnete Medium sind üblicherweise greifbar und/oder nicht-flüchtig.
  • Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist somit ein Datenstrom oder eine Sequenz von Signalen, der bzw. die das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren darstellt bzw. darstellen. Der Datenstrom oder die Sequenz von Signalen kann bzw. können beispielsweise dahin gehend konfiguriert sein, über eine Datenkommunikationsverbindung, beispielsweise über das Internet, transferiert zu werden.
  • Ein weiteres Ausführungsbeispiel umfasst eine Verarbeitungseinrichtung, beispielsweise einen Computer oder ein programmierbares Logikbauelement, die dahin gehend konfiguriert oder angepasst ist, eines der hierin beschriebenen Verfahren durchzuführen.
  • Ein weiteres Ausführungsbeispiel umfasst einen Computer, auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren installiert ist.
  • Ein weiteres Ausführungsbeispiel gemäß der Erfindung umfasst eine Vorrichtung oder ein System, die bzw. das dazu konfiguriert ist, ein Computerprogramm zur Durchführung eines der hierin beschriebenen Verfahren an einen Empfänger zu übertragen. Die Übertragung kann beispielsweise elektronisch oder optisch erfolgen. Der Empfänger kann beispielsweise ein Computer, ein Mobilgerät, ein Speichergerät oder eine ähnliche Vorrichtung sein. Die Vorrichtung oder das System kann beispielsweise einen Dateiserver zur Übertragung des Computerprogramms an den Empfänger umfassen.
  • Bei manchen Ausführungsbeispielen kann ein programmierbares Logikbauelement (beispielsweise ein feldprogrammierbares Gatterarray, ein FPGA) dazu verwendet werden, manche oder alle Funktionalitäten der hierin beschriebenen Verfahren durchzuführen. Bei manchen Ausführungsbeispielen kann ein feldprogrammierbares Gatterarray mit einem Mikroprozessor zusammenwirken, um eines der hierin beschriebenen Verfahren durchzuführen. Allgemein werden die Verfahren vorzugsweise seitens einer beliebigen Hardwarevorrichtung durchgeführt.
  • Die hierin beschriebene Vorrichtung kann unter Verwendung einer Hardwarevorrichtung oder unter Verwendung eines Computers oder unter Verwendung einer Kombination aus einer Hardwarevorrichtung und einem Computer implementiert sein.
  • Die hierin beschriebene Vorrichtung oder beliebige Komponenten der hierin beschriebenen Vorrichtung kann bzw. können zumindest teilweise in Hardware und/oder in Software implementiert sein.
  • Die hierin beschriebenen Verfahren können unter Verwendung einer Hardwarevorrichtung oder unter Verwendung eines Computers oder unter Verwendung einer Kombination aus einer Hardwarevorrichtung und einem Computer durchgeführt werden.
  • Die hierin beschriebenen Verfahren oder beliebige Komponenten der hierin beschriebenen Vorrichtung können zumindest teilweise seitens Hardware und/oder seitens Software durchgeführt werden.
  • Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und die hierin beschriebenen Einzelheiten anderen Fachleuten auf dem Gebiet einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2009/0261395 A1 [0003]
    • US 9269785 B2 [0003]

Claims (24)

  1. Ein Halbleiterbauelement (100), das folgende Merkmale aufweist: ein Substrat (102); eine Grenzflächenschicht (104), die auf dem Substrat (102) gebildet ist; eine zumindest teilweise ferroelektrische Schicht (106), die auf der Grenzflächenschicht (104) gebildet ist; eine Anschlussschicht (108), die auf der zumindest teilweise ferroelektrischen Schicht (106) gebildet ist; wobei die Grenzflächenschicht (104) zwischen dem Substrat (102) und der zumindest teilweise ferroelektrischen Schicht (106) eine Dielektrizitätskonstante aufweist, die größer als 5 ist.
  2. Das Halbleiterbauelement (100) gemäß dem vorhergehenden Anspruch, bei dem die Grenzflächenschicht (104) direkt auf dem Substrat (102) gebildet ist.
  3. Das Halbleiterbauelement (100) gemäß einem der vorhergehenden Ansprüche, bei dem die Anschlussschicht (108) direkt auf der zumindest teilweise ferroelektrischen Schicht (106) gebildet ist und/oder bei dem die zumindest teilweise ferroelektrische Schicht (106) direkt auf der Grenzflächenschicht (104) gebildet ist.
  4. Das Halbleiterbauelement (100) gemäß einem der vorhergehenden Ansprüche, bei dem die Grenzflächenschicht (104) eine paraelektrische Schicht ist.
  5. Das Halbleiterbauelement (100) gemäß einem der vorhergehenden Ansprüche, bei dem die zumindest teilweise ferroelektrische Schicht (106) eine Dielektrizitätskonstante zwischen 10 und 50 aufweist.
  6. Das Halbleiterbauelement (100) gemäß einem der vorhergehenden Ansprüche, bei dem die Grenzflächenschicht (104) eine Schichtdicke zwischen 0,1 und 3 nm aufweist.
  7. Das Halbleiterbauelement (100) gemäß einem der vorhergehenden Ansprüche, bei dem die zumindest teilweise ferroelektrische Schicht (106) eine Schichtdicke zwischen 5 und 20 nm aufweist.
  8. Das Halbleiterbauelement (100) gemäß einem der vorhergehenden Ansprüche, bei dem die zumindest teilweise ferroelektrische Schicht (106) HfO2 oder ferroelektrisches HfO2 aufweist.
  9. Das Halbleiterbauelement (100) gemäß einem der vorhergehenden Ansprüche, bei dem die zumindest teilweise ferroelektrische Schicht (106) mit zumindest einem der Folgenden dotiert ist: Si, Zr, La, Y, Al, Gd und Sr.
  10. Das Halbleiterbauelement (100) gemäß einem der vorhergehenden Ansprüche, bei dem die zumindest teilweise ferroelektrische Schicht (106) eine ferroelektrische HfO2-Schicht oder eine zumindest teilweise ferroelektrische HfO2-Schicht ist.
  11. Das Halbleiterbauelement (100) gemäß einem der vorhergehenden Ansprüche, bei dem die zumindest teilweise ferroelektrische Schicht (106) zumindest zwei HfO2-Teilschichten mit einer Einlagerung einer metallischen oder dielektrischen Schicht aufweist.
  12. Das Halbleiterbauelement (100) gemäß dem vorhergehenden Anspruch, bei dem zumindest eine der zumindest zwei HfO2-Teilschichten mit zumindest einem der Folgenden dotiert ist: Si, Zr, La, Y, Al, Gd und Sr.
  13. Das Halbleiterbauelement (100) gemäß einem der vorhergehenden Ansprüche, bei dem die Grenzflächenschicht (104) eine Isolierschicht ist.
  14. Das Halbleiterbauelement (100) gemäß einem der vorhergehenden Ansprüche, bei dem die Grenzflächenschicht (104) Al2O3, Seltenerdoxide (Oxide von Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Rb, Dy, Ho, Er, Tm, Yb, Lu), AlN oder Si3N4 aufweist.
  15. Das Halbleiterbauelement (100) gemäß einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement (100) ein ferroelektrischer Feldeffekttransistor oder eine ferroelektrische Speicherzelle ist.
  16. Ein Halbleiterbauelement (100), das folgende Merkmale aufweist: ein Substrat (102); eine Grenzflächenschicht (104), die auf dem Substrat gebildet ist; eine HfO2-Schicht (106), die auf der Grenzflächenschicht (104) gebildet ist, wobei die HfO2-Schicht (106) ferroelektrisch oder zumindest teilweise ferroelektrisch ist; eine Gate-Schicht (108), die auf der HfO2-Schicht (106) gebildet ist; wobei die Grenzflächenschicht (104) zwischen dem Substrat (102) und die HfO2-Schicht () eine Dielektrizitätskonstante aufweist, die größer als 5 ist.
  17. Ein Verfahren (200) zur Herstellung eines Halbleiterbauelements, wobei das Verfahren die folgenden Schritte aufweist: Bereitstellen (202) eines Substrats; Bereitstellen (204) einer Grenzflächenschicht auf dem Substrat, wobei die Grenzflächenschicht eine Dielektrizitätskonstante aufweist, die größer als 5 ist; Bereitstellen (206) einer HfO2-Schicht auf der Grenzflächenschicht, wobei die HfO2-Schicht ferroelektrisch oder zumindest teilweise ferroelektrisch ist; und Bereitstellen (208) einer Gate-Schicht auf der HfO2-Schicht.
  18. Das Verfahren (200) zur Herstellung gemäß dem vorhergehenden Anspruch, wobei das Verfahren den folgenden Schritt aufweist: Entfernen einer Oxidschicht von dem Substrat, bevor die Grenzflächenschicht auf der Substratschicht bereitgestellt wird.
  19. Das Verfahren (200) zur Herstellung gemäß einem der vorhergehenden Ansprüche, bei dem das Bereitstellen der Grenzflächenschicht ein Aufbringen der Grenzflächenschicht auf dem Substrat aufweist, während ein SiO2-Wachstum vermieden wird.
  20. Das Verfahren (200) gemäß Anspruch 19, bei dem das Aufbringen der Grenzflächenschicht ein Aufbringen einer O-freien Schicht als Grenzflächenschicht aufweist, wobei Prozesschemikalien, die während des Aufbringens der Grenzflächenschicht verwendet werden, keine Oxidationsquellen aufweisen.
  21. Das Verfahren (200) gemäß Anspruch 19, bei dem das Aufbringen der Grenzflächenschicht ein Niedertemperatur-Aufbringen einer Grenzflächenschicht aufweist, die O aufweist, wobei Prozesschemikalien, die während des Aufbringens der Grenzflächenschicht verwendet werden, lediglich eine schwache Oxidationsquelle aufweisen.
  22. Das Verfahren (200) zur Herstellung gemäß einem der vorhergehenden Ansprüche, wobei ein Bereitstellen der HfO2-Schicht ein Aufbringen der HfO2-Schicht auf der Grenzflächenschicht aufweist, während ein SiO2-Wachstum vermieden wird.
  23. Das Verfahren (200) gemäß Anspruch 22, wobei die HfO2-Schicht unter Verwendung einer Temperatur aufgebracht wird, die niedriger als eine Temperatur ist, die für ein SiO2-Wachstum erforderlich ist.
  24. Das Verfahren (200) gemäß Anspruch 22 oder 23, bei dem die Dosis der O-Quelle reduziert wird, während die HfO2-Schicht aufgebracht wird.
DE102017219741.2A 2017-05-24 2017-11-07 Bildung einer Higher-k-Grenzfläche bei ferroelektrischen Feldeffekteinrichtungen Pending DE102017219741A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17172867 2017-05-24
EP17172867.8 2017-05-24

Publications (1)

Publication Number Publication Date
DE102017219741A1 true DE102017219741A1 (de) 2018-11-29

Family

ID=64109219

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017219741.2A Pending DE102017219741A1 (de) 2017-05-24 2017-11-07 Bildung einer Higher-k-Grenzfläche bei ferroelektrischen Feldeffekteinrichtungen

Country Status (1)

Country Link
DE (1) DE102017219741A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060017120A1 (en) 2002-08-20 2006-01-26 Shigeki Sakai Semiconductor-ferroelectric storage device and its manufacturing method
US20060044863A1 (en) 2004-08-26 2006-03-02 Micron Technology, Inc. One-transistor composite-gate memory
US20090261395A1 (en) 2008-04-21 2009-10-22 Qimonda Ag Integrated Circuit Including a Ferroelectric Memory Cell and Method of Manufacturing the Same
US9269785B2 (en) 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060017120A1 (en) 2002-08-20 2006-01-26 Shigeki Sakai Semiconductor-ferroelectric storage device and its manufacturing method
US20060044863A1 (en) 2004-08-26 2006-03-02 Micron Technology, Inc. One-transistor composite-gate memory
US20090261395A1 (en) 2008-04-21 2009-10-22 Qimonda Ag Integrated Circuit Including a Ferroelectric Memory Cell and Method of Manufacturing the Same
US9269785B2 (en) 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device

Similar Documents

Publication Publication Date Title
DE112011101215B4 (de) Metall-Gate-Stapel mit hoher Dielektrizitätskonstante k und Verfahren zur Herstellung
DE102014107592B4 (de) Bulk-Akustik-Wave Resonator mit piezoelektrischer Schicht mit variierenden Mengen an Dotiermittel
DE102015200946B4 (de) Halbleitervorrichtung mit ferroelektrischem Hafniumoxid und Herstellungsverfahren
DE102007047857B4 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE112011101181B4 (de) Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen
DE112015000938B4 (de) Laserdiodenchip
DE102015213529A1 (de) Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung
DE102015210492A1 (de) Halbleiterstruktur, die einen ferroelektrischen Transistor umfasst, und Verfahren zu ihrer Herstellung
DE102009051745A1 (de) Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren
DE102017200678A1 (de) Verfahren zur herstellung einer mikroelektronikschaltung sowie entsprechende mikroelektronikschaltung
DE102019116900A1 (de) Elecelektronische vorrichtung, die einen kondensator umfasst
DE112005002350T5 (de) Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode
DE102004048679B4 (de) Verfahren zum Herstellen eines Isolator-Dünnfilms sowie Verfahren zum Herstellen eines Halbleiterbauteils
DE102007055880A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE102014223904A1 (de) Kondensator und Verfahren zum Herstellen desselben
DE102010037276A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102019003223A1 (de) Elektrische Speichervorrichtung mit negativer Kapazität
DE102016217559A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102016100008B4 (de) Halbleiterstruktur mit Einfügeschicht und Verfahren für deren Herstellung
DE112013004226B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102017219741A1 (de) Bildung einer Higher-k-Grenzfläche bei ferroelektrischen Feldeffekteinrichtungen
DE102009011880B4 (de) Speichereinrichtung mit einer Hohes-k-Dielektrikum-Schicht und Verfahren zu deren Herstellung
DE102021102912A1 (de) Halbleiterstrukturen und verfahren dafür
DE102020110789A1 (de) Gate-strukturen für halbleitervorrichtungen
EP1307906B1 (de) Strukturierung ferroelektrischer schichten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication