DE102017200678A1 - Verfahren zur herstellung einer mikroelektronikschaltung sowie entsprechende mikroelektronikschaltung - Google Patents

Verfahren zur herstellung einer mikroelektronikschaltung sowie entsprechende mikroelektronikschaltung Download PDF

Info

Publication number
DE102017200678A1
DE102017200678A1 DE102017200678.1A DE102017200678A DE102017200678A1 DE 102017200678 A1 DE102017200678 A1 DE 102017200678A1 DE 102017200678 A DE102017200678 A DE 102017200678A DE 102017200678 A1 DE102017200678 A1 DE 102017200678A1
Authority
DE
Germany
Prior art keywords
transistor
metal layer
memory transistor
layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017200678.1A
Other languages
English (en)
Other versions
DE102017200678B4 (de
Inventor
Johannes Müller
Patrick Polakowski
Maximilian DRESCHER
Stefan Riedel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of DE102017200678A1 publication Critical patent/DE102017200678A1/de
Application granted granted Critical
Publication of DE102017200678B4 publication Critical patent/DE102017200678B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Mikroelektronikschaltung. Ein Substrat (1) wird bereitgestellt. Für einen Transistor (2) und für einen Speicher-Transistor (3) werden jeweils ein Source- (S), ein Bulk- (B) und ein Drain-Kontakt (D) erzeugt. In jeweils einem gemeinsamen Schritt werden eine Isolationsschicht (20) des Transistors (2) und eine Isolationsschicht (30) des Speicher-Transistors (3) und eine Metallschicht (21) des Transistors (2) und eine Metallschicht (31, 33) des Speicher-Transistors (3) erzeugt. Es wird mindestens ein Kondensator (38) als Teil des Speicher-Transistors (3) erzeugt. Ein mit der Metallschicht (21) des Transistors (2) und ein mit einer Metallschicht (33) des Kondensators (38) des Speicher-Transistors (3) verbundener Gate-Kontakt (29, 39) werden erzeugt. Weiterhin bezieht sich die Erfindung auf eine Mikroelektronikschaltung.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Mikroelektronikschaltung. Weiterhin bezieht sich die Erfindung auf eine entsprechende Mikroelektronikschaltung.
  • Hafniumdioxid (HfO2 oder auch Hafnium(IV)-Oxid) wird im Stand der Technik oft als Dielektrium für Mikroelektronikschaltungen verwendet. Es wird beispielsweise als Gate-Isolator bei MIS-FETs (Metall-Isolator-Halbleiter-Feldeffekttransistoren) oder als dielektrische Schicht eines DRAM-Speicherkondensators eingesetzt. Dabei ist das Material CMOS-kompatibel, d. h. es kann mit den üblichen Halbleiterprozessen zur Realisierung von integrierten digitalen oder analogen Schaltungen verwendet werden. Weiterhin ist es dickenskalierbar und hat einen hohen k-Wert. Letzteres bedeutet, dass es eine höhere Dielektrizitätszahl als herkömmliches Siliziumdioxid aufweist. Zudem verfügt es über eine große Bandlücke.
  • Die Entdeckung der Ferroelektrizität in Materialen, die Hafniumdioxid (hierbei mit der Bezeichnung FE-HfO2) enthalten (siehe z. B. T. S. Böschke, J. Müller, D. Bräuhaus, U. Schröder, U. Böttger, „Ferreoelectricity in hafnium oxide thin films", Applied Physics Letters 99, 102903, 2011), hat die Anwendung auf das Gebiet von ferroelektrischen Speichern erweitert (in Bezug auf FRAM siehe J. Müller, P. Polakowski, S. Mueller, T. Mikolajick, „Ferreoelectric Hafnium Oxide Based Materials and Devices: Assessment of Current Status and Future Prospects", ECS Journal of Solid State Science and Technology, 4 (5), N30–N35, 2015).
  • Insbesondere ferroelektrische Feldeffekttransistoren (FeFETs), welche auf einer Verschiebung der Schwellenspannung des FETs durch das Umschalten von elektrischen Dipolen im Gate-Dielektrikum bauen, sind sehr geeignete Bauteile, da Hafniumdioxid ein etabliertes Gate-Oxidmaterial ist (siehe z. B. US 2013/0270619 A1 oder DE 10 2014 212 483 A1 ). Kondensatoren mit ferroelektrischen Schichten werden beispielsweise beschrieben in der US 2007/0045689 A1 oder der US 2009/0061538 A1 . Ferroelektrizität bezieht sich dabei auf das Phänomen, dass bestimmte Materialien mit einem elektrischen Dipolmoment durch das Anlegen eines äußeren elektrischen Feldes die Richtung der spontanen Polarisation ändern können.
  • Um mit Hafniumdioxid-FeFETs separate oder in integrierten Schaltungen eingebundene Speicher zu realisieren, sind weitere funktionale Komponenten und insbesondere Transistoren erforderlich, z. B. als Ein-/Ausgabestellen, als Verstärker oder Multiplexer, sodass die Aufbringung von ferroelektrischen und nicht-ferroelektrischen Transistoren auf einem gemeinsamen Substrat erforderlich wird. Entsprechende Mikroelektronikschaltungen verfügen daher über sehr unterschiedliche Komponenten mit jeweils unterschiedlichen Strukturen und Anforderungen an die Herstellung.
  • Im Stand der Technik werden beispielsweise nach dem Erzeugen einer Grabenisolation (shallow trench isolation, STI) für die Erzeugung von verschiedenen Transistoren die folgenden Schritte ausgeführt:
    • 1. Die Siliziumoberfläche wird für die ferroelektrischen Transistoren vorbereitet.
    • 2. Auf dem kompletten Substrat wird das ferroelektrische Hafniumdioxid aufgebracht.
    • 3. In den Bereichen, in denen Standard-Transistoren, d. h. hier Transistoren ohne ferroelektrisches Hafniumdioxid erzeugt werden sollen, wird das ferroelektrische Hafniumdioxid – z. B. durch die Verwendung von Titannitrid als Maske – selektiv entfernt.
    • 4. Die Siliziumoberfläche wird für die Standard-Transistoren präpariert.
    • 5. Es wird das Material für die Standard-Transistoren, z. B. nicht-ferroelektrisches Hafniumdioxid, auf dem kompletten Wafer aufgebracht.
  • Dem schließen sich die konventionellen CMOS-Schritte an, um die Strukturen zu erzeugen.
  • Nachteilig ist, dass auch das ferroelektrische Hafniumdioxid im Schritt 4 den Behandlungsschritten für die anderen Komponenten unterzogen wird. Dabei sind die Präparationsschritte zwingend erforderlich, um Logik-Transistoren mit ausreichend Zuverlässigkeit und Schaltgeschwindigkeit zu erhalten. Dabei wird eine Nitridierung (eine im Stand der Technik ebenfalls verwendete Bezeichnung ist Nitrierung), z. B. in Form der „rapid thermal nitridation” oder des Plasmanitridierens vorgenommen. Dies wirkt sich jedoch nachteilig auf das ferroelektrische Hafniumdioxid aus.
  • Unter Logik-Transistoren seien hier auch allgemein Standard-Transistoren verstanden, die der Realisierung einer entsprechenden Schaltungslogik, z. B. für die Ansteuerung der Transistoren mit ferroelektrischem Hafniumdioxid dienen. Beide Ausdrücke sind daher äquivalent zueinander. Eine weitere Problematik ergibt sich aus der polykristallinen Struktur des ferroelektrischen Hafniumdioxid und der damit inhomogen verteilten Flächenpolarisation. Um das Kanalgebiet eines ferroelektrischen Feldeffekttransistors stabil zu steuern, wäre eine homogene Verteilung der ferroelektrischen Polarisation wünschenswert.
  • Die geschilderten Nachteile beziehen sich dabei nicht nur auf Hafniumdioxid als Ferroelektrikum, sondern auch auf jedes andere Material, das als Ferroelektrikum für einen ferroelektrischen Kondensator verwendet wird.
  • Die Aufgabe der Erfindung besteht darin, ein effektives Verfahren zur Herstellung einer Mikroelektronikschaltung sowie eine entsprechende Mikroelektronikschaltung vorzuschlagen. Eine weitere Aufgabe besteht darin, ein Verfahren vorzuschlagen, das einen erhöhten Schutz insbesondere für die Komponenten während der Herstellung bewirkt, die empfindliche Werkstoffe aufweisen.
  • Die Erfindung löst die Aufgabe durch ein Verfahren zur Herstellung einer Mikroelektronikschaltung, welches zumindest aus den folgenden Schritte besteht,
    dass ein Substrat bereitgestellt wird,
    dass für einen Transistor und für einen Speicher-Transistor jeweils ein Source-Kontakt, ein Bulk-Kontakt und ein Drain-Kontakt erzeugt werden,
    dass in einem gemeinsamen Schritt eine Isolationsschicht des Transistors und eine Isolationsschicht des Speicher-Transistors erzeugt werden,
    dass in einem gemeinsamen Schritt eine Metallschicht des Transistors und eine Metallschicht des Speicher-Transistors erzeugt werden,
    dass mindestens ein Kondensator als Teil des Speicher-Transistors erzeugt wird,
    dass ein mit der Metallschicht des Transistors verbundener Gate-Kontakt erzeugt wird, und
    dass ein mit einer Metallschicht des Kondensators des Speicher-Transistors verbundener Gate-Kontakt erzeugt wird.
  • Bei dem Herstellungsverfahren werden somit zwei Isolationsschichten und zwei Metallschichten in jeweils einem Schritt gemeinsam erzeugt. Die führt zu einem effektiven und kostengünstigen Herstellungsverfahren.
  • In einer Ausgestaltung bestehen die gemeinsam erzeugten Isolationsschichten zumindest teilweise aus Hafniumdioxid. In einer alternativen oder ergänzenden Ausgestaltung bestehen die gemeinsam erzeugten Metallschichten zumindest teilweise aus Titannitrid. Je nach Ausgestaltung bestehen einzelne Schichten der Mikroelektronikschaltung aus Poly-Si, TiN, HfO2, SiO2 oder Si-Substrat. Das Substrat besteht in einer Ausgestaltung aus einem Oxid und in einer Ausgestaltung aus einem Dielektrikum.
  • In weiteren Ausgestaltungen werden noch andere Schichten des Transistors bzw. des Speicher-Transistors erzeugt.
  • Der Speicher-Transistor unterscheidet sich dabei darin von dem (normalen) Transistor, dass der Speicher-Transistor eine Transistor-Komponente und eine Kondensator-Komponente aufweist, die als Speicher dient.
  • Eine Ausgestaltung besteht darin, dass aus einer unteren Metallschicht, aus einer Ferroelektrikumsschicht und aus einer oberen Metallschicht ein ferroelektrischer Kondensator als Teil des Speicher-Transistors erzeugt wird. Die untere Metallschicht ist dabei dem Substrat zugewandt und die obere Metallschicht ist dem Gate-Kontakt zugewandt. Durch die Verbindung der oberen Metallschicht mit dem Gate-Kontakt ist auch die Ferroelektrikumsschicht mit dem Gate-Kontakt des Speicher-Transistors verbunden.
  • In einer Ausgestaltung wird der Speicher-Transistor als Transistor erzeugt, der eine negative Kapazität aufweist (Unterschwellstrom-Swing des Transistors < 60 mV/dec, sog. „negative capacitance transistor”). In einer Ausgestaltung wird dafür eine Reihenschaltung eines linearen Dielektrikums als Isolationsschicht mit einem nicht-linearen, ferroelektrischen Dielektrikum als Ferroelektrikumsschicht erzeugt.
  • Eine Ausgestaltung sieht vor, dass der mindestens eine Kondensator des Speicher-Transistors auf der Isolationsschicht des Speicher-Transistors erzeugt wird. In einer Ausgestaltung wird der Kondensator dabei direkt auf der Isolationsschicht erzeugt.
  • Eine Ausgestaltung besteht darin, dass Schichten des Transistors und Schichten des Speicher-Transistors in einem Front-End-of-Line-Verfahren auf dem Substrat erzeugt werden.
  • Eine Ausgestaltung sieht vor, dass auf der Isolationsschicht des Transistors eine Ätzstoppschicht in einem gemeinsamen Schritt mit einer Metallschicht des Speicher-Transistors erzeugt wird.
  • Eine Ausgestaltung besteht darin, dass Schichten des Speicher-Transistors und Schichten des Transistors in einem dielektrischen Träger erzeugt werden. Der dielektrische Träger wird dabei vorzugweise auf dem Substrat aufgebracht.
  • Eine Ausgestaltung sieht vor, dass der Transistor und der Speicher-Transistor mit einem Back-End-of-Line-Verfahren in einem dielektrischen Träger erzeugt werden, und dass es sich um ein Aluminium-BEoL-Verfahren oder um ein Kupfer-BEoL-Verfahren handelt.
  • Eine Ausgestaltung besteht darin, dass die untere Metallschicht des Speicher-Transistors als Leiterbahn in dem dielektrischen Träger erzeugt wird.
  • Alternative Bezeichnungen für die Leiterbahnen, die vorzugsweise zumindest teilweise aus einem Metall bestehen und überdies elektrisch leitfähig sind, in dem dielektrischen Träger sind „Plug” oder „Via”.
  • Eine Ausgestaltung sieht vor, dass auf der Isolationsschicht und unterhalb der unteren Metallschicht des Speicher-Transistors eine weitere Metallschicht erzeugt wird, und dass zwischen der unteren Metallschicht und der weiteren Metallschicht in dem dielektrischen Träger eine Zwischen-Leiterbahn erzeugt wird. In einer Ausgestaltung wird die Zwischen-Leiterbahn zwischen der Transistor-Komponente und der Kondensator-Komponente des Speicher-Transistors erzeugt. Die Zwischen-Leiterbahn ist dabei ebenfalls eine Leiterbahn in dem dielektrischen Träger, die jedoch zwischen den beiden Komponenten des Speicher-Transistors befindlich ist.
  • In einer Ausgestaltung besteht die Leiterbahn oder die Zwischen-Leiterbahn aus Wolfram. Dies ist jedoch nur ein Beispiel für ein beliebiges Metall.
  • Eine Ausgestaltung besteht darin, dass in dem dielektrischen Träger jeweils zwischen den Gate-Kontakten und dem Transistor bzw. dem Speicher-Transistor eine Leiterbahn in dem dielektrischen Träger erzeugt wird.
  • Eine Ausgestaltung sieht vor, dass eine Metallschicht – dabei handelt es sich in einer Ausgestaltung um die zuvor genannte weitere Metallschicht – und die Isolationsschicht des Speicher-Transistors als Teile eines MOS-Kondensators erzeugt werden. Ein MOS-Kondensator (eine alternative Bezeichnung ist MIS-Kondensator) ist ein Kondensator, der eine Metall-Isolator-Halbleiter-Struktur aufweist. In dieser Ausgestaltung verfügt der Speicher-Kondensator somit über zwei Kondensatoren: einen ferroelektrischen und einen MOS-Kondensator. In einer weiteren Ausgestaltung verfügt auch der Transistor über einen MOS-Kondensator.
  • In einer Ausgestaltung wird – vorzugsweise in dem Substrat – unterhalb der Isolationsschicht eine Halbleiterschicht erzeugt. Die weitere Metallschicht, die Isolationsschicht und die Halbleiterschicht werden dabei so erzeugt, dass sie zusammen einen MOS-Kondensator bilden. Die Halbleiterschicht besteht in einer Ausgestaltung aus Silizium.
  • Eine Ausgestaltung besteht darin, dass der ferroelektrische Kondensator mit einer kleineren Fläche als der MOS-Kondensator erzeugt wird.
  • Eine Ausgestaltung sieht vor, dass der ferroelektrische Kondensator mit einer kleineren Kapazität als der MOS-Kondensator erzeugt wird.
  • Eine Ausgestaltung besteht darin, dass der MOS-Kondensator als FinFET erzeugt wird. Ein FinFET ist dabei ein nicht-planarer MOSFET, dessen leitfähiger Kanal sich an einem dünnen Silicium-Grat (engl. fin) befindet.
  • Eine Ausgestaltung sieht vor, dass die Isolationsschicht des Speicher-Transistors und die Isolationsschicht des Transistors durch eine durchgehende Schicht gebildet werden.
  • Eine Ausgestaltung besteht darin, dass eine Metallschicht des Speicher-Transistors und die Metallschicht des Transistors durch eine durchgehende Schicht gebildet werden.
  • Die vorgenannten durchgehenden Schichten werden anschließend strukturiert, um den Speicher-Transistor und den Transistor zu erzeugen.
  • Eine Ausgestaltung sieht vor, dass bei der Herstellung erforderliche Nitridierungsschritte vor der Erzeugung der Ferroelektrikumsschicht ausgeführt werden.
  • Die Erfindung löst die Aufgabe weiterhin durch eine Mikroelektronikschaltung, die vorzugsweise nach wenigstens einer der oben beschriebenen Ausgestaltungen des erfindungsgemäßen Verfahrens hergestellt worden ist.
  • Die Mikroelektronikschaltung weist dabei auf: ein Substrat, einen Transistor, einen Speicher-Transistor, der mindestens einen Kondensator aufweist, und Source-Kontakte, Bulk-Kontakte und Drain-Kontakte für den Transistor und den Speicher-Transistor. Dabei weist der Transistor mindestens eine Isolationsschicht und mindestens eine Metallschicht auf. Der Speicher-Transistor weist mindestens eine Isolationsschicht und mindestens eine Metallschicht auf. Die Isolationsschicht des Transistors und die Isolationsschicht des Speicher-Transistors sind in einem gemeinsamen Schritt erzeugt und die Metallschicht des Transistors und die Metallschicht des Speicher-Transistors sind in einem gemeinsamen Schritt erzeugt. Ein Gate-Kontakt des Transistors ist mit der Metallschicht des Transistors und ein Gate-Kontakt des Speicher-Transistors ist mit einer Metallschicht des Kondensators des Speicher-Transistors verbunden.
  • Der Transistor verfügt somit über eine Isolations- und eine Metallschicht sowie über Source-, Bulk-, Drain- und Gate-Kontakte.
  • Der Speicher-Transistor verfügt über einen Kondensator, der mit dem Gate-Kontakt des Speicher-Transistors verbunden ist. Der Kondensator befindet sich damit insbesondere zwischen der eigentlichen Transistor-Komponente des Speicher-Transistors und dem Gate-Kontakt des Speicher-Transistors.
  • Die Mikroelektronikschaltung hat deshalb eine kostengünstige Herstellung, weil Isolationsschichten und Metallschichten des Transistors und des Speicher-Transistors in jeweils einem gemeinsamen Schritt erzeugt werden. In einer Ausgestaltung wird dies weiter vereinfacht, indem die betroffenen Isolationsschichten und/oder die betroffenen Metallschichten jeweils durchgehende Schichten, die entsprechend zu strukturieren sind, sind.
  • Die oben beschriebenen Herstellungsschritte führen dabei zu entsprechenden Mikroelektronikschaltungen, sodass die obigen Ausführungen entsprechend auch zu Ausgestaltungen der erfindungsgemäßen Mikroelektronikschaltung führen. Entsprechend sind Ausgestaltungen der Mikroelektronikschaltung durch entsprechende Herstellungsausgestaltungen zu erzeugen, sodass die Ausführungen bezüglich der Mikroelektronikschaltung auch für das Herstellungsverfahren gelten.
  • Die erzeugte Mikroelektronikschaltung ist beispielsweise ein Chip, auf dem eine CPU und ein Speicher integriert sind.
  • Der Transistor ist beispielsweise ein üblicher Logik-Transistor, der in einer Ausgestaltung einen Halbleiter-Isolator-Metall-Aufbau (MIS) aufweist. Der Speicher-Transistor erfüllt auch eine Speicher-Funktion und hat in einer Ausgestaltung im Wesentlichen folgenden Aufbau: Halbleiter-Isolator-Metall-Ferroelektrikum-Metall.
  • Der Transistor und der Speicher-Transistor sind dabei nebeneinander auf dem Substrat angeordnet.
  • In einer Ausgestaltung verfügen bzw. verfügt der Transistor und/oder der Speicher-Transistor über weitere Isolations- und/oder Metallschichten.
  • In einer Ausgestaltung ist der Transistor derartig konfiguriert, dass er zumindest teilweise der Ansteuerung des Speicher-Transistors dient.
  • Im Einzelnen gibt es eine Vielzahl von Möglichkeiten, das erfindungsgemäße Verfahren sowie die erfindungsgemäße Mikroelektronikschaltung auszugestalten und weiterzubilden. Dazu wird verwiesen einerseits auf die Patentansprüche, andererseits auf die folgende Beschreibung von Ausführungsbeispielen in Verbindung mit der Zeichnung. Es zeigen:
  • 1 einen Schnitt durch eine schematischen Mikroelektronikschaltung gemäß einer ersten Ausgestaltung,
  • 2 einen Schnitt durch eine schematischen Mikroelektronikschaltung gemäß einer zweiten Ausgestaltung,
  • 3 die Mikroelektronikschaltung gemäß der ersten Ausgestaltung in einem detaillierten Schritt,
  • 4 die Mikroelektronikschaltung gemäß der ersten Ausgestaltung in einer ersten Phase der Herstellung,
  • 5 die Mikroelektronikschaltung der 4 in einer zweiten Phase der Herstellung,
  • 6 die Mikroelektronikschaltung der 4 in einer dritten Phase der Herstellung,
  • 7 die Mikroelektronikschaltung der 4 in einer vierten Phase der Herstellung,
  • 8 die Mikroelektronikschaltung der 4 in einer fünften Phase der Herstellung,
  • 9 die Mikroelektronikschaltung der 4 in einer sechsten Phase der Herstellung,
  • 10 einen Schnitt durch die Mikroelektronikschaltung gemäß der zweiten Ausgestaltung in einer ersten Variante,
  • 11 einen Schnitt durch die Mikroelektronikschaltung gemäß der zweiten Ausgestaltung in einer zweiten Variante,
  • 12 einen Schnitt durch die Mikroelektronikschaltung gemäß der zweiten Ausgestaltung in einer dritten Variante,
  • 13 einen schematischen Schnitt durch eine Mikroelektronikschaltung gemäß der zweiten Ausgestaltung in einer vierten Variante in einer ersten Herstellungsphase,
  • 14 die Mikroelektronikschaltung der 13 in einer zweiten Phase,
  • 15 die Mikroelektronikschaltung der 13 in einer dritten Phase,
  • 16 die Mikroelektronikschaltung der 13 in einer vierten Phase und
  • 17 die Mikroelektronikschaltung der 13 in einer fünften Phase.
  • Die 1 zeigt einen Schnitt durch eine schematische Mikroelektronikschaltung (eine alternative Bezeichnung ist Chip) einer ersten Ausgestaltung. Auf einem vorzugsweise dielektrischen Substrat 1 (alternative Bezeichnungen sind Träger oder Wafer) befinden sich nebeneinander ein Transistor 2 und ein Speicher-Transistor 3. Der Speicher-Transistor 3 zeichnet sich dabei dadurch aus, dass er über einen Kondensator verfügt, der sich zwischen den Schichten des eigentlichen Transistors und dem Gate-Kontakt 39 befindet. In dem Substrat 1 sind in dem dargestellten Beispiel für den Transistor 2 und den Speicher-Transistor 3 jeweils zugehörige Source-Kontakte S, Bulk-Kontakte B und Drain-Kontakte D erzeugt worden. Oberhalb des Transistor 2 und des Speicher-Transistors 3 befindet sich jeweils ein Gate-Kontakt 29, 39.
  • Befinden sich in der Ausgestaltung der 1 der Transistor 2 und der Speicher-Transistor 3 oberhalb des Substrats 1, so sind sie in der Ausgestaltung der 2 in einem dielektrischen Träger 4 eingebettet. Oberhalb des Transistors 2 und des Speicher-Transistors 3 befindet sich jeweils eine metallische Leiterbahn 5, die zur Oberseite des dielektrischen Trägers 4 führt und dort eine Anbindung zu einem Gate-Kontakt 29, 39 erlaubt.
  • Die 3 zeigt den Schichtaufbau einer Ausgestaltung der Mikroelektronikschaltung gemäß der Ausgestaltung der 1. Die oben genannten Source-, Bulk- und Drain-Kontakte befinden sich dabei in dem Substrat 1 und sind für die Übersichtlichkeit nicht eingezeichnet.
  • Der Transistor 2 verfügt oberhalb des Substrats 1 über eine Isolationsschicht 20 und eine folgende Metallschicht 21, die mit dem Gate-Kontakt 29 verbunden ist. Die Bezeichnung „oberhalb” bezieht sich dabei auf die Angabe relativ zum Substrat 1, das quasi die Grundlage bildet.
  • Der Speicher-Transistor 3 verfügt ebenfalls über eine Isolationsschicht 30. Die Isolationsschicht 20 des Transistors 2 und die Isolationsschicht 30 des Speicher-Transistors 3 werden dabei in einem gemeinsamen Schritt und somit gleichzeitig erzeugt.
  • Oberhalb der Isolationsschicht 30 verfügt der Speicher-Transistor 3 über einen ferroelektrischen Kondensator 38, der mit dem Gate-Kontakt 39 verbunden ist und damit gleichsam zwischen den Schichten, die der Funktion als Transistor dienen, und dem Gate-Kontakt 39 angeordnet ist. Der ferroelektrische Kondensator 38 wird gebildet aus einer unteren Metallschicht 31, einer Ferroelektrikumsschicht 32 und einer oberen Metallschicht 33. Dabei besteht die Ferroelektrikumsschicht 32 aus einem Ferroelektrikum. Beispielsweise handelt es sich um ferroelektrisches Hafniumdioxid. Unter „ferroelektrischem Hafniumdioxid” sei in Bezug auf die Erfindung stets ein Material verstanden, das – zumindest anteilig – dotiertes oder undotiertes Hafniumdioxid oder ein Mischoxid aus HfO2 und ZrO2 (z. B. HfO2-ZTO2) aufweist und damit ferroelektrische Eigenschaften erhält. Falls eine Dotierung vorliegt, so handelt es sich beispielsweise um eine Dotierung mit Si, Al, Y, Gd, Sr, Zr, etc.
  • Der Kondensator 38 lässt sich auch so beschreiben, dass er über eine Bottom-Elektrode (gegeben durch die untere Metallschicht 31), eine Ferroelektrikumsschicht 32 und eine Top-Elektrode (gegeben durch die obere Metallschicht 33) verfügt. Es wird somit ein sogenannter MFM-Kondensator oder ferroelektrischer Kondensator 38 erzeugt.
  • In der Variante der 3 wird der ferroelektrische Kondensator 38 direkt auf dem Substrat 1 aufgebracht. Befindet sich der ferroelektrische Kondensator 38 in einer alternativen Ausgestaltung auf höheren Schichten (sog. Back-End-of-Line(BEoL)-Schichten), so wird der Kondensator (als Kondensator-Komponente des Speicher-Transistors) mit dem Gate eines Transistors (als Transistor-Komponente des Speicher-Transistors) verbunden. Dabei ist die Form der Transistoren nicht relevant, sodass das Verfahren auch für FinFET oder für Gate-all-around(GAA)-FETs Verwendung finden kann. Hierzu mehr im Folgenden.
  • Bei der Herstellung der Mikroelektronikschaltung werden für die gezeigte Ausgestaltung die Metallschicht 21 des Transistors 2 und die untere Metallschicht 31 des Speicher-Transistors 3 oder die Metallschicht 21 des Transistors 2 und die obere Metallschicht 33 des Speicher-Transistors 3 in einem gemeinsamen Schritt erzeugt. Werden die Metallschicht 21 des Transistors 2 und die untere Metallschicht 31 des Speicher-Transistors 3 gemeinsam erzeugt, so wird vorzugsweise die Metallschicht 21 des Transistors 2 während der Erzeugung der weiteren Schichten des Speicher-Transistors 3 besonders geschützt. In der alternativen Ausgestaltung ist die Isolationsschicht 20 des Transistors 2 zu schützen.
  • Die Herstellungsschritte gemäß der Alternative, in der die Metallschicht 21 des Transistors 2 und die obere Metallschicht 33 des Speicher-Transistors 3 in einem gemeinsamen Schritt erzeugt werden, zeigen die 4 bis 9.
  • Weitere und hier nicht im Detail besprochene Teilschritte umfassen z. B. die Präparierung der Oberfläche einer Seite des Substrats 1 für das Aufbringen einer Materialschicht.
  • Dabei ist in den im Folgenden beschriebenen Abbildungen auch gezeigt, dass die jeweils gemeinsam erzeugten Isolationsschichten 20, 30 und Metallschichten 21, 33 jeweils durchgehende und nicht unterbrochene Schichten sind.
  • Die 4 zeigt das Substrat 1, auf dem in einem gemeinsamen Schritt die Isolationsschicht 20 des Transistors und die Isolationsschicht 30 des Speicher-Transistors als eine durchgehende Schicht aufgebracht worden sind. Die Source-, Bulk- und Drain-Kontakte im Substrat 1 sind hier nicht dargestellt. Dabei wurden etablierte CMOS-Verfahren angewendet, wobei auch Grabenisolationen, Kontakte und Logik-Komponenten bzw. Strukturen erzeugt worden sind. Weiterhin sind weitere Funktionseinheiten wie n-Kanal-Metall-Oxid-Halbleiter-Feldeffekttransistoren (NMOS) oder p-Kanal-Metall-Oxid-Halbleiter-Feldeffekttransistoren (PMOS) vorhanden.
  • In der in 5 dargestellten Phase wurde eine isolierte, potentialfreie Metallschicht 31 – hier im Beispiel aus Titannitrid – auf der durchgehenden Isolationsschicht 20, 30 aufgebracht. Diese Metallschicht 31 dient in den weiteren Schritten als Ätzstoppschicht für das partielle Entfernen der oberhalb der Metallschicht 31 aufgebrachten Ferroelektrikumsschicht 32. Zusätzlich wird aus der durchgehenden Metallschicht 31 durch entsprechende Strukturierung die Bottom-Elektrode (bzw. die untere Metallschicht) des ferroelektrischen Kondensators des Speicher-Transistors erzeugt.
  • Im nächsten Schritt der 6 ist eine photolithographische Strukturierung durch eine Maske 10 – hier z. B. mit Titannitrid – oberhalb der Ferroelektrikumsschicht 32 vorgenommen worden. Oberhalb der Maske 10 ist noch ein Abdecklack 11 aufgebracht worden. Dies vor allem in dem Bereich, in dem der als Kondensator ausgeführte Speicher des Speicher-Transistors angeordnet sein soll.
  • In der Phase der 7 wurde durch ein Trocken- oder Nassätzverfahren die – in dem hier gezeigten Beispiel – dick ausgeführte ferroelektrische Schicht 32, bis auf den Bereich entfernt, in dem der Kondensator des Speicher-Transistors 3 erzeugt wird. Dabei wirkte die Metallschicht 31 als Ätzstopp.
  • In der Phase der 8 wurde durch die Maske 10 die Metallschicht 31 auf den Bereich des zu erzeugenden Kondensators des Speicher-Transistors reduziert.
  • In der Phase der 9 wurde eine Metall-Gate-Schicht (vorzugsweise ebenfalls aus Titannitrid) aufgebracht, die teilweise als Top-Elektrode (bzw. obere Metallschicht 33) des ferroelektrischen Kondensators 38 dient und sich hier seitlich an der Ferroelektrikumsschicht 32 bis zu dem Transistor 2 erstreckt. Damit ist diese Metallschicht auch die Metallschicht 21 des Transistors 2. Die obere Metallschicht 33 des Speicher-Transistors 3 und die Metallschicht 21 des Transistors 2 werden somit in einem gemeinsamen Schritt aufgebracht.
  • Daran schließen sich die konventionellen CMOS-Schritte zur Ausbildung der Gatestrukturen, z. B. das Abscheiden einer Gateschicht, das Aufbringen einer Maske und deren Strukturierung, an.
  • Anstelle des Titannitrids (TiN) kann generell auch ein Nitrid eines anderen Übergangsmetalls Verwendung finden (TaN, HfN oder WN), sodass es sich bei dem Titannitrid nur um ein beliebiges Beispiel handelt.
  • Der große Vorteil der Vorgabe der Reihenfolge der Schritte besteht darin, dass der Speicher-Transistor 3 nicht den Schritten oder Teilschritten ausgesetzt ist, die für die Erzeugung des Transistors 2 erforderlich sind, d. h. die verwendeten Materialen oder Umgebungseinflüsse bei der Erzeugung des Transistors 2 wirken nicht auf den Speicher-Transistor 3 ein.
  • Ein weiterer Vorteil ergibt sich aus einer leitfähigen Verbindung über die durchgehende Metallschicht 21, 33 in einigen Ausführungsbeispielen zwischen dem Transistor 2 und dem Speicher-Transistor 2. Diese leitfähige Verbindung wirkt als zwischengeschaltete Elektrode und verteilt die inhomogene Polarisation des Ferroelektrikums homogen auf die darunterliegende Struktur und damit auf das Kanalgebiet des Transistors.
  • In der zweiten Ausgestaltung der Mikroelektronikschaltung der 10 befindet sich ein dielektrischer Träger 4 auf dem Substrat 1. In dem dielektrischen Träger 4 sind dabei die Schichten des Transistors 2 und des Speicher-Transistors 3 erzeugt. Die Source-, Bulk- und Drain-Kontakte im Substrat 1 sind hier nicht dargestellt.
  • Der Transistor 2 verfügt über eine Isolationsschicht 20 und eine Metallschicht 21. An die Metallschicht 21 grenzt eine Leiterbahn 5 an, die zur Oberseite des dielektrischen Trägers 4 führt und dort die Anbindung eines Gate-Kontakts 29 ermöglicht. Dabei ist die Isolationsschicht 20 in einem Schritt mit einer Isolationsschicht 30 des Speicher-Transistors 3 und ist die Metallschicht 21 in einem weiteren Schritt gemeinsam mit einer Metallschicht (hier speziell der weiteren Metallschicht) 34 des Speicher-Transistors 3 erzeugt worden.
  • Der Speicher-Kondensator 3 weist oberhalb des Substrats 1 in aufsteigender Reihenfolge folgende Struktur auf: Isolationsschicht 30, gefolgt von einer weiteren Metallschicht 34, gefolgt von einer Zwischen-Leiterbahn 35, gefolgt von einem ferroelektrischen Kondensator 38 – bestehend aus unterer Metallschicht 31, Ferroelektrikumsschicht 32 und oberer Metallschicht 33 – sowie einer Leiterbahn 5. Die Leiterbahn 5 mündet auch hier auf der Oberseite des dielektrischen Trägers 4 und erlaubt die Kontaktierung mit einem Gate-Kontakt 39.
  • Der ferroelektrische Kondensator 38 ist somit als Kondensator-Komponente des Speicher-Transistors 3 über eine Leiterbahn (bzw. hier als Zwischen-Leiterbahn bezeichnet) 35 in dem dielektrischen Träger 4 mit den Schichten 30, 34 der Transistor-Komponente des Speicher-Transistors 3 verbunden. Zum anderen ist der ferroelektrische Kondensator 38 über eine andere Leiterbahn 5 mit dem Gate-Kontakt 39 verbunden.
  • Die Ausgestaltungen der 10 und 11 unterscheiden sich in Bezug auf den Speicher-Transistor 3, so dass nur dieser hier beschrieben wird. In der Variante der 11 ist die untere Metallschicht 31 des ferroelektrischen Kondensators 38 in Form einer Leiterbahn realisiert. Damit entfällt ein Schritt, indem nicht die Zwischen-Leiterbahn 35 und die untere Metallschicht 31 (vgl. 10), sondern nur eine Leiterbahn als untere Metallschicht 31 erzeugt wird. Gleichzeitig ist jedoch die Fläche des ferroelektrischen Kondensators 38 mit der Breite der Leiterbahn gekoppelt.
  • In der Ausgestaltung der Mikroelektronikschaltung der 12 ist der MOS-Anteil im Speicher-Transistor 3 und im Transistor 2 jeweils als Finne ausgeführt.
  • Angrenzend an die Metallschicht 21 des Transistors 2 sind zwei metallische Leiterbahnen (z. B. aus Wolfram) in dem dielektrischen Träger 4 vorgesehen, zwischen denen sich eine metallische Zwischenlage (z. B. aus Kupfer) befindet. Der dielektrische Träger 4 verfügt hier über zwei Lagen, die sich übereinander und oberhalb des Substrats 1 befinden.
  • Hiermit wird angedeutet, dass sich der ferroelektrische Kondensator 38 in der Metallisierungsebene des dielektrischen Trägers 4 befindet. Damit geht für den Speicher-Transistor 3 ein niedrigeres thermisches Budget einher.
  • Unterhalb der durchgehenden und gemeinsamen Isolationsschichten 20, 30 des Transistors 2 und des Speicher-Transistors 3 befindet sich jeweils eine durch das Substrat 1 hindurchragende Halbleiterschicht 36, die z. B. aus Silizium besteht. Die Halbleiterschicht 36, die Isolationsschicht 30 sowie die weitere Metallschicht 34 bilden dabei beim Speicher-Transistor 3 einen MOS-Kondensator 37. Beim Transistor 2 bilden die Halbleiterschicht 36, die Isolationsschicht 30 und die Metallschicht 21 ebenfalls einen MOS-Kondensator.
  • In einer alternativen – nicht dargestellten – Ausgestaltung verfügt das Substrat über zwei Finnen, die sich somit unterhalb des Transistors und des Speicher-Transistors befinden. Weiterhin ist dann das entsprechend ausgestaltete Substrat in einer Feldisolation – beispielsweise aus SiO2 – eingebettet.
  • Der MOS-Kondensator 37 des Speicher-Transistors 3 ist über die Zwischen-Leiterbahn 35 (z. B. aus Wolfram) in dem dielektrischen Leiter 4 mit dem ferroelektrischen Kondensator 38 verbunden. Der ferroelektrische Kondensator 38 ist dabei gebildet aus unterer Metallschicht 31, Ferroelektrikumsschicht 32 und oberer Metallschicht 33, wobei sich in einer Ausgestaltung die folgende Materialabfolge ergibt: Titannitrid, ferroelektrisches Hafniumdioxid, Titannitrid. Oberhalb des ferroelektrischen Kondensators 38 befindet sich noch eine – beispielsweise zumindest teilweise aus Wolfram bestehende – Leiterbahn 5, die zur Oberseite des dielektrischen Trägers 4 führt.
  • Der MOS-Kondensator 37, bei dem es sich hier um einen FinFet handelt, und der ferroelektrische Kondensator 38 sind dabei so ausgestaltet und erzeugt, dass der MOS-Kondensator 37 eine größere wirksame Fläche und damit auch eine größere Kapazität als der ferroelektrische Kondensator 38 aufweist. Hierdurch verbessert sich das Kapazitätsverhältnis und damit der Spannungsteiler zwischen den beiden Kondensatoren. Um eine hohe Zyklenfestigkeit des ferroelektrischen Kondensators 38 als Speicherelement zu erreichen, wird das elektrische Feld im Ferroelektrikum 32 maximiert und das elektrische Feld im Isolator 31 minimiert. Dies erreicht man durch die Vergrößerung der Isolatorkapazität (MIS) im Verhältnis zur Kapazität des ferroelektrischen Kondensators (MFM) im FinFET.
  • Ein anderes Anwendungsbeispiel für die Herstellung eines ferroelektrischen Kondensators 38 als Teil des Speicher-Kondensators 3 zeigen die 13 bis 17 mit einzelnen Phasen der Herstellung.
  • In der ersten Phase der Herstellung, die in der 13 dargestellt ist, wurden in dem Substrat 1 mit üblichen CMOS-Verfahren Source-, Drain- und Gate-Kontakte erzeugt. Für die Übersichtlichkeit sind jedoch nur die Gate-Kontakte 12 eingezeichnet.
  • Daran anschließend werden mit bekannten Verfahren (Aufbringen einer geeigneten Schicht, partielles Entfernen durch Trocken- oder Nassätzen) die Bottom-Elektroden (bzw. untere Metallschichten) 31 – z. B. aus Titannitrid – des herzustellenden ferroelektrischen Kondensators erzeugt (siehe 14). Die Bottom-Elektroden 31 haben dabei eine elektrisch leitfähige Verbindung mit den Gate-Kontakten 12. Oberhalb der Bottom-Elektroden 31 befinden sich hier Lackschichten 13, die die Strukturierung der Bottom-Elektroden 31 erlauben. In einer alternativen – nicht dargestellten – Variante werden die Gate-Kontakte 12 selbst als Bottom-Elektroden 31 genutzt, sodass die Abscheidung und die Strukturierung der Bottom-Elektroden entfallen.
  • In der nächsten Phase der 15 ist eine dicke Schicht eines Ferroelektrikums (z. B. ferroelektrisches Hafniumdioxid) 32 aufgebracht worden, auf der sich eine weitere Schicht eines Metalls befindet, aus der die Top-Elektroden (oder obere Metallschichten 33) der ferroelektrischen Kondensatoren gefertigt werden. Bei dem Metall handelt es sich wiederum in diesem Beispiel um Titannitrid.
  • Die Form der ferroelektrischen Kondensatoren 38 ist in der 16 zu erkennen, in denen die Strukturierung durch das Ätzen stattgefunden hat. Dabei sind hier die Top-Elektroden 33 größer als die Bottom-Elektroden 31, um die Seiten der Ferroelektrikumsschicht 32 während des Ätzvorgangs zu schützen.
  • In einer alternativen – nicht dargestellten – Variante wird eine Umkehrung vorgenommen: Zunächst wird der gesamte Metall-Ferroelektrikum-Metall-Schichtstapel auf dem Substrat erzeugt. Daran schließt sich ein vollständiger Ätzprozess an, um anschließend die Top-Elektroden beispielweise nasschemisch zurückzuziehen.
  • In der 17 sind die weiteren Schritte angedeutet. So werden die ferroelektrischen Kondensatoren 38 von einer Isolationsschicht 15 überdeckt, in welche Kontaktlöcher 16 eingebracht werden, um die Top-Elektroden 33 zu kontaktieren.
  • Merkmale, die mit Bezug auf eine Vorrichtung beschrieben worden sind, stellen – wie für Fachleute offensichtlich – jeweils auch Merkmale eines entsprechenden Verfahrens dar, das konfiguriert ist, um eine entsprechende Eigenschaft zu liefern. Umgekehrt stellen Merkmale, die bei einem Verfahren besprochen worden sind, jeweils auch Merkmale einer entsprechend erzeugten Vorrichtung dar.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2013/0270619 A1 [0004]
    • DE 102014212483 A1 [0004]
    • US 2007/0045689 A1 [0004]
    • US 2009/0061538 A1 [0004]
  • Zitierte Nicht-Patentliteratur
    • T. S. Böschke, J. Müller, D. Bräuhaus, U. Schröder, U. Böttger, „Ferreoelectricity in hafnium oxide thin films”, Applied Physics Letters 99, 102903, 2011 [0003]
    • J. Müller, P. Polakowski, S. Mueller, T. Mikolajick, „Ferreoelectric Hafnium Oxide Based Materials and Devices: Assessment of Current Status and Future Prospects”, ECS Journal of Solid State Science and Technology, 4 (5), N30–N35, 2015 [0003]

Claims (19)

  1. Verfahren zur Herstellung einer Mikroelektronikschaltung, wobei ein Substrat (1) bereitgestellt wird, wobei für einen Transistor (2) und für einen Speicher-Transistor (3) jeweils ein Source-Kontakt (S), ein Bulk-Kontakt (B) und ein Drain-Kontakt (D) erzeugt werden, wobei in einem gemeinsamen Schritt eine Isolationsschicht (20) des Transistors (2) und eine Isolationsschicht (30) des Speicher-Transistors (3) erzeugt werden, wobei in einem gemeinsamen Schritt eine Metallschicht (21) des Transistors (2) und eine Metallschicht (31, 33) des Speicher-Transistors (3) erzeugt werden, wobei mindestens ein Kondensator (38) als Teil des Speicher-Transistors (3) erzeugt wird, wobei ein mit der Metallschicht (21) des Transistors (2) verbundener Gate-Kontakt (29) erzeugt wird, und wobei ein mit einer Metallschicht (33) des Kondensators (38) des Speicher-Transistors (3) verbundener Gate-Kontakt (39) erzeugt wird.
  2. Verfahren nach Anspruch 1, wobei aus einer unteren Metallschicht (31), aus einer Ferroelektrikumsschicht (32) und aus einer oberen Metallschicht (33) ein ferroelektrischer Kondensator (38) als Teil des Speicher-Transistors (3) erzeugt wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei der mindestens eine Kondensator (38) des Speicher-Transistors (3) auf der Isolationsschicht (30) des Speicher-Transistors (3) erzeugt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei Schichten (20, 21) des Transistors (2) und Schichten (30, 31, 32, 33) des Speicher-Transistors (3) in einem Front-End-of-Line-Verfahren auf dem Substrat (1) erzeugt werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei auf der Isolationsschicht (20) des Transistors (2) eine Ätzstoppschicht in einem gemeinsamen Schritt mit einer Metallschicht (31) des Speicher-Transistors (3) erzeugt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei Schichten (30, 31, 32, 33, 34, 35) des Speicher-Transistors (3) und Schichten (20, 21) des Transistors (2) in einem dielektrischen Träger (4) erzeugt werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der Transistor (2) und der Speicher-Transistor (3) mit einem Back-End-of-Line-Verfahren in einem dielektrischen Träger (4) erzeugt werden, und wobei es sich um ein Aluminium-BEoL-Verfahren oder um ein Kupfer-BEoL-Verfahren handelt.
  8. Verfahren nach Anspruch 6 oder 7, wobei in dem dielektrischen Träger (4) jeweils zwischen den Gate-Kontakten (29, 39) und dem Transistor (2) und dem Speicher-Transistor (3) eine Leiterbahn (5) erzeugt wird.
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei die untere Metallschicht (31) des Speicher-Transistors (3) als Leiterbahn in dem dielektrischen Träger (4) erzeugt wird.
  10. Verfahren nach einem der Ansprüche 6 bis 9, wobei auf der Isolationsschicht (30) und unterhalb der unteren Metallschicht (31) des Speicher-Transistors (3) eine weitere Metallschicht (34) erzeugt wird, und wobei zwischen der unteren Metallschicht (31) und der weiteren Metallschicht (34) in dem dielektrischen Träger (4) eine Zwischen-Leiterbahn (35) erzeugt wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei eine Metallschicht (34) und die Isolationsschicht (30) des Speicher-Transistors (3) als Teile eines MOS-Kondensators (37) erzeugt werden.
  12. Verfahren nach Anspruch 11, wobei der ferroelektrische Kondensator (38) mit einer kleineren Fläche als der MOS-Kondensator (37) erzeugt wird.
  13. Verfahren nach Anspruch 11 oder 12, wobei der ferroelektrische Kondensator (38) mit einer kleineren Kapazität als der MOS-Kondensator (37) erzeugt wird.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei der MOS-Kondensator (37) als FinFET erzeugt wird.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei die Isolationsschicht (30) des Speicher-Transistors (3) und die Isolationsschicht (20) des Transistors (2) durch eine durchgehende Schicht gebildet werden.
  16. Verfahren nach einem der Ansprüche 1 bis 15, wobei eine Metallschicht (31) des Speicher-Transistors (3) und die Metallschicht (21) des Transistors (2) durch eine durchgehende Schicht gebildet werden.
  17. Verfahren nach einem der Ansprüche 1 bis 16, wobei bei der Herstellung erforderliche Nitridierungsschritte vor der Erzeugung der Ferroelektrikumsschicht (32) ausgeführt werden.
  18. Mikroelektronikschaltung, aufweisend ein Substrat (1), einen Transistor (2), einen Speicher-Transistor (3), der mindestens einen Kondensator (38) aufweist, und Source-Kontakte (S), Bulk-Kontakte (B) und Drain-Kontakte (D) für den Transistor (2) und den Speicher-Transistor (3), wobei der Transistor (2) mindestens eine Isolationsschicht (20) und mindestens eine Metallschicht (21) aufweist, wobei der Speicher-Transistor (3) mindestens eine Isolationsschicht (30) und mindestens eine Metallschicht (31, 33) aufweist, wobei die Isolationsschicht (20) des Transistors (2) und die Isolationsschicht (30) des Speicher-Transistors (3) in einem gemeinsamen Schritt erzeugt sind, wobei die Metallschicht (21) des Transistors (2) und die Metallschicht (31, 33) des Speicher-Transistors (3) in einem gemeinsamen Schritt erzeugt sind, wobei ein Gate-Kontakt (29) des Transistors (2) mit der Metallschicht (21) des Transistors (2) verbunden ist, und wobei ein Gate-Kontakt (39) des Speicher-Transistors (3) mit einer Metallschicht (33) des Kondensators (38) des Speicher-Transistors (3) verbunden ist.
  19. Mikroelektronikschaltung nach Anspruch 18, hergestellt mit dem Verfahren nach einem der Ansprüche 1 bis 17.
DE102017200678.1A 2016-01-19 2017-01-17 Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung Active DE102017200678B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016200597.9 2016-01-19
DE102016200597 2016-01-19

Publications (2)

Publication Number Publication Date
DE102017200678A1 true DE102017200678A1 (de) 2017-07-20
DE102017200678B4 DE102017200678B4 (de) 2019-06-27

Family

ID=59256123

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017200678.1A Active DE102017200678B4 (de) 2016-01-19 2017-01-17 Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung

Country Status (2)

Country Link
US (2) US10115727B2 (de)
DE (1) DE102017200678B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018213062B3 (de) * 2018-08-03 2019-11-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter elektronischer Schaltkreis mit einem ersten Transistor und einem ferroelektrischen Kondensator und Verfahren zu seiner Herstellung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332874B2 (en) * 2017-05-03 2019-06-25 International Business Machines Corporation Indirect readout FET
WO2019066967A1 (en) * 2017-09-29 2019-04-04 Intel Corporation FERROELECTRIC CAPACITORS WITH BACKSTREAM TRANSISTORS
US11923404B2 (en) * 2018-04-02 2024-03-05 Lam Research Corporation Modifying ferroelectric properties of hafnium oxide with hafnium nitride layers
KR20210035553A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
US11139315B2 (en) * 2019-10-31 2021-10-05 Qualcomm Incorporated Ferroelectric transistor
US11950430B2 (en) * 2020-10-30 2024-04-02 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
US11424362B2 (en) 2020-12-11 2022-08-23 International Business Machines Corporation NCFETS with complimentary capacitance matching using stacked n-type and p-type nanosheets
KR20220099142A (ko) 2021-01-04 2022-07-13 삼성전자주식회사 반도체 메모리 장치
US11825663B2 (en) 2021-08-17 2023-11-21 Globalfoundries U.S. Inc. Ferroelectric nonvolatile memory device and integration schemes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045689A1 (en) 2005-08-03 2007-03-01 Samsung Electronics Co., Ltd. Ferroelectric Structures Including Multilayer Lower Electrodes and Multilayer Upper Electrodes, and Methods of Manufacturing Same
US20090061538A1 (en) 2007-08-16 2009-03-05 Samsung Electronics Co., Ltd. Methods of forming ferroelectric capacitors and methods of manufacturing semiconductor devices using the same
US20130270619A1 (en) 2012-04-12 2013-10-17 Globalfoundries Inc. Semiconductor device comprising ferroelectric elements and fast high-k metal gate transistors
DE102014212483A1 (de) 2013-07-15 2015-01-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Komplexes Schaltungselement und Kondensator mit CMOS-kompatiblen antiferroelektrischen High-k-Materialien

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170320C (zh) 2000-03-13 2004-10-06 松下电器产业株式会社 半导体装置及其制造方法
US20100190334A1 (en) 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
KR101675458B1 (ko) 2010-07-27 2016-11-14 삼성전자 주식회사 산 확산을 이용하는 반도체 소자의 제조 방법
US9053802B2 (en) 2013-06-04 2015-06-09 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045689A1 (en) 2005-08-03 2007-03-01 Samsung Electronics Co., Ltd. Ferroelectric Structures Including Multilayer Lower Electrodes and Multilayer Upper Electrodes, and Methods of Manufacturing Same
US20090061538A1 (en) 2007-08-16 2009-03-05 Samsung Electronics Co., Ltd. Methods of forming ferroelectric capacitors and methods of manufacturing semiconductor devices using the same
US20130270619A1 (en) 2012-04-12 2013-10-17 Globalfoundries Inc. Semiconductor device comprising ferroelectric elements and fast high-k metal gate transistors
DE102014212483A1 (de) 2013-07-15 2015-01-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Komplexes Schaltungselement und Kondensator mit CMOS-kompatiblen antiferroelektrischen High-k-Materialien

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. Müller, P. Polakowski, S. Mueller, T. Mikolajick, „Ferreoelectric Hafnium Oxide Based Materials and Devices: Assessment of Current Status and Future Prospects", ECS Journal of Solid State Science and Technology, 4 (5), N30–N35, 2015
T. S. Böschke, J. Müller, D. Bräuhaus, U. Schröder, U. Böttger, „Ferreoelectricity in hafnium oxide thin films", Applied Physics Letters 99, 102903, 2011

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018213062B3 (de) * 2018-08-03 2019-11-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter elektronischer Schaltkreis mit einem ersten Transistor und einem ferroelektrischen Kondensator und Verfahren zu seiner Herstellung
US11018146B2 (en) 2018-08-03 2021-05-25 Fraunhofer-Gesellschaft Zur Foerdertjng Der Angewandten Forschung E.V. Integrated electronic circuit comprising a first transistor and a ferroelectric capacitor
US11637111B2 (en) 2018-08-03 2023-04-25 Fraunhofer-Gesellschaft Zur Forderung Angewandten Forschung E.V. Integrated electronic circuit and method of making comprising a first transistor and a ferroelectric capacitor

Also Published As

Publication number Publication date
US10825820B2 (en) 2020-11-03
DE102017200678B4 (de) 2019-06-27
US20190067297A1 (en) 2019-02-28
US20170207225A1 (en) 2017-07-20
US10115727B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
DE102017200678B4 (de) Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung
DE102016117054B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102016114705B4 (de) Ätzstoppschicht für Halbleiter-Bauelemente
DE102017115340B4 (de) Halbleiterbauelement mit Speicher- und Logikschaltkreisen und Herstellungsverfahren dafür
DE102017123039B4 (de) Halbleitervorrichtung
DE102013105765A1 (de) FinFET mit eingebautem MOS-Varaktor und Verfahren zu seiner Herstellung
DE102014019360B4 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102020207521A1 (de) Asymmetrische gate-schnittisolation für sram
DE102019116606B4 (de) Multi-gate-vorrichtung und zugehörige verfahren
DE112013005625T5 (de) Umsetzung von dünnen Transistorelementen von Silicium zu Silicium-Germanium
DE102016100049A1 (de) Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102016114869A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102017123958A1 (de) Halbleitervorrichtung
DE112005003007T5 (de) Transistorbauelement und Verfahren zu seiner Herstellung
DE102019109861A1 (de) Gatestapel-Behandlung
DE102019128703A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE112007000964B4 (de) Verfahren zur Herstellung einer Halbleiterkomponente mit einem Kondensator mit hoher Kapazität pro Flächeneinheit
DE102018102685A1 (de) Kontaktbildungsverfahren und zugehörige Struktur
DE112016007366T5 (de) Halbleitervorrichtung, die finnenendspannungsinduzierende merkmale aufweist
DE102012217336B4 (de) Verfahren zum Ersetzen von Halbleitermaterial durch Metall bei der Herstellung von Chips mit integrierten Schaltungen
DE102016100008B4 (de) Halbleiterstruktur mit Einfügeschicht und Verfahren für deren Herstellung
DE102021102912A1 (de) Halbleiterstrukturen und verfahren dafür
DE102018106266A1 (de) Gate-struktur und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027115020

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115020

Ipc: H10B0053000000