DE102017123039B4 - Halbleitervorrichtung - Google Patents
Halbleitervorrichtung Download PDFInfo
- Publication number
- DE102017123039B4 DE102017123039B4 DE102017123039.4A DE102017123039A DE102017123039B4 DE 102017123039 B4 DE102017123039 B4 DE 102017123039B4 DE 102017123039 A DE102017123039 A DE 102017123039A DE 102017123039 B4 DE102017123039 B4 DE 102017123039B4
- Authority
- DE
- Germany
- Prior art keywords
- fet
- mos
- potential
- switch
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 239000011810 insulating material Substances 0.000 claims abstract description 13
- 238000005516 engineering process Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 27
- 230000005669 field effect Effects 0.000 claims description 3
- 229910003855 HfAlO Inorganic materials 0.000 claims description 2
- 229910004129 HfSiO Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 117
- 238000000034 method Methods 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052718 tin Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- -1 SiN (Si 3 N 4 ) Inorganic materials 0.000 description 5
- 229910010038 TiAl Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052726 zirconium Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910004191 HfTi Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 229910010041 TiAlC Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910015802 BaSr Inorganic materials 0.000 description 1
- 229910020630 Co Ni Inorganic materials 0.000 description 1
- 229910002440 Co–Ni Inorganic materials 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910005793 GeO 2 Inorganic materials 0.000 description 1
- 229910005898 GeSn Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 241000877463 Lanio Species 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020328 SiSn Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004349 Ti-Al Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910004692 Ti—Al Inorganic materials 0.000 description 1
- 229910009580 YMnO Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
Halbleitervorrichtung, die Folgendes umfasst:eine erste Potenzialzuleitung zum Zuführen eines ersten Potenzials;eine zweite Potenzialzuleitung zum Zuführen eines zweiten Potenzials;einen Funktionsschaltkreis; undeinen Schalter (HS, FS), der zwischen der ersten Potenzialzuleitung und dem Funktionsschaltkreis angeordnet ist, wobei:der Schalter (HS, FS) einen MOS-FET und einen negativen Kondensator enthält, der eine negative Kapazität aufweist und eine erste Elektrode (204, 206) und eine zweite Elektrode (204, 201) aufweist, sowie eine isolierende Materialschicht (205) dazwischen, unddie erste Elektrode (204, 206) elektrisch mit einem Gate des MOS-FET gekoppelt ist, wobei die erste Elektrode (204, 206) des negativen Kondensators eine Gate-Elektrode des MOS-FET ist und wobei die Halbleitervorrichtung mindestens eines der folgenden Merkmale aufweist:- die isolierende Materialschicht (205) ist direkt, ohne eine Gate-Elektrode dazwischen, auf einer Gate-Dielektrikumsschicht (203) des MOS-FETs gebildet;- der Schalter ist in FinFET-Technologie gebildet und die isolierende Materialschicht (205) folgt einem Finnenprofil.
Description
- TECHNISCHES GEBIET
- Die Erfindung betrifft integrierte Halbleiterschaltkreise, und betrifft insbesondere Halbleitervorrichtungen, die Negativkapazitäts-Feldeffekttransistoren (NC-FET) enthalten.
- HINTERGRUND
- Der Subthreshold-Swing ist ein Merkmal der Strom-Spannung-Kennlinie eines Transistors. In der Subthreshold-Region ist das Abflussstromverhalten ähnlich dem exponentiell zunehmenden Strom einer in Durchlassrichtung vorgespannten Diode. Ein Diagramm des logarithmischen Abflussstroms im Verhältnis zur Gate-Spannung mit festen Drain-, Source- und Volumenspannungen zeigt ein ungefähr logarithmisches lineares Verhalten in dieser Metall-Oxid-Halbleiter (MOS)-FET-Betriebsregion. Um die Subthreshold-Eigenschaften zu verbessern, ist ein Negativkapazitäts-Feldeffekttransistor (NC-FET) vorgeschlagen worden, der ein ferroelektrisches Material verwendet.
- Die Erfindung sieht eine Halbleitervorrichtung gemäß Anspruch 1 vor. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
- Stand der Technik zum Gegenstand der Erfindung ist beispielsweise zu finden in
US 2003/0 071 681 A1 und YUAN, Zhi Cheng [et al.]: Switching-Speed Limitations of Ferroelectric Negative-Capacitance FETs. IEEE Transactions on Electron Devices, Vol. 63, 2016, No. 10, p. 4046-4052. IEEE Xplore [online]. DOI: 10.1109/TED.2016.2602209, In: IEEE. -
US 2003/0 071 681 A1 beschreibt eine Schaltung mit einem ersten Leistungsschalter und einem zweiten Leistungsschalter, welche die Stromversorgung zu einer Schalteinheit schalten. Der erste Leistungsschalter enthält einen ersten MOSFET mit einem ersten vorgeschalteten ferroelektrischen Kondensator und der zweite Leistungsschalter enthält einen zweiten MOSFET und einen zweiten vorgeschalteten ferroelektrischen Kondensator. - Figurenliste
- Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen werden. Es ist anzumerken, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Merkmale können vielmehr beliebig vergrößert oder verkleinert werden, um die Besprechung besser verständlich zu machen.
-
1A und1B zeigen Operationen eines normalen MOS-FET und eines NC-FET.1C veranschaulicht ein Schaltbild einer Halbleitervorrichtung gemäß Ausführungsformen der vorliegenden Erfindung. -
2A und2B zeigen elektrische Eigenschaften eines normalen MOS-FET und eines NC-FET.2C zeigt einen Vergleich zwischen einem normalen MOS-FET und einem NC-FET. -
3A zeigt eine Querschnittsansicht eines NC-FET vom Metall-Isolator-Metall-Isolator-Halbleiter (MIMIS)-FET-Typ, und3B und3C zeigen Querschnittsansichten eines NC-FET vom Metall-Isolator-Halbleiter (MIS)-FET-Typ. -
4A ,4B ,4C und4D zeigen Herstellungsoperationen für einen NC-FET in einer Ausführungsform der vorliegenden Erfindung. -
5A ,5B und5C zeigen verschiedene Ansichten eines NC-FET in einer Ausführungsform der vorliegenden Erfindung. -
6A ,6B ,6C und6D zeigen Herstellungsoperationen für einen NC-FET in einer Ausführungsform der vorliegenden Offenbarung. -
7A ,7B ,7C und7D zeigen Herstellungsoperationen für einen NC-FET in einem sonstigen Beispiel. -
8A ,8B ,8C und8D zeigen Herstellungsoperationen für einen NC-FET in einer Ausführungsform der vorliegenden Erfindung. -
9A ,9B ,9C ,9D ,9E und9F zeigen Schaltbilder gemäß Ausführungsformen der vorliegenden Offenbarung. -
10A und10B zeigen Schaltbilder für Ausführungsformen der vorliegenden Erfindung. -
11A und11B zeigen Schaltbilder für Ausführungsformen der vorliegenden Erfindung. - DETAILLIERTE BESCHREIBUNG
- Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale dieser Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele. Zum Beispiel sind Abmessungen von Elementen nicht auf die offenbarten Bereiche oder Werte beschränkt, sondern können von den Prozessbedingungen und/oder gewünschten Eigenschaften der Vorrichtung abhängen. Darüber hinaus kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet werden, und können auch Ausführungsformen enthalten, bei denen weitere Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente möglicherweise nicht in direktem Kontakt stehen. Verschiedene Strukturelemente können der Zweckmäßigkeit entsprechend im Interesse der Einfachheit und Klarheit in verschiedenen Maßstäben gezeichnet sein. In den begleitenden Zeichnungen können einige Schichten oder Strukturelemente der Einfachheit halber weggelassen worden sein.
- Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen auch andere Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb neben der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden. Außerdem kann der Begriff „hergestellt aus“ entweder „umfassen“ oder „bestehen aus“ bedeuten. Darüber hinaus kann es in dem folgenden Herstellungsprozess eine oder mehrere weitere Operationen in oder zwischen den beschriebenen Operationen geben, und die Reihenfolge von Operationen kann geändert werden.
- Die Minimierung des Stromverbrauchs in einer Halbleitervorrichtung, wie zum Beispiel einem integrierten Schaltkreis (IC), ist eine kritische Frage für Halbleitervorrichtungen für Hochgeschwindigkeitsoperationen von mobilen Endgeräten und/oder Halbleitervorrichtungen für mobile Endgeräte. Verschiedene Technologien zum Senken des Stromverbrauchs wurden vorgeschlagen, aber viele von ihnen erfordern eine größere Chipfläche aufgrund zusätzlicher Schaltungen zum Steuern der Leistung. Eine solche Technologie enthält das Hinzufügen eines Header-Schalters und/oder eines Footer-Schalters zwischen einer oder mehreren Stromversorgungsleitungen und einem Funktionsschaltkreis. Zum Beispiel kann ein p-Typ-MOS-FET als ein Header-Schalter verwendet werden, und ein n-Typ-MOS kann als ein Footer-Schalter verwendet werden, um die Stromversorgung zu dem Funktionsschaltkreis abzuschalten. Der Stromverbrauch wird durch Ausschalten des Header- oder Footer-Schalters reduziert, der mit einem nicht-aktiven Funktionsschaltkreis in der Halbleitervorrichtung gekoppelt ist.
- In dieser Offenbarung ist ein Header-Schalter ein Schalter, der zwischen einer ersten Potenzialzuleitung (Vdd) und dem Funktionsschaltkreis, wie zum Beispiel einem Logikschaltkreis und/oder einem Speicherschaltkreis, angeordnet ist. Wenn der Funktionsschaltkreis eine innere Potenzialzuleitung (Busleitung) enthält, so ist der Header-Schalter zwischen der ersten Potenzialzuleitung (Vdd) und der inneren Potenzialzuleitung angeordnet. Gleichermaßen ist ein Footer-Schalter ein Schalter, der zwischen einer zweiten Potenzialzuleitung (Vss) und dem Funktionsschaltkreis angeordnet ist. Wenn der Funktionsschaltkreis eine innere Potenzialzuleitung (Busleitung) enthält, so ist der Header-Schalter zwischen der zweiten Potenzialzuleitung (Vss) (zum Beispiel der Erde) und der inneren Potenzialzuleitung angeordnet.
- Die Größe (zum Beispiel eine Vorrichtungsbreite) der Schaltvorrichtung wird durch einen Spannungsabfall der Schaltvorrichtung im „EIN“-Zustand bestimmt, ausgedrückt durch die Beziehung ΔVDD = ION × RON, wobei ION ein erforderlicher Ansteuerstrom zum Betreiben aktiver Funktionsschaltungen ist und RON ein linearer Widerstand der Schaltvorrichtung ist. Auf der Grundlage der maximal zulässigen ΔVDD- und ION-Anforderung wird eine Designspezifikation von RON bestimmt. Wenn der RON der Schaltvorrichtung höher ist als die Spezifikation, so muss die Größe der Schaltvorrichtung entsprechend erhöht werden.
- Der andere wichtige Vorrichtungsparameter ist ein Aus-Zustands-Leckstrom IOFF, der den Stromverbrauch der inaktiven Schaltungen bestimmt. In die Regel wird eine Vorrichtung mit hoher Vt (Schwellenspannung) für die Schaltvorrichtung gewählt, um den Stromverbrauch zu reduzieren. Jedoch führt eine höhere Vt zu einem höheren Ein-Widerstand RON aufgrund eines Verlustes des Gate-Overdrive (VDD - Vt), speziell für die höherentwickelten Niedrig-VDD-Technologieknoten. Somit gibt es einen Kompromiss zwischen Stromverbrauch und Chipfläche.
- In den vorliegenden Ausführungsformen wird ein NC-FET auf die Header- und/oder Footer-Schalter angewendet, um die Stromversorgung zu den Funktionsschaltungen zu steuern.
-
1A und1B zeigen Operationen eines normalen MOS-FET und eines NC-FET. In einem NC-FET ist ein Kondensator (zum Beispiel ein ferroelektrischer (FE) Kondensator), der eine negative Kapazität (CFE<o) aufweist, mit einem Gate eines MOS-FET in Reihe geschaltet.1B zeigt einen NC-FET vom MIMIS-FET-Typ. - In einem normalen MOS-FET (ohne FE-Kondensator), wie in
1A gezeigt, ist, wenn eine externe Spannung VG an das Gate des MOS-FET angelegt wird, der Spannungsabfall an dem MOS-FET VG(MOS-FET) gleich VG. Im Gegensatz dazu ist, wie in1B gezeigt, in einem NC-FET der Spannungsabfall an dem FE-Kondensator als VFE definiert, und da der FE-Kondensator in einer negativen Kapazitätsregion arbeitet, ist der Spannungsabfall an dem FE-Kondensator einer externen Vorspannung entgegengesetzt, d. h. VFE=EFE × tFE, wobei tFE die Dicke des Kondensatordielektrikums (ein ferroelektrischer Film) ist, VG(MOS-FET) = VG+|VFE|, was höher ist als VG. Oder anders ausgedrückt: Die gleiche externe Spannung VG wird an den NC-FET angelegt, und eine höhere Gate-Spannung wird effektiv an das Gate des MOS-FET-Abschnitts des NC-FET angelegt. Dementsprechend ist es möglich, einen Aus-Leckstrom zu reduzieren, ohne eine Vt des MOS-FET-Abschnitts des NC-FET zu erhöhen. -
-
- Für den MOS-FET-Abschnitt wird der Subthreshold-Swing durch Gleichung (3) ausgedrückt, wobei VG die angelegte Gate-Vorspannung ist, Ψs das Oberflächenpotenzial ist, Cs die Halbleiterkapazität ist, und Cins gleich der Gate-Isolator-Kapazität Cox ist. Das „1 + Cs/Cins“ ist größer als 1, und darum beträgt der durch die Boltzmann-Verteilung diktierte Limit-Swing etwa 60 mV/dec bei Raumtemperatur.
-
- Wenn Cox größer ist als -CFE, so wird Cins<o erreicht. Der Subthreshold-Swing wird kleiner als 60 mV/dec. Die Subthreshold-Spannung (Vt) wird abgesenkt, um die größere Gate-Overdrive-Vorspannung (VDD-Vt) zu erhalten. Eine ähnliche Analyse kann auf NC-FETs vom MIS-FET-Typ angewendet werden.
-
2A zeigt Transfer-Kennlinien IDS-VG für einen normalen MOS-FET vom p-Typ und einen NC-FET vom p-Typ, wobei der IOFF um den gleichen Betrag verschoben wird. Der NC-FET vom p-Typ zeigt einen kleineren Subthreshold-Swing (S.S.) und einen größeren Ansteuerstrom bei gleicher VG als der normale MOS-FET vom p-Typ.2B zeigt IDS-VDS-Kennlinien mit VG = 0,75 V. In der linearen Region hat der NC-FET einen kleineren linearen Widerstand als der normale MOS-FET. -
2C zeigt einen analytischen Vergleich zwischen einem normalen MOS-FET und einem NC-FET, wenn sie als ein Header-Schalter verwendet werden. Zwei Arten von Transistoren, ein Niedrigschwellenspannungs (LVT)-Transistor und ein Standardschwellenspannungs (SVT)-Transistor, der eine höhere Schwellenspannung als der LVT-Transistor aufweist, werden in der Analyse für einen normalen MOS-FET bzw. einen NC-FET verwendet. Der normale MOS-FET und der NC-FET sind beide vom p-Typ. Für den NC-FET sind die Parameter des ferroelektrischen (FE) Kondensators Restpolarisation Pr = 5 µC/cm2; ein koerzives Feld Ec = 1 MV/cm; und eine Dicke einer ferroelektrischen dielektrischen Schicht tFE = 2,5 nm. Die Analyse wird für den Fall ausgeführt, dass eine kritische niedrigere Antriebsspannung VDD = 0,5 V. In den Tabellen von2C sind die Ergebnisse als relative Werte mit Bezug auf Werte für einen normalen LVT-MOS-FET angegeben. - Die obere Tabelle von
2C zeigt die Ergebnisse, wenn die gleichen Vorrichtungsflächen auf alle vier Transistoren angewendet werden, während die untere Tabelle von2C die Ergebnisse zeigt, um den gleichen Ein-Widerstand RON beizubehalten. - Wenn ein SVT-MOS-FET für einen Header-Schalter verwendet wird, während ein niedrigerer Standby-Leckstrom erreicht werden kann, so erhöht sich der Ein-Widerstand um das 1,85-fache dessen des LVT-MOS-FET, wenn die gleiche Vorrichtungsfläche beibehalten wird. Um den gleichen RON zu erreichen, wird die Vorrichtungsfläche für den SVT-MOS-FET um 6 % größer als die Vorrichtungsfläche des LVT-MOS-FET. Oder anders ausgedrückt: Es ist schwierig, für einen normalen MOS-FET gleichzeitig einen niedrigeren Standby-Leckstrom, einen niedrigeren Ein-Widerstand und eine kleinere Vorrichtungsfläche zu erreichen.
- Wenn im Gegensatz dazu NC-FETs verwendet werden, so können eine niedrigere Vt, ein niedrigerer RON und ein niedrigerer Subthreshold-Swing als bei normalen MOS-FETs erreicht werden. Das heißt, es kann ein größerer Ansteuerstrom an die Funktionsschaltungen angelegt werden, um ihre Betriebsgeschwindigkeit zu erhöhen. Wenn der gleiche Ein-Widerstand beibehalten wird, so können NC-FETs die Vorrichtungsfläche um etwa 63 % und 55 % im Vergleich zu LVT-MOS-FETs bzw. SVT-MOS-FETs verringern, was zu einer Reduzierung der Gesamtchipfläche von 4,4 % bzw. 3,9 % führt. Vor allem aber wird der Standby-Leckstrom an den LVT/SVT-NC-FETs von etwa dem 0,36-fachen auf etwa das 0,03-fache dessen des LVT-MOS-FET reduziert. Somit kann ein NC-FET gleichzeitig einen niedrigeren Standby-Leckstrom, einen niedrigeren Ein-Widerstand und eine kleinere Vorrichtungsfläche erreichen.
- In der vorliegenden Offenbarung wird ein NC-FET als ein Header-Schalter und/oder ein Footer-Schalter verwendet, wie in
1C gezeigt.1C zeigt eine Ausführungsform eines Header-Schalters, der durch einen NC-FET konfiguriert wird. Ein Gate des NC-FET ist mit einem Steuerkreis gekoppelt, und durch ein Steuersignal von dem Steuerkreis schaltet der Header-Schalter die Stromversorgung von der Potenzialzuleitung (VDD) ein und aus. Wie oben dargelegt, wird selbst dann, wenn das Steuersignal die gleiche Amplitude hat wie VG, was die gleiche Amplitude ist, die an die Funktionsschaltungen (zum Beispiel „Logikblock“) angelegt wird, die effektive Gate-Spannung, die an einen MOS-FET-Abschnitt des NC-FET angelegt wird, höher. Wird der NC-FET abgeschaltet, so wird eine Null-Spannung oder eine Spannung mit einer VG entgegengesetzten Polarität an das Gate des NC-FET angelegt, um eine Restpolarisation der ferroelektrischen Materialschicht auszulöschen. - Der ferroelektrische negative Kondensator NC von
1C könnte ein separater Kondensator sein, der durch eine leitfähige Schicht (zum Beispiel Draht/Kontakt) mit dem Gate des MOS-FET verbunden ist. In einem solchen Fall hat der negative Kondensator einen ersten Anschluss (Elektrode) und einen zweiten Anschluss (Elektrode), und der erste Anschluss ist durch ein leitfähiges Element (zum Beispiel Draht) mit einem Gate des MOS-FET verbundenErfindungsgemäß ist einer der Anschlüsse des negativen Kondensators NC eine Gate-Elektrode des MOS-FET. In einem solchen Fall wird der negative Kondensator innerhalb von Seitenwand-Abstandshaltern des MOS-FET ausgebildet. - Es gibt zwei Arten von NC-FETs.
3A zeigt eine Querschnittsansicht eines NC-FET vom Metall-Isolator-Metall-Isolator-Halbleiter (MIMIS)-FET-Typ, und3B und3C zeigen Querschnittsansichten von NC-FETs vom Metall-Isolator-Halbleiter (MIS)-FET-Typ. Obgleich die3A-3C NC-FETs einer planaren MOS-Transistor-Struktur zeigen, können auch Fin-FETs und/oder Gate-all-around-FETs verwendet werden. - Wie in
3A gezeigt, enthält ein MIMIS-NC-FET ein Substrat 200, einen Kanal 201 und Source und Drain 202. Die Source und Drain 202 sind zweckmäßig mit Störatomen dotiert. Des Weiteren sind die Source und Drain und der Kanal (aktive Regionen) von einer Isolierungs-Isolationsschicht umgeben, wie zum Beispiel einer Flachgrabenisolierung (STI), die zum Beispiel aus Siliziumoxid besteht. - Eine erste Gate-Dielektrikumschicht 203 ist über dem Kanal 201 angeordnet. Die erste Gate-Dielektrikumschicht 203 enthält in einigen Ausführungsformen eine oder mehrere dielektrische Schichten mit hohem k-Wert (zum Beispiel mit einer Dielektrizitätskonstante größer als 3,9). Zum Beispiel können die eine oder die mehreren Gate-Dielektrikumschichten eine oder mehrere Schichten eines Metalloxids oder eines Silikats von Hf, Al, Zr, Kombinationen davon und Mehrfachschichten davon enthalten. Zu anderen geeigneten Materialien gehören La, Mg, Ba, Ti, Pb und Zr in Form von Metalloxiden, Metalllegierungsoxiden und Kombinationen davon. Zu beispielhaften Materialien gehören MgOx, BaTixOy, BaSrxTiyOz, PbTixOy, PbZrxTiyOz, SiCN, SiON, SiN (Si3N4), Al2O3, La2O3, Ta2O3, Y2O3, HfO2, ZrO2, GeO2, HfxZr1-XO2, Ga2O3, Gd2O3, TaSiO2, TiO2, HfSiON, YGexOy, YSixOy und LaAlO3 und dergleichen. In bestimmten Ausführungsformen wird HfO2, ZrO2 und/oder HfxZr1-xO2 verwendet. Zu den Bildungsverfahren der ersten Gate-Dielektrikumschicht 203 gehören Molekularstrahlabscheidung (MBD), Atomschichtabscheidung (ALD), physikalische Aufdampfung (PVD), chemische Aufdampfung (CVD) und dergleichen. In einigen Ausführungsformen hat die erste Gate-Dielektrikumschicht 203 eine Dicke von etwa 1,0 nm bis etwa 5,0 nm.
- In einigen Ausführungsformen kann vor dem Bilden der ersten Gate-Dielektrikumschicht 203 eine (nicht gezeigte) Grenzflächenschicht über den Kanälen 201 gebildet werden, und die erste Gate-Dielektrikumschicht 203 wird über der Grenzflächenschicht ausgebildet. Die Grenzflächenschicht hilft, die anschließend gebildete dielektrische Schicht mit hohem k-Wert von dem darunterliegenden Halbleitermaterial zu puffern. In einigen Ausführungsformen ist die Grenzflächenschicht ein Siliziumoxid, das durch chemische Reaktionen gebildet werden kann. Zum Beispiel kann ein chemisches Siliziumoxid mittels entionisiertem Wasser + Ozon (DIO3), NH4OH + H2O2 + H2O (APM) oder andere Verfahren gebildet werden. Andere Ausführungsformen können ein anderes Material oder andere Prozesse für die Grenzflächenschicht verwenden. In einigen Ausführungsformen hat die Grenzflächenschicht eine Dicke von etwa 0,5 nm bis etwa 1,5 nm.
- Eine erste Gate-Elektrode 204 als eine innere Elektrode ist auf der ersten Gate-Dielektrikumschicht 203 angeordnet. Die erste Gate-Elektrode 204 kann ein Metall sein, das aus folgender Gruppe ausgewählt ist: W, Cu, Ti, Ag, Al, TiAl, TiAlN, TaC, TaCN, TaSiN, Mn, Co, Pd, Ni, Re, Ir, Ru, Pt und Zr. In einigen Ausführungsformen enthält die erste Gate-Elektrode 204 ein Metall, das aus folgender Gruppe ausgewählt ist: TiN, WN, TaN und Ru. Metalllegierungen, wie zum Beispiel Ti-Al, Ru-Ta, Ru-Zr, Pt-Ti, Co-Ni und Ni-Ta, können verwendet werden, und/oder Metallnitride, wie zum Beispiel WNx, TiNx, MoNx, TaNx und TaSixNy, können verwendet werden. In einigen Ausführungsformen wird mindestens eines von W, Ti, Ta, TaN und TiN als die erste Gate-Elektrode 204 verwendet.
- In einigen Ausführungsformen enthält die erste Gate-Elektrode 204 eine Austrittsarbeits-Justiermetall (WFM)-Schicht (nicht gezeigt), die über der ersten Gate-Dielektrikumschicht 203 gebildet wird, und eine Hauptelektrodenschicht. Die WFM-Schicht enthält eine oder mehrere Schichten aus leitfähigem Material, wie zum Beispiel eine einzelne Schicht aus TiN, TaN, TaAlC, TiC, TaC, Co, Al, TiAl, HfTi, TiSi, TaSi oder TiAlC, oder eine Mehrfachschicht aus zwei oder mehr dieser Materialien. Für den n-Kanal-FinFET werden eines oder mehrere von TaN, TaAlC, TiN, TiC, Co, TiAl, HfTi, TiSi und TaSi als die Austrittsarbeits-Justierschicht verwendet, und für den p-Kanal-FinFET werden eines oder mehrere von TiAlC, Al, TiAl, TaN, TaAlC, TiN, TiC und Co als die Austrittsarbeits-Justierschicht verwendet.
- Eine zweite Gate-Dielektrikumschicht 205, die aus einem ferroelektrischen Material besteht, wird auf der ersten Gate-Elektrode 204 ausgebildet. Die zweite Gate-Dielektrikumschicht (ferroelektrische Materialschicht) 205 enthält ein oder mehrere Materialien, die aus folgender Gruppe ausgewählt sind: Pb3Ge5O11 (PGO), Blei-Zirkonat-Titanat (PZT), SrBi2Ta2O9 (SBT oder SBTO), SrB4O7 (SBO), SraBibTacNbdOx (SBTN), SrTiO3 (STO), BaTiO3 (BTO), (BixLay)Ti3O12 (BLT), LaNiO3 (LNO), YMnO3, ZrO2, Zirkonsilikat, ZrAlSiO, HfO2, HfZrO2, Hafniumsilikat, HfAlO, LaAlO, Lanthanoxid, HfO2, das mit Si dotiert ist (HfSiOx), und Ta2O5. In einigen Ausführungsformen wird HfO2, das mit Si, Al und/oder Zr dotiert ist, oder ZrO2, das mit Si und/oder Al dotiert ist, als die zweite Gate-Dielektrikumschicht 205 verwendet.
- Die Dicke der zweiten Gate-Dielektrikumschicht 205 liegt in einigen Ausführungsformen in einem Bereich von etwa 1,0 nm bis etwa 10 nm und kann durch einen geeigneten Prozess, wie zum Beispiel ALD oder CVD, gebildet werden. Wie in
3A gezeigt, wird die zweite Gate-Dielektrikumschicht 205 in einigen Ausführungsformen konformal ausgebildet. - Des Weiteren wird eine zweite Gate-Elektrode 206 als ein externes Gate auf der zweiten Gate-Dielektrikumschicht 205 angeordnet. Die zweite Gate-Elektrode 206 kann ein Metall sein, das aus folgender Gruppe ausgewählt ist: W, Cu, Ti, Ag, Al, TiAl, TiAlN, TaC, TaCN, TaSiN, Mn, Co, Pd, Ni, Re, Ir, Ru, Pt und Zr. Die zweite Gate-Elektrode 206 wird aus dem gleichen Material wie, oder einem anderen Material als, dem der ersten Gate-Elektrode 204 hergestellt. Des Weiteren werden Seitenwand-Abstandshalter 209 auf gegenüberliegenden Seitenflächen der Gate-Struktur gebildet, wie in
3A gezeigt. Die Seitenwand-Abstandshalter 209 enthalten eine oder mehrere Schichten aus isolierendem Material, wie zum Beispiel Siliziumoxid, Siliziumnitrid und Siliziumoxynitrid. - Der Kanal 201, die Gate-Dielektrikumschicht 203 und die erste Gate-Elektrode 204 bilden eine MOS (Metall-Oxid-Halbleiter)-Struktur, und die erste Gate-Elektrode 204, die ferroelektrische Schicht 205 und die zweite Gate-Elektrode 206 bilden eine MIM (Metall-Isolator-Metall)-Struktur.
- Wie in
3B gezeigt, enthält ein MIS-NC-FET ein Substrat 200, einen Kanal 201 und Source und Drain 202. Im Gegensatz zum MIMIS-NC-FET fehlt eine innere Gate-Elektrode 204, und die ferroelektrische Materialschicht 205 wird auf der ersten Gate-Dielektrikumschicht 203 ausgebildet. - Wie in den
3A und3B gezeigt, haben die erste Gate-Dielektrikumschicht 203 und die zweite Gate-Dielektrikumschicht 205 eine „U-Form“ im Querschnitt mit einem dünnen Mittelabschnitt und dicken Seitenabschnitten. In anderen Ausführungsformen, wie in3C gezeigt, erstrecken sich die erste Gate-Dielektrikumschicht 203 und die ferroelektrische Materialschicht 205 vertikal auf im Wesentlichen die gleiche Ebene wie die Oberseite der Gate-Elektrode 206. -
4A-5C zeigen Herstellungsoperationen für einen NC-FinFET gemäß einigen Ausführungsformen der vorliegenden Offenbarung. In all den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugszahlen zum Bezeichnen gleicher Elemente verwendet. Es versteht sich, dass zusätzliche Operationen vor, während und nach den durch die4A-5C gezeigten Prozessen ausgeführt werden können, und einige der unten beschriebenen Operationen können ersetzt oder weggelassen werden, um weitere Ausführungsformen des Verfahrens zu erhalten. Die Reihenfolge der Operationen oder Prozesse kann untereinander austauschbar sein. Material, Konfiguration, Abmessungen und/oder Prozesse, die den oben beschriebenen Ausführungsformen, die mit Bezug auf die3A-3C beschrieben werden, gleich oder ähnlich sind, können in den folgenden Ausführungsformen verwendet werden, und auf ihre detaillierte Erläuterung kann verzichtet werden. - Wie in
4A gezeigt, wird eine Hartmaskenschicht 312 über einem Substrat 300 ausgebildet, und eine Resiststruktur 314 wird auf der Hartmaskenschicht 312 ausgebildet. Die Hartmaskenschicht 312 enthält eine oder mehrere Schichten aus isolierendem Material, wie zum Beispiel Siliziumoxid und Siliziumnitrid. In einigen Ausführungsformen besteht das Substrat 300 aus einem geeigneten elementaren Halbleiter, wie zum Beispiel Silizium, Diamant oder Germanium; einem geeigneten Legierungs- oder Verbundhalbleiter, wie zum Beispiel Gruppe-IV-Verbundhalbleiter (Silizium-Germanium (SiGe), Siliziumcarbid (SiC), Silizium-Germanium-Carbid (SiGeC), GeSn, SiSn, SiGeSn), Gruppe-III-V-Verbundhalbleiter (zum Beispiel Gallium-Arsenid (GaAs), Indium-Gallium-Arsenid (InGaAs), Indiumarsenid (InAs), Indiumphosphid (InP), Indiumantimonid (InSb), Gallium-Arsenid-Phosphid (GaAsP) oder Gallium-Indium-Phosphid (GalnP)) oder dergleichen. Des Weiteren kann das Substrat 300 eine Epitaxialschicht (Epischicht) enthalten, die zur Leistungsverbesserung gedehnt werden kann, und/oder kann eine Silizium-auf-Isolator (SOI)-Struktur enthalten. - Mittels der Resiststruktur als eine Ätzmaske wird die Hartmaskenschicht 312' zu der Hartmaskenstruktur 312 strukturiert, und dann wird mittels der Hartmaskenstruktur 312 als eine Ätzmaske das Substrat 300 zu Rippenstrukturen 320 strukturiert, wie in
4B gezeigt. - Dann werden Isolierregionen 325, wie zum Beispiel Flachgrabenisolierungen (STI), zwischen den Rippenstrukturen 320 gebildet. Die Isolierungs-Isolationsschicht 325 kann aus geeigneten dielektrischen Materialien hergestellt werden, wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Fluor-dotiertes Silikatglas (FSG), Dielektrika mit niedrigem k-Wert, wie zum Beispiel Kohlenstoff-dotierte Oxide, Dielektrika mit extrem niedrigem k-Wert, wie zum Beispiel poröses Kohlenstoff-dotiertes Siliziumdioxid, ein Polymer, wie zum Beispiel Polyimid, Kombinationen davon oder dergleichen. In einigen Ausführungsformen wird die Isolierungs-Isolationsschicht 325 durch einen Prozess ausgebildet wie zum Beispiel CVD, fließfähige CVD (FCVD) oder einen Aufschleuder-Glas-Prozess, obgleich jeder akzeptable Prozess verwendet werden kann. Danach werden Abschnitte der Isolierungs-Isolationsschicht 325, die sich über die Oberseiten der Rippenstrukturen 320 erstrecken, und die Maskenstruktur 312 zum Beispiel mittels eines Ätzprozesses, eines chemisch-mechanischen Polierens (CMP) oder dergleichen entfernt. Des Weiteren wird die Isolierungs-Isolationsschicht 325 so ausgespart, dass die oberen Abschnitte der Rippenstrukturen 320 frei liegen, wie in
4C gezeigt. - Danach wird eine erste Gate-Dielektrikumschicht 303 über den oberen Abschnitten der Rippenstruktur 320 ausgebildet, und eine erste Gate-Elektrode 304 wird über der ersten Gate-Dielektrikumschicht 303 ausgebildet, wie in
4D gezeigt. - Des Weiteren werden, wie in den
5A-5C gezeigt, die zweite Gate-Dielektrikumschicht 305 (ferroelektrische Schicht), die zweite Gate-Elektrode 306 und Source/Drain-Regionen 302 gebildet. Des Weiteren werden Seitenwand-Abstandshalterschichten 309 gebildet.5A ist eine Querschnittsansicht entlang der Linie X2-X2 von5C , und5B ist eine Querschnittsansicht entlang der Linie Y2-Y2 von5C . -
6A-7D zeigen weitere Herstellungsoperationen für einen NC-FinFET gemäß einigen Ausführungsformen der vorliegenden Offenbarung. In all den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugszahlen zum Bezeichnen gleicher Elemente verwendet. Es versteht sich, dass zusätzliche Operationen vor, während und nach den durch die6A-7D gezeigten Prozessen ausgeführt werden können, und einige der unten beschriebenen Operationen können ersetzt oder weggelassen werden, um weitere Ausführungsformen des Verfahrens zu erhalten. Die Reihenfolge der Operationen oder Prozesse kann untereinander austauschbar sein. Material, Konfiguration, Abmessungen und/oder Prozesse, die den oben beschriebenen Ausführungsformen, die mit Bezug auf die3A-5C beschrieben werden, gleich oder ähnlich sind, können in den folgenden Ausführungsformen verwendet werden, und auf ihre detaillierte Erläuterung kann verzichtet werden. - In dieser Ausführungsform wird eine Gate-Ersatz-Technologie verwendet.
- Wie in
6A gezeigt, werden die Rippenstrukturen 320 mittels der Hartmaskenstruktur 312 strukturiert, und die Isolierungs-Isolationsschicht 325 wird gebildet. - Dann werden eine Dummy-Gate-Dielektrikumschicht (nicht gezeigt) und eine Polysiliziumschicht 332 über den Rippenstrukturen 320 gebildet, und des Weiteren wird eine Hartmaskenstruktur 334 auf der Polysiliziumschicht 332 ausgebildet, wie in
6B gezeigt. Die Hartmaskenstruktur 324 enthält eine oder mehrere Schichten aus isolierendem Material, wie zum Beispiel Siliziumoxid und Siliziumnitrid. - Mittels der Hartmaskenstruktur 334 als eine Ätzmaske wird die Polysiliziumschicht 332 zu einer Dummy-Gate-Elektrode 332 strukturiert. Des Weiteren werden Seitenwand-Abstandshalter 336 auf gegenüberliegenden Seitenflächen der Dummy-Gate-Elektrode 332 gebildet, und eine Zwischenschichtdielektrikum-Schicht 342 wird gebildet, wie in
6C gezeigt. Die Seitenwand-Abstandshalter 336 enthalten eine oder mehrere Schichten aus isolierendem Material, wie zum Beispiel Siliziumoxid, Siliziumnitrid und Siliziumoxynitrid, und die Zwischenschichtdielektrikum-Schicht 342 enthält eine oder mehrere Schichten aus isolierendem Material, wie zum Beispiel Siliziumoxid-basiertes Material, wie zum Beispiel Siliziumdioxid (SiO2) und SiON. Das Material der Seitenwand-Abstandshalter 333 und das Material der Zwischenschichtdielektrikum-Schicht 342 sind voneinander verschieden, so dass jede dieser Schichten selektiv geätzt werden kann. In einer Ausführungsform besteht der Seitenwand-Abstandshalter 333 aus SiOCN, SiCN oder SiON, und die Zwischenschichtdielektrikum-Schicht 342 besteht aus SiO2. - Dann werden die Dummy-Gate-Elektrode 332 und die Dummy-Gate-Dielektrikumschicht mittels Trocken- und/oder Nassätzen entfernt, wodurch ein Gate-Raum 333, wie in
6D gezeigt entsteht. - In dem Gate-Raum werden eine erste Gate-Dielektrikumschicht 303 und eine erste Gate-Elektrode 304 gebildet, wie in den
7A und7B gezeigt. Nachdem das leitfähige Material über der ersten Gate-Dielektrikumschicht 303 ausgebildet wurde, wird eine Planarisierungsoperation, wie zum Beispiel CMP, ausgeführt, um die erste Gate-Elektrode 304 zu bilden. Die erste Gate-Dielektrikumschicht 303 besteht zum Beispiel aus einem dielektrischen Material mit hohem k-Wert, und die erste Gate-Elektrode 304 besteht zum Beispiel aus einem leitfähigen Material, wie zum Beispiel TiN oder einem anderen Metallmaterial. Des Weiteren wird eine Rückätzoperation ausgeführt, um die Höhe der ersten Gate-Dielektrikumschicht 303 und der ersten Gate-Elektrode 304 zu reduzieren. Das leitfähige Material kann mittels eines geeigneten Prozesses gebildet werden, wie zum Beispiel ALD, CVD, PVD, Plattieren oder Kombinationen davon. - Dann werden eine zweite Gate-Dielektrikumschicht 305 und eine zweite Gate-Elektrode 306 in dem Gate-Raum 333 gebildet, wie in den
7C und7D gezeigt. Eine ferroelektrische Materialschicht 305 wird konformal ausgebildet, und ein leitfähiges Material wird über der ferroelektrischen Materialschicht 303 ausgebildet. Nachdem das leitfähige Material über der ferroelektrischen Materialschicht (der zweiten Gate-Dielektrikumschicht) 305 ausgebildet wurde, wird eine Planarisierungsoperation, wie zum Beispiel CMP, ausgeführt, um die zweite Gate-Elektrode 306 zu bilden, wie in den7C und7D gezeigt. -
8A-8D zeigen Herstellungsoperationen für einen NC-FinFET vom MIS-Typ gemäß einigen Ausführungsformen der vorliegenden Offenbarung. In all den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugszahlen zum Bezeichnen gleicher Elemente verwendet. Es versteht sich, dass zusätzliche Operationen vor, während und nach den durch die8A-8D gezeigten Prozessen ausgeführt werden können, und einige der unten beschriebenen Operationen können ersetzt oder weggelassen werden, um weitere Ausführungsformen des Verfahrens zu erhalten. Die Reihenfolge der Operationen oder Prozesse kann untereinander austauschbar sein. Material, Konfiguration, Abmessungen und/oder Prozesse, die den oben beschriebenen Ausführungsformen, die mit Bezug auf die3A-7D beschrieben werden, gleich oder ähnlich sind, können in den folgenden Ausführungsformen verwendet werden, und auf ihre detaillierte Erläuterung kann verzichtet werden. - Nachdem der Gate-Raum 333 ausgebildet wurde, wie in
6D gezeigt, werden eine erste Gate-Dielektrikumschicht 303 und die zweite Gate-Dielektrikumschicht (ferroelektrische Materialschicht) 305 konformal in dem Gate-Raum ausgebildet, wie in den8A und8B gezeigt. Dann wird ein leitfähiges Material über der zweiten Gate-Dielektrikumschicht 303 ausgebildet, und eine Planarisierungsoperation, wie zum Beispiel CMP, wird ausgeführt, um die zweite Gate-Elektrode 306 zu bilden, wodurch ein MIS-NC-FET entsprechend3C entsteht. Dann wird eine Rückätzoperation ausgeführt, um die Höhe der zweiten Gate-Elektrode 306, der zweiten Gate-Dielektrikumschicht 305 und der ersten Gate-Dielektrikumschicht 303 zu reduzieren. Dann wird ein weiteres leitfähiges Material über der zweiten Gate-Dielektrikumschicht 303 ausgebildet, und eine Planarisierungsoperation, wie zum Beispiel CMP, wird ausgeführt, um die zweite Gate-Elektrode 306 zu bilden, wodurch ein MIS-NC-FET entsprechend3B entsteht. - In einem sonstigen Beispiel eines Verfahrens zur Herstellung eines NC-FET wird eine erste Gate-Dielektrikumschicht auf dem Kanal ausgebildet, eine erste Gate-Elektrode wird auf der ersten Gate-Dielektrikumschicht ausgebildet, eine zweite Gate-Dielektrikumschicht aus einem ferroelektrischen Material wird auf der ersten Gate-Elektrode ausgebildet, und eine zweite Gate-Elektrode wird auf der zweiten Gate-Dielektrikumschicht ausgebildet. Die zweite Gate-Dielektrikumschicht wird dergestalt strukturiert, dass ein erster Bereich einer Unterseite der ersten Gate-Elektrode, der in Kontakt mit der ersten Gate-Dielektrikumschicht steht, größer ist als ein zweiter Bereich einer Unterseite der zweiten Gate-Dielektrikumschicht, der in Kontakt mit der ersten Gate-Elektrode steht.
- In anderen sonstigen Beispielen eines Verfahrens zur Herstellung eines NC-FET wird eine FinFET-Struktur gebildet, die eine Rippenstruktur aufweist, die eine Kanalregion und eine Dummy-Gate-Struktur, die über der Kanalregion angeordnet ist, enthält. Die Dummy-Gate-Struktur wird dann entfernt, wodurch ein Gate-Raum entsteht. Eine erste Gate-Dielektrikumschicht wird in dem Gate-Raum über der Kanalregion ausgebildet. Eine erste Gate-Elektrodenschicht wird über der ersten Gate-Dielektrikumschicht ausgebildet. Die erste Gate-Dielektrikumschicht und die erste Gate-Elektrodenschicht werden ausgespart, wodurch ein ausgesparter Gate-Raum entsteht. Dann werden eine zweite Gate-Dielektrikumschicht (eine ferroelektrische Materialschicht) auf der ausgesparten Gate-Dielektrikumschicht und eine erste Gate-Elektrodenschicht in dem ausgesparten Gate-Raum ausgebildet. Dann wird eine zweite Gate-Elektrodenschicht auf der zweiten Gate-Dielektrikumschicht ausgebildet. Wenn die erste Gate-Elektrodenschicht gebildet wird, so wird eine erste leitfähige Schicht (zum Beispiel WFM-Schicht) über der ersten Gate-Dielektrikumschicht ausgebildet, und eine zweite leitfähige Schicht wird über der ersten leitfähigen Schicht angeordnet.
-
9A ,9B und9C zeigen Schaltbilder anhand eines NC-FET vom MIMIS-Typ gemäß Ausführungsformen der vorliegenden Offenbarung, und9D ,9E und9F zeigen Schaltbilder anhand eines NC-FET vom MIS-Typ gemäß Ausführungsformen der vorliegenden Offenbarung. - In den
9A und9D wird ein NC-FET vom MIMIS-Typ oder ein NC-FET vom MIS-Typ als ein Header-Schalter HS verwendet. Als der Header-Schalter wird in einigen Ausführungsformen ein NC-FET vom p-Typ verwendet. In den9B und9E wird ein NC-FET vom MIMIS-Typ oder ein NC-FET vom MIS-Typ als ein Footer-Schalter FS verwendet. Als der Footer-Schalter wird in einigen Ausführungsformen ein NC-FET vom n-Typ verwendet.9C und9F zeigen Ausführungsformen, in denen sowohl ein Header-Schalter HS als auch ein Footer-Schalter FS durch einen NC-FET vom MIMIS-Typ oder einen NC-FET vom MIS-Typ konfiguriert werden. -
10A und10B zeigen Schaltbilder gemäß Ausführungsformen der vorliegenden Offenbarung. -
10A zeigt eine Ausführungsform, in der der Funktionsschaltkreis ein Logikschaltkreis ist, der vier Inverterkreise enthält. Die Anzahl der Inverter ist nur ein Beispiel und ist nicht auf vier beschränkt. In einigen Ausführungsformen sind Sources von MOS-FETs vom p-Typ der Inverterkreise mit einer inneren Potenzialzuleitung IVDD gekoppelt, und der Header-Schalter (NC-FET) ist zwischen der inneren Potenzialzuleitung IVDD und der ersten Potenzialzuleitung VDD angeordnet. Gleichermaßen sind Drains von MOS-FETs vom n-Typ der Inverterkreise mit einer inneren Potenzialzuleitung IVSS gekoppelt, und der Footer-Schalter (NC-FET) ist zwischen der inneren Potenzialzuleitung IVSS und der zweiten Potenzialzuleitung VSS angeordnet. Es können beliebige andere Logikschaltkreise, wie zum Beispiel AND, NAND, OR oder NOR, oder komplizierte Logikschaltkreise als der Funktionsschaltkreis verwendet werden. -
10B ist eine Ausführungsform, in der der Funktionsschaltkreis ein Speicherschaltkreis ist, wie zum Beispiel ein statischer Direktzugriffsspeicher (SRAM). In dem SRAM sind innere Potenzialzuleitungen bereitgestellt, und die Header- und/oder Footer-Schalter sind zwischen den ersten/zweiten Potenzialzuleitungen (VDD und/oder VSS) und den jeweiligen inneren Potenzialzuleitungen angeordnet. -
11A und11B zeigen Schaltbilder gemäß Ausführungsformen der vorliegenden Offenbarung. - In den
11A und11B werden Standardzellen SC als Funktionsschaltungen verwendet. In11A sind zwei Header-Schalter HS zwischen einer gemeinsamen Potenzialzuleitung CVDD und der ersten Potenzialzuleitung VDD angeordnet, und/oder zwei Footer-Schalter FS sind zwischen einer gemeinsamen Potenzialzuleitung CVSS und der zweiten Potenzialzuleitung VSS angeordnet, wobei vier Standardzellen mit der gemeinsamen Potenzialzuleitung CVDD und der gemeinsamen Potenzialzuleitung CVSS gekoppelt sind. In Abhängigkeit von der benötigten Stromkapazität wird die Anzahl der Header/Footer-Schalter justiert. In11B sind zwei Header-Schalter HS und zwei Footer-Schalter FS für zwei Gruppen von Standardzellen SC vorhanden. In11B ist es durch selektives Steuern von Header/Footer-Schaltern möglich, eine Gruppe von Standardzellen selektiv zu aktivieren und/oder zu deaktivieren. - Die Funktionsschaltungen enthalten mehrere normale MOS-FETs. Einige der physikalischen und/oder elektrischen Parameter solcher MOS-FETs in Funktionsschaltungen sind im Wesentlichen die gleichen wie die des MOS-FET-Abschnitts des NC-FET. Zum Beispiel haben in einigen Ausführungsformen die MOS-FETs des Funktionsschaltkreises die gleiche Gate-Länge wie der NC-FET des Header- und/oder Footer-Schalters. In anderen Ausführungsformen haben die MOS-FETs des Funktionsschaltkreises die gleiche Dicke der Gate-Dielektrikumschicht (ersten Gate-Dielektrikumschicht) wie der NC-FET des Header- und/oder Footer-Schalters. Des Weiteren sind die Source/Drain-Dotandenkonzentrationen zwischen den MOS-FETs und den NC-FETs die gleichen. Mit „die gleichen“ oder „im Wesentlichen die gleichen“ ist gemeint, dass die betreffende Schicht oder Struktur gleichzeitig durch dieselbe Operation ausgebildet wird, wobei Prozessschwankungen berücksichtigt werden.
- Des Weiteren enthält eine Halbleitervorrichtung mehrere Schwellenspannungs (Vth)-Transistoren, zum Beispiel ein n-Kanal-Niedrigschwellenspannungs (LVT)-FET, einen n-Kanal-Standardschwellenspannungs (SVT)-FET, einen p-Kanal-Standardschwellenspannungs (P-SVT)-FET und einen p-Kanal-Niedrigschwellenspannungs (P-LVT)-FET, die mit verschiedenen Austrittsarbeits-Justiermetall (WFM)-Dicken hergestellt werden. Wenn der Funktionsschaltkreis (zum Beispiel Standardzellen) durch n-Kanal-Niedrigschwellenspannungs-FETs und p-Kanal-Niedrigschwellenspannungs-FETs gebildet wird, so sind die Strukturen der MOS-FET-Abschnitte des NC-FET für den Header- und/oder Footer-Schalter die gleichen wie die Strukturen der n-Kanal-Niedrigschwellenspannungs-FETs und der p-Kanal-Niedrigschwellenspannungs-FETs.
- Es versteht sich, dass nicht unbedingt alle Vorteile im vorliegenden Text besprochen wurden, dass kein bestimmter Vorteil für alle Ausführungsformen oder Beispiele erforderlich ist, und dass andere Ausführungsformen oder Beispiele andere Vorteile bieten können.
- Zum Beispiel wird in der vorliegenden Offenbarung ein NC-FET für einen Header-Schalter und/oder einen Footer-Schalter zum Ein- und Ausschalten der Stromversorgung von der einen oder den mehreren Potenzialzuleitungen (VDD und/oder VSS) verwendet. Da die Spannung, die an ein Gate des MOS-FET-Abschnitts des NC-FET angelegt wird, aufgrund des Negativkapazitätseffekts des mit dem Gate verbundenen negativen Kondensators höher wird, so ist es möglich, effizient einen Hochschwellenspannungsschalter-Transistor als ein Header- und/oder Footer-Schalter zu bilden. Dementsprechend ist es möglich, einen Aus-Leckstrom (Standby-Strom) zu reduzieren, wenn der Header- und/oder Footer-Schalter ausgeschaltet ist. Da des Weiteren die Grundstrukturen des MOS-FET-Abschnitts des NC-FET im Wesentlichen die gleichen sind wie die Strukturen normaler MOS-FETs, die um den NC-FET herum angeordnet sind, ist es möglich, die Anzahl der Prozessschritte zu minimieren. Außerdem ist es möglich zu verhindern, dass die Chipfläche größer wird.
Claims (11)
- Halbleitervorrichtung, die Folgendes umfasst: eine erste Potenzialzuleitung zum Zuführen eines ersten Potenzials; eine zweite Potenzialzuleitung zum Zuführen eines zweiten Potenzials; einen Funktionsschaltkreis; und einen Schalter (HS, FS), der zwischen der ersten Potenzialzuleitung und dem Funktionsschaltkreis angeordnet ist, wobei: der Schalter (HS, FS) einen MOS-FET und einen negativen Kondensator enthält, der eine negative Kapazität aufweist und eine erste Elektrode (204, 206) und eine zweite Elektrode (204, 201) aufweist, sowie eine isolierende Materialschicht (205) dazwischen, und die erste Elektrode (204, 206) elektrisch mit einem Gate des MOS-FET gekoppelt ist, wobei die erste Elektrode (204, 206) des negativen Kondensators eine Gate-Elektrode des MOS-FET ist und wobei die Halbleitervorrichtung mindestens eines der folgenden Merkmale aufweist: - die isolierende Materialschicht (205) ist direkt, ohne eine Gate-Elektrode dazwischen, auf einer Gate-Dielektrikumsschicht (203) des MOS-FETs gebildet; - der Schalter ist in FinFET-Technologie gebildet und die isolierende Materialschicht (205) folgt einem Finnenprofil.
- Halbleitervorrichtung nach
Anspruch 1 , wobei: die isolierende Materialschicht (205) ein ferroelektrisches Material ist, das eines oder mehrere aus folgender Gruppe enthält: ZrO2, ZrAlSiO, HfO2, HfZrO2, HfO2, das mit Zr (HfZrOx) dotiert ist, HfO2, das mit Al (HfAlOx) dotiert ist, und HfO2, das mit Si (HfSiOx) dotiert ist. - Halbleitervorrichtung nach
Anspruch 2 , wobei eine Dicke der isolierenden Materialschicht (205) in einem Bereich von 1,0 nm bis 10 nm liegt. - Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei der Funktionsschaltkreis einen Logikschaltkreis enthält.
- Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei der Funktionsschaltkreis einen Speicher enthält.
- Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei: der Funktionsschaltkreis eine innere Potenzialzuleitung enthält, mit der Sources von mehreren MOS-FETs des Funktionsschaltkreises gekoppelt sind, und ein Drain des MOS-FET des Schalters (HS) mit der inneren Potenzialzuleitung gekoppelt ist, und eine Source des MOS-FET des Schalters (HS) mit der ersten Potenzialzuleitung gekoppelt ist, um die Halbleitervorrichtung so zu betreiben, dass das zweite Potential niedriger als das erste Potential ist.
- Halbleitervorrichtung nach einem der
Ansprüche 1 bis5 , wobei: der Funktionsschaltkreis eine innere Potenzialzuleitung enthält, mit der Drains von mehreren MOS-FETs des Funktionsschaltkreises gekoppelt sind, und ein Drain des MOS-FET des Schalters mit der inneren Potenzialzuleitung gekoppelt ist, und eine Source des MOS-FET des Schalters mit der ersten Potenzialzuleitung gekoppelt ist, um die Halbleitervorrichtung so zu betreiben, dass das erste Potential niedriger als das zweite Potential ist. - Halbleitervorrichtung nach einem der
Ansprüche 1 bis7 , wobei der Schalter ein erster Schalter ist und die weiterhin umfasst: einen zweiten Schalter (FS), der zwischen der zweiten Potenzialzuleitung und dem Funktionsschaltkreis angeordnet ist, wobei der zweite Schalter (FS) einen zweiten MOS-FET und einen zweiten negativen Kondensator enthält, der eine negative Kapazität aufweist und eine erste Elektrode und eine zweite Elektrode aufweist, und der erste Anschluss des zweiten MOS-FET elektrisch mit einem Gate des zweiten MOS-FET gekoppelt ist, wobei die zweite Elektrode des zweiten negativen Kondensators eine zweite Gate-Elektrode des zweiten MOS-FET ist. - Halbleitervorrichtung nach
Anspruch 8 , wobei: der Funktionsschaltkreis mehrere MOS-FETs enthält, und mindestens einer der mehreren MOS-FETs des Funktionsschaltkreises eine gleiche Gate-Länge wie mindestens einer des ersten MOS-FET und des zweiten MOS-FET hat. - Halbleitervorrichtung nach
Anspruch 8 oder9 , wobei: der Funktionsschaltkreis mehrere MOS-FETs enthält, und mindestens einer der mehreren MOS-FETs des Funktionsschaltkreises eine gleiche Dicke der Gate-Dielektrikumschicht wie mindestens einer des ersten MOS-FET und des zweiten MOS-FET hat. - Halbleitervorrichtung nach einem der vorangehenden
Ansprüche 8 bis10 , wobei: der Funktionsschaltkreis mehrere Fin-Feldeffekttransistoren, FinFETs, enthält, und der erste MOS-FET und der zweite MOS-FET FinFETs sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/707,577 US10868132B2 (en) | 2017-09-18 | 2017-09-18 | Semiconductor device including standard cells with header/footer switch including negative capacitance |
US15/707,577 | 2017-09-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102017123039A1 DE102017123039A1 (de) | 2019-03-21 |
DE102017123039B4 true DE102017123039B4 (de) | 2023-01-12 |
Family
ID=65526935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102017123039.4A Active DE102017123039B4 (de) | 2017-09-18 | 2017-10-05 | Halbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (2) | US10868132B2 (de) |
KR (2) | KR20190032145A (de) |
CN (1) | CN109525232B (de) |
DE (1) | DE102017123039B4 (de) |
TW (1) | TWI656643B (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016222213A1 (de) * | 2016-11-11 | 2018-05-17 | Robert Bosch Gmbh | MOS-Bauelement, elektrische Schaltung sowie Batterieeinheit für ein Kraftfahrzeug |
WO2019066967A1 (en) * | 2017-09-29 | 2019-04-04 | Intel Corporation | FERROELECTRIC CAPACITORS WITH BACKSTREAM TRANSISTORS |
KR20190041330A (ko) * | 2017-10-12 | 2019-04-22 | 에스케이하이닉스 주식회사 | 전원 게이팅 회로를 포함하는 반도체 장치 |
US11296204B2 (en) | 2018-07-05 | 2022-04-05 | Samsung Electronics Co., Ltd. | Semiconductor devices |
US10985275B2 (en) | 2018-07-06 | 2021-04-20 | Samsung Electronics Co., Ltd. | Semiconductor device |
US11145740B2 (en) * | 2019-07-23 | 2021-10-12 | National Tsing Hua University | Ferroelectric field effect transistor device |
US11631447B2 (en) * | 2019-07-25 | 2023-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory circuit and manufacturing method thereof |
CN110491946B (zh) * | 2019-08-22 | 2023-08-11 | 上海华力集成电路制造有限公司 | 栅极环绕场效应晶体管 |
US11653502B2 (en) * | 2019-12-02 | 2023-05-16 | Intel Corporation | FeFET with embedded conductive sidewall spacers and process for forming the same |
US11289602B2 (en) * | 2020-01-03 | 2022-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | FeFET of 3D structure for capacitance matching |
CN111987153B (zh) * | 2020-09-15 | 2022-10-11 | 电子科技大学 | 一种具有超低功耗的场效应晶体管及其制备方法 |
KR20220099030A (ko) | 2021-01-05 | 2022-07-12 | 삼성전자주식회사 | 캐패시터 및 캐패시터를 포함하는 반도체 소자를 제조하기 위한 방법들 |
US11688731B2 (en) * | 2021-01-29 | 2023-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit device and method |
US20230240078A1 (en) * | 2022-01-24 | 2023-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3t memory with enhanced speed of operation and data retention |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030071681A1 (en) | 2001-10-15 | 2003-04-17 | Rohm Co., Ltd. | IC device having a transistor switch for a power supply |
US20060091913A1 (en) | 2004-10-28 | 2006-05-04 | International Business Machines Corporation | Power gating techniques able to have data retention and variability immunity properties |
US20080012424A1 (en) | 2006-05-11 | 2008-01-17 | Youngsoo Shin | Power network using standard cell, power gating cell, and semiconductor device using the power network |
US7944285B1 (en) | 2008-04-09 | 2011-05-17 | Cadence Design Systems, Inc. | Method and apparatus to detect manufacturing faults in power switches |
US20160005749A1 (en) | 2014-07-01 | 2016-01-07 | Qualcomm Incorporated | Series ferroelectric negative capacitor for multiple time programmable (mtp) devices |
DE102017110434A1 (de) | 2016-11-29 | 2018-05-30 | Taiwan Semiconductor Manufacturing Co. Ltd. | Halbleiterbauelement und Herstellungsverfahren dafür |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3694793B2 (ja) | 2002-10-24 | 2005-09-14 | 松下電器産業株式会社 | 電圧発生回路、電圧発生装置及びこれを用いた半導体装置、並びにその駆動方法 |
JP4052923B2 (ja) * | 2002-10-25 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体装置 |
US9184957B2 (en) | 2012-12-27 | 2015-11-10 | Intel Corporation | High speed receivers circuits and methods |
KR101623380B1 (ko) | 2014-10-02 | 2016-05-24 | 서울시립대학교 산학협력단 | 강유전체를 이용한 네거티브 커패시터를 구비하는 트랜지스터 및 그 제조 방법 |
KR101701145B1 (ko) | 2015-01-19 | 2017-02-01 | 한국과학기술원 | 네거티브 커패시턴스 로직 디바이스, 이를 포함하는 클럭 생성기 및 클럭 생성기의 동작 방법 |
CN109104880B (zh) * | 2016-04-01 | 2022-10-11 | 英特尔公司 | 用于增强的开状态和关状态性能的带有阈值电压切换的基于铁电的场效应晶体管 |
US10050143B2 (en) * | 2016-09-13 | 2018-08-14 | International Business Machines Corporation | Integrated ferroelectric capacitor/ field effect transistor structure |
US10446502B2 (en) * | 2017-08-30 | 2019-10-15 | Micron, Technology, Inc. | Apparatuses and methods for shielded memory architecture |
-
2017
- 2017-09-18 US US15/707,577 patent/US10868132B2/en active Active
- 2017-10-05 DE DE102017123039.4A patent/DE102017123039B4/de active Active
- 2017-10-20 TW TW106136110A patent/TWI656643B/zh active
- 2017-11-22 KR KR1020170156569A patent/KR20190032145A/ko active Search and Examination
- 2017-12-07 CN CN201711286017.8A patent/CN109525232B/zh active Active
-
2019
- 2019-11-04 US US16/585,515 patent/US11114540B2/en active Active
-
2020
- 2020-04-13 KR KR1020200044692A patent/KR102321850B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030071681A1 (en) | 2001-10-15 | 2003-04-17 | Rohm Co., Ltd. | IC device having a transistor switch for a power supply |
US20060091913A1 (en) | 2004-10-28 | 2006-05-04 | International Business Machines Corporation | Power gating techniques able to have data retention and variability immunity properties |
US20080012424A1 (en) | 2006-05-11 | 2008-01-17 | Youngsoo Shin | Power network using standard cell, power gating cell, and semiconductor device using the power network |
US7944285B1 (en) | 2008-04-09 | 2011-05-17 | Cadence Design Systems, Inc. | Method and apparatus to detect manufacturing faults in power switches |
US20160005749A1 (en) | 2014-07-01 | 2016-01-07 | Qualcomm Incorporated | Series ferroelectric negative capacitor for multiple time programmable (mtp) devices |
DE102017110434A1 (de) | 2016-11-29 | 2018-05-30 | Taiwan Semiconductor Manufacturing Co. Ltd. | Halbleiterbauelement und Herstellungsverfahren dafür |
Non-Patent Citations (1)
Title |
---|
YUAN, Zhi Cheng [et al.]: Switching-Speed Limitations of Ferroelectric Negative-Capacitance FETs. IEEE Transactions on Electron Devices, Vol. 63, 2016, No. 10, p. 4046-4052. IEEE Xplore [online]. DOI: 10.1109/TED.2016.2602209, In: IEEE |
Also Published As
Publication number | Publication date |
---|---|
TWI656643B (zh) | 2019-04-11 |
US11114540B2 (en) | 2021-09-07 |
CN109525232A (zh) | 2019-03-26 |
KR20200043943A (ko) | 2020-04-28 |
TW201916369A (zh) | 2019-04-16 |
US10868132B2 (en) | 2020-12-15 |
DE102017123039A1 (de) | 2019-03-21 |
KR102321850B1 (ko) | 2021-11-08 |
CN109525232B (zh) | 2023-01-17 |
KR20190032145A (ko) | 2019-03-27 |
US20190088760A1 (en) | 2019-03-21 |
US20200052087A1 (en) | 2020-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102017123039B4 (de) | Halbleitervorrichtung | |
DE102006059013B4 (de) | Halbleiteranordnung und Verfahren zur Herstellung derselben | |
DE102017115340B4 (de) | Halbleiterbauelement mit Speicher- und Logikschaltkreisen und Herstellungsverfahren dafür | |
DE102014222289B4 (de) | Verfahren zum Bilden von Gatestrukturen mit mehreren Austrittsarbeitsfunktionen | |
DE102005063582B3 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE102017126043A1 (de) | Halbleiter-bauelement und verfahren zu dessen herstellung | |
DE102017200678B4 (de) | Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung | |
DE102017110434A1 (de) | Halbleiterbauelement und Herstellungsverfahren dafür | |
DE102020111602B4 (de) | Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür | |
CN108231873B (zh) | 半导体装置 | |
DE102014222562A1 (de) | Verfahren zum bilden von austauschgatestrukturen und von fins auf finfet-vorrichtungen und die resultierenden vorrichtungen | |
DE102016100049A1 (de) | Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess | |
DE102010024480A1 (de) | Integrierte Schaltungen und Verfahren zum Herstellen derselben | |
DE102008030853A1 (de) | Dreidimensionaler Transistor mit einer Doppelkanal-Konfiguration | |
DE102019128703A1 (de) | Halbleitervorrichtung und herstellungsverfahren | |
DE112007000964B4 (de) | Verfahren zur Herstellung einer Halbleiterkomponente mit einem Kondensator mit hoher Kapazität pro Flächeneinheit | |
DE102012217336B4 (de) | Verfahren zum Ersetzen von Halbleitermaterial durch Metall bei der Herstellung von Chips mit integrierten Schaltungen | |
US10026827B2 (en) | Method for fabricating semiconductor device | |
DE102019115915A1 (de) | Halbleitervorrichtung, welche speicherzellen aufweist, und verfahren zur herstellung derselben | |
DE102018108152A1 (de) | Halbleiterbauelement und herstellungsverfahren davon | |
DE112021006261T5 (de) | Feldeffekttransistor(fet)-einheiten | |
DE102020100126B3 (de) | Integrierter Schaltkreis mit zumindest einem Feldeffekttransistor und einer Metall-Ferroelektrikum-Metall-Struktur | |
DE102021112556A1 (de) | Dreischichtiger high-k gate-dielektrikumstapell für austrittsarbeitskontrolle | |
DE102020105617B4 (de) | Ferroelektrisches Speicherbauelement, Verfahren zum Bilden eines ferroelektrischen FinFET-Speicherbauelements und Integrierter Chip mit in einer Speicherregion angeordneten ferroelektrischen FinFET-Speicherbauelement | |
DE102018105953B4 (de) | Halbleiter-bauelement und verfahren zu dessen herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |