DE112013005625T5 - Umsetzung von dünnen Transistorelementen von Silicium zu Silicium-Germanium - Google Patents

Umsetzung von dünnen Transistorelementen von Silicium zu Silicium-Germanium Download PDF

Info

Publication number
DE112013005625T5
DE112013005625T5 DE112013005625.9T DE112013005625T DE112013005625T5 DE 112013005625 T5 DE112013005625 T5 DE 112013005625T5 DE 112013005625 T DE112013005625 T DE 112013005625T DE 112013005625 T5 DE112013005625 T5 DE 112013005625T5
Authority
DE
Germany
Prior art keywords
channel body
germanium
channel
semiconductor substrate
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112013005625.9T
Other languages
English (en)
Inventor
Glenn A. Glass
Stephen M. Cea
Daniel B. Aubertine
Anand S. Murthy
Gaurav Thareja
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112013005625T5 publication Critical patent/DE112013005625T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Ausführungsformen der vorliegenden Offenbarung stellen Techniken und Konfigurationen bereit, die zu der Umsetzung von dünnen Transistorelementen von Silicium (Si) zu Silicium-Germanium (SiGe) gehören. In einer Ausführungsform enthält ein Verfahren das Bereitstellen eines Halbleitersubstrats, das einen Kanalkörper einer Transistorvorrichtung aufweist, der auf dem Halbleitersubstrat angeordnet ist, wobei der Kanalkörper Silicium umfasst, Bilden einer Umhüllungsschicht, die Germanium umfasst, auf dem Kanalkörper, und Tempern des Kanalkörpers, um zu bewirken, dass das Germanium in den Kanalkörper diffundiert. Andere Ausführungsformen können beschrieben und/oder beansprucht sein.

Description

  • Gebiet
  • Ausführungsformen der vorliegenden Offenbarung beziehen sich im Allgemeinen auf das Gebiet integrierter Schaltungen und insbesondere auf Techniken und Konfigurationen, die der Umsetzung von dünnen Transistorelementen von Silicium (Si) zu Silicium-Germanium (SiGe) zugeordnet sind.
  • Hintergrund
  • Die Beweglichkeit von Ladungsträgern in Transistorvorrichtungen mit Siliciumkanalmaterialien kann durch Einführen von Germanium in den Siliciumkanal erhöht werden. Aktuelle Verfahren zum Bereitstellen von Germanium in den Siliciumkanal können jedoch aufwändig oder schwierig sein aufgrund von kleiner werdenden Transistormerkmalen, die der Erzeugung von kleineren Transistorvorrichtungen für größere Leistung und/oder Bereitstellen von kleineren Chips für kleinere Chip-Implementierungen wie beispielsweise zum Gebrauch in mobilen Computervorrichtungen zugeordnet sind.
  • Kurzbeschreibung der Zeichnungen
  • Ausführungsformen werden durch die folgende ausführliche Beschreibung im Zusammenhang mit den begleitenden Zeichnungen leicht verstanden. Um diese Beschreibung zu erleichtern, bezeichnen gleiche Bezugszeichen gleiche Strukturelemente. Ausführungsformen sind durch Beispiel und nicht durch Beschränkung in den Figuren der begleitenden Zeichnungen dargestellt.
  • 1 stellt schematisch einen Beispiel-Chip in Wafer-Form und in vereinzelter Form in Übereinstimmung mit einigen Ausführungsformen dar.
  • 2 stellt schematisch eine perspektivische Ansicht einer Transistorvorrichtung in Übereinstimmung mit einigen Ausführungsformen dar.
  • 3a–f stellen schematisch eine Querschnitts-Seitenansicht eines Transistorelements nach verschiedenen Herstellungsoperationen in Übereinstimmung mit einigen Ausführungsformen dar.
  • 4a–d stellen schematisch eine Querschnitts-Seitenansicht eines Transistorelements nach anderen verschiedenen Herstellungsoperationen in Übereinstimmung mit einigen Ausführungsformen dar.
  • 5 stellt schematisch eine Querschnitts-Seitenansicht einer Rippenstruktur in Übereinstimmung mit einigen Ausführungsformen dar.
  • 6 stellt schematisch eine Querschnitts-Seitenansicht einer Rippenstruktur auf einem Halbleitersubstrat nach der Umsetzung eines Abschnitts der Rippenstruktur von Si zu SiGe in Übereinstimmung mit einigen Ausführungsformen dar.
  • 7 stellt schematisch eine Querschnitts-Seitenansicht einer weiteren Rippenstruktur auf einem Halbleitersubstrat nach der Umsetzung eines Abschnitts der Rippenstruktur von Si zu SiGe in Übereinstimmung mit einigen Ausführungsformen dar.
  • 8 stellt schematisch ein Diagramm dar, das ein Zusammensetzungsprofil von Ge durch ein Transistorelement in Übereinstimmung mit einigen Ausführungsformen abbildet.
  • 9 stellt schematisch eine Querschnitts-Seitenansicht eines Transistorelements, das eine oder mehrere Nanodrahtstrukturen enthält, in Übereinstimmung mit einigen Ausführungsformen dar.
  • 10 stellt schematisch eine Draufsicht eines Chips, der n-Typ- und p-Typ-Transistorelemente enthält, in Übereinstimmung mit einigen Ausführungsformen dar.
  • 11 stellt schematisch einen Ablaufplan für ein Verfahren zum Umsetzen eines Transistorelements von Si zu SiGe in Übereinstimmung mit einigen Ausführungsformen dar.
  • 12 stellt schematisch einen Ablaufplan für ein weiteres Verfahren zum Umsetzen eines Transistorelements von Si zu SiGe in Übereinstimmung mit einigen Ausführungsformen dar.
  • 13 stellt schematisch ein Beispielsystem, das ein Transistorelement enthalten kann, das wenigstens einen Abschnitt aufweist, der in Übereinstimmung mit hier beschriebenen Techniken von Si zu SiGe umgesetzt ist, in Übereinstimmung mit einigen Ausführungsformen dar.
  • Ausführliche Beschreibung
  • Ausführungsformen der vorliegenden Offenbarung stellen Techniken und Konfigurationen bereit, die zu der Umsetzung von dünnen Transistorelementen von Silicium (Si) zu Silicium-Germanium (SiGe) gehören. Die dünnen Transistorelemente können beispielsweise Kanalkörper von Transistorvorrichtungen eines Chips für integrierte Schaltung (IC-Chip) enthalten. In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen, die einen Teil davon bilden, Bezug genommen, wobei gleiche Bezugszeichen durchgehend gleiche Teile bezeichnen, und in denen durch Darstellung Ausführungsformen gezeigt sind, in denen der Gegenstand der vorliegenden Offenbarung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsformen benutzt werden können und strukturelle und logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Deshalb darf die nachfolgende ausführliche Beschreibung nicht in einem einschränken Sinn verstanden werden, und der Schutzbereich der Ausführungsformen ist durch die beigefügten Ansprüche und ihre Äquivalente definiert.
  • Für den Zweck der vorliegenden Offenbarung bedeutet die Phrase ”A und/oder B” (A), (B) oder (A und B). Für den Zweck der vorliegenden Offenbarung bedeutet die Phrase ”A, B und/oder C” (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Beschreibung kann perspektivische Beschreibungen wie z. B. oben/unten, seitlich, über/unter und Ähnliches verwenden. Solche Beschreibungen werden lediglich verwendet, um die Diskussion zu erleichtern, und sind nicht dafür vorgesehen, die Anwendung von hier beschriebenen Ausführungsformen auf irgendeine spezielle Orientierung einzuschränken.
  • Die Beschreibung kann die Phrasen ”in einer Ausführungsform” oder ”in Ausführungsformen” verwenden, die sich jeweils auf eine oder mehrere derselben oder unterschiedlicher Ausführungsformen beziehen können. Darüber hinaus sind die Begriffe ”umfassen”, ”enthalten”, ”aufweisen” und Ähnliches, wie sie in Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet sind, synonym.
  • Der Begriff ”gekoppelt mit”, zusammen mit seinen Ableitungen, können hier verwendet sein. ”Gekoppelt” kann eines oder mehrere des Folgenden bedeuten. ”Gekoppelt” kann bedeuten, dass zwei oder mehr Elemente in direktem physikalischem oder elektrischem Kontakt sind. ”Gekoppelt” kann jedoch auch bedeuten, dass zwei oder mehrere Elemente indirekt miteinander in Kontakt sind, jedoch immer noch zusammenarbeiten oder miteinander zusammenwirken, und kann bedeuten, dass ein oder mehrere andere Elemente zwischen den Elementen, die miteinander gekoppelt sein sollen, gekoppelt oder verbunden sind. Der Begriff ”direkt gekoppelt” kann bedeuten, dass zwei oder mehr Elemente in direktem Kontakt sind.
  • In verschiedenen Ausführungsformen kann die Phrase ”ein erstes Merkmal, das auf einem zweiten Merkmal gebildet, aufgebracht, oder auf andere Weise angeordnet ist” bedeuten, dass das erste Merkmal über dem zweiten Merkmal gebildet, aufgebracht oder angeordnet ist, und wenigstens ein Abschnitt des ersten Merkmals kann in direktem Kontakt (z. B. in direktem physikalischem und/oder elektrischem Kontakt) oder indirektem Kontakt (z. B. indem es ein oder mehrere Merkmale zwischen dem ersten Merkmal und dem zweiten Merkmal aufweist) mit wenigstens einem Abschnitt des zweiten Merkmals sein.
  • Wie er hier verwendet ist, kann sich der Begriff ”Modul” auf eine anwendungsspezifische integrierte Schaltung (ASIC), eine elektronische Schaltung, einen Prozessor (gemeinsam verwendet, dediziert oder Gruppe) und/oder Speicher (gemeinsam verwendet, dediziert oder Gruppe), die ein oder mehrere Software- oder Firmwareprogramme ausführen, eine kombinatorische logische Schaltung und/oder andere geeignete Komponenten, die die beschriebene Funktionalität bereitstellen, beziehen, ein Teil davon sein oder ihn/sie enthalten.
  • 1 stellt schematisch einen Beispiel-Chip 101 in Wafer-Form 10 und in vereinzelter Form 100 in Übereinstimmung mit einigen Ausführungsformen dar. In einigen Ausführungsformen kann der Chip 101 einer aus mehreren Chips (z. B. den Chips 101, 101a, 101b) sein, die auf einem Wafer 11, der aus Halbleitermaterial besteht, gebildet sind. Die mehreren Chips können auf einer Oberfläche des Wafers 11 gebildet sein. Jeder der Chips kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, die mehrere Transistoren enthält.
  • Die Transistoren können gebildet sein unter Verwendung von Transistorelementen 104, wie hier beschrieben, wie beispielsweise Rippenstrukturen, Nanodrähte oder ebene Strukturen, die verwendet werden können, um Kanalkörper der Transistoren zu bilden. Obwohl die Transistorelemente 104 in Zeilen abgebildet sind, die einen wesentlichen Abschnitt des Chips 101 in 1 durchqueren, ist der Gegenstand in dieser Hinsicht nicht eingeschränkt, und jede andere geeignete Konfiguration der Transistorelemente 104 kann gemäß verschiedenen Ausführungsformen verwendet werden.
  • Nachdem ein Herstellungsprozess des Halbleiterprodukts abgeschlossen ist, kann der Wafer 11 einem Vereinzelungsprozess unterzogen werden, in dem jeder der Chips (z. B. Chip 101) voneinander getrennt werden, um diskrete ”Einzelchips” des Halbleiterprodukts bereitzustellen. Der Wafer 11 kann irgendeine einer Vielzahl von Größen aufweisen. Ein einigen Ausführungsformen weist der Wafer 11 einen Durchmesser auf, der im Bereich von etwa 25,4 mm bis etwa 450 mm liegt. Der Wafer 11 kann in anderen Ausführungsformen andere Größen und/oder andere Formen aufweisen. Gemäß verschiedenen Ausführungsformen können die Transistorelemente 104 auf einem Halbleitersubstrat in Wafer-Form 10 oder vereinzelter Form 100 angeordnet sein. Transistorelemente 104, die hier beschrieben sind, können in einem Chip 101 für Logik oder Speicher oder Kombinationen daraus integriert sein.
  • 2 stellt schematisch eine perspektivische Ansicht einer Transistorvorrichtung 200 in Übereinstimmung mit einigen Ausführungsformen dar. In einigen Ausführungsformen enthält die Transistorvorrichtung 200 ein Halbleitersubstrat 202, eine Rippenstruktur 204, die einen Abschnitt, der aus SiGe-Legierung besteht (nachstehend ”SiGe-Abschnitt 204a”), und einen Abschnitt, der aus Si besteht (nachstehend ”Si-Abschnitt 204b”), elektrisch isolierendes Material 206, ein Gate 208, das ein Gate-Dielektrikum 208a und eine Gate-Elektrode 208b enthält, die wie zu erkennen gekoppelt sind, enthält.
  • Die Transistorvorrichtung 200 kann in verschiedenen Ausführungsformen einen Transistor oder einen Teil eines Transistors repräsentieren. Beispielsweise kann sich die Rippenstruktur 204 entlang einer Oberfläche des Halbleitersubstrats 202 (z. B. durch das Material des Gate 208) erstrecken. Eine Source und ein Drain (nicht gezeigt) können auf den Abschnitten 210a und 210b der Rippenstruktur 204, die durch das Gate 208 getrennt sind, gebildet sein, um Source und Drain für bewegliche Ladungsträger (z. B. Löcher oder Elektronen) bereitzustellen, die durch den Kanalkörper 204c, der aus der Rippenstruktur 204 gebildet ist, fließen können. Das Gate 208 kann beispielsweise konfiguriert sein, den Fluss der beweglichen Ladungsträger durch den Kanalkörper 204c durch Anlegen einer Schwellenspannung an die Gate-Elektrode 208b zu steuern.
  • Der Kanalkörper 204c kann einen Teil der Rippenstruktur 204, die aus Si des Halbleitersubstrats 202 gebildet ist, enthalten. In einigen Ausführungsformen kann der Kanalkörper 204c Abschnitte des SiGe-Abschnitts 204a der Rippenstruktur 204 enthalten und kann in einem Gate-Bereich zwischen der Source und dem Drain angeordnet sein.
  • Das Halbleitersubstrat 202 kann in einigen Ausführungsformen aus Si bestehen. Beispielsweise kann das Halbleitersubstrat 202 n-Typ- oder p-Typ-(100)-sperr-orientiertes Si enthalten, wobei die Kristallrichtungen des Halbleitersubstrats 202 durch die Konvention (xyz) symbolisiert sind, wobei x, y und z jeweilige kristallographische Ebenen in drei Dimensionen, die zueinander senkrecht sind, repräsentieren. Das Halbleitersubstrat 202 kann beispielsweise Material einer (100)-Richtung abgeschnitten in einem Bereich zwischen etwa 2 Grad bis etwa 8 Grad zu einer (110)-Richtung hin enthalten. Andere Abschneideorientierungen oder ein Halbleitersubstrat 202 ohne eine Abschneideorientierung können verwendet werden. Abschneiden kann Gegenphasen-Grenzen eliminieren. Das Halbleitersubstrat 202 kann einen hohen Widerstand zwischen etwa 1 Ω-cm bis etwa 50 kΩ-cm aufweisen. Das Halbleitersubstrat 202 kann in anderen Ausführungsformen andere Materialien enthalten. In einigen Ausführungsformen ist das Halbleitersubstrat 202 Teil eines vereinzelten Chips eines Wafers. In einer Ausführungsform ist das Halbleitersubstrat ein p-Typ-Substrat.
  • Gemäß verschiedenen Ausführungsformen kann der SiGe-Abschnitt 204a der Rippenstruktur 204 durch Umsetzen eines Transistorelements wie beispielsweise der Rippenstruktur 204 von Si zu SiGe unter Verwendung von hier beschriebenen Techniken gebildet sein. In der abgebildeten Ausführungsform ist nur ein Abschnitt (z. B. der SiGe-Abschnitt 204a) der Rippenstruktur 204 von Si zu SiGe umgesetzt. Der Si-Abschnitt 204b der Rippenstruktur 204 kann in einigen Ausführungsformen aus einem defektfreien Einkristall bestehen. In anderen Ausführungsformen kann der größte Teil des oder das gesamte Transistorelement (z. B. die Rippenstruktur 204) von Si zu SiGe umgesetzt sein.
  • Die Transistorvorrichtung 200 kann vom p-Typ oder vom n-Typ sein. Der Kanalkörper 204c, der unter Verwendung des SiGe-Abschnitts 204a gebildet ist, kann größere Beweglichkeit der beweglichen Ladungsträger für den p-Typ bereitstellen. Beispielsweise kann das Erhöhen einer Konzentration von Germanium (Ge) in dem Kanalkörper 204c die Beweglichkeit von Elektronen oder Löchern durch die Beschaffenheit des Materials erhöhen. Ein zweiter Mechanismus bewirkt ein weiteres Ansteigen der Beweglichkeit der Löcher in dem p-Kanal (z. B. dem Kanal der PMOS-Vorrichtung) durch Bereitstellen einer Stauchung für den Kanalkörper 204c. Die Stauchung des SiGe-Abschnitts 204a wird die Beweglichkeit von Elektronen für den n-Kanal (z. B. den Kanal der NMOS-Vorrichtung) reduzieren. Somit kann das Erhöhen der Konzentration von Ge in dem n-Kanal zu wenig bis keiner Beweglichkeitsverbesserung für Elektroden führen. In einer Ausführungsform ist die Transistorvorrichtung 200 vom p-Typ (z. B. eine PMOS-Vorrichtung). Die PMOS-Vorrichtung kann einen p-Kanal aufweisen, der n-Typ-dotiert ist, und die NMOS-Vorrichtung kann einen n-Kanal aufweisen, der p-Typ-dotiert ist.
  • Das elektrisch isolierende Material 206 kann auf dem Halbleitersubstrat 202 aufgebracht sein und kann an die Rippenstruktur 204 angrenzen, wie zu erkennen ist. Das elektrisch isolierende Material 206 kann jedes geeignete Material für Grabenisolation (STI) enthalten. In einigen Ausführungsformen kann das elektrisch isolierende Material 206 dielektrische Materialien enthalten, von denen bekannt ist, dass sie in integrierten Schaltungsstrukturen anwendbar sind, wie z. B. dielektrische Materialien mit niedriger Dielektrizitätszahl (Low-k-Materialien). Beispiele von dielektrischen Materialien, die verwendet werden können, enthalten Siliciumoxid, kohlenstoffdotiertes Oxid (CDO), Siliciumnitrid, organische Polymere wie z. B. Octafluorcyclobutan oder Polytetrafluorethylen, Fluorsilikatglas (FSG) und Organosilane wie z. B. Silsesquioxan, Siloxan oder Organosilanglas, sind jedoch nicht darauf beschränkt.
  • Das Gate-Dielektrikum 208a kann auf einem Kanalkörper 204c gebildet sein und kann aus einem Material wie z. B. Siliciumdioxid (SiO2) oder einem Material mit hoher Dielektrizitätszahl (High-k-Material) bestehen. Beispiele von High-k-Materialien, die verwendet werden können, um das Gate-Dielektrikum 208a zu bilden, enthalten Hafniumoxid, Hafnium-Silicium-Oxid, Lathanoxid, Lathan-Aluminium-Oxid, Zirkoniumoxid, Zirkonium-Silicium-Oxid, Tantaloxid, Titanoxid, Barium-Strontium-Titan-Oxid, Barium-Titan-Oxid, Strontium-Titan-Oxid, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantal-Oxid und Blei-Zink-Niobat, sind jedoch nicht darauf beschränkt. In einigen Ausführungsformen kann ein Temperprozess auf dem Gate-Dielektrikum 208a ausgeführt werden, um seine Qualität zu verbessern, wenn ein Hoch-k-Material verwendet wird. In einigen Ausführungsformen kann das Gate-Dielektrikum 208a ein Ersatzoxid enthalten, das nachfolgend in einem Prozessablauf gemäß bekannten Techniken zusammen mit einer Ersatz-Gate-Elektrode entfernt wird und durch ein High-k-Gate-Dielektrikum und ein Metall-Gate ersetzt wird.
  • Die Gate-Elektrode 208b kann auf dem Gate-Dielektrikum 208a gebildet sein und kann aus wenigstens einem p-Typ-Austrittsarbeit-Metall oder einem n-Typ-Austrittsarbeit-Metall bestehen, abhängig davon, ob der Transistor ein PMOS-(z. B. p-Typ-) oder NMOS-(z. B. n-Typ-)Transistor sein soll. In einigen Ausführungsformen kann die Gate-Elektrode 208b aus zwei oder mehr Metallschichten bestehen, wobei wenigstens eine Metallschicht eine Austrittsarbeit-Metallschicht ist und wenigstens eine Metallschicht eine Füllmetallschicht ist. In einigen Ausführungsformen ist die Gate-Elektrode 208b eine Polysilicium-Gate-Elektrode. In anderen Ausführungsformen ist die Gate-Elektrode 208b eine Ersatz-Polysilicium-Gate-Elektrode, die nachfolgend in einem Prozessablauf gemäß bekannten Techniken entfernt wird und durch eine Metall-Gate-Elektrode ersetzt wird.
  • Für einen PMOS-Transistor enthalten Metalle, die für die Gate-Elektrode verwendet werden können, Ruthenium, Palladium, Platin, Kobalt, Nickel und leitfähige Metalloxide, z. B. Rutheniumoxid, sind jedoch nicht darauf beschränkt. Eine p-Typ-Metallschicht kann das Bilden einer PMOS-Gate-Elektrode mit einer Austrittsarbeit, die zwischen etwa 4,9 eV und etwa 5,2 eV ist, ermöglichen. Für einen NMOS-Transistor enthalten Metalle, die für die Gate-Elektrode 208b verwendet werden können, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Legierungen dieser Metalle und Carbide dieser Metalle wie z. B. Hafniumcarbid, Zirkoniumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid, sind jedoch nicht darauf beschränkt. Eine n-Typ-Metallschicht kann das Bilden einer NMOS-Gate-Elektrode mit einer Austrittsarbeit, die zwischen etwa 3,9 eV und etwa 4,2 eV ist, ermöglichen.
  • In einigen Ausführungsformen kann ein Paar von Abstandshaltern (nicht gezeigt) das Gate 208 einklammern. Beispielsweise können die Abstandshalter an gegenüberliegenden Oberflächen der Gate-Elektrode 208b angeordnet sein. Die Abstandshalter können aus einem Material wie z. B. Siliciumnitrid, Siliciumoxid, Siliciumcarbid, kohlenstoffdotiertem Siliciumnitrid und Siliciumoxinitrid gebildet sein. Prozesse zum Bilden von Abstandshaltern können im Allgemeinen Abscheidungs- und Ätzprozesse und/oder andere bekannte Techniken enthalten.
  • Die Transistorvorrichtung 200 von 2 bildet eine Tri-Gate-Transistorkonfiguration ab. In anderen Ausführungsformen können ähnliche Prinzipien und Techniken, wie sie hier zum Umsetzen eines Transistorelements von Si zu SiGe beschrieben sind, für andere Transistorkonfigurationen verwendet werden, die beispielsweise planare, Dual-Gate-, ”All-around”-Gate- (AAG) (auch als ”Gate all around” bezeichnet), Draht- (z. B. Nanodraht) und andere geeignete Transistorkonfigurationen enthalten.
  • 3a–f stellen schematisch eine Querschnitts-Seitenansicht eines Transistorelements (z. B. einer Rippenstruktur) nach verschiedenen Herstellungsoperationen in Übereinstimmung mit einigen Ausführungsformen dar. Strukturen, Techniken und Konfigurationen, die in Verbindung mit den 3a–f beschrieben sind, können mit analogen Strukturen, Techniken und Konfigurationen, die in Verbindung mit 2 beschrieben sind, übereinstimmen, und umgekehrt.
  • Bezug nehmend auf 3a ist ein Transistorelement 300a nach dem Aufbringen und Strukturieren eines Maskenmaterials 312 auf dem Halbleitersubstrat 302 abgebildet. In einigen Ausführungsformen kann das Maskenmaterial 312 eine Hartmaske wie beispielsweise Siliciumoxid sein. In einigen Ausführungsformen kann das Maskenmaterial 312 ein photodefinierbares Material sein. Das Strukturieren kann in einigen Ausführungsformen Lithographie und/oder Ätzprozesse enthalten.
  • Bezug nehmend auf 3b ist ein Transistorelement 300b nach dem Abtragen des Halbleitersubstrats 302, um eine oder mehrere Rippenstrukturen 304 (z. B. nachstehend ”Rippenstrukturen 304”) zu bilden, abgebildet. Das Maskenmaterial 312 kann Abschnitte des Halbleitersubstrats 302 gegen einen Abtragungsprozess wie beispielsweise einen anisotropen Ätzprozess, der Material des Halbleitersubstrats 302 entfernt, schützen. Der Abtragungsprozess kann in Bereichen des entfernten Materials des Halbleitersubstrats 302 Gräben bilden und die Rippenstrukturen 304 in Bereichen bilden, die durch das Maskenmaterial 312 geschützt sind.
  • Bezug nehmend auf 3c ist ein Transistorelement 300c nach dem Aufbringen eines elektrisch isolierenden Materials 306 auf das Halbleitersubstrat 302 abgebildet. Die Hartmaske 312 kann durch Ätzprozesse entfernt werden, und das elektrisch isolierende Material 306 kann auf Oberflächen des Halbleitersubstrats 302 und der Rippenstrukturen 304 aufgebracht werden. Das elektrisch isolierende Material 306 kann unter Verwendung beispielsweise eines Ätzprozesses abgetragen werden, um einen Endabschnitt der Rippenstrukturen 304 freizulegen, während es einen Basisabschnitt der Rippenstruktur 304 immer noch bedeckt, wie zu erkennen ist.
  • 3d–f bilden ein Transistorelement ab nach Aktionen in Übereinstimmung mit einer ersten Technik, um Si zu SiGe umzusetzen (z. B. dem Verfahren 1100 von 11). Bezug nehmend auf 3d ist ein Transistorelement 300d nach dem Aufbringen von Ge, um eine Umhüllungsschicht 314, die aus Ge besteht, auf den Rippenstrukturen 304 zu bilden, abgebildet, wie zu erkennen ist.
  • Das Aufbringen des Ge kann selektiv für das elektrisch isolierende Material 306 sein. Das heißt, in einigen Ausführungsformen kann das Ge selektiv auf den Rippenstrukturen 304, jedoch nicht auf das elektrisch isolierende Material 306 aufgebracht sein, um die Umhüllungsschicht 314 zu bilden. In einigen Ausführungsformen kann das Aufbringen des Ge auf die Rippenstrukturen 304 gleichförmig sein, wie in 3d zu sehen ist, oder facettiert sein (z. B. wie in Verbindung mit 4b abgebildet ist). In einigen Ausführungsformen kann die Umhüllungsschicht 314 kristallin sein, die beispielsweise Einkristall- oder polykristalline Konfigurationen enthält. In anderen Ausführungsformen kann die Umhüllungsschicht 314 vorzugsweise amorph sein (z. B. durch amorphes Aufbringen), um ein gleichförmiges Profil wie abgebildet bereitzustellen.
  • Selektives Aufbringen von Ge, um eine amorphe Konfiguration der Umhüllungsschicht 314 bereitzustellen, kann gemäß einer Vielzahl geeigneter Techniken, die beispielsweise Gasquellen-Molekularstrahlepitaxie (GS-MBE), chemische Gasphasenabscheidung (CVD) oder schnelle thermische CVD (RT-CVD) enthalten, ausgeführt werden. Ein Vorläufer mit hohem Molekulargewicht wie z. B. Digerman kann für ein solches selektives Aufbringen bei Temperaturen zwischen ungefähr 300°C und 400°C verwendet werden. Digerman kann zum selektiven Aufbringen bei Drucken im Bereich von etwa 20 Torr bis etwa 90 Torr verwendet werden. German kann zum selektiven Aufbringen bei niedrigen Drucken im Bereich von etwa 20 Millitorr (mTorr) bis etwa 500 mTorr verwendet werden und kann höhere Prozesstemperaturen größer als 350°C erfordern. In anderen Ausführungsformen kann das Aufbringen des Ge nicht selektiv für das elektrisch isolierende Material 306 sein.
  • Selektives Aufbringen von Ge, um eine kristalline Konfiguration der Umhüllungsschicht 314 bereitzustellen, kann in einigen Ausführungsformen unter Verwendung von German ausgeführt werden, und die Aufbringtemperatur kann bis zu 500°C sein. In einigen Ausführungsformen kann Ge in kristalliner Form im Allgemeinen entlang (111)-Ebenen facettieren.
  • Die Rippenstrukturen 304 können dünne Transistorelemente sein. In einigen Ausführungsformen kann eine Rippenstruktur eine Dicke T1 aufweisen, wie zu erkennen ist. Die Dicke T1 kann beispielsweise im Bereich von 5 bis 25 nm sein. In einer Ausführungsform ist die Dicke T1 etwa 10 nm. In Ausführungsformen, in denen das Aufbringen des Ge gleichförmig ist, kann die Umhüllungsschicht 314 eine Dicke, T2, aufweisen, wie zu erkennen ist. Die Dicke T2 kann beispielsweise im Bereich von 0,5 bis 6 nm sein. In einer Ausführungsform ist die Dicke T2 etwa 4 nm. Die Dicken T1 und T2 können in anderen Ausführungsformen andere Werte aufweisen.
  • Das Ge der Umhüllungsschicht 314 kann gemäß verschiedenen Ausführungsformen mit oder ohne Dotanden aufgebracht sein. In einigen Ausführungsformen besteht die Umhüllungsschicht 314 ausschließlich aus Ge. In anderen Ausführungsformen besteht die Umhüllungsschicht 314 aus Ge, das mit einem n-Typ-Dotanden leicht, wie z. B. Phosphor (P) oder Arsen (As), dotiert ist, um Barrieren für Source/Drain-Sperrstromverlust in PMOS-Transistoren bereitzustellen. Andere geeignete Dotanden können in anderen Ausführungsformen verwendet werden.
  • Bezug nehmend auf 3e ist ein Transistorelement 300e nach dem Aufbringen einer Deckschicht 316 auf die Umhüllungsschicht 314 abgebildet, wie zu erkennen ist. Die Deckschicht 316 kann eine Form und Integrität der Zusammensetzung der Umhüllungsschicht 314 vor dem und während des Temperns erhalten. Beispielsweise kann in einigen Ausführungsformen, falls Tempern ohne die Deckschicht 316 ausgeführt wird, die Umhüllungsschicht 314 bei Temperaturen deutlich unterhalb des Schmelzpunkts von Ge fließen und in Räumen zwischen den Rippenstrukturen 304 agglomerieren, was zu SiGe-Strukturen mit ungleichmäßiger, inkonsistenter oder unpassender Konzentration von Ge führt.
  • Die Deckschicht 316 kann strukturelle Stabilität des Transistorelements 300e während des Temperns bereitstellen. Beispielsweise kann die Deckschicht 316 aus einem Material bestehen, das dem Tempern strukturell standhält, Verunreinigung der Umhüllungsschicht 314 während des Temperns verhindert und nach dem Tempern entfernt werden kann. Gemäß verschiedenen Ausführungsformen kann die Deckschicht 316 beispielsweise Siliciumnitrid, Siliciumoxid, Titannitrid und ähnliche Materialien enthalten. In einigen Ausführungsformen kann die Deckschicht 316 eine Dicke von 2 Nanometer (nm) oder größer aufweisen. Die Deckschicht 316 kann aufgebracht werden, um im Wesentlichen den Raum zwischen den Rippenstrukturen 304 in einigen Ausführungsformen zu füllen. Die Deckschicht 316 kann in anderen Ausführungsformen andere Materialien oder Dicken enthalten.
  • Bezug nehmend auf 3f ist ein Transistorelement 300f nach dem Tempern der Rippenstrukturen 304 abgebildet. Das Tempern kann bewirken, dass Ge in Si der Rippenstrukturen 304 diffundiert und eine Struktur bildet, die SiGe-Legierung umfasst (nachstehend ”SiGe-Abschnitt 304a”). In einigen Ausführungsformen besteht nach dem Tempern ein Abschnitt der Rippenstrukturen 304 aus Si und kann als Si-Abschnitt 304b bezeichnet sein.
  • Nach dem Tempern kann die Deckschicht 316 unter Verwendung einer geeigneten Technik, die beispielsweise einen Ätzprozess enthält, entfernt werden. Der Ätzprozess kann beispielsweise Nassätz-Fluorchemie (z. B. Fluorwasserstoffsäure) enthalten, um eine Deckschicht 316, die aus Oxid besteht, zu entfernen. In anderen Ausführungsformen kann der Ätzprozess Phosphorsäurechemie, die selektiv für Oxid ist, enthalten, um Nitrid zu entfernen, ohne wesentlich elektrisch isolierendes Material 306, das aus Oxid besteht, zu entfernen.
  • In einigen Ausführungsformen wird das Tempern bei Temperaturen größer als 700°C wie beispielsweise 800°C in einer inerten Umgebung wie z. B. Stickstoff ausgeführt. Die Temperzeit kann ausgewählt sein, um ein gewünschtes Zusammensetzungsprofil von Ge in dem Si der Rippenstrukturen 304 bereitzustellen. Beispielsweise kann in einigen Ausführungsformen die Temperzeit ausgewählt sein, um das Si der Rippenstrukturen 304, das durch die Umhüllungsschicht 314 eingekapselt ist, vollständig oder im Wesentlichen vollständig zu SiGe umzusetzen. In einer Ausführungsform kann ein dünnes Transistorelement (z. B. Rippenstrukturen 304) durch Tempern bei 800°C für etwa eine Stunde vollständig von Si zu SiGe umgesetzt werden.
  • In anderen Ausführungsformen kann die Temperzeit ausgewählt sein, um das Si der Rippenstrukturen 304, das durch die Umhüllungsschicht 314 eingekapselt ist, teilweise zu SiGe umzusetzen. Beispielsweise kann die Temperzeit weniger als eine Stunde (z. B. von Sekunden bis fünfzehn Minuten) bei 800°C sein, um das Si eines dünnen Transistorelements teilweise zu SiGe umzusetzen. Ein Tempern, das das Si teilweise zu SiGe umsetzt, kann eine Ge-reiche Oberfläche auf den Rippenstrukturen 304 relativ zu einem Mittelabschnitt der Rippenstrukturen 304 bereitstellen. Beispielzusammensetzungsprofile von Ge in den Rippenstrukturen 304 für verschiedene Temperzeiten sind in Verbindung mit 8 weiter beschrieben. Das Tempern ist nicht auf die Beispielzeit und -temperatur, die hier präsentiert sind, beschränkt und kann in anderen Ausführungsformen andere geeignete Temperaturen und Temperzeiten enthalten. Beispielsweise kann eine Temperzeit im Bereich von Sekunden bis Tagen liegen, abhängig von einer ausgewählten Temperatur und gewünschten Zusammensetzung von SiGe in dem dünnen Transistorelement.
  • Eine Dicke, T3, des SiGe-Abschnitts 304a der Rippenstrukturen 304 kann größer sein als die Dicke T1 des Si-Abschnitts 304b. In einigen Ausführungsformen ist die Dicke T3 ungefähr äquivalent der Dicke T1 plus zweimal der Dicke T2 der Umhüllungsschicht 314, wie in 3d abgebildet ist. Ähnliche Prinzipien können für andere Strukturen wie beispielsweise für Nanodrähte gelten.
  • 4a–d bilden ein Transistorelement ab nach Aktionen in Übereinstimmung mit einer zweiten Technik, um Si zu SiGe umzusetzen (z. B. dem Verfahren 1200 von 12). Strukturen, Techniken und Konfigurationen, die in Verbindung mit den 4a–d beschrieben sind, können mit analogen Strukturen, Techniken und Konfigurationen, die in Verbindung mit 2 beschrieben sind, übereinstimmen, und umgekehrt. Beispielsweise, obwohl das SiGe-Aufbringen der 4a–d für eine kristalline Konfiguration (z. B. facettiert) abgebildet ist, kann in einigen Ausführungsformen das SiGe-Aufbringen der 4a–d vorzugsweise gleichförmig durch amorphes oder auf andere Weise angepasstes Aufbringen sein, um ein Umhüllungsschichtprofil wie in Verbindung mit 3d–f beschrieben und/oder abgebildet bereitzustellen.
  • Bezug nehmend auf 4a ist ein Transistorelement 400a nach dem Bilden von Rippenstrukturen 404 in einem Halbleitersubstrat 402 und Aufbringen von elektrisch isolierendem Material 406 auf dem Halbleitersubstrat 402 zwischen einzelnen Rippenstrukturen der Rippenstrukturen 404 abgebildet, wie zu erkennen ist. Gemäß verschiedenen Ausführungsformen kann das Transistorelement 400a gemäß Techniken, die in Verbindung mit den 3a–c beschrieben sind, gebildet sein.
  • Bezug nehmend auf 4b ist ein Transistorelement 400b nach dem Aufbringen von SiGe, um eine Umhüllungsschicht 414, die aus SiGe besteht, auf den Rippenstrukturen 404 zu bilden, abgebildet, wie zu erkennen ist. Gemäß verschiedenen Ausführungsformen kann das Si1-xGex, das aufgebracht ist, um die Umhüllungsschicht 414 zu bilden, eine Zusammensetzung aufweisen, in der x ein Wert zwischen 0,15 und 0,7 ist, der ein Verhältnis von Ge zu Si repräsentiert. In einigen Ausführungsformen ist x ein Wert zwischen 0,2 und 0,5.
  • Ähnlich der ersten Technik kann das Aufbringen des SiGe gemäß der zweiten Technik kristalline (z. B. Einkristall-, polykristalline) Konfiguration einer facettierten Umhüllungsschicht 414 (z. B. wie in 4b abgebildet) oder amorphe Konfiguration einer gleichförmigen Umhüllungsschicht 414 bereitstellen. Das Aufbringen der Umhüllungsschicht 414 kann selektiv oder nicht selektiv für das elektrisch isolierende Material 406 sein und/oder kann undotiertes SiGe oder SiGe, das mit einem n-Typ-Dotanden wie z. B. P oder As dotiert ist, enthalten, ähnlich wie in Verbindung mit der ersten Technik beschrieben ist. Das SiGe kann je nach Wunsch auf allen Rippenstrukturen 404 oder nur auf ausgewählten Rippen aufgebracht werden (z. B. durch Maskierung), um eindeutige p-Kanal- und n-Kanal-Zusammensetzungen zu ermöglichen und/oder mehrere unterschiedliche Konzentrationsebenen in mehreren unterschiedlichen Rippenstrukturen 404 zu erzeugen.
  • Bezug nehmend auf 4c ist ein Transistorelement 400c nach dem Tempern der Rippenstrukturen 404 abgebildet. Das Tempern kann bewirken, dass Ge der SiGe-Umhüllungsschicht 414 in das Si der Rippenstrukturen 404 diffundiert und eine Struktur bildet, die SiGe-Legierung umfasst (nachstehend ”SiGe-Abschnitt 404a”). In einigen Ausführungsformen besteht nach dem Tempern ein Abschnitt der Rippenstrukturen 404 aus Si und kann als Si-Abschnitt 404b bezeichnet sein.
  • In einigen Ausführungsformen wird das Tempern in einer oxidierenden Umgebung ausgeführt und bildet eine Oxidschicht 418, die Siliciumoxid und in einem weit geringeren Umfang Germaniumoxid enthält. Die oxidierende Umgebung kann beispielsweise Sauerstoff, Feuchtigkeit und/oder Distickstoffoxid enthalten. Tempern in der oxidierenden Umgebung kann das Vermischen von Si und Ge relativ zu einem Tempern in einer inerten Umgebung beschleunigen.
  • Die Temperbedingungen können durch Anpassen der Tempertemperatur und/oder Temperzeit eingestellt werden, um einen Oxidationsrate und Diffusionsrate zum Vermischen von Si und Ge bereitzustellen, die mit einer gewünschten Dicke der resultierenden Strukturen (z. B. Rippenstrukturen 404) kompatibel sind. In einigen Ausführungsformen können die Bedingungen zum Tempern Temperaturen enthalten, die beispielsweise im Bereich von 700°C bis 1200°C liegen, für Temperzeiten von Sekunden bis Stunden bis Tagen abhängig von der gewählten Temperatur und der gewünschten Zusammensetzung von Ge in dem SiGe-Abschnitt 404a.
  • Gemäß verschiedenen Ausführungsformen kann nachfolgend zu dem Tempern in einer oxidierenden Umgebung einiges des Si der Rippenstrukturen 404 in Oxid 418 umgesetzt sein (z. B. Siliciumdioxid), und die mittlere Zusammensetzung von Ge in dem Si-Ge-Abschnitt 404a kann nahe oder gleich der Zusammensetzung von Ge in der aufgebrachten Umhüllungsschicht 414, die aus SiGe besteht, sein. Durch das Aufbringen einer Umhüllungsschicht (z. B. der Umhüllungsschicht 414) mit ausreichender Dicke, um ausreichend Ge für die Diffusion bereitzustellen, kann die zweite Technik der SiGe-Umhüllung eine Dicke bereitstellen, die für eine gegebene Menge von Ge, die im Vergleich mit der ersten Technik der Ge-Umhüllung hinzugefügt ist, größer als die Dicke T3 aus 3f ist. Das Oxid 418 kann verwendet werden, um eine Rippenbreite zu verkleinern (z. B. durch einen Ätzprozess, der in Verbindung mit 4d beschrieben ist), um die elektrostatische Steuerung des Kanals zu erhöhen.
  • Bezug nehmend auf 4d ist ein Transistorelement 400d nach dem Entfernen des Oxids 418 von 4c abgebildet. Das Oxid 418 kann unter Verwendung jedes geeigneten Prozesses, der beispielsweise einen Ätzprozess enthält, der Fluorwasserstoffsäure verwendet, entfernt werden. In Fällen, wenn das elektrisch isolierende Material ein Oxid enthält, kann das elektrisch isolierende Material 406 während des Entfernungsprozesses für das Oxid 418 leicht abgetragen werden.
  • Die erste Technik und die zweite Technik, die in Verbindung mit den 3d–f und 4a–d beschrieben sind, können in einigen Ausführungsformen modifiziert werden, um Si des Si-Abschnitts 404b zu SiGe umzusetzen. Beispielsweise kann in einigen Ausführungsformen das elektrisch isolierende Material, das in den 3c und 4a aufgebracht ist, nicht aufgebracht werden, bevor das Tempern ausgeführt worden ist. Das heißt, in einigen Ausführungsformen kann das Aufbringen der Umhüllungsschicht (z. B. 314 oder 414) und das Tempern vor dem Aufbringen des elektrisch isolierenden Materials (z. B. 306 oder 406) stattfinden, um eine Rippenstruktur bereitzustellen (die z. B. die Si-Abschnitte 304b und 404b enthält), die vollständig von Si zu SiGe umgesetzt ist.
  • 5 stellt schematisch eine Querschnitts-Seitenansicht einer Rippenstruktur 504 in Übereinstimmung mit einigen Ausführungsformen dar. Die Rippenstruktur 504 kann mit Rippenstrukturen, die in Verbindung mit den 1–4 beschrieben sind, übereinstimmen, und umgekehrt.
  • Die Rippenstruktur 504 kann aus dem Material des Halbleitersubstrats 502 gebildet sein, wie hier beschrieben ist. In einigen Ausführungsformen kann ein Profil der Rippenstruktur 504 einen Basisabschnitt 504c neben dem Halbleitersubstrat 502, einen Mittelabschnitt 504d und einen Endabschnitt 504e enthalten, wobei der Mittelabschnitt 504d zwischen dem Basisabschnitt 504c und dem Endabschnitt 504e angeordnet ist, wie zu erkennen ist. Vor der Umsetzung von Si der Rippenstruktur 504 zu SiGe kann der Basisabschnitt 504c eine Dicke aufweisen, die größer als eine Dicke des Mittelabschnitts 504d ist, und der Mittelabschnitt 504d kann eine Dicke aufweisen, die größer ist als eine Dicke des Endabschnitts 504e, wie zu erkennen ist.
  • Merkmale der Rippenstruktur 504 können bogenförmige, gekrümmte Profile enthalten, die mit den Strukturierungsprozessen konsistent sind, die verwendet werden, um die Rippenstruktur zu bilden, wie zu erkennen ist. Das Profil der Rippenstruktur 504 kann in anderen Ausführungsformen andere Formen oder Konfigurationen aufweisen, die mit bekannten Halbleiterherstellungstechniken konsistent sind.
  • 6 stellt schematisch eine Querschnitts-Seitenansicht einer Rippenstruktur 604 auf einem Halbleitersubstrat 602 nach der Umsetzung eines Abschnitts (z. B. des SiGe-Abschnitts 604a) der Rippenstruktur 604 von Si auf SiGe in Übereinstimmung mit einigen Ausführungsformen dar. Die Rippenstruktur 604 kann einen SiGe-Abschnitt 604a und einen Si-Abschnitt 604b enthalten. Die Rippenstruktur 604 kann mit Ausführungsformen, die in Verbindung mit den 1–4 beschrieben sind, übereinstimmen, und umgekehrt.
  • In einigen Ausführungsformen kann ein Profil der Rippenstruktur 604 einen Basisabschnitt 604c neben dem Halbleitersubstrat 602, einen Mittelabschnitt 604d und einen SiGe-Abschnitt 604a enthalten, wobei der Mittelabschnitt 604d zwischen dem Basisabschnitt 604c und dem SiGe-Abschnitt 604a angeordnet ist, wie zu erkennen ist. Der Si-Ge-Abschnitt 604a kann in einigen Ausführungsformen konfiguriert sein, einen Kanalkörper einer Transistorvorrichtung bereitzustellen. Nach der Umsetzung von Si der Rippenstruktur 604 zu SiGe, um den SiGe-Abschnitt 604a bereitzustellen, kann der Basisabschnitt 604c eine Dicke aufweisen, die größer als eine Dicke des Mittelabschnitts 604d ist, und der SiGe-Abschnitt 604a kann eine Dicke aufweisen, die größer ist als eine Dicke des Mittelabschnitts 604d (z. B. bei 604f), wie zu erkennen ist.
  • Merkmale der Rippenstruktur 604 können bogenförmige, gekrümmte Profile enthalten, die mit den Strukturierungsprozessen, die verwendet werden, um die Rippenstruktur zu bilden, konsistent sind, wie zu erkennen ist. Das Profil der Rippenstruktur 604 kann in anderen Ausführungsformen andere Formen oder Konfigurationen aufweisen, die mit bekannten Halbleiterherstellungstechniken konsistent sind. In einigen Ausführungsformen kann die Rippenstruktur 604 ein pilzförmiges Profil aufweisen, wie zu erkennen ist. In einigen Ausführungsformen kann das elektrisch isolierende Material 606 in einem Bereich zwischen Rippenstruktur weiter abgetragen sein als in einem Bereich direkt neben den Rippenstrukturen 604, wie zu erkennen ist. Die Linie AB repräsentiert einen Querschnitt durch die Rippenstruktur 604 und ist weiter in Verbindung mit 8 beschrieben.
  • 7 stellt schematisch eine Querschnitts-Seitenansicht einer weiteren Rippenstruktur 704 auf einem Halbleitersubstrat 702 nach der Umsetzung eines Abschnitts (z. B. des SiGe-Abschnitts 704a) der Rippenstruktur 704 von Si zu SiGe in Übereinstimmung mit einigen Ausführungsformen dar. Die Rippenstruktur 704 kann einen SiGe-Abschnitt 704a und einen Si-Abschnitt 704b enthalten. Die Rippenstruktur 704 kann mit Ausführungsformen, die in Verbindung mit den 1–4 beschrieben sind, übereinstimmen, und umgekehrt.
  • In einigen Ausführungsformen kann ein Profil der Rippenstruktur 704 einen Basisabschnitt 704c neben dem Halbleitersubstrat 702, einen Mittelabschnitt 704d und einen SiGe-Abschnitt 704a enthalten, wobei der Mittelabschnitt 704d zwischen dem Basisabschnitt 704c und dem SiGe-Abschnitt 704a angeordnet ist, wie zu erkennen ist. Der Si-Ge-Abschnitt 704a kann in einigen Ausführungsformen konfiguriert sein, einen Kanalkörper einer Transistorvorrichtung bereitzustellen. Nach der Umsetzung von Si der Rippenstruktur 704 zu SiGe, um den SiGe-Abschnitt 704a bereitzustellen, kann der Basisabschnitt 704c eine Dicke aufweisen, die größer als eine Dicke des Mittelabschnitts 704d und des SiGe-Abschnitts 704a ist, wie zu erkennen ist. Der SiGe-Abschnitt 704a kann beispielsweise unter Verwendung eines Ätzprozesses abgetragen sein, um den SiGe-Abschnitt 704a wie abgebildet bereitzustellen.
  • Merkmale der Rippenstruktur 704 können bogenförmige, gekrümmte Profile enthalten, die mit den Strukturierungsprozessen konsistent sind, die verwendet werden, um die Rippenstruktur zu bilden, wie zu erkennen ist. Das Profil der Rippenstruktur 704 kann in anderen Ausführungsformen andere Formen oder Konfigurationen aufweisen, die mit bekannten Halbleiterherstellungstechniken konsistent sind. In einigen Ausführungsformen kann die Rippenstruktur 704 ein Profil aufweisen, das ähnlich dem Profil der Rippenstruktur 504 von 5 ist, wie zu erkennen ist. In einigen Ausführungsformen kann das elektrisch isolierende Material 706 in einem Bereich zwischen Rippenstruktur weiter abgetragen sein als direkt neben den Rippenstrukturen 704, wie zu erkennen ist.
  • 8 stellt schematisch ein Diagramm 800 dar, das ein Zusammensetzungsprofil von Ge durch ein Transistorelement in Übereinstimmung mit einigen Ausführungsformen abbildet. Beispielsweise kann das Diagramm 800 ein Zusammensetzungsprofil von Ge entlang der Linie AB der Rippenstruktur 604 von 6 für Temperzeiten, die von T0 zu T1 zu T2 zu T3 ansteigen, repräsentieren.
  • Eine Zusammensetzung von Ge ist auf einer vertikalen Achse für verschiedene Positionen entlang der Linie AB der Rippenstruktur 604 von 6 abgebildet. Die Zeit T0 kann eine Temperzeit von 0 repräsentieren, die einer Zeit nach dem Aufbringen der Umhüllungsschicht und vor dem Tempern entspricht. Beispielsweise kann die Zeit T0 einen Querschnitt durch die Umhüllungsschicht 314 und eine Rippenstruktur 304 repräsentieren, wie in 3d abgebildet ist. Wie zu erkennen ist, beginnt zur Zeit T0, bei einer Bewegung entlang der Kurve der Zeit T0 von Position A zu Position B von einem am weitesten links gelegenen Abschnitt des Diagramms 800, die Konzentration von Ge sehr hoch (z. B. bei oder nahe bei 100% Ge) und fällt nach dem Überschreiten der Grenzfläche zwischen der Umhüllungsschicht 314, die aus Ge besteht, und der Rippenstruktur 304, die aus Si besteht, dramatisch auf eine sehr niedrige Konzentration von Ge ab (z. B. bei oder nahe bei 0% Ge).
  • Zu der Zeit T1 (z. B. 15 Minuten bei 800°C) fällt die Konzentration von Ge in der Umhüllungsschicht 314 ab, wenn das Ge in die Rippenstruktur (z. B. 304 oder 604) diffundiert, um SiGe zu bilden. Wie zu erkennen ist, nimmt die Konzentration von Ge in der Mitte (z. B. dem Mittelpunkt zwischen A und B) der Rippenstruktur zu, wenn SiGe durch das Tempern gebildet wird.
  • Zu der Zeit T2 (z. B. 30 Minuten bei 800°C) fällt die Konzentration von Ge in der Umhüllungsschicht 314 weiter ab, und die Konzentration von Ge in der Mitte der Rippenstruktur nimmt relativ zu der Konzentration von Ge zu der Zeit Ti weiter zu.
  • Zu der Zeit T3 (z. B. 45 Minuten bei 800°C) fällt die Konzentration von Ge in der Umhüllungsschicht 314 weiter ab, und die Konzentration von Ge in der Mitte der Rippenstruktur nimmt weiter zu, um eine nahezu lineare Konzentration von Ge (z. B. in der Form von SiGe) durch die Rippenstruktur bereitzustellen. In einigen Ausführungsformen ist die Konzentration von Ge von einer äußeren Oberfläche der Rippenstruktur zu der Mitte der Rippenstruktur im Wesentlichen konstant.
  • In einigen Ausführungsformen repräsentieren die Zusammensetzungsprofile von Ge zu den Zeiten T1–T3 einheitliche Verteilungen von Ge von einer äußeren Oberfläche der Rippenstruktur zu der Mitte der Rippenstruktur konsistent mit der Diffusion des Ge durch das Tempern einer Umhüllungsschicht, die das Ge umfasst, auf einem Kanalkörpermaterial, das aus Si besteht, um SiGe zu bilden. Das Zusammensetzungsprofil von Ge zur der Zeit T0 kann keine einheitliche Verteilung von Ge sein, weil Ge nur in der Umhüllungsschicht gefunden wird und überhaupt nicht innerhalb der Rippenstruktur. Gemäß verschiedenen Ausführungsformen können die hier beschriebenen Transistorelemente (z. B. Rippenstrukturen) Kanalkörper enthalten, die Ge-Zusammensetzungsprofile aufweisen, wie sie im Zusammenhang mit dem Diagramm 800 beschrieben sind.
  • 9 stellt schematisch eine Querschnitts-Seitenansicht eines Transistorelements 900, das eine oder mehrere Nanodrahtstrukturen (nachstehend ”Nanodrahtstrukturen 904”) enthält, in Übereinstimmung mit einigen Ausführungsformen dar. Gemäß verschiedenen Ausführungsformen können die Nanodrahtstrukturen 904 mit Ausführungsformen übereinstimmen, die in Verbindung mit anderen Transistorelementen beschrieben sind, die beispielsweise Rippenstrukturen wie hier beschrieben enthalten.
  • In einigen Ausführungsformen werden die Nanodrahtstrukturen 904 durch Umsetzen von Si von Nanodrähten, die aus Si bestehen, zu SiGe, um einen SiGe-Abschnitt 904a bereitzustellen, gemäß hier beschriebenen Tempertechniken (z. B. die erste und/oder die zweite Technik) gebildet. Die Nanodrahtstrukturen 904 können in einigen Ausführungsformen ein Zusammensetzungsprofil von Ge durch die Nanodrahtstrukturen 904 aufweisen, wie in Verbindung mit 8 beschrieben ist.
  • In einigen Ausführungsformen werden die Nanodrahtstrukturen 904 in einem Bereich gebildet, in dem Material einer Rippenstruktur entfernt worden ist. Beispielsweise ist ein Si-Abschnitt 904b der Rippenstruktur abgebildet, so dass er eine relative Position der Nanodrahtstrukturen 904 zu der Rippenstruktur in einigen Ausführungsformen zeigt. Wenn das Transistorelement 900 in Betrieb ist, können bewegliche Ladungsträger durch die Nanodrahtstrukturen 904 in die Zeichenebene von 9 hinein und aus ihr heraus zwischen einer Source und einem Drain (nicht gezeigt) fließen. Die Nanodrahtstruktur 904 kann gemäß jeder geeigneten Technik gebildet sein. Elektrisch isolierendes Material 906 kann auf dem Halbleitersubstrat 902 angeordnet sein, und eine Gate-Elektrode 908b kann auf dem elektrisch isolierenden Material 906 angeordnet sein. Ein Gate-Dielektrikum 908a kann in einigen Ausführungsformen gebildet sein, um die Nanodrahtstrukturen 904 zu umgeben, um eine AAG-Konfiguration bereitzustellen. Das Halbleitersubstrat 902, das elektrisch isolierende Material 906, das Gate-Dielektrikum 908a und die Gate-Elektrode 908b können mit Ausführungsformen übereinstimmen, die in Verbindung mit ähnlich nummerierten Merkmalen von 2 (z. B. 202, 206, 208a und 208b) beschrieben sind.
  • 10 stellt schematisch eine Draufsicht eines Chips 101, der n-Typ- und p-Typ-Transistorelemente enthält, in Übereinstimmung mit einigen Ausführungsformen dar. Beispielsweise kann in einigen Ausführungsformen ein erster Bereich 1020 auf dem Chip 101 ein oder mehrere n-Typ-Transistorelemente (z. B. Kanalkörper 1004a) enthalten, und ein zweiter Bereich 1030 auf dem Chip 101 kann ein oder mehrere p-Typ-Transistorelemente (z. B. Kanalkörper 1004b) enthalten.
  • Die Kanalkörper 1004a und 1004b können beispielsweise Rippenstrukturen und/oder Nanodrahtstrukturen, die hier beschrieben sind, repräsentieren. Eine Konzentration von Ge in den n-Typ-Transistorelementen kann anders sein als eine Konzentration von Ge in den p-Typ-Transistorelementen. In einigen Ausführungsformen weisen die p-Typ-Transistorelemente eine höhere Konzentration von Ge auf als die n-Typ-Transistorelemente. Beispielsweise kann in einigen Ausführungsformen Si der p-Typ-Transistorelemente zu SiGe gemäß Techniken, die hier beschrieben sind, umgesetzt sein, und Si der n-Typ-Transistorelemente kann maskiert sein, so dass eine Umhüllungsschicht, die Ge umfasst, die auf die p-Typ-Transistorelemente aufgebracht wird, nicht auf den n-Typ-Elementen aufgebracht wird.
  • Die Konfiguration der Kanalkörper 1004a und 1004b und die Bereiche 1020 und 1030 des Chips 101 sind lediglich eine Beispielkonfiguration von vielen um der Diskussion willen. Die Kanalkörper 1004a und 1004b und die Bereiche 1020 und 1030 können in anderen Ausführungsformen eine breite Vielfalt anderer geeigneter Konfigurationen enthalten. Beispielsweise können die Kanalkörper 1004a und 1004b nicht einen wesentlichen Abschnitt des Chips 101 durchqueren, wie in einigen Ausführungsformen abgebildet ist. In einigen Ausführungsformen kann jeder Kanalkörper oder Gruppe von Kanalkörpern eine entgegengesetzte Polarität aufweisen (z. B. n-Typ oder p-Typ) wie ein benachbarter Kanalkörper oder eine benachbarte Gruppe von Kanalkörpern, um eine alternierende Anordnung von n-Kanal- und p-Kanalkörpern bereitzustellen.
  • 11 stellt schematisch einen Ablaufplan für ein Verfahren 1100 zum Umsetzen eines Transistorelements (z. B. der Rippenstruktur 304 der 3b–f) von Si zu SiGe in Übereinstimmung mit einigen Ausführungsformen dar. Das Verfahren 1100 kann mit Ausführungsformen, die in Verbindung mit der ersten Technik der 3d–f beschrieben sind, übereinstimmen, und umgekehrt.
  • Bei 1102 kann das Verfahren 1100 das Bereitstellen eines Halbleitersubstrats (z. B. des Halbleitersubstrats 302 von 3a) enthalten. Das Halbleitersubstrat kann in einigen Ausführungsformen einen Wafer (z. B. den Wafer 11 von 1) enthalten.
  • Bei 1104 kann das Verfahren 1100 das Bilden eines Kanalkörpers (z. B. der Rippenstruktur 304 von 3B) einer Transistorvorrichtung auf dem Halbleitersubstrat enthalten, wobei der Kanalkörper aus Si besteht. Beispielsweise kann die Rippenstrukturen gemäß Techniken, die in Verbindung mit 3B beschrieben sind, gebildet werden. In anderen Ausführungsformen kann der Kanalkörper andere geeignete Konfigurationen enthalten, die ebene Strukturen oder Nanodrahtstrukturen enthalten, die nach bekannten Techniken gebildet werden. In einigen Ausführungsformen kann das Bereitstellen des Halbleitersubstrats 1102 das Bereitstellen des Halbleitersubstrats, das den Kanalkörper der Transistorvorrichtung, der auf dem Halbleitersubstrat angeordnet ist, aufweist, enthalten.
  • Bei 1106 kann das Verfahren 1100 das Bilden einer Umhüllungsschicht (z. B. der Umhüllungsschicht 314 von 3d), die im Wesentlichen aus Ge (z. B. 70% bis 100% Ge) besteht, auf dem Kanalkörper enthalten. In einigen Ausführungsformen ist der Kanalkörper ein erster Kanalkörper einer Rippenstruktur. Ein zweiter Kanalkörper einer weiteren Rippenstruktur (z. B. gebildet bei 1104) kann in einigen Ausführungsformen auf dem Halbleitersubstrat angeordnet sein. Elektrisch isolierendes Material kann auf dem Halbleitersubstrat zwischen dem ersten Kanalkörper und dem zweiten Kanalkörper vor dem Bilden der Umhüllungsschicht aufgebracht werden. In einer solchen Ausführungsform kann das Bilden der Umhüllungsschicht das selektive Aufbringen von Material der Umhüllungsschicht enthalten, um eine Umhüllungsschicht auf dem ersten Kanalkörper und dem zweiten Kanalkörper, jedoch nicht auf dem elektrisch isolierenden Material zu bilden. In anderen Ausführungsformen kann das elektrisch isolierende Material auf dem Halbleitersubstrat zwischen dem ersten Kanalkörper und dem zweiten Kanalkörper nach dem Tempern des Kanalkörpers, um SiGe zu bilden, aufgebracht werden.
  • Gemäß verschiedenen Ausführungsformen können der erste Kanalkörper und der zweite Kanalkörper Kanalkörper aus mehreren p-Kanalkörpern sein. Mehrere n-Kanalkörper (z. B. bei 1104 gebildet) können auf dem Halbleitersubstrat angeordnet sein. In einigen Ausführungsformen enthält das Bilden der Umhüllungsschicht bei 1106 das Aufbringen des Materials der Umhüllungsschicht auf die mehreren p-Kanalkörper ohne Aufbringen des Materials der Umhüllungsschicht auf die mehreren n-Kanalkörper. Beispielsweise kann ein Maskierungsprozess verwendet werden, um die n-Kanalkörper gegen das Aufbringen der Umhüllungsschicht zu schützen.
  • Das Bilden der Umhüllungsschicht bei 1106 kann in einigen Ausführungsformen das Aufbringen von Ge enthalten, um eine gleichförmige Umhüllungsschicht, die aus Ge in einer amorphen Konfiguration besteht, auf dem Kanalkörper zu bilden. In anderen Ausführungsformen kann das Bilden der Umhüllungsschicht bei 1106 das Aufbringen von Ge umfassen, um eine facettierte Umhüllungsschicht, die aus Ge in einer Einkristall- oder polykristallinen Konfiguration besteht, auf dem Kanalkörper zu bilden.
  • In einigen Ausführungsformen kann das Material der aufgebrachten Umhüllungsschicht mit einem n-Typ-Dotanden dotiert sein. In anderen Ausführungsformen kann das Material der aufgebrachten Umhüllungsschicht undotiert sein.
  • Bei 1108 kann das Verfahren 1100 das Bilden einer Deckschicht (z. B. Deckschicht 316 von 3e) auf der Umhüllungsschicht enthalten. In einigen Ausführungsformen enthält das Bilden der Deckschicht das Aufbringen eines Nitrid- oder Oxidmaterials auf der Umhüllungsschicht, um das Fließen des Ge während des Temperns des Kanalkörpers zu verhindern.
  • Bei 1110 kann das Verfahren 1100 das Tempern des Kanalkörpers enthalten, um zu bewirken, dass das Ge in den Kanalkörper diffundiert. In einigen Ausführungsformen kann das Tempern des Kanalkörpers in einer inerten Umgebung wie beispielsweise Stickstoff ausgeführt werden. Das Tempern kann in einigen Ausführungsformen SiGe aus dem Si des Kanalkörpers und der aufgebrachten Umhüllungsschicht bilden. Das Tempern kann in einigen Ausführungsformen mit der vorhandenen Deckschicht ausgeführt werden. In einigen Ausführungsformen kann das Tempern bei einer Temperatur größer als 700°C ausgeführt werden. Die Temperzeit kann gemäß den hier (z. B. in 8) beschriebenen Prinzipien ausgewählt werden, um ein gewünschtes Zusammensetzungsprofil von Ge in dem Kanalkörper bereitzustellen. In einigen Ausführungsformen kann das Tempern des Kanalkörpers einen Kanalkörper bereitstellen, der primär oder vollständig aus SiGe besteht.
  • Bei 1112 kann das Verfahren 1100 das Entfernen der Deckschicht enthalten. Die Deckschicht kann beispielsweise unter Verwendung eines Ätzprozesses entfernt werden.
  • Bei 1114 kann das Verfahren 1100 das Bilden eines Gate auf dem Kanalkörper enthalten. Beispielsweise kann in einigen Ausführungsformen das Bilden des Gate das Aufbringen eines dielektrischen Gate-Materials und Gate-Elektrodenmaterials enthalten, um ein jeweiliges Gate-Dielektrikum (z. B. die Gate-Dielektrika 208a oder 908a der 2 bzw. 9) und eine Gate-Elektrode (Gate-Elektroden 208a oder 908b der 2 bzw. 9) zu bilden.
  • 12 stellt schematisch einen Ablaufplan für ein weiteres Verfahren 1200 zum Umsetzen eines Transistorelements (z. B. der Rippenstruktur 404 der 4a–d) von Si zu SiGe in Übereinstimmung mit einigen Ausführungsformen dar. Das Verfahren 1200 kann mit Ausführungsformen, die in Verbindung mit der zweiten Technik der 4a–d beschrieben sind, übereinstimmen, und umgekehrt.
  • Bei 1202 kann das Verfahren 1200 das Bereitstellen eines Halbleitersubstrats enthalten, und bei 1204 kann das Verfahren 1200 das Bilden eines Kanalkörpers einer Transistorvorrichtung auf dem Halbleitersubstrat enthalten, wobei der Kanalkörper aus Si besteht. In einigen Ausführungsformen können die Techniken bei 1202 und 1204 mit Ausführungsformen übereinstimmen, die in Verbindung mit 1102 und 1104 des Verfahrens 1100 von 11 beschrieben sind.
  • Bei 1206 kann das Verfahren 1200 das Bilden einer Umhüllungsschicht, die aus SiGe besteht, auf dem Kanalkörper enthalten. In einigen Ausführungsformen kann das Bilden der Umhüllungsschicht das Aufbringen von Si1-xGex enthalten, wobei x ein Wert zwischen 0,15 und 0,7 ist, der ein Verhältnis von Ge zu Si repräsentiert.
  • In einigen Ausführungsformen ist der Kanalkörper ein erster Kanalkörper einer Rippenstruktur. Ein zweiter Kanalkörper einer weiteren Rippenstruktur (z. B. gebildet bei 1204) kann auf dem Halbleitersubstrat angeordnet sein. Elektrisch isolierendes Material kann in einigen Ausführungsformen auf dem Halbleitersubstrat zwischen dem ersten Kanalkörper und dem zweiten Kanalkörper vor dem Bilden der Umhüllungsschicht aufgebracht werden. In einer solchen Ausführungsform kann das Bilden der Umhüllungsschicht das selektive Aufbringen von Material der Umhüllungsschicht enthalten, um eine Umhüllungsschicht auf dem ersten Kanalkörper und dem zweiten Kanalkörper, jedoch nicht dem elektrisch isolierenden Material, zu bilden. In anderen Ausführungsformen kann das elektrisch isolierende Material auf dem Halbleitersubstrat zwischen dem ersten Kanalkörper und dem zweiten Kanalkörper nach dem Tempern des Kanalkörpers, um SiGe zu bilden, aufgebracht werden.
  • Gemäß verschiedenen Ausführungsformen können der erste Kanalkörper und der zweite Kanalkörper Kanalkörper aus mehreren p-Kanalkörpern sein. Mehrere n-Kanalkörper (z. B. bei 1204 gebildet) können auf dem Halbleitersubstrat angeordnet sein. In einigen Ausführungsformen enthält das Bilden der Umhüllungsschicht bei 1206 das Aufbringen des Materials der Umhüllungsschicht auf die mehreren p-Kanalkörper ohne Aufbringen des Materials der Umhüllungsschicht auf die mehreren n-Kanalkörper. Beispielsweise kann ein Maskierungsprozess verwendet werden, um die n-Kanalkörper gegen das Aufbringen der Umhüllungsschicht zu schützen.
  • Das Bilden der Umhüllungsschicht bei 1206 kann in einigen Ausführungsformen das Aufbringen von SiGe enthalten, um eine gleichförmige Umhüllungsschicht, die aus SiGe in einer amorphen Konfiguration besteht, auf dem Kanalkörper zu bilden. In anderen Ausführungsformen kann das Bilden der Umhüllungsschicht bei 1206 das Aufbringen von SiGe umfassen, um eine facettierte Umhüllungsschicht, die aus SiGe in einer Einkristall- oder polykristallinen Konfiguration besteht, auf dem Kanalkörper zu bilden.
  • In einigen Ausführungsformen kann das Material der aufgebrachten Umhüllungsschicht mit einem n-Typ-Dotanden dotiert sein. In anderen Ausführungsformen kann das Material der aufgebrachten Umhüllungsschicht undotiert sein.
  • Bei 1208 kann das Verfahren 1200 das Tempern des Kanalkörpers in einer oxidierenden Umgebung enthalten, um zu bewirken, dass das Ge der Umhüllungsschicht in den Kanalkörper diffundiert. Die oxidierende Umgebung kann in einigen Ausführungsformen beispielsweise Sauerstoff, Feuchtigkeit und/oder Distickstoffoxid enthalten. In einigen Ausführungsformen kann das Tempern des Kanalkörpers in einer oxidierenden Umgebung das Vermischen von Si und Ge relativ zu einer inerten Umgebung beschleunigen. Das Tempern des Kanalkörpers in einer oxidierenden Umgebung kann eine Oxidschicht (z. B. SiO2) auf dem SiGe bilden.
  • Das Tempern kann SiGe aus dem Si des Kanalkörpers bilden. In einigen Ausführungsformen kann das Tempern bei einer Temperatur größer als 700°C ausgeführt werden. Die Temperzeit kann gemäß den hier (z. B. in 8) beschriebenen Prinzipien ausgewählt werden, um ein gewünschtes Zusammensetzungsprofil von Ge in dem Kanalkörper bereitzustellen. In einigen Ausführungsformen kann das Tempern des Kanalkörpers einen Kanalkörper bereitstellen, der primär oder vollständig aus SiGe besteht.
  • Bei 1210 kann das Verfahren 1200 das Entfernen einer Oxidschicht von dem SiGe enthalten. Das Oxid kann beispielsweise unter Verwendung eines Ätzprozesses entfernt werden.
  • Bei 1212 kann das Verfahren 1200 das Bilden eines Gate auf dem Kanalkörper enthalten. Das Bilden des Gate bei 1212 kann mit Ausführungsformen übereinstimmen, die in Verbindung mit dem Bilden des Gate bei 1114 des Verfahrens 1100 von 11 beschrieben sind.
  • Verschiedene Operationen sind der Reihe nach als mehrere diskrete Operationen auf eine Weise beschrieben, die zum Verstehen des beanspruchten Gegenstands am hilfreichsten ist. Die Reihenfolge der Beschreibung sollte jedoch nicht so gedeutet werden, dass sie impliziert, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Ausführungsformen der vorliegenden Offenbarung können in ein System implementiert sein, das irgendeine geeignete Hardware und/oder Software verwendet, um wie gewünscht zu konfigurieren. 13 stellt schematisch ein Beispielsystem, das ein Transistorelement enthalten kann, das wenigstens einen Abschnitt aufweist, der von Si auf SiGe in Übereinstimmung mit hier beschriebenen Techniken umgesetzt ist, in Übereinstimmung mit einigen Ausführungsformen dar. Die Computervorrichtung 1300 kann eine Platine wie z. B. eine Hauptplatine 1302 aufnehmen. Die Hauptplatine 1302 kann eine Anzahl von Komponenten enthalten, die einen Prozessor 1304 und wenigstens einen Kommunikations-Einzelchip 1306 enthalten, jedoch nicht darauf beschränkt sind. Der Prozessor 1304 kann physikalisch und elektrisch mit der Hauptplatine 1302 gekoppelt sein. In einigen Implementierungen kann der wenigstens eine Kommunikations-Einzelchip 1306 ebenfalls physikalisch und elektrisch mit der Hauptplatine 1302 gekoppelt sein. In weiteren Implementierungen kann der Kommunikations-Einzelchip 1306 Teil des Prozessors 1304 sein.
  • Abhängig von ihrer Anwendung kann die Computervorrichtung 1300 andere Komponenten enthalten, die physikalisch und elektrisch mit der Hauptplatine 1302 gekoppelt sein können oder nicht. Diese anderen Komponenten können flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Graphikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeigevorrichtung, eine Anzeigevorrichtung mit berührungssensitivem Bildschirm, eine Steuereinheit für einen berührungssensitiven Bildschirm, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, eine Vorrichtung eines globalen Positionierungssystems (GSM-Vorrichtung), einen Kompass, einen Geigerzähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (wie z. B. ein Festplattenlaufwerk, eine Compact-Disk (CD), eine digitale versatile Disk (DVD), und so weiter) enthalten, sind jedoch nicht darauf beschränkt.
  • Der Kommunikations-Einzelchip 1306 kann drahtlose Kommunikationen für das Übertragen von Daten zu und von der Computervorrichtung 1300 ermöglichen. Der Begriff ”drahtlos” und seine Ableitungen können verwendet sein, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch das Verwenden von modulierter elektromagnetischer Strahlung über ein nicht festes Medium kommunizieren können. Der Begriff impliziert nicht, dass die zugehörigen Vorrichtungen keine Drähte enthalten, obwohl das in einigen Ausführungsformen der Fall sein kann. Der Kommunikations-Einzelchip 1306 kann irgendeines aus einer Anzahl von drahtlosen Standards oder Protokollen implementieren, die Standards des ”Institute for Electrical and Electronic Engineers” (IEEE-Standards), die Wi-Fi (IEEE 802.11-Familie), IEEE 802.16-Standards (z. B. IEEE 802.16-2005 Änderung), Langzeitentwicklungs-Projekt (LTE-Projekt) zusammen mit irgendwelchen Änderungen, Aktualisierungen und/oder Überarbeitungen (z. B. verbessertes LTE-Projekt, ultramobiles Breitbandprojekt (UMB-Projekt) (auch als ”3GPP2” bezeichnet), usw.) enthalten, jedoch nicht darauf beschränkt sind. IEEE 802.16-kompatible BWA-Netze werden im Allgemeinen als WiMAX-Netze bezeichnet, ein Akronym, das für ”Worldwide Interoperability for Microwave Access” steht, was eine Zertifizierungsmarkierung für Produkte ist, die Komformitäts- und Interoperabilitätstests für die IEEE 802.16-Standards bestehen. Der Kommunikations-Einzelchip 1306 kann in Übereinstimmung mit einem globalen System für Mobilkommunikation (GSM), einem Allgemeinen Paketfunkdienst (GPRS), einen universellen mobilen Telekommunikationssystem (UMTS), einem Hochgeschwindigkeitspaketzugang (HSPA), einem entwickelten HSPA (E-HSPA) oder LTE-Netz arbeiten. Der Kommunikations-Einzelchip 1306 kann in Übereinstimmung mit verbesserten Daten für GSM-Entwicklung (EDGE), GSM-EDGE-Funkzugangsnetz (GERAN), universellem terrestrischem Funkzugangsnetz (UTRAN) oder entwickeltem UTRAN (E-UTRAN) arbeiten. Der Kommunikations-Einzelchip 1306 kann in Übereinstimmung mit Codemultiplexmehrfachzugriff (CDMA), Zeitmultiplexmehrfachzugriff (TDMA), digitaler verbesserter schnurloser Telekommunikation (DECT), entwicklungs-datenoptimiert (EV-DO), Ableitungen davon und außerdem irgendwelchen anderen drahtlosen Protokollen, die als 3G, 4G, 5G und darüber hinaus bezeichnet sind, arbeiten. Der Kommunikations-Einzelchip 1306 kann in anderen Ausführungsformen in Übereinstimmung mit anderen drahtlosen Protokollen arbeiten.
  • Die Computervorrichtung 1300 kann mehrere Kommunikations-Einzelchips 1306 enthalten. Zum Beispiel kann ein erster Kommunikations-Einzelchip 1306 für drahtlose Kommunikation in einem kürzeren Bereich wie z. B. Wi-Fi und Bluetooth dediziert sein, und ein zweiter Kommunikations-Einzelchip 1306 kann für drahtlose Kommunikation in einem größeren Bereich wie z. B. GPS, EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO und andere dediziert sein.
  • Der Prozessor 1304 der Computervorrichtung 1300 kann einen Chip (z. B. den Chip 101 von 1) enthalten, der dünne Transistorelemente aufweist, die aus SiGe bestehen und die gemäß hier beschriebenen Techniken gebildet sind. Beispielsweise kann der Chip 101 von 1 in einer Paketanordnung montiert sein, die auf die Hauptplatine 1302 montiert ist. Der Begriff ”Prozessor” kann sich auf jede Vorrichtung oder jeden Abschnitt einer Vorrichtung beziehen, die/der elektronische Daten aus Registern und/oder Speichern verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuformen, die in Registern und/oder Speichern gespeichert werden können.
  • Der Kommunikations-Einzelchip 1306 kann außerdem einen Chip (z. B. den Chip 101 von 1) enthalten, der dünne Transistorelemente aufweist, die aus SiGe bestehen, das die gemäß hier beschriebenen Techniken gebildet ist. In weiteren Implementierungen kann eine weitere Komponente (z. B. eine Speichervorrichtung oder eine andere integrierte Schaltungsvorrichtung), die in die Computervorrichtung 1300 aufgenommen ist, einen Chip (z. B. den Chip 101 von 1) enthalten, der dünne Transistorelemente aufweist, die aus SiGe bestehen, das gemäß hier beschriebenen Techniken gebildet ist.
  • In verschiedenen Implementierungen kann die Computervorrichtung 1300 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Steuereinheit eines Unterhaltungsgeräts, eine digitale Kamera, ein tragbares Musikabspielgerät oder ein digitaler Videorecorder sein. In weiteren Implementierungen kann die Computervorrichtung 1300 irgendeine andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Die vorstehende Beschreibung dargestellter Implementierungen der Erfindung, einschließlich dessen, was in der Zusammenfassung beschrieben ist, ist nicht vorgesehen, dass sie vollständig ist oder die Erfindung auf die präzisen offenbarten Formen einschränkt. Obwohl spezifische Implementierungen der und Beispiele für die Erfindung hier zu darstellenden Zwecken beschrieben sind, sind verschiedene äquivalente Modifizierungen innerhalb des Schutzbereichs der Erfindung möglich, wie Fachleute der relevanten Technik erkennen.
  • Diese Modifikationen können an der Erfindung im Licht der vorstehenden genauen Beschreibung vorgenommen werden. Die Begriffe, die in den folgenden Ansprüchen verwendet werden, sollten nicht gedeutet werden, dass sie die Erfindung auf die spezifischen Implementierungen, die in der Spezifikation und den Ansprüchen offenbart sind, einschränken. Stattdessen soll der Schutzbereich der Erfindung vollständig durch die folgenden Ansprüche bestimmt sein, die in Übereinstimmung mit bekannten Grundprinzipien der Interpretation von Ansprüchen gedeutet werden sollen.

Claims (23)

  1. Verfahren, das Folgendes umfasst: Bereitstellen eines Halbleitersubstrats, das einen Kanalkörper einer Transistorvorrichtung aufweist, der auf dem Halbleitersubstrat angeordnet ist, wobei der Kanalkörper Silicium umfasst; Bilden einer Umhüllungsschicht, die Germanium umfasst, auf dem Kanalkörper; und Tempern des Kanalkörpers, um zu bewirken, dass das Germanium in den Kanalkörper diffundiert.
  2. Verfahren nach Anspruch 1, wobei das Germanium von 70% bis 100% des Materials der Umhüllungsschicht umfasst und wobei das Verfahren ferner Folgendes umfasst: Bilden einer Deckschicht auf der Umhüllungsschicht vor dem Tempern des Kanalkörpers, wobei das Tempern des Kanalkörpers mit der auf der Umhüllungsschicht angeordneten Deckschicht ausgeführt wird.
  3. Verfahren nach Anspruch 2, wobei das Bilden der Deckschicht das Aufbringen eines Nitrid- oder Oxidmaterials auf der Umhüllungsschicht umfasst, um das Fließen des Germaniums während des Temperns des Kanalkörpers zu verhindern.
  4. Verfahren nach einem der Ansprüche 2–3, das ferner Folgendes umfasst: Entfernen der Deckschicht; und Bilden eines Gate des Transistors auf dem Kanalkörper.
  5. Verfahren nach einem der Ansprüche 1–3, wobei: der Kanalkörper des Transistors ein erster Kanalkörper einer Rippenstruktur ist; das Halbleitersubstrat einen zweiten Kanalkörper einer weiteren Rippenstruktur, der auf dem Halbleitersubstrat angeordnet ist, und elektrisch isolierendes Material, das auf dem Halbleitersubstrat zwischen dem ersten Kanalkörper und dem zweiten Kanalkörper angeordnet ist, aufweist; und das Bilden der Umhüllungsschicht das selektive Aufbringen von Material der Umhüllungsschicht umfasst, um eine Umhüllungsschicht auf dem ersten Kanalkörper und dem zweiten Kanalkörper, jedoch nicht auf dem elektrisch isolierenden Material zu bilden.
  6. Verfahren nach Anspruch 5, wobei: der erste Kanalkörper und der zweite Kanalkörper Kanalkörper aus mehreren p-Kanalkörpern sind; das Halbleitersubstrat mehrere n-Kanalkörper aufweist, die auf dem Halbleitersubstrat angeordnet sind; und das Bilden der Umhüllungsschicht Aufbringen des Materials der Umhüllungsschicht auf die mehreren p-Kanalkörper ohne Aufbringen des Materials der Umhüllungsschicht auf die mehreren n-Kanalkörper umfasst.
  7. Verfahren nach einem der Ansprüche 1–3, wobei das Bilden der Umhüllungsschicht das Aufbringen von Germanium umfasst, um eine gleichförmige Umhüllungsschicht, die aus Germanium in einer amorphen Konfiguration besteht, auf dem Kanalkörper zu bilden.
  8. Verfahren nach Anspruch 7, wobei: der Kanalkörper aus Einkristallsilicium besteht; und das Tempern des Kanalkörpers in einer inerten Umgebung ausgeführt wird und Silicium-Germanium-Legierung (SiGe-Legierung) aus dem aufgebrachten Germanium und dem Silicium des Kanalkörpers bildet.
  9. Verfahren nach einem der Ansprüche 1–3, wobei das Bilden der Umhüllungsschicht das Aufbringen von Germanium umfasst, um eine facettierte Umhüllungsschicht, die aus Germanium in einer Einkristall- oder polykristallinen Konfiguration besteht, auf dem Kanalkörper zu bilden.
  10. Verfahren nach Anspruch 1, wobei: das Bilden der Umhüllungsschicht das Aufbringen von Silicium-Germanium (Si1-xGex) umfasst, um eine Umhüllungsschicht, die aus Silicium-Germanium besteht, auf dem Kanalkörper zu bilden; und x ein Wert im Bereich von 0,15 bis 0,7 ist, der ein Verhältnis von Germanium zu Silicium repräsentiert.
  11. Verfahren nach Anspruch 10, wobei das Aufbringen des Silicium-Germaniums das Aufbringen von Silicium-Germanium umfasst, um eine gleichförmige oder facettierte Schicht, die aus Silicium-Germanium in einer Einkristall-, polykristallinen oder amorphen Konfiguration besteht, auf den Kanalkörper zu bilden.
  12. Verfahren nach einem der Ansprüche 10–11, wobei das Tempern des Kanalkörpers in einer oxidierenden Umgebung ausgeführt wird und eine Oxidschicht auf dem Silicium-Germanium bildet, wobei das Verfahren ferner Folgendes umfasst: Entfernen der Oxidschicht von dem Silicium-Germanium; und Bilden eines Gate des Transistors auf dem Kanalkörper.
  13. Verfahren nach einem der Ansprüche 1–3, wobei: das Tempern des Kanalkörpers einen Kanalkörper bereitstellt, der primär oder vollständig aus Silicium-Germanium-Legierung (SiGe-Legierung) besteht; und das Tempern des Kanalkörpers bei einer Temperatur größer als 700°C ausgeführt wird.
  14. Vorrichtung, die Folgendes umfasst: ein Halbleitersubstrat, das aus Silicium besteht; und einen Kanalkörper einer Transistorvorrichtung, der auf dem Halbleitersubstrat angeordnet ist, wobei der Kanalkörper Silicium-Germanium-Legierung (SiGe-Legierung) umfasst, wobei der Kanalkörper eine gleichmäßige Verteilung von Germanium von einer äußeren Oberfläche des Kanalkörpers zu einer Mitte des Kanalkörpers enthält, die mit einer Diffusion des Germaniums durch Tempern einer Umhüllungsschicht, die Germanium enthält, auf einem Kanalkörpermaterial, das aus Silicium besteht, konsistent ist, um die SiGe-Legierung zu bilden.
  15. Vorrichtung nach Anspruch 14, wobei eine Konzentration des Germaniums in dem Kanalkörper im Wesentlichen konstant ist oder von der äußeren Oberfläche des Kanalkörpers zu der Mitte des Kanalkörpers abnimmt.
  16. Vorrichtung nach einem der Ansprüche 14–15, wobei: die Transistorvorrichtung eine Dual-Gate-, Tri-Gate- oder ”All-around”-Gate-Transistorvorrichtung ist; und der Kanalkörper einen Teil einer Rippenstruktur, die aus Silicium des Halbleitersubstrats gebildet ist, oder einen Teil einer Nanodrahtstruktur enthält.
  17. Vorrichtung nach Anspruch 16, wobei: der Kanalkörper einen Teil der Rippenstruktur enthält; die Rippenstruktur einen Basisabschnitt neben dem Halbleitersubstrat, einen Endabschnitt und einen Mittelabschnitt, der zwischen dem Basisabschnitt und dem Endabschnitt angeordnet ist, aufweist; der Basisabschnitt eine Dicke aufweist, die größer ist als eine Dicke des Mittelabschnitts; und der Kanalkörper eine Dicke aufweist, die größer ist als eine Dicke des Mittelabschnitts.
  18. Vorrichtung nach einem der Ansprüche 14–15, wobei: der Kanalkörper eine Dicke aufweist, die die doppelte Dicke der Umhüllungsschicht plus einer Dicke des Kanalkörpermaterials, das aus Silicium besteht, ist; und der Kanalkörper ein facettiertes kristallines Profil oder ein Profil, das konsistent mit dem gleichförmigen Aufbringen der Umhüllungsschicht ist, aufweist.
  19. Vorrichtung nach einem der Ansprüche 14–15, wobei der Kanalkörper ein erster Kanalkörper eines ersten Transistors ist, wobei die Vorrichtung ferner Folgendes umfasst: einen zweiten Kanalkörper, der auf dem Halbleitersubstrat angeordnet ist; und elektrisch isolierendes Material, das auf dem Halbleitersubstrat zwischen dem ersten Kanalkörper und dem zweiten Kanalkörper angeordnet ist, wobei der erste Kanalkörper und der zweite Kanalkörper Kanalkörper aus mehreren p-Kanalkörpern sind, wobei die Vorrichtung ferner Folgendes umfasst: mehrere n-Kanalkörper, die auf dem Halbleitersubstrat angeordnet sind, wobei die mehreren n-Kanalkörper eine Konzentration von Germanium aufweisen, die anders ist als eine Konzentration des Germaniums in den mehreren p-Kanalkörpern.
  20. Vorrichtung nach einem der Ansprüche 14–15, die ferner Folgendes umfasst: ein Gate-Oxid, das auf dem Kanalkörper gebildet ist; und eine Gate-Elektrode, die mit dem Kanalkörper gekoppelt ist und konfiguriert ist, den Fluss der Ladungsträger in dem Kanalkörper zu steuern.
  21. System, das Folgendes umfasst: eine Leiterplatte; und einen Halbleiter-Chip, der mit der Leiterplatte gekoppelt ist, wobei der Halbleiter-Chip Folgendes enthält: ein Halbleitersubstrat, das aus Silicium gebildet ist, und einen Kanalkörper einer Transistorvorrichtung, der auf dem Halbleitersubstrat angeordnet ist, wobei der Kanalkörper Silicium-Germanium-Legierung (SiGe-Legierung) umfasst, wobei der Kanalkörper eine gleichmäßige Verteilung von Germanium von einer äußeren Oberfläche des Kanalkörpers zu einer Mitte des Kanalkörpers enthält, die mit einer Diffusion des Germaniums durch Tempern einer Umhüllungsschicht, die das Germanium enthält, auf einem Kanalkörpermaterial, das aus Silicium besteht, konsistent ist, um die SiGe-Legierung zu bilden.
  22. System nach Anspruch 21, wobei: der Kanalkörper einen Teil einer Rippenstruktur enthält, die aus Silicium des Halbleitersubstrats gebildet ist; die Rippenstruktur einen Basisabschnitt neben dem Halbleitersubstrat, einen Endabschnitt und einen Mittelabschnitt, der zwischen dem Basisabschnitt und dem Endabschnitt angeordnet ist, aufweist; der Basisabschnitt eine Dicke aufweist, die größer ist als eine Dicke des Mittelabschnitts; und der Kanalkörper eine Dicke aufweist, die größer ist als eine Dicke des Mittelabschnitts.
  23. System nach einem der Ansprüche 21–22, wobei das System eines aus einem Laptop, einem Netbook, einem Notebook, einem Ultrabook, einem Smartphone, einem Tablet, einem persönlichen digitalen Assistenten (PDA), einem ultramobilen PC, einem Mobiltelefon, einem Desktop-Computer, einem Server, einem Drucker, einem Scanner, einem Monitor, einer Set-Top-Box, einer Steuereinheit für ein Unterhaltungsgerät, einer digitalen Kamera, einem tragbaren Musikabspielgerät oder einem digitalen Videorecorder ist.
DE112013005625.9T 2012-12-20 2013-06-26 Umsetzung von dünnen Transistorelementen von Silicium zu Silicium-Germanium Pending DE112013005625T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
USUS-13/722,801 2012-12-20
US13/722,801 US8957476B2 (en) 2012-12-20 2012-12-20 Conversion of thin transistor elements from silicon to silicon germanium
PCT/US2013/047988 WO2014099013A1 (en) 2012-12-20 2013-06-26 Conversion of thin transistor elements from silicon to silicon germanium

Publications (1)

Publication Number Publication Date
DE112013005625T5 true DE112013005625T5 (de) 2015-09-24

Family

ID=50973680

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013005625.9T Pending DE112013005625T5 (de) 2012-12-20 2013-06-26 Umsetzung von dünnen Transistorelementen von Silicium zu Silicium-Germanium

Country Status (7)

Country Link
US (2) US8957476B2 (de)
KR (2) KR102017588B1 (de)
CN (1) CN104813453B (de)
DE (1) DE112013005625T5 (de)
GB (1) GB2523684B (de)
TW (1) TWI538053B (de)
WO (1) WO2014099013A1 (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564367B2 (en) * 2012-09-13 2017-02-07 Globalfoundries Inc. Methods of forming different FinFET devices with different threshold voltages and integrated circuit products containing such devices
EP2709156A3 (de) * 2012-09-14 2014-04-23 Imec Bandmanipulierte Halbleitervorrichtung und Verfahren zur Herstellung davon
US9136343B2 (en) * 2013-01-24 2015-09-15 Intel Corporation Deep gate-all-around semiconductor device having germanium or group III-V active layer
US9752251B2 (en) * 2013-04-15 2017-09-05 International Business Machines Corporation Self-limiting selective epitaxy process for preventing merger of semiconductor fins
US9257545B2 (en) * 2013-09-12 2016-02-09 Globalfoundries Inc. Stacked nanowire device with variable number of nanowire channels
US20150097217A1 (en) * 2013-10-03 2015-04-09 International Business Machines Corporation Semiconductor attenuated fins
US9236380B2 (en) 2013-10-10 2016-01-12 Stmicroelectronics, Inc. Semiconductor-on-insulator (SOI) device and related methods for making same using non-oxidizing thermal treatment
US20150145069A1 (en) * 2013-11-22 2015-05-28 Qualcomm Incorporated Silicon germanium finfet formation
US9257556B2 (en) * 2014-01-03 2016-02-09 Qualcomm Incorporated Silicon germanium FinFET formation by Ge condensation
US9627245B2 (en) * 2014-03-05 2017-04-18 Globalfoundries Inc. Methods of forming alternative channel materials on a non-planar semiconductor device and the resulting device
US9590037B2 (en) 2014-03-19 2017-03-07 International Business Machines Corporation p-FET with strained silicon-germanium channel
US20150270344A1 (en) * 2014-03-21 2015-09-24 International Business Machines Corporation P-fet with graded silicon-germanium channel
US9590105B2 (en) * 2014-04-07 2017-03-07 National Chiao-Tung University Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof
US9379218B2 (en) * 2014-04-25 2016-06-28 International Business Machines Corporation Fin formation in fin field effect transistors
US9224736B1 (en) 2014-06-27 2015-12-29 Taiwan Semicondcutor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device
US9564326B2 (en) * 2014-07-17 2017-02-07 International Business Machines Corporation Lithography using interface reaction
US9530661B2 (en) * 2014-08-06 2016-12-27 Applied Materials, Inc. Method of modifying epitaxial growth shape on source drain area of transistor
US9564518B2 (en) * 2014-09-24 2017-02-07 Qualcomm Incorporated Method and apparatus for source-drain junction formation in a FinFET with in-situ doping
US9472573B2 (en) * 2014-12-30 2016-10-18 International Business Machines Corporation Silicon-germanium fin formation
US9515185B2 (en) * 2014-12-31 2016-12-06 Stmicroelectronics, Inc. Silicon germanium-on-insulator FinFET
US9412850B1 (en) * 2015-01-15 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of trimming fin structure
US9425318B1 (en) * 2015-02-27 2016-08-23 GlobalFoundries, Inc. Integrated circuits with fets having nanowires and methods of manufacturing the same
US9543441B2 (en) * 2015-03-11 2017-01-10 Globalfoundries Inc. Methods, apparatus and system for fabricating high performance finFET device
CN106252392B (zh) * 2015-06-09 2020-08-18 联华电子股份有限公司 半导体元件及其制作方法
US9761667B2 (en) 2015-07-30 2017-09-12 International Business Machines Corporation Semiconductor structure with a silicon germanium alloy fin and silicon germanium alloy pad structure
US9570299B1 (en) * 2015-09-08 2017-02-14 International Business Machines Corporation Formation of SiGe nanotubes
US10079302B2 (en) 2015-12-28 2018-09-18 International Business Machines Corporation Silicon germanium fin immune to epitaxy defect
US10074720B2 (en) 2016-05-20 2018-09-11 International Business Machines Corporation Digital alloy vertical lamellae finfet with current flow in alloy layer direction
FR3051970B1 (fr) 2016-05-25 2020-06-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Realisation d'une structure de canal formee d'une pluralite de barreaux semi-conducteurs contraints
US9773875B1 (en) 2016-07-20 2017-09-26 International Business Machines Corporation Fabrication of silicon-germanium fin structure having silicon-rich outer surface
CN105977163B (zh) * 2016-07-22 2019-05-03 上海华力微电子有限公司 全包围栅极鳍式场效应晶体管结构制作方法
WO2018063403A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Art trench spacers to enable fin release for non-lattice matched channels
US10276691B2 (en) * 2016-12-15 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Conformal transfer doping method for fin-like field effect transistor
TWI746673B (zh) 2016-12-15 2021-11-21 台灣積體電路製造股份有限公司 鰭式場效電晶體裝置及其共形傳遞摻雜方法
WO2018125082A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Ge-rich transistors employing si-rich source/drain contact resistance reducing layer
US10141189B2 (en) * 2016-12-29 2018-11-27 Asm Ip Holding B.V. Methods for forming semiconductors by diffusion
KR102310079B1 (ko) 2017-03-03 2021-10-08 삼성전자주식회사 반도체 소자
US10361130B2 (en) * 2017-04-26 2019-07-23 International Business Machines Corporation Dual channel silicon/silicon germanium complementary metal oxide semiconductor performance with interface engineering
US10276687B1 (en) * 2017-12-20 2019-04-30 International Business Machines Corporation Formation of self-aligned bottom spacer for vertical transistors
CN108155101A (zh) * 2017-12-22 2018-06-12 中国科学院微电子研究所 一种堆叠纳米线及其制造方法
US10935832B2 (en) * 2018-01-08 2021-03-02 Au Optronics Corporation Optical film and display device having the same
CN111162074B (zh) * 2018-11-07 2022-07-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11296227B2 (en) 2019-10-16 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11018257B2 (en) 2019-10-18 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure having a plurality of threshold voltages and method of forming the same
US11670723B2 (en) * 2020-05-12 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon channel tempering
KR20220048131A (ko) 2020-10-12 2022-04-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US20220199774A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Gate-all-around integrated circuit structures having germanium-diffused nanoribbon channel structures
CN113130630B (zh) * 2021-04-07 2022-12-06 中国科学院微电子研究所 一种半导体器件的制造方法
US20230154985A1 (en) * 2021-11-17 2023-05-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3547419B2 (ja) * 2001-03-13 2004-07-28 株式会社東芝 半導体装置及びその製造方法
GB0209737D0 (en) * 2002-04-29 2002-06-05 Univ Newcastle Method of isolating adjacent components of a semiconductor device
US7247912B2 (en) * 2004-01-05 2007-07-24 International Business Machines Corporation Structures and methods for making strained MOSFETs
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7288443B2 (en) 2004-06-29 2007-10-30 International Business Machines Corporation Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension
US7067868B2 (en) 2004-09-29 2006-06-27 Freescale Semiconductor, Inc. Double gate device having a heterojunction source/drain and strained channel
US7193279B2 (en) 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
US7348225B2 (en) * 2005-10-27 2008-03-25 International Business Machines Corporation Structure and method of fabricating FINFET with buried channel
US7629220B2 (en) * 2006-06-30 2009-12-08 Freescale Semiconductor, Inc. Method for forming a semiconductor device and structure thereof
US7727830B2 (en) * 2007-12-31 2010-06-01 Intel Corporation Fabrication of germanium nanowire transistors
US8048723B2 (en) * 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
KR100991213B1 (ko) 2009-02-24 2010-11-01 주식회사 나노아이에프 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터
US7993999B2 (en) * 2009-11-09 2011-08-09 International Business Machines Corporation High-K/metal gate CMOS finFET with improved pFET threshold voltage
US8269209B2 (en) * 2009-12-18 2012-09-18 Intel Corporation Isolation for nanowire devices
US8211772B2 (en) * 2009-12-23 2012-07-03 Intel Corporation Two-dimensional condensation for uniaxially strained semiconductor fins
US8395195B2 (en) * 2010-02-09 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-notched SiGe FinFET formation using condensation
US8310013B2 (en) * 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US20120217467A1 (en) * 2011-02-24 2012-08-30 Globalfoundries Singapore Pte. Ltd. Buried channel finfet sonos with improved p/e cycling endurance
US8659032B2 (en) * 2012-01-31 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8742509B2 (en) * 2012-03-01 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
US8723268B2 (en) * 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch

Also Published As

Publication number Publication date
US8957476B2 (en) 2015-02-17
TWI538053B (zh) 2016-06-11
KR101667892B1 (ko) 2016-10-19
KR102017588B1 (ko) 2019-09-04
GB2523684B (en) 2018-02-21
CN104813453A (zh) 2015-07-29
GB2523684A (en) 2015-09-02
US20140175543A1 (en) 2014-06-26
CN104813453B (zh) 2018-03-13
KR20150060935A (ko) 2015-06-03
GB201510003D0 (en) 2015-07-22
WO2014099013A1 (en) 2014-06-26
TW201442117A (zh) 2014-11-01
US20150115216A1 (en) 2015-04-30
KR20160122277A (ko) 2016-10-21

Similar Documents

Publication Publication Date Title
DE112013005625T5 (de) Umsetzung von dünnen Transistorelementen von Silicium zu Silicium-Germanium
DE112013007031B4 (de) Auf selektiv epitaktisch gezüchteten III-V-Materialien basierende Vorrichtungen
DE112011105972B4 (de) III-V Schichten für N-Typ- und P-Typ-MOS-Source/Drain-Kontakte
DE102019121928A1 (de) Gestapelte nanodrahttransistorstruktur mit unterschiedlichen kanalgeometrien zur belastung
DE112018006487B4 (de) Bildung eines selbstausgerichteten unteren abstandshalters für vertikale transistoren
DE112011105996B4 (de) Halbleiterbauelement mit einem verengten Halbleiterkörper
DE112011106033B4 (de) Halbleiterbauelemente mit einer aktiven Germaniumschicht mit darunterliegender Diffusionssperrschicht
DE112020000199B4 (de) Herstellungsverfahren für einen Transistorkanal mit vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE112016006684T5 (de) Feldeffekttransistor auf ferroelektrischer basis mit schwellenspannungsumschaltung für verbesserte leistung im ein-zustand und im aus-zustand
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE112011105925B4 (de) Mikroelektronischer Transistor und Verfahren zum Herstellen desselben
DE112011105973T5 (de) Halbleitervorrichtung mit metallischen Quellen- und Senkenregionen
DE112011105987T5 (de) Nichtplanarer III-N-Transistor
DE112013005622T5 (de) Halbleiterbauelemente mit Germanium-reichen aktiven Schichten & dotierten Übergangsschichten
DE112012002700T5 (de) Verfahren und Struktur für niederohmige Source- und Drain-Bereiche in einem Prozessablauf mit Ersatz-Metall-Gate
DE112011106004T5 (de) CMOS-Nanodrahtstruktur
DE112011106052T5 (de) Verfahren zur Integration von dielektrischen Multigate-Transistoren in einen Tri-Gate-Prozess (FINFET)
DE112016006691T5 (de) Transistor-Gate-Grabenbeartbeitung, um Kapazität und Widerstand zu verringern
DE112013006525T5 (de) Herstellung eines Nanodrahttransistors Hartmaskenschichten
DE112020000212B4 (de) Verfahren zur herstellung eines transistorkanals mit vertikal gestapelten nanoschichten, die durch finnenförmige brückenzonen verbunden sind
DE112017008312T5 (de) Heterogene ge/iii-v-cmos-transistorstrukturen
DE112020005273B4 (de) Verfahren zum Bilden eines Nanosheet-Transistors mit selbstausgerichteter dielektrischer Säule
DE112015007222T5 (de) Transistor mit einem zugbelasteten Germanium Kanal
DE102020103536A1 (de) Logikschaltung mit Indiumnitrid-Quantenwanne
DE112016007366T5 (de) Halbleitervorrichtung, die finnenendspannungsinduzierende merkmale aufweist

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication