CN104813453B - 薄晶体管元件的从硅到硅锗的转换 - Google Patents

薄晶体管元件的从硅到硅锗的转换 Download PDF

Info

Publication number
CN104813453B
CN104813453B CN201380060346.4A CN201380060346A CN104813453B CN 104813453 B CN104813453 B CN 104813453B CN 201380060346 A CN201380060346 A CN 201380060346A CN 104813453 B CN104813453 B CN 104813453B
Authority
CN
China
Prior art keywords
channel body
sige
clad
channel
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380060346.4A
Other languages
English (en)
Other versions
CN104813453A (zh
Inventor
G·A·格拉斯
D·B·奥贝蒂内
A·S·默西
G·塔雷亚
S·M·塞亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104813453A publication Critical patent/CN104813453A/zh
Application granted granted Critical
Publication of CN104813453B publication Critical patent/CN104813453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开内容的实施例提供了与薄晶体管元件的从硅(Si)到硅锗(SiGe)的转换相关联的技术和构造。在一个实施例中，方法包括：提供具有设置在半导体衬底上的晶体管器件的沟道主体的半导体衬底，所述沟道主体包括硅；在所述沟道主体上形成包括锗的包覆层；以及对所述沟道主体进行退火，以使锗扩散到所述沟道主体中。可以描述和/或要求保护其它实施例。

Description

薄晶体管元件的从硅到硅锗的转换
技术领域
本公开内容的实施例总体上涉及集成电路领域，并且更具体地涉及与薄晶体管元件的从硅(Si)到硅锗(SiGe)的转换相关联的技术和构造。
背景技术
可以通过将锗引入硅沟道中来提高具有硅沟道材料的晶体管器件中的电荷载流子迁移率。然而，由于与用于较高性能的较小晶体管器件的创造和/或为较小管芯实施方式(例如，用于移动计算设备中)提供较小管芯相关联的缩小晶体管特征，向硅沟道中提供锗的当前方法可能成本高或难以实现。
附图说明
通过结合附图参考以下具体实施方式将容易理解实施例。为了便于描述，相似的附图标记表示相似的结构元件。在附图的图中，通过示例的方式而非限制的方式示出了实施例。
图1示意性地示出了根据一些实施例的晶片形式以及单一化形式的示例性管芯。
图2示意性地示出了根据一些实施例的晶体管器件的透视图。
图3a-f示意性地示出了根据一些实施例的在各种制造操作之后得到的晶体管元件的截面侧视图。
图4a-d示意性地示出了根据一些实施例的在其它各种制造操作之后得到的晶体管元件的截面侧视图。
图5示意性地示出了根据一些实施例的鳍状物结构的截面侧视图。
图6示意性地示出了根据一些实施例的在将所述鳍状物结构的一部分从Si转换为SiGe之后的半导体衬底上的鳍状物结构的截面侧视图。
图7示意性地示出了根据一些实施例的在将所述鳍状物结构的一部分从Si转换为SiGe之后的半导体衬底上的另一个鳍状物结构的截面侧视图。
图8示意性地示出了根据一些实施例的描绘穿过晶体管元件的Ge的组分分布的曲线图。
图9示意性地示出了根据一些实施例的包括一个或多个纳米线结构的晶体管元件的截面侧视图。
图10示意性地示出了根据一些实施例的包括n型和p型晶体管元件的管芯的顶视图。
图11示意性地示出了根据一些实施例的将晶体管元件从Si转换为SiGe的方法的流程图。
图12示意性地示出了根据一些实施例的将晶体管元件从Si转换为SiGe的另一种方法的流程图。
图13示意性地示出了根据一些实施例的示例性系统，其可以包括具有从Si转换为SiGe的至少一部分的晶体管元件。
具体实施方式
本公开内容的实施例提供了与薄晶体管元件的从硅(Si)到硅锗(SiGe)的转换相关联的技术和构造。例如，薄晶体管元件可以包括集成电路(IC)管芯的晶体管器件的沟道主体。在以下具体实施方式中，参考形成具体实施方式的部分的附图，在附图中，始终以相似的附图标记表示相似的部分，并且在附图中以说明的方式示出了可以实践本公开内容的主题内容的实施例。应当理解，在不脱离本公开内容的范围的情况下，可以利用其它实施例并且可以做出结构和逻辑上的改变。因此，不应在限定的意义上使用以下具体实施方式并且本发明的实施例的范围由权利要求及其等同物限定。
出于本公开内容的目的，短语“A和/或B”是指(A)、(B)或(A和B)。出于本公开内容的目的，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。
说明书可以使用基于透视的描述，例如顶部/底部、侧面、之上/之下等。这种描述只是用于方便论述，而不是要将本文中描述的实施例的应用限制于任何特定取向。
描述可以使用短语“在实施例中”，其可以指代相同或不同实施例中的一个或多个。此外，相对于本公开内容的实施例使用的术语“包括”、“包含”、“具有”等是同义的。
本文中可以使用术语“与……耦合”及其衍生词。“耦合”可以表示以下陈述中的一个或多个。“耦合”可以表示两个或更多元件直接物理或电接触。然而，“耦合”也可以表示两个或更多元件彼此间接接触，但是仍然相互协作或相互作用，并且可以表示一个或多个其它元件耦合或连接在被认为彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多元件直接接触。
在各种实施例中，短语“形成、沉积或以其它方式设置在第二特征上的第一特征”可以表示第一特征形成、沉积或设置在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(在第一特征与第二特征之间具有一个或多个其它特征)。
本文中使用的术语“模块”可以指代、是其部分、或包括：执行一个或多个软件或固件程序的特殊应用集成电路(ASIC)、电子电路、处理器(共享、专用或群组)和/或存储器(共享、专用或群组)、组合逻辑电路和/或提供所描述的功能的其它适合的部件。
图1示意性地示出了根据一些实施例的晶片形式10和单一化形式100的示例性管芯101。在一些实施例中，管芯101可以是形成在由半导体材料构成的晶片11上的多个管芯(例如，管芯101、101a、101b)的其中之一。多个管芯可以形成在晶片11的表面上。管芯中的每一个可以是包括多个晶体管的半导体产品的重复单元。
晶体管可以是使用本文中所描述的晶体管元件104形成的，晶体管元件104例如是可以用于形成晶体管的沟道主体的鳍状物结构、纳米线或平面结构。尽管晶体管元件104被描绘成横贯图1的管芯101的大部分的行，但是主题内容并不限于该方面，并且根据各种实施例可以使用晶体管元件104的任何其它适合的构造。
在半导体产品的制造过程完成之后，晶片11可以经历单一化过程，其中，管芯中的每一个(例如，管芯101)被彼此分离，以提供半导体产品的分立“芯片”。晶片11可以具有各种尺寸中的任何尺寸。在一些实施例中，晶片11具有从大约25.4mm到大约450mm的范围内的直径。在其它实施例中，晶片11可以包括其它尺寸和/或其它形状。根据各种实施例，晶体管元件104可以设置在晶片形式10或单一化形式100的半导体衬底上。本文描述的晶体管元件104可以合并到管芯101中，用于逻辑或存储器或其组合。
图2示意性地示出了根据一些实施例的晶体管器件200的透视图。在一些实施例中，晶体管器件200包括半导体衬底202、包括由SiGe合金构成的部分(下文为“SiGe部分204a”)和由Si构成的部分(下文为“Si部分204b”)的鳍状物结构204、电绝缘材料206、包括栅极电介质208a和栅极电极208b的栅极208，它们如所见的那样耦合。
在各种实施例中，晶体管器件200可以表示晶体管或晶体管的部分。例如，鳍状物结构204可以沿半导体衬底202的表面延伸(例如，穿过栅极208的材料)。源极和漏极(未示出)可以形成在鳍状物结构204的被栅极208分开的部分210a和210b上，以提供用于可以流过由鳍状物结构204形成的沟道主体204c的移动电荷载流子(例如，空穴或电子)的源极和漏极。例如，栅极208可以被配置为通过向栅极电极208b施加阈值电压来控制移动电荷载流子的穿过沟道主体204c的流动。沟道主体204c可以包括由半导体衬底202的Si形成的鳍状物结构204的部分。在一些实施例中，沟道主体204c可以包括鳍状物结构204的SiGe部分204a的部分，并且沟道主体204c可以设置在源极与漏极之间的栅极区中。
在一些实施例中，半导体衬底202可以由Si构成。例如，半导体衬底202可以包括n型或p型(100)偏离取向(off-oriented)的Si，半导体衬底202的晶体方向由常规(xyz)表示，其中x、y、z表示彼此垂直的三个维度上的相应晶体平面。例如，半导体衬底202可以包括具有在朝向(110)方向的大约2度到大约8度的范围内的(100)方向裁片(off-cut)的材料。可以使用其它裁片取向或使用没有裁片取向的半导体衬底202。裁片可以消除反相边界。半导体衬底202可以具有大约1Ω-cm到大约50kΩ-cm之间的高电阻率。在其它实施例中，半导体衬底202可以包括其它材料。在一些实施例中，半导体衬底202是晶片的单一化管芯的部分。在一个实施例中，半导体衬底是p型衬底。
根据各种实施例，可以通过使用本文中描述的技术将诸如鳍状物结构204的晶体管元件从Si转换为SiGe来形成鳍状物结构204的SiGe部分204a。在所描绘的实施例中，鳍状物结构204的仅一部分(例如，SiGe部分204a)从Si转换为SiGe。在一些实施例中，鳍状物结构204的Si部分204b可以由无缺陷单晶构成。在其它实施例中，可以将晶体管元件(例如，鳍状物结构204)的大部分或全部从Si转换为SiGe。
晶体管器件200可以是p型或n型。使用SiGe部分204a形成的沟道主体204c可以为p型提供移动电荷载流子的较高迁移率。例如，增大沟道主体204c中的锗(Ge)浓度可以通过材料性质来提高电子或空穴的迁移率。第二种机制通过向沟道主体204c提供压缩应变来使p沟道(例如，PMOS器件的沟道)中的空穴的迁移率进一步提高。SiGe部分204a的压缩应变将减小n沟道(例如，NMOS器件的沟道)的电子的迁移率。因此，增大n沟道中的Ge浓度对电子迁移率的提高的作用可能很小或没有。在一个实施例中，晶体管器件200是p型(例如，PMOS器件)。PMOS器件可以具有掺杂的n型的p沟道并且NMOS器件可以具有掺杂的p型的n沟道。
电绝缘材料206可以沉积在半导体衬底202上并且可以与鳍状物结构204毗邻，如图可见。电绝缘材料206可以包括适合于浅沟槽隔离(STI)的任何材料。在一些实施例中，电绝缘材料206可以包括已知的用于其集成电路结构应用的电介质材料，例如低k电介质材料。可以使用的电介质材料的示例包括但不限于氧化硅、碳掺杂的氧化物(CDO)、氮化硅、诸如八氟环丁烷或聚四氟乙烯之类的有机聚合物、氟硅酸盐玻璃(FSG)以及诸如硅倍半氧烷、硅氧烷或有机硅酸盐玻璃之类的有机硅酸盐。
栅极电介质208a可以形成在沟道主体204c上并且可以由诸如二氧化硅(SiO2)或高k材料之类的材料构成。可以用于形成栅极电介质208a的高k材料的示例包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、钛酸锶钡、钛酸钡、钛酸锶、氧化钇、氧化铝、铅钪钽氧化物和铌酸铅锌。在一些实施例中，在使用高k材料时，可以对栅极电介质208a执行退火工艺以提高其质量。在一些实施例中，根据公知技术，栅极电介质208a可以包括虚拟氧化物，其在随后的工艺流程中与虚拟栅极电极一起被去除并且被高k栅极电介质和金属栅极替换。
栅极电极208b可以形成在栅极电介质208a上并且可以由至少一种p型功函数金属或n型功函数金属构成，其取决于晶体管是PMOS(例如，p型)晶体管还是NMOS(例如，n型)晶体管。在一些实施例中，栅极电极208b可以由两个或更多金属层组成，其中至少一个金属层是功函数金属层并且至少一个金属层是填充金属层。在一些实施例中，栅极电极208b是多晶硅栅极电极。在其它实施例中，根据公知技术，栅极电极208b是虚拟多晶硅栅极电极，其在随后的工艺流程中被去除并被金属栅极电极替换。
对于PMOS晶体管，可以用于栅极电极的金属包括但不限于钌、钯、铂、钴、镍和诸如氧化钌之类的导电金属氧化物。P型金属层可以实现具有大约4.9eV与大约5.2eV之间的功函数的PMOS栅极电极的形成。对于NMOS晶体管，可以用于栅极电极208b的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、以及诸如碳化铪、碳化锆、碳化钛、碳化钽和碳化铝的这些金属的碳化物。N型金属层可以实现具有大约3.9eV与大约4.2eV之间的功函数的NMOS栅极电极的形成。
在一些实施例中，一对间隔体(未示出)可以将栅极208括在一起。例如，间隔体可以设置在栅极电极208b的相对表面上。间隔体可以由诸如氮化硅、氧化硅、碳化硅、碳掺杂的氮化硅和氮氧化硅的材料形成。用于形成间隔体的工艺通常可以包括沉积和蚀刻工艺和/或其它公知技术。
图2的晶体管器件200描绘了三栅极构造。在其它实施例中，与本文中描述的用于将晶体管元件从Si转换为SiGe的原理和技术相似的原理和技术可以用于其它晶体管构造，包括例如平面、双栅极、全包围栅极(AAG)(也称为栅极全包围)、线(例如，纳米线)以及其它适合的晶体管构造。
图3a-f示意性地示出了根据一些实施例的在各种制造操作之后得到的晶体管元件(例如，鳍状物结构)的截面侧视图。结合图3a-f描述的结构、技术和构造可以与结合图2描述的类似结构、技术和构造一致，反之亦然。
参考图3a，描绘了在将掩模材料312沉积在半导体衬底302上并进行图案化之后的晶体管元件300a。在一些实施例中，掩模材料312可以是诸如氧化硅的硬掩模。在一些实施例中，掩模材料312可以是感光性材料。在一些实施例中，图案化可以包括光刻和/或蚀刻工艺。
参考图3b，描绘了在使半导体衬底302凹陷以形成一个或多个鳍状物结构304(例如，下文为“鳍状物结构304”)之后的晶体管元件300b。掩模材料312可以保护半导体衬底302的部分使其不受去除半导体衬底302的材料的诸如各向异性蚀刻工艺之类的凹陷工艺的影响。凹陷工艺可以在半导体衬底302的被去除的材料的区域中形成沟槽，并且在受掩模材料312保护的区域中形成鳍状物结构304。
参考图3c，描绘了将电绝缘材料306沉积在半导体衬底302上之后的晶体管元件300c。可以通过蚀刻工艺去除硬掩模312并且电绝缘材料306可以沉积在半导体衬底302和鳍状物结构304的表面上。可以使用例如蚀刻工艺来使电绝缘材料306凹陷以在仍然覆盖鳍状物结构304的基座部分的同时暴露鳍状物结构304的末端部分，如图可见。
图3d-f描绘了在根据用于将Si转换为SiGe的第一技术(例如，图11的方法1100)的动作之后的晶体管元件。参考图3d，描绘了在鳍状物结构304上沉积Ge以形成由Ge构成的包覆层314之后的晶体管元件300d，如图可见。
Ge的沉积可以是对电绝缘材料306有选择性的。即，在一些实施例中，Ge可以有选择性地沉积在鳍状物结构304上而不沉积在电绝缘材料306上，以形成包覆层314。在一些实施例中，Ge可以共形沉积在鳍状物结构304上，如图3d可见，或者可以形成刻面(例如，结合图4b所描绘的)。在一些实施例中，包覆层314可以是具体，其包括例如单晶或多晶构造。在其它实施例中，包覆层314可以优选为非晶(例如，通过非晶沉积)，以提供如图所示的共形轮廓。
可以根据多种适合的技术来执行Ge的选择性沉积以提供包覆层314的非晶构造，所述技术包括例如气体源分子束外延(GS-MBE)、化学气相沉积(CVD)或快速热CVD(RT-CVD)。可以在大约300℃与400℃之间的温度下使用诸如乙锗烷的高分子量前体进行这种选择性沉积。可以在从大约20托到大约90托的范围内的压力下使用乙锗烷进行选择性沉积。锗烷可以在从大约20毫托到大约500毫托的范围内的较低压力下用于选择性沉积并且可能需要高于350℃的较高工艺温度。在其它实施例中，Ge的沉积对电绝缘材料306可能不具有选择性。
可以使用锗烷执行Ge的选择性沉积以提供包覆层314的晶体构造，并且在一些实施例中沉积温度可以高达500℃。在一些实施例中，晶体形式的Ge通常可以沿(111)平面形成刻面。
鳍状物结构304可以是薄晶体管元件。在一些实施例中，鳍状物结构可以具有厚度T1，如图可见。例如，厚度T1可以在5到25nm的范围内。在一个实施例中，厚度T1约为10nm。在Ge的沉积为共形沉积的实施例中，包覆层314可以具有厚度T2，如图可见。例如，厚度T2可以在0.5到6nm的范围内。在一个实施例中，厚度T2约为4nm。在其它实施例中厚度T1和T2可以具有其它值。
根据各种实施例，可以在有或没有掺杂剂的情况下沉积包覆层314的Ge。在一些实施例中，包覆层314仅由Ge构成。在其它实施例中，包覆层314由轻掺杂有诸如磷(P)或砷(As)的n型掺杂剂的Ge构成，以向PMOS晶体管中的关断状态泄漏电流提供势垒。在其它实施例中可以使用其它适合的掺杂剂。
参考图3e，描绘了在将盖层316沉积在包覆层314上之后的晶体管元件300e，如图可见。盖层316可以在退火之前和退火期间保持包覆层314的形状和组成完整性。例如，在一些实施例中，如果在没有盖层316的情况下执行退火，则包覆层314可能在比Ge的熔点低很多的温度下发生流动，并且在鳍状物结构304之间的空间中凝聚，从而产生具有不均匀、不一致或不充足的Ge浓度的SiGe结构。
盖层316可以在退火期间提供晶体管元件300e的结构稳定性。例如，盖层316可以由在结构上经得起退火、在退火期间防止包覆层314受到污染、并且可在退火之后去除的材料构成。根据各种实施例，盖层316可以包括例如氮化硅、氧化硅、氮化钛以及类似材料。在一些实施例中，盖层316可以具有2纳米(nm)或更大的厚度。在一些实施例中，可以将盖层316沉积为大体上填充鳍状物结构304之间的空间。在其它实施例中，盖层316可以包括其它材料或厚度。
参考图3f，描绘了在对鳍状物结构304进行退火之后的晶体管元件300f。退火可以使Ge扩散到鳍状物结构304的Si中并且形成包括SiGe合金的结构(以下为“SiGe部分304a”)。在一些实施例中，在退火之后，鳍状物结构304的一部分由Si构成并且可以被称为Si部分304b。
在退后之后，可以使用包括例如蚀刻工艺的任何适合的技术来去除盖层316。例如，蚀刻工艺可以包括湿法蚀刻氟化学试剂(例如，氢氟酸)，以去除由氧化物构成的盖层316。在其它实施例中，蚀刻工艺可以包括对氧化物有选择性的磷酸化学试剂，以在大体上不去除由氧化物构成的电绝缘材料306的情况下去除氮化物。
在一些实施例中，在诸如氮气的惰性环境下，可以在高于700℃(例如，800℃)的温度下执行退火。可以选择退火时间以提供鳍状物结构304的Si中的期望的Ge组分分布。例如，在一些实施例中，退火时间可以被选择为将被包覆层314包封的鳍状物结构304的Si完全或大体上完全转换为SiGe。在一个实施例中，可以通过在800℃下进行大约一个小时的退火来将薄晶体管元件(例如，鳍状物结构304)从Si完全转换为SiGe。
在其它实施例中，退火时间可以被选择为将被包覆层314包封的鳍状物结构304的Si部分转换为SiGe。例如，在800℃下退火时间可以小于一个小时(例如，从数秒到十五分钟)，以将薄晶体管元件的Si部分转换为SiGe。将Si部分转换为SiGe的退火可以在鳍状物结构304上提供相对于鳍状物结构304的中央部分的富Ge表面。结合图8进一步描述了针对各种退火时间的鳍状物结构304中的Ge的示例性组分分布。退火不限于此处呈现的示例性时间和温度，并且在其它实施例中可以包括其它适合的温度和退火时间。例如，退火时间可以在从数秒到几天的范围内，这取决于所选温度和薄晶体管元件中的期望的SiGe组成。
鳍状物结构304的SiGe部分304a的厚度T3可以大于Si部分304b的厚度T1。在一些实施例中，厚度T3大致等于厚度T1加上两倍的包覆层314的厚度T2的结果，如图3d中所示。可以将类似的原理应用于其它结构，例如纳米线。
图4a-d描绘了在根据用于将Si转换为SiGe的第二技术(例如，图12的方法1200)的动作之后的晶体管元件。结合图4a-f描述的结构、技术和构造可以与结合图2描述的类似结构、技术和构造一致，反之亦然。例如，尽管针对晶体构造(例如，刻面)描绘了图4a-d的SiGe沉积，但是在一些实施例中，优选通过非晶沉积或定制沉积来使图4a-d的SiGe沉积为共形沉积，以提供结合图3d-f描述和/或描绘的包覆层轮廓。
参考图4a，描绘了在鳍状物结构404形成在半导体衬底402中并且将电绝缘材料406沉积在半导体衬底402上的鳍状物结构404的各个鳍状物结构之间之后的晶体管元件400a，如图可见。根据各种实施例，可以根据结合图3a-c描述的技术来形成晶体管元件400a。
参考图4b，描绘了在沉积SiGe以在鳍状物结构404上形成由SiGe构成的包覆层414之后的晶体管元件400b，如图可见。根据各种实施例，为形成包覆层414而沉积的Si1-xGex可以具有如下组成，其中x是0.15到0.7之间的值，其表示Ge与Si之比。在一些实施例中，x是0.2到0.5之间的值。
与第一技术类似，根据第二技术的SiGe的沉积可以提供刻面包覆层(例如，如图4b所示)的晶体(例如，单晶、多晶)构造或共形包覆层414的非晶构造。包覆层414的沉积可以对电绝缘材料406有选择性或无选择性，和/或可以包括未掺杂的SiGe或掺杂有诸如P或As的n型掺杂剂的SiGe，与结合第一技术描述的类似。SiGe可以沉积在所有鳍状物结构404上或仅沉积在选定的鳍状物上(例如，通过掩模)，以实现独特的p沟道和n沟道组成和/或按需要在多个不同鳍状物结构404中创建多个不同浓度水平。
参考图4c，描绘了在使鳍状物结构404退火之后的晶体管元件400c。退火可以使SiGe包覆层414的Ge扩散到鳍状物结构404的Si中并且形成包括SiGe合金(下文为“SiGe部分404a”)的结构。在一些实施例中，在退火之后，鳍状物结构404的一部分由Si构成并且可以被称为Si部分404b。
在一些实施例中，在氧化环境中执行退火并且形成氧化物418的层，其包括氧化硅并且在较小程度上包括氧化锗。例如，氧化环境可以包括氧气、湿气和/或氧化亚氮。相对于惰性环境中的退火而言，氧化环境中的退火可以加速Si与Ge的混和。
可以通过调整退火温度和/或退火时间来调节退火条件，以提供一定的氧化速率和扩散速率，用于与所产生的结构(例如，鳍状物结构404)的期望厚度兼容的Si和Ge的混合。在一些实施例中，退火条件可以包括例如从700℃到1200℃的范围内的温度，用于数秒到数小时到数天的退火时间，其取决于选定的温度以及SiGe部分404a中的期望的Ge的组分。
根据各种实施例，在氧化环境中进行退火之后，可以将鳍状物结构404的Si中的一些转换为氧化物418(例如，二氧化硅)并且SiGe部分404a中的Ge的平均组分可以接近或等于由SiGe构成的沉积的包覆层414中的Ge的组分。由于具有足以提供用于扩散的充足的Ge的厚度的包覆层(例如，包覆层414)的沉积，与Ge包覆的第一技术相比，对于添加的给定量的Ge，SiGe包覆的第二技术可以提供大于图3f的厚度T3的厚度。氧化物418可以用于削减鳍状物宽度(例如，通过结合图4d描述的蚀刻工艺)以提高对沟道的静电控制。
参考图4d，描绘了在去除图4c的氧化物418之后的晶体管元件400d。可以使用包括例如使用氢氟酸的蚀刻工艺的任何适合的工艺来去除氧化物418。在电绝缘材料包括氧化物的情况下，可以在氧化物418的去除过程中使电绝缘材料406略微凹陷。
在一些实施例中，结合图3d-f和图4a-d描述的第一技术和第二技术可以被修改为将Si部分404b的Si转换为SiGe。例如，在一些实施例中，可以先不沉积在图3c和图4a中沉积的电绝缘材料，直到已经执行退火之后。即，在一些实施例中，包覆层(例如，314或414)的沉积和退火可以发生在电绝缘材料(例如，306或406)的沉积之前，以提供整体从Si转换为SiGe的鳍状物结构(例如，包括Si部分304b和404b)。
图5示意性地示出了根据一些实施例的鳍状物结构504的截面侧视图。鳍状物结构504可以与结合图1-4描述的鳍状物结构一致，反之亦然。
鳍状物结构504可以由本文中描述的半导体衬底502的材料形成。在一些实施例中，鳍状物结构504的轮廓可以包括与半导体衬底502相邻的基座部分504c、中间部分504d和末端部分504e，中间部分504d设置在基座部分504c与末端部分504e之间，如图可见。在鳍状物结构504的Si转换为SiGe之前，基座部分504c可以具有大于中间部分504d的厚度的厚度并且中间部分504d可以具有大于末端部分504e的厚度的厚度，如图可见。
鳍状物结构504的特征可以包括与用于形成鳍状物结构的图案化工艺一致的弧形曲线轮廓，如图可见。在其它实施例中，鳍状物结构504的轮廓可以具有与公知的半导体制造技术一致的其它形状或构造。
图6示意性地示出了根据一些实施例的半导体衬底602上的在鳍状物结构604的部分(例如，SiGe部分604a)从Si转换为SiGe之后的鳍状物结构604的截面侧视图。鳍状物结构604可以包括SiGe部分604a和Si部分604b。鳍状物结构604可以与结合图1-4描述的实施例一致，反之亦然。
在一些实施例中，鳍状物结构604的轮廓可以包括与半导体衬底602相邻的基座部分604c、中间部分604d和SiGe部分604a，中间部分604d设置在基座部分604c与SiGe部分604a之间，如图可见。在一些实施例中，SiGe部分604a可以被配置为提供晶体管器件的沟道主体。在鳍状物结构604的Si转换为SiGe以提供SiGe部分604a之后，基座部分604c可以具有大于中间部分604d的厚度的厚度并且SiGe部分604a可以具有大于中间部分604d的厚度(例如，在604f处)的厚度，如图可见。
鳍状物结构604的特征可以包括与用于形成鳍状物结构的图案化工艺一致的弧形曲线轮廓，如图可见。在其它实施例中，鳍状物结构604的轮廓可以具有与公知的半导体制造技术一致的其它形状或构造。在一些实施例中，鳍状物结构604可以具有蘑菇形状的轮廓，如图可见。在一些实施例中，与和鳍状物结构604直接相邻的区域相比，电绝缘材料606可以在鳍状物结构之间的区域中进一步凹陷，如图可见。线AB表示穿过鳍状物结构604的截面并且将结合图8进一步描述。
图7示意性地示出了根据一些实施例的半导体衬底702上的在鳍状物结构704的部分(例如，SiGe部分704a)从Si转换为SiGe之后的另一个鳍状物结构704的截面侧视图。鳍状物结构704可以包括SiGe部分704a和Si部分704b。鳍状物结构704可以与结合图1-4描述的实施例一致，反之亦然。
在一些实施例中，鳍状物结构704的轮廓可以包括与半导体衬底702相邻的基座部分704c、中间部分704d和SiGe部分704a，中间部分704d设置在基座部分704c与SiGe部分704a之间，如图可见。在一些实施例中，SiGe部分704a可以被配置为提供晶体管器件的沟道主体。在鳍状物结构704的Si转换为SiGe以提供SiGe部分704a之后，基座部分704c可以具有大于中间部分704d和SiGe部分704a的厚度的厚度，如图可见。如图所示，可以使用蚀刻工艺来使SiGe部分704a凹陷，以提供SiGe部分704a。
鳍状物结构704的特征可以包括与用于形成鳍状物结构的图案化工艺一致的弧形曲线轮廓，如图可见。在其它实施例中，鳍状物结构704的轮廓可以具有与公知的半导体制造技术一致的其它形状或构造。在一些实施例中，鳍状物结构704可以具有与图5的鳍状物结构504的轮廓相似的轮廓，如图可见。在一些实施例中，与和鳍状物结构704直接相邻的区域相比，可以使电绝缘材料706在鳍状物结构之间的区域中进一步凹陷，如图可见。
图8示意性地示出了根据一些实施例的描绘穿过晶体管元件的Ge的组分分布的曲线图800。例如，曲线图800可以表示在从T0增大到T1到从T2增大到T3的退火时间内沿图6的鳍状物结构604的线AB的Ge的组分分布。
在纵轴上描绘了沿图6的鳍状物结构604的线AB的各个位置的Ge的组分。时间T0可以表示退火时间0，其对应于在包覆层沉积之后并且在退火之前的时间。例如，时间T0可以表示图3d所示的穿过包覆层314和鳍状物结构304的截面。如图可见，在时间T0上处，在从图800的最左边部分开始从位置A到位置B沿时间T0的曲线移动时，Ge的浓度开始非常高(例如，100％或接近100％的Ge)，并且在跨越由Ge构成的包覆层314与由Si构成的鳍状物结构304之间的界面时急剧下降至非常低的Ge浓度(例如，0％或接近0％的Ge)。
在时间T1处(例如，在800℃下15分钟)，包覆层314中的Ge的浓度随着Ge扩散到鳍状物结构(例如，304或604)中形成SiGe而下降。如图可见，鳍状物结构中央(例如，A与B之间的中点)的Ge浓度随着通过退火形成SiGe而增大。
相对于时间T1处的Ge浓度，在时间T2(例如，在800℃下30分钟)处，包覆层314中的Ge的浓度进一步下降，并且鳍状物结构中央的Ge浓度进一步增大。
在时间T3处(例如，在800℃下45分钟)，包覆层314中的Ge浓度进一步下降并且鳍状物结构中央的Ge浓度进一步增大，以提供穿过鳍状物结构的接近线性的Ge浓度(例如，以SiGe的形式)。在一些实施例中，Ge的浓度从鳍状物结构的外表面到鳍状物结构的中央大体上恒定。
在一些实施例中，时间T1-T3处的Ge的组分分布表示从鳍状物结构外表面到鳍状物结构的中心的Ge的均匀分布，该均匀分布与对由Si构成的沟道主体材料上的包括Ge的包覆层进行退火以形成SiGe而产生的Ge的扩散一致。时间T0处的Ge的组分分布可能并非均匀的Ge分布，因为仅在包覆层中发现Ge，而在鳍状物结构内完全不存在Ge。根据各种实施例，本文中描述的晶体管元件(例如，鳍状物结构)可以包括具有结合图800描述的Ge的组分分布的沟道主体。
图9示意性地示出了根据一些实施例的包括一个或多个纳米线结构(下文为“纳米线结构904”)的晶体管元件900的截面侧视图。根据各种实施例，纳米线结构904可以与结合包括例如本文中描述的鳍状物结构的其它晶体管元件所描述的实施例一致。
在一些实施例中，通过根据本文中描述的退火技术(例如，第一和/或第二技术)将由Si构成的纳米线的Si转换为SiGe以提供SiGe部分904a来形成纳米线结构904。在一些实施例中，纳米线结构904可以具有结合图8描述的穿过纳米线结构904的Ge的组分分布。
在一些实施例中，在已经去除了鳍状物结构的材料的区域中形成纳米线结构904。例如，鳍状物结构的Si部分904b被描绘为示出一些实施例中的纳米线结构904相对于鳍状物结构的相对位置。在晶体管元件900进行操作时，移动电荷载流子可以在源极与漏极(未示出)之间通过纳米线结构904流进和流出图9的纸面。可以根据任何适合的技术形成纳米线结构904。电绝缘材料906可以设置在半导体衬底902上并且栅极电极908b可以设置在电绝缘材料906上。在一些实施例中，栅极电介质908a可以形成为包围纳米线结构904，以提供AAG构造。半导体衬底902、电绝缘材料906、栅极电介质908a和栅极电极908b可以与结合图2的具有相似编号的特征(例如，202、206、208a和208b)所描述的实施例一致。
图10示意性地示出了根据一些实施例的包括n型和p型晶体管元件的管芯101的顶视图。例如，在一些实施例中，管芯101上的第一区1020可以包括一个或多个n型晶体管元件(例如，沟道主体1004a)并且管芯101上的第二区1030可以包括一个或多个p型晶体管元件(例如，沟道主体1004b)。
沟道主体1004a和1004b可以表示例如本文中描述的鳍状物结构和/或纳米线结构。n型晶体管元件中的Ge浓度可以不同于p型晶体管元件中的Ge浓度。在一些实施例中，p型晶体管元件具有比n型晶体管元件高的Ge浓度。例如，在一些实施例中，可以根据本文中描述的技术将p型晶体管元件的Si转换为SiGe，并且可以对n型元件的Si施加掩模，以使沉积在p型晶体管元件上的包括Ge的包覆层不沉积在n型元件上。
沟道主体1004a和1004b的构造以及管芯101的区域1020和1030只是很多种构造中的用于论述的一种示例性构造。在其它实施例中，沟道主体1004a和1004b以及区域1020和1030可以包括各种各样的其它适合的构造。例如，在一些实施例中，沟道主体1004a和1004b可以不像图示的那样横贯管芯101的主要部分。在一些实施例中，每个沟道主体或沟道主体中的每一组都可以具有与相邻沟道主体或相邻的沟道主体的组相反的极性(例如，n型或p型)，以提供n沟道主体和p沟道主体的交替布置。
图11示意性地示出了根据一些实施例的将晶体管元件(例如，图3b-f的鳍状物结构304)从Si转换为SiGe的方法1100的流程图。方法1100可以与结合图3d-f的第一技术描述的实施例一致，反之亦然。
在1102处，方法1100可以包括提供半导体衬底(例如，图3a的半导体衬底302)。在一些实施例中，半导体衬底可以包括晶片(例如，图1的晶片11)。
在1104处，方法1100可以包括在半导体衬底上形成晶体管器件的沟道主体(例如，图3B的鳍状物结构304)，沟道主体由Si构成。例如，可以根据结合图3B描述的技术形成鳍状物结构。在其它实施例中，沟道主体可以包括其它适合的构造，包括根据公知技术形成的平面结构或纳米线结构。在一些实施例中，1102处的提供半导体衬底可以包括提供具有设置在半导体衬底上的晶体管器件的沟道主体的半导体衬底。
在1106处，方法1100可以包括在沟道主体上形成大体上由Ge构成(例如，70％到100％的Ge)的包覆层(例如，图3d的包覆层314)。在一些实施例中，沟道主体是鳍状物结构的第一沟道主体。另一个鳍状物结构(例如，在1104处形成的)的第二沟道主体可以设置在半导体衬底上。在一些实施例中，可以在形成包覆层之前将电绝缘材料沉积在半导体衬底上的第一沟道主体与第二沟道主体之间。在这种实施例中，形成包覆层可以包括有选择性地沉积包覆层的材料，以在第一沟道主体和第二沟道主体上形成包覆层，而不是在电绝缘材料上形成包覆层。在其它实施例中，可以在对沟道主体进行退火以形成SiGe之后将电绝缘材料沉积在半导体衬底上的第一沟道主体与第二沟道主体之间。
根据各种实施例，第一沟道主体和第二沟道主体可以是多个p沟道主体中的沟道主体。多个n沟道主体(例如，在1104处形成的)可以设置在半导体衬底上。在一些实施例中，1106处的形成包覆层包括将包覆层的材料沉积在多个p沟道主体上，而不将包覆层的材料沉积在多个n沟道主体上。例如，掩模工艺可以用于保护n沟道主体使其不受包覆层沉积的影响。
在一些实施例中，1106处的形成包覆层可以包括：沉积Ge以在沟道主体上形成由具有非晶构造的Ge构成的共形包覆层。在其它实施例中，1106处的形成包覆层可以包括：沉积Ge以在沟道主体上形成由具有单晶或多晶构造的Ge构成的刻面包覆层。
在一些实施例中，所沉积的包覆层的材料可以掺杂有n型掺杂剂。在其它实施例中，所沉积的包覆层的材料可以是未掺杂的。
在1108处，方法1100可以包括在包覆层上形成盖层(例如，图3e的盖层316)。在一些实施例中，形成盖层包括：将氮化物或氧化物材料沉积在包覆层上，以防止Ge在沟道主体的退火期间发生流动。
在1110处，方法1100可以包括对沟道主体进行退火以使Ge扩散到沟道主体中。在一些实施例中，可以在诸如氮气的惰性环境中执行对沟道主体进行退火。在一些实施例中，退火可以由沟道主体的Si和所沉积的包覆层形成SiGe。在一些实施例中，可以利用适当位置处的盖层来执行退火。在一些实施例中，可以在高于700℃的温度下执行退火。可以根据本文中描述的原理(例如，图8)来选择退火时间，以在沟道主体中提供Ge的期望的组分分布。在一些实施例中，对沟道主体进行退火可以提供主要或完全由SiGe构成的沟道主体。
在1112处，方法1100可以包括去除盖层。可以使用例如蚀刻工艺来去除盖层。
在1114处，方法1100可以包括在沟道主体上形成栅极。例如，在一些实施例中，形成栅极可以包括沉积栅极电介质材料和栅极电极材料，以形成相应的栅极电介质(例如，相应的图2和图9的栅极电介质208a或908a)和栅极电极(相应的图2和图9的栅极电极208a或908b)。
图12示意性地示出了根据一些实施例的将晶体管元件(例如，图4a-d的鳍状物结构404)从Si转换为SiGe的另一种方法1200的流程图。方法1200可以与结合图4a-d的第二技术所描述的实施例一致，反之亦然。
在1202处，方法1200可以包括提供半导体衬底，并且在1204处，方法1200可以包括在半导体衬底上形成晶体管器件的沟道主体，沟道主体由Si构成。在一些实施例中，1202和1204处的技术可以与结合图11的方法1100的1102和1104所描述的实施例一致。
在1206处，方法1200可以包括在沟道主体上形成由SiGe构成的包覆层。在一些实施例中，形成包覆层可以包括沉积Si1-xGex，其中x是0.15到0.7之间的值，其表示Ge与Si之比。
在一些实施例中，沟道主体是鳍状物结构的第一沟道主体。另一个鳍状物结构(例如，1204处形成的)的第二沟道主体可以设置在半导体衬底上。在一些实施例中，可以在形成包覆层之前将电绝缘材料沉积在半导体衬底上的第一沟道主体与第二沟道主体之间。在这种实施例中，形成包覆层可以包括有选择性地沉积包覆层的材料，以在第一沟道主体和第二沟道主体上形成包覆层，而不在电绝缘材料上形成包覆层。在其它实施例中，可以在对沟道主体进行退火以形成SiGe之后将电绝缘材料沉积在半导体衬底上的第一沟道主体与第二沟道主体之间。
根据各种实施例，第一沟道主体和第二沟道主体可以是多个p沟道主体中的沟道主体。多个n沟道主体(例如，1204处形成的)可以设置在半导体衬底上。在一些实施例中，1206处的形成包覆层包括：将包覆层的材料沉积在多个p沟道主体上，而不将包覆层的材料沉积在多个n沟道主体上。例如，掩模工艺可以用于保护n沟道主体使其不受包覆层沉积的影响。
在一些实施例中，1206处的形成包覆层可以包括：沉积SiGe以在沟道主体上形成由具有非晶构造的SiGe构成的共形包覆层。在其它实施例中，1206处的形成包覆层可以包括：沉积SiGe以在沟道主体上形成由具有单晶或多晶构造的SiGe构成的刻面包覆层。
在一些实施例中，所沉积的包覆层的材料可以掺杂有n型掺杂剂。在其它实施例中，所沉积的包覆层的材料可以是未掺杂的。
在1208处，方法1200可以包括在氧化环境中对沟道主体进行退火以使包覆层的Ge扩散到沟道主体中。在一些实施例中，氧化环境可以包括例如氧气、湿气和/或氧化亚氮。在一些实施例中，相对于惰性环境而言，在氧化环境中对沟道主体进行退火可以加速Si和Ge的混合。在氧化环境中对沟道主体进行退火可以在SiGe上形成氧化物的层(例如，SiO2)。
退火可以由沟道主体的Si形成SiGe。在一些实施例中，可以在高于700℃的温度下执行退火。可以根据本文中描述的原理(例如，图8)来选择退火时间，以在沟道主体中提供Ge的期望的组分分布。在一些实施例中，对沟道主体进行退火可以提供主要或完全由SiGe构成的沟道主体。
在1210处，方法1200可以包括从SiGe中去除氧化物的层。可以使用例如蚀刻工艺来去除氧化物。
在1212处，方法1200可以包括在沟道主体上形成栅极。1212处的形成栅极可以与结合图11的方法1100的1114处的形成栅极所描述的实施例一致。
按照最有助于理解所要求保护的主题内容的方式将各种操作依次描述为多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必须依赖该顺序。本公开内容的实施例可以被实施成使用任何适合的硬件和/或软件来进行配置的系统。图13示意性地示出了根据一些实施例的示例性系统，其可以包括至少具有根据本文中所描述的技术而从Si转换为SiGe的部分的晶体管元件。计算设备1300可以容纳诸如母板1302的板。母板1302可以包括若干部件，其包括但不限于处理器1304以及至少一个通信芯片1306。处理器1304可以物理和电耦合到母板1302。在一些实施方式中，至少一个通信芯片1306也可以物理和电耦合到母板1302。在其它实施方式中，通信芯片1306可以是处理器1304的部分。
取决于其应用，计算设备1300可以包括其它部件，所述其它部件可以或可以不与母板1302物理和电耦合。这些其它部件包括但不限于：易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、加密处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖格计数器、加速度计、陀螺仪、扬声器、照相机、以及大容量存储设备(例如，硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片1306可以实现用于来往于计算设备1300的数据传输的无线通信。术语“无线”及其衍生词可以用于描述电路、设备、系统、方法、技术、通信信道等等，其可以通过使用调制的电磁辐射而经由非固态介质传送数据。术语并不暗示相关联的设备不包含任何线路，尽管在一些实施例中相关联的设备可能不包含任何线路。通信芯片1306可以实施多种无线标准或协议中的任何一种，所述多种无线标准或协议包括但不限于电气和电子工程师学会(IEEE)标准，其包括Wi-Fi(IEEE 802.11族)、IEEE 802.16标准(例如，IEEE 802.16-2005修正案)、长期演进(LTE)项目及其任何修正案、更新、和/或修订本(例如，改进的LTE项目、超移动宽带(UMB)项目(也被称为“3GPP2”)等)。兼容BWA网络的IEEE 802.16通常被称为WiMAX网络，WiMAX网络是代表全球微波接入互操作性的首字母缩写，其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1306可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)、或LTE网络来进行操作。通信芯片1306可以根据增强型数据GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)或演进的UTRAN(E-UTRAN)来进行操作。通信芯片1306可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳通信(DECT)、演进数据优化(EV-DO)及其衍生物、以及被指定为3G，4G，5G和更高代的任何其它无线协议来进行操作。在其它实施例中，通信芯片1306可以根据其它无线协议来进行操作。
计算设备1300可以包括多个通信芯片1306。例如，第一通信芯片1306可以专用于较短范围的无线通信，例如，Wi-Fi和蓝牙，并且第二通信芯片1306可以专用于较长范围的无线通信，例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备1300的处理器1304可以包括管芯(例如，图1的管芯101)，其具有由根据本文中描述的技术形成的SiGe构成的薄晶体管元件。例如，可以将图1的管芯101安装到安装在母板1302上的封装组件中。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将这些电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。
通信芯片1306也可以包括管芯(例如，图1的管芯101)，其具有由根据本文中描述的技术形成的SiGe构成的薄晶体管元件。在其它实施方式中，容纳在计算设备1300内的另一个部件(例如，存储器器件或其它集成电路器件)可以包含具有由根据本文中描述的技术形成的SiGe构成的薄晶体管元件的管芯(例如，图1的管芯101)。
在各种实施方式中，计算设备1300可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字录像机。在其它实施方式中，计算设备1300可以是处理数据的任何其它电子设备。
包括摘要中所描述的内容的所示出的本发明的实施方式的上述描述并非旨在穷举或将本发明限制于所公开的精确形式。尽管出于说明的目的而在本文中描述了本发明的具体实施方式和示例，但是相关领域技术人员将认识到，在本发明的范围内可以做出各种等同修改。
可以根据以上具体实施方式对本发明做出这些修改。以下权利要求中使用的术语不应被解释为将本发明限制于说明书和权利要求中所公开的具体实施方式。相反，本发明的范围将完全由根据所建立的由权利要求诠释的原则来解释的以下权利要求来确定。

Claims (12)

1.一种将晶体管元件从硅(Si)转换为硅锗(SiGe)的方法，所述方法包括：
提供半导体衬底，所述半导体衬底具有设置在所述半导体衬底上的晶体管器件的沟道主体，所述沟道主体包括硅；
在所述沟道主体上形成包括锗的包覆层；
在所述包覆层上形成盖层以实质上覆盖所述包覆层的全部材料，以防止所述包覆层在所述沟道主体的退火期间发生流动；以及
对所述沟道主体进行退火，以使所述锗扩散到所述沟道主体中，其中，形成所述盖层是在对所述沟道主体进行退火之前执行的，并且其中，利用设置在所述包覆层上的所述盖层来执行对所述沟道主体进行退火。
2.根据权利要求1所述的方法，其中，在退火之前，所述锗包括所述包覆层的材料的70％到100％。
3.根据权利要求1所述的方法，其中，形成所述盖层包括：将氮化物或氧化物材料沉积在所述包覆层上。
4.根据权利要求1所述的方法，还包括：
去除所述盖层；以及
在所述沟道主体上形成所述晶体管的栅极。
5.根据权利要求1-3中的任一项所述的方法，其中：
所述晶体管的所述沟道主体是鳍状物结构的第一沟道主体；
所述半导体衬底具有设置在所述半导体衬底上的另一个鳍状物结构的第二沟道主体、以及设置在所述半导体衬底上的所述第一沟道主体与所述第二沟道主体之间的电绝缘材料；并且
形成所述包覆层包括：有选择性地沉积所述包覆层的材料，以在所述第一沟道主体和所述第二沟道主体上形成包覆层，而不在所述电绝缘材料上形成包覆层。
6.根据权利要求5所述的方法，其中：
所述第一沟道主体和第二沟道主体是多个p沟道主体中的沟道主体；
所述半导体衬底具有设置在所述半导体衬底上的多个n沟道主体；并且
形成所述包覆层包括：将所述包覆层的所述材料沉积在所述多个p沟道主体上，而不将所述包覆层的所述材料沉积在所述多个n沟道主体上。
7.根据权利要求1-3中的任一项所述的方法，其中，形成所述包覆层包括：沉积锗以在所述沟道主体上形成由具有非晶构造的锗构成的共形包覆层或者沉积锗以在所述沟道主体上形成由具有单晶或多晶构造的锗构成的刻面包覆层。
8.根据权利要求7所述的方法，其中：
所述沟道主体由单晶硅构成；并且
在惰性环境下执行对所述沟道主体进行退火，并且对所述沟道主体进行退火使得由所沉积的锗和所述沟道主体的所述硅形成硅锗(SiGe)合金。
9.根据权利要求1所述的方法，其中：
形成所述包覆层包括：沉积硅锗(Si1-xGex)，以在所述沟道主体上形成由硅锗构成的包覆层；并且
x是0.15到0.7之间的值，其表示锗与硅之比。
10.根据权利要求9所述的方法，其中，沉积所述硅锗包括：沉积硅锗，以在所述沟道主体上形成由具有单晶、多晶或非晶构造的硅锗构成的共形或刻面层。
11.根据权利要求9-10中的任一项所述的方法，其中，在氧化环境下执行对所述沟道主体进行退火，并且对所述沟道主体进行退火使得在所述硅锗上形成氧化物的层，所述方法还包括：
从所述硅锗去除所述氧化物的层；以及
在所述沟道主体上形成所述晶体管的栅极。
12.根据权利要求1-3中的任一项所述的方法，其中：
对所述沟道主体进行退火提供了主要或完全由硅锗(SiGe)合金构成的沟道主体；并且
在高于700℃的温度下执行对所述沟道主体进行退火。
CN201380060346.4A 2012-12-20 2013-06-26 薄晶体管元件的从硅到硅锗的转换 Active CN104813453B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/722,801 2012-12-20
US13/722,801 US8957476B2 (en) 2012-12-20 2012-12-20 Conversion of thin transistor elements from silicon to silicon germanium
PCT/US2013/047988 WO2014099013A1 (en) 2012-12-20 2013-06-26 Conversion of thin transistor elements from silicon to silicon germanium

Publications (2)

Publication Number Publication Date
CN104813453A CN104813453A (zh) 2015-07-29
CN104813453B true CN104813453B (zh) 2018-03-13

Family

ID=50973680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380060346.4A Active CN104813453B (zh) 2012-12-20 2013-06-26 薄晶体管元件的从硅到硅锗的转换

Country Status (7)

Country Link
US (2) US8957476B2 (zh)
KR (2) KR101667892B1 (zh)
CN (1) CN104813453B (zh)
DE (1) DE112013005625T5 (zh)
GB (1) GB2523684B (zh)
TW (1) TWI538053B (zh)
WO (1) WO2014099013A1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564367B2 (en) * 2012-09-13 2017-02-07 Globalfoundries Inc. Methods of forming different FinFET devices with different threshold voltages and integrated circuit products containing such devices
EP2709156A3 (en) * 2012-09-14 2014-04-23 Imec Band engineered semiconductor device and method for manufacturing thereof
US9136343B2 (en) * 2013-01-24 2015-09-15 Intel Corporation Deep gate-all-around semiconductor device having germanium or group III-V active layer
US9752251B2 (en) * 2013-04-15 2017-09-05 International Business Machines Corporation Self-limiting selective epitaxy process for preventing merger of semiconductor fins
US9257545B2 (en) * 2013-09-12 2016-02-09 Globalfoundries Inc. Stacked nanowire device with variable number of nanowire channels
US20150097217A1 (en) * 2013-10-03 2015-04-09 International Business Machines Corporation Semiconductor attenuated fins
US9236380B2 (en) 2013-10-10 2016-01-12 Stmicroelectronics, Inc. Semiconductor-on-insulator (SOI) device and related methods for making same using non-oxidizing thermal treatment
US20150145069A1 (en) * 2013-11-22 2015-05-28 Qualcomm Incorporated Silicon germanium finfet formation
US9257556B2 (en) * 2014-01-03 2016-02-09 Qualcomm Incorporated Silicon germanium FinFET formation by Ge condensation
US9627245B2 (en) * 2014-03-05 2017-04-18 Globalfoundries Inc. Methods of forming alternative channel materials on a non-planar semiconductor device and the resulting device
US9590037B2 (en) * 2014-03-19 2017-03-07 International Business Machines Corporation p-FET with strained silicon-germanium channel
US20150270344A1 (en) * 2014-03-21 2015-09-24 International Business Machines Corporation P-fet with graded silicon-germanium channel
US9590105B2 (en) * 2014-04-07 2017-03-07 National Chiao-Tung University Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof
US9379218B2 (en) * 2014-04-25 2016-06-28 International Business Machines Corporation Fin formation in fin field effect transistors
US9224736B1 (en) 2014-06-27 2015-12-29 Taiwan Semicondcutor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device
US9564326B2 (en) * 2014-07-17 2017-02-07 International Business Machines Corporation Lithography using interface reaction
US9530661B2 (en) * 2014-08-06 2016-12-27 Applied Materials, Inc. Method of modifying epitaxial growth shape on source drain area of transistor
US9564518B2 (en) * 2014-09-24 2017-02-07 Qualcomm Incorporated Method and apparatus for source-drain junction formation in a FinFET with in-situ doping
US9472573B2 (en) * 2014-12-30 2016-10-18 International Business Machines Corporation Silicon-germanium fin formation
US9515185B2 (en) * 2014-12-31 2016-12-06 Stmicroelectronics, Inc. Silicon germanium-on-insulator FinFET
US9412850B1 (en) * 2015-01-15 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of trimming fin structure
US9425318B1 (en) * 2015-02-27 2016-08-23 GlobalFoundries, Inc. Integrated circuits with fets having nanowires and methods of manufacturing the same
US9543441B2 (en) * 2015-03-11 2017-01-10 Globalfoundries Inc. Methods, apparatus and system for fabricating high performance finFET device
CN106252392B (zh) * 2015-06-09 2020-08-18 联华电子股份有限公司 半导体元件及其制作方法
US9761667B2 (en) 2015-07-30 2017-09-12 International Business Machines Corporation Semiconductor structure with a silicon germanium alloy fin and silicon germanium alloy pad structure
US9570299B1 (en) * 2015-09-08 2017-02-14 International Business Machines Corporation Formation of SiGe nanotubes
US10079302B2 (en) 2015-12-28 2018-09-18 International Business Machines Corporation Silicon germanium fin immune to epitaxy defect
US10074720B2 (en) 2016-05-20 2018-09-11 International Business Machines Corporation Digital alloy vertical lamellae finfet with current flow in alloy layer direction
FR3051970B1 (fr) 2016-05-25 2020-06-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Realisation d'une structure de canal formee d'une pluralite de barreaux semi-conducteurs contraints
US9773875B1 (en) 2016-07-20 2017-09-26 International Business Machines Corporation Fabrication of silicon-germanium fin structure having silicon-rich outer surface
CN105977163B (zh) * 2016-07-22 2019-05-03 上海华力微电子有限公司 全包围栅极鳍式场效应晶体管结构制作方法
WO2018063403A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Art trench spacers to enable fin release for non-lattice matched channels
TWI746673B (zh) 2016-12-15 2021-11-21 台灣積體電路製造股份有限公司 鰭式場效電晶體裝置及其共形傳遞摻雜方法
US10276691B2 (en) * 2016-12-15 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Conformal transfer doping method for fin-like field effect transistor
WO2018125082A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Ge-rich transistors employing si-rich source/drain contact resistance reducing layer
US10141189B2 (en) * 2016-12-29 2018-11-27 Asm Ip Holding B.V. Methods for forming semiconductors by diffusion
KR102310079B1 (ko) 2017-03-03 2021-10-08 삼성전자주식회사 반도체 소자
US10361130B2 (en) * 2017-04-26 2019-07-23 International Business Machines Corporation Dual channel silicon/silicon germanium complementary metal oxide semiconductor performance with interface engineering
US10276687B1 (en) * 2017-12-20 2019-04-30 International Business Machines Corporation Formation of self-aligned bottom spacer for vertical transistors
CN108155101A (zh) * 2017-12-22 2018-06-12 中国科学院微电子研究所 一种堆叠纳米线及其制造方法
US10935832B2 (en) * 2018-01-08 2021-03-02 Au Optronics Corporation Optical film and display device having the same
CN111162074B (zh) * 2018-11-07 2022-07-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11296227B2 (en) * 2019-10-16 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11018257B2 (en) * 2019-10-18 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure having a plurality of threshold voltages and method of forming the same
US11670723B2 (en) * 2020-05-12 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon channel tempering
KR20220048131A (ko) 2020-10-12 2022-04-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US20220199774A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Gate-all-around integrated circuit structures having germanium-diffused nanoribbon channel structures
CN113130630B (zh) * 2021-04-07 2022-12-06 中国科学院微电子研究所 一种半导体器件的制造方法
US20230154985A1 (en) * 2021-11-17 2023-05-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3547419B2 (ja) * 2001-03-13 2004-07-28 株式会社東芝 半導体装置及びその製造方法
GB0209737D0 (en) * 2002-04-29 2002-06-05 Univ Newcastle Method of isolating adjacent components of a semiconductor device
US7247912B2 (en) * 2004-01-05 2007-07-24 International Business Machines Corporation Structures and methods for making strained MOSFETs
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7288443B2 (en) 2004-06-29 2007-10-30 International Business Machines Corporation Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension
US7067868B2 (en) 2004-09-29 2006-06-27 Freescale Semiconductor, Inc. Double gate device having a heterojunction source/drain and strained channel
US7193279B2 (en) 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
US7348225B2 (en) * 2005-10-27 2008-03-25 International Business Machines Corporation Structure and method of fabricating FINFET with buried channel
US7629220B2 (en) * 2006-06-30 2009-12-08 Freescale Semiconductor, Inc. Method for forming a semiconductor device and structure thereof
US7727830B2 (en) * 2007-12-31 2010-06-01 Intel Corporation Fabrication of germanium nanowire transistors
US8048723B2 (en) * 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
KR100991213B1 (ko) 2009-02-24 2010-11-01 주식회사 나노아이에프 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터
US7993999B2 (en) * 2009-11-09 2011-08-09 International Business Machines Corporation High-K/metal gate CMOS finFET with improved pFET threshold voltage
US8269209B2 (en) * 2009-12-18 2012-09-18 Intel Corporation Isolation for nanowire devices
US8211772B2 (en) * 2009-12-23 2012-07-03 Intel Corporation Two-dimensional condensation for uniaxially strained semiconductor fins
US8395195B2 (en) * 2010-02-09 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-notched SiGe FinFET formation using condensation
US8310013B2 (en) * 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US20120217467A1 (en) * 2011-02-24 2012-08-30 Globalfoundries Singapore Pte. Ltd. Buried channel finfet sonos with improved p/e cycling endurance
US8659032B2 (en) * 2012-01-31 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8742509B2 (en) * 2012-03-01 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
US8723268B2 (en) * 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch

Also Published As

Publication number Publication date
CN104813453A (zh) 2015-07-29
WO2014099013A1 (en) 2014-06-26
US20140175543A1 (en) 2014-06-26
KR20150060935A (ko) 2015-06-03
GB201510003D0 (en) 2015-07-22
KR20160122277A (ko) 2016-10-21
US8957476B2 (en) 2015-02-17
KR102017588B1 (ko) 2019-09-04
DE112013005625T5 (de) 2015-09-24
GB2523684B (en) 2018-02-21
TWI538053B (zh) 2016-06-11
KR101667892B1 (ko) 2016-10-19
US20150115216A1 (en) 2015-04-30
TW201442117A (zh) 2014-11-01
GB2523684A (en) 2015-09-02

Similar Documents

Publication Publication Date Title
CN104813453B (zh) 薄晶体管元件的从硅到硅锗的转换
US9812524B2 (en) Nanowire transistor devices and forming techniques
TWI706467B (zh) 具有磊晶生長之源極／汲極區的電晶體之電阻降低方法
CN104584223B (zh) 在整体隔离的或局部隔离的衬底上形成的应变栅极全包围半导体器件
TWI493715B (zh) 具有奈米線或伴隨不同的材料方向或成分的半導體本體之共用基板半導體裝置
CN104412389B (zh) 用于鳍式晶体管的高迁移率应变沟道
TWI541867B (zh) 選擇磊晶成長iii-v族材料爲主的裝置
US9153657B2 (en) Semiconductor devices comprising a fin
KR102501128B1 (ko) 희생 코어 상의 클래딩을 통한 트랜지스터 핀 형성
CN106449755A (zh) 全门n纳米丝器件以及该器件的制造方法
TW201332111A (zh) 具有非離散源極及汲極區域的奈米線結構
TW201719903A (zh) 具有摻雜次鰭區的ω鰭的非平面半導體裝置及其製造方法
CN107833910A (zh) 具有锗或iii‑v族有源层的深环栅极半导体器件
CN107851664A (zh) 用于控制晶体管子鳍状物漏电的技术
CN104584224B (zh) 具有锗有源层及其下方的寄生漏电屏障层的半导体器件
CN104380443A (zh) 用于mos器件制作的自对准3-d外延结构
TWI488300B (zh) 具有經調變高度的三維本體之半導體裝置
CN104011841A (zh) 用于形成金属氧化物半导体器件结构的鳍的方法
TW201803124A (zh) 形成於全域或局部隔離之基板上的三維鍺基半導體裝置（三）
CN106170867A (zh) 用于垂直型半导体器件的选择性再生长顶部接触部
CN107667434A (zh) 用于外延生长源极/漏极晶体管区域的碳基界面
US11075202B2 (en) Bottom fin trim isolation aligned with top gate for stacked device architectures
CN108028278A (zh) 用于应力增强与接触的通过背侧显露实现的深epi
GB2549911A (en) Conversion of thin transistor elements from silicon to silicon germanium

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant