TWI538053B - 薄膜電晶體元件從矽至矽鍺的轉換 - Google Patents

薄膜電晶體元件從矽至矽鍺的轉換 Download PDF

Info

Publication number
TWI538053B
TWI538053B TW102144058A TW102144058A TWI538053B TW I538053 B TWI538053 B TW I538053B TW 102144058 A TW102144058 A TW 102144058A TW 102144058 A TW102144058 A TW 102144058A TW I538053 B TWI538053 B TW I538053B
Authority
TW
Taiwan
Prior art keywords
channel body
channel
semiconductor substrate
sige
fin structure
Prior art date
Application number
TW102144058A
Other languages
English (en)
Other versions
TW201442117A (zh
Inventor
葛蘭 葛雷斯
丹尼爾 奧伯庭
安拿 莫希
高拉夫 薩雷傑
史蒂芬 賽亞
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201442117A publication Critical patent/TW201442117A/zh
Application granted granted Critical
Publication of TWI538053B publication Critical patent/TWI538053B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體元件從矽至矽鍺的轉換
本發明之實施例整體而言係關於積體電路之領域，且更具體而言係與薄膜電晶體元件從矽(Si)至矽鍺(SiGe)之轉換相關聯之技術及構造。
在電晶體裝置中之電荷載子之遷移性與矽通道材料可藉由引入鍺至矽通道而增加。然而，由於與較小的電晶體裝置之創造相關聯之縮小電晶體之特徵以得到更大的效能及/或用於較小晶粒實施而提供較小的晶粒(諸如，例如用於行動運算裝置)，所以提供鍺至矽通道之當前方法可能係昂貴的或困難的。
10‧‧‧晶圓形式
11‧‧‧晶圓
100‧‧‧單粒化形式
101‧‧‧晶粒
101a、101b‧‧‧晶粒
104‧‧‧電晶體元件
200‧‧‧電晶體裝置
202‧‧‧半導體基板
204‧‧‧鰭片結構
204a‧‧‧SiGe部分
204b‧‧‧Si部分
204c‧‧‧通道體
206‧‧‧電絕緣材料
208‧‧‧閘極
208a‧‧‧閘極介電質
208b‧‧‧閘極電極
210a‧‧‧部分
210b‧‧‧部分
300a‧‧‧電晶體元件
300b‧‧‧電晶體元件
300c‧‧‧電晶體元件
300d‧‧‧電晶體元件
300e‧‧‧電晶體元件
300f‧‧‧電晶體元件
302‧‧‧半導體基板
304‧‧‧鰭片結構
304a‧‧‧SiGe部分
304b‧‧‧Si部分
306‧‧‧電絕緣材料
312‧‧‧光罩材料
314‧‧‧披覆層
316‧‧‧頂蓋層
400a‧‧‧電晶體元件
400b‧‧‧電晶體元件
400c‧‧‧電晶體元件
400d‧‧‧電晶體元件
402‧‧‧半導體基板
404‧‧‧鰭片結構
404a‧‧‧SiGe部分
404b‧‧‧Si部分
406‧‧‧電絕緣材料
414‧‧‧披覆層
418‧‧‧氧化物
502‧‧‧半導體基板
504‧‧‧鰭片結構
504c‧‧‧基底部分
504d‧‧‧中間部分
504e‧‧‧末端部分
602‧‧‧半導體基板
604‧‧‧鰭片結構
604a‧‧‧SiGe部分
604b‧‧‧Si部分
604c‧‧‧基底部分
604d‧‧‧中間部分
606‧‧‧電絕緣材料
702‧‧‧半導體基板
704‧‧‧鰭片結構
704a‧‧‧SiGe部分
704b‧‧‧Si部分
704c‧‧‧基底部分
704d‧‧‧中間部分
706‧‧‧電絕緣材料
800‧‧‧曲線圖
900‧‧‧電晶體元件
902‧‧‧半導體基板
904‧‧‧奈米線結構
904a‧‧‧SiGe部分
904b‧‧‧Si部分
906‧‧‧電絕緣材料
908a‧‧‧閘極介電質
908b‧‧‧閘極電極
1020‧‧‧第一區域
1030‧‧‧第二區域
1100‧‧‧方法
1102‧‧‧步驟
1104‧‧‧步驟
1106‧‧‧步驟
1108‧‧‧步驟
1110‧‧‧步驟
1112‧‧‧步驟
1114‧‧‧步驟
1200‧‧‧方法
1202‧‧‧步驟
1204‧‧‧步驟
1206‧‧‧步驟
1208‧‧‧步驟
1210‧‧‧步驟
1212‧‧‧步驟
1300‧‧‧運算裝置
1302‧‧‧主機板
1304‧‧‧處理器
1306‧‧‧通信晶片
實施例可藉由以下結合附圖之詳細說明而易於理解。為了便於此描述，類似的元件標號表示類似的結構元件。實施例藉由實例繪示說明而不是侷限於附圖之圖式。
圖1係依照某些實施例示意性繪示呈晶圓形式及單粒 化形式之晶粒的一實例。
圖2係依照某些實施例示意性繪示一電晶體裝置之透視圖。
圖3a至f係依照某些實施例示意性繪示在各種製造操作後之一電晶體元件之橫截面側視圖。
圖4a至d係依照某些實施例示意性繪示在其他各種製造操作後之一電晶體元件之橫截面側視圖。
圖5係依照某些實施例示意性繪示一鰭片結構之橫截面側視圖。
圖6係依照某些實施例示意性繪示在鰭片結構之一部分從Si至SiGe之轉換後在一半導體基板上之一鰭片結構之橫截面側視圖。
圖7係依照某些實施例示意性繪示在鰭片結構之一部分從Si至SiGe之轉換後在一半導體基板上之另一鰭片結構之橫截面側視圖。
圖8係依照某些實施例示意性繪示一描繪Ge通過一電晶體元件之一組份分佈曲線的曲線圖。
圖9係依照某些實施例示意性繪示包含一或多個奈米線結構之一電晶體元件的橫截面側視圖。
圖10係依照某些實施例示意性繪示包含n型及p型之電晶體元件之一晶粒之俯視圖。
圖11係依照某些實施例示意性繪示一電晶體元件從Si至SiGe轉換之一方法之流程圖。
圖12係依照某些實施例示意性繪示一電晶體元件從 Si至SiGe轉換之另一方法之流程圖。
圖13係依照某些實施例示意性繪示一例示性系統，其可包含依照在本文中所述之技術具有至少一部分係從Si至SiGe轉換之一電晶體元件。
【發明內容及實施方式】
本發明之實施例提供與薄膜電晶體元件從矽(Si)至矽鍺(SiGe)之轉換相關聯之技術及構造。該薄膜電晶體元件可包含例如一積體電路(IC)晶粒之電晶體裝置之通道體。在以下詳細說明中將參考構成其一部分之附圖，其中在所有圖式中相同的標號標示相同的部分，且其中藉由繪示說明可實現本發明之標的物之實施例。應瞭解，可採用其他實施例且可執行結構上或邏輯上的改變而不會違背本發明之範圍。因此，以下詳細說明並不具有限制之意涵，並且實施例之範圍係由隨附申請專利範圍及其等效事物所定義。
針對本發明之目的，詞語「A及/或B」意謂(A)、(B)或(A及B)。針對本發明之目的，詞語「A、B及/或C」意謂(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。
本說明可能會使用基於透視圖的描述，諸如頂部/底部、側邊、上/下等等。此描述僅用於促進討論而非用以將本文中所述之實施例之應用限制於任何特定的定向。
該描述可使用詞語「在一實施例」或「在實施例」， 其每個可指稱一或多個相同或不同實施例。再者，在本發明實施例方面使用的術語「包括」、「包含」、「具有」等為同義詞。
在本文中可能會使用術語「耦合」以及其衍生詞。「耦合」可意謂以下一或多個。「耦合」可意謂兩個或更多個元件係直接實體或電接觸。然而，「耦合」亦可意謂兩個或更多個元件彼此間接地接觸，但彼此仍可協作或相互作用，且可意謂一或多個其他元件在稱為彼此耦合的元件之間被耦合或連接。術語「直接耦合」可意謂兩個或更多個元件係直接接觸。
在各種實施例中，詞語「一第一特徵形成、沈積或以其他方式設置在一第二特徵上」可意謂第一特徵被形成、沈積或設置在第二特徵上方，並且第一特徵之至少一部分可與第二特徵之至少一部分直接接觸(例如直接實體及/或電接觸)或間接接觸(例如在第一特徵及第二特徵之間具有一或多個其他特徵)。
如本文中所使用，術語「模組」可指稱為以下組件之部分或包含：一特殊應用積體電路(ASIC)、一電子電路、一處理器(共享、專用或群組)及/或執行一或多個軟體或韌體程式之記憶體(共享、專用或群組)、一組合邏輯電路及/或提供所述功能之其他適當組件。
圖1依照某些實施例示意性繪示呈晶圓形式10及單粒化形式100之例示晶粒101。在一些實施例中，晶粒101可以係形成在由半導體材料組成之一晶圓11上之複 數個晶粒(例如晶粒101、101a、101b)中之一者。該複數個晶粒可形成在晶圓11之一表面上。每個晶粒可以係包含複數個電晶體之一半導體產品之一重複單元。
使用如在本文中所述之電晶體元件104可形成該電晶體，該電晶體元件例如係諸如鰭片結構、奈米線或平面結構，其可用於形成電晶體之通道體。雖然電晶體元件104在圖1中被描繪為以排形穿越晶粒101之一實質部分，但標的物並不侷限於此，且可依照各種實施例使用電晶體元件104之任何其他適當的構造。
在半導體產品之一製程完成之後，晶圓11可經歷一單粒化製程，其中每個晶粒(例如晶粒101)彼此分開以提供半導體產品之獨立「晶片」。該晶圓11可以係任何各種尺寸。在一些實施例中，晶圓11具有範圍從大約25.4mm至大約450mm之直徑。該晶圓11在其他實施例中可包含其他尺寸及/或其他形狀。依照各種實施例，電晶體元件104可為晶圓形式10或單粒化形式100被設置在一半導體基板上。在本文中所述之電晶體元件104可被併入於一晶粒101中以用於邏輯或記憶體或電晶體元件104之組合。
圖2係依照某些實施例示意性繪示一電晶體裝置200之透視圖。在一些實施例中，電晶體裝置200包含一半導體基板202、具有由SiGe合金(以下稱「SiGe部分204a」)組成之一部分及由Si(以下稱「Si部分204b」)組成之一部分之一鰭片結構204、電絕緣材料 206、具有一閘極介電質208a及閘極電極208b之一閘極208，如圖所示般耦合。
在各種實施例中，電晶體裝置200可表示一電晶體或一電晶體之部分。例如，鰭片結構204可沿著半導體基板202之一表面延伸(例如通過閘極208之材料)。一源極及汲極(未圖示)可形成在鰭片結構204之部分210a及210b上，其藉由閘極208隔開以提供用於可流動通過由鰭片結構204形成之通道體204c之移動電荷載子(例如電洞或電子)之一源極及汲極。閘極208可例如被構造成藉由施加一臨限值電壓至閘極電極208b來控制通過通道體204c之移動電荷載子之流動。通道體204c可包含由半導體基板202之矽所形成之一鰭片結構204之部分。在一些實施例中，通道體204c可包含鰭片結構204之SiGe部分204a之部分，且可被設置在源極及汲極之間之一閘極區域中。
在一些實施例中，半導體基板202可由矽組成。例如，半導體基板202可包含n型或p型(100)偏離定向Si，半導體基板202之結晶方向可藉由規則(xyz)來表示，其x、y、z表示在彼此垂直之三維中之各自結晶軸平面。半導體基板202可例如包含一(100)方向偏離切割之材料，其朝向(110)方向偏離在大約2度至大約8度之間的範圍。亦可使用其他偏離切割定向或沒有一偏離切割定向之一半導體基板202。偏離切割可消除反相邊界。半導體基板202可具有介於大約1Ω-cm到大約50kΩ-cm 之間的高電阻率。半導體基板202在其他實施例中可包含其他材料。在一些實施例中，半導體基板202係一晶圓之一單粒化晶粒之部分。在一實施例中，半導體基板係一p型基板。
依照各種實施例，鰭片結構204之SiGe部分204a可藉由使用在本文中所述之技術將一電晶體元件(諸如例如鰭片結構204)從Si至SiGe轉換而形成。在所描繪之該實施例中，只有鰭片結構204之一部分(例如SiGe部分204a)係從Si至SiGe轉換。在一些實施例中，鰭片結構204之Si部分204b可由一無缺陷單晶組成。在其他實施例中，電晶體元件(例如鰭片結構204)之大部分或全部可從Si至SiGe轉換。
電晶體裝置200可以係p型或n型。使用SiGe部分204a形成之通道體204c可對p型提供移動電荷載子更大的遷移性。例如，在通道體204c中藉由材料之性質增加鍺(Ge)之濃度可增加電子或電洞之遷移性。一第二機構藉由提供一壓應力至通道體204c而導致在p通道(例如PMOS裝置之通道)中進一步增加電洞之遷移性。SiGe部分204a之壓應力對於n通道(例如NMOS裝置之通道)將降低電子之遷移性。因此，在n通道中增加Ge之濃度對於電子可導致很少或沒有遷移性之改善。在一實施例中，電晶體裝置200係p型(例如PMOS裝置)。該PMOS裝置可具有一p通道，其係掺雜n型，且NMOS裝置可具有一n通道，其係摻雜p型。
電絕緣材料206可沈積在半導體基板202上且可靠抵鰭片結構204，如圖所示。該電絕緣材料206可包含用於淺穿渠隔離(STI)之任何適當的材料在一些實施例中，電絕緣材料206在積體電路結構中對於其應用性可包含已知介電質材料，諸如低k值介電質材料。可使用之介電質材料之實例包含但不限於氧化矽、摻碳氧化物(CDO)、氮化矽、有機聚合物(諸如八氟環丁烷或聚四氟乙烯)、氟矽酸鹽玻璃(FSG)及有機矽酸鹽(諸如半矽氧烷、矽氧烷或有機矽酸鹽玻璃)。
閘極介電質208a可形成在通道體204c上，且可由諸如二氧化矽(SiO2)之材料或高k值材料組成。形成閘極介電質208a所使用之高k值材料之實例包含(但不限於)氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭及鈮酸鉛鋅。在一些實施例中，當使用高k值材料時，可在閘極介電質208a上實施一退火製程以改善其品質。在一些實施例中，閘極介電質208a可包含一仿真氧化物，其接著在一製程流中與一仿真閘極電極一起移除，且依照已知技術以高k值閘極介電質及金屬閘極來取代。
閘極電極208b可形成在閘極介電質208a上且可由至少一個p型功函數金屬或n型功函數金屬組成，取決於電晶體是否係一PMOS(例如p型)或一NMOS(例如n型)電晶體。在一些實施例中，閘極電極208b可包含兩 個或更多個金屬層，其中至少一個金屬層係一功函數金屬層且至少一個金屬層係一填充金屬層。在一些實施例中，閘極電極208b係一多晶矽閘極電極。在其他實施例中，閘極電極208b係一仿真多晶矽閘極電極，其接著在一製程流中移除且依照已知技術以一金屬閘極電極來取代。
對於一PMOS電晶體，可使用於閘極電極之金屬包含(但不限於)釕、鈀、鉑、鈷、鎳及導電性金屬氧化物，例如釕氧化物。一p型金屬層能夠形成一PMOS閘極電極，其具有在大約4.9eV及大約5.2eV之間之一功函數。對於一NMOS電晶體，可使用於閘極電極208b之金屬包含(但不限於)鉿、鋯、鈦、鉭、鋁、這些金屬之合金及這些金屬之碳化物，諸如鉿碳化物、鋯碳化物、鈦碳化物、鉭碳化物及鋁碳化物。一n型金屬層能夠形成一NMOS閘極電極，其具有在大約3.9eV及大約4.2eV之間之一功函數。
在一些實施例中，一對間隔物(未圖示)可支承閘極208。例如，該間隔物被設置在閘極電極208b之相對置表面上。該間隔物可由諸如氮化矽、氧化矽、碳化矽、氮化矽掺雜碳及氮氧化矽之材料形成。用於形成間隔物之製程一般可包含沈積及蝕刻製程及/或其他已知技術。
圖2之電晶體裝置200描繪一三閘極構造。在其他實施例中，如在本文中所述用於一電晶體元件從Si至SiGe轉換之相似原理及技術可用於其他電晶體構造，包含例如平面式、雙閘極、環繞式閘極(AAG)(亦指稱作閘極環 繞)、導線(例如奈米線)及其他適當電晶體構造。
依照某些實施例，圖3a至f示意性繪示在各種製造操作後之電晶體元件(例如鰭片結構)之橫截面側視圖。結合圖3a至f所述之結構、技術及構造可與結合圖2所述之類似結構、技術及構造相配合且反之亦然。
請參考圖3a，所描繪的是在沈積及圖案化一光罩材料312於半導體基板302上之後的一電晶體元件300a。在一些實施例中，光罩材料312可以係一硬光罩諸如，例如氧化矽。在一些實施例中，光罩材料312可以係一光可界定材料。在一些實施例中，圖案化可包含微影及/或蝕刻製程。
請參考圖3b，所描繪的是在蝕凹該半導體基板302以形成一或多個鰭片結構304(例如以下稱「鰭片結構304」)後之一電晶體元件300b。光罩材料312可保護半導體基板302之部分以免於一蝕凹製程，諸如(例如)移除半導體基板302之材料的各向異性蝕刻製程。該蝕凹製程可在半導體基板302之移除材料之區域中形成穿渠且在由光罩材料312所保護之區域中形成鰭片結構304。
請參考圖3c，所描繪的是在沈積一電絕緣材料306於半導體基板302上之後的一電晶體元件300c。硬光罩312可藉由蝕刻製程被移除，且電絕緣材料306可被沈積在半導體基板302及鰭片結構304之表面上。該電絕緣材料306可利用例如一蝕刻製程被蝕凹以曝露鰭片結構304之一末端部分，但同時仍覆蓋鰭片結構304之一基底部 分，如圖所示。
圖3d至f描繪在依照一第一技術轉換Si至SiGe(例如圖11之方法1100)動作後之一電晶體元件。請參考圖3d，所描繪的是在沈積Ge以在鰭片結構304上形成由Ge組成之一披覆層314之後的一電晶體元件300d，如圖所示。
Ge之沈積對電絕緣材料306而言可以係選擇性的。亦即，在一些實施例中，Ge選擇性地沈積在鰭片結構304上而不是電絕緣材料306，以形成披覆層314。在一些實施例中，Ge之沈積可在鰭片結構304上保形，如圖3d所示，或係成刻面(例如，如結合圖4b所描繪)。在一些實施例中，披覆層314可以係晶體，包含例如單晶或多晶構造。在其他實施例中，該披覆層314較佳地係非晶形(例如藉由非晶形沈積)以提供如描繪之一保形輪廓。
Ge之選擇性沈積以提供披覆層314一非晶形構造係可依照各種適當技術，包含例如氣體源分子束磊晶(GS-MBE)、化學汽相沈積(CVD)或快速熱CVD(RT-CVD)來執行。一高分子量前驅物(諸如乙鍺烷)可在大約300℃及400℃之間的溫度下被用於這種選擇性沈積。乙鍺烷在從大約20Torr至大約90Torr之壓力範圍下可用於選擇性沈積。鍺烷在從大約20milliTorr(mTorr)至大約500mTorr之範圍的較低壓力下可用於選擇性沈積，且可能需要大於350℃之製程溫度。在其他實施例中，Ge之沈積對電絕緣材料306不一定係選擇性的。
在一些實施例中，Ge之選擇性沈積以提供披覆層314之一晶體構造係可利用鍺烷且在沈積溫度高達500℃的情況下來執行。在一些實施例中，呈晶體形式之Ge一般沿著(111)平面形成刻面。
鰭片結構304可以係薄膜電晶體元件。在一些實施例中，一鰭片結構可具有一厚度T1，如圖所示。該厚度T1例如範圍可從5至25nm。在一實施例中，厚度T1大約係10nm。在Ge之沈積係保形之實施例中，披覆層314可具有一厚度T2，如圖所示。該厚度T2例如範圍可從0.5至6nm。在一實施例中，厚度T2大約係4nm。厚度T1及T2在其他實施例中可具有其他值。
依照各種實施例，披覆層314之Ge可以有或沒有摻雜物而被沈積。在一些實施例中，披覆層314僅由Ge組成。在其他實施例中，披覆層314係由Ge輕度摻雜一n型摻雜物(諸如磷(P)或砷(As))而組成，以在PMOS電晶體中提供障壁至源極/汲極斷開狀態電流洩漏。其他適當摻雜物可以用於其他實施例中。
請參考圖3e，其中描繪在沈積一頂蓋層316於披覆層314上之後的一電晶體元件300e。在退火之前及期間，該頂蓋層316可維持一形狀且與披覆層314整體組成。例如，在一些實施例中，若在沒有頂蓋層316的情況下執行退火，則披覆層314在溫度遠低於Ge之熔點下可能會流動，且在鰭片結構304之間之空間中之積聚物會導致SiGe結構具有不均勻性、不一致性或Ge之濃度不足。
在退火期間，頂蓋層316可提供電晶體元件300e之結構穩定性。例如，頂蓋層316可由結構上承受退火、在退火期間防止披覆層314之污染且在退火之後可移除之材料組成。依照各種實施例，頂蓋層316可包含例如氮化矽、氧化矽、氮化鈦及類似材料。在一些實施例中，頂蓋層316可具有2奈米(nm)或更大之厚度。在一些實施例中，頂蓋層316可被沈積以大致上填充在鰭片結構304之間的空間。在其他實施例中，頂蓋層316可包含其他材料或厚度。
請參考圖3f，其中描繪在退火該鰭片結構304之後的一電晶體元件300f。該退火可能導致Ge擴散至鰭片結構304之Si且形成一包括SiGe合金之結構(以下稱之為「SiGe部分304a」)。在一些實施例中，在退火後，鰭片結構304之一部分係由Si組成且可被稱之為Si部分304b。
在退火後，頂蓋層316可使用任何適當的技術(包含例如一蝕刻製程)來移除。蝕刻製程可包含例如濕式蝕刻氟化學物(例如氫氟酸)以移除由氧化物組成之一頂蓋層316。在其他實施例中，蝕刻製程可包含磷酸化學物，其對氧化物具選擇性以移除氮化物而大致上不會移除由氧化物組成之電絕緣材料306。
在一些實施例中，退火係在一惰性氣體環境中(諸如氮)在溫度大於700℃(例如在800℃)下被執行。退火時間可經選擇以提供Ge在鰭片結構304之Si中之一理想 組份分佈曲線。例如，在一些實施例中，退火時間可經選擇以由披覆層314囊封之鰭片結構304之Si完全或大致上完全轉換至SiGe。在一實施例中，一薄膜電晶體元件(例如鰭片結構304)可藉由在800℃下退火大約一小時而從Si完全轉換至SiGe。
在其他實施例中，退火時間可被選擇以將藉由披覆層314所囊封之鰭片結構304之Si部分地轉換至SiGe。例如，退火時間可在800℃下少於一小時(例如從數秒至十五分鐘)以將一薄膜電晶體元件之Si部分地轉換至SiGe。部分地轉換Si至SiGe之一退火可在鰭片結構304上相對於鰭片結構304之一中央部分提供一富含Ge之表面。在鰭片結構304中對於各種退火時間之Ge之示例性組份分佈曲線將結合圖8進一步描述。退火並不限於在此呈現之示例性時間及溫度，而是在其他實施例中可包含其他適當溫度及退火時間。例如，取決於一選擇溫度及在薄膜電晶體元件中所要的SiGe之組合，一退火時間範圍可能從數秒至數日。
鰭片結構304之SiGe部分304a之厚度T3可大於Si部分304b之厚度T1。在一些實施例中，厚度T3大致上相等於厚度T1加上兩倍之披覆層314之厚度T2，如在圖3d中所描繪。相似原理可應用在其他結構，諸如例如奈米線。
圖4a至d描繪在依照一第二技術用以轉換Si至SiGe(例如圖12之方法1200)之動作後之一電晶體元件。結 合圖4a至d所述之結構、技術及構造可與結合圖2所述之類似結構、技術及構造相配合且反之亦然。例如，雖然圖4a至d之SiGe沈積被描繪為一晶體構造(例如刻面)，但在一些實施例中，圖4a至d之SiGe沈積可較佳地藉由非晶形或其他方式訂製之沈積保形以提供如結合圖3d至f所述及/或描繪之一披覆層輪廓。
請參考圖4a，其中描繪在一半導體基板402中形成鰭片結構404且在半導體基板402上之鰭片結構404之個別鰭片結構之間沈積電絕緣材料406之後的一電晶體元件400a，如圖所示。依照各種實施例，該電晶體元件400a可依照結合圖3a至c所述之技術來形成。
請參考圖4b，其中描繪在沈積SiGe以於鰭片結構404上形成由SiGe組成之披覆層414之後的一電晶體元件400b。依照各種實施例，Si1-xGex沈積所形成之披覆層414可具有一組合，其中x係在0.15及0.7之間之值，其表示Ge對Si之一比率。在一些實施例中，x係在0.2及0.5之間之值。
相似於第一技術，依照第二技術，SiGe之沈積可提供一刻面披覆層414(例如如圖4b中所描繪)之晶體(例如單晶、多晶)構造或一保形披覆層414之非晶形構造。披覆層414之沈積對於電絕緣材料406可以係選擇性或非選擇性，及/或類似如結合第一技術所述可包含未摻雜SiGe或掺雜一n型摻雜物(諸如P或As)之SiGe。SiGe可沈積在所有鰭片結構404上或只在選擇的鰭片上 (例如藉由遮蔽)以使得唯一的p通道及n通道組合，及/或如需在多個不同鰭片結構404中創造多個不同濃度位準。
請參考圖4c，其中描繪在退火鰭片結構404之後的一電晶體元件400c。該退火可能導致SiGe披覆層414之Ge擴散至鰭片結構404之Si且形成包括SiGe合金之一結構(以下稱「SiGe部分404a」)。在一些實施例中，在退火後，鰭片結構404之一部分係由Si組成且可被稱之為Si部分404b。
在一些實施例中，退火係在氧化氣體環境執行並且形成包含氧化矽及一更為小範圍之鍺氧化物之氧化物層418。該氧化氣體環境可包含，例如氧氣、水氣及/或氮氧化物。在氧化氣體環境中之退火相對於在一惰性氣體環境中之退火可加速Si及Ge之混合。
退火條件可藉由調整退火溫度及/或退火時間來調整，以對於Si及Ge之混合提供氧化速率及擴散速率，其係相容於所得結構(例如鰭片結構404)之一所要厚度。在一些實施例中，對於退火之條件可包含例如從700℃至1200℃之溫度範圍，這係針對取決於所選擇溫度及在SiGe部分404a中Ge之所要組合之一秒至數小時至數天之退火時間。
依照各種實施例，在氧化氣體環境中退火後，一些鰭片結構404之Si可被轉換至氧化物418(例如二氧化矽)，且在SiGe部分404a中Ge之平均組合可接近或等 於由SiGe組成之沈積披覆層414中之Ge之組合。由於一披覆層(例如披覆層414)之沈積具有足夠厚度以提供足夠的Ge用於擴散，所以SiGe披覆之第二技術可提供一厚度，與披覆Ge之第一技術相比，由於增添一給定量之Ge，所以該厚度係大於圖3f之厚度T3。氧化物418可用於回頭修整鰭片寬度(例如藉由結合圖4d所述之一蝕刻製程)以增加通道之靜電控制。
請參考圖4d，其中描繪在移除圖4c之氧化物418之後的一電晶體元件400d。該氧化物418可使用任何適當的製程(包含例如使用氫氟酸之一蝕刻製程)來予以移除。在電絕緣材料包含氧化物情況下，電絕緣材料406在氧化物418移除製程期間可能略微被蝕凹。
在一些實施例中，結合圖3d至f及4a至d所述之第一技術及第二技術可被修改以將Si部分404b之Si轉換至SiGe。例如，在一些實施例中，在圖3c及4a中沈積之電絕緣材料在退火尚未被執行一段時間之前係不沈積。亦即，在一些實施例中，披覆層(例如314或414)之沈積及退火可在沈積電絕緣材料(例如306或406)以提供從Si至SiGe完全地轉換之一鰭片結構(例如包含Si部分304b及404b)之前發生。
依照某些實施例，圖5示意性繪示一鰭片結構504之橫截面側視圖。該鰭片結構504可與結合圖1至4所述之鰭片結構相配合且反之亦然。
鰭片結構504可由如在本文中所述之半導體基板502 之材料形成。在一些實施例中，鰭片結構504之一輪廓可包含鄰近半導體基板502之一基底部分504c、一中間部分504d及一末端部分504e，可以看出該中間部分504d被設置在基底部分504c及末端部分504e之間。在將鰭片結構504之Si轉換至SiGe之前，基底部分504c可具有一厚度，其係大於中間部分504d之一厚度，且中間部分504d可具有一厚度，其係大於末端部分504e之一厚度，如圖所示。
鰭片結構504之特徵可包含拱形、彎曲輪廓，其與使用圖案化製程形成之鰭片結構一致，如圖所示。鰭片結構504之輪廓可具有其他形狀或構造，其與其他實施例中熟知半導體製造技術一致。
依照某些實施例，圖6示意性繪示在將鰭片結構604之一部分(例如SiGe部分604a)從Si轉換至SiGe之後的一半導體基板602上之一鰭片結構604之橫截面側視圖。該鰭片結構604可包含一SiGe部分604a及Si部分604b。該鰭片結構604可與結合圖1至4所述之實施例相配合，且反之亦然。
在一些實施例中，鰭片結構604之一輪廓可包含鄰近半導體基板602之一基底部分604c、一中間部分604d及SiGe部分604a，該中間部分604d被設置在基底部分604c及SiGe部分604a之間，如圖所示。在一些實施例中，SiGe部分604a可被構造以提供一電晶體裝置之一通道體。在將鰭片結構604之Si轉換至SiGe以提供SiGe部 分604a之後，該基底部分604c可具有一厚度，其係大於中間部分604d之一厚度，且SiGe部分604a可具有一厚度，其係大於中間部分604d(例如在604f)之一厚度，如圖所示。
鰭片結構604之特徵可包含拱形、彎曲輪廓，其與使用圖案化製程形成之鰭片結構一致，如圖所示。鰭片結構604之輪廓可具有其他形狀或構造，其與其他實施例中熟知半導體製造技術一致。在一些實施例中，鰭片結構604可具有一蕈狀形狀輪廓，如圖所示。在一些實施例中，相較於在直接鄰近鰭片結構604之一區域，電絕緣材料606在鰭片結構之間之一區域可進一步被蝕凹。線AB表示通過鰭片結構604之一橫截面且將進一步結合圖8來描述。
依照某些實施例，圖7示意性繪示在將另一鰭片結構704之一部分(例如SiGe部分704a)從Si轉換至SiGe之後之一半導體基板702上之一鰭片結構704的橫截面側視圖。該鰭片結構704可包含一SiGe部分704a及Si部分704b。該鰭片結構704可與結合圖1至4所述之實施例相配合，且反之亦然。
在一些實施例中，鰭片結構704之一輪廓可包含鄰近半導體基板702之一基底部分704c、一中間部分704d及SiGe部分704a，該中間部分704d被設置在基底部分704c及SiGe部分704a之間，如圖所示。在一些實施例中，SiGe部分704a可被構造以提供一電晶體裝置之一通道體。在將鰭片結構704之Si轉換至SiGe以提供SiGe部 分704a之後，該基底部分704c可具有一厚度，其係大於中間部分704d及SiGe部分704a之一厚度，如圖所示。SiGe部分704a可例如使用一蝕刻製程予以蝕凹以提供如所描繪之SiGe部分704a。
鰭片結構704之特徵可包含拱形、彎曲輪廓，其與使用圖案化製程形成之鰭片結構一致，如圖所示。鰭片結構704之輪廓可具有其他形狀或構造，其與其他實施例中熟知半導體製造技術一致。在一些實施例中，可以看出鰭片結構704可具有一輪廓，其類似於圖5之鰭片結構504之輪廓。在一些實施例中，相較於直接鄰近鰭片結構704，電絕緣材料706在鰭片結構之間之一區域可進一步被蝕凹。
依照某些實施例，圖8示意性繪示一曲線圖800，其中描繪Ge通過一電晶體元件之一組份分佈曲線。例如，曲線圖800可代表Ge沿著圖6之鰭片結構604之線AB相對於退火時間從T0至T1至T2至T3增加之一組份分佈曲線。
Ge之一組合被描繪在一垂直軸，其係針對沿著圖6之鰭片結構604之線AB之各種位置。時間T0可表示退火時間為0，其係對應於在披覆層之沈積後及退火前之一時間。例如，時間T0可代表通過在圖3d中所描繪之披覆層314及鰭片結構304之一橫截面。如圖所示，在時間T0處，當沿著時間T0之曲線從曲線圖800之最左部分從位置A移動至位置B時，Ge之濃度開始非常高(例如在 或接近100%的Ge)，而在穿過由Ge組成之披覆層314及由Si組成之鰭片結構304之間之介面後，急劇下降至一非常低Ge濃度(例如在或接近0%的Ge)。
在時間T1(例如在800℃下15分鐘)，當Ge擴散至鰭片結構(例如304或604)以形成SiGe時，在披覆層314中Ge之濃度下降。如圖所示，當SiGe藉由退火形成時，在鰭片結構之中心(例如A及B之間之中點)之Ge濃度增加。
在時間T2(例如在800℃下30分鐘)，在披覆層314中Ge之濃度進一步下降，且相對於在時間T1時Ge之濃度，在鰭片結構之中心之Ge之濃度係進一步增加。
在時間T3(例如在800℃下45分鐘)，在披覆層314中Ge之濃度進一步下降，且在鰭片結構中心之Ge之濃度進一步增加以提供通過鰭片結構之一Ge的接近線性濃度(例如呈SiGe之形式)。在一些實施例中，Ge之濃度從鰭片結構之一外表面至鰭片結構之中心大致上為固定。
在一些實施例中，在時間T1至T3時該Ge之組份分佈曲線係代表Ge從鰭片結構之一外表面至鰭片結構之中心的均勻分佈，其與藉由包括在由Si組成之一通道體材料上之Ge的一披覆層之退火而使Ge擴散以形成SiGe係一致的。Ge之組份分佈曲線在時間T0時可能不是均勻分佈之Ge，因為Ge只存在於披覆層中而不是在所有鰭片結構內。依照各種實施例，在本文中所述之電晶體元件(例 如鰭片結構)可包含通道體，該通道體具有如結合曲線圖800所述之Ge組份分佈曲線。
依照某些實施例，圖9示意性繪示包含一或多個奈米線結構(以下稱「奈米線結構904」)之一電晶體元件900之橫截面側視圖。依照各種實施例，奈米線結構904可與結合其他電晶體元件(例如包含如在本文中所述之鰭片結構)所述之實施例相配合。
在一些實施例中，奈米線結構904藉由將由Si組成之奈米線之Si轉換至SiGe而形成，以依照在本文中所述之退火技術(例如第一及/或第二技術)來提供一SiGe部分904a。在一些實施例中，奈米線結構904可具有如結合圖8所述通過奈米線結構904之Ge之一組份分佈曲線。
在一些實施例中，奈米線結構904被形成在一鰭片結構之材料已被移除之一區域中。例如，鰭片結構之一Si部分904b被描繪以展示奈米線結構904相對於在一些實施例中之鰭片結構之一相對位置。當電晶體元件900在操作時，移動電荷載子可進出圖9之頁面而在一源極及汲極(未圖示)之間流動通過奈米線結構904。該奈米線結構904可依照任何適當的技術來形成。電絕緣材料906可被設置在半導體基板902上且一閘極電極908b可被設置在電絕緣材料906上。在一些實施例中，一閘極介電質908a可被形成以圍繞奈米線結構904而提供一AAG構造。半導體基板902、電絕緣材料906、閘極介電質908a 及閘極電極908b可與結合圖2之具有相同編號之特徵(例如202、206、208a及208b)所述之實施例相配合。
圖10係示意性繪示依照某些實施例之包含n型及p型之電晶體元件之一晶粒101之俯視圖。例如，在一些實施例中，在晶粒101上之一第一區域1020可包含一或多個n型電晶體元件(例如通道體1004a)，且在晶粒101上之一第二區域1030可包含一或多個p型電晶體元件(例如通道體1004b)。
通道體1004a及1004b可表示例如在本文中所述之鰭片結構及/或奈米線結構。在n型電晶體元件中之Ge濃度不同於在p型電晶體元件中之Ge濃度。在一些實施例中，p型電晶體元件具有一高於n型電晶體元件之Ge濃度。例如，在一些實施例中，p型電晶體元件之Si可依照在本文中所述之技術轉換至SiGe，n型元件之Si可被遮蔽使得包括沈積在p型電晶體元件上之Ge的一披覆層並非沈積在n型元件上。
通道體1004a及1004b之構造及晶粒101之區域1020及1030僅係許多為了便於討論之一示例性構造。通道體1004a及1004b與區域1020及1030在其他實施例中可包含各式各樣其他適當構造。例如，通道體1004a及1004b並非如在一些實施例所描繪般穿過晶粒101之一實質部分。在一些實施例中，相較於一鄰近通道體或通道體之群組，每個通道體或通道體之群組可具有相對極性(例如n型或p型)以提供n通道及p-通道體之一交替配置。
依照某些實施例，圖11示意性繪示用於將一電晶體元件(例如圖3b至f之鰭片結構304)從Si轉換至SiGe之一方法1100的一流程圖。該方法1100可與結合圖3d至f之第一技術所述之實施例相配合，且反之亦然。
在1102，方法1100可包含提供一半導體基板(例如圖3a之半導體基板302)。該半導體基板在一些實施例中可包含一晶圓(例如圖1之晶圓11)。
在1104，方法1100可包含在半導體基板上形成一電晶體裝置之一通道體(例如圖3B之鰭片結構304)，該通道體由Si組成。例如，鰭片結構可依照結合圖3B所述之技術形成。在其他實施例中，通道體可包含具有依照熟知技術形成之平面結構或奈米線結構之其他適當構造。在一些實施例中，在1102提供半導體基板可包含提供半導體基板，其具有電晶體裝置之通道體設置在半導體基板上。
在1106，方法1100可包含在通道體上形成大致上由Ge(例如70%至100%Ge)組成之一披覆層(例如圖3d之披覆層314)。在一些實施例中，通道體係一鰭片結構之一第一通道體。另一鰭片結構(例如在1104形成)之一第二通道體可被設置在半導體基板上。在一些實施例中，形成披覆層之前，電絕緣材料可在第一通道體及第二通道體之間沈積在半導體基板上。在此實施例中，形成該披覆層可包含選擇性沈積披覆層之材料以在第一通道體及第二通道體上形成一披覆層，但不在電絕緣材料上。在其 他實施例中，在退火通道體形成SiGe後，電絕緣材料可在第一通道體及第二通道體之間沈積在半導體基板上。
依照各種實施例，第一通道體及第二通道體可以係複數個p-通道體之通道體。複數個n-通道體(例如在1104形成)可被設置在半導體基板上。在一些實施例中，在1106形成披覆層包含沈積在複數個p-通道體上之披覆層之材料而沒有沈積在複數個n-通道體上之披覆層之材料。例如，一遮蔽製程可用於保護從披覆層之沈積之n-通道體。
在1106形成披覆層可包含沈積Ge以形成由在一些實施例中通道體上一非晶形構造中之Ge組成之一保形披覆層。在其他實施例中，在1106形成披覆層可包含沈積Ge以形成由在通道體上呈單晶或多晶構造中之Ge組成之一刻面披覆層。
在一些實施例中，沈積披覆層之材料可與一n型摻雜物掺雜。在其他實施例中，沈積披覆層之材料可以係未摻雜的。
在1108，方法1100可包含在披覆層上形成一頂蓋層(例如圖3e之頂蓋層316)。在一些實施例中，形成頂蓋層包含在披覆層上沈積一氮化物或氧化物材料以防止通道體之退火期間Ge之流動。
在1110，方法1100可包含退火通道體以造成Ge擴散至通道體。在一些實施例中，退火通道體可在一惰性氣體環境中(諸如，例如氮)來執行。在一些實施例中，退 火可從通道體之Si及沈積披覆層而形成SiGe。在一些實施例中，退火可在頂蓋層位在定位的情況下來執行。在一些實施例中，退火可在一大於700℃之溫度下執行。一退火時間可依照在本文中所述(例如圖8)之原理來選擇以在通道體中提供Ge之一理想組份分佈曲線。在一些實施例中，退火通道體可提供主要或完全由SiGe組成之一通道體。
在1112，方法1100可包含移除頂蓋層。該頂蓋層可利用例如一蝕刻製程移除。
在1114，方法1100可包含在通道體上形成一閘極。例如，在一些實施例中，形成閘極可包含沈積一閘極介電質材料及閘極電極材料以形成一各自閘極介電質(例如圖2及9各自之閘極介電質208a或908a)及閘極電極(圖2及9各自之閘極電極208a或908b)。
依照某些實施例，圖12示意性繪示用於將一電晶體元件(例如圖4a至d之鰭片結構404)從Si轉換至SiGe之另一方法1200的一流程圖。該方法1200可與結合圖4a至d之第二技術所述之實施例相配合，且反之亦然。
在1202，方法1200可包含提供一半導體基板，且在1204，方法1200可包含在半導體基板上形成一電晶體裝置之一通道體，該通道體係由Si組成。在一些實施例中，在1202及1204之技術可與結合圖11之方法1100之1102及1104所述之實施例相配合。
在1206，方法1200可包含在通道體形成由SiGe組 成之一披覆層。在一些實施例中，形成披覆層可包含沈積Si1-xGex，其中x係在0.15及0.7之間之值，其表示Ge對Si之一比率。
在一些實施例中，通道體係一鰭片結構之一第一通道體。另一鰭片結構(例如在1204形成)之一第二通道體可被設置在半導體基板上。在一些實施例中，形成披覆層之前，電絕緣材料可在第一通道體及第二通道體之間沈積在半導體基板上。在此實施例中，形成該披覆層可包含選擇性沈積披覆層之材料以在第一通道體及第二通道體上形成一披覆層，而不係在電絕緣材料上。在其他實施例中，在退火通道體形成SiGe後，電絕緣材料可在第一通道體及第二通道體之間沈積在半導體基板上。
依照各種實施例，第一通道體及第二通道體可以係複數個p-通道體之通道體。複數個n-通道體(例如在1204形成)可被設置在半導體基板上。在一些實施例中，在1206形成披覆層包含沈積在複數個p-通道體上之披覆層之材料而沒有沈積在複數個n-通道體上之披覆層之材料。例如，可使用一遮蔽製程以保護n-通道體免於披覆層之沈積。
在一些實施例中，在1206形成披覆層可包含沈積SiGe以在通道體上形成由呈非晶形構造之SiGe組成之一保形披覆層。在其他實施例中，在1206形成披覆層可包含在通道體上沈積SiGe以形成由呈單晶或多晶構造之SiGe組成之一刻面披覆層。
在一些實施例中，沈積披覆層之材料可掺雜有一n型摻雜物。在其他實施例中，沈積披覆層之材料可以係未摻雜的。
在1208，方法1200可包含在氧化氣體環境中退火通道體以造成披覆層之Ge擴散至通道體。在一些實施例中，該氧化氣體環境可包含例如氧氣、水分及/或氮氧化物。在一些實施例中，在氧化氣體環境中之退火通道體相對於在惰性氣體環境中之退火係可加速Si及Ge之混合。在氧化氣體環境中退火通道體可在SiGe上形成一氧化物層(例如SiO2)。
該退火可從通道體之Si形成SiGe。在一些實施例中，退火可在大於700℃之一溫度下執行。一退火時間可依照在本文中所述(例如圖8)之原理被選擇以在通道體中提供Ge之一理想組份分佈曲線。在一些實施例中，退火通道體可提供主要或完全由SiGe組成之一通道體。
在1210，方法1200可包含從SiGe移除一氧化物層。該氧化物可例如利用一蝕刻製程來移除。
在1212，方法1200可包含在通道體上形成一閘極。在1212形成之閘極可與結合圖11之方法1100所述之1114形成之閘極之實施例相配合。
各種操作係以多個依序獨立操作來描述，這係有助於瞭解申請專利範圍之標的物的最有效方式。然而，所描述之順序不應被理解為在暗示這些操作必須以該順序來執行。本發明之實施例可使用如所述之任何適當的硬體及/ 或軟體構造被實施至一系統。依照某些實施例，圖13示意性繪示一示例性系統，其可包含一電晶體元件，該電晶體元件具有至少一部分係依照在本文中所述之技術從Si轉換至SiGe。運算裝置1300可裝納一板，諸如主機板1302。該主機板1302可包含許多組件，其包含(但不限於)一處理器1304及至少一個通信晶片1306。該處理器1304可以係實體或電耦合主機板1302。在一些實施方案中，至少一個通信晶片1306亦可係實體或電耦合至主機板1302。在進一步實施方案中，通信晶片1306可以係處理器1304之部分。
取決於其應用，運算裝置1300可包含其他組件，其可或可不實體或電耦合至主機板1302。這些其他組件可包含(但不限於)揮發性記憶體(例如DRAM)、非揮發性記憶體(例如ROM)、快閃記憶體、一圖像處理器、一數位信號處理器、一密碼處理器、一晶片組、一天線、一顯示器、一觸控顯示器、一觸控控制器、一電池、一音訊編解碼器、一視訊編解碼器、一功率放大器、一全球定位系統(GPS)裝置、一羅盤、一蓋氏(Geiger)計數器、一加速計、一迴轉儀、一揚聲器、一相機及一大容量儲存裝置(諸如硬碟機、光碟(CD)、多功能數位碟片(DVD等等))。
通信晶片1306能夠對於往返於運算裝置1300之資料傳輸之無線通信。術語「無線」及其衍生詞可用於描述電路、裝置、系統、方法、技術、通信通道等等，其可透過 使用通過一非固態媒體之調變電磁輻射來通信資料。該術語不意味相關聯裝置不包含任何導線，雖然在一些實施例中其可能不包含。通信晶片1306可實施許多任何無線標準或協定，其包含(但不以此為限)電機電子工程師學會(IEEE)標準，包含Wi-Fi(IEEE 802.11系)、IEEE 802.16標準(例如IEEE 802.16-2005修訂版)、長期演進技術(LTE)計畫以及任何修訂、更新及/或再版(例如先進的LTE計畫、超行動)寬頻(UMB)計畫(亦被稱為「3GPP2」等等)。IEEE 802.16相容BWA網路一般被稱為WiMAX網路，代表全球網路微波存取之一縮寫，其係對於產品之認證標記，其通過對於IEEE 802.16標準之符合性及互通性測試。通信晶片1306可依照全球行動通訊系統(GSM)、通用封包無線服務(GPRS)、通用行動通訊系統(UMTS)、高速封包存取(HSPA)、演進式高速封包存取(E-HSPA)或LTE網路操作。通信晶片1306可依照GSM增強資料率演進(EDGE)、GSM/EDGE無線電存取網路(GERAN)、通用地面無線電存取網路(UTRAN)或演進式UTRAN(E-UTRAN)來操作。通信晶片1306可依照分碼多重存取(CDMA)、分時多重存取(TDMA)、數位增強無線電信系統(DECT)、演進資料最佳化(EV-DO)、及其衍生物、以及被稱為3G、4G、5G及更先進之任何其他的無線協定來操作。通信晶片1306可在其他實施例中依照其他無線協定操作。
運算裝置1300可包含複數個通信晶片1306。例如， 一第一通信晶片1306可專用於較短無線通信範圍，諸如Wi-Fi及藍芽，且一第二通信晶片1306可專用於較長無線通信範圍，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他無線通訊。
運算裝置1300之處理器1304可包含一晶粒(例如圖1之晶粒101)，其具有由依照在本文中所述之技術形成之SiGe組成之薄膜電晶體元件。例如，圖1之晶粒101可被安裝在一封裝總成中，該封裝總成係安裝在主機板1302上。術語「處理器」可指稱任何裝置或一裝置之部分，其處理來自於暫存器及/或記憶體之電子資料以將該電子資料轉換成其他電子資料而可被儲存在暫存器及/或記憶體中。
通信晶片1306亦可包含一晶粒(例如圖1之晶粒101)，其具有由依照在本文中所述之技術形成之SiGe組成之薄膜電晶體元件。在進一步實施方案中，裝納在運算裝置1300內之另一組件(例如記憶體裝置或其他積體電路裝置)可包含一晶粒(例如圖1之晶粒101)，其具有由依照在本文中所述之技術形成之SiGe組成之薄膜電晶體元件。
在許多實施方案中，運算裝置1300可以係一膝上型電腦、一輕省筆電、一筆記型電腦、一超輕薄筆電、一智慧型手機、一平板電腦、一個人數位助理(PDA)、一超級行動個人電腦、一行動電話、一桌上型電腦、一伺服器、一印表機、一掃描器、一監視器、一視訊轉換器、一 娛樂控制單元、一數位相機、一可攜式音樂播放器或一數位視訊記錄器。在進一步實施方案中，運算裝置1300可以係用於處理資料之任何其他的電子裝置。
上述本發明之所示實施方案之描述，包含在發明摘要中所描述的，並非詳盡無遺或限制本發明至所揭示之精確形式。雖然在本文中所述之本發明之特定實施方案及實例係用於說明目的，但在本發明之範圍仍可實行許多等效修改，如熟悉相關技術者所瞭解。
可按照上述詳細說明對本發明實行這些修改。在以下申請專利範圍中使用之術語不應被解釋為將本發明限制在說明書及申請專利範圍中揭示之特定實施。更確切地說，本發明之範圍完全由依照解釋申請專利範圍所建立之規則來解釋之以下申請專利範圍所決定。

Claims (18)

  1. 一種電晶體元件從矽(Si)至矽鍺(SiGe)轉換之方法，該方法包括：提供一半導體基板，其具有設置在該半導體基板上之一電晶體裝置之一通道體，該通道體包括矽；在該通道體上形成包括鍺之一披覆層；及退火該通道體以造成鍺擴散至該通道體中，其中，該電晶體之該通道體係一鰭片結構的一第一通道體及該半導體基板具有設置在該半導體基板上之另一鰭片結構的一第二通道體，其中，該第一通道體及該第二通道體係複數個p-通道體之通道體，其中，該半導體基板具有設置在該半導體基板上之複數個n-通道體，並且其中，形成該披覆層包括將該披覆層之材料沈積在該複數個P-通道體上但不將該披覆層之材料沈積在該複數個n-通道體上。
  2. 如申請專利範圍第1項之方法，其中鍺構成該披覆層之材料的70%至100%，該方法進一步包括：在退火該通道體之前在該披覆層上形成一頂蓋層，其中退火該通道體係在該頂蓋層被設置在該披覆層上的情況下來執行。
  3. 如申請專利範圍第2項之方法，其中形成該頂蓋層包括將氮化物或氧化物材料沈積在該披覆層上以在該通 道體之退火期間防止鍺之流動。
  4. 如申請專利範圍第2至3項中任一項之方法，其進一步包括：移除該頂蓋層；及在該通道體上形成該電晶體之一閘極。
  5. 如申請專利範圍第1至3項中任一項之方法，其中：該半導體基板具有設置在該半導體基板上介於該第一通道體與該第二通道體之間的電絕緣材料；及形成該披覆層包括選擇性沈積該披覆層之材料以在該第一通道體及該第二通道體上形成一披覆層，但未在該電絕緣材料上形成該披覆層。
  6. 如申請專利範圍第1至3項中任一項之方法，其中形成該披覆層包括沈積鍺以在該通道體上形成由非晶形構造的鍺所構成之保形披覆層或者沈積鍺以在該通道體上形成由單晶或多晶構造的鍺所構成之具有刻面的披覆層。
  7. 如申請專利範圍第6項之方法，其中：該通道體係由單晶矽所構成；且退火該通道體係在惰性氣體環境中來執行且由該沈積的鍺及該通道體之矽形成矽鍺(SiGe)合金。
  8. 如申請專利範圍第1項之方法，其中：形成該披覆層包括沈積矽鍺(Si1-xGex)以在該通道體上形成由矽鍺構成之一披覆層；且x係介於0.15及0.7之間的值，其表示鍺對矽之比 率。
  9. 如申請專利範圍第8項之方法，其中沈積該矽鍺包括沈積矽鍺以在該通道體上形成由單晶、多晶或非晶形構造之矽鍺構成之一保形或刻面層。
  10. 如申請專利範圍第8至9項中任一項之方法，其中退火該通道體係在氧化氣體環境中執行且在該矽鍺上形成氧化物層，該方法進一步包括：從該矽鍺移除該氧化物層；及在該通道體上形成該電晶體之一閘極。
  11. 如申請專利範圍第1至3項中任一項之方法，其中：退火該通道體提供主要或完全由矽鍺(SiGe)合金構成之一通道體；且退火該通道體係在大於700℃之溫度下來執行。
  12. 一種晶粒，包括：一由矽構成之半導體基板；及設置在該半導體基板上之一電晶體裝置的一通道體，該通道體包括矽鍺(SiGe)合金，其中該通道體包含從該通道體之外表面至該通道體之中心之均勻分佈的鍺，其係與藉由退火在由矽構成之通道體材料上之一包括鍺之披覆層而與鍺之擴散一致以形成該SiGe合金，其中，在該通道體中之鍺的濃度係大致上固定的或從該通道體之外表面至該通道體之中心遞減。
  13. 如申請專利範圍第12項之晶粒，其中： 該電晶體裝置係雙閘極、三閘極或環繞式閘極電晶體裝置；且該通道體包含由該半導體基板之矽形成之一鰭片結構的部分或一奈米線結構之部分。
  14. 如申請專利範圍第13項之晶粒，其中：該通道體包含該鰭片結構之部分；該鰭片結構具有鄰近於該半導體基板之一基底部分、一末端部分及設置在該基底部分與該末端部分之間的一中間部分；該基底部分之厚度係大於該中間部分之厚度；且該通道體之厚度係大於該中間部分之厚度。
  15. 如申請專利範圍第12項之晶粒，其進一步包括：形成在該通道體上之一閘極氧化物；及一閘極電極，其與該通道體耦合且經構造以控制在該通道體中之電荷載子的流動，其中該通道體具有一刻面結晶輪廓或與該披覆層之保形沈積物一致的輪廓。
  16. 如申請專利範圍第12項之晶粒，其中該通道體係一第一電晶體之一第一通道體，該晶粒進一步包括：設置在該半導體基板上之一第二通道體；及設置在該半導體基板上介於該第一通道體與該第二通道體之間的電絕緣材料，其中該第一通道體與該第二通道體係複數個p-通道體之通道體，該晶粒進一步包括：設置在該半導體基板上之複數個n-通道體，其中該複 數個n-通道體具有之鍺濃度係不同於在該複數個p-通道體中之該鍺的濃度。
  17. 一種運算裝置，包括：一電路板；及一與該電路板耦合之半導體晶粒，該半導體晶粒包含一由矽構成之半導體基板，及設置在該半導體基板上之一電晶體裝置的一通道體，該通道體包括矽鍺(SiGe)合金，其中該通道體包含從該通道體之外表面至該通道體之中心之均勻分佈的鍺，其係與藉由退火在由矽構成之通道體材料上之一包括鍺之披覆層而與鍺之擴散一致以形成該SiGe合金，其中，在該通道體中之鍺的濃度係大致上固定的或從該通道體之外表面至該通道體之中心遞減。
  18. 如申請專利範圍第17項之運算裝置，其中：該通道體包含由該半導體基板之矽形成之一鰭片結構的部分；該鰭片結構具有鄰近於該半導體基板之一基底部分、一末端部分及設置在該基底部分與該末端部分之間的一中間部分；該基底部分之厚度係大於該中間部分之厚度；該通道體之厚度係大於該中間部分之厚度；且該運算裝置係膝上型電腦、輕省筆電、筆記型電腦、超輕薄筆電、智慧型手機、平板電腦、個人數位助理(PDA)、超級行動個人電腦、行動電話、桌上型電腦、 伺服器、印表機、掃描器、監視器、視訊轉換器、娛樂控制單元、數位相機、可攜式音樂播放器或數位視訊記錄器中之一者。
TW102144058A 2012-12-20 2013-12-02 薄膜電晶體元件從矽至矽鍺的轉換 TWI538053B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/722,801 US8957476B2 (en) 2012-12-20 2012-12-20 Conversion of thin transistor elements from silicon to silicon germanium

Publications (2)

Publication Number Publication Date
TW201442117A TW201442117A (zh) 2014-11-01
TWI538053B true TWI538053B (zh) 2016-06-11

Family

ID=50973680

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102144058A TWI538053B (zh) 2012-12-20 2013-12-02 薄膜電晶體元件從矽至矽鍺的轉換

Country Status (7)

Country Link
US (2) US8957476B2 (zh)
KR (2) KR101667892B1 (zh)
CN (1) CN104813453B (zh)
DE (1) DE112013005625T5 (zh)
GB (1) GB2523684B (zh)
TW (1) TWI538053B (zh)
WO (1) WO2014099013A1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564367B2 (en) * 2012-09-13 2017-02-07 Globalfoundries Inc. Methods of forming different FinFET devices with different threshold voltages and integrated circuit products containing such devices
EP2709156A3 (en) 2012-09-14 2014-04-23 Imec Band engineered semiconductor device and method for manufacturing thereof
US9136343B2 (en) * 2013-01-24 2015-09-15 Intel Corporation Deep gate-all-around semiconductor device having germanium or group III-V active layer
US9752251B2 (en) * 2013-04-15 2017-09-05 International Business Machines Corporation Self-limiting selective epitaxy process for preventing merger of semiconductor fins
US9257545B2 (en) * 2013-09-12 2016-02-09 Globalfoundries Inc. Stacked nanowire device with variable number of nanowire channels
US20150097217A1 (en) * 2013-10-03 2015-04-09 International Business Machines Corporation Semiconductor attenuated fins
US9236380B2 (en) 2013-10-10 2016-01-12 Stmicroelectronics, Inc. Semiconductor-on-insulator (SOI) device and related methods for making same using non-oxidizing thermal treatment
US20150145069A1 (en) * 2013-11-22 2015-05-28 Qualcomm Incorporated Silicon germanium finfet formation
US9257556B2 (en) * 2014-01-03 2016-02-09 Qualcomm Incorporated Silicon germanium FinFET formation by Ge condensation
US9627245B2 (en) * 2014-03-05 2017-04-18 Globalfoundries Inc. Methods of forming alternative channel materials on a non-planar semiconductor device and the resulting device
US9590037B2 (en) 2014-03-19 2017-03-07 International Business Machines Corporation p-FET with strained silicon-germanium channel
US20150270344A1 (en) * 2014-03-21 2015-09-24 International Business Machines Corporation P-fet with graded silicon-germanium channel
US9590105B2 (en) * 2014-04-07 2017-03-07 National Chiao-Tung University Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof
US9379218B2 (en) * 2014-04-25 2016-06-28 International Business Machines Corporation Fin formation in fin field effect transistors
US9224736B1 (en) 2014-06-27 2015-12-29 Taiwan Semicondcutor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device
US9564326B2 (en) * 2014-07-17 2017-02-07 International Business Machines Corporation Lithography using interface reaction
WO2016022260A1 (en) 2014-08-06 2016-02-11 Applied Materials, Inc. A method of modifying epitaxial growth shape on source drain area of transistor
US9564518B2 (en) * 2014-09-24 2017-02-07 Qualcomm Incorporated Method and apparatus for source-drain junction formation in a FinFET with in-situ doping
US9472573B2 (en) * 2014-12-30 2016-10-18 International Business Machines Corporation Silicon-germanium fin formation
US9515185B2 (en) * 2014-12-31 2016-12-06 Stmicroelectronics, Inc. Silicon germanium-on-insulator FinFET
US9412850B1 (en) * 2015-01-15 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of trimming fin structure
US9425318B1 (en) * 2015-02-27 2016-08-23 GlobalFoundries, Inc. Integrated circuits with fets having nanowires and methods of manufacturing the same
US9543441B2 (en) * 2015-03-11 2017-01-10 Globalfoundries Inc. Methods, apparatus and system for fabricating high performance finFET device
CN106252392B (zh) * 2015-06-09 2020-08-18 联华电子股份有限公司 半导体元件及其制作方法
US9761667B2 (en) 2015-07-30 2017-09-12 International Business Machines Corporation Semiconductor structure with a silicon germanium alloy fin and silicon germanium alloy pad structure
US9570299B1 (en) * 2015-09-08 2017-02-14 International Business Machines Corporation Formation of SiGe nanotubes
US10079302B2 (en) 2015-12-28 2018-09-18 International Business Machines Corporation Silicon germanium fin immune to epitaxy defect
US10074720B2 (en) 2016-05-20 2018-09-11 International Business Machines Corporation Digital alloy vertical lamellae finfet with current flow in alloy layer direction
FR3051970B1 (fr) 2016-05-25 2020-06-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Realisation d'une structure de canal formee d'une pluralite de barreaux semi-conducteurs contraints
US9773875B1 (en) 2016-07-20 2017-09-26 International Business Machines Corporation Fabrication of silicon-germanium fin structure having silicon-rich outer surface
CN105977163B (zh) * 2016-07-22 2019-05-03 上海华力微电子有限公司 全包围栅极鳍式场效应晶体管结构制作方法
WO2018063403A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Art trench spacers to enable fin release for non-lattice matched channels
US10276691B2 (en) * 2016-12-15 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Conformal transfer doping method for fin-like field effect transistor
TWI746673B (zh) 2016-12-15 2021-11-21 台灣積體電路製造股份有限公司 鰭式場效電晶體裝置及其共形傳遞摻雜方法
WO2018125082A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Ge-rich transistors employing si-rich source/drain contact resistance reducing layer
US10141189B2 (en) * 2016-12-29 2018-11-27 Asm Ip Holding B.V. Methods for forming semiconductors by diffusion
KR102310079B1 (ko) 2017-03-03 2021-10-08 삼성전자주식회사 반도체 소자
US10361130B2 (en) * 2017-04-26 2019-07-23 International Business Machines Corporation Dual channel silicon/silicon germanium complementary metal oxide semiconductor performance with interface engineering
US10276687B1 (en) * 2017-12-20 2019-04-30 International Business Machines Corporation Formation of self-aligned bottom spacer for vertical transistors
CN108155101A (zh) * 2017-12-22 2018-06-12 中国科学院微电子研究所 一种堆叠纳米线及其制造方法
US10935832B2 (en) * 2018-01-08 2021-03-02 Au Optronics Corporation Optical film and display device having the same
CN111162074B (zh) * 2018-11-07 2022-07-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11296227B2 (en) * 2019-10-16 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11018257B2 (en) 2019-10-18 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure having a plurality of threshold voltages and method of forming the same
US11670723B2 (en) * 2020-05-12 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon channel tempering
KR20220048131A (ko) 2020-10-12 2022-04-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US20220199774A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Gate-all-around integrated circuit structures having germanium-diffused nanoribbon channel structures
CN113130630B (zh) * 2021-04-07 2022-12-06 中国科学院微电子研究所 一种半导体器件的制造方法
US12021117B2 (en) * 2021-11-17 2024-06-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3547419B2 (ja) * 2001-03-13 2004-07-28 株式会社東芝 半導体装置及びその製造方法
GB0209737D0 (en) * 2002-04-29 2002-06-05 Univ Newcastle Method of isolating adjacent components of a semiconductor device
US7247912B2 (en) * 2004-01-05 2007-07-24 International Business Machines Corporation Structures and methods for making strained MOSFETs
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7288443B2 (en) 2004-06-29 2007-10-30 International Business Machines Corporation Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension
US7067868B2 (en) 2004-09-29 2006-06-27 Freescale Semiconductor, Inc. Double gate device having a heterojunction source/drain and strained channel
US7193279B2 (en) 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
US7348225B2 (en) * 2005-10-27 2008-03-25 International Business Machines Corporation Structure and method of fabricating FINFET with buried channel
US7629220B2 (en) * 2006-06-30 2009-12-08 Freescale Semiconductor, Inc. Method for forming a semiconductor device and structure thereof
US7727830B2 (en) * 2007-12-31 2010-06-01 Intel Corporation Fabrication of germanium nanowire transistors
US8048723B2 (en) * 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
KR100991213B1 (ko) 2009-02-24 2010-11-01 주식회사 나노아이에프 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터
US7993999B2 (en) * 2009-11-09 2011-08-09 International Business Machines Corporation High-K/metal gate CMOS finFET with improved pFET threshold voltage
US8269209B2 (en) * 2009-12-18 2012-09-18 Intel Corporation Isolation for nanowire devices
US8211772B2 (en) * 2009-12-23 2012-07-03 Intel Corporation Two-dimensional condensation for uniaxially strained semiconductor fins
US8395195B2 (en) * 2010-02-09 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-notched SiGe FinFET formation using condensation
US8310013B2 (en) * 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US20120217467A1 (en) * 2011-02-24 2012-08-30 Globalfoundries Singapore Pte. Ltd. Buried channel finfet sonos with improved p/e cycling endurance
US8659032B2 (en) * 2012-01-31 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8742509B2 (en) * 2012-03-01 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
US8723268B2 (en) * 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch

Also Published As

Publication number Publication date
DE112013005625T5 (de) 2015-09-24
US20150115216A1 (en) 2015-04-30
TW201442117A (zh) 2014-11-01
CN104813453A (zh) 2015-07-29
US20140175543A1 (en) 2014-06-26
US8957476B2 (en) 2015-02-17
GB2523684B (en) 2018-02-21
GB201510003D0 (en) 2015-07-22
KR20150060935A (ko) 2015-06-03
KR20160122277A (ko) 2016-10-21
KR102017588B1 (ko) 2019-09-04
GB2523684A (en) 2015-09-02
WO2014099013A1 (en) 2014-06-26
KR101667892B1 (ko) 2016-10-19
CN104813453B (zh) 2018-03-13

Similar Documents

Publication Publication Date Title
TWI538053B (zh) 薄膜電晶體元件從矽至矽鍺的轉換
US11380684B2 (en) Stacked transistor architecture including nanowire or nanoribbon thin film transistors
TWI603451B (zh) 用於降低接觸電阻之自我對準的接點金屬化
TWI706467B (zh) 具有磊晶生長之源極／汲極區的電晶體之電阻降低方法
TWI567987B (zh) 用於ｎ型及ｐ型金氧半導體源極汲極接觸之三五族層
US9966440B2 (en) Tin doped III-V material contacts
TWI597781B (zh) 用於形成電子裝置鰭的方法、電子裝置鰭以及具有電子裝置鰭的系統
US10998445B2 (en) Interlayer dielectric for non-planar transistors
TWI637508B (zh) 用於以鰭部為基礎之ｎｍｏｓ電晶體的高遷移率應變通道
TWI690084B (zh) 用於ｐｍｏｓ整合之第ｉｖ族電晶體
TWI567990B (zh) 半導體裝置以及製造半導體裝置之方法
US20190341297A1 (en) Back side processing of integrated circuit structures to form insulation structure between adjacent transistor structures
EP3440706B1 (en) Transistor with thermal performance boost
KR102385395B1 (ko) Finfet 도핑을 위한 이중 높이 유리
TWI556439B (zh) 用於ｐｍｏｓ整合之第ｉｖ族電晶體
GB2549911A (en) Conversion of thin transistor elements from silicon to silicon germanium