DE102010037276A1 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102010037276A1
DE102010037276A1 DE102010037276A DE102010037276A DE102010037276A1 DE 102010037276 A1 DE102010037276 A1 DE 102010037276A1 DE 102010037276 A DE102010037276 A DE 102010037276A DE 102010037276 A DE102010037276 A DE 102010037276A DE 102010037276 A1 DE102010037276 A1 DE 102010037276A1
Authority
DE
Germany
Prior art keywords
layer
gate
etching
selection gate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010037276A
Other languages
English (en)
Other versions
DE102010037276B4 (de
Inventor
John Power
Danny Pak-Chum Shum
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102010037276A1 publication Critical patent/DE102010037276A1/de
Application granted granted Critical
Publication of DE102010037276B4 publication Critical patent/DE102010037276B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine oder mehrere Ausführungsformen betreffen ein Verfahren zur Bildung eines Halbleiterbauelements, mit den folgenden Schritten: Bereitstellen eines Substrats (210); Bilden eines Gatestapels (255A, 255B) über dem Substrat (210), wobei der Gatestapel (255A, 255B) ein Steuergate (250A, 250B) über einer Ladungsspeicherschicht (230A, 230B) aufweist; Bilden einer leitfähigen Schicht über dem Gatestapel (255A, 255B); Ätzen der leitfähigen Schicht, so dass ein Teil der leitfähigen Schicht entfernt wird; und Bilden eines Auswahlgates (280A, 280B), wobei das Bilden des Auswahlgates (280A, 280B) das Ätzen eines verbleibenden Teils der leitfähigen Schicht aufweist.

Description

  • Die vorliegende Erfindung betrifft allgemein Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen.
  • Halbleiterbauelemente werden in vielen Elektronik- und anderen Anwendungen verwendet. Halbleiterbauelemente weisen integrierte Schaltungen auf, die auf Halbleiterwafern gebildet werden, indem viele Arten von Dünnfilmen aus Material über den Halbleiterwafern abgeschieden und die Dünnfilme aus Material strukturiert werden, um die integrierten Schaltungen zu bilden.
  • Eine Art von Halbleiterbauelement ist ein Speicherbauelement, in dem Daten typischerweise als eine logische „1” oder „0” gespeichert werden. Eine Art von Speicherbauelement ist ein Ladungsspeicherungs-Speicherbauelement. Ein Beispiel für ein Ladungsspeicherungs-Speicherbauelement ist ein Floating-Gate-Bauelement. Ein anderes Beispiel für ein Ladungsspeicherungs-Speicherbauelement ist ein Ladungsfallen-Bauelement. In diesem Falle kann das Floating-Gate durch Ladungsfallenmaterialien ersetzt werden.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zur Bildung eines Halbleiterbauelements bereitgestellt. Das Verfahren kann aufweisen ein Bereitstellen eines Substrats; ein Bilden eines Gatestapels über dem Substrat, wobei der Gatestapel ein Steuergate über einer Ladungsspeicherschicht aufweist; ein Bilden einer Auswahlgateschicht über dem Gatestapel; ein Ätzen der Auswahlgateschicht, um einen Teil der Auswahlgateschicht zu entfernen und einen verbleibenden Teil der Auswahlgateschicht zurückzulassen; und ein Bilden eines Auswahlgates, wobei das Bilden des Auswahlgates das Ätzen des verbleibenden Teils der Auswahlgateschicht aufweist.
  • In einer Ausgestaltung kann das Verfahren ferner den Schritt aufweisen des Bildens einer dielektrischen Schicht über dem Gatestapel vor der Bildung der Auswahlgateschicht über dem Gatestapel; wobei das Verfahren vorzugsweise nach dem Bilden der dielektrischen Schicht über dem Gatestapel das Bilden einer ersten dielektrischen Abstandsschicht über der dielektrischen Schicht angrenzend an eine Seitenwand des Gatestapels und einer zweiten dielektrischen Abstandsschicht über einer Seitenwand des Auswahlgates aufweist.
  • In noch einer Ausgestaltung weist das Ätzen der Auswahlgateschicht eine Trockenätzung auf, wobei die Trockenätzung vorzugsweise eine isotrope Ätzung oder einer anisotrope Ätzung sein kann.
  • In noch einer Ausgestaltung weist das Ätzen der Auswahlgateschicht eine Nassätzung auf.
  • In noch einer Ausgestaltung weist das Ätzen des verbleibenden Teils eine Trockenätzung auf, wobei die Trockenätzung vorzugsweise eine anisotrope Ätzung sein kann.
  • In noch einer Ausgestaltung kann die Ladungsspeicherschicht ein Floating-Gate-Schicht oder eine Ladungsfallenschicht sein.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen nach dem Bilden der Auswahlgateschicht und vor dem Ätzen der Auswahlgateschicht das Bilden einer Glättungsschicht über der Auswahlgateschicht; wobei das Ätzen der Auswahlgateschicht das Ätzen der Glättungsschicht und der Auswahlgateschicht aufweisen kann.
  • In noch einer Ausgestaltung kann das Ätzen der Glättungsschicht und der Auswahlgateschicht eine Trockenätzung aufweisen, wobei die Trockenätzung vorzugsweise isotrop oder anisotrop sein kann.
  • In noch einer Ausgestaltung kann das Ätzen der Glättungsschicht und der Auswahlgateschicht eine Nassätzung aufweisen.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zur Bildung eines Halbleiterbauelements bereitgestellt. Das Verfahren kann aufweisen ein Bereitstellen eines Substrats; ein Bilden eines ersten Gatestapels über dem Substrat, wobei der erste Gatestapel ein Steuergate über einer Ladungsspeicherschicht aufweist; ein Bilden eines zweiten Gatestapels über dem Substrat, wobei der zweite Gatestapel ein Steuergate über einer Ladungsspeicherschicht aufweist; ein Bilden einer Auswahlgateschicht über dem ersten Gatestapel und dem zweiten Gatestapel; ein Ätzen der Auswahlgateschicht, so dass ein Teil der Auswahlgateschicht entfernt wird und ein verbleibender Teil der Auswahlgateschicht zurückgelassen wird; und ein Bilden eines ersten Auswahlgates in der Nähe des ersten Gatestapels und eines zweiten Auswahlgates in der Nähe des zweiten Gatestapels, wobei das Bilden das Ätzen des verbleibenden Teils der Auswahlgateschicht aufweist.
  • In einer Ausgestaltung kann das Verfahren ferner den Schritt aufweisen des Bildens einer dielektrischen Schicht über dem ersten Gatestapel und dem zweiten Gatestapel vor dem Bilden der Auswahlgateschicht über dem Gatestapel; wobei das Verfahren vorzugsweise ferner nach dem Bilden der dielektrischen Schicht über dem ersten Gatestapel und dem zweiten Gatestapel die folgenden Schritte aufweisen kann: ein Bilden einer ersten dielektrischen Abstandsschicht über der dielektrischen Schicht angrenzend an eine Seitenwand des ersten Gatestapels und einer zweiten dielektrischen Abstandsschicht über einer Seitenwand des ersten Auswahlgates; und ein Bilden einer ersten dielektrischen Abstandsschicht über der dielektrischen Schicht angrenzend an eine Seitenwand des zweiten Gatestapels und einer zweiten dielektrischen Abstandsschicht über einer Seitenwand des zweiten Auswahlgates.
  • In noch einer Ausgestaltung kann das Ätzen der Auswahlgateschicht eine Trockenätzung aufweisen, wobei die Trockenätzung vorzugsweise isotrop sein kann.
  • In noch einer Ausgestaltung kann das Ätzen der Auswahlgateschicht eine Nassätzung aufweisen.
  • In noch einer Ausgestaltung kann das Ätzen des verbleibenden Teils eine Trockenätzung aufweisen, wobei die Trockenätzung vorzugsweise anisotrop sein kann.
  • In noch einer Ausgestaltung kann die Auswahlgateschicht ein Polysiliziummaterial aufweisen.
  • In noch einer Ausgestaltung kann die Höhe der Auswahlgateschicht über der dielektrischen Schicht mindestens 1,5-mal so groß sein wie der Abstand zwischen der über dem ersten Gatestapel liegenden dielektrischen Schicht und der über dem zweiten Gatestapel liegenden dielektrischen Schicht.
  • In noch einer Ausgestaltung kann das Verfahren ferner nach dem Bilden der Auswahlgateschicht und vor dem Ätzen der Auswahlgateschicht das Bilden einer Glättungsschicht über der Auswahlgateschicht aufweisen; und das Ätzen der Auswahlgateschicht kann das Ätzen der Glättungsschicht und der Auswahlgateschicht aufweisen, wobei das Ätzen der Glättungsschicht und der Auswahlgateschicht vorzugsweise eine Trockenätzung aufweisen kann, wobei die Trockenätzung weiter vorzugsweise isotrop oder anisotrop sein kann.
  • In noch einer Ausgestaltung kann das Ätzen der Glättungsschicht und der Auswahlgateschicht eine Nassätzung aufweisen.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zur Bildung eines Halbleiterbauelements bereitgestellt, wobei das Halbleiterbauelement ein Steuergate, eine Ladungsspeicherschicht und ein Auswahlgate aufweist. Das Verfahren kann aufweisen ein Bereitstellen eines Substrats; ein Bilden eines Gatestapels über dem Substrat, wobei der Gatestapel ein Steuergate über einer Ladungsspeicherschicht aufweist; ein Bilden einer Auswahlgateschicht über dem Gatestapel; ein Ätzen der Auswahlgateschicht, so dass ein Teil der Auswahlgateschicht entfernt wird und ein verbleibender Teil der Auswahlgateschicht zurückgelassen wird; und ein Ätzen des verbleibenden Teils der Auswahlgateschicht.
  • In einer Ausgestaltung kann das Ätzen der Auswahlgateschicht eine Trockenätzung aufweisen, wobei die Trockenätzung vorzugsweise isotrop oder anisotrop sein kann.
  • In noch einer Ausgestaltung kann das Ätzen der Auswahlgateschicht eine Nassätzung aufweisen.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen den Schritt des Bildens einer dielektrischen Schicht über dem Gatestapel vor dem Bilden der Auswahlgateschicht.
  • In noch einer Ausgestaltung kann die Auswahlgateschicht ein Polysiliziummaterial aufweisen.
  • In noch einer Ausgestaltung kann das Verfahren ferner nach dem Bilden der Auswahlgateschicht und vor dem Ätzen der Auswahlgateschicht das Bilden einer Glättungsschicht über der Auswahlgateschicht aufweisen; wobei das Ätzen der Auswahlgateschicht das Ätzen der Glättungsschicht und der Auswahlgateschicht aufweisen kann, wobei das Ätzen der Glättungsschicht und der Auswahlgateschicht vorzugsweise eine Trockenätzung aufweisen kann, wobei die Trockenätzung weiter vorzugsweise isotrop oder anisotrop sein kann.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zur Bildung eines Halbleiterbauelements bereitgestellt, wobei das Halbleiterbauelement ein Steuergate, eine Ladungsspeicherschicht und ein Auswahlgate aufweist. Das Verfahren kann aufweisen ein Bereitstellen eines Substrats; ein Bilden eines Gatestapels über dem Substrat, wobei der Gatestapel das Steuergate über der Ladungsspeicherschicht aufweist; und ein Bilden des Auswahlgates seitlich einer Seitenwand des Gatestapels, wobei das Bilden des Gatestapels einen Rückätzprozess aufweist.
  • In einer Ausgestaltung kann das Verfahren ferner aufweisen den Schritt des Bildens einer dielektrischen Schicht über dem Gatestapel vor dem Bilden des Auswahlgates, wobei das Auswahlgate angrenzend an die dielektrische Schicht angeordnet ist.
  • In noch einer Ausgestaltung kann der Rückätzprozess Folgendes aufweisen: Bilden einer Auswahlgateschicht über dem Gatestapel.
  • In noch einer Ausgestaltung kann der Rückätzprozess eine Trockenätzung oder eine Nassätzung aufweisen.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
  • Es zeigen
  • 1 bis 14 Verfahren zur Herstellung eines Halbleiterbauelements gemäß Ausführungsformen der vorliegenden Erfindung.
  • Die folgende ausführliche Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zur Veranschaulichung spezifische Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung ausgeübt werden kann. Diese Ausführungsformen werden ausführlich genug beschrieben, um es Fachleuten zu ermöglichen, die Erfindung auszuüben. Es können andere Ausführungsformen benutzt und strukturelle, logische und elektrische Änderungen vorgenommen werden, ohne von dem Schutzumfang der Erfindung abzuweichen. Die verschiedenen Ausführungsformen schließen sich nicht unbedingt gegenseitig aus, da bestimmte Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden.
  • Mit Bezug auf 1 wird ein Substrat 210 bereitgestellt. Das Substrat 210 kann eine beliebige Art von Substrat sein. Das Substrat 210 kann ein Halbleitersubstrat sein. Das Substrat 210 kann ein Siliziumsubstrat (zum Beispiel ein Bulk-Siliziumsubstrat) sein. Bei einer Ausführungsform kann das Substrat 210 ein Substrat des p-Typs sein. Das Substrat kann ein monokristallines Bulk-Siliziumsubstrat (oder eine darauf aufgewachsene oder anderweitig darin gebildete Schicht), eine Schicht aus (110)-Silizium auf einem (100)-Siliziumwafer oder ein SOI-Substrat (Silizium auf Isolator) sein. Das SOI-Substrat kann zum Beispiel durch einen SIMOX-Prozess gebildet werden, oder zum Beispiel durch Waferbonden mit anschließender Entfernung von überschüssigem Silizium von einem der Wafer. Das Substrat kann ein SOS-Substrat (Silizium auf Saphir) sein. Das Substrat kann ein GeOI-Substrat (Germanium auf Isolator) sein. Das Substrat kann ein oder mehrere Materialien aufweisen, wie zum Beispiel Halbleitermaterialien wie zum Beispiel Siliziumgermanium, Germanium, Germaniumarsenid, Indiumarsenid, Indiumgalliumarsenid oder Indiumantimonid.
  • Als Nächstes wird eine erste dielektrische Schicht 220 über dem Substrat 210 gebildet. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 Folgendes aufweisen: ein Oxid (wie zum Beispiel Siliziumdioxid SiO2), ein Nitrid (wie zum Beispiel Siliziumnitrid Si3N4 oder SixNy), ein Oxynitrid (wie zum Beispiel Siliziumoxynitrid S-O-N oder SiOxNy), oder Kombinationen davon. Die erste dielektrische Schicht 220 kann zwei oder mehr Schichten (z. B. Teilschichten) aufweisen. Die zwei oder mehr Schichten können als ein Schichtstapel angeordnet sein. Die erste dielektrische Schicht 220 kann zum Beispiel einen Oxid-/Nitridstapel, wie zum Beispiel einen SiO2/SixNy-Stapel (wobei die Schichten in einer beliebigen Reihenfolge vorliegen können), einen Oxid-/Nitrid-/Oxidstapel (zum Beispiel einen ONO-Stapel) oder Kombinationen davon aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 ein dielektrisches High-k-Material aufweisen. Das High-k-Material kann eine Dielektrizitätskonstante von mehr als 3,9 aufweisen. Das High-k-Material kann eine Dielektrizitätskonstante von mehr als Siliziumdioxid aufweisen. Das High-k-Material kann ein auf Hafnium basierendes Material aufweisen. Das High-k-Material kann eines oder mehrere der Elemente Hf, Al, Si, Zr, O, N, Ta, La, Ti, Y, Pr, Gd und Kombinationen davon aufweisen. The High-k-Material kann HfSiON, HfSiO, HfO2, HfSiOx, HfAlOx, HfAlOxNy, HfSiAlOx, HfSiAlOxNy, Al2O3, ZrO2, ZrSiOx, Ta2O5, SrTiO3, La2O3, Y2O3, Gd2O3, Pr2O3, TiO2, ZrAlOx, ZrAlOxNy, SiAlOx, SiAlOxNy, ZrSiAlOx, ZrSiAlOxNy oder Kombinationen davon aufweisen. Das High-k-Material kann Al2O3 aufweisen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 ein beliebiges anderes dielektrisches Material oder dielektrisches High-k-Material aufweisen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 einen Oxid-/High-k-Stapel, wie zum Beispiel einen SiO2/Al2O3-Stapel aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 eine Dicke von mindestens 4 nm (Nanometern) aufweisen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 eine Dicke von mindestens 6 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 eine Dicke von mindestens 8 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 eine Dicke von weniger als etwa 15 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 eine Dicke von weniger als etwa 12 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 eine einzige Schicht aus Material aufweisen oder kann zwei oder mehr Schichten aus Material aufweisen.
  • Die erste dielektrische Schicht 220 kann auf viele verschiedene Weisen gebildet werden. Zum Beispiel kann die erste dielektrische Schicht 220 durch eine thermische Oxidation aufgewachsen, durch eine chemische Aufdampfung (CVD), Atomschichtabscheidung (ALD), physikalische Aufdampfung (PVD) oder Jet-Aufdampfung abgeschieden werden. Daher kann die erste dielektrische Schicht 220 durch einen Wachstumsprozess oder durch einen Abscheidungsprozess gebildet werden.
  • Ein High-k-Material kann zum Beispiel durch einen Abscheidungsprozess gebildet werden. Beispiele für Abscheidungsprozesse, die verwendet werden können, wären chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), Atomschichtabscheidung (ALD), Molekularstrahlepitaxie (MBE) oder andere Abscheidungsprozesse.
  • Bei einer oder mehreren Ausführungsformen kann die erste dielektrische Schicht 220 als eine dielektrische Tunnelungsschicht für ein Floating-Gate-Speicherbauelement dienen. Bei einer anderen Ausführungsform der Erfindung kann die erste dielektrische Schicht 220 als eine dielektrische Tunnelungsschicht für ein Ladungsfallen-Speicherbauelement dienen.
  • In einem nachfolgenden Verarbeitungsschritt kann eine Ladungsspeicherschicht 230 über der ersten dielektrischen Schicht 220 gebildet werden. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 zum Beispiel ein Polysiliziummaterial aufweisen. Das Polysilizium kann mit einem Dotierungsstoff des n-Typs (wie zum Beispiel Phosphor) oder einem Dotierungsstoff des p-Typs (wie zum Beispiel Bor) dotiert werden. Die Dotierung kann unter Verwendung eines Ionenimplantationsprozesses erreicht werden oder kann in-situ geschehen. Bei einer oder mehreren Ausführungsformen erfolgt bei in-situ-Dotierung der Zusatz von Dotierungsstoffgasen, wie zum Beispiel Phosphin und Diboran, zu den bei der Polysiliziumabscheidung verwendeten CVD-Reaktionsmittelgasen.
  • Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 ein beliebiges leitfähiges Material aufweisen. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 ein Metallmaterial aufweisen, wie zum Beispiel ein reines Metall oder eine Metalllegierung. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 ein Halbleitermaterial aufweisen. Bei einer oder mehreren Ausführungsformen ist es möglich, dass die Ladungsspeicherschicht 230 ein dielektrisches Material aufweisen kann. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 ein Metallsilizid oder ein Metallnitrid aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 TiN, TiC, HfN, TaN, TaC, TaN, W, Al, Ru, RuTa, TaSiN, NiSix, CoSix, TiSix, Ir, Y, Pt, I, Pt, Ti, Pd, Re, Rh, Boride von Ti, Boride von Hf, Boride von Zr, Phosphide von Ti, Phosphid von Hf, Phosphide von Zr, Antimonide von Ti, Antimonide von Hf, Antimonide von Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW und/oder Kombinationen davon aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 ein Nitrid aufweisen. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 ein nanokristallines Material aufweisen. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 ein dielektrisches High-k-Material aufweisen.
  • Die Ladungsspeicherschicht 230 kann eine einzige Schicht oder eine Vielzahl gestapelter Schichten aufweisen (wie zum Beispiel eine über einer Metallschicht angeordnete Polysiliziumschicht). Bei einer oder mehreren Ausführungsformen kann die Dicke der Ladungsspeicherschicht 230 etwa 30 nm bis etwa 300 nm betragen, es sind jedoch auch andere Dicken möglich. Die Ladungsspeicherschicht 230 kann auf viele verschiedene Weisen abgeschieden werden. Beispiele wären chemische Aufdampfung, physikalische Aufdampfung und Atomschichtabscheidung. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 eine Mischung (wie zum Beispiel eine heterogene Mischung) von zwei oder mehr verschiedenen Materialien sein.
  • Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 als Floating-Gate-Schicht eines Floating-Gate-Bauelements dienen. Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 als eine Ladungsfallenschicht für ein Ladungsfallen-Bauelement dienen. Bei einer oder mehreren Ausführungsformen ist es möglich, dass beliebige der oben für die Ladungsspeicherschicht 230 beschriebenen Materialien entweder für eine Floating-Gate-Schicht für ein Floating-Gate-Bauelement oder als eine Ladungsfallenschicht für ein Ladungsfallen-Bauelement nützlich sein können.
  • Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 als eine Floating-Gate-Schicht eines Floating-Gate-Speicherbauelements dienen. Daher kann die Ladungsspeicherschicht 230 ein beliebiges Material aufweisen, das als ein Floating-Gate für ein Floating-Gate-Speicherbauelement dienen kann.
  • Bei einer oder mehreren Ausführungsformen kann das Floating-Gate-Material ein Polysiliziummaterial aufweisen. Das Polysiliziummaterial kann Polysilizium sein. Das Polysilizium kann mit einem Dotierungsstoff des n-Typs (wie zum Beispiel Phosphor) oder einem Dotierungsstoff des p-Typs (wie zum Beispiel Bor) dotiert werden. Die Dotierung kann unter Verwendung eines Ionenimplantationsprozesses erreicht werden oder kann in-situ geschehen. Wie bereits erwähnt kann bei in-situ-Dotierung der Zusatz von Dotierungsstoffgasen, wie zum Beispiel Phosphin und Diboran, zu den bei Polysiliziumabscheidung verwendeten CVD-Reaktionsstoffgasen erfolgen.
  • Bei einer oder mehreren Ausführungsformen kann das Floating-Gate-Material ein beliebiges leitfähiges Material aufweisen. Bei einer oder mehreren Ausführungsformen kann das Floating-Gate-Material ein Metallmaterial aufweisen, wie zum Beispiel ein reines Material oder eine Metalllegierung. Bei einer oder mehreren Ausführungsformen kann das Floating-Gate-Material ein Halbleitermaterial aufweisen. Bei einer oder mehreren Ausführungsformen ist es möglich, dass das Floating-Gate-Material ein dielektrisches Material aufweisen kann. Bei einer oder mehreren Ausführungsformen kann das Floating-Gate-Material ein Metallsilizid oder ein Metallnitrid aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann das Floating-Gate-Material TiN, TiC, HfN, TaN, TaC, TaN, W, Al, Ru, RuTa, TaSiN, NiSix, CoSix, TiSix, Ir, V, Pt, I, Pt, Ti, Pd, Re, Rh, Boride von Ti, Boride von Hf, Boride von Zr, Phosphide von Ti, Phosphid von Hf, Phosphide von Zr, Antimonide von Ti, Antimonide von Hf, Antimonide von Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW und/oder Kombinationen davon aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann die Ladungsspeicherschicht 230 als eine Ladungsfallenschicht für ein Ladungsfallen-Speicherbauelement dienen. Daher kann die Ladungsspeicherschicht 230 ein beliebiges Material aufweisen, das als eine Ladungsfallenschicht für ein Ladungsfallen-Speicherbauelement dienen kann. Beispiele für Ladungsfallenmaterialien wären ohne Beschränkung Nitride (wie zum Beispiel Siliziumnitrid), nanokristalline Materialien und möglicherweise bestimmte High-k-Materialien. Bei einer oder mehreren Ausführungsformen kann die Ladungsfallenschicht ein dielektrisches Material aufweisen.
  • Wieder mit Bezug auf 1 kann nach der Bildung der Ladungsspeicherschicht 230 eine zweite dielektrische Schicht 240 über der Ladungsspeicherschicht 230 gebildet werden. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 durch einen Abscheidungsprozess gebildet werden. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 durch einen Wachstumsprozess gebildet werden. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 ein Oxid (wie zum Beispiel Siliziumdioxid SiO2), ein Nitrid (wie zum Beispiel Si3N4 oder SixNy), ein Oxynitrid (wie zum Beispiel Siliziumoxynitrid S-O-N oder SiOxNy) oder Kombinationen davon aufweisen. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 einen Stapel aus zwei oder mehr Schichten aufweisen (oder einen Stapel aus drei oder mehr Schichten), wie zum Beispiel einen Oxid-/Nitridstapel, wie zum Beispiel einen SiO2/Si3N4- oder einen SiO2/SixNy-Stapel oder einen Nitrid-/Oxidstapel, einen Oxid-/Nitrid-/Oxidstapel (zum Beispiel einen ONO-Stapel) oder Kombinationen davon.
  • Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 ein dielektrisches High-k-Material aufweisen. Das High-k-Material kann eine Dielektrizitätskonstante von mehr als 3,9 aufweisen. Das High-k-Material kann eine Dielektrizitätskonstante von mehr als Siliziumdioxid aufweisen. Das High-k-Material kann ein auf Hafnium basierendes Material aufweisen. Das High-k-Material kann eines oder mehrere der Elemente Hf, Al, Si, Zr, O, N, Ta, La, Ti, Y, Pr, Gd und Kombinationen davon aufweisen. Das High-k-Material kann HfSiON, HfSiO, HfO2, HfSiOx, HfAlOx, HfAlOxNy, HfSiAlOx, HfSiAlOxNy, Al2O3, ZrO2, ZrSiOx, Ta2O5, SrTiO3, La2O3, Y2O3, Gd2O3, Pr2O3, TiO2, ZrAlOx, ZrAlOxNy, SiAlOx, SiAlOxNy, ZrSiAlOx, ZrSiAlOxNy oder Kombinationen davon aufweisen. Das High-k-Material kann Al2O3 aufweisen. Als Alternative kann die zweite dielektrische Schicht 240 ein beliebiges anderes dielektrisches Material oder dielektrisches High-k-Material aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 eine Dicke von mindestens 4 nm (Nanometern) aufweisen. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht eine Dicke von mindestens 6 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht eine Dicke von mindestens 8 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 eine Dicke von weniger als etwa 20 nm aufweisen. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 eine Dicke von weniger als etwa 15 nm aufweisen. Es sind auch andere Dicken möglich. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 eine einzige Schicht aus Material aufweisen oder kann zwei oder mehr Schichten aus Material aufweisen.
  • Die zweite dielektrische Schicht 240 kann auf viele verschiedene Weisen gebildet werden. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 durch einen Abscheidungsprozess gebildet werden. Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 durch einen Wachstumsprozess (wie zum Beispiel einen thermischen Wachstumsprozess) gebildet werden. Zum Beispiel kann die zweite dielektrische Schicht durch thermische Oxidation, Abscheidung durch chemische Aufdampfung (CVD), Atomschichtabscheidung (ALD), physikalische Aufdampfung (PVD) oder eine Jet-Aufdampfung aufgewachsen werden. Daher kann die zweite dielektrische Schicht zum Beispiel durch einen Wachstumsprozess oder durch einen Abscheidungsprozess gebildet werden.
  • Wie bereits erwähnt kann ein High-k-Material zum Beispiel durch einen Abscheidungsprozess gebildet werden. Beispiele für Abscheidungsprozesse, die verwendet werden können, wären chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), Atomschichtabscheidung (ALD), Molekularstrahlepitaxie (MDE) oder andere Abscheidungsprozesse.
  • Bei einer oder mehreren Ausführungsformen kann die zweite dielektrische Schicht 240 als eine dielektrische Schicht zwischen Gates zwischen einem Floating-Gate und einem Steuergate eines Floating-Gate-Speicherbauelements dienen. Bei einer oder mehreren Ausführungsformen können das Floating-Gate und das Steuergate beide aus einem Polysiliziummaterial gebildet werden. Das Polysiliziummaterial kann ein Polysilizium wie z. B. ein dotiertes Polysilizium sein. Das dotierte Polysilizium kann n- oder p-dotiert sein. In diesem Fall kann die zweite dielektrische Schicht 240 als dielektrisches Interpoly-Material dienen.
  • Es wird angemerkt, dass die Verwendung eines High-k-Materials als eine dielektrische Schicht zwischen Gates (oder als eine dielektrische Interpoly-Schicht) in einem Floating-Gate-Speicherbauelement von Vorteil sein kann, da die größere Dielektrizitätskonstante zu einer größeren kapazitiven Kopplung führen kann. Dies kann zu einer Verringerung der zum Betrieb des Bauelements benötigten Leistung führen.
  • Als Nächstes kann eine Steuergateschicht 250 über der zweiten dielektrischen Schicht 240 gebildet werden. Die Steuergateschicht 250 kann eine obere Gateschicht sein. Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht 250 aus einem beliebigen leitfähigen Material gebildet werden. Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht 250 daher ein beliebiges leitfähiges Material aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht 250 zum Beispiel ein Polysiliziummaterial aufweisen. Das Polysiliziummaterial kann Polysilizium sein. Das Polysilizium kann mit einem Dotierungsstoff des n-Typs (wie zum Beispiel Phosphor) oder einem Dotierungsstoff des p-Typs (wie zum Beispiel Bor) dotiert werden. Die Dotierung kann unter Verwendung eines Ionenimplantationsprozesses erreicht werden. Bei einer oder mehreren Ausführungsformen ist es vorstellbar, dass die Dotierung in-situ geschehen kann. Bei einer oder mehreren Ausführungsformen kann die Dotierung mindestens teilweise nach der Bildung des Gatestapels erreicht werden, wie nachfolgend erläutert werden wird. Bei einer oder mehreren Ausführungsformen kann die Dotierung der Steuergateschicht 250 mindestens teilweise während der Bildung der Extensionsbereiche und/oder der Source-/Drainbereiche erreicht werden.
  • Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht 250 ein Metallmaterial aufweisen, wie zum Beispiel ein reines Metall oder eine Metalllegierung. Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht 250 ein beliebiges anderes Material sein, das als ein Steuergate für ein Ladungsspeicherungs-Speicherbauelement geeignet ist. Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht 250 ein Metallsilizid oder ein Metallnitrid aufweisen. Bei einer oder mehreren Ausführungsformen kann die Steuergateschicht 250 TiN, TiC, HfN, TaN, TaC, TaN, W, Al, Ru, RuTa, TaSiN, NiSix, CoSix, TiSix, Ir, Y, Pt, I, PtTi, Pd, Re, Rh, Boride, Phosphide oder Antimonide von Ti, Hf, Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW, andere Metalle und/oder Kombinationen davon aufweisen.
  • Die Steuergateschicht 250 kann eine einzige Schicht oder eine Vielzahl von gestapelten Schichten aufweisen (wie zum Beispiel eine über einer Metallschicht angeordnete Polysiliziumschicht). Die Steuergateschicht 250 kann eine Mischung (wie zum Beispiel eine heterogene Mischung) von zwei oder mehr verschiedenen Materialien aufweisen. Bei einer oder mehreren Ausführungsformen kann die Dicke der Steuergateschicht 250 etwa 30 Nanometer bis etwa 300 Nanometer betragen, obwohl auch andere Dicken möglich sind. Die Steuergateschicht 250 kann auf viele verschiedene Weisen abgeschieden werden. Beispiele wären chemische Aufdampfung, physikalische Aufdampfung und Atomschichtabscheidung.
  • Weiter mit Bezug auf 1 kann eine Maskierungsschicht 260 über der Steuergateschicht 250 gebildet werden. Die Maskierungsschicht 260 kann ein Photoresistmaterial aufweisen. Mit Bezug auf 2 ist die in 1 gezeigte Maskierungsschicht 260 strukturiert, so dass ein erster Maskierungsteil 260A und ein zweiter Maskierungsteil 260B gebildet werden. Der erste Maskierungsteil 260A und der zweite Maskierungsteil 260B sind durch einen seitlichen Abstand DX getrennt.
  • In einem nachfolgenden Verarbeitungsschritt können die Schichten 230, 240 und 250 maskiert und geätzt werden, so dass der in 3 gezeigte Gatestapel 255A und Gatestapel 255B gebildet werden. Der Gatestapel 255A weist eine Ladungsspeicherschicht 230A auf, die ein Teil der Ladungsspeicherschicht 230 von 1 ist, eine zweite dielektrische Schicht 240A, die ein Teil der zweiten dielektrischen Schicht 240 von 1 ist, und eine Steuergateschicht 250A, die ein Teil der Steuergateschicht 250 von 1 ist.
  • Der Gatestapel 255B weist eine Ladungsspeicherschicht 230B auf, die ein Teil der Ladungsspeicherschicht 230 von 1 ist, eine zweite dielektrische Schicht 240B, die ein Teil der zweiten dielektrischen Schicht 240 von 1 ist, und eine Steuergateschicht 250B, die ein Teil der Steuergateschicht 250 von 1 ist.
  • Bei einer oder mehreren Ausführungsformen können die Ladungsspeicherschichten 230A, 230B Floating-Gate-Schichten für Floating-Gate-Speicherbauelemente sein. Jede der Floating-Gate-Schichten 230A, 230B kann auch als Floating-Gate bezeichnet werden. Bei einer oder mehreren Ausführungsformen kann jede der Ladungsspeicherschichten 230A, 230B eine Ladungsfallenschicht 230' für Ladungsfallen-Speicherbauelemente sein. Die Steuergateschichten 250A, B können auch als Steuergates für das Ladungsspeicherungs-Speicherbauelement bezeichnet werden.
  • Es wird angemerkt, dass der Ätzprozess zur Bildung jedes der Gatestapel 255A, 255B einen oder zwei oder mehr Ätzschritte in Anspruch nehmen kann. Bei einer oder mehreren Ausführungsformen kann mindestens eine Ätzchemie beteiligt sein. Bei einer oder mehreren Ausführungsformen können mindestens zwei Ätzchemien beteiligt sein.
  • Mit Bezug auf 3 kann bei einer oder mehreren Ausführungsformen der Ätzprozess zur Bildung der Gatestapel 255A, 255B an oder in der ersten dielektrischen Schicht 220 anhalten. Mit Bezug auf die in 3 gezeigte Ausführungsform kann ein nicht unter den Gatestapeln 255A, 255B liegender Teil 220C der ersten dielektrischen Schicht 220 teilweise geätzt werden. Bei einer anderen Ausführungsform ist es möglich, dass der Teil 220C nicht wesentlich geätzt wird. Bei einer anderen Ausführungsform ist es möglich, dass der Teil 220C ganz hindurch geätzt wird.
  • Ein Teil 220A der ersten dielektrischen Schicht, der unter dem Gatestapel 255A liegt, kann nicht wesentlich, anders ausgedrückt kaum, geätzt werden. Der Teil 220A der ersten dielektrischen Schicht 220 kann als erste dielektrische Schicht 220A bezeichnet werden. Die unter dem Gatestapel 255A liegende erste dielektrische Schicht 220A kann als Tunnelungsdielektrikum für ein Ladungsspeicherungs-Bauelement dienen. Das Ladungsspeicherungs-Bauelement kann entweder ein Floating-Gate-Bauelement oder ein Ladungsfallen-Bauelement sein.
  • Ein Teil 220B der dielektrischen Schicht 220, der unter dem Gatestapel 255B liegt, kann nicht wesentlich, anders ausgedrückt kaum, geätzt werden. Der Teil 220B der ersten dielektrischen Schicht 220 kann als erste dielektrische Schicht 220B bezeichnet werden. Die unter dem Gatestapel 255B liegende erste dielektrische Schicht 220B kann als Tunnelungsdielektrikum für ein Ladungsspeicherungs-Bauelement dienen. Das Ladungsspeicherungs-Bauelement kann entweder ein Floating-Gate-Bauelement oder ein Ladungsfallen-Bauelement sein.
  • In einem nachfolgenden Verarbeitungsschritt kann eine dielektrische Schicht 270 über der in 3 gezeigten Struktur gebildet werden, um die in 4 gezeigte Struktur zu bilden. Die dielektrische Schicht 270 kann entweder durch einen Wachstumsprozess oder durch einen Abscheidungsprozess gebildet werden. Der Abscheidungsprozess kann einen im Wesentlichen konformen Abscheidungsprozess aufweisen. Die dielektrische Schicht 270 kann auf der oberen Oberfläche und Seitenwandoberfläche bzw. den oberen Oberflächen und Seitenwandoberflächen jedes der Gatestapel 255A, 255B sowie über den freigelegten Teilen der ersten dielektrischen Schicht 220 gebildet werden. Die dielektrische Schicht kann über den Seitenwandoberflächen der Schichten 230A, 240A und 250A des Gatestapels 255A sowie über den Seitenwandoberflächen der Schichten 230B, 240B und 250B des Gatestapels 255B gebildet werden. Wenn ein Wachstumsprozess verwendet wird, ist es möglich, dass die dielektrische Schicht 270 auf den Seitenwandoberflächen der zweiten dielektrischen Schichten 240A, B im Wesentlichen nicht, anders ausgedrückt kaum, wächst.
  • Im Allgemeinen kann die dielektrische Schicht 270 ein beliebiges dielektrisches Material aufweisen. Bei einer oder mehreren Ausführungsformen kann die dielektrische Schicht 270 ein Oxid (wie zum Beispiel Siliziumdioxid SiO2), ein Nitrid (wie zum Beispiel Si3N4 oder SixNy), ein Oxynitrid (wie zum Beispiel Siliziumoxynitrid S-O-N oder SiOxNy) oder Kombinationen davon aufweisen. Bei einer oder mehreren Ausführungsformen kann die dielektrische Schicht 270 einen Stapel aus zwei oder mehr Schichten (oder einen Stapel aus drei oder mehr Schichten) aufweisen, wie zum Beispiel einen Oxid-/Nitridstapel, wie zum Beispiel einen SiO2/Si3N4-Stapel oder einen SiO2/SixNy-Stapel oder einen Nitrid-/Oxidstapel, einen Oxid-/Nitrid-/Oxidstapel (zum Beispiel einen ONO-Stapel) oder Kombinationen davon. Bei einer oder mehreren Ausführungsformen kann die dielektrische Schicht 270 ein dielektrisches High-k-Material aufweisen.
  • Nunmehr mit Bezug auf 5A wird über der in 4 gezeigten Struktur eine Auswahlgateschicht 280 gebildet, um die in 5A gezeigte Struktur zu bilden. Die Auswahlgateschicht weist eine obere Oberfläche 280T auf. Mit Bezug auf 5A ist zu sehen, dass die Auswahlgateschicht 280 über der dielektrischen Schicht 270 gebildet wird. Die Auswahlgateschicht kann sowohl über den Gatestapeln 255A, 255B als auch zwischen den Gatestapeln 255A, 255B gebildet werden. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 den Raum zwischen den Gatestapeln 255A, 255B im Wesentlichen ausfüllen. Die Auswahlgateschicht 280 kann durch einen Wachstumsprozess oder einen Abscheidungsprozess gebildet werden. Bei einer oder mehreren Ausführungsformen kann der Abscheidungsprozess ein im Wesentlichen konformer Abscheidungsprozess sein.
  • Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 eine Dicke von etwa 100 nm (Nanometer) oder mehr aufweisen. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 eine Dicke von etwa 200 nm oder mehr aufweisen. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 eine Dicke von etwa 300 nm oder mehr aufweisen. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 eine Dicke von etwa 400 nm oder mehr aufweisen. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 eine Dicke von etwa 500 nm oder mehr aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 ein Polysiliziummaterial aufweisen oder im Wesentlichen daraus bestehen. Das Polysiliziummaterial kann Polysilizium sein. Das Polysilizium kann mit einem Dotierungsstoff des n-Typs (wie zum Beispiel Phosphor) oder einem Dotierungsstoff des p-Typs (wie zum Beispiel Bor) dotiert werden. Die Dotierung kann unter Verwendung eines Ionenimplantationsprozesses erreicht werden oder kann in situ geschehen. Bei einer oder mehreren Ausführungsformen kann die Dotierung der Auswahlgateschicht mindestens teilweise während der Bildung der Extensionsbereiche und/oder der Source-/Drainbereiche erreicht werden. Die Bildung der Extensionsbereiche und der Source-/Drainbereiche wird nachfolgend erläutert.
  • Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht nach der Bildung der Auswahlgateschicht 280' (wie in 6 gezeigt) und/oder nach der Bildung der Auswahlgateschichten 280A, 280B (wie in 9 gezeigt) dotiert werden.
  • Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht aus einem beliebigen anderen leitfähigen Material gebildet werden. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 ein Metallmaterial aufweisen, wie zum Beispiel ein reines Metall oder eine Metalllegierung. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 ein beliebiges anderes Material sein, das sich als Auswahlgate für ein Ladungsspeicherungs-Speicherbauelement eignet. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 ein Metallsilizid oder ein Metallnitrid aufweisen. Bei einer oder mehreren Ausführungsformen kann die Auswahlgateschicht 280 TiN, TiC, HfN, TaN, TaC, TaN, W, Al, Ru, RuTa, TaSiN, NiSix, CoSix, TiSix, Ir, Y, Pt, I, PtTi, Pd, Re, Rh, Boride, Phosphide oder Antimonide von Ti, Hf, Zr, TiAlN, Mo, MoN, ZrSiN, ZrN, HfN, HfSiN, WN, Ni, Pr, VN, TiW, andere Metalle und/oder Kombinationen davon aufweisen.
  • Die Auswahlgateschicht 280 kann eine vertikale Abmessung DZ über den Gatestapeln 255A, 255B aufweisen. Bei einer oder mehreren Ausführungsformen kann die Abmessung DZ gemessen von einer Oberfläche, die mit der oberen Oberfläche der dielektrischen Schicht 270 bündig ist, zu der oberen Oberfläche 280T der Auswahlgateschicht 280 eine maximale Dimension sein.
  • Die Dimension DX kann eine seitliche Dimension zwischen den Gatestapeln 255A, 255B sein. Bei einer oder mehreren Ausführungsformen kann die Dimension DX eine seitliche Dimension zwischen einem Teil der Schicht 270, der über dem ersten Gatestapel 255A liegt, und einem Teil der dielektrischen Schicht 270, der über dem zweiten Gatestapel 255B liegt, sein.
  • Bei einer oder mehreren Ausführungsformen kann die vertikale Distanz DZ so gewählt werden, dass eine im Wesentlichen flache obere Oberfläche 280T der Auswahlgateschicht 280 erzeugt wird. Bei einer oder mehreren Ausführungsformen kann die vertikale Distanz DZ so gewählt werden, dass sie im Wesentlichen größer oder gleich der seitlichen Distanz DX ist. Das heißt, bei einer oder mehreren Ausführungsformen gilt DZ ≥ DX. Bei einer oder mehreren Ausführungsformen gilt DZ ≥ (1,5)DX. Bei einer oder mehreren Ausführungsformen gilt DZ ≥ (2)DX. Es wird angemerkt, dass die obere Oberfläche 280T mit zunehmender Distanz DZ glätter und glätter werden kann.
  • 5B zeigt eine andere Ausführungsform der Erfindung. Mit Bezug auf 5B ist zu sehen, dass eine zusätzliche (und optionale) Glättungsschicht 290 über der Auswahlgateschicht 280 gebildet werden kann. Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht entweder durch einen Wachstumsprozess oder durch einen Abscheidungsprozess gebildet werden. Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht durch einen chemischen Aufdampfungsprozess gebildet werden. Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht durch einen Aufschleuderprozess gebildet werden.
  • Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht 290 ein Fotoresistmaterial aufweisen. Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht 290 ein Antireflex-Beschichtungsmaterial aufweisen (zum Beispiel ein ARC-Material). Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht 290 ein Lückenfüllmaterial aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht 290 ein dielektrisches Low-k-Material aufweisen. Bei einer oder mehreren Ausführungsformen kann die Dielektrizitätskonstante des Materials kleiner als die von Siliziumdioxid sein.
  • Bei einer oder mehreren Ausführungsformen kann das dielektrische Low-k-Material durch eine chemische Aufdampfungstechnik abgeschieden werden. Bei einer oder mehreren Ausführungsformen kann das dielektrische Low-k-Material ein Oxid sein, das durch eine chemische Aufdampfungstechnik abgeschieden wird. Bei einer oder mehreren Ausführungsformen kann das dielektrische Low-k-Material durch eine Aufschleudertechnik abgeschieden werden.
  • Bei einer oder mehreren Ausführungsformen kann das Low-k-Dielektrikum ein poröses Low-k-Dielektrikum sein. Zum Beispiel kann die Glättungsschicht 290 ein poröses Low-k-Oxid aufweisen. Das poröse Low-k-Dielektrikum (wie zum Beispiel das Low-k-Oxid) kann durch einen chemischen Aufdampfungsprozess abgeschieden werden.
  • Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht 290 ein polymerisches dielektrisches Material aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht 290 ein organisches Material aufweisen. Bei einer oder mehreren Ausführungsformen kann das organische Material ein organisches dielektrisches Low-k-Material sein. Bei einer oder mehreren Ausführungsformen kann das organische Material zum Beispiel ein organisches polymerisches Aufschleuderdielektrikum aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht 290 ein polymerisches Aufschleuderdielektrikum wie SiLK aufweisen. Bei einer oder mehreren Ausführungsformen kann das polymerische Aufschleuderdielektrikum ein organisches polymerisches Aufschleuderdielektrikum sein.
  • Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht 290 ein dotiertes Siliziumdioxid aufweisen. Das dotierte Siliziumdioxid kann nichtporös oder porös sein.
  • Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht 290 ein kohlenstoffdotiertes dielektrisches Material, wie zum Beispiel ein kohlenstoffdotiertes Siliziumdioxid, aufweisen. Das kohlenstoffdotierte Siliziumdioxidmaterial kann nichtporös oder porös sein. Ein Beispiel für ein kohlenstoffdotiertes Siliziumdioxid wäre BLACK DIAMOND von Applied Materials, Inc. in Santa Clara, CA.
  • Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht 290 von der Auswahlgateschicht 280 verschieden sein. Bei einer oder mehreren Ausführungsformen kann die Glättungsschicht 290 ein Material aufweisen, das von der Auswahlgateschicht 280 verschieden ist.
  • Wie in 5B gezeigt, kann die Glättungsschicht 290 dazu dienen, die Variationen in der oberen Oberfläche 280T der Auswahlgateschicht 280 zu glätten. Daher ist es somit möglich, dass die Auswahlgateschicht 280 so gebildet wird, dass die Distanz DZ' der Auswahlgateschicht 280, die in 5B gezeigt ist (die in Kombination mit einer Glättungsschicht 290 verwendet wird), kleiner als die Distanz DZ der Auswahlgateschicht 280 ist, die in 5A gezeigt ist (die ohne eine Glättungsschicht 290 verwendet wird).
  • Die Kombination aus der Auswahlgateschicht 280 und der Glättungsschicht 290 kann eine vertikale Abmessung DZ'' über der Oberseite der Gatestapel 255A, 255B wie in 5B gezeigt aufweisen. Bei einer oder mehreren Ausführungsformen kann die Abmessung DZ'' gemessen von der dielektrischen Schicht 270 zu der oberen Oberfläche 290T der Glättungsschicht 290 eine maximale Abmessung sein.
  • Bei einer oder mehreren Ausführungsformen kann die vertikale Distanz DZ'' so gewählt werden, dass sie im Wesentlichen größer oder gleich der seitlichen Distanz DX ist. Das heißt, bei einer oder mehreren Ausführungsformen gilt DZ'' ≥ DX. Bei einer oder mehreren Ausführungsformen gilt DZ'' ≥ (1,5)DX. Bei einer oder mehreren Ausführungsformen gilt DZ'' ≥ (2)DX. Es wird angemerkt, dass die obere Oberfläche 280T mit zunehmender Distanz DZ'' glätter und glätter werden kann.
  • Bei einer oder mehreren Ausführungsformen ist es möglich, dass die Distanzen DX, DZ, DZ' und DZ'' stattdessen von den Oberflächen der Gatestapel 255A, B aus gemessen werden. Zum Beispiel kann bei einer oder mehreren Ausführungsformen die Schicht 270 nicht verwendet werden. In diesem Fall ist es möglich, dass die Distanzen DX, DZ, DZ' und DZ'' stattdessen von den Oberflächen der Gatestapel 255A, 255B aus gemessen werden.
  • Mit Bezug auf 6 können die in 5A gezeigte Auswahlgateschicht 280 oder die Kombination der Auswahlgateschicht 280 und der Glättungsschicht 290, die in 5B gezeigt ist, auf die in 6 gezeigte Auswahlgateschicht 280' zurückgeätzt werden. Die Auswahlgateschicht 280' ist ein Teil der in 5A oder 5B gezeigten Auswahlgateschicht 280. Bei einer oder mehreren Ausführungsformen kann die in 6 gezeigte Auswahlgateschicht 280' eine lokale Planarisierung aufweisen. Bei einer oder mehreren Ausführungsformen kann die lokale Planarisierung mindestens zwischen den Gatestapeln 255A, 255B und/oder in der Nähe der Gatestapel 255A, 255B (auf einer oder beiden Seiten der Gatestapel 255A, 255B) existieren. Mit Bezug auf 6 besitzt die Auswahlgateschicht 280' eine obere Oberfläche 280T'.
  • Bei einer oder mehreren Ausführungsformen kann der Ätzprozess einen Trockenätzprozess umfassen. Bei einer oder mehreren Ausführungsformen kann der Trockenätzprozess einen Plasmaätzprozess aufweisen. Bei einer oder mehreren Ausführungsformen kann der Trockenätzprozess eine reaktive Ionenätzung (RIE) aufweisen. Bei einer oder mehreren Ausführungsformen kann die reaktive Ionenätzung (RIE) sowohl einen reaktiven chemischen Prozess als auch einen physikalischen Prozess aufweisen, der Ionenbombardierung verwendet. Bei einer oder mehreren Ausführungsformen kann der Trockenätzprozess ein isotropes Ätzen aufweisen. Bei einer oder mehreren Ausführungsformen kann der Trockenätzprozess ein anisotropes Ätzen aufweisen. Bei einer oder mehreren Ausführungsformen kann der Ätzprozess eine oder mehrere (und möglicherweise zwei oder mehr) Ätzchemien aufweisen. Bei einer oder mehreren Ausführungsformen kann der zum Ätzen der relativ dicken Auswahlgateschicht 280 (mit oder ohne die Glättungsschicht 290) verwendete Ätzprozess ohne einen Maskierungsschritt durchgeführt werden.
  • Bei einer oder mehreren Ausführungsformen kann der Ätzprozess zum Ätzen der in 5A gezeigten Auswahlgateschicht 280 oder der Auswahlgateschicht 280 in Kombination mit der in 5B gezeigten Glättungsschicht 290 einen Nassätzprozess aufweisen. Bei einer oder mehreren Ausführungsformen kann der Nassätzprozess ein isotroper Ätzprozess sein. Bei einer oder mehreren Ausführungsformen kann das für den Nassätzprozess verwendete Ätzmittel Kaliumhydroxid (KOH) aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann der Ätzprozess zum Ätzen der Auswahlgateschicht 280 oder der Auswahlgateschicht 280 in Kombination mit der Glättungsschicht 290 einen isotropen Ätzprozess aufweisen.
  • Bei einer oder mehreren Ausführungsformen kann der Ätzprozess zum Ätzen der Auswahlgateschicht 280 oder der Auswahlgateschicht 280 in Kombination mit der Glättungsschicht 290 einen anisotropen Ätzprozess aufweisen.
  • Der Prozess des Abscheidens einer relativ dicken Auswahlgateschicht 280 (wie zum Beispiel in 5A, 5B ohne oder mit einer zusätzlichen Glättungsschicht 290 gezeigt) und des anschließenden Zurückätzens auf eine dünnere Auswahlgateschicht 280' (wie zum Beispiel in 6 gezeigt) kann als ein Beispiel für einen Rückätzprozess betrachtet werden.
  • Bei einer oder mehreren Ausführungsformen kann der Ätzprozess insofern zur Bereitstellung eines Glättungs- oder Planarisierungsaffekts dienen, als die in 6 gezeigte obere Oberfläche 280T' glätter als die in 5A gezeigte obere Oberfläche 280T (oder die in 5B gezeigte obere Oberfläche 290T) sein kann. Bei einer oder mehreren Ausführungsformen kann die Glättung oder Planarisierung eine lokale Glättung oder lokale Planarisierung sein.
  • Die entweder in 5A oder 5B gezeigte Auswahlgateschicht 280 kann auf die in 6 gezeigte Auswahlgateschicht 280' zurückgeätzt werden. Die in 6 gezeigte Auswahlgateschicht 280' besitzt eine obere Oberfläche 280T', die an oder unter der oberen Oberfläche der dielektrischen Schicht 270 liegen kann. Der Ätzprozess kann die dielektrische Schicht 270 als eine Ätzstoppschicht verwenden.
  • Die in 5A oder 5B gezeigte Auswahlgateschicht 280 kann durch eine zeitgesteuerte oder Endpunkt-RIE-Ätzung geätzt werden, wobei der Endpunkt gefunden werden kann, wenn die Ätzung (die zum Beispiel eine Polysiliziumätzung sein kann) die dielektrische Schicht 270 erreicht, die die Gatestapel 255A, 255B bedeckt.
  • Wie erwähnt, kann der Ätzprozess verwendet werden, um die in 5A gezeigte Struktur (ohne zusätzliche Glättungsschicht) zu ätzen, oder kann verwendet werden, um die in 5B gezeigte Struktur (mit mindestens einer zusätzlichen Glättungsschicht 290) zu ätzen.
  • Die Verwendung eines Ätzprozesses zum Entfernen eines Teils der in 5A oder 5B gezeigten Auswahlgateschicht 280, um so die Auswahlgateschicht 280' wie in 6 gezeigt zu erzeugen, kann gegenüber der Verwendung eines Prozesses des chemisch-mechanischen Polierens (CMP) einen oder mehrere Vorteile aufweisen. Der Ätzprozess kann einfacher und kosteneffektiver auszuführen sein.
  • Bei einer oder mehreren Ausführungsformen kann die obere Oberfläche 280T' der in 6 gezeigten Auswahlgateschicht 280' dergestalt sein, dass sie einen Teil der Topologie der oberen Oberfläche 280T der Auswahlgateschicht 280 (wie in 5A gezeigt) oder einen Teil der Topologie der oberen Oberfläche 290T der Glättungsschicht 290 (wie in 5B gezeigt) behält.
  • Mit Bezug auf 7 kann eine Maskierungsschicht 300 über der in 6 gezeigten Struktur gebildet werden, so dass die in 7 gezeigte Struktur gebildet wird. Die Maskierungsschicht 300 kann ein Fotoresistmaterial aufweisen. Mit Bezug auf 8 wird die Maskierungsschicht 300 strukturiert, so dass ein erster Maskierungsteil 300A und ein zweiter Maskierungsteil 300B gebildet wird. Der erste Maskierungsteil 300A kann über mindestens einem Teil des ersten Gatestapels 255A und einem Teil der Auswahlgateschicht 280', der sich zwischen dem ersten Gatestapel 255A und dem zweiten Gatestapel 255B befindet, liegen. Der zweite Maskierungsteil 300B kann über mindestens einem Teil des zweiten Gatestapels 255B und einem Teil der Auswahlgateschicht 280', der sich zwischen dem ersten Gatestapel 255A und dem zweiten Gatestapel 255B befindet, liegen.
  • Mit Bezug auf 9 werden der erste Maskierungsteil 300A und der zweite Maskierungsteil 300B jeweils als eine Maske verwendet, um die Auswahlgateschicht 280' von 8 zu ätzen, so dass die erste Auswahlgateschicht 280A und die zweite Auswahlgateschicht 280B, die in 9 gezeigt ist, gebildet wird. Die erste Auswahlgateschicht 280A kann auch als erstes Auswahlgate 280A bezeichnet werden. Die zweite Auswahlgateschicht 280B kann auch als zweites Auswahlgate 280B bezeichnet werden.
  • Der zur Bildung des ersten Auswahlgates 280A und des zweiten Auswahlgates 280B verwendete Ätzprozess kann ein Trockenätzprozess sein. Der Trockenätzprozess kann eine Plasmaätzung aufweisen. Der verwendete Ätzprozess kann eine reaktive Ionenätzung (RIE) sein. Der Ätzprozess kann einen anisotropen Ätzprozess aufweisen.
  • Bei einer oder mehreren Ausführungsformen können das erste Auswahlgate 280A und das zweite Auswahlgate 280B jeweils in der Form eines Blocks vorliegen. Bei einer oder mehreren Ausführungsformen können das erste Auswahlgate 280A und das zweite Auswahlgate 280B jeweils eine im Wesentlichen rechteckige Form aufweisen. Bei einer oder mehreren Ausführungsformen können das erste Auswahlgate 280A und das zweite Auswahlgate 280B jeweils im Wesentlichen vertikale Seitenwände 280AS, BS (oder im Wesentlichen vertikale Gate-Dicken) aufweisen.
  • Ohne Absicht, durch Theorie beschränkt zu werden, kann die Form der Auswahlgates 280A, 280B eine Rolle bei der Bestimmung der elektrischen Eigenschaften der Auswahlgates spielen. Wenn die Auswahlgates eine quasi dreieckige Form aufweisen, ist es möglich, dass der äußere Rand der darunter liegenden dielektrischen (zum Beispiel Oxid-)Schicht 270 zwischen dem ersten Auswahlgate 280A und dem zweiten Auswahlgate 280B nicht mit Bezug auf die Extensions- und Source-/Drainimplantationen geschützt wird. Dadurch können Zuverlässigkeitsprobleme entstehen. Es kann somit nützlich sein, dass die äußere Seitenwand des Auswahlgates (z. B. die dem Gatestapel ferne Seitenwand) eine gewisse vertikale Komponente aufweist, damit die Auswahlgates das darunter liegende Dielektrikum (z. B. Oxid) vor den Effekten einer unbeabsichtigten Implantation schützen können. Eine solche vertikale Komponente kann zusätzlich die Bildung einer Implantationsschutz-Abstandsschicht (z. B. einer dielektrischen Abstandsschicht) später in dem Prozess erlauben.
  • Bei einer oder mehreren Ausführungsformen kann die Form der Auswahlgates 280A, 280B dergestalt sein, dass ihre oberen Oberflächen Teil der Topologie der oberen Oberfläche 280T der Auswahlgateschicht 280 (wie in 5A gezeigt) oder einen Teil der Topologie der oberen Oberfläche 290T der Glättungsschicht 290 (wie in 5B gezeigt) behalten.
  • Bei einer oder mehreren Ausführungsformen können die Auswahlgates 280A, 280B zum Beispiel ein Polysiliziummaterial wie z. B. Polysilizium aufweisen. Das Polysilizium kann ein dotiertes Polysilizium sein. Bei einer oder mehreren Ausführungsformen können die Auswahlgates 280A, 280B n-dotiertes Polysilizium aufweisen. Bei einer oder mehreren Ausführungsformen können die Auswahlgates 280B, 280B p-dotiertes Polysilizium aufweisen. Bei einer oder mehreren Ausführungsformen kann die Dotierung durch einen Implantationsprozess (wie zum Beispiel Ionenimplantation) durchgeführt werden oder sie kann in-situ durchgeführt werden. Bei einer oder mehreren Ausführungsformen kann die Dotierung während der Bildung der Extensionsbereiche und/oder der Source-/Drainbereiche durchgeführt werden (nachfolgend erläutert).
  • Die in 9 gezeigte resultierende Struktur weist ein erstes Auswahlgate 280A und ein zweites Auswahlgate 280B auf. Das erste Auswahlgate 280A kann mit dem ersten Steuergate 250A und der ersten Ladungsspeicherschicht 230A assoziiert sein. Das erste Auswahlgate 280A kann sich in der Nähe des ersten Gatestapels 255A und von dem zweiten Gatestapel 255B entfernt befinden. Das erste Auswahlgate 280A kann seitlich der Seitenwand des ersten Gatestapels 255A angeordnet sein. Das erste Auswahlgate 280A kann an einen Teil der dielektrischen Schicht 270 angrenzen, der entlang einer Seitenwand des ersten Gatestapels 255A liegt.
  • Das zweite Auswahlgate 280B kann mit dem zweiten Steuergate 250B und der zweiten Ladungsspeicherschicht 230B assoziiert sein. Das zweite Auswahlgate 280B kann sich in der Nähe des zweiten Gatestapels 255B und von dem ersten Gatestapel 255A entfernt befinden. Das zweite Auswahlgate 280B kann seitlich der Seitenwand des zweiten Gatestapels 255B angeordnet sein. Das zweite Auswahlgate 280B kann an einen Teil der dielektrischen Schicht 270 angrenzen, der entlang einer Seitenwand des zweiten Gatestapels 255B liegt.
  • Mit Bezug auf 10 können nach der Bildung des ersten Auswahlgates 280A und des zweiten Auswahlgates 280B der erste Maskenteil 300A und der zweite Maskenteil 300B entfernt werden.
  • Mit Bezug auf 11 kann dann die in 10 gezeigte Struktur ionenimplantiert werden, so dass die in 11 gezeigten Extensionsbereiche EXT gebildet werden. Mit Bezug auf 11 kann es sich bei einer oder mehreren Ausführungsformen bei den Extensionsbereiche EXT zum Beispiel um LDD-Regionen (Lightly Doped Drain) handeln. Bei einer oder mehreren Ausführungsformen kann es sich bei den Extensionsbereichen EXT zum Beispiel um MDD-Bereiche (Medium Doped Drain) handeln. Bei einer oder mehreren Ausführungsformen können die Extensionsbereiche EXT vom n-Typ sein. Bei einer oder mehreren Ausführungsformen können die Extensionsbereiche EXT vom p-Typ sein.
  • Bei einer oder mehreren Ausführungsformen kann die Dotierung der Extensionsbereiche EXT auch zum Dotieren des Auswahlgates 280A, 280B und/oder Steuergates 250A, 250B dienen.
  • Mit Bezug auf 12 kann dann über der in 11 gezeigten Struktur eine dielektrische Schicht 310 gebildet werden, so dass die in 12 gezeigte Struktur gebildet wird. Die dielektrische Schicht 310 kann über den Auswahlgates 280A, 280B sowie über den Gatestapeln 255A, 255B gebildet werden. Die dielektrische Schicht 310 kann über der Schicht 270 gebildet werden. Die dielektrische Schicht 310 kann entweder durch einen Abscheidungsprozess oder einen Wachstumsprozess gebildet werden. Der Abscheidungsprozess kann einen im Wesentlichen konformen Abscheidungsprozess aufweisen. Die dielektrische Schicht 310 kann ein beliebiges dielektrisches Material aufweisen. Beispiele für dielektrische Materialien wären, aber ohne Beschränkung darauf, Oxide, Nitride, Oxynitride und Mischungen davon. Das dielektrische Material kann ein High-k-Material aufweisen.
  • Mit Bezug auf 13 kann die in 12 gezeigte dielektrische Schicht 310 dann geätzt werden, so dass die in 13 gezeigte Struktur gebildet wird. Der Ätzprozess kann einen Trockenätzprozess aufweisen. Der Ätzprozess kann zum Beispiel einen Plasmaätzprozess aufweisen. Der Ätzprozess kann eine reaktive Ionenätzung aufweisen. Der Ätzprozess kann eine anisotrope Ätzung sein.
  • Als Ergebnis des Ätzens können Seitenwandabstandsschichten 310A', 310A'', 310B', 310B'' gebildet werden. Eine Seitenwandabstandsschicht 310A' kann über einer Seitenwand der dielektrischen Schicht 270 gebildet werden. Die Seitenwandabstandsschicht 310A' an einem Teil der dielektrischen Schicht 270 gebildet werden, der über einer Seitenwand des ersten Gatestapels 255A liegt. Die Seitenwandabstandsschicht 310A' kann an einen Teil der dielektrischen Schicht 270, der über einer Seitenwand des ersten Gatestapels 255A liegt, angrenzend und seitlich zu diesem sein. Genauso kann eine Seitenwandabstandsschicht 310A'' über einer Seitenwand des ersten Auswahlgates 280A gebildet werden. Die Seitenwandabstandsschicht 310A'' kann das erste Auswahlgate 280A angrenzend und seitlich zu diesem sein.
  • Eine Seitenwandabstandsschicht 310B' kann über einer Seitenwand der dielektrischen Schicht 270 gebildet werden. Die Seitenwandabstandsschicht 310B' kann über einem Teil der dielektrischen Schicht 270 gebildet werden, der über einer Seitenwand des zweiten Gatestapels 255B liegt. Die Seitenwandabstandsschicht 310B' kann an einen Teil der dielektrischen Schicht 270, der über dem zweiten Gatestapel 255B liegt, angrenzend und seitlich zu diesem sein. Genauso kann eine Seitenwandabstandsschicht 310B'' über einer Seitenwand des zweiten Auswahlgates 280B gebildet werden. Die Seitenwandabstandsschicht 310B'' kann an das zweite Auswahlgate 280B angrenzend und seitlich zu diesem sein.
  • Nach der Bildung der Seitenwandabstandsschichten 310A' und 310A'' sowie der Seitenwandabstandsschichten 310B' und 310B'' kann die in 13 gezeigte Struktur ionenimplantiert werden, um die Source-/Drainbereiche S/D zu bilden, die in 16A gezeigt sind. Bei einer oder mehreren Ausführungsformen können die Source-/Drainbereiche S/D als HDD-Bereiche (Heavily Doped Drain) gebildet werden. Der Dotierungsstofftyp der Source-/Drainbereiche S/D kann derselbe wie der Dotierungsstofftyp der Extensionsbereiche EXT sein. Die Dotierungsstoffkonzentration der Source-/Drainbereiche S/D kann größer als die Dotierungsstoffkonzentration der Extensionsbereiche EXT sein. Die Tiefe der Source-/Drainbereiche S/D kann größer als die Tiefe der Extensionsbereiche EXT sein.
  • Bei einer oder mehreren Ausführungsformen kann der zur Bildung der Extensionsbereiche EXT verwendete Ionenimplantationsschritt auch zum Dotieren der Steuergates 250A, 250B und/oder der Auswahlgates 280A, 280B entweder mit Dotierungsstoffen des n-Typs oder des p-Typs dienen. Genauso kann bei einer oder mehreren Ausführungsformen der zur Bildung der Source-/Drainbereiche S/D verwendete Ionenimplantationsschritt zum Dotieren der Steuergates 250A, 250B und/oder der Auswahlgates 280A, B mit Dotierungsstoffen des n-Typs oder des p-Typs verwendet werden.
  • 14 zeigt eine Halbleiterstruktur 410, die ein erstes Speicherbauelement 420A und ein zweites Speicherbauelement 420B aufweist. Die Halbleiterstruktur 410 kann zum Beispiel ein Halbleiterchip sein. Der Halbleiterchip kann zum Beispiel eine integrierte Schaltung aufweisen. Eines oder beide der Speicherbauelemente 420A, B können Teil der integrierten Schaltung sein. Die Halbleiterstruktur 410 kann zum Beispiel ein Halbleiterbauelement sein.
  • Das Speicherbauelement 420A weist eine Ladungsspeicherschicht 230A, ein Steuergate 250A und ein Auswahlgate 280A auf. Das Speicherbauelement 420B weist eine Ladungsspeicherschicht 230B, ein Steuergate 250B und ein Auswahlgate 280B auf. Bei einer oder mehreren Ausführungsformen können eines oder beide der Bauelemente 420A, 420B als Speicherbauelemente nützlich sein, wie zum Beispiel als Ladungsspeicherungs-Speicherbauelemente.
  • Das Speicherbauelement 420A kann ferner eine erste dielektrische Schicht 220A und eine zweite dielektrische Schicht 240A aufweisen. Das Speicherbauelement 420B kann ferner eine erste dielektrische Schicht 220B und eine zweite dielektrische Schicht 240B aufweisen.
  • Bei einer oder mehreren Ausführungsformen können die Ladungsspeicherungs-Speicherbauelemente 420A, 420B Floating-Gate-Speicherbauelemente sein. In diesem Fall können die Ladungsspeicherschichten 230A, 230B Floating-Gate-Schichten sein. Die Floating-Gate-Schichten können auch als Floating-Gates für die Floating-Gate-Speicherbauelemente bezeichnet werden. Bei einer oder mehreren Ausführungsformen können die Floating-Gates 230A, 230B aus einem dotierten Polysilizium oder irgendeinem anderen leitfähigen Material gebildet werden. Das dotierte Polysilizium kann n-Typ- oder p-Typ-dotiert sein. Bei einer oder mehreren Ausführungsformen können die Steuergates 250A, 250B aus einem dotierten Polysilizium oder irgendeinem anderen leitfähigen Material gebildet werden. Das dotierte Polysilizium kann n-Typ- oder p-Typ-dotiert sein. Bei einer oder mehreren Ausführungsformen können die Auswahlgates 250A, 250B aus einem dotierten Polysilizium oder irgendeinem anderen leitfähigen Material gebildet werden. Das dotierte Polysilizium kann n-Typ- oder p-Typ-dotiert sein. Die ersten dielektrischen Schichten 220A, 220B können zum Beispiel ein Oxid (wie zum Beispiel Siliziumdioxid – das zum Beispiel durch einen Wachstumsprozess gebildet werden kann), ein Nitrid, ein Oxynitrid oder Kombinationen davon aufweisen. Die zweiten dielektrischen Schichten 240A, 240B können zum Beispiel ein Oxid, Nitrid, ein Oxynitrid oder Kombinationen davon aufweisen. Die zweiten dielektrischen Schichten 240A, B können zum Beispiel ein High-k-Material aufweisen. Bei einer oder mehreren Ausführungsformen können die zweiten dielektrischen Schichten 240A, 240B einen Oxid-Nitrid-Oxid-Stapel aufweisen. Natürlich sind die für ein Floating-Gate-Bauelement erwähnten Materialien lediglich Beispiele und andere Materialien können die beschriebenen Materialien ersetzen.
  • Bei einer oder mehreren Ausführungsformen können die Floating-Gate-Bauelemente möglicherweise durch Fowler-Nordheim-Tunnelung oder durch Heiße-Ladungsträger-Injektion programmiert werden. Bei einer oder mehreren Ausführungsformen kann Löschung möglicherweise durch UV-Emission oder durch Fowler-Nordheim-Tunnelung erreicht werden. Bei einer oder mehreren Ausführungsformen ist es möglich, dass elektrische Ladung auf dem Floating-Gate gespeichert werden kann, um so die Schwellenspannung VT des Bauelements einzustellen. Natürlich sind dies lediglich Beispiele für mögliche Arten des Betriebs eines Floating-Gate-Bauelements, und es können auch andere Arten möglich sein.
  • Bei einer oder mehreren Ausführungsformen können die Ladungsspeicherungs-Speicherbauelemente 420A, 420B Ladungsfallen-Speicherbauelemente sein. In diesem Fall können die Ladungsspeicherschichten 230A, 230B Ladungsfallenschichten sein. Die Ladungsfallenschichten können zum Beispiel ein Nitrid (wie zum Beispiel Siliziumnitrid), ein Oxynitrid, ein nanokristallines Material oder ein High-k-Material umfassen. Bei einer oder mehreren Ausführungsformen können die Ladungsspeicherschichten 230A, 230B ein dielektrisches Material aufweisen. Die ersten dielektrischen Schichten 220A, 220B können zum Beispiel ein Oxid aufweisen (wie zum Beispiel ein Siliziumdioxid). Das Oxid kann zum Beispiel durch einen Wachstumsprozess gebildet werden. Die zweiten dielektrischen Schichten 240A, 240B können zum Beispiel ein Oxid und/oder ein High-k-Material aufweisen. Das Steuergate 250A, 250B kann zum Beispiel ein Polysiliziummaterial sein, wie zum Beispiel ein dotiertes Polysilizium. Die Auswahlgates 280A, 280B können zum Beispiel ein Polysiliziummaterial aufweisen, wie zum Beispiel ein dotiertes Polysilizium. Bei einer oder mehreren Ausführungsformen können die Auswahlgates 280A, 280B n-dotiertes Polysilizium aufweisen. Bei einer oder mehreren Ausführungsformen können die Auswahlgates 280A, 280B p-dotiertes Polysilizium aufweisen. Die Dotierung kann durch einen Implantationsprozess (wie zum Beispiel Ionenimplantation) durchgeführt werden oder sie kann durch einen In-situ-Prozess durchgeführt werden. Natürlich sind die für ein Ladungsfallen-Bauelement beschriebenen Materialien lediglich Beispiele und andere Materialien können die beschriebenen Materialien ersetzen.
  • Bei einer oder mehreren Ausführungsformen kann ein Ladungsfallen-Bauelement möglicherweise durch Anwenden einer ausreichend hohen positiven Spannung an die Steuergates 250A, 250B programmiert werden. Dies kann zu einem Elektronentunnelungsstrom (zum Beispiel durch Fowler-Nordheim-Tunnelung) von dem Substrat 210 durch die ersten dielektrischen Schichten 220A, 220B und in Richtung der Ladungsfallenschicht 230A, 230B, in der die Elektronen eingefangen werden können, führen. Die eingefangenen Elektroden können zu einer vergrößerten Schwellenspannung VT führen, die anzeigen kann, dass das Bauelement programmiert ist. Bei einer oder mehreren Ausführungsformen kann ein Ladungsfallen-Bauelement möglicherweise durch Anlegen einer geeigneten negativen Spannung an das Steuergate gelöscht werden. Bei einer oder mehreren Ausführungsformen kann als ein weiteres Beispiel ein Ladungsfallen-Bauelement möglicherweise durch Heiße-Ladungsträger-Injektion programmiert werden. Dies sind natürlich lediglich Beispiele für mögliche Arten zum möglichen Betrieb eines Ladungsfallen-Bauelements, und es können auch andere Arten möglich sein.
  • Bei einer oder mehreren Ausführungsformen können die in 14 gezeigten Ladungsspeicherungs-Speicherbauelemente 420A, 420B selbständige Speicherbauelemente sein. Bei einer oder mehreren Ausführungsformen können die Ladungsspeicherungs-Speicherbauelemente 420A, 420B als eingebettete Speicherbauelemente in Kombination mit mindestens einem Logikbauelement auf demselben Chip oder demselben Substrat verwendet werden. Daher kann derselbe Chip (oder dasselbe Substrat) einen Speicherteil (mit einem oder mehreren Speicherbauelementen) und einen Logikteil (mit einem oder mehreren Logikbauelementen) aufweisen.
  • Eine oder mehrere Ausführungsformen können ein Verfahren zur Bildung eines Halbleiterbauelements betreffen, mit den folgenden Schritten: Bereitstellen eines Substrats; Bilden eines Gatestapels über dem Substrat, wobei der Gatestapel ein Steuergate über einer Ladungsspeicherschicht aufweist; Bilden einer Auswahlgateschicht über dem Gatestapel; Ätzen der Auswahlgateschicht, um einen Teil der Auswahlgateschicht zu entfernen und einen verbleibenden Teil der Auswahlgateschicht zurückzulassen; und Bilden eines Auswahlgates, wobei das Bilden des Auswahlgates das Ätzen des verbleibenden Teils der Auswahlgateschicht aufweist.
  • Eine oder mehrere Ausführungsformen können ein Verfahren zur Bildung eines Halbleiterbauelements betreffen, mit den folgenden Schritten: Bereitstellen eines Substrats; Bilden eines ersten Gatestapels über dem Substrat, wobei der erste Gatestapel ein Steuergate über einer Ladungsspeicherschicht aufweist; Bilden eines zweiten Gatestapels über dem Substrat, wobei der zweite Gatestapel ein Steuergate über einer Ladungsspeicherschicht aufweist; Bilden einer Auswahlgateschicht über dem ersten Gatestapel und dem zweiten Gatestapel; Ätzen der Auswahlgateschicht, um einen Teil der Auswahlgateschicht zu entfernen und einen verbleibenden Teil der Auswahlgateschicht zurückzulassen; und Bilden eines ersten Auswahlgates in der Nähe des ersten Gatestapels und eines zweiten Auswahlgates in der Nähe des zweiten Gatestapels, wobei das Bilden das Ätzen des verbleibenden Teils der Auswahlgateschicht aufweist.
  • Eine oder mehrere Ausführungsformen können ein Verfahren zur Bildung eines Halbleiterbauelements betreffen, wobei das Halbleiterbauelement ein Steuergate, eine Ladungsspeicherschicht und ein Auswahlgate aufweist, mit den folgenden Schritten: Bereitstellen eines Substrats; Bilden eines Gatestapels über dem Substrat, wobei der Gatestapel ein Steuergate über einer Ladungsspeicherschicht aufweist; Bilden einer Auswahlgateschicht über dem Gatestapel; isotropes Ätzen der Auswahlgateschicht, um einen Teil der Auswahlgateschicht zu entfernen und einen verbleibenden Teil der Auswahlgateschicht zurückzulassen; und anisotropes Ätzen des verbleibenden Teils der Auswahlgateschicht.
  • Eine oder mehrere Ausführungsformen können ein Verfahren zur Bildung eines Halbleiterbauelements betreffen, wobei das Halbleiterbauelement ein Steuergate, eine Ladungsspeicherschicht und ein Auswahlgate aufweist, mit den folgenden Schritten: Bereitstellen eines Substrats; Bilden eines Gatestapels über dem Substrat, wobei der Gatestapel das Steuergate über der Ladungsspeicherschicht aufweist; und Bilden des Auswahlgate seitlich einer Seitenwand des Gatestapels, wobei das Bilden des Gatestapels einen Rückätzprozess aufweist.
  • Bei einer oder mehreren Ausführungsformen ist es möglich, dass eine oder mehrere Ausführungsformen der hier beschriebenen Verfahren ein kosteneffektiveres und/oder effizienteres Mittel zur Herstellung eines oder mehrerer Halbleiterbauelemente bereitstellen.
  • Obwohl die Erfindung über bestimmte Ausführungsformen beschrieben wurde, ist für Fachleute offensichtlich, dass viele Abänderungen und Modifikationen vorgenommen werden können, ohne von der Erfindung abzuweichen. Dementsprechend ist beabsichtigt, dass alle solchen Abänderungen und Modifikationen in den Gedanken und Schutzumfang der Erfindung fallen.

Claims (28)

  1. Verfahren zur Bildung eines Halbleiterbauelements, mit den folgenden Schritten: • Bereitstellen eines Substrats (210); • Bilden eines Gatestapels (255A, 255B) über dem Substrat (210), wobei der Gatestapel (255A, 255B) ein Steuergate (250A, 250B) über einer Ladungsspeicherschicht (230A, 230B) aufweist; • Bilden einer Auswahlgateschicht (280A, 280B) über dem Gatestapel (255A, 255B); • Ätzen der Auswahlgateschicht (280A, 280B), so dass ein Teil der Auswahlgateschicht (280A, 280B) entfernt wird und ein verbleibender Teil der Auswahlgateschicht (280A, 280B) zurückgelassen wird; und • Bilden eines Auswahlgates (280A, 280B), wobei das Bilden des Auswahlgates (280A, 280B) das Ätzen des verbleibenden Teils der Auswahlgateschicht (280A, 280B) aufweist.
  2. Verfahren gemäß Anspruch 1, • ferner mit dem Schritt des Bildens einer dielektrischen Schicht (270) über dem Gatestapel (255A, 255B) vor der Bildung der Auswahlgateschicht (280A, 280B) über dem Gatestapel (255A, 255B); • wobei das Verfahren vorzugsweise nach dem Bilden der dielektrischen Schicht (270) über dem Gatestapel (255A, 255B) das Bilden einer ersten dielektrischen Abstandsschicht (310A', 310B') über der dielektrischen Schicht (270) angrenzend an eine Seitenwand des Gatestapels (255A, 255B) und einer zweiten dielektrischen Abstandsschicht (310A'', 310B'') über einer Seitenwand des Auswahlgates (280A, 280B) aufweist.
  3. Verfahren gemäß Anspruch 1 oder 2, wobei das Ätzen der Auswahlgateschicht (280A, 280B) eine Trockenätzung aufweist, wobei die Trockenätzung vorzugsweise eine isotrope Ätzung oder einer anisotrope Ätzung ist.
  4. Verfahren gemäß Anspruch 1 oder 2, wobei das Ätzen der Auswahlgateschicht (280A, 280B) eine Nassätzung aufweist.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, wobei das Ätzen des verbleibenden Teils eine Trockenätzung aufweist, wobei die Trockenätzung vorzugsweise eine anisotrope Ätzung ist.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, wobei die Ladungsspeicherschicht (230A, 230B) eine Floating-Gate-Schicht (230A, 230B) oder eine Ladungsfallenschicht (230A, 230B) ist.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, • das ferner nach dem Bilden der Auswahlgateschicht (280A, 280B) und vor dem Ätzen der Auswahlgateschicht (280A, 280B) das Bilden einer Glättungsschicht (290) über der Auswahlgateschicht (280A, 280B) aufweist; und • das Ätzen der Auswahlgateschicht (280A, 280B) das Ätzen der Glättungsschicht (290) und der Auswahlgateschicht (280A, 280B) aufweist.
  8. Verfahren gemäß Anspruch 7, wobei das Ätzen der Glättungsschicht (290) und der Auswahlgateschicht (280A, 280B) eine Trockenätzung aufweist, wobei die Trockenätzung vorzugsweise isotrop oder anisotrop ist.
  9. Verfahren gemäß Anspruch 7, wobei das Ätzen der Glättungsschicht (290) und der Auswahlgateschicht (280A, 280B) eine Nassätzung aufweist.
  10. Verfahren zur Bildung eines Halbleiterbauelements, mit den folgenden Schritten: • Bereitstellen eines Substrats (210); • Bilden eines ersten Gatestapels (255A) über dem Substrat (210), wobei der erste Gatestapel (255A) ein Steuergate (250A) über einer Ladungsspeicherschicht (230A) aufweist; • Bilden eines zweiten Gatestapels (255B) über dem Substrat, wobei der zweite Gatestapel (255B) ein Steuergate (250B) über einer Ladungsspeicherschicht (230B) aufweist; • Bilden einer Auswahlgateschicht (280A, 280B) über dem ersten Gatestapel (255A) und dem zweiten Gatestapel (255B); • Ätzen der Auswahlgateschicht (280A, 280B), so dass ein Teil der Auswahlgateschicht (280A, 280B) entfernt wird und ein verbleibender Teil der Auswahlgateschicht (280A, 280B) zurückgelassen wird; und • Bilden eines ersten Auswahlgates (280A) in der Nähe des ersten Gatestapels (255A) und eines zweiten Auswahlgates (280B) in der Nähe des zweiten Gatestapels (255B), wobei das Bilden das Ätzen des verbleibenden Teils der Auswahlgateschicht (280A, 280B) aufweist.
  11. Verfahren gemäß Anspruch 10, ferner mit dem Schritt des Bildens einer dielektrischen Schicht über dem ersten Gatestapel (255A) und dem zweiten Gatestapel (255B) vor dem Bilden der Auswahlgateschicht (280A, 280B) über dem Gatestapel (255A, 255B); wobei das Verfahren vorzugsweise ferner nach dem Bilden der dielektrischen Schicht über dem ersten Gatestapel (255A) und dem zweiten Gatestapel (255B) die folgenden Schritte aufweist: • Bilden einer ersten dielektrischen Abstandsschicht (310A') über der dielektrischen Schicht angrenzend an eine Seitenwand des ersten Gatestapels (255A) und einer zweiten dielektrischen Abstandsschicht (310A'') über einer Seitenwand des ersten Auswahlgates (280A); und • Bilden einer ersten dielektrischen Abstandsschicht (310B') über der dielektrischen Schicht angrenzend an eine Seitenwand des zweiten Gatestapels (255B) und einer zweiten dielektrischen Abstandsschicht (310B'') über einer Seitenwand des zweiten Auswahlgates (280A).
  12. Verfahren gemäß Anspruch 10 oder 11, wobei das Ätzen der Auswahlgateschicht (280A, 280B) eine Trockenätzung aufweist, wobei die Trockenätzung vorzugsweise isotrop ist.
  13. Verfahren gemäß Anspruch 10 oder 11, wobei das Ätzen der Auswahlgateschicht (280A, 280B) eine Nassätzung aufweist.
  14. Verfahren gemäß einem der Ansprüche 10 bis 13, wobei das Ätzen des verbleibenden Teils eine Trockenätzung aufweist, wobei die Trockenätzung vorzugsweise anisotrop ist.
  15. Verfahren gemäß einem der Ansprüche 10 bis 14, wobei die Auswahlgateschicht (280A, 280B) ein Polysiliziummaterial aufweist.
  16. Verfahren gemäß einem der Ansprüche 10 bis 15, wobei die Höhe der Auswahlgateschicht (280A, 280B) über der dielektrischen Schicht (270) mindestens 1,5-mal so groß wie der Abstand zwischen der über dem ersten Gatestapel (255A) liegenden dielektrischen Schicht und der über dem zweiten Gatestapel (255B) liegenden dielektrischen Schicht (270) ist.
  17. Verfahren gemäß einem der Ansprüche 10 bis 16, • das ferner nach dem Bilden der Auswahlgateschicht (280A, 280B) und vor dem Ätzen der Auswahlgateschicht (280A, 280B) das Bilden einer Glättungsschicht (290) über der Auswahlgateschicht (280A, 280B) aufweist; und • wobei das Ätzen der Auswahlgateschicht (280A, 280B) das Ätzen der Glättungsschicht (290) und der Auswahlgateschicht (280A, 280B) aufweist, wobei das Ätzen der Glättungsschicht (290) und der Auswahlgateschicht (280A, 280B) vorzugsweise eine Trockenätzung aufweist, wobei die Trockenätzung weiter vorzugsweise isotrop oder anisotrop ist.
  18. Verfahren gemäß Anspruch 17, wobei das Ätzen der Glättungsschicht (290) und der Auswahlgateschicht (280A, 280B) eine Nassätzung aufweist.
  19. Verfahren zur Bildung eines Halbleiterbauelements, wobei das Halbleiterbauelement ein Steuergate (250A, 250B), eine Ladungsspeicherschicht (230A, 230B) und ein Auswahlgate aufweist, mit den folgenden Schritten: • Bereitstellen eines Substrats (210); • Bilden eines Gatestapels (255A, 255B) über dem Substrat (210), wobei der Gatestapel (255A, 255B) ein Steuergate (250A, 250B) über einer Ladungsspeicherschicht (230A, 230B) aufweist; • Bilden einer Auswahlgateschicht (280A, 280B) über dem Gatestapel (255A, 255B); • Ätzen der Auswahlgateschicht (280A, 280B), so dass ein Teil der Auswahlgateschicht (280A, 280B) entfernt wird und ein verbleibender Teil der Auswahlgateschicht (280A, 280B) zurückgelassen wird; und • Ätzen des verbleibenden Teils der Auswahlgateschicht (280A, 280B).
  20. Verfahren gemäß Anspruch 19, wobei das Ätzen der Auswahlgateschicht (280A, 280B) eine Trockenätzung aufweist, wobei die Trockenätzung vorzugsweise isotrop oder anisotrop ist.
  21. Verfahren gemäß Anspruch 19, wobei das Ätzen der Auswahlgateschicht (280A, 280B) eine Nassätzung aufweist.
  22. Verfahren gemäß einem der Ansprüche 19 bis 21, ferner mit dem Schritt des Bildens einer dielektrischen Schicht (270) über dem Gatestapel (255A, 255B) vor dem Bilden der Auswahlgateschicht (280A, 280B).
  23. Verfahren gemäß einem der Ansprüche 19 bis 22, wobei die Auswahlgateschicht (280A, 280B) ein Polysiliziummaterial aufweist.
  24. Verfahren gemäß einem der Ansprüche 19 bis 23, • das ferner nach dem Bilden der Auswahlgateschicht (280A, 280B) und vor dem Ätzen der Auswahlgateschicht (280A, 280B) das Bilden einer Glättungsschicht (290) über der Auswahlgateschicht (280A, 280B) aufweist; und • wobei das Ätzen der Auswahlgateschicht (280A, 280B) das Ätzen der Glättungsschicht (290) und der Auswahlgateschicht (280A, 280B) aufweist, wobei das Ätzen der Glättungsschicht (290) und der Auswahlgateschicht (280A, 280B) vorzugsweise eine Trockenätzung aufweist, wobei die Trockenätzung weiter vorzugsweise isotrop oder anisotrop ist.
  25. Verfahren zur Bildung eines Halbleiterbauelements, wobei das Halbleiterbauelement ein Steuergate (250A, 250B), eine Ladungsspeicherschicht (230A, 230B) und ein Auswahlgate (280A, 280B) aufweist, mit den folgenden Schritten: • Bereitstellen eines Substrats (210); • Bilden eines Gatestapels (255A, 255B) über dem Substrat (210), wobei der Gatestapel (255A, 255B) das Steuergate (250A, 250B) über der Ladungsspeicherschicht (230A, 230B) aufweist; und • Bilden des Auswahlgates (280A, 280B) seitlich einer Seitenwand des Gatestapels (255A, 255B), wobei das Bilden des Gatestapels einen Rückätzprozess aufweist.
  26. Verfahren gemäß Anspruch 25, ferner mit dem Schritt des Bildens einer dielektrischen Schicht (270) über dem Gatestapel (255A, 255B) vor dem Bilden des Auswahlgates (280A, 280B), wobei das Auswahlgate (280A, 280B) angrenzend an die dielektrische Schicht (270) angeordnet ist.
  27. Verfahren gemäß Anspruch 25 oder 26, wobei der Rückätzprozess Folgendes aufweist: Bilden einer Auswahlgateschicht (280A, 280B) über dem Gatestapel (255A, 255B).
  28. Verfahren gemäß Anspruch 27, wobei der Rückätzprozess eine Trockenätzung oder eine Nassätzung aufweist.
DE102010037276A 2009-09-23 2010-09-02 Verfahren zur Herstellung eines Halbleiterbauelements Active DE102010037276B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/565,454 US8101492B2 (en) 2009-09-23 2009-09-23 Method for making semiconductor device
US12/565,454 2009-09-23

Publications (2)

Publication Number Publication Date
DE102010037276A1 true DE102010037276A1 (de) 2011-05-19
DE102010037276B4 DE102010037276B4 (de) 2013-07-18

Family

ID=43756973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010037276A Active DE102010037276B4 (de) 2009-09-23 2010-09-02 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (2)

Country Link
US (1) US8101492B2 (de)
DE (1) DE102010037276B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101477B1 (en) 2010-09-28 2012-01-24 Infineon Technologies Ag Method for making semiconductor device
US8883592B2 (en) * 2011-08-05 2014-11-11 Silicon Storage Technology, Inc. Non-volatile memory cell having a high K dielectric and metal gate
US8884352B2 (en) 2012-10-08 2014-11-11 Infineon Technologies Ag Method for manufacturing a memory cell, a method for manufacturing a memory cell arrangement, and a memory cell
CN103367262B (zh) * 2013-07-24 2016-08-17 上海华虹宏力半导体制造有限公司 闪存存储单元的形成方法
US8895397B1 (en) * 2013-10-15 2014-11-25 Globalfoundries Singapore Pte. Ltd. Methods for forming thin film storage memory cells
US20150349095A1 (en) * 2014-06-03 2015-12-03 Globalfoundries Singapore Pte. Ltd. Methods for fabricating integrated circuits with nonvolatile memory devices
US9397176B2 (en) * 2014-07-30 2016-07-19 Freescale Semiconductor, Inc. Method of forming split gate memory with improved reliability
FR3030883B1 (fr) * 2014-12-17 2017-12-22 Stmicroelectronics Rousset Cellule memoire a grille de selection verticale formee dans un substrat de type fdsoi
US10276587B2 (en) 2016-05-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. NVM memory HKMG integration technology
US10026741B2 (en) * 2016-11-18 2018-07-17 Taiwan Semiconductor Manufacturing Company Ltd. Logic-compatible memory cell manufacturing method and structure thereof
US10784781B2 (en) * 2017-11-29 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having asymmetric threshold voltage, buck converter and method of forming semiconductor device
US11069693B2 (en) * 2018-08-28 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving control gate uniformity during manufacture of processors with embedded flash memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US629129A (en) * 1898-01-14 1899-07-18 Britain Holmes Barrel-header.
US4794565A (en) * 1986-09-15 1988-12-27 The Regents Of The University Of California Electrically programmable memory device employing source side injection
KR940006094B1 (ko) * 1989-08-17 1994-07-06 삼성전자 주식회사 불휘발성 반도체 기억장치 및 그 제조방법
US6091104A (en) 1999-03-24 2000-07-18 Chen; Chiou-Feng Flash memory cell with self-aligned gates and fabrication process
KR100841891B1 (ko) * 2000-03-08 2008-06-30 엔엑스피 비 브이 반도체 디바이스 및 그 제조 방법
KR100437470B1 (ko) * 2001-01-31 2004-06-23 삼성전자주식회사 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법
DE60231083D1 (de) * 2001-08-06 2009-03-19 Nxp Bv Herstellungsverfahren in Spacer-Technik für einen Festwertspeichertransistor mit Auswahlgate an einer Seite eines Kontrollgate-Floating-Gate-Stapels
JP2004152924A (ja) * 2002-10-30 2004-05-27 Renesas Technology Corp 半導体記憶素子および半導体装置
US7429513B2 (en) * 2003-02-26 2008-09-30 Nxp B.V. Method of manufacturing a semiconductor device
US7646054B2 (en) * 2006-09-19 2010-01-12 Sandisk Corporation Array of non-volatile memory cells with floating gates formed of spacers in substrate trenches
US20090309149A1 (en) * 2008-06-12 2009-12-17 Thomas Nirschl Memory cell arrangements and methods for manufacturing a memory cell arrangement

Also Published As

Publication number Publication date
DE102010037276B4 (de) 2013-07-18
US20110070725A1 (en) 2011-03-24
US8101492B2 (en) 2012-01-24

Similar Documents

Publication Publication Date Title
DE102010037276B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102011053110B4 (de) Verfahren zum Ausbilden eines Speicherbauelements mit Auswahlgate
DE102010037120B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einer Steuergateschicht, Ladungsspeicherschicht und Auswahlgateschicht
DE102009011876B4 (de) Speichereinrichtungen aufweisend eine Gate-Elektrode oder Gate-Elektroden mit einem Kohlenstoff-Allotrop
DE102018115901A1 (de) Dielektrischer Abstandshalter zur Vermeidung von Kurzschlüssen
DE102010016164B4 (de) Floating-Gate-Speicherbauelement und Verfahren zu dessen Herstellung
DE102019125922B3 (de) Verfahren zum dotieren von high-k/metall-gates zum einstellen von schwellspannungen
CN107863299A (zh) FinFET及其制造方法
US10991800B2 (en) Method for FinFET LDD doping
DE102019127213A1 (de) Gate-Widerstandsreduktion durch leitfähige Schicht mit niedriger Resistivität
DE102019117322A1 (de) Silizium-mischschicht zur blockierung von diffusion
DE102016114517B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102020120848A1 (de) Implementierung mehrerer schwellspannung durch einsatz von lanthan
DE102021100333A1 (de) Halbleitervorrichtungsstruktur
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102020133689A1 (de) Ionenimplantation für nano-fet
DE102009011880B4 (de) Speichereinrichtung mit einer Hohes-k-Dielektrikum-Schicht und Verfahren zu deren Herstellung
DE102021112360A1 (de) Halbleitervorrichtung und verfahren
DE102021109770A1 (de) Hybrid-halbleitervorrichtung
DE102021103217A1 (de) Ätzprofilsteuerung der Durchkontaktierungsöffnung
DE102018124815B4 (de) FIN-Feldeffekttransistorbauteil und Verfahren
DE102018101016B4 (de) Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
DE102020124124B4 (de) Selbstjustierende rückseitige source-kontakt-struktur und verfahren zu ihrer herstellung
DE102022104650A1 (de) Herstellen von nähten mit erwünschten abmessungen in isolationsbereichen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021823900

Ipc: H01L0021824700

Effective date: 20121106

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20131019