JP2007281494A - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007281494A JP2007281494A JP2007124100A JP2007124100A JP2007281494A JP 2007281494 A JP2007281494 A JP 2007281494A JP 2007124100 A JP2007124100 A JP 2007124100A JP 2007124100 A JP2007124100 A JP 2007124100A JP 2007281494 A JP2007281494 A JP 2007281494A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- field effect
- element formation
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 半導体基板の主面の第1の素子形成領域上にゲート絶縁膜が形成される第1の電界効果トランジスタと、前記半導体基板の主面の第2の素子形成領域上に前記第1の電界効果トランジスタのゲート絶縁膜よりも薄い厚さでゲート絶縁膜が形成される第2の電界効果トランジスタとを有する半導体集積回路装置の製造方法であって、前記半導体基板の主面の第1の素子形成領域上及び第2の素子形成領域上に熱酸化膜を形成し、その後、前記熱酸化膜上を含む前記半導体基板の主面上に堆積膜を形成し、その後、前記第2の素子形成領域上の前記堆積膜及び前記熱酸化膜を除去し、その後、前記第2の素子形成領域上に熱酸化膜を形成して、前記第1の素子形成領域上、前記第2の素子形成領域上の夫々にゲート絶縁膜を形成する工程を備える。
【選択図】 図2
Description
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
半導体基板の主面の第1の素子形成領域上にゲート絶縁膜が形成される第1の電界効果トランジスタと、前記半導体基板の主面の第2の素子形成領域上に前記第1の電界効果トランジスタのゲート絶縁膜よりも薄い厚さでゲート絶縁膜が形成される第2の電界効果トランジスタとを有する半導体集積回路装置の製造方法であって、前記半導体基板の主面の第1の素子形成領域上及び第2の素子形成領域上に熱酸化膜を形成し、その後、前記熱酸化膜上を含む前記半導体基板の主面上に堆積膜を形成し、その後、前記第2の素子形成領域上の前記堆積膜及び前記熱酸化膜を除去し、その後、前記第2の素子形成領域上に熱酸化膜を形成して、前記第1の素子形成領域上、前記第2の素子形成領域上の夫々にゲート絶縁膜を形成する工程を備える。
ゲート絶縁膜の厚さが異なる複数種類の電界効果トランジスタを有する半導体集積回路装置の信頼性を高めることができる。
なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
(実施形態1)
本実施形態は、ゲート絶縁膜の厚さが異なる二種類の電界効果トランジスタを有する半導体集積回路装置に本発明を適用した例について説明する。
p型半導体基板1の主面の第1の素子形成領域上にゲート絶縁膜10が形成される電界効果トランジスタQ1と、p型半導体基板1の主面の第2の素子形成領域上に電界効果トランジスタQ1のゲート絶縁膜10よりも薄い厚さでゲート絶縁膜11が形成される電界効果トランジスタQ2とを有する半導体集積回路装置の製造方法であって、p型半導体基板1の主面の第1の素子形成領域上及び第2の素子形成領域上に熱酸化膜8を形成し、その後、熱酸化膜8上を含むp型半導体基板1の主面上に堆積膜9を形成し、その後、第2の素子形成領域上の堆積膜9及び熱酸化膜8を除去し、その後、第2の素子形成領域上に熱酸化膜を形成して、厚さが異なるゲート絶縁膜10及びゲート絶縁膜11を形成する工程を備える。第1の素子形成領域、第2の素子形成領域の夫々は、p型半導体基板1の主面の素子分離領域に形成された溝4及びこの溝4内に埋め込まれた埋込絶縁膜5によって絶縁分離されている。
本実施形態は、ゲート絶縁膜の厚さが異なる三種類の電界効果トランジスタを有する半導体集積回路装置に本発明を適用した例について説明する。
次に、前述の実施形態1に示した方法を用いて、前記半導体基板21の主面の素子分離領域に溝24を形成し、その後、溝24内に埋込絶縁膜25を形成して、前記p型半導体基板21の主面の第1の素子形成領域、第2の素子形成領域、第3の素子形成領域の夫々を絶縁分離する。
本実施形態は、フラッシュメモリを内蔵するマイクロコンピュータ(半導体集積回路装置)に本発明を適用した例について説明する。
次に、前述の実施形態1に示した方法を用いて、前記p型半導体基板51の主面の素子分離領域に溝54を形成し、その後、溝54内に埋込絶縁膜55を形成して、前記p型半導体基板51の主面の第1の素子形成領域、第2の素子形成領域、第3の素子形成領域の夫々を絶縁分離(電気的に分離)する。
本実施形態では、ゲート絶縁膜の厚さが異なる二種類の電界効果トランジスタと不揮発性記憶素子とを有する半導体集積回路装置に本発明を適用した例について、図33乃至図38(製造方法を説明するための断面図)を用いて説明する。
本実施形態では、0.25ミクロン製造技術を用いたDRAM(半導体集積回路装置)に本発明を適用した例について説明する。
Claims (10)
- 半導体基板の主面の第1の素子形成領域上にゲート絶縁膜が形成される第1の電界効果トランジスタと、
前記半導体基板の主面の第2の素子形成領域上に前記第1の電界効果トランジスタのゲート絶縁膜よりも薄い厚さでゲート絶縁膜が形成される第2の電界効果トランジスタとを有する半導体集積回路装置の製造方法であって、
(a)前記第1の素子形成領域、前記第2の素子形成領域の夫々を分離するため、前記半導体基板の主面の素子分離領域に溝を形成し、前記溝内を含む前記半導体基板の主面上に気相成長法によって絶縁膜を堆積し、前記堆積した絶縁膜を研磨することによって前記溝内に埋込絶縁膜を形成する工程と、
(b)前記半導体基板の第1の素子形成領域上及び第2の素子形成領域上に熱酸化膜を形成する工程と、
(c)前記第1の素子形成領域及び前記第2の素子形成領域の前記熱酸化膜上を含む前記半導体基板の主面上に、前記熱酸化膜よりも厚い膜厚の堆積膜を気相成長法によって形成する工程と、
(d)前記第2の素子形成領域とその周囲の前記埋込絶縁膜上の領域を露出させるマスクを用いたエッチングにより、前記第2の素子形成領域上の前記堆積膜及び熱酸化膜を除去する工程と、
(e)前記工程(d)の後、前記第2の素子形成領域上に熱酸化膜を形成して、前記第2の素子形成領域上に前記第2の電界効果トランジスタのゲート絶縁膜を形成する工程と、
(f)前記工程(e)の後、前記第2の素子形成領域の前記熱酸化膜上を含む前記半導体基板の主面上に、前記熱酸化膜よりも厚い膜厚の堆積膜を気相成長法によって形成する工程と、
を有し、
前記第1の電界効果トランジスタのゲート絶縁膜は前記第1の素子形成領域上の熱酸化膜及び前記堆積膜を有し、
前記第2の電界効果トランジスタのゲート絶縁膜は前記第2の素子形成領域上の熱酸化膜及び前記堆積膜を有することを特徴とする半導体集積回路装置の製造方法。 - 半導体基板の主面の第1の素子形成領域上にゲート絶縁膜が形成される第1の電界効果トランジスタと、
前記半導体基板の主面の第2の素子形成領域上に前記第1の電界効果トランジスタのゲート絶縁膜よりも薄い厚さでゲート絶縁膜が形成される第2の電界効果トランジスタとを有する半導体集積回路装置の製造方法であって、
(a)前記第1の素子形成領域、前記第2の素子形成領域の夫々を分離するため、前記半導体基板の主面の素子分離領域に溝を形成し、前記溝内を含む前記半導体基板の主面上に気相成長法によって絶縁膜を堆積し、前記堆積した絶縁膜を研磨することによって前記溝内に埋込絶縁膜を形成する工程と、
(b)前記半導体基板の第1の素子形成領域上及び第2の素子形成領域上に熱酸化膜を形成する工程と、
(c)前記第1の素子形成領域及び前記第2の素子形成領域の前記熱酸化膜上を含む前記半導体基板の主面上に、前記熱酸化膜よりも厚い膜厚の堆積膜を気相成長法によって形成する工程と、
(d)前記第2の素子形成領域とその周囲の前記埋込絶縁膜上の領域を露出させるマスクを用いたエッチングにより、前記第2の素子形成領域上の前記堆積膜及び前記熱酸化膜を除去する工程と、
(e)前記工程(d)の後、前記第2の素子形成領域上に、前記第1の素子形成領域の熱酸化膜よりも薄い膜厚を有する熱酸化膜を形成して、前記第2の素子形成領域上に前記第2の電界効果トランジスタのゲート絶縁膜を形成する工程と、
(f)前記工程(e)の後、前記第2の素子形成領域の前記熱酸化膜上を含む前記半導体基板の主面上に、前記熱酸化膜よりも厚い膜厚の堆積膜を気相成長法によって形成する工程と、
を有し、
前記第1の電界効果トランジスタのゲート絶縁膜は前記第1の素子形成領域上の熱酸化膜及び前記堆積膜を有し、
前記第2の電界効果トランジスタのゲート絶縁膜は前記第2の素子形成領域上の熱酸化膜及び前記堆積膜を有することを特徴とする半導体集積回路装置の製造方法。 - 請求項1または2に記載の半導体集積回路装置の製造方法において、
前記第2の電界効果トランジスタの動作電位は、前記第1の電界効果トランジスタの動作電位より低いことを特徴とする半導体集積回路装置の製造方法。 - 請求項1または2に記載の半導体集積回路装置の製造方法において、
前記第2の素子形成領域上に熱酸化膜を形成した後、窒化処理を施す工程と、
前記窒化処理工程の後、前記第1の電界効果トランジスタのゲート絶縁膜上にゲート電極を形成し、前記第2の電界効果トランジスタのゲート絶縁膜上にゲート電極を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。 - 半導体基板の主面の第1の素子形成領域上にゲート絶縁膜が形成される第1の電界効果トランジスタと、
前記半導体基板の主面の第2の素子形成領域上に前記第1の電界効果トランジスタのゲート絶縁膜よりも薄い厚さでゲート絶縁膜が形成される第2の電界効果トランジスタとを有する半導体集積回路装置において、
前記第1の素子形成領域、前記第2の素子形成領域の夫々は、前記半導体基板の主面の素子分離領域に形成された溝及びこの溝内に埋め込まれた埋込絶縁膜によって絶縁分離され、
前記第1の電界効果トランジスタのゲート絶縁膜は、熱酸化膜及び堆積膜を有し、かつ前記第1の電界効果トランジスタの熱酸化膜の膜厚は、前記第1の電界効果トランジスタの堆積膜よりも薄く構成され、
前記第2の電界効果トランジスタのゲート絶縁膜は、熱酸化膜を有し、かつ前記第1の電界効果トランジスタの熱酸化膜の膜厚は、前記第2の電界効果トランジスタの熱酸化膜の膜厚よりも薄く構成されていることを特徴とする半導体集積回路装置。 - 半導体基板の主面の第1の素子形成領域上にゲート絶縁膜が形成される第1の電界効果トランジスタと、
前記半導体基板の主面の第2の素子形成領域上に前記第1の電界効果トランジスタのゲート絶縁膜よりも薄い厚さでゲート絶縁膜が形成される第2の電界効果トランジスタとを有する半導体集積回路装置において、
前記第1の素子形成領域、前記第2の素子形成領域の夫々は、前記半導体基板の主面の素子分離領域に形成された溝及びこの溝内に埋め込まれた埋込絶縁膜によって絶縁分離され、
前記第1の電界効果トランジスタのゲート絶縁膜は、熱酸化膜及び堆積膜を有し、かつ前記第1の電界効果トランジスタの熱酸化膜の膜厚は、前記第1の電界効果トランジスタの堆積膜よりも薄く構成され、
前記第2の電界効果トランジスタのゲート絶縁膜は、熱酸化膜と、前記熱酸化膜上に形成された堆積膜とを有し、かつ前記第2の電界効果トランジスタの熱酸化膜の膜厚は、前記第2の電界効果トランジスタの堆積膜の膜厚よりも薄く構成されていることを特徴とする半導体集積回路装置。 - 半導体基板の主面の第1の素子形成領域上にゲート絶縁膜が形成される第1の電界効果トランジスタと、
前記半導体基板の主面の第2の素子形成領域上に前記第1の電界効果トランジスタのゲート絶縁膜よりも薄い厚さでゲート絶縁膜が形成される第2の電界効果トランジスタとを有する半導体集積回路装置において、
前記第1の素子形成領域、前記第2の素子形成領域の夫々は、前記半導体基板の主面の素子分離領域に形成された溝及びこの溝内に埋め込まれた埋込絶縁膜によって絶縁分離され、
前記第1の電界効果トランジスタのゲート絶縁膜は、熱酸化膜及び堆積膜を有し、かつ前記第1の電界効果トランジスタの熱酸化膜の膜厚は、前記第1の電界効果トランジスタの堆積膜よりも薄く構成され、
前記第2の電界効果トランジスタのゲート絶縁膜は、熱酸化膜と、前記熱酸化膜上に形成された堆積膜とを有し、かつ前記第2の電界効果トランジスタの熱酸化膜の膜厚は、前記第2の電界効果トランジスタの堆積膜の膜厚よりも薄く構成され、
前記第1の電界効果トランジスタの堆積膜の膜厚は、前記第2の電界効果トランジスタの堆積膜の膜厚よりも厚く構成されていることを特徴とする半導体集積回路装置。 - 請求項5乃至請求項7のうち何れか一項に記載の半導体集積回路装置において、
前記第2の電界効果トランジスタの動作電位は、前記第1の電界効果トランジスタの動作電位より低いことを特徴とする半導体集積回路装置。 - 請求項5乃至請求項7のうち何れか一項に記載の半導体集積回路装置において、
前記半導体基板の主面の第3の素子形成領域上に第3の電界効果トランジスタが形成され、
前記第3の電界効果トランジスタのゲート絶縁膜は、熱酸化膜を有し、かつ前記第3の電界効果トランジスタの熱酸化膜の膜厚は、前記第2の電界効果トランジスタの熱酸化膜の膜厚よりも薄く構成されることを特徴とする半導体集積回路装置。 - 請求項5乃至請求項7のうち何れか一項に記載の半導体集積回路装置において、
前記第2の電界効果トランジスタの熱酸化膜は、窒化処理が施された熱酸化膜で構成されることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007124100A JP4782069B2 (ja) | 2007-05-09 | 2007-05-09 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007124100A JP4782069B2 (ja) | 2007-05-09 | 2007-05-09 | 半導体集積回路装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33858697A Division JP3967440B2 (ja) | 1997-12-09 | 1997-12-09 | 半導体集積回路装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011114831A Division JP2011228718A (ja) | 2011-05-23 | 2011-05-23 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007281494A true JP2007281494A (ja) | 2007-10-25 |
JP4782069B2 JP4782069B2 (ja) | 2011-09-28 |
Family
ID=38682554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007124100A Expired - Lifetime JP4782069B2 (ja) | 2007-05-09 | 2007-05-09 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4782069B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55123133A (en) * | 1979-03-16 | 1980-09-22 | Agency Of Ind Science & Technol | Manufacture of semiconductor device |
JPH01283872A (ja) * | 1988-05-10 | 1989-11-15 | Seiko Epson Corp | Mis型半導体装置の製造方法 |
JPH04122063A (ja) * | 1990-09-12 | 1992-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH04177728A (ja) * | 1990-11-09 | 1992-06-24 | Matsushita Electric Ind Co Ltd | 半導体絶縁膜およびその製造方法 |
JPH0661499A (ja) * | 1992-08-11 | 1994-03-04 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置の製造方法 |
JPH06222387A (ja) * | 1993-01-21 | 1994-08-12 | Sharp Corp | 半導体装置 |
JPH07245267A (ja) * | 1994-03-04 | 1995-09-19 | Toshiba Corp | 半導体装置の製造方法 |
JPH08130250A (ja) * | 1994-09-05 | 1996-05-21 | Fuji Electric Co Ltd | Mos型集積回路装置の製造方法 |
JPH08204142A (ja) * | 1995-01-24 | 1996-08-09 | Oki Electric Ind Co Ltd | ダイナミックランダムアクセスメモリ装置 |
JPH1022397A (ja) * | 1996-07-05 | 1998-01-23 | Ricoh Co Ltd | 半導体装置の製造方法 |
-
2007
- 2007-05-09 JP JP2007124100A patent/JP4782069B2/ja not_active Expired - Lifetime
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55123133A (en) * | 1979-03-16 | 1980-09-22 | Agency Of Ind Science & Technol | Manufacture of semiconductor device |
JPH01283872A (ja) * | 1988-05-10 | 1989-11-15 | Seiko Epson Corp | Mis型半導体装置の製造方法 |
JPH04122063A (ja) * | 1990-09-12 | 1992-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH04177728A (ja) * | 1990-11-09 | 1992-06-24 | Matsushita Electric Ind Co Ltd | 半導体絶縁膜およびその製造方法 |
JPH0661499A (ja) * | 1992-08-11 | 1994-03-04 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置の製造方法 |
JPH06222387A (ja) * | 1993-01-21 | 1994-08-12 | Sharp Corp | 半導体装置 |
JPH07245267A (ja) * | 1994-03-04 | 1995-09-19 | Toshiba Corp | 半導体装置の製造方法 |
JPH08130250A (ja) * | 1994-09-05 | 1996-05-21 | Fuji Electric Co Ltd | Mos型集積回路装置の製造方法 |
JPH08204142A (ja) * | 1995-01-24 | 1996-08-09 | Oki Electric Ind Co Ltd | ダイナミックランダムアクセスメモリ装置 |
JPH1022397A (ja) * | 1996-07-05 | 1998-01-23 | Ricoh Co Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4782069B2 (ja) | 2011-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3967440B2 (ja) | 半導体集積回路装置の製造方法 | |
JP4860022B2 (ja) | 半導体集積回路装置の製造方法 | |
TWI595631B (zh) | 半導體裝置及其製造方法 | |
US20060125024A1 (en) | Semiconductor device and a method of manufacturing the same | |
US20050051832A1 (en) | Semiconductor device and a method of manufacturing the same | |
JP2010183022A (ja) | 半導体装置およびその製造方法 | |
KR20040000352A (ko) | 반도체장치 및 그 제조방법 | |
JP2004228557A (ja) | 半導体装置及びその製造方法 | |
JP2010283127A (ja) | 半導体装置およびその製造方法 | |
JP2009170781A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2006073813A (ja) | 直接トンネル型半導体記憶装置およびその製造方法 | |
JP2006222203A (ja) | 半導体装置およびその製造方法 | |
JP2008186975A (ja) | 半導体装置の製造方法 | |
JP2006253433A (ja) | 不揮発性メモリとその製造方法 | |
JP2006032489A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP4782070B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JP2007081301A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008187051A (ja) | 半導体記憶装置 | |
JP4782069B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2009071325A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006165406A (ja) | 半導体装置およびその製造方法 | |
JP2006229014A (ja) | 半導体装置の製造方法 | |
JP2011228718A (ja) | 半導体集積回路装置 | |
JP2006013336A (ja) | 半導体記憶装置およびその製造方法 | |
JP2009152360A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110706 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |